特開 2024-81953 電力変換装置および電力変換方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024081953

(43)【公開日】2024-06-19

(54)【発明の名称】電力変換装置および電力変換方法

(51)【国際特許分類】

   H02M 7/12 20060101AFI20240612BHJP

【ＦＩ】

H02M7/12 601B

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2022195567

(22)【出願日】2022-12-07

(71)【出願人】

【識別番号】322003857

【氏名又は名称】パナソニックオートモーティブシステムズ株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】橋本 貴夫

【テーマコード（参考）】

5H006

【Ｆターム（参考）】

5H006AA02

5H006CA03

5H006CA07

5H006CB02

5H006CB08

5H006DA03

5H006DA04

5H006DB01

5H006DC02

5H006DC05

(57)【要約】

【課題】電流の歪みを無くして効率良く電力変換する。
【解決手段】電力変換装置は、交流電圧を全波整流した整流電圧を出力する全波整流回路と、平滑回路と、制御回路と、を備える。全波整流回路は、第１入力端子および第２入力端子との組と、第１出力端子と第２出力端子との組との間をブリッジ接続するブリッジ回路を構成する第１サイリスタ、第２サイリスタ、第１ダイオードおよび第２ダイオードを含む。第１サイリスタは、第１ゲート信号がゲートに与えられる。第２サイリスタは、第２ゲート信号がゲートに与えられる。制御回路は、交流電圧のゼロクロスタイミングを跨ぐ第１オーバラップ期間において、第１ゲート信号をオン電圧とし、第１オーバラップ期間とは異なる期間において、第１ゲート信号をオフ電圧とする。
【選択図】図２

【特許請求の範囲】

【請求項1】

交流電力を直流電力に変換する電力変換装置であって、
第１入力端子と第２入力端子との間に印加される交流電圧を全波整流した整流電圧を、第１出力端子と第２出力端子との間から出力する全波整流回路と、
前記整流電圧を平滑化した電圧を出力する平滑回路と、
制御回路と、
を備え、
前記全波整流回路は、前記第１入力端子および前記第２入力端子との組と、前記第１出力端子と前記第２出力端子との組との間をブリッジ接続するブリッジ回路を構成する第１サイリスタ、第２サイリスタ、第１ダイオードおよび第２ダイオードを含み、
前記第１サイリスタは、第１ゲート信号がゲートに与えられ、前記第２入力端子に対する前記第１入力端子の電圧が正である場合に、アノードとカソードとの間に順方向に正の電圧が印加されるように設けられ、
前記第２サイリスタは、第２ゲート信号がゲートに与えられ、前記第２入力端子に対する前記第１入力端子の電圧が負である場合に、アノードとカソードとの間に順方向に正の電圧が印加されるように設けられ、
前記第１ダイオードは、前記第２入力端子に対する前記第１入力端子の電圧が正である場合、アノードとカソードとの間に順方向に正の電圧が印加されるように設けられ、
前記第２ダイオードは、前記第２入力端子に対する前記第１入力端子の電圧が負である場合、アノードとカソードとの間に順方向に正の電圧が印加されるように設けられ、
前記制御回路は、
前記交流電圧のゼロクロスタイミングを跨ぐ第１オーバラップ期間において、前記第１ゲート信号をオフ状態のサイリスタをオン状態に遷移させる電圧であるオン電圧とし、前記第１オーバラップ期間とは異なる期間において、前記第１ゲート信号を前記オフ状態のサイリスタを前記オン状態に遷移させない電圧であるオフ電圧とし、
前記交流電圧の前記ゼロクロスタイミングを跨ぐ第２オーバラップ期間において、前記第２ゲート信号を前記オン電圧とし、前記第２オーバラップ期間とは異なる期間において、前記第２ゲート信号を前記オフ電圧とする
電力変換装置。

【請求項2】

前記第１サイリスタは、アノードが前記第１入力端子に接続され、カソードが前記第１出力端子に接続され、
前記第２サイリスタは、アノードが前記第２入力端子に接続され、カソードが前記第１出力端子に接続され、
前記第１ダイオードは、アノードが前記第２出力端子に接続され、カソードが前記第２入力端子に接続され、
前記第２ダイオードは、アノードが前記第２出力端子に接続され、カソードが前記第１入力端子に接続される
請求項１に記載の電力変換装置。

【請求項3】

前記第１サイリスタは、アノードが前記第２出力端子に接続され、カソードが前記第２入力端子に接続され、
前記第２サイリスタは、アノードが前記第２出力端子に接続され、カソードが前記第１入力端子に接続され、
前記第１ダイオードは、アノードが前記第１入力端子に接続され、カソードが前記第１出力端子に接続され、
前記第２ダイオードは、アノードが前記第２入力端子に接続され、カソードが前記第１出力端子に接続される
請求項１に記載の電力変換装置。

【請求項4】

前記第１サイリスタは、アノードが前記第１入力端子に接続され、カソードが前記第１出力端子に接続され、
前記第２サイリスタは、アノードが前記第２出力端子に接続され、カソードが前記第１入力端子に接続され、
前記第１ダイオードは、アノードが前記第２出力端子に接続され、カソードが前記第２入力端子に接続され、
前記第２ダイオードは、アノードが前記第２入力端子に接続され、カソードが前記第１出力端子に接続される
請求項１に記載の電力変換装置。

【請求項5】

前記第１サイリスタは、アノードが前記第２出力端子に接続され、カソードが前記第２入力端子に接続され、
前記第２サイリスタは、アノードが前記第２入力端子に接続され、カソードが前記第１出力端子に接続され、
前記第１ダイオードは、アノードが前記第１入力端子に接続され、カソードが前記第１出力端子に接続され、
前記第２ダイオードは、アノードが前記第２出力端子に接続され、カソードが前記第１入力端子に接続される
請求項１に記載の電力変換装置。

【請求項6】

前記制御回路は、
前記交流電圧が正から負へ変化するターンオフタイミングよりも第１時間前において前記第１ゲート信号を前記オフ電圧から前記オン電圧に変化させ、
前記ターンオフタイミングから第２時間後において前記第１ゲート信号を前記オン電圧から前記オフ電圧に変化させ、
前記交流電圧が負から正へ変化するターンオンタイミングよりも第３時間前において前記第１ゲート信号を前記オフ電圧から前記オン電圧に変化させ、
前記ターンオフタイミングから第４時間後において前記第１ゲート信号を前記オフ電圧から前記オン電圧に変化させる
請求項１に記載の電力変換装置。

【請求項7】

前記制御回路は、前記第１時間を前記ブリッジ回路に流れる電流の振幅が大きい程、短くする
請求項６に記載の電力変換装置。

【請求項8】

前記制御回路は、
前記交流電圧が負から正へ変化するターンオンタイミングよりも第５時間前において前記第２ゲート信号を前記オフ電圧から前記オン電圧に変化させ、
前記ターンオンタイミングから第６時間後において前記第２ゲート信号を前記オン電圧から前記オフ電圧に変化させ、
前記ターンオンタイミングよりも第７時間前において前記第２ゲート信号を前記オフ電圧から前記オン電圧に変化させ、
前記ターンオンタイミングから第８時間後において前記第２ゲート信号を前記オフ電圧から前記オン電圧に変化させる
請求項１に記載の電力変換装置。

【請求項9】

前記制御回路は、前記第５時間を前記ブリッジ回路に流れる電流の振幅が大きい程、短くする
請求項８に記載の電力変換装置。

【請求項10】

前記制御回路は、
前記交流電圧が負から正へ変化するターンオンタイミングよりも第９時間前において前記第１ゲート信号を前記オフ電圧から前記オン電圧に変化させ、
前記交流電圧が正から負へ変化するターンオフタイミングから第１０時間後において前記第１ゲート信号を前記オン電圧から前記オフ電圧に変化させ、
前記ターンオフタイミングよりも第１１時間前において前記第２ゲート信号を前記オフ電圧から前記オン電圧に変化させ、
前記ターンオンタイミングから第１２時間後において前記第２ゲート信号を前記オン電圧から前記オフ電圧に変化させる
請求項１に記載の電力変換装置。

【請求項11】

交流電力を直流電力に変換する電力変換装置を制御する電力変換方法であって、
前記電力変換装置は、
第１入力端子と第２入力端子との間に印加される交流電圧を全波整流した整流電圧を、第１出力端子と第２出力端子との間から出力する全波整流回路と、
前記整流電圧を平滑化した電圧を出力する平滑回路と、
制御回路と、
を備え、
前記全波整流回路は、前記第１入力端子および前記第２入力端子との組と、前記第１出力端子と前記第２出力端子との組との間をブリッジ接続するブリッジ回路を構成する第１サイリスタ、第２サイリスタ、第１ダイオードおよび第２ダイオードを含み、
前記第１サイリスタは、第１ゲート信号がゲートに与えられ、前記第２入力端子に対する前記第１入力端子の電圧が正である場合に、アノードとカソードとの間に順方向に正の電圧が印加されるように設けられ、
前記第２サイリスタは、第２ゲート信号がゲートに与えられ、前記第２入力端子に対する前記第１入力端子の電圧が負である場合に、アノードとカソードとの間に順方向に正の電圧が印加されるように設けられ、
前記第１ダイオードは、前記第２入力端子に対する前記第１入力端子の電圧が正である場合、アノードとカソードとの間に順方向に正の電圧が印加されるように設けられ、
前記第２ダイオードは、前記第２入力端子に対する前記第１入力端子の電圧が負である場合、アノードとカソードとの間に順方向に正の電圧が印加されるように設けられ、
前記制御回路が、
前記交流電圧のゼロクロスタイミングを跨ぐ第１オーバラップ期間において、前記第１ゲート信号をオフ状態のサイリスタをオン状態に遷移させる電圧であるオン電圧とし、前記第１オーバラップ期間とは異なる期間において、前記第１ゲート信号を前記オフ状態のサイリスタを前記オン状態に遷移させない電圧であるオフ電圧とし、
前記交流電圧の前記ゼロクロスタイミングを跨ぐ第２オーバラップ期間において、前記第２ゲート信号を前記オン電圧とし、前記第２オーバラップ期間とは異なる期間において、前記第２ゲート信号を前記オフ電圧とする
電力変換方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電力変換装置および電力変換方法に関する。

【背景技術】

【0002】

ダイオードブリッジ回路による全波整流回路が知られている。このような全波整整流回路を用いた機器は、電源投入時に、全波整流回路の後段にあるコンデンサに充電するための突入電流が流れる。この突入電流は、突入電流が流れる経路にあるダイオードブリッジおよびヒューズ等の部品の定格を超える場合がある。このため、このような全波整流回路を用いた機器は、電流を制限する突入電流防止回路として、電流制限抵抗とリレーを設けて、コンデンサが入力電圧まで充電されるまでは電流制限抵抗で電流を抑制し、コンデンサが充電された後はリレーをオンして導通抵抗を低くする必要があった。このため、このような全波整整流回路を用いた機器は、回路規模が大きくなり、コストも高くなってしまっていた。

【0003】

ダイオードブリッジ回路に含まれる一部のダイオードをサイリスタに置き換えた全波整流回路も知られている（例えば、特許文献１）。サイリスタを用いた全波整流回路は、リレーを設けなくても、サイリスタのゲートに電圧を印加しなければ、サイリスタがオフ状態を維持するので、突入電流の発生を防止するリレーの役割も果たすことができる。このため、サイリスタを用いた全波整流回路は、回路規模を小さくし、コストも低くすることができる。

【0004】

サイリスタを用いた全波整流回路は、入力交流電圧のゼロクロスタイミングを検出し、サイリスタのゲートにオン電圧を印加するタイミングを制御する。具体的には、全波整流回路は、入力交流電圧が正の場合にオンさせるサイリスタのゲートに、入力交流電圧が負から正へと変化するゼロクロスタイミングから所定時間、オン電圧を与える。また、全波整流回路は、入力交流電圧が負の場合にオンさせるサイリスタのゲートに、入力交流電圧が負から正に変化するゼロクロスタイミングから所定時間、オン電圧を与える。

【0005】

ところで、サイリスタは、アノード－カソード間の順方向電圧が正である状態において、ゲートにオン電圧が与えられた場合、オフ状態からオン状態に遷移する。サイリスタは、一旦オン状態に遷移した後、基本的には、ゲートに与えられる電圧に関わらず、順方向電圧が負に反転するまで、オン状態を維持し続ける。ただし、サイリスタは、オン状態であっても、アノード－カソード間の順方向に流れる電流量が所定値以下となると、自己消弧してオフ状態に遷移してしまう。

【0006】

このため、従来、サイリスタを用いた全波整流回路は、入力交流電圧を全波整流する場合、電流が正弦波のピークを越えた後、ゼロクロスタイミングより前において電流を遮断してしまっていた。従って、従来、サイリスタを用いた全波整流回路は、ゼロクロスタイミングの近傍において電流に歪みが発生し、力率が低下してしまっていた。

【0007】

また、全波整流回路が用いられる機器は、入力交流電圧の周波数および位相にばらつきが生じたり、ゼロクロスタイミングの測定に誤差が生じたりし、精度良くゼロクロスタイミングを検出できない場合があった。このため、サイリスタを用いた全波整流回路は、サイリスタのゲートをオフ電圧からオン電圧に変化させるタイミングが、入力交流電圧のゼロクロスタイミングから遅延してしまう場合があった。このような場合、サイリスタを用いた全波整流回路は、電流に歪みが発生し、力率が低下してしまっていた。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開２０１２－１９１８４４号公報

【発明の概要】

【発明が解決しようとする課題】

【0009】

本開示は、電流の歪みを無くして効率良く電力変換することができる電力変換装置および電力変換方法を提供する。

【課題を解決するための手段】

【0010】

本開示に係る第１形態の電力変換装置は、交流電力を直流電力に変換する。前記電力変換装置は、第１入力端子と第２入力端子との間に印加される交流電圧を全波整流した整流電圧を、第１出力端子と第２出力端子との間から出力する全波整流回路と、前記整流電圧を平滑化した電圧を出力する平滑回路と、制御回路と、を備える。前記全波整流回路は、前記第１入力端子および前記第２入力端子との組と、前記第１出力端子と前記第２出力端子との組との間をブリッジ接続するブリッジ回路を構成する第１サイリスタ、第２サイリスタ、第１ダイオードおよび第２ダイオードを含む。前記第１サイリスタは、第１ゲート信号がゲートに与えられ、前記第２入力端子に対する前記第１入力端子の電圧が正である場合に、アノードとカソードとの間に順方向に正の電圧が印加されるように設けられる。前記第２サイリスタは、第２ゲート信号がゲートに与えられ、前記第２入力端子に対する前記第１入力端子の電圧が負である場合に、アノードとカソードとの間に順方向に正の電圧が印加されるように設けられる。前記第１ダイオードは、前記第２入力端子に対する前記第１入力端子の電圧が正である場合、アノードとカソードとの間に順方向に正の電圧が印加されるように設けられる。前記第２ダイオードは、前記第２入力端子に対する前記第１入力端子の電圧が負である場合、アノードとカソードとの間に順方向に正の電圧が印加されるように設けられる。前記制御回路は、前記交流電圧のゼロクロスタイミングを跨ぐ第１オーバラップ期間において、前記第１ゲート信号をオフ状態のサイリスタをオン状態に遷移させる電圧であるオン電圧とし、前記第１オーバラップ期間とは異なる期間において、前記第１ゲート信号を前記オフ状態のサイリスタを前記オン状態に遷移させない電圧であるオフ電圧とし、前記交流電圧の前記ゼロクロスタイミングを跨ぐ第２オーバラップ期間において、前記第２ゲート信号を前記オン電圧とし、前記第２オーバラップ期間とは異なる期間において、前記第２ゲート信号を前記オフ電圧とする。

【0011】

本開示に係る第２形態の電力変換方法は、交流電力を直流電力に変換する電力変換装置を制御する。前記電力変換装置は、第１入力端子と第２入力端子との間に印加される交流電圧を全波整流した整流電圧を、第１出力端子と第２出力端子との間から出力する全波整流回路と、前記整流電圧を平滑化した電圧を出力する平滑回路と、制御回路と、を備える。前記全波整流回路は、前記第１入力端子および前記第２入力端子との組と、前記第１出力端子と前記第２出力端子との組との間をブリッジ接続するブリッジ回路を構成する第１サイリスタ、第２サイリスタ、第１ダイオードおよび第２ダイオードを含む。前記第１サイリスタは、第１ゲート信号がゲートに与えられ、前記第２入力端子に対する前記第１入力端子の電圧が正である場合に、アノードとカソードとの間に順方向に正の電圧が印加されるように設けられる。前記第２サイリスタは、第２ゲート信号がゲートに与えられ、前記第２入力端子に対する前記第１入力端子の電圧が負である場合に、アノードとカソードとの間に順方向に正の電圧が印加されるように設けられる。前記第１ダイオードは、前記第２入力端子に対する前記第１入力端子の電圧が正である場合、アノードとカソードとの間に順方向に正の電圧が印加されるように設けられる。前記第２ダイオードは、前記第２入力端子に対する前記第１入力端子の電圧が負である場合、アノードとカソードとの間に順方向に正の電圧が印加されるように設けられる。前記電力変換方法は、前記制御回路が、前記交流電圧のゼロクロスタイミングを跨ぐ第１オーバラップ期間において、前記第１ゲート信号をオフ状態のサイリスタをオン状態に遷移させる電圧であるオン電圧とし、前記第１オーバラップ期間とは異なる期間において、前記第１ゲート信号を前記オフ状態のサイリスタを前記オン状態に遷移させない電圧であるオフ電圧とし、前記交流電圧の前記ゼロクロスタイミングを跨ぐ第２オーバラップ期間において、前記第２ゲート信号を前記オン電圧とし、前記第２オーバラップ期間とは異なる期間において、前記第２ゲート信号を前記オフ電圧とする。

【発明の効果】

【0012】

本開示に係る電力変換装置および電力変換方法によれば、電流の歪みを無くして効率良く電力変換することができる。

【図面の簡単な説明】

【0013】

【図1】図１は、充電システムを負荷とともに示す図である。

【図2】図２は、電力変換装置の構成を示す図である。

【図3】図３は、第１構成例の全波整流回路における電流の流れを示す図である。

【図4】図４は、第２構成例の全波整流回路における電流の流れを示す図である。

【図5】図５は、第３構成例の全波整流回路における電流の流れを示す図である。

【図6】図６は、第４構成例の全波整流回路における電流の流れを示す図である。

【図7】図７は、従来のゲート信号が与えられた場合の全波整流回路に流れる電流の波形を示す図である。

【図8】図８は、第１ゲート信号および第２ゲート信号の波形の第１例、および、全波整流回路に流れる電流の波形を示す図である。

【図9】図９は、第１ゲート信号および第２ゲート信号の波形の第２例、および、全波整流回路に流れる電流の波形を示す図である。

【図10】図１０は、第１ゲート信号および第２ゲート信号の波形の第３例、および、全波整流回路に流れる電流の波形を示す図である。

【発明を実施するための形態】

【0014】

以下、図面を参照しながら実施形態について説明する。

【0015】

図１は、充電システム１０を負荷１００とともに示す図である。充電システム１０は、交流電源１２と、電力変換装置２０と、充電装置１４とを備える。充電システム１０は、負荷１００に接続される。負荷１００は、二次電池を含む機器である。充電システム１０は、負荷１００に対して直流電力を与えて、負荷１００を充電する。

【0016】

交流電源１２は、交流電力を発生する。具体的には、交流電源１２は、正弦波の交流電圧を発生する。さらに、負荷１００に電力が供給されている場合、交流電源１２は、正弦波の交流電圧に周波数および位相が同期した直流電流を出力する。

【0017】

電力変換装置２０は、交流電源１２から発生された交流電力を直流電力に変換する。電力変換装置２０は、変換した直流電力を充電装置１４に与える。充電装置１４は、電力変換装置２０から与えられた直流電力を負荷１００に供給する。充電装置１４は、負荷１００に効率良く電力が供給されるように、出力する電圧および電力を制御する。

【0018】

図２は、電力変換装置２０の構成を示す図である。電力変換装置２０は、全波整流回路４０と、平滑回路４２と、第１駆動回路４４と、第２駆動回路４６と、制御回路４８とを備える。

【0019】

全波整流回路４０は、第１入力端子３２と第２入力端子３４との間に交流電圧が印加される。例えば、第２入力端子３４は、グランドに接続される。この場合、第１入力端子３２は、第２入力端子３４の電圧を基準に正負に正弦波で変化する電圧が印加される。

【0020】

全波整流回路４０は、第１入力端子３２と第２入力端子３４との間に印加される交流電圧を全波整流した整流電圧を、第１出力端子３６と第２出力端子３８との間から出力する。例えば、第２出力端子３８は、グランドに接続される。この場合、第１出力端子３６は、第２出力端子３８の電圧を基準に、正弦波を正側に全波整流した電圧を発生する。

【0021】

なお、第１入力端子３２、第２入力端子３４、第１出力端子３６および第２出力端子３８のそれぞれは、電気的な接点であれば、電極であっても単なる配線であってもよい。

【0022】

全波整流回路４０は、第１サイリスタ５２と、第２サイリスタ５４と、第１ダイオード５６と、第２ダイオード５８とを含む。第１サイリスタ５２、第２サイリスタ５４、第１ダイオード５６および第２ダイオード５８は、第１入力端子３２および第２入力端子３４との組と、第１出力端子３６と第２出力端子３８との組との間をブリッジ接続するブリッジ回路を構成する。

【0023】

第１サイリスタ５２は、第２入力端子３４に対する第１入力端子３２の電圧が正である場合、アノードとカソードとの間に順方向に正の電圧が印加されるように設けられる。すなわち、第１サイリスタ５２は、第２入力端子３４に対する第１入力端子３２の電圧が負である場合、アノードとカソードとの間に順方向に負の電圧が印加されるように設けられる。

【0024】

第１サイリスタ５２は、第１ゲート信号がゲートに与えられる。このように設けられた第１サイリスタ５２は、第２入力端子３４に対する第１入力端子３２の電圧が負である場合に、アノードとカソードとの間に逆方向に正の電圧が印加されるので、第１ゲート信号の電圧に関わらず、オフ状態（非導通状態）となる。また、このように設けられた第１サイリスタ５２は、第２入力端子３４に対する第１入力端子３２の電圧が正であり且つ第１ゲート信号がオン電圧である場合にオン状態（導通状態）となる。このように設けられた第１サイリスタ５２は、オン状態となった後、第１ゲート信号がオフ電圧となっても、第２入力端子３４に対する第１入力端子３２の電圧が負となるまでオン状態を維持し続ける。

【0025】

なお、オン電圧は、オフ状態のサイリスタをオン状態に遷移させる電圧である。また、オフ電圧は、オン電圧より低く、オフ状態のサイリスタをオン状態に遷移させない電圧である。

【0026】

第２サイリスタ５４は、第２入力端子３４に対する第１入力端子３２の電圧が負である場合、アノードとカソードとの間に順方向に正の電圧が印加されるように設けられる。すなわち、第２サイリスタ５４は、第２入力端子３４に対する第１入力端子３２の電圧が正である場合、アノードとカソードとの間に順方向に負の電圧が印加されるように設けられる。

【0027】

第２サイリスタ５４は、第２ゲート信号がゲートに与えられる。このように設けられた第２サイリスタ５４は、第２入力端子３４に対する第１入力端子３２の電圧が正である場合に、アノードとカソードとの間に逆方向に正の電圧が印加されるので、第２ゲート信号の電圧に関わらず、オフ状態となる。また、このように設けられた第２サイリスタ５４は、第２入力端子３４に対する第１入力端子３２の電圧が負であり且つ第２ゲート信号がオン電圧である場合にオン状態となる。このように設けられた第２サイリスタ５４は、オン状態となった後、第２ゲート信号がオフ電圧となっても、第２入力端子３４に対する第１入力端子３２の電圧が正となるまでオン状態を維持し続ける。

【0028】

第１ダイオード５６は、第２入力端子３４に対する第１入力端子３２の電圧が正である場合、アノードとカソードとの間に順方向に正の電圧が印加されるように設けられる。すなわち、第１ダイオード５６は、第２入力端子３４に対する第１入力端子３２の電圧が負である場合、アノードとカソードとの間に順方向に負の電圧が印加されるように設けられる。

【0029】

第２ダイオード５８は、第２入力端子３４に対する第１入力端子３２の電圧が負である場合、アノードとカソードとの間に順方向に正の電圧が印加されるように設けられる。すなわち、第２ダイオード５８は、第２入力端子３４に対する第１入力端子３２の電圧が正である場合、アノードとカソードとの間に順方向に負の電圧が印加されるように設けられる。

【0030】

平滑回路４２は、全波整流回路４０から出力された整流電圧を平滑化した電圧を出力する。電力変換装置２０は、平滑回路４２から出力された電圧を、直流電圧として出力する。例えば、平滑回路４２は、第１出力端子３６と第２出力端子３８との間に接続されたキャパシタ６０を含む。

【0031】

第１駆動回路４４は、制御回路４８から出力された第１ゲート信号を増幅して第１サイリスタ５２のゲートに印加する。第１駆動回路４４は、第１サイリスタ５２をオフ状態からオン状態に遷移させることが可能な電流量の第１ゲート信号を出力する。

【0032】

第２駆動回路４６は、制御回路４８から出力された第２ゲート信号を増幅して第２サイリスタ５４のゲートに印加する。第２駆動回路４６は、第２サイリスタ５４をオフ状態からオン状態に遷移させることが可能な電流量の第２ゲート信号を出力する。

【0033】

制御回路４８は、マイクロコントローラ等により実現される。制御回路４８は、ＣＰＵ（Central Processing Unit）等のプロセッサであってもよい。

【0034】

制御回路４８は、第１ゲート信号および第２ゲート信号を生成する。制御回路４８は、第１ゲート信号を第１駆動回路４４を介して第１サイリスタ５２のゲートに与える。制御回路４８は、第２ゲート信号を第２駆動回路４６を介して第２サイリスタ５４のゲートに与える。

【0035】

制御回路４８は、電力変換装置２０に入力される交流電圧を取得し、交流電圧のゼロクロスタイミングを検出する。ゼロクロスタイミングは、ターンオンタイミングと、ターンオフタイミングとを含む。ターンオンタイミングは、交流電圧が負から正に変化するゼロクロスタイミングである。ターンオフタイミングは、交流電圧が正から負に変化するゼロクロスタイミングである。制御回路４８は、検出したゼロクロスタイミングに基づき、交流電圧のターンオンタイミングおよびターンオフタイミングのそれぞれを予測したタイミング信号を生成する。

【0036】

制御回路４８は、予測したタイミング信号に基づき、交流電圧のゼロクロスタイミングを跨ぐ第１オーバラップ期間において、第１ゲート信号をオン電圧とする。また、制御回路４８は、第１オーバラップ期間とは異なる期間において、第１ゲート信号をオフ電圧とする。すなわち、第１ゲート信号は、ゼロクロスタイミングよりも前のタイミングにおいてオフ電圧からオン電圧に立ち上がり、ゼロクロスタイミングより後のタイミングにおいてオン電圧からオフ電圧に立ち上がる信号である。従って、第１ゲート信号は、ゼロクロスタイミングでは必ずオン電圧となり、交流電圧の１周期内におけるゼロクロスタイミングを含んでない一部の期間がオフ電圧となっている。

【0037】

また、制御回路４８は、予測したタイミング信号に基づき、交流電圧のゼロクロスタイミングを跨ぐ第２オーバラップ期間において、第２ゲート信号をオン電圧とする。また、制御回路４８は、第２オーバラップ期間とは異なる期間において、第２ゲート信号をオフ電圧とする。すなわち、第２ゲート信号は、ゼロクロスタイミングよりも前のタイミングにおいてオフ電圧からオン電圧に立ち上がり、ゼロクロスタイミングより後のタイミングにおいてオン電圧からオフ電圧に立ち上がる信号である。従って、第２ゲート信号は、ゼロクロスタイミングでは必ずオン電圧となり、交流電圧の１周期内におけるゼロクロスタイミングを含んでない一部の期間がオフ電圧となっている。

【0038】

第１ゲート信号と第２ゲート信号は、同一の信号であってもよい。なお、第１ゲート信号および第２ゲート信号については、図８、図９および図１０を参照してさらなる詳細を後述する。

【0039】

図３は、第１構成例の全波整流回路４０における電流の流れを示す図である。

【0040】

全波整流回路４０は、例えば、図３に示すような第１構成例のブリッジ回路であってよい。第１構成例の第１サイリスタ５２は、アノードが第１入力端子３２に接続され、カソードが第１出力端子３６に接続される。第１構成例の第２サイリスタ５４は、アノードが第２入力端子３４に接続され、カソードが第１出力端子３６に接続される。第１構成例の第１ダイオード５６は、アノードが第２出力端子３８に接続され、カソードが第２入力端子３４に接続される。第１構成例の第２ダイオード５８は、アノードが第２出力端子３８に接続され、カソードが第１入力端子３２に接続される。

【0041】

第１構成例の全波整流回路４０は、交流電圧が正であって、すなわち、第２入力端子３４に対して第１入力端子３２の電圧が正である場合であって、第１ゲート信号がオン電圧とされた場合において、第１サイリスタ５２および第１ダイオード５６がオンとなり、第２サイリスタ５４および第２ダイオード５８がオフとなる。従って、第１構成例の全波整流回路４０は、交流電圧が正であって、第１ゲート信号がオン電圧とされた場合において、第１入力端子３２から第１サイリスタ５２を介して第１出力端子３６へと電流が流れ、且つ、第２出力端子３８から第１ダイオード５６を介して第２入力端子３４へと電流が流れる。

【0042】

第１構成例の全波整流回路４０は、交流電圧が負であって、すなわち、第２入力端子３４に対して第１入力端子３２の電圧が負である場合であって、第２ゲート信号がオン電圧とされた場合において、第２サイリスタ５４および第２ダイオード５８がオンとなり、第１サイリスタ５２および第１ダイオード５６がオフとなる。従って、第１構成例の全波整流回路４０は、交流電圧が負であって、第２ゲート信号がオン電圧とされた場合において、第２入力端子３４から第２サイリスタ５４を介して第１出力端子３６へと電流が流れ、且つ、第２出力端子３８から第２ダイオード５８を介して第１入力端子３２へと電流が流れる。

【0043】

図４は、第２構成例の全波整流回路４０における電流の流れを示す図である。

【0044】

全波整流回路４０は、例えば、図４に示すような第２構成例のブリッジ回路を含んでもよい。第２構成例の第１サイリスタ５２は、アノードが第２出力端子３８に接続され、カソードが第２入力端子３４に接続される。第２構成例の第２サイリスタ５４は、アノードが第２出力端子３８に接続され、カソードが第１入力端子３２に接続される。第２構成例の第１ダイオード５６は、アノードが第１入力端子３２に接続され、カソードが第１出力端子３６に接続される。第２構成例の第２ダイオード５８は、アノードが第２入力端子３４に接続され、カソードが第１出力端子３６に接続される。

【0045】

第２構成例の全波整流回路４０は、交流電圧が正であって、ゲート信号がオン電圧とされた場合において、第１サイリスタ５２および第１ダイオード５６がオンとなり、第２サイリスタ５４および第２ダイオード５８がオフとなる。従って、第２構成例の全波整流回路４０は、交流電圧が正であって、ゲート信号がオン電圧とされた場合において、第１入力端子３２から第１ダイオード５６を介して第１出力端子３６へと電流が流れ、且つ、第２出力端子３８から第１サイリスタ５２を介して第２入力端子３４へと電流が流れる。

【0046】

第２構成例の全波整流回路４０は、交流電圧が負であって、第２ゲート信号がオン電圧とされた場合において、第２サイリスタ５４および第２ダイオード５８がオンとなり、第１サイリスタ５２および第１ダイオード５６がオフとなる。従って、第２構成例の全波整流回路４０は、交流電圧が負であって、第２ゲート信号がオン電圧とされた場合において、第２入力端子３４から第２ダイオード５８を介して第１出力端子３６へと電流が流れ、且つ、第２出力端子３８から第２サイリスタ５４を介して第１入力端子３２へと電流が流れる。

【0047】

図５は、第３構成例の全波整流回路４０における電流の流れを示す図である。

【0048】

全波整流回路４０は、例えば、図５に示すような第３構成例のブリッジ回路を含んでもよい。第３構成例の第１サイリスタ５２は、アノードが第１入力端子３２に接続され、カソードが第１出力端子３６に接続される。第３構成例の第２サイリスタ５４は、アノードが第２出力端子３８に接続され、カソードが第１入力端子３２に接続される。第３構成例の第１ダイオード５６は、アノードが第２出力端子３８に接続され、カソードが第２入力端子３４に接続される。第３構成例の第２ダイオード５８は、アノードが第２入力端子３４に接続され、カソードが第１出力端子３６に接続される。

【0049】

第３構成例の全波整流回路４０は、交流電圧が正であって、ゲート信号がオン電圧とされた場合において、第１サイリスタ５２および第１ダイオード５６がオンとなり、第２サイリスタ５４および第２ダイオード５８がオフとなる。従って、第３構成例の全波整流回路４０は、交流電圧が正であって、ゲート信号がオン電圧とされた場合において、第１入力端子３２から第１サイリスタ５２を介して第１出力端子３６へと電流が流れ、且つ、第２出力端子３８から第１ダイオード５６を介して第２入力端子３４へと電流が流れる。

【0050】

第３構成例の全波整流回路４０は、交流電圧が負であって、第２ゲート信号がオン電圧とされた場合において、第２サイリスタ５４および第２ダイオード５８がオンとなり、第１サイリスタ５２および第１ダイオード５６がオフとなる。従って、第３構成例の全波整流回路４０は、交流電圧が負であって、第２ゲート信号がオン電圧とされた場合において、第２入力端子３４から第２ダイオード５８を介して第１出力端子３６へと電流が流れ、且つ、第２出力端子３８から第２サイリスタ５４を介して第１入力端子３２へと電流が流れる。

【0051】

図６は、第４構成例の全波整流回路４０における電流の流れを示す図である。

【0052】

全波整流回路４０は、例えば、図６に示すような第４構成例のブリッジ回路を含んでもよい。第４構成例の第１サイリスタ５２は、アノードが第２出力端子３８に接続され、カソードが第２入力端子３４に接続される。第４構成例の第２サイリスタ５４は、アノードが第２入力端子３４に接続され、カソードが第１出力端子３６に接続される。第４構成例の第１ダイオード５６は、アノードが第１入力端子３２に接続され、カソードが第１出力端子３６に接続される。第４構成例の第２ダイオード５８は、アノードが第２出力端子３８に接続され、カソードが第１入力端子３２に接続される。

【0053】

第４構成例の全波整流回路４０は、交流電圧が正であって、ゲート信号がオン電圧とされた場合において、第１サイリスタ５２および第１ダイオード５６がオンとなり、第２サイリスタ５４および第２ダイオード５８がオフとなる。従って、第４構成例の全波整流回路４０は、交流電圧が正であって、ゲート信号がオン電圧とされた場合において、第１入力端子３２から第１ダイオード５６を介して第１出力端子３６へと電流が流れ、且つ、第２出力端子３８から第１サイリスタ５２を介して第２入力端子３４へと電流が流れる。

【0054】

第４構成例の全波整流回路４０は、交流電圧が負であって、第２ゲート信号がオン電圧とされた場合において、第２サイリスタ５４および第２ダイオード５８がオンとなり、第１サイリスタ５２および第１ダイオード５６がオフとなる。従って、第４構成例の全波整流回路４０は、交流電圧が負であって、第２ゲート信号がオン電圧とされた場合において、第２入力端子３４から第２サイリスタ５４を介して第１出力端子３６へと電流が流れ、且つ、第２出力端子３８から第２ダイオード５８を介して第１入力端子３２へと電流が流れる。

【0055】

図７は、従来のゲート信号が与えられた場合の全波整流回路４０に流れる電流の波形を示す図である。

【0056】

例えば、全波整流回路４０は、ターンオンタイミングにおいてオフ電圧からオン電圧に変化し、ターンオンタイミングから交流電圧の周期より短い微小時間後においてオン電圧からオフ電圧に変化する第１ゲート信号が与えられたとする。また、全波整流回路４０は、ターンオフタイミングにおいてオフ電圧からオン電圧に変化し、ターンオフタイミングから微小時間後においてオン電圧からオフ電圧となる第２ゲート信号が与えられたとする。このような場合、全波整流回路４０の第１入力端子３２へと入力される電流は、正弦波におけるピークを越えた後の、電流量の絶対値が所定電流値以下となっている期間である消弧期間において、０となってしまう。このため、図７に示すような第１ゲート信号および第２ゲート信号が与えられた場合、全波整流回路４０は、消弧期間において、電流に歪みが発生して、力率が低下してしまう。

【0057】

図８は、第１ゲート信号および第２ゲート信号の波形の第１例、および、第１例の第１ゲート信号および第２ゲート信号が与えられた場合の全波整流回路４０に流れる電流の波形を示す図である。

【0058】

実施形態に係る制御回路４８は、交流電圧のゼロクロスタイミングを跨ぐ第１オーバラップ期間において、第１ゲート信号をオン電圧とし、第１オーバラップ期間とは異なる期間において、第１ゲート信号をオフ電圧とする。これにより、第１サイリスタ５２は、電流量の絶対値が所定電流値以下となる消弧期間においても、第１ゲート信号がオン電圧とされるのでアノードからカソードへと電流を流し続けることができる。

【0059】

また、実施形態に係る制御回路４８は、交流電圧のゼロクロスタイミングを跨ぐ第２オーバラップ期間において、第２ゲート信号をオン電圧とし、第２オーバラップ期間とは異なる期間において、第２ゲート信号をオフ電圧とする。これにより、第２サイリスタ５４は、電流量の絶対値が所定電流値以下となる消弧期間においても、第２ゲート信号がオン電圧とされるのでアノードからカソードへと電流を流し続けることができる。

【0060】

例えば、図８のＢに示すように、制御回路４８は、ターンオフタイミングよりも第１時間ｔ_１前に、第１ゲート信号をオフ電圧からオン電圧に変化させ、ターンオフタイミングよりも第２時間ｔ_２後に、第１ゲート信号をオン電圧からオフ電圧に変化させる。第１時間ｔ_１は、消弧時間と、誤差マージン時間とを加えた時間より長い。第２時間ｔ_２は、誤差マージン時間より長い。

【0061】

消弧時間は、サイリスタが正弦波電流を流す場合において、電流量の絶対値が所定電流値以下となることによってオン状態のサイリスタがオフ状態に遷移するタイミングから、正弦波電流が０となるまでの時間である。誤差マージン時間は、交流電圧の周期および位相の変動およびゼロクロスタイミングの測定等により生じる、検出するゼロクロスタイミングの誤差の範囲に応じた時間である。

【0062】

これにより、制御回路４８は、電流量の絶対値が所定電流値以下となる期間において第１サイリスタ５２のゲートにオン電圧を印加することができるので、ターンオフタイミングまで第１サイリスタ５２をオン状態に維持することができる。さらに、制御回路４８は、交流電圧の周期および位相の変動およびゼロクロスタイミングの測定による誤差が生じても、電流量の絶対値が所定電流値以下となる期間において第１サイリスタ５２のゲートにオン電圧を印加して、ターンオフタイミングまで第１サイリスタ５２を確実にオン状態に維持することができる。

【0063】

また、例えば、図８のＢに示すように、制御回路４８は、ターンオンタイミングよりも第３時間ｔ_３前に、第１ゲート信号をオフ電圧からオン電圧に変化させ、ターンオンタイミングよりも第４時間ｔ_４後に、第１ゲート信号をオン電圧からオフ電圧に変化させる。第３時間ｔ_３は、誤差マージン時間より長い。第４時間ｔ_４は、発弧時間と誤差マージン時間とを加えた時間より長い。発弧時間は、オフ状態のサイリスタをオン状態に遷移させ、その後オン状態を維持させ続けるために必要な、ゲートにオン電圧を印加し続ける印加時間である。

【0064】

これにより、制御回路４８は、交流電圧の周期および位相の変動およびゼロクロスタイミングの測定による誤差が生じても、ターンオンタイミングから発弧時間を経過するまで第１サイリスタ５２のゲートにオン電圧を印加して、ターンオンタイミングから第１サイリスタ５２を確実にオン状態に遷移させることができる。

【0065】

また、第１時間ｔ_１、第２時間ｔ_２、第３時間ｔ_３および第４時間ｔ_４は、正弦波電流におけるゼロクロスタイミングにおいて第１ゲート信号がオン電圧となり、ゼロクロスタイミングとゼロクロスタイミングとの間の少なくとも一部の時間領域において第１ゲート信号がオフ電圧となるように設定される。すなわち、第１時間ｔ_１と第４時間ｔ_４とを加算した時間は、交流電圧の１／２周期よりも短くなるように設定される。また、第２時間ｔ_２と第３時間ｔ_３とを加算した時間は、交流電圧の１／２周期よりも短くなるように設定される。これにより、制御回路４８は、第１ゲート信号をオフ電圧としている期間において、第１サイリスタ５２のゲートに駆動電流を供給させないので、消費電力を少なくすることができる。

【0066】

また、例えば、図８のＣに示すように、制御回路４８は、ターンオンタイミングよりも第５時間ｔ_５前に、第２ゲート信号をオフ電圧からオン電圧に変化させ、ターンオンタイミングよりも第６時間ｔ_６後に、第２ゲート信号をオン電圧からオフ電圧に変化させる。第５時間ｔ_５は、消弧時間と、誤差マージン時間とを加えた時間より長い。第６時間ｔ_６は、誤差マージン時間より長い。なお、第５時間ｔ_５は、第１時間ｔ_１と同一であってもよい。また、第６時間ｔ_６は、第２時間ｔ_２と同一であってもよい。

【0067】

これにより、制御回路４８は、電流量の絶対値が所定電流値以下となる期間において第２サイリスタ５４のゲートにオン電圧を印加することができるので、ターンオンタイミングまで第２サイリスタ５４をオン状態に維持することができる。さらに、制御回路４８は、交流電圧の周期および位相の変動およびゼロクロスタイミングの測定による誤差が生じても、電流量の絶対値が所定電流値以下となる期間において第２サイリスタ５４のゲートにオン電圧を印加して、ターンオンタイミングまで第２サイリスタ５４を確実にオン状態に維持することができる。

【0068】

また、例えば、図８のＣに示すように、制御回路４８は、ターンオフタイミングよりも第７時間ｔ_７前に、第２ゲート信号をオフ電圧からオン電圧に変化させ、ターンオフタイミングよりも第８時間ｔ_８後に、第２ゲート信号をオン電圧からオフ電圧に変化させる。第７時間ｔ_７は、誤差マージン時間より長い。第８時間ｔ_８は、発弧時間と誤差マージン時間とを加算した時間より長い。

【0069】

これにより、制御回路４８は、交流電圧の周期および位相の変動およびゼロクロスタイミングの測定による誤差が生じても、ターンオフタイミングから発弧時間を経過するまで第２サイリスタ５４のゲートにオン電圧を印加して、ターンオフタイミングから第２サイリスタ５４を確実にオン状態に遷移させることができる。

【0070】

また、第５時間ｔ_５、第６時間ｔ_６、第７時間ｔ_７および第８時間ｔ_８は、正弦波電流におけるゼロクロスタイミングにおいて第２ゲート信号がオン電圧となり、ゼロクロスタイミングとゼロクロスタイミングとの間の少なくとも一部の時間領域において第２ゲート信号がオフ電圧となるように設定される。すなわち、第５時間ｔ_５と第８時間ｔ_８とを加算した時間は、交流電圧の１／２周期よりも短くなるように設定される。また、第６時間ｔ_６と第７時間ｔ_７とを加算した時間は、交流電圧の１／２周期よりも短くなるように設定される。これにより、制御回路４８は、第２ゲート信号をオフ電圧としている期間において、第２サイリスタ５４のゲートに駆動電流を供給させないので、消費電力を少なくすることができる。

【0071】

図９は、第１ゲート信号および第２ゲート信号の波形の第２例、および、第２例の第１ゲート信号および第２ゲート信号が与えられた場合の全波整流回路４０に流れる電流の波形を示す図である。

【0072】

また、例えば、制御回路４８は、全波整流回路４０のブリッジ回路に流れる電流の値に応じて、第１時間ｔ_１を変更してもよい。例えば、制御回路４８は、全波整流回路４０のブリッジ回路に流れる電流の振幅が大きい程、第１時間ｔ_１を短くしてもよい。すなわち、制御回路４８は、全波整流回路４０のブリッジ回路に流れる電流の振幅が小さい程、第１時間ｔ_１を長くするように制御してもよい。

【0073】

また、例えば、制御回路４８は、全波整流回路４０のブリッジ回路に流れる電流の値に応じて、第５時間ｔ_５を変更してもよい。例えば、制御回路４８は、全波整流回路４０のブリッジ回路に流れる電流の振幅が大きい程、第５時間ｔ_５を短くしてもよい。すなわち、制御回路４８は、全波整流回路４０のブリッジ回路に流れる電流の振幅が小さい程、第５時間ｔ_５を長くするように制御してもよい。

【0074】

制御回路４８は、例えば、全波整流回路４０へ入力される電流の値を検出する電流検出回路から、全波整流回路４０から出力される電流を取得する。また、制御回路４８は、例えば、全波整流回路４０から出力される電流の値を検出する電流検出回路から、全波整流回路４０から出力される電流を取得してもよい。

【0075】

正弦波におけるゼロクロスタイミングにおける近傍の傾きは、正弦波の振幅が大きい程、急峻、すなわち、大きくなる。従って、ゼロクロスタイミングの近傍において所定電流値より小さくなる期間は、交流電流の振幅が大きいほど短く、振幅が小さいほど長くなる。すなわち、サイリスタにおける消弧期間は、交流電流の振幅に応じて変化し、交流電流の振幅が大きいほど短く、振幅が小さいほど長くなる。

【0076】

従って、制御回路４８は、ブリッジ回路に流れる電流の振幅が大きい程、第１時間ｔ_１を短くすることによって、消弧期間において確実に第１ゲート信号をオン電圧とするとともに、第１ゲート信号をオン電圧としている時間が短くなるように設定することができる。同様に、制御回路４８は、ブリッジ回路に流れる電流の振幅が大きい程、第５時間ｔ_５を短くすることによって、消弧期間において確実に第２ゲート信号をオン電圧とするとともに、第２ゲート信号をオン電圧としている時間が短くなるように設定することができる。

【0077】

サイリスタは、オフ状態からオン状態に遷移するために、ゲートから一定以上の電流量が供給されなければならない。このため、電力変換装置２０は、第１ゲート信号および第２ゲート信号をオン電圧としている期間を短くする方が、消費電力を小さくすることができる。本例において、制御回路４８は、ブリッジ回路に流れる電流の振幅に応じて、第１ゲート信号および第２ゲート信号をオン電圧とする期間を適切な長さに変化させるので、第１サイリスタ５２および第２サイリスタ５４に供給する電力を適切に調整し、省電力化を図ることができる。

【0078】

図１０は、第１ゲート信号および第２ゲート信号の波形の第３例、および、第３例の第１ゲート信号および第２ゲート信号が与えられた場合の全波整流回路４０に流れる電流の波形を示す図である。

【0079】

例えば、図１０のＢに示すように、制御回路４８は、ターンオンタイミングよりも第９時間ｔ_９前において第１ゲート信号をオフ電圧からオン電圧に変化させ、ターンオフタイミングから第１０時間ｔ_１０後において第１ゲート信号をオン電圧からオフ電圧に変化させてもよい。第９時間ｔ_９および第１０時間ｔ_１０のそれぞれは、誤差マージン時間より長い。

【0080】

このような制御回路４８は、交流電圧が正となっている全部の期間において、第１ゲート信号をオン電圧とすることができる。これにより、制御回路４８は、電流量の絶対値が所定電流値以下となってもターンオフタイミングまで第１サイリスタ５２をオン状態に維持することができる。さらに、制御回路４８は、交流電圧の周期および位相の変動およびゼロクロスタイミングの測定による誤差が生じても、ターンオンタイミングから第１サイリスタ５２を確実にオン状態に遷移させ、ターンオフタイミングまで確実に第１サイリスタ５２をオン状態に維持することができる。

【0081】

なお、第９時間ｔ_９および第１０時間ｔ_１０は、交流電圧が負の期間の少なくとも一部の時間領域において、第１ゲート信号がオフ電圧となるように設定される。すなわち、第９時間ｔ_９と第１０時間ｔ_１０とを加算した時間は、交流電圧の１／２周期よりも短くなるように設定される。これにより、制御回路４８は、交流電圧が負の期間の少なくとも一部の時間領域において、第１サイリスタ５２のゲートに駆動電流を供給させないので、消費電力を少なくすることができる。

【0082】

また、例えば、図１０のＣに示すように、制御回路４８は、ターンオフタイミングよりも第１１時間ｔ_１１前において第２ゲート信号をオフ電圧からオン電圧に変化させ、ターンオンタイミングから第１２時間ｔ_１２後において第２ゲート信号をオン電圧からオフ電圧に変化させてもよい。第１１時間ｔ_１１および第１２時間ｔ_１２のそれぞれは、誤差マージン時間より長い。

【0083】

このような制御回路４８は、交流電圧が負となっている全部の期間において、第２ゲート信号をオン電圧とすることができる。これにより、制御回路４８は、電流量の絶対値が所定電流値以下となってもターンオンタイミングまで第２サイリスタ５４をオン状態に維持することができる。さらに、制御回路４８は、交流電圧の周期および位相の変動およびゼロクロスタイミングの測定による誤差が生じても、ターンオフタイミングから第２サイリスタ５４を確実にオン状態に遷移させ、ターンオンタイミングまで確実に第２サイリスタ５４をオン状態に維持することができる。

【0084】

なお、第１１時間ｔ_１１および第１２時間ｔ_１２は、交流電圧が正の期間の少なくとも一部の時間領域において、第２ゲート信号がオフ電圧となるように設定される。すなわち、第１１時間ｔ_１１と第１２時間ｔ_１２とを加算した時間は、交流電圧の１／２周期よりも短くなるように設定される。これにより、制御回路４８は、交流電圧が正の期間の少なくとも一部の時間領域において、第２サイリスタ５４のゲートに駆動電流を供給させないので、消費電力を少なくすることができる。

【0085】

以上のように本実施形態に係る電力変換装置２０は、交流電流が所定電流値以下となる期間において、電流の歪みを確実に無くすことができる。これにより、電力変換装置２０は、力率を低下させず、効率良く電力変換することができる。

【0086】

本発明の実施形態および変形例を説明したが、これらの実施形態および変形例は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態およびその変形は、発明の範囲および要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【符号の説明】

【0087】

１０ 充電システム、１２ 交流電源、１４ 充電装置、２０ 電力変換装置、３２ 第１入力端子、３４ 第２入力端子、３６ 第１出力端子、３８ 第２出力端子、４０ 全波整流回路、４２ 平滑回路、４４ 第１駆動回路、４６ 第２駆動回路、４８ 制御回路、５２ 第１サイリスタ、５４ 第２サイリスタ、５６ 第１ダイオード、５８ 第２ダイオード

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】