知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024082007
(43)【公開日】2024-06-19
(54)【発明の名称】半導体装置の製造方法
(51)【国際特許分類】
H01L 21/336 20060101AFI20240612BHJP
H01L 29/78 20060101ALI20240612BHJP
H01L 29/12 20060101ALI20240612BHJP
【ＦＩ】
H01L29/78 658A
H01L29/78 653A
H01L29/78 652H
H01L29/78 652T
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022195678
(22)【出願日】2022-12-07
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(74)【代理人】
【識別番号】110000110
【氏名又は名称】弁理士法人 快友国際特許事務所
(72)【発明者】
【氏名】高谷 秀史
(57)【要約】
【課題】スーパージャンクション構造を備えた半導体装置において、ｎ型コラムとｐ型コラムの間のチャージバランスの崩れが抑えられる技術を提供する。
【解決手段】ｎ型コラム１４ａとｐ型コラム１４ｂが少なくとも一方向に沿って交互に繰り返し配置されているスーパージャンクション構造を含む半導体層１０、を備えた半導体装置１の製造方法は、前記半導体層の表面に成膜されており、前記ｎ型コラムと前記ｐ型コラムの少なくとも一方の形成範囲に対応して開口する遮蔽層５２，５４，６２，６４の設計パターンからのずれを示すパターンずれに基づいて前記スーパージャンクション構造を形成する工程、を備えている。
【選択図】図２
【解決手段】ｎ型コラム１４ａとｐ型コラム１４ｂが少なくとも一方向に沿って交互に繰り返し配置されているスーパージャンクション構造を含む半導体層１０、を備えた半導体装置１の製造方法は、前記半導体層の表面に成膜されており、前記ｎ型コラムと前記ｐ型コラムの少なくとも一方の形成範囲に対応して開口する遮蔽層５２，５４，６２，６４の設計パターンからのずれを示すパターンずれに基づいて前記スーパージャンクション構造を形成する工程、を備えている。
【選択図】図２
【特許請求の範囲】
【請求項1】
ｎ型コラム（１４ａ）とｐ型コラム（１４ｂ）が少なくとも一方向に沿って交互に繰り返し配置されているスーパージャンクション構造を含む半導体層（１０）、を備えた半導体装置（１）の製造方法であって、
前記半導体層の表面に成膜されており、前記ｎ型コラムと前記ｐ型コラムの少なくとも一方の形成範囲に対応して開口する遮蔽層（５２，５４，６２，６４）の設計パターンからのずれを示すパターンずれに基づいて前記スーパージャンクション構造を形成する工程、を備える、半導体装置の製造方法。
前記半導体層の表面に成膜されており、前記ｎ型コラムと前記ｐ型コラムの少なくとも一方の形成範囲に対応して開口する遮蔽層（５２，５４，６２，６４）の設計パターンからのずれを示すパターンずれに基づいて前記スーパージャンクション構造を形成する工程、を備える、半導体装置の製造方法。
【請求項2】
前記スーパージャンクション構造を形成する工程は、
前記ｎ型コラムの形成範囲に対応して開口するｎ型コラム用遮蔽層（５２，６２）の前記パターンずれに基づいて前記ｎ型コラムを形成する工程と、
前記ｐ型コラムの形成範囲に対応して開口するｐ型コラム用遮蔽層（５４，６４）の前記パターンずれに基づいて前記ｐ型コラムを形成する工程と、を有している、請求項１に記載の半導体装置の製造方法。
前記ｎ型コラムの形成範囲に対応して開口するｎ型コラム用遮蔽層（５２，６２）の前記パターンずれに基づいて前記ｎ型コラムを形成する工程と、
前記ｐ型コラムの形成範囲に対応して開口するｐ型コラム用遮蔽層（５４，６４）の前記パターンずれに基づいて前記ｐ型コラムを形成する工程と、を有している、請求項１に記載の半導体装置の製造方法。
【請求項3】
前記ｎ型コラム用遮蔽層の前記パターンずれに基づいて前記ｎ型コラムを形成する工程は、
前記ｎ型コラム用遮蔽層の開口幅（５２Ｗ）を測定するステップと、
前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入して前記ｎ型コラムを形成するステップであって、測定された前記開口幅に応じて前記ｎ型不純物イオンの注入量が調整される、ステップと、を含む、請求項２に記載の半導体装置の製造方法。
前記ｎ型コラム用遮蔽層の開口幅（５２Ｗ）を測定するステップと、
前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入して前記ｎ型コラムを形成するステップであって、測定された前記開口幅に応じて前記ｎ型不純物イオンの注入量が調整される、ステップと、を含む、請求項２に記載の半導体装置の製造方法。
【請求項4】
前記ｐ型コラム用遮蔽層の前記パターンずれに基づいて前記ｐ型コラムを形成する工程は、
前記ｐ型コラム用遮蔽層の開口幅（５４Ｗ）を測定するステップと、
前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入して前記ｐ型コラムを形成するステップであって、測定された前記開口幅に応じて前記ｐ型不純物イオンの注入量が調整される、ステップと、を含む、請求項２に記載の半導体装置の製造方法。
前記ｐ型コラム用遮蔽層の開口幅（５４Ｗ）を測定するステップと、
前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入して前記ｐ型コラムを形成するステップであって、測定された前記開口幅に応じて前記ｐ型不純物イオンの注入量が調整される、ステップと、を含む、請求項２に記載の半導体装置の製造方法。
【請求項5】
前記ｎ型コラム用遮蔽層の前記パターンずれに基づいて前記ｎ型コラムを形成する工程は、
前記ｎ型コラム用遮蔽層の開口幅（５２Ｗ）を測定するステップと、
前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入するステップであって、所定条件に応じて前記ｎ型不純物イオンが注入される、ステップと、
測定された前記開口幅に応じて前記ｎ型不純物イオンを追加で注入するか否かを判定し、追加注入が必要と判定された場合には、前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを追加で注入して前記ｎ型コラムを形成するステップと、を含む、請求項２に記載の半導体装置の製造方法。
前記ｎ型コラム用遮蔽層の開口幅（５２Ｗ）を測定するステップと、
前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入するステップであって、所定条件に応じて前記ｎ型不純物イオンが注入される、ステップと、
測定された前記開口幅に応じて前記ｎ型不純物イオンを追加で注入するか否かを判定し、追加注入が必要と判定された場合には、前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを追加で注入して前記ｎ型コラムを形成するステップと、を含む、請求項２に記載の半導体装置の製造方法。
【請求項6】
前記ｐ型コラム用遮蔽層の前記パターンずれに基づいて前記ｐ型コラムを形成する工程は、
前記ｐ型コラム用遮蔽層の開口幅（５４Ｗ）を測定するステップと、
前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入するステップであって、所定条件に応じて前記ｐ型不純物イオンが注入される、ステップと、
測定された前記開口幅に応じて前記ｐ型不純物イオンを追加で注入するか否かを判定し、追加注入が必要と判定された場合には、前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを追加で注入して前記ｐ型コラムを形成するステップと、を含む、請求項２に記載の半導体装置の製造方法。
前記ｐ型コラム用遮蔽層の開口幅（５４Ｗ）を測定するステップと、
前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入するステップであって、所定条件に応じて前記ｐ型不純物イオンが注入される、ステップと、
測定された前記開口幅に応じて前記ｐ型不純物イオンを追加で注入するか否かを判定し、追加注入が必要と判定された場合には、前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを追加で注入して前記ｐ型コラムを形成するステップと、を含む、請求項２に記載の半導体装置の製造方法。
【請求項7】
前記ｎ型コラム用遮蔽層の前記パターンずれに基づいて前記ｎ型コラムを形成する工程は、
前記ｎ型コラム用遮蔽層の開口幅（６２Ｗ）を測定するステップと、
前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入するステップと、
前記ｎ型コラム用遮蔽層を除去するステップと、
測定された前記開口幅に応じて前記ｎ型不純物イオンを追加で注入するか否かを判定し、追加注入が必要と判定された場合には、前記ｎ型コラムの形成範囲の少なくとも一部に対応して開口する追加のｎ型コラム用追加遮蔽層（６４）を前記半導体層の表面に成膜するステップと、
前記ｎ型コラム用追加遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入して前記ｎ型コラムを形成するステップと、を含む、請求項２に記載の半導体装置の製造方法。
前記ｎ型コラム用遮蔽層の開口幅（６２Ｗ）を測定するステップと、
前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入するステップと、
前記ｎ型コラム用遮蔽層を除去するステップと、
測定された前記開口幅に応じて前記ｎ型不純物イオンを追加で注入するか否かを判定し、追加注入が必要と判定された場合には、前記ｎ型コラムの形成範囲の少なくとも一部に対応して開口する追加のｎ型コラム用追加遮蔽層（６４）を前記半導体層の表面に成膜するステップと、
前記ｎ型コラム用追加遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入して前記ｎ型コラムを形成するステップと、を含む、請求項２に記載の半導体装置の製造方法。
【請求項8】
前記ｐ型コラム用遮蔽層の前記パターンずれに基づいて前記ｐ型コラムを形成する工程は、
前記ｐ型コラム用遮蔽層の開口幅（６４Ｗ）を測定するステップと、
前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入するステップと、
測定された前記開口幅に応じて前記ｐ型不純物イオンを追加で注入するか否かを判定し、追加注入が必要と判定された場合には、前記ｐ型コラムの形成範囲の少なくとも一部に対応して開口する追加のｐ型コラム用追加遮蔽層（６８）を前記半導体層の表面に成膜するステップと、
前記ｐ型コラム用追加遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入して前記ｐ型コラムを形成するステップと、を含む、請求項２に記載の半導体装置の製造方法。
前記ｐ型コラム用遮蔽層の開口幅（６４Ｗ）を測定するステップと、
前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入するステップと、
測定された前記開口幅に応じて前記ｐ型不純物イオンを追加で注入するか否かを判定し、追加注入が必要と判定された場合には、前記ｐ型コラムの形成範囲の少なくとも一部に対応して開口する追加のｐ型コラム用追加遮蔽層（６８）を前記半導体層の表面に成膜するステップと、
前記ｐ型コラム用追加遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入して前記ｐ型コラムを形成するステップと、を含む、請求項２に記載の半導体装置の製造方法。
【請求項9】
前記スーパージャンクション構造を形成する工程は、
前記ｎ型コラムの形成範囲に対応して開口するｎ型コラム用遮蔽層を前記半導体層の表面に成膜する工程と、
前記ｎ型コラム用遮蔽層の設計パターンからのアライメントずれを測定する工程と、
前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入して前記ｎ型コラムを形成する工程と、
測定された前記アライメントずれに基づいて前記ｐ型コラムの形成範囲に対応して開口するｐ型コラム用遮蔽層を前記半導体層の前記表面に成膜する工程と、
前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入して前記ｐ型コラムを形成する工程と、を有している、請求項１に記載の半導体装置の製造方法。
前記ｎ型コラムの形成範囲に対応して開口するｎ型コラム用遮蔽層を前記半導体層の表面に成膜する工程と、
前記ｎ型コラム用遮蔽層の設計パターンからのアライメントずれを測定する工程と、
前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入して前記ｎ型コラムを形成する工程と、
測定された前記アライメントずれに基づいて前記ｐ型コラムの形成範囲に対応して開口するｐ型コラム用遮蔽層を前記半導体層の前記表面に成膜する工程と、
前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入して前記ｐ型コラムを形成する工程と、を有している、請求項１に記載の半導体装置の製造方法。
【請求項10】
前記スーパージャンクション構造を形成する工程は、
前記ｐ型コラムの形成範囲に対応して開口するｐ型コラム用遮蔽層を前記半導体層の表面に成膜する工程と、
前記ｐ型コラム用遮蔽層の設計パターンからのアライメントずれを測定する工程と、
前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入して前記ｐ型コラムを形成する工程と、
測定された前記アライメントずれに基づいて前記ｎ型コラムの形成範囲に対応して開口するｎ型コラム用遮蔽層を前記半導体層の前記表面に成膜する工程と、
前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入して前記ｎ型コラムを形成する工程と、を有している、請求項１に記載の半導体装置の製造方法。
前記ｐ型コラムの形成範囲に対応して開口するｐ型コラム用遮蔽層を前記半導体層の表面に成膜する工程と、
前記ｐ型コラム用遮蔽層の設計パターンからのアライメントずれを測定する工程と、
前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入して前記ｐ型コラムを形成する工程と、
測定された前記アライメントずれに基づいて前記ｎ型コラムの形成範囲に対応して開口するｎ型コラム用遮蔽層を前記半導体層の前記表面に成膜する工程と、
前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入して前記ｎ型コラムを形成する工程と、を有している、請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書が開示する技術は、半導体装置の製造方法に関する。
【背景技術】
【0002】
低オン抵抗と高耐圧が両立する構造として、ｎ型コラムとｐ型コラムが少なくとも一方向に沿って交互に繰り返し配置されているスーパージャンクション構造が提案されている。特許文献１～３は、このようなスーパージャンクション構造を備えた半導体装置の一例を開示する。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００６－２４５０８２号公報
【特許文献2】特開２００９－１８８１７７号公報
【特許文献3】特開２０１０－０５６１５４号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
低オン抵抗と高耐圧の両立をさらに改善するためには、スーパージャンクション構造を構成するｎ型コラムとｐ型コラムの各々の不純物濃度を高くする必要がある。ｎ型コラムとｐ型コラムの各々の不純物濃度が高くなると、例えばｎ型半導体層内にｐ型不純物イオンをカウンタードーピングしてｎ型コラムとｐ型コラムを形成することが困難となる。高濃度なｎ型半導体層内に多量のｐ型不純物イオンをイオン注入しなければならず、欠陥等が問題となるからである。このため、低オン抵抗と高耐圧を高度に両立する半導体装置を製造するためには、ｎ型コラムとｐ型コラムの各々をイオン注入で形成しなければならない。
【0005】
ｎ型コラムとｐ型コラムの各々をイオン注入で形成する場合において、ｎ型コラムとｐ型コラムの各々の不純物濃度及び／又は位置を制御し、ｎ型コラムとｐ型コラムの間のチャージバランスの崩れを抑えることができる技術が必要である。本明細書は、スーパージャンクション構造を備えた半導体装置において、ｎ型コラムとｐ型コラムの間のチャージバランスの崩れが抑えられる技術を提供する。
【課題を解決するための手段】
【0006】
本明細書は、ｎ型コラム（１４ａ）とｐ型コラム（１４ｂ）が少なくとも一方向に沿って交互に繰り返し配置されているスーパージャンクション構造を含む半導体層（１０）、を備えた半導体装置（１）の製造方法を開示することができる。この製造方法は、前記半導体層の表面に成膜されており、前記ｎ型コラムと前記ｐ型コラムの少なくとも一方の形成範囲に対応して開口する遮蔽層（５２，５４，６２，６６）の設計パターンからのずれを示すパターンずれに基づいて前記スーパージャンクション構造を形成する工程、を備えていてもよい。ここで、前記パターンずれは、特に限定されるものではないが、例えば前記遮蔽層の開口幅の寸法ずれであってもよく、前記遮蔽層のアライメントずれであってもよい。この製造方法によると、前記遮蔽層のパターンずれに基づくフィードバック制御によって前記スーパージャンクション構造を形成することができるので、前記第１コラムと前記第２コラムのチャージバランスの崩れが抑えられる。
【図面の簡単な説明】
【0007】
【図1】本明細書が開示する実施形態の半導体装置の要部断面図を模式的に示す。
【発明を実施するための形態】
【0008】
以下、図面を参照して本明細書が開示する半導体装置について説明する。なお、図示明瞭化を目的として、繰り返し配置されている構成要素についてはその１つのみに符号を付す。
【0009】
図１に、半導体装置１の要部断面図を模式的に示す。半導体装置１は、ＭＯＳＦＥＴと称される種類のパワー半導体装置であり、半導体層１０と、半導体層１０の下面を被覆するドレイン電極２２と、半導体層１０の上面を被覆するソース電極２４と、半導体層１０の上層部に設けられている複数のトレンチゲート３０と、を備えている。
【0010】
半導体層１０は、特に限定されるものではないが、例えば４Ｈの炭化珪素層であってもよい。半導体層１０は、その上面の結晶面が（０００１）のＳｉ面に対してオフ角だけ傾斜していてもよい。オフ角は、特に限定されるものではないが、例えば４°であってもよい。半導体層１０は、炭化珪素層に代えて、シリコン層、窒化物半導体層、酸化ガリウム層であってもよい。半導体層１０は、ｎ+型のドレイン領域１２と、ｎ型のドリフト領域１４と、ｐ型のボディ領域１６と、ｎ+型のソース領域１８と、ｐ+型のボディコンタクト領域１９と、を有している。
【0011】
ドレイン領域１２は、半導体層１０の下層部に配置されており、半導体層１０の下面に露出する位置に設けられている。ドレイン領域１２は、半導体層１０の下面を被膜するドレイン電極２２にオーミック接触している。
【0012】
ドリフト領域１４は、ドレイン領域１２とボディ領域１６の間に設けられており、複数のｎ型コラム１４ａと複数のｐ型コラム１４ｂを有している。ｎ型コラム１４ａとｐ型コラム１４ｂは、半導体層１０の横断面内において少なくとも一方向に沿って交互に繰り返すように配置されており、スーパージャンクション構造を構成している。なお、半導体層１０の横断面内においてｎ型コラム１４ａとｐ型コラム１４ｂが交互に繰り返す方向を、以下「繰り返し方向」という。複数のｎ型コラム１４ａと複数のｐ型コラム１４ｂは、特に限定されるものではないが、半導体層１０の上面に直交する方向から見たときに（以下、「平面視したときに」という）、例えばストライプ状に配置されていてもよい。
【0013】
ドリフト領域１４が空乏化すると、ｎ型コラム１４ａが正に帯電され、ｐ型コラム１４ｂが負に帯電する。ｎ型コラム１４ａの正電荷のチャージ量とｐ型コラム１４ｂの負電荷のチャージ量がバランスすると、ドリフト領域１４が良好に空乏化され、半導体装置１の耐圧が向上する。半導体装置１では、ｎ型コラム１４ａとｐ型コラム１４ｂの間でチャージバランスするように設計される。
【0014】
ボディ領域１６は、ドリフト領域１４上に設けられており、半導体層１０の上層部に配置されている。ボディ領域１６は、ドリフト領域１４のｎ型コラム１４ａとソース領域１８の間に設けられており、ｎ型コラム１４ａとソース領域１８の双方に接しており、ｎ型コラム１４ａとソース領域１８を隔てている。ボディ領域１６のｐ型不純物のキャリア濃度は、所望のゲート閾値電圧に応じて調整されている。
【0015】
ソース領域１８は、ボディ領域１６上に設けられており、半導体層１０の上層部に配置されており、半導体層１０の表面に露出する位置に設けられている。ソース領域１８は、トレンチゲート３０の側面に接している。ソース領域１８は、半導体層１０の表面を被膜するソース電極２４にオーミック接触している。
【0016】
ボディコンタクト領域１９は、ボディ領域１６上に設けられており、半導体層１０の上層部に配置されており、半導体層１０の表面に露出する位置に設けられている。ボディコンタクト領域１９は、半導体層１０の表面を被膜するソース電極２４にオーミック接触している。
【0017】
トレンチゲート３０は、半導体層１０の上層部に形成されているトレンチ内に充填されており、ソース領域１８とボディ領域１６を貫通してドリフト領域１４のｎ型コラム１４ａに達している。この例では、トレンチゲート３０は、半導体層１０を平面視したときに、ｎ型コラム１４ａとｐ型コラム１４ｂの長手方向に沿って延びている。この例に代えて、トレンチゲート３０は、半導体層１０を平面視したときに、ｎ型コラム１４ａとｐ型コラム１４ｂの繰り返し方向、即ち、ｎ型コラム１４ａとｐ型コラム１４ｂの長手方向に直交する方向に沿って延びていてもよい。トレンチゲート３０は、ゲート電極３２とゲート絶縁膜３４を有している。ゲート電極３２は、不純物を含むポリシリコンで形成されており、ゲート絶縁膜３４を介して半導体層１０に対向している。特に、ゲート電極３２は、ドリフト領域１４のｎ型コラム１４ａとソース領域１８を隔てる部分のボディ領域１６にゲート絶縁膜３４を介して対向している。ゲート絶縁膜３４は、酸化シリコンで形成されており、トレンチの内壁を被覆している。
【0018】
次に、図１を参照し、半導体装置１の動作を説明する。ソース電極２４の電位よりもドレイン電極２２の電位が正となる状態で、トレンチゲート３０のゲート電極３２の電位がソース電極２４よりも正であり、且つ閾値よりも高く制御されると、半導体装置１はターンオンする。このとき、ソース領域１８とドリフト領域１４のｎ型コラム１４ａを隔てる部分のボディ領域１６に反転層が形成される。ソース領域１８から供給される電子は、その反転層のチャネルを経由してドリフト領域１４のｎ型コラム１４ａに達する。ｎ型コラム１４ａに達した電子は、ｎ型コラム１４ａを経由してドレイン領域１２に流れる。ｎ型コラム１４ａは、ｎ型不純物のキャリア濃度が高いので、半導体装置１は低オン抵抗という特性を有することができる。
【0019】
トレンチゲート３０のゲート電極３２の電位がソース電極２４の電位と同一となるように制御されると、反転層のチャネルが消失し、半導体装置１はターンオフする。スーパージャンクション構造を構成する複数のｎ型コラム１４ａと複数のｐ型コラム１４ｂは実質的に完全空乏化され、ドリフト領域１４の広い範囲が空乏化される。また、ドリフト領域１４はスーパージャンクション構造を有することから、ドリフト領域１４の電界分布が厚み方向に平準化される。このため、ドリフト領域１４は大きい電位差を負担することができるので、半導体装置１は高耐圧という特性を有することができる。
【0020】
（半導体装置の第１の製造方法）
次に、図２～図５を参照し、半導体装置１の第１の製造方法のうちのスーパージャンクション構造を形成する工程について説明する。半導体装置１の製造するための他の工程については、公知の製造技術を利用することができる。
次に、図２～図５を参照し、半導体装置１の第１の製造方法のうちのスーパージャンクション構造を形成する工程について説明する。半導体装置１の製造するための他の工程については、公知の製造技術を利用することができる。
【0021】
まず、図３に示すように、ｎ＋型の炭化珪素基板であるドレイン領域１２を準備する。次に、特に限定されるものではないが、ＣＶＤ（Chemical Vapor Deposition）法等のエピタキシャル成長技術を利用して、ドレイン領域１２の表面から炭化珪素のｎ型のエピ層１４０を成長させる。なお、エピ層１４０は半導体層１０の少なくとも一部を構成しており、半導体層と称することもある。
【0022】
次に、図４に示すように、フォトリソグラフィー技術を利用してエピ層１４０上にｎ型コラム用遮蔽層５２を成膜する（即ち、図２のステップＳ１）。ｎ型コラム用遮蔽層５２は、ｎ型コラム１４ａの形成範囲に対応して開口するようにパターニングされる。
【0023】
次に、ｎ型コラム用遮蔽層５２の開口幅５２Ｗが測定される（即ち、図２のステップＳ２）。ｎ型コラム用遮蔽層５２の開口幅５２Ｗは、ｎ型コラム用遮蔽層５２の開口の短手方向の幅であり、スーパージャンクション構造の繰り返し方向の幅である。
【0024】
次に、イオン注入技術を利用して、ｎ型コラム用遮蔽層５２の開口を介してエピ層１４０内にｎ型不純物イオンを注入し、ｎ型コラム１４ａを形成する（即ち、図２のステップＳ３）。ｎ型不純物イオンは、特に限定されるものではないが、例えば窒素イオンが用いられてもよい。ここで、ｎ型不純物イオンを注入する条件は、測定されたｎ型コラム用遮蔽層５２の開口幅５２Ｗに基づいて設定される。測定された開口幅５２Ｗが設計パターンの開口幅よりも狭い場合、ｎ型不純物イオンのイオン注入工程は、ｎ型不純物イオンの注入量の条件が設計条件（即ち、基準条件）よりも多くなる条件で実施される。逆に、測定された開口幅５２Ｗが設計パターンの開口幅よりも広い場合、ｎ型不純物イオンを注入工程は、ｎ型不純物イオンの注入量の条件が設計条件よりも少なくなる条件で実施される。このように、ｎ型コラム用遮蔽層５２の開口幅５２Ｗのパターンずれに基づいてｎ型不純物イオンの注入量をフィードバック制御することにより、ｎ型コラム１４ａのｎ型不純物の濃度を所望の値にすることができる。なお、設定されるｎ型不純物イオンの注入量は、開口幅５２Ｗに基づいて連続的に調整されてもよく、多段的に調整されてもよい。イオン注入後、ｎ型コラム用遮蔽層５２は除去される。
【0025】
次に、図５に示すように、フォトリソグラフィー技術を利用してエピ層１４０上にｐ型コラム用遮蔽層５４を成膜する（即ち、図２のステップＳ４）。ｐ型コラム用遮蔽層５４は、ｐ型コラム１４ｂの形成範囲に対応して開口するようにパターニングされる。
【0026】
次に、ｐ型コラム用遮蔽層５４の開口幅５４Ｗが測定される（即ち、図２のステップＳ５）。ｐ型コラム用遮蔽層５４の開口幅５４Ｗは、ｐ型コラム用遮蔽層５４の開口の短手方向の幅であり、スーパージャンクション構造の繰り返し方向の幅である。
【0027】
次に、イオン注入技術を利用して、ｐ型コラム用遮蔽層５４の開口を介してエピ層１４０内にｐ型不純物イオンを注入し、ｐ型コラム１４ｂを形成する（即ち、図２のステップＳ６）。ｐ型不純物イオンは、特に限定されるものではないが、例えばアルミニウムイオンが用いられてもよい。ここで、ｐ型不純物イオンを注入する条件は、測定されたｐ型コラム用遮蔽層５４の開口幅５４Ｗに基づいて設定される。測定された開口幅５４Ｗが設計パターンの開口幅よりも狭い場合、ｐ型不純物イオンのイオン注入工程は、ｐ型不純物イオンの注入量の条件が設計条件（即ち、基準条件）よりも多くなる条件で実施される。逆に、測定された開口幅５４Ｗが設計パターンの開口幅よりも広い場合、ｐ型不純物イオンを注入工程は、ｐ型不純物イオンの注入量の条件が設計条件よりも少なくなる条件で実施される。このように、ｐ型コラム用遮蔽層５４の開口幅５４Ｗのパターンずれに基づいてｐ型不純物イオンの注入量をフィードバック制御することにより、ｐ型コラム１４ｂのｐ型不純物の濃度を所望の値にすることができる。なお、設定されるｐ型不純物イオンの注入量は、開口幅５４Ｗに基づいて連続的に調整されてもよく、多段的に調整されてもよい。イオン注入後、ｐ型コラム用遮蔽層５４は除去される。
【0028】
これらの工程を経て、半導体層１０内にｎ型コラム１４ａとｐ型コラム１４ｂが交互に繰り返し配置されているスーパージャンクション構造を形成することができる。上記製造方法によると、フィードバック制御によりｎ型コラム１４ａとｐ型コラム１４ｂの各々の不純物濃度が所望の値に調整されている。このため、半導体装置１がオフしたときに、ｎ型コラム１４ａの正電荷のチャージ量とｐ型コラム１４ｂの負電荷のチャージ量がバランスし、ドリフト領域１４が良好に空乏化される。このため、半導体装置１は、高耐圧な特性を有することができる。
【0029】
（半導体装置の第１の製造方法の変形例）
上記製造方法は、ｎ型コラム１４ａとｐ型コラム１４ｂの各々に対して１回のイオン注入工程を実施し、そのイオン注入工程での不純物イオンの注入量が調整される例である。この例に代えて、１回目のイオン注入工程を予め決められた所定条件で実施し、追加のイオン注入が必要な場合のみ追加のイオン注入工程を実施するようにしてもよい。この例の製造フローを図６に示す。なお、図６の製造フローにおいて、図２と共通の工程については共通の符号を付している。
上記製造方法は、ｎ型コラム１４ａとｐ型コラム１４ｂの各々に対して１回のイオン注入工程を実施し、そのイオン注入工程での不純物イオンの注入量が調整される例である。この例に代えて、１回目のイオン注入工程を予め決められた所定条件で実施し、追加のイオン注入が必要な場合のみ追加のイオン注入工程を実施するようにしてもよい。この例の製造フローを図６に示す。なお、図６の製造フローにおいて、図２と共通の工程については共通の符号を付している。
【0030】
図６に示すように、ステップＳ１及びステップＳ２は、図２の製造フローと共通である。次に、イオン注入技術を利用して、ｎ型コラム用遮蔽層５２の開口を介してエピ層１４０内にｎ型不純物イオンを注入する（即ち、図６のステップＳ１１）。ｎ型不純物イオンを注入する条件は、予め決められた所定条件である。ここで、所定条件は、ｎ型コラム１４ａに所望されるｎ型不純物濃度よりも少ない濃度となるようにｎ型不純物イオンの注入量が設定された条件である。
【0031】
次に、測定されたｎ型コラム用遮蔽層５２の開口幅５２Ｗに基づいて、追加のイオン注入が必要か否かが判定される（即ち、図６のステップＳ１２）。この判定工程では、測定されたｎ型コラム用遮蔽層５２の開口幅５２Ｗと１回目のイオン注入工程の所定条件から見積もられるｎ型コラム１４ａのｎ型不純物濃度が許容濃度以下の場合、追加でイオン注入が必要と判定される。追加でイオン注入が必要と判断された場合、ｎ型コラム用遮蔽層５２の開口を介してエピ層１４０内にｎ型不純物イオンを注入し、ｎ型コラム１４ａを形成する（即ち、図６のステップＳ１３）。なお、追加でイオン注入されるｎ型不純物イオンの注入量は、予め決められた所定条件であってもよい。追加でイオン注入が必要と判断されなかった場合、このイオン注入工程はスキップされる。このように、ｎ型コラム用遮蔽層５２の開口幅５２Ｗのパターンずれに基づいてｎ型不純物イオンの注入回数をフィードバック制御することにより、ｎ型コラム１４ａのｎ型不純物の濃度を所望の値にすることができる。イオン注入後、ｎ型コラム用遮蔽層５２は除去される。
【0032】
図６に示すように、ステップＳ４及びステップＳ５は、図２の製造フローと共通である。次に、イオン注入技術を利用して、ｐ型コラム用遮蔽層５４の開口を介してエピ層１４０内にｐ型不純物イオンを注入する（即ち、図６のステップＳ１４）。ｐ型不純物イオンを注入する条件は、予め決められた所定条件である。ここで、所定条件は、ｐ型コラム１４ｂに所望されるｐ型不純物濃度よりも少ない濃度となるようにｐ型不純物イオンの注入量が設定された条件である。
【0033】
次に、測定されたｐ型コラム用遮蔽層５４の開口幅５４Ｗに基づいて、追加のイオン注入が必要か否かが判定される（即ち、図６のステップＳ１５）。この判定工程では、測定されたｐ型コラム用遮蔽層５４の開口幅５４Ｗと１回目のイオン注入工程の所定条件から見積もられるｐ型コラム１４ｂのｐ型不純物濃度が許容濃度以下の場合、追加でイオン注入が必要と判定される。追加でイオン注入が必要と判断された場合、ｐ型コラム用遮蔽層５４の開口を介してエピ層１４０内にｐ型不純物イオンを注入し、ｐ型コラム１４ｂを形成する（即ち、図６のステップＳ１６）。なお、追加でイオン注入されるｐ型不純物イオンの注入量は、予め決められた所定条件であってもよい。追加でイオン注入が必要と判断されなかった場合、このイオン注入工程はスキップされる。このように、ｐ型コラム用遮蔽層５４の開口幅５４Ｗのパターンずれに基づいてｐ型不純物イオンの注入回数をフィードバック制御することにより、ｐ型コラム１４ｂのｐ型不純物の濃度を所望の値にすることができる。イオン注入後、ｐ型コラム用遮蔽層５４は除去される。
【0034】
これらの工程を経て、半導体層１０内にｎ型コラム１４ａとｐ型コラム１４ｂが交互に繰り返し配置されているスーパージャンクション構造を形成することができる。上記製造方法でも、フィードバック制御によりｎ型コラム１４ａとｐ型コラム１４ｂの各々の不純物濃度が所望の値に調整されており、半導体装置１は高耐圧な特性を有することができる。
【0035】
（半導体装置の第２の製造方法）
上記第１の製造方法は、ｎ型コラム１４ａとｐ型コラム１４ｂの各々に対して１枚の遮蔽層を用いてイオン注入工程を実施する例である。この例に代えて、ｎ型コラム１４ａとｐ型コラム１４ｂの各々に対して２枚の遮蔽層を用いてイオン注入工程を実施してもよい。図７～図１１を参照し、半導体装置１の第２の製造方法のうちのスーパージャンクション構造を形成する工程について説明する。なお、第１の製造方法と共通する構成要素には共通の符号を付し、その説明を省略する。
上記第１の製造方法は、ｎ型コラム１４ａとｐ型コラム１４ｂの各々に対して１枚の遮蔽層を用いてイオン注入工程を実施する例である。この例に代えて、ｎ型コラム１４ａとｐ型コラム１４ｂの各々に対して２枚の遮蔽層を用いてイオン注入工程を実施してもよい。図７～図１１を参照し、半導体装置１の第２の製造方法のうちのスーパージャンクション構造を形成する工程について説明する。なお、第１の製造方法と共通する構成要素には共通の符号を付し、その説明を省略する。
【0036】
まず、図８に示すように、フォトリソグラフィー技術を利用してエピ層１４０上にｎ型コラム用遮蔽層６２を成膜する（即ち、図７のステップＳ２１）。ｎ型コラム用遮蔽層６２は、ｎ型コラム１４ａの形成範囲に対応して開口するようにパターニングされる。
【0037】
次に、ｎ型コラム用遮蔽層６２の開口幅６２Ｗが測定される（即ち、図７のステップＳ２２）。ｎ型コラム用遮蔽層６２の開口幅６２Ｗは、ｎ型コラム用遮蔽層６２の開口の短手方向の幅であり、スーパージャンクション構造の繰り返し方向の幅である。
【0038】
次に、イオン注入技術を利用して、ｎ型コラム用遮蔽層６２の開口を介してエピ層１４０内にｎ型不純物イオンを注入する（即ち、図７のステップＳ２３）。ｎ型不純物イオンを注入する条件は、予め決められた所定条件である。ここで、所定条件は、ｎ型コラム１４ａに所望されるｎ型不純物濃度よりも少ない濃度となるようにｎ型不純物イオンの注入量が設定された条件である。イオン注入後、ｎ型コラム用遮蔽層６２は除去される。
【0039】
次に、図９に示すように、フォトリソグラフィー技術を利用してエピ層１４０上にｐ型コラム用遮蔽層６４を成膜する（即ち、図７のステップＳ２４）。ｐ型コラム用遮蔽層６４は、ｐ型コラム１４ｂの形成範囲に対応して開口するようにパターニングされる。
【0040】
次に、ｐ型コラム用遮蔽層６４の開口幅６４Ｗが測定される（即ち、図７のステップＳ２５）。ｐ型コラム用遮蔽層６４の開口幅６４Ｗは、ｐ型コラム用遮蔽層６４の開口の短手方向の幅であり、スーパージャンクション構造の繰り返し方向の幅である。
【0041】
次に、イオン注入技術を利用して、ｐ型コラム用遮蔽層６４の開口を介してエピ層１４０内にｐ型不純物イオンを注入する（即ち、図７のステップＳ２６）。ｐ型不純物イオンを注入する条件は、予め決められた所定条件である。ここで、所定条件は、ｐ型コラム１４ｂに所望されるｐ型不純物濃度よりも少ない濃度となるようにｐ型不純物イオンの注入量が設定された条件である。イオン注入後、ｐ型コラム用遮蔽層６４は除去される。
【0042】
次に、ステップＳ２２で測定されたｎ型コラム用遮蔽層６２の開口幅６２Ｗに基づいて、追加のイオン注入が必要か否かが判定される（即ち、図７のステップＳ２７）。この判定工程では、測定されたｎ型コラム用遮蔽層６２の開口幅６２Ｗと１回目のイオン注入工程の所定条件から見積もられるｎ型コラム１４ａのｎ型不純物濃度が許容濃度以下の場合、追加でイオン注入が必要と判定される。
【0043】
図１０に示すように、追加でイオン注入が必要と判断された場合、フォトリソグラフィー技術を利用してエピ層１４０上に追加のｎ型コラム用追加遮蔽層６６を成膜する（即ち、図７のステップＳ２８）。ｎ型コラム用追加遮蔽層６６は、ｎ型コラム１４ａの形成範囲の内側の一部に対応して開口するようにパターニングされる。これにより、ｎ型コラム用追加遮蔽層６６の開口の位置は、パターンずれが生じたとしても、１回目のイオン注入工程でｎ型不純物イオンが注入された領域に対して確実に重複することができる。ここで、ｎ型コラム用追加遮蔽層６６を露光するための複数種類のフォトマスクが用意されており、測定されたｎ型コラム用遮蔽層６２の開口幅６２Ｗ（図８参照）に応じて、即ち、１回目のイオン注入工程で注入されたｎ型不純物イオンの注入量に応じて適宜選択される。例えば、測定されたｎ型コラム用遮蔽層６２の開口幅６２Ｗが設計値よりも幅広な場合、１回目のイオン注入工程で注入されたｎ型不純物イオンの注入量が設計値よりも多いことから、ｎ型コラム用追加遮蔽層６６を露光するためのフォトマスクには開口幅６６Ｗが設計値よりも幅狭となる種類を選択する。逆に、測定されたｎ型コラム用遮蔽層６２の開口幅６２Ｗが設計値よりも幅狭な場合、１回目のイオン注入工程で注入されたｎ型不純物イオンの注入量が設計値よりも少ないことから、ｎ型コラム用追加遮蔽層６６を露光するためのフォトマスクには開口幅６６Ｗが設計値よりも幅広となる種類を選択する。
【0044】
次に、イオン注入技術を利用して、ｎ型コラム用追加遮蔽層６６の開口を介してエピ層１４０内にｎ型不純物イオンを注入し、ｎ型コラム１４ａを形成する（即ち、図７のステップＳ２９）。ｎ型不純物イオンを注入する条件は、予め決められた所定条件であってもよい。このように、ｎ型コラム用遮蔽層６２の開口幅６２Ｗのパターンずれに基づいて、追加で成膜するｎ型コラム用追加遮蔽層６６の開口幅６６Ｗをフィードバック制御することにより、ｎ型コラム１４ａのｎ型不純物の濃度を所望の値にすることができる。イオン注入後、ｎ型コラム用追加遮蔽層６６は除去される。追加でイオン注入が必要と判断されなかった場合、これら追加のイオン注入工程はスキップされる。
【0045】
次に、ステップＳ２５で測定されたｐ型コラム用遮蔽層６４の開口幅６４Ｗに基づいて、追加のイオン注入が必要か否かが判定される（即ち、図７のステップＳ３０）。この判定工程では、測定されたｐ型コラム用遮蔽層６４の開口幅６４Ｗと１回目のイオン注入工程の所定条件から見積もられるｐ型コラム１４ｂのｐ型不純物濃度が許容濃度以下の場合、追加でイオン注入が必要と判定される。
【0046】
図１１に示すように、追加でイオン注入が必要と判断された場合、フォトリソグラフィー技術を利用してエピ層１４０上に追加のｐ型コラム用追加遮蔽層６８を成膜する（即ち、図７のステップＳ３１）。ｐ型コラム用追加遮蔽層６８は、ｐ型コラム１４ｂの形成範囲の内側の一部に対応して開口するようにパターニングされる。これにより、ｐ型コラム用追加遮蔽層６８の開口の位置は、パターンずれが生じたとしても、１回目のイオン注入工程でｐ型不純物イオンが注入された領域に対して確実に重複することができる。ここで、ｐ型コラム用追加遮蔽層６８を露光するための複数種類のフォトマスクが用意されており、測定されたｐ型コラム用遮蔽層６４の開口幅６４Ｗ（図８参照）に応じて、即ち、１回目のイオン注入工程で注入されたｐ型不純物イオンの注入量に応じて適宜選択される。例えば、測定されたｐ型コラム用遮蔽層６４の開口幅６４Ｗが設計値よりも幅広な場合、１回目のイオン注入工程で注入されたｐ型不純物イオンの注入量が設計値よりも多いことから、ｐ型コラム用追加遮蔽層６８を露光するためのフォトマスクには開口幅６８Ｗが設計値よりも幅狭となる種類を選択する。逆に、測定されたｐ型コラム用遮蔽層６４の開口幅６４Ｗが設計値よりも幅狭な場合、１回目のイオン注入工程で注入されたｐ型不純物イオンの注入量が設計値よりも少ないことから、ｐ型コラム用追加遮蔽層６８を露光するためのフォトマスクには開口幅６８Ｗが設計値よりも幅広となる種類を選択する。
【0047】
次に、イオン注入技術を利用して、ｐ型コラム用追加遮蔽層６８の開口を介してエピ層１４０内にｐ型不純物イオンを注入し、ｐ型コラム１４ｂを形成する（即ち、図７のステップＳ３２）。ｐ型不純物イオンを注入する条件は、予め決められた所定条件であってもよい。このように、ｐ型コラム用遮蔽層６４の開口幅６４Ｗのパターンずれに基づいて、追加で成膜するｐ型コラム用追加遮蔽層６８の開口幅６８Ｗをフィードバック制御することにより、ｐ型コラム１４ｂのｐ型不純物の濃度を所望の値にすることができる。イオン注入後、ｐ型コラム用追加遮蔽層６８は除去される。追加でイオン注入が必要と判断されなかった場合、これら追加のイオン注入工程はスキップされる。
【0048】
これらの工程を経て、半導体層１０内にｎ型コラム１４ａとｐ型コラム１４ｂが交互に繰り返し配置されているスーパージャンクション構造を形成することができる。上記製造方法でも、フィードバック制御によりｎ型コラム１４ａとｐ型コラム１４ｂの各々の不純物濃度が所望の値に調整されており、半導体装置１は高耐圧な特性を有することができる。
【0049】
また、上記製造方法によると、ウェハ内のチップごとに対処することができる。１回目のイオン注入のための遮蔽層の開口幅をチップごとに測定し、２回目のイオン注入のための遮蔽層の開口幅をチップごとにフィードバック制御することができる。２回目のイオン注入が必要ないと判定されたチップでは、２回目のイオン注入のための遮蔽層のうち対応するチップの遮蔽層を露光しないようにすることで、２回目のイオン注入をスキップすることができる。このように、上記製造方法によると、ウェハ内のチップごとに対処することができるので、ｎ型コラム１４ａとｐ型コラム１４ｂの各々の不純物濃度をチップごとに最適化することができる。
【0050】
（半導体装置の第３の製造方法）
上記第１及び第２の製造方法は、イオン注入のための遮蔽層の開口幅のパターンずれに基づいて、イオン注入工程をフィードバック制御する例である。この例に代えて、イオン注入のための遮蔽層のアライメントずれに基づいて、イオン注入工程をフィードバック制御してもよい。図１２の製造フローを参照し、半導体装置１の第３の製造方法のうちのスーパージャンクション構造を形成する工程について説明する。なお、断面図については省略するが、第３の製造方法を説明するための断面図は、例えば第１の製造方法と同様である。
上記第１及び第２の製造方法は、イオン注入のための遮蔽層の開口幅のパターンずれに基づいて、イオン注入工程をフィードバック制御する例である。この例に代えて、イオン注入のための遮蔽層のアライメントずれに基づいて、イオン注入工程をフィードバック制御してもよい。図１２の製造フローを参照し、半導体装置１の第３の製造方法のうちのスーパージャンクション構造を形成する工程について説明する。なお、断面図については省略するが、第３の製造方法を説明するための断面図は、例えば第１の製造方法と同様である。
【0051】
まず、フォトリソグラフィー技術を利用してエピ層上にｎ型コラム用遮蔽層を成膜する（即ち、図１２のステップＳ４１）。ｎ型コラム用遮蔽層は、ｎ型コラムの形成範囲に対応して開口するようにパターニングされる。
【0052】
次に、ｎ型コラム用遮蔽層のアライメントずれが測定される（即ち、図１２のステップＳ４２）。アライメントずれは、アライメントマークに対する相対的な位置関係において設計位置に対する位置ずれをいう。アライメントずれは、特に限定されるものではないが、例えばアライメントマークを基準に規定される座標系で記述されてもよい。例えば、アライメントマークを基準にＸＹ直交座標系が規定された場合、アライメントマークずれは、Ｘ方向とＹ方向の２成分の位置ずれで記述される。
【0053】
次に、イオン注入技術を利用して、ｎ型コラム用遮蔽層の開口を介してエピ層内にｎ型不純物イオンを注入し、ｎ型コラムを形成する（即ち、図１２のステップＳ４３）。ｎ型不純物イオンを注入する条件は、予め決められた所定条件であってもよい。イオン注入後、ｎ型コラム用遮蔽層は除去される。
【0054】
次に、フォトリソグラフィー技術を利用してエピ層上にｐ型コラム用遮蔽層を成膜する（即ち、図１２のステップＳ４４）。ここで、ｐ型コラム用遮蔽層は、測定されたｎ型コラム用遮蔽層のアライメントずれに基づいて、同様なアライメントずれが生じるように成膜される。
【0055】
次に、ｐ型コラム用遮蔽層のアライメントずれが測定され、ｎ型コラム用遮蔽層のアライメントずれと一致しているか否かが判定される（即ち、図１２のステップＳ４５）。なお、ここでいう「一致」とは、アライメントずれが完全に一致する場合に限らず、ｐ型コラム用遮蔽層のアライメントずれとｎ型コラム用遮蔽層のアライメントずれの差が許容範囲内の場合も含む。
【0056】
ｐ型コラム用遮蔽層のアライメントずれとｎ型コラム用遮蔽層のアライメントずれが一致している場合、イオン注入技術を利用して、ｐ型コラム用遮蔽層の開口を介してエピ層内にｐ型不純物イオンを注入し、ｐ型コラムを形成する（即ち、図１２のステップＳ４６）。ｐ型不純物イオンを注入する条件は、予め決められた所定条件であってもよい。ｐ型コラム用遮蔽層のアライメントずれとｎ型コラム用遮蔽層のアライメントずれが一致しているので、形成されるｎ型コラムとｐ型コラムの相対的な位置関係は、設計パターンに近いものとなる。このように、ｎ型コラム用遮蔽層のアライメントずれに基づいてｐ型コラム用遮蔽層のパターンをフィードバック制御することにより、ｎ型コラムとｐ型コラムの相対的な位置関係を所望のものにすることができる。ｎ型コラム用遮蔽層のアライメントずれとｎ型コラム用遮蔽層のアライメントずれが一致していない場合、ｐ型コラム用遮蔽層を除去した後に、ｐ型コラム用遮蔽層の成膜工程を再度実施してもよい。
【0057】
なお、遮蔽層のアライメントずれをフィードバックする工程は、遮蔽層の開口幅をフィードバックする工程とともに実施されてもよい。また、ｐ型コラム用遮蔽層を先に成膜し、ｐ型コラム用遮蔽層のアライメントずれに基づいてｎ型コラム用遮蔽層のパターンをフィードバック制御してもよい。
【0058】
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
【0059】
（特徴１）
ｎ型コラム（１４ａ）とｐ型コラム（１４ｂ）が少なくとも一方向に沿って交互に繰り返し配置されているスーパージャンクション構造を含む半導体層（１０）、を備えた半導体装置（１）の製造方法であって、
前記半導体層の表面に成膜されており、前記ｎ型コラムと前記ｐ型コラムの少なくとも一方の形成範囲に対応して開口する遮蔽層（５２，５４，６２，６４）の設計パターンからのずれを示すパターンずれに基づいて前記スーパージャンクション構造を形成する工程、を備える、半導体装置の製造方法。
ｎ型コラム（１４ａ）とｐ型コラム（１４ｂ）が少なくとも一方向に沿って交互に繰り返し配置されているスーパージャンクション構造を含む半導体層（１０）、を備えた半導体装置（１）の製造方法であって、
前記半導体層の表面に成膜されており、前記ｎ型コラムと前記ｐ型コラムの少なくとも一方の形成範囲に対応して開口する遮蔽層（５２，５４，６２，６４）の設計パターンからのずれを示すパターンずれに基づいて前記スーパージャンクション構造を形成する工程、を備える、半導体装置の製造方法。
【0060】
（特徴２）
前記スーパージャンクション構造を形成する工程は、
前記ｎ型コラムの形成範囲に対応して開口するｎ型コラム用遮蔽層（５２，６２）の前記パターンずれに基づいて前記ｎ型コラムを形成する工程と、
前記ｐ型コラムの形成範囲に対応して開口するｐ型コラム用遮蔽層（５４，６４）の前記パターンずれに基づいて前記ｐ型コラムを形成する工程と、を有している、特徴１に記載の半導体装置の製造方法。
前記スーパージャンクション構造を形成する工程は、
前記ｎ型コラムの形成範囲に対応して開口するｎ型コラム用遮蔽層（５２，６２）の前記パターンずれに基づいて前記ｎ型コラムを形成する工程と、
前記ｐ型コラムの形成範囲に対応して開口するｐ型コラム用遮蔽層（５４，６４）の前記パターンずれに基づいて前記ｐ型コラムを形成する工程と、を有している、特徴１に記載の半導体装置の製造方法。
【0061】
（特徴３）
前記ｎ型コラム用遮蔽層の前記パターンずれに基づいて前記ｎ型コラムを形成する工程は、
前記ｎ型コラム用遮蔽層の開口幅（５２Ｗ）を測定するステップと、
前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入して前記ｎ型コラムを形成するステップであって、測定された前記開口幅に応じて前記ｎ型不純物イオンの注入量が調整される、ステップと、を含む、特徴２に記載の半導体装置の製造方法。
前記ｎ型コラム用遮蔽層の前記パターンずれに基づいて前記ｎ型コラムを形成する工程は、
前記ｎ型コラム用遮蔽層の開口幅（５２Ｗ）を測定するステップと、
前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入して前記ｎ型コラムを形成するステップであって、測定された前記開口幅に応じて前記ｎ型不純物イオンの注入量が調整される、ステップと、を含む、特徴２に記載の半導体装置の製造方法。
【0062】
（特徴４）
前記ｐ型コラム用遮蔽層の前記パターンずれに基づいて前記ｐ型コラムを形成する工程は、
前記ｐ型コラム用遮蔽層の開口幅（５４Ｗ）を測定するステップと、
前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入して前記ｐ型コラムを形成するステップであって、測定された前記開口幅に応じて前記ｐ型不純物イオンの注入量が調整される、ステップと、を含む、特徴２又は３に記載の半導体装置の製造方法。
前記ｐ型コラム用遮蔽層の前記パターンずれに基づいて前記ｐ型コラムを形成する工程は、
前記ｐ型コラム用遮蔽層の開口幅（５４Ｗ）を測定するステップと、
前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入して前記ｐ型コラムを形成するステップであって、測定された前記開口幅に応じて前記ｐ型不純物イオンの注入量が調整される、ステップと、を含む、特徴２又は３に記載の半導体装置の製造方法。
【0063】
（特徴５）
前記ｎ型コラム用遮蔽層の前記パターンずれに基づいて前記ｎ型コラムを形成する工程は、
前記ｎ型コラム用遮蔽層の開口幅（５２Ｗ）を測定するステップと、
前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入するステップであって、所定条件に応じて前記ｎ型不純物イオンが注入される、ステップと、
測定された前記開口幅に応じて前記ｎ型不純物イオンを追加で注入するか否かを判定し、追加注入が必要と判定された場合には、前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを追加で注入して前記ｎ型コラムを形成するステップと、を含む、特徴２に記載の半導体装置の製造方法。
前記ｎ型コラム用遮蔽層の前記パターンずれに基づいて前記ｎ型コラムを形成する工程は、
前記ｎ型コラム用遮蔽層の開口幅（５２Ｗ）を測定するステップと、
前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入するステップであって、所定条件に応じて前記ｎ型不純物イオンが注入される、ステップと、
測定された前記開口幅に応じて前記ｎ型不純物イオンを追加で注入するか否かを判定し、追加注入が必要と判定された場合には、前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを追加で注入して前記ｎ型コラムを形成するステップと、を含む、特徴２に記載の半導体装置の製造方法。
【0064】
（特徴６）
前記ｐ型コラム用遮蔽層の前記パターンずれに基づいて前記ｐ型コラムを形成する工程は、
前記ｐ型コラム用遮蔽層の開口幅（５４Ｗ）を測定するステップと、
前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入するステップであって、所定条件に応じて前記ｐ型不純物イオンが注入される、ステップと、
測定された前記開口幅に応じて前記ｐ型不純物イオンを追加で注入するか否かを判定し、追加注入が必要と判定された場合には、前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを追加で注入して前記ｐ型コラムを形成するステップと、を含む、特徴２又は６に記載の半導体装置の製造方法。
前記ｐ型コラム用遮蔽層の前記パターンずれに基づいて前記ｐ型コラムを形成する工程は、
前記ｐ型コラム用遮蔽層の開口幅（５４Ｗ）を測定するステップと、
前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入するステップであって、所定条件に応じて前記ｐ型不純物イオンが注入される、ステップと、
測定された前記開口幅に応じて前記ｐ型不純物イオンを追加で注入するか否かを判定し、追加注入が必要と判定された場合には、前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを追加で注入して前記ｐ型コラムを形成するステップと、を含む、特徴２又は６に記載の半導体装置の製造方法。
【0065】
（特徴７）
前記ｎ型コラム用遮蔽層の前記パターンずれに基づいて前記ｎ型コラムを形成する工程は、
前記ｎ型コラム用遮蔽層の開口幅（６２Ｗ）を測定するステップと、
前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入するステップと、
前記ｎ型コラム用遮蔽層を除去するステップと、
測定された前記開口幅に応じて前記ｎ型不純物イオンを追加で注入するか否かを判定し、追加注入が必要と判定された場合には、前記ｎ型コラムの形成範囲の少なくとも一部に対応して開口する追加のｎ型コラム用追加遮蔽層（６４）を前記半導体層の表面に成膜するステップと、
前記ｎ型コラム用追加遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入して前記ｎ型コラムを形成するステップと、を含む、特徴２に記載の半導体装置の製造方法。
前記ｎ型コラム用遮蔽層の前記パターンずれに基づいて前記ｎ型コラムを形成する工程は、
前記ｎ型コラム用遮蔽層の開口幅（６２Ｗ）を測定するステップと、
前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入するステップと、
前記ｎ型コラム用遮蔽層を除去するステップと、
測定された前記開口幅に応じて前記ｎ型不純物イオンを追加で注入するか否かを判定し、追加注入が必要と判定された場合には、前記ｎ型コラムの形成範囲の少なくとも一部に対応して開口する追加のｎ型コラム用追加遮蔽層（６４）を前記半導体層の表面に成膜するステップと、
前記ｎ型コラム用追加遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入して前記ｎ型コラムを形成するステップと、を含む、特徴２に記載の半導体装置の製造方法。
【0066】
（特徴８）
前記ｐ型コラム用遮蔽層の前記パターンずれに基づいて前記ｐ型コラムを形成する工程は、
前記ｐ型コラム用遮蔽層の開口幅（６４Ｗ）を測定するステップと、
前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入するステップと、
測定された前記開口幅に応じて前記ｐ型不純物イオンを追加で注入するか否かを判定し、追加注入が必要と判定された場合には、前記ｐ型コラムの形成範囲の少なくとも一部に対応して開口する追加のｐ型コラム用追加遮蔽層（６８）を前記半導体層の表面に成膜するステップと、
前記ｐ型コラム用追加遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入して前記ｐ型コラムを形成するステップと、を含む、特徴２又は７に記載の半導体装置の製造方法。
前記ｐ型コラム用遮蔽層の前記パターンずれに基づいて前記ｐ型コラムを形成する工程は、
前記ｐ型コラム用遮蔽層の開口幅（６４Ｗ）を測定するステップと、
前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入するステップと、
測定された前記開口幅に応じて前記ｐ型不純物イオンを追加で注入するか否かを判定し、追加注入が必要と判定された場合には、前記ｐ型コラムの形成範囲の少なくとも一部に対応して開口する追加のｐ型コラム用追加遮蔽層（６８）を前記半導体層の表面に成膜するステップと、
前記ｐ型コラム用追加遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入して前記ｐ型コラムを形成するステップと、を含む、特徴２又は７に記載の半導体装置の製造方法。
【0067】
（特徴９）
前記スーパージャンクション構造を形成する工程は、
前記ｎ型コラムの形成範囲に対応して開口するｎ型コラム用遮蔽層を前記半導体層の表面に成膜する工程と、
前記ｎ型コラム用遮蔽層の設計パターンからのアライメントずれを測定する工程と、
前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入して前記ｎ型コラムを形成する工程と、
測定された前記アライメントずれに基づいて前記ｐ型コラムの形成範囲に対応して開口するｐ型コラム用遮蔽層を前記半導体層の前記表面に成膜する工程と、
前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入して前記ｐ型コラムを形成する工程と、を有している、特徴１～８のいずれか１つに記載の半導体装置の製造方法。
前記スーパージャンクション構造を形成する工程は、
前記ｎ型コラムの形成範囲に対応して開口するｎ型コラム用遮蔽層を前記半導体層の表面に成膜する工程と、
前記ｎ型コラム用遮蔽層の設計パターンからのアライメントずれを測定する工程と、
前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入して前記ｎ型コラムを形成する工程と、
測定された前記アライメントずれに基づいて前記ｐ型コラムの形成範囲に対応して開口するｐ型コラム用遮蔽層を前記半導体層の前記表面に成膜する工程と、
前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入して前記ｐ型コラムを形成する工程と、を有している、特徴１～８のいずれか１つに記載の半導体装置の製造方法。
【0068】
（特徴１０）
前記スーパージャンクション構造を形成する工程は、
前記ｐ型コラムの形成範囲に対応して開口するｐ型コラム用遮蔽層を前記半導体層の表面に成膜する工程と、
前記ｐ型コラム用遮蔽層の設計パターンからのアライメントずれを測定する工程と、
前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入して前記ｐ型コラムを形成する工程と、
測定された前記アライメントずれに基づいて前記ｎ型コラムの形成範囲に対応して開口するｎ型コラム用遮蔽層を前記半導体層の前記表面に成膜する工程と、
前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入して前記ｎ型コラムを形成する工程と、を有している、特徴１～９のいずれか１つに記載の半導体装置の製造方法。
前記スーパージャンクション構造を形成する工程は、
前記ｐ型コラムの形成範囲に対応して開口するｐ型コラム用遮蔽層を前記半導体層の表面に成膜する工程と、
前記ｐ型コラム用遮蔽層の設計パターンからのアライメントずれを測定する工程と、
前記ｐ型コラム用遮蔽層の開口を介して前記半導体層内にｐ型不純物イオンを注入して前記ｐ型コラムを形成する工程と、
測定された前記アライメントずれに基づいて前記ｎ型コラムの形成範囲に対応して開口するｎ型コラム用遮蔽層を前記半導体層の前記表面に成膜する工程と、
前記ｎ型コラム用遮蔽層の開口を介して前記半導体層内にｎ型不純物イオンを注入して前記ｎ型コラムを形成する工程と、を有している、特徴１～９のいずれか１つに記載の半導体装置の製造方法。
【0069】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【0070】
１：半導体装置、 １０：半導体層、 １２：ドレイン領域、 １４：ドリフト領域、 １４ａ：ｎ型コラム、 １４ｂ：ｐ型コラム、 １６：ボディ領域、 １８：ソース領域、 １９：ボディコンタクト領域、 ２２：ドレイン電極、 ２４：ソース電極、 ３０：トレンチゲート、 ５２：ｎ型コラム用遮蔽層、 ５４：ｐ型コラム用遮蔽層、 ６２：ｎ型コラム用遮蔽層、 ６４：ｐ型コラム用遮蔽層、 ６６：ｎ型コラム用追加遮蔽層、 ６８：ｐ型コラム用追加遮蔽層、
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】