ホーム > 特許ランキング > ソウル市立大学産学協力団
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024082200
(43)【公開日】2024-06-19
(54)【発明の名称】量子フーリエ変換回路およびその形成方法
(51)【国際特許分類】
G06N 10/20 20220101AFI20240612BHJP
G06F 7/38 20060101ALI20240612BHJP
【ＦＩ】
G06N10/20
G06F7/38 510
【審査請求】有
【請求項の数】4
【出願形態】ＯＬ
(21)【出願番号】P 2022212248
(22)【出願日】2022-12-28
(31)【優先権主張番号】10-2022-0169867
(32)【優先日】2022-12-07
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】521056272
【氏名又は名称】ソウル市立大学産学協力団
(74)【代理人】
【識別番号】110001519
【氏名又は名称】弁理士法人太陽国際特許事務所
(72)【発明者】
【氏名】アン、ト ヨル
(57)【要約】
【課題】本発明はＴカウント（count）及びＴ－深さ（depth）を低減させることのできる量子フーリエ変換回路及びそれの形成方法を提供する。
【解決手段】このような量子フーリエ変換回路形成方法は、標準ｎキュービット量子フーリエ変換回路において、偶数番目キュービットのアダマールゲート（H-gate）を他のキュービットと量子絡みのない最善の段階に移動させる段階、量子加算を用いて、Ｒｚゲートが実行できる形態に量子回路を分解する段階、及びアンスイラ（ancilla）キュービットを使用してＲｚゲートレイヤーの数を減少させる段階を含む。
【選択図】図９
【解決手段】このような量子フーリエ変換回路形成方法は、標準ｎキュービット量子フーリエ変換回路において、偶数番目キュービットのアダマールゲート（H-gate）を他のキュービットと量子絡みのない最善の段階に移動させる段階、量子加算を用いて、Ｒｚゲートが実行できる形態に量子回路を分解する段階、及びアンスイラ（ancilla）キュービットを使用してＲｚゲートレイヤーの数を減少させる段階を含む。
【選択図】図９
【特許請求の範囲】
【請求項1】
標準ｎ（ｎは５以上の自然数）キュービット量子フーリエ変換回路において、偶数番目のキュービットのアダマールゲート（H-gate）を他のキュービットと量子絡みのない最善の段階に移動させる段階と、
量子加算を用いて、Ｒｚゲートが実行できる形態に量子回路を分解する段階と、
アンスイラ（ancilla）キュービットを使用してＲｚゲートレイヤーの数を減少させる段階と、
を含む、量子フーリエ変換回路形成方法。
量子加算を用いて、Ｒｚゲートが実行できる形態に量子回路を分解する段階と、
アンスイラ（ancilla）キュービットを使用してＲｚゲートレイヤーの数を減少させる段階と、
を含む、量子フーリエ変換回路形成方法。
【請求項2】
量子加算を用いて、Ｒｚゲートが実行できる形態に量子回路を分解する段階において、Ｒｚゲートが実行できる形態に回路は、
第１段階において、
ｑ０キュービットにアダマールゲートを適用し、
ｑ１キュービットにＲｚ（π/４）ゲートを適用し、
ｑｋキュービットにＲｚ（３π/２ｋ＋１）ゲートを適用し（ｋは５以上ｎ-１以下の自然数）、
第２段階において、
第１段階以後のｑ１キュービットに基づいて、ｑ０ゲートのＣＮＯＴゲートを適用し、
第３段階において、
第２段階以後のｑ０キュービットにＲｚ（－π/４）ゲートを適用し、
第４段階において、
第３段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用し、
第５段階において、
第４段階以後のｑ１キュービットにアダマールゲートを劇用し、
第６段階において、
第５段階以後のｑ０キュービットに基づいて、ｑ１ないしｑ（ｎ―１）キュービットにＣＮＯＴゲートを適用し、
第７段階において、
第６段階以後のｑ１ゲートにＲｚ（－π/２ｌ＋１）ゲートを適用し（ｌは５以上ｎ－１以下の自然数）、
第８段階において、
第７段階以後のｑ０キュービットに基づいて、ｑ１乃至ｑ（ｎ―１）キュービットにＣＮＯＴゲートを適用し、
第９段階において、
第８段階以後のｑ１キュービットに基づいて、ｑ２乃至ｑ（ｎ―１）キュービットにＣＮＯＴゲートを適用し、
第１０段階において、
第９段階以後のｑ１ゲートにＲｚ（－π/２ｌ） ゲートを適用し（ｌは５以上ｎ－１以下の自然数）、
第１１段階において、
第１０段階以後のｑ１キュービットに基づいて、ｑ２乃至ｑ（ｎ―１）キュービットにＣＮＯＴゲートを適用し、
第１２段階において、
第８段階以後のｑ０キュービットにＲｚ（１５π/３２）ゲートを適用し、
第１１段階以後のｑ１キュービットにＲｚ（７π/１６）ゲートを適用する量子回路であることを特徴とする、請求項１に記載の量子フーリエ変換回路形成方法。
（上記で、
で表現される。）
第１段階において、
ｑ０キュービットにアダマールゲートを適用し、
ｑ１キュービットにＲｚ（π/４）ゲートを適用し、
ｑｋキュービットにＲｚ（３π/２ｋ＋１）ゲートを適用し（ｋは５以上ｎ-１以下の自然数）、
第２段階において、
第１段階以後のｑ１キュービットに基づいて、ｑ０ゲートのＣＮＯＴゲートを適用し、
第３段階において、
第２段階以後のｑ０キュービットにＲｚ（－π/４）ゲートを適用し、
第４段階において、
第３段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用し、
第５段階において、
第４段階以後のｑ１キュービットにアダマールゲートを劇用し、
第６段階において、
第５段階以後のｑ０キュービットに基づいて、ｑ１ないしｑ（ｎ―１）キュービットにＣＮＯＴゲートを適用し、
第７段階において、
第６段階以後のｑ１ゲートにＲｚ（－π/２ｌ＋１）ゲートを適用し（ｌは５以上ｎ－１以下の自然数）、
第８段階において、
第７段階以後のｑ０キュービットに基づいて、ｑ１乃至ｑ（ｎ―１）キュービットにＣＮＯＴゲートを適用し、
第９段階において、
第８段階以後のｑ１キュービットに基づいて、ｑ２乃至ｑ（ｎ―１）キュービットにＣＮＯＴゲートを適用し、
第１０段階において、
第９段階以後のｑ１ゲートにＲｚ（－π/２ｌ） ゲートを適用し（ｌは５以上ｎ－１以下の自然数）、
第１１段階において、
第１０段階以後のｑ１キュービットに基づいて、ｑ２乃至ｑ（ｎ―１）キュービットにＣＮＯＴゲートを適用し、
第１２段階において、
第８段階以後のｑ０キュービットにＲｚ（１５π/３２）ゲートを適用し、
第１１段階以後のｑ１キュービットにＲｚ（７π/１６）ゲートを適用する量子回路であることを特徴とする、請求項１に記載の量子フーリエ変換回路形成方法。
（上記で、
で表現される。）
【請求項3】
アンスイラ（ancilla）キュービットを使用してＲｚにゲートレイヤーの数を減少させる段階を経た量子回路は、
第１段階において、
ｑ０キュービットにアダマールゲートを適用し、
ｑ１キュービットにＲｚ（π/４）ゲートを適用し、
ｑｋキュービットにＲｚ（３π/２ｋ＋１）ゲートを適用し（ｋは５以上ｎ-１以下の自然数）、
第２段階において、
第１段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用し、
第３段階において、
第２段階以後のｑ０キュービットにＲｚ(-π/4)ゲートを適用し、
第４段階において、
第３段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用し、
第５段階において、
第４段階以後のｑ１キュービットにアダマールゲートを適用し、
第１段階以後のｑ４キュービットに基づいて、第３アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第６段階において
第１段階以後のｑ３キュービットに基づいて、第２アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第７段階において、
第１段階以後のｑ２キュービットに基づいて、第１アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第８段階において、
第５段階以後のｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第９段階において、
第４段階以後のｑ０キュービットに基づいて、ｑ２乃至ｑ４キュービットにＣＮＯＴゲートを適用し、
第１０段階において、
ｑ２キュービットにＲｚ（－π/８）ゲートを適用し、
ｑ３キュービットにＲｚ（－π/１６）ゲートを適用し、
ｑ４キュービットにＲｚ（－π/３２）ゲートを適用し、
第１アンスイラキュービットにＲｚ（－π/４）ゲートを適用し、
第２アンスイラキュービットにＲｚ（－π/８）ゲートを適用し、
第３アンスイラキュービットにＲｚ（－π/１６）ゲートを適用し、
第１１段階において、
ｑ０キュービットに基づいて、ｑ２，ｑ３、ｑ４キュービットにＣＮＯＴゲートを適用し、
第１２段階では、
ｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第１３段階において、
ｑ２キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第１４段階において、
ｑ３キュービットに基づいて、第２アンスイラキュービットにＣＮＯＴゲートを適用し、
第１５段階において、
ｑ４キュービットに基づいて、第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第１６段階において、
ｑ０キュービットにＲｚ（１５π/３２）ゲートを適用し、
ｑ１キュービットにＲｚ（７π/１６）ゲートを適用する量子回路であることを特徴とする、請求項２に記載の量子フーリエ変換回路形成方法。
第１段階において、
ｑ０キュービットにアダマールゲートを適用し、
ｑ１キュービットにＲｚ（π/４）ゲートを適用し、
ｑｋキュービットにＲｚ（３π/２ｋ＋１）ゲートを適用し（ｋは５以上ｎ-１以下の自然数）、
第２段階において、
第１段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用し、
第３段階において、
第２段階以後のｑ０キュービットにＲｚ(-π/4)ゲートを適用し、
第４段階において、
第３段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用し、
第５段階において、
第４段階以後のｑ１キュービットにアダマールゲートを適用し、
第１段階以後のｑ４キュービットに基づいて、第３アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第６段階において
第１段階以後のｑ３キュービットに基づいて、第２アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第７段階において、
第１段階以後のｑ２キュービットに基づいて、第１アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第８段階において、
第５段階以後のｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第９段階において、
第４段階以後のｑ０キュービットに基づいて、ｑ２乃至ｑ４キュービットにＣＮＯＴゲートを適用し、
第１０段階において、
ｑ２キュービットにＲｚ（－π/８）ゲートを適用し、
ｑ３キュービットにＲｚ（－π/１６）ゲートを適用し、
ｑ４キュービットにＲｚ（－π/３２）ゲートを適用し、
第１アンスイラキュービットにＲｚ（－π/４）ゲートを適用し、
第２アンスイラキュービットにＲｚ（－π/８）ゲートを適用し、
第３アンスイラキュービットにＲｚ（－π/１６）ゲートを適用し、
第１１段階において、
ｑ０キュービットに基づいて、ｑ２，ｑ３、ｑ４キュービットにＣＮＯＴゲートを適用し、
第１２段階では、
ｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第１３段階において、
ｑ２キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第１４段階において、
ｑ３キュービットに基づいて、第２アンスイラキュービットにＣＮＯＴゲートを適用し、
第１５段階において、
ｑ４キュービットに基づいて、第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第１６段階において、
ｑ０キュービットにＲｚ（１５π/３２）ゲートを適用し、
ｑ１キュービットにＲｚ（７π/１６）ゲートを適用する量子回路であることを特徴とする、請求項２に記載の量子フーリエ変換回路形成方法。
【請求項4】
下記の各段階を遂行する量子フーリエ変換回路であって、
第１段階において、
ｑ０キュービットにアダマールゲートを適用し、
ｑ１キュービットにＲｚ（π/４）ゲートを適用し、
ｑｋキュービットにＲｚ（３π/２ｋ＋１）ゲートを適用し（ｋは５以上ｎ-１以下の自然数）、
第２段階において、
第１段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用し、
第３段階において、
第２段階以後のｑ０キュービットにＲｚ（－π/４）ゲートを適用し、
第４段階において、
第３段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用し、
第５段階において、
第４段階以後のｑ１キュービットにアダマールゲートを適用し、
第１段階以後のｑ４キュービットに基づいて、第３アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第６段階において
第１段階以後のｑ３キュービットに基づいて、第２アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第７段階において、
第１段階以後のｑ２キュービットに基づいて、第１アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第８段階において、
第５段階以後のｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第９段階において、
第４段階以後のｑ０キュービットに基づいて、ｑ２乃至ｑ４キュービットにＣＮＯＴゲートを適用し、
第１０段階において、
ｑ２キュービットにＲｚ（－π/８）ゲートを適用し、
ｑ３キュービットにＲｚ（－π/１６）ゲートを適用し、
ｑ４キュービットにＲｚ（－π/３２）ゲートを適用し、
第１アンスイラキュービットにＲｚ（－π/４）ゲートを適用し、
第２アンスイラキュービットにＲｚ（－π/８）ゲートを適用し、
第３アンスイラキュービットにＲｚ（－π/１６）ゲートを適用し、
第１１段階において、
ｑ０キュービットに基づいて、ｑ２，ｑ３、ｑ４キュービットにＣＮＯＴゲートを適用し、
第１２段階では、
ｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第１３段階において、
ｑ２キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第１４段階において、
ｑ３キュービットに基づいて、第２アンスイラキュービットにＣＮＯＴゲートを適用し、
第１５段階において、
ｑ４キュービットに基づいて、第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第１６段階において、
ｑ２キュービットにアダマールゲートを適用し、
第１７段階において、
ｑ３キュービットに基づいて、ｑ２キュービットにＣＮＯＴゲートを適用し、
第１８段階において、
ｑ２キュービットにＲｚ（－π/４）ＣＮＯＴゲートを適用し、
第１９段階において、
ｑ３キュービットに基づいて、ｑ２キュービットにＣＮＯＴゲートを適用し、
第２０段階において、
ｑ３キュービットにアダマールゲートを適用し、
第２１段階において、
ｑ４キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第２２段階において、
ｑ３キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第２３段階において、
ｑ２キュービットに基づいて、ｑ４キュービットにＣＮＯＴゲートを適用し、
第２４段階において、
ｑ４キュービットにＲｚ（－π/８）ゲートを適用し、
第１アンスイラキュービットにＲｚ（－π/４）ゲートを適用し、
第２５段階において、
ｑ２キュービットに基づいて、ｑ４キュービットにＣＮＯＴゲートを適用し、
第２６段階において、
ｑ３キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第２７段階において、
ｑ４キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第２８段階において、
ｑ０キュービットにＲｚ（１５π/３２）ゲートを適用し、
ｑ１キュービットにＲｚ（７π/１６）ゲートを適用し、
ｑ２キュービットにＲｚ（３π/８）ゲートを適用し、
ｑ３キュービットにＲｚ（π/４）ゲートを適用し、
ｑ４キュービットにアダマールゲートを適用し
第２９段階において、
ｑ１キュービットとｑ３キュービットをスワップし、
第３０段階において、
ｑ０キュービットとｑ４キュービットをスワップする段階を遂行するように構成されたｎキュービット量子フーリエ変換回路（ｎは５以上の自然数）。
（上記で、
で表現される。）
第１段階において、
ｑ０キュービットにアダマールゲートを適用し、
ｑ１キュービットにＲｚ（π/４）ゲートを適用し、
ｑｋキュービットにＲｚ（３π/２ｋ＋１）ゲートを適用し（ｋは５以上ｎ-１以下の自然数）、
第２段階において、
第１段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用し、
第３段階において、
第２段階以後のｑ０キュービットにＲｚ（－π/４）ゲートを適用し、
第４段階において、
第３段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用し、
第５段階において、
第４段階以後のｑ１キュービットにアダマールゲートを適用し、
第１段階以後のｑ４キュービットに基づいて、第３アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第６段階において
第１段階以後のｑ３キュービットに基づいて、第２アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第７段階において、
第１段階以後のｑ２キュービットに基づいて、第１アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第８段階において、
第５段階以後のｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第９段階において、
第４段階以後のｑ０キュービットに基づいて、ｑ２乃至ｑ４キュービットにＣＮＯＴゲートを適用し、
第１０段階において、
ｑ２キュービットにＲｚ（－π/８）ゲートを適用し、
ｑ３キュービットにＲｚ（－π/１６）ゲートを適用し、
ｑ４キュービットにＲｚ（－π/３２）ゲートを適用し、
第１アンスイラキュービットにＲｚ（－π/４）ゲートを適用し、
第２アンスイラキュービットにＲｚ（－π/８）ゲートを適用し、
第３アンスイラキュービットにＲｚ（－π/１６）ゲートを適用し、
第１１段階において、
ｑ０キュービットに基づいて、ｑ２，ｑ３、ｑ４キュービットにＣＮＯＴゲートを適用し、
第１２段階では、
ｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第１３段階において、
ｑ２キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第１４段階において、
ｑ３キュービットに基づいて、第２アンスイラキュービットにＣＮＯＴゲートを適用し、
第１５段階において、
ｑ４キュービットに基づいて、第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第１６段階において、
ｑ２キュービットにアダマールゲートを適用し、
第１７段階において、
ｑ３キュービットに基づいて、ｑ２キュービットにＣＮＯＴゲートを適用し、
第１８段階において、
ｑ２キュービットにＲｚ（－π/４）ＣＮＯＴゲートを適用し、
第１９段階において、
ｑ３キュービットに基づいて、ｑ２キュービットにＣＮＯＴゲートを適用し、
第２０段階において、
ｑ３キュービットにアダマールゲートを適用し、
第２１段階において、
ｑ４キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第２２段階において、
ｑ３キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第２３段階において、
ｑ２キュービットに基づいて、ｑ４キュービットにＣＮＯＴゲートを適用し、
第２４段階において、
ｑ４キュービットにＲｚ（－π/８）ゲートを適用し、
第１アンスイラキュービットにＲｚ（－π/４）ゲートを適用し、
第２５段階において、
ｑ２キュービットに基づいて、ｑ４キュービットにＣＮＯＴゲートを適用し、
第２６段階において、
ｑ３キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第２７段階において、
ｑ４キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第２８段階において、
ｑ０キュービットにＲｚ（１５π/３２）ゲートを適用し、
ｑ１キュービットにＲｚ（７π/１６）ゲートを適用し、
ｑ２キュービットにＲｚ（３π/８）ゲートを適用し、
ｑ３キュービットにＲｚ（π/４）ゲートを適用し、
ｑ４キュービットにアダマールゲートを適用し
第２９段階において、
ｑ１キュービットとｑ３キュービットをスワップし、
第３０段階において、
ｑ０キュービットとｑ４キュービットをスワップする段階を遂行するように構成されたｎキュービット量子フーリエ変換回路（ｎは５以上の自然数）。
（上記で、
で表現される。）
【発明の詳細な説明】
【技術分野】
【0001】
本発明は量子コンピューティング回路に関わり、より詳細には量子フーリエ変換回路及びその形成方法に関する。
【背景技術】
【0002】
量子フーリエ変換（ＱＦＴ：Quantum Fourier Transform）は数多い量子コンピューティング応用プログラムにおいて最も重要な量子演算の中の一つである。ＱＦＴ構成の主要障害物は回路を構成するに必要な数多くの基本ゲートである。耐欠陥性具現に必要なこのようなリソースのうちＴ－カウント（count）及びＴ－深さ（depth）が主な内容である。現在精密度O(ε)に対するｎ－量子ビットＱＦＴの最も知られた表現は、それぞれトフォリ（Toffoli）ゲート及び付加使用によって得られた8nlog2(n/ε)のＴ－カウントと2nlog2(n/ε)のＴ－深さを見せる。ここでは、最近本発明者が開発した一般量子回路最適化プロトコルである量子カルノー図（Quantum Karnaugh Map）を使用して最もよく知られた具現のＴ－カウントとＴ－深さを全部半分に減少させるＱＦＴの新しい構成方式を提示する。それは、加算を適用する前にＴ－countの半分を加算する以前のトフォリ（Toffoli）ゲートが不必要になりＲｚレイヤーの数を減少させることを見せている。アマゾンバケット（Amazon Barket）を使用してIonQ装置において過半数ボート（vote）で正答を見せてくれるＱＦＴのＮＩＳＱ実験も遂行される。
【先行技術文献】
【非特許文献】
【0003】
Scientific Reports ｜（2020）10：15651｜“Quantum circuit optimization using quantum Karnaugh map”
【発明の概要】
【発明が解決しようとする課題】
【0004】
従って、本発明が解決しようとする課題はＴ－カウント及びＴ－深さを低減させることのできる、量子フーリエ変換回路形成方法を提供することである。
【0005】
また、本発明の解決しようとする他の課題は、Ｔ－カウント及びＴ－深さを低減させることのできる、量子フーリエ変換回路を提供することにある。
【課題を解決するための手段】
【0006】
本発明の一実施形態による量子フーリエ変換回路形成方法は、標準ｎ（ｎは５以上の自然数）キュービット量子フーリエ変換回路において、偶数番目のキュービットのアダマールゲート（Ｈ－gate）を他のキュービットと量子絡みのない最善の段階に移動させる段階と、量子加算を用いて、Ｒｚゲートが実行できる形態に分解する段階、及び、アンスイラキュービットを使用してＲｚゲートレイヤーの数を減少させる段階を含む。
【0007】
この際、量子加算を用いてＲｚゲートが実行できる形態に量子回路を分解する段階で、Ｒｚゲートが実行できる回路は、下記の各段階を遂行するように構成される。
【0008】
具体的に、第１段階において、ｑ０キュービットにアダマールゲートを適用し、ｑ１キュービットにＲｚ（π/４）ゲートを適用し、ｑｋキュービットにＲｚ（３π/２ｋ＋１）ゲートを適用する（ｋは５以上ｎ-１以下の自然数）。
【0009】
第２段階においては、第１段階以後のｑ１キュービットに基づいて、ｑ０ゲートのＣＮＯＴゲートを適用する。
【0010】
第３段階においては、第２段階以後のｑ０キュービットにＲｚ（－π/４）ゲートを適用する。
【0011】
第４段階においては、第３段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用する。
【0012】
第５段階においては、第４段階以後のｑ１キュービットにアダマールゲートを適用する。
【0013】
第６段階においては、第５段階以後のｑ０キュービットに基づいて、ｑ１乃至ｑ（ｎ―１）キュービットにＣＮＯＴゲートを適用する。
【0014】
第７段階においては、第６段階以後のｑ１ゲートにＲｚ（－π/２ｌ＋１）ゲートを適用する（ｌは５以上ｎ－１以下の自然数）。
【0015】
第８段階においては、第７段階以後のｑ０キュービットに基づいて、ｑ１乃至ｑ（ｎ―１）キュービットにＣＮＯＴゲートを適用する。
【0016】
第９段階においては、第８段階以後のｑ１キュービットに基づいて、ｑ２乃至ｑ（ｎ―１）キュービットにＣＮＯＴゲートを適用する。
【0017】
第１０段階においては、第９段階以後のｑ１ゲートにＲｚ（－π/２ｌ）ゲートを適用する（ｌは５以上ｎ－１以下の自然数）。
【0018】
第１１段階においては、第１０段階以後のｑ１キュービットに基づいて、ｑ２乃至ｑ（ｎ―１）キュービットにＣＮＯＴゲートを適用する。
【0019】
第１２段階においては、第８段階以後のｑ０キュービットにＲｚ（１５π/３２）ゲートを適用し、第１１段階以後のｑ１キュービットにＲｚ（７π/１６）ゲートを適用する。
【0020】
上記で、
で表現される。
で表現される。
【0021】
また、アンスイラ（ancilla）キュービットを使用してＲｚゲートレイヤーの数を減少させる段階を経た量子回路は、下記の各段階を遂行するように構成されてもよい。
【0022】
具体的に、第１段階においては、ｑ０キュービットにアダマールゲートを適用し、ｑ１キュービットにＲｚ（π/４）ゲートを適用し、ｑｋキュービットにＲｚ（３π/２ｋ＋１）ゲートを適用する（ｋは５以上ｎ-１以下の自然数）。
【0023】
第２段階において、第１段階以後のｑ１キュービットに基づいて、ｑ０ゲートのＣＮＯＴゲートを適用する。
【0024】
第３段階において、第２段階以後のｑ０キュービットにＲｚ（－π/４）ゲートを適用する。
【0025】
第４段階において、第３段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用する。
【0026】
第５段階において、第４段階以後のｑ１キュービットにアダマールゲートを適用し、第１段階以後のｑ４キュービットに基づいて、第３アンスイラキュービット|0>にＣＮＯＴゲートを適用する。
【0027】
第６段階において、第１段階以後のｑ３キュービットに基づいて、第２アンスイラキュービット|0>にＣＮＯＴゲートを適用する。
【0028】
第７段階においては、第１段階以後のｑ２キュービットに基づいて、第１アンスイラキュービット|0>にＣＮＯＴゲートを適用する。
【0029】
第８段階においては、第５段階以後のｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用する。
【0030】
第９段階においては、第４段階以後のｑ０キュービットに基づいて、ｑ２乃至ｑ４キュービットにＣＮＯＴゲートを適用する。
【0031】
第１０段階においては、ｑ２キュービットにＲｚ（－π/８）ゲートを適用し、ｑ３キュービットにＲｚ（－π/１６）ゲートを適用し、ｑ４キュービットにＲｚ（－π/３２）ゲートを適用し、第１アンスイラキュービットにＲｚ（－π/４）ゲートを適用し、第２アンスイラキュービットにＲｚ（－π/８）ゲートを適用し、第３アンスイラキュービットにＲｚ（－π/１６）ゲートを適用する。
【0032】
第１１段階においては、ｑ０キュービットに基づいて、ｑ２，ｑ３、ｑ４キュービットにＣＮＯＴゲートを適用する。
【0033】
第１２段階では、ｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用する。
【0034】
第１３段階においては、ｑ２キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用する。
【0035】
第１４段階においては、ｑ３キュービットに基づいて、第２アンスイラキュービットにＣＮＯＴゲートを適用する。
【0036】
第１５段階においては、ｑ４キュービットに基づいて、第３アンスイラキュービットにＣＮＯＴゲートを適用する。
【0037】
第１６段階においては、ｑ０キュービットにＲｚ（１５π/３２）ゲートを適用し、ｑ１キュービットにＲｚ（７π/１６）ゲートを適用する。
【0038】
本発明の例示的一実施例によるｎキュービット量子フーリエ変換回路は、下記の各段階を遂行するすうりょうに構成される（ｎは５以上の自然数）。
【0039】
第１段階においては、ｑ０キュービットにアダマールゲートを適用し、ｑ１キュービットにＲｚ（π/４）ゲートを適用し、ｑｋキュービットにＲｚ（３π/２ｋ＋１）ゲートを適用し（ｋは５以上ｎ-１以下の自然数）、
【0040】
第２段階において、第１段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用する。
【0041】
第３段階において、第２段階以後のｑ０キュービットにＲｚ（－π/４）ゲートを適用する。
【0042】
第４段階において、第３段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用する。
【0043】
第５段階において、第４段階以後のｑ１キュービットにアダマールゲートを適用し、第１段階以後のｑ４キュービットに基づいて、第３アンスイラキュービット|0>にＣＮＯＴゲートを適用する。
【0044】
第６段階において、第１段階以後のｑ３キュービットに基づいて、第２アンスイラキュービット|0>にＣＮＯＴゲートを適用する。
【0045】
第７段階においては、第１段階以後のｑ２キュービットに基づいて、第１アンスイラキュービット|0>にＣＮＯＴゲートを適用する。
【0046】
第８段階においては、第５段階以後のｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用する。
【0047】
第９段階においては、第４段階以後のｑ０キュービットに基づいて、ｑ２乃至ｑ４キュービットにＣＮＯＴゲートを適用する。
【0048】
第１０段階においては、ｑ２キュービットにＲｚ（－π/８）ゲートを適用し、ｑ３キュービットにＲｚ（－π/１６）ゲートを適用し、ｑ４キュービットにＲｚ（－π/３２）ゲートを適用し、第１アンスイラキュービットにＲｚ（－π/４）ゲートを適用し、第２アンスイラキュービットにＲｚ（－π/８）ゲートを適用し、第３アンスイラキュービットにＲｚ（－π/１６）ゲートを適用する。
【0049】
第１１段階においては、ｑ０キュービットに基づいて、ｑ２，ｑ３、ｑ４キュービットにＣＮＯＴゲートを適用する。
【0050】
第１２段階では、ｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用する。
【0051】
第１３段階においては、ｑ２キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用する。
【0052】
第１４段階においては、ｑ３キュービットに基づいて、第２アンスイラキュービットにＣＮＯＴゲートを適用する。
【0053】
第１５段階において、ｑ４キュービットに基づいて、第３アンスイラキュービットにＣＮＯＴゲートを適用する。
【0054】
第１６段階においては、ｑ２キュービットにアダマールゲートを適用する。
【0055】
第１７段階においては、ｑ３キュービットに基づいて、ｑ２キュービットにＣＮＯＴゲートを適用する。
【0056】
第１８段階においては、ｑ２キュービットにＲｚ（－π/４）ゲートを適用する。
【0057】
第１９段階において、ｑ３キュービットに基づいて、ｑ２キュービットにＣＮＯＴゲートを適用する。
【0058】
第２０段階においては、ｑ３キュービットにアダマールゲートを適用する。
【0059】
第２１段階においては、ｑ４キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用する。
【0060】
第２２段階においては、ｑ３キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用する。
【0061】
第２３段階においては、ｑ２キュービットに基づいて、ｑ４キュービットにＣＮＯＴゲートを適用する。
【0062】
第２４段階においては、ｑ４キュービットにＲｚ（－π/８）ゲートを適用し、第１アンスイラキュービットにＲｚ（－π/４）ゲートを適用する。
【0063】
第２５段階においては、ｑ２キュービットに基づいて、ｑ４キュービットにＣＮＯＴゲートを適用する。
【0064】
第２６段階においては、ｑ３キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用する。
【0065】
第２７段階においては、ｑ４キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用する。
【0066】
第２８段階においては、ｑ０キュービットにＲｚ（１５π/３２）ゲートを適用し、ｑ１キュービットにＲｚ（７π/１６）ゲートを適用し、ｑ２キュービットにＲｚ（３π/８）ゲートを適用し、ｑ３キュービットにＲｚ（π/４）ゲートを適用し、ｑ４キュービットにアダマールゲートを適用する。
【0067】
第２９段階においては、ｑ１キュービットとｑ３キュービットをスワップする。
【0068】
第３０段階においては、ｑ０キュービットとｑ４キュービットをスワップする。
【0069】
上記で、
で表現される。
で表現される。
【発明の効果】
【0070】
このように本発明による量子フーリエ変換回路及びそれの形成方法によると、Ｔ－カウント及びＴ－深さを低減させることができる。
【図面の簡単な説明】
【0071】
【図1】従来５キュービット量子フーリエ変換（ＱＦＴ：Quantum Fourier Transformation）回路図である。
【図6】回路アイデンティティである。
【図7】回路アイデンティティである。
【図8】回路アイデンティティである。
【図9】本発明の実施例による分解された量子フーリエ変換ＱＦＴ回路である。
【図10】IｏｎＱ装置で量子位相推定（ＱＰＥ）を具現した結果の例を示すグラフである。
【図11】Falcon r5.11H processorを用いて７－キュービット量子コンピュータに対するＣＮＯＴ個数を示すシミュレーション結果を示すグラフである。
【図12】Falcon r4Ｐ processorを用いた１６－キュービット量子コンピュータに対するＣＮＯＴ個数を示すシミュレーション結果を示すグラフである。
【図13】Falcon r5.11 processorを用いて２７－キュービット量子コンピュータに対するＣＮＯＴ個数を示すシミュレーション結果を示すグラフである。
【図14】Eagle r１ processorを用いて２７－キュービット量子コンピュータに対するＣＮＯＴ個数を示すシミュレーション結果を示すグラフである。
【図15】１０乃至９０キュービット量子コンピュータに対するＣＮＯＴ個数を示したシミュレーション結果を示すグラフである。
【発明を実施するための形態】
【0072】
本発明は多様な変更を加えることができ、多様な形態を有することできる。ここでは、特定の実施形態を図面に例示し本文に詳細に説明する。しかし、これは本発明を特定の開示形態に限定するものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むこととして理解されるべきである。各図面を説明しながら類似した参照符号を類似した構成要素に対して使用した。添付された図面において、構造物の寸法は本発明の明確性を図るために実際より誇張して示してもよい。
【0073】
第１、第２などの用語は多用な構成要素を説明するのに使用されることがあるが、前記構成要素は前記用語によって限定解釈されない。前記用語は一つの構成要素を他の構成要素から区別する目的のみとして使用される。例えば、本発明の権利範囲を外れることなく第１構成要素を第２構成要素ということができ、類似に第２構成要素も第１構成要素ということができる。
【0074】
本出願において使用した用語は単なる特定の実施形態を説明するために使用されたもので、本発明を限定しようとする意図ではない。単数の表現は文脈上明白に示さない限り、複数の表現を含む。本出願において、「含む」または「有する」などの用語は明細書に記載された特徴、数字、ステップ、段階、動作、構成要素、部品またはこれらを組み合わせたものが存在することを意味し、一つまたはそれ以上の他の特徴や数字、ステップ、段階、動作、構成要素、部品またはこれらを組み合わせたものの存在または付加可能性を予め排除しないこととして理解されるべきである。また、ＡとＢが「連結される」という意味はＡとＢが直接的に連結されるか結合する他に他の構成要素ＣがＡとＢとの間に含まれてＡとＢが連結されるか結合されることを含んでいてもよい。
【0075】
他のように定義されない限り、技術的や科学的な用語を含んでここで使用される全ての用語は本発明が属する分野で通帳の知識を有したものによって一般的に理解されるのと同一の意味を有している。一般的に使用される辞書に定義されているのと同じ用語は関連技術の文脈上有する意味と一致する意味を有することとして解釈されるべきであり、本出願で明白に定義されない限り、理想的か過度に形式的な意味で解釈されない。また、方法説明に対する特許請求範囲で、各段階が明白に順序に離れることなく、各段階はその順序が互いに変わってもよい。
【0076】
また、各実施形態によって個別気に説明された構成は、他の実施形態によって適用されてもよい。
【0077】
量子フーリエ変換ＱＦＴは量子アルゴリズムの最も多才多能の構成要素であるだろう。ＱＦＴはショア（Shor）の因数分解アルゴリズム、モンテカルロ（MonteCarlo）シミュレーションのための量子振幅推定、などの線形システムを解くための偏微分方程式解き、保安などの量子アルゴリズムの核心要素である。従って、ＱＦＴの費用を減少することは多くの量子アルゴリズムの効率性のための重要な作業になるだろう。
【0078】
ＱＦＴを含む大部分の量子アルゴリズムは量子回路図で具現される。実用的なアルゴリズムを遂行するためには量子回路が汎用量子ゲートだけではなく耐欠陥性量子ゲートによって具現されることを望ましい。クリフォート（Clifford）ゲートは低い費用で、耐欠陥性（fault-tolerant）で具現されるが普遍的でない。従って、量子回路を普遍性及び耐欠陥性で作るためにはクリフォートゲートの他に非クリフォート（Non-Clifford）ゲートも必要である。非クリフォートゲートのうちＴケート（下記の数式１参照）は一般的に普遍性のために選択される。
【0079】
その結果、クリフォート＋Ｔゲートセットを標準基礎ゲートセットで使用した。Ｔゲートの場合、クリフォートゲートの場合と異なって耐欠陥性及びトランスバーサル（transversal）な方法で具現することが不可能である。Ｔゲートの耐欠陥性を具現しようとすると状態蒸留（state distillation）のような比較的高価の方法が必要である。それを考慮するときクリフォート＋Ｔゲートセットを用いた耐欠陥性量子コンピューティングの場合、Ｔゲートの数（Ｔ－カウント）とＴゲートの深さが量子回路の重要費用と見なされる。
【0080】
【数1】
【0081】
標準ｎ－キュービットＱＦＴ回路はｎ個のアダマール（Ｈ）ゲート、ｎ（ｎ―１）/２個の制御位相（Ｃ（Ｒｎ））ゲート、及び（ｎ/２）個のスワップゲートで構成される（数式２参照及び図１ａ参照）。
【0082】
【数2】
【0083】
スワップゲートは３個のＣＮＯＴ（Controlled－Not）ゲートを使用して合成することができる。Ｃ（Ｒｎ）ゲートの場合、以前の研究でそれを分解するために多く提案された方法ある。一般的にＣ（Ｒｎ）ゲートの完全な構成にはＲｎゲート（グローバル位相までのＲｚゲートと同一）が必要である（数式３及び４参照）。
【0084】
【数3】
【0085】
【数4】
【0086】
一般的に、一般Ｒｚゲートを標準基本ゲートセットで完全に分解することは不可能である。従って、一般的なＲｚゲート実行のために遂行されたアルゴリズムに必要な精密度までゲート合成が使用され精密度スペクトルノーム（spectral norm）で定義される。一般Ｒｚゲートを精密度εに合成するためにＲＵＳ（repeat－until－success）回路を使用して知られた最も小さいＴ－カウントは～１．１５log２(1/ε)である。
【0087】
量子加算（quantum addition）を使用するＲｚゲートを具現する他の方法がある。しかし、それは実際量子回路に適用するに多少難しい方法である。この方法を使用するためにはＲｚゲートが一つの深さでレイヤリングされ、レイヤーでＲｚゲートの回転角度が全部π/２ｋ形態であるか、全部－π/２ｋ形態でなければならない。ここで、ｋは０から順次に増加する陰でない整数であり、中間に漏落があってはならない。このような条件で加算を用いてＲｚゲートを具現する方法は次のようである。ｎキュービット状態に作用する各Ｒｚゲートが－π/２ｋ形態の回転角度にあると、ここでｋは０、１、２、．．．ｎである。そうすると、下記のように表現される量子状態|Ψ>を求めることができる。
【0088】
【数5】
【0089】
万一、Ｒｚゲートを具現しようとするキュービットの状態が計算基盤状態|x>であると、全体状態はテンソル積（tensor product）状態|x>|Ψ>である。|Ψ>に|x>を追加してプロセッサの結果状態を次の形式で示すことができる。
【0090】
【数6】
【0091】
従って、加算後の状態はe-2πix/2^n )|x>|Ψ>状態であり、これは、|x>|状態にＲｚゲートレイヤーを適用したときと同一の状態である。ｎキュービットの追加の場合、今まで最もよく知られた結果は～２ｎ個のＴ－深さと共に～４個のＴ－カウントが必要である。この過程でＲｚゲート合成が要らないように見られるが実際はそうではない。|x>状態を準備するためにゲート合成が必要であるである。しかし、前記のように|x>状態は加算過程で保存されて再使用が可能である。従って、加算の可能な条件を満たすＲｚゲートの同一なレイヤーが複数個ある場合、加算を使用する方法がゲート合成より効率的である。
【0092】
ＡＱＦＴ（近似量子フーリエ変換）は角度の小さい一部Ｃ（Ｒｎ）ゲートを削除してＱＦＴを近似化する。ＡＱＦＴはショア（Shor）の因数分解アルゴリズムを含む量子アルゴリズムを具現するに十分に有用するからＱＦＴの実際具現のために研究された。ＡＱＦＴを使用する精密度０（ε）に対するｎ－キュービットＱＦＴに対して知られた最も小さいＴ―カウント及びＴ－深さは量子加算を使用してそれぞれ～８nlog２（ｎ/ε）及び～２nlog２（ｎ/ε）である。
【0093】
最近、著者のうち一人がＱＫＭ（quantum Karnaugh map）という効率的量子回路最適化プロトコルを提案した。本明細書では最もよく知られたＴ－カウント及びＴ－深さの結果半分にするＱＫＭ及び量子追加を使用してＱＦＴの新しい具現を開示する。参照のＡＱＦＴ回路は加算を適用する前にＲｚゲートレイヤーを構成するためにトフォリゲート（より正確には相対的位相トフォリゲート）、測定及び古典的で制御されるゲートを使用する。本発明のＱＦＴ回路でＲｚゲートレイヤーはＱＫＭで得た量子回路アイデンティティを使用してトフォリゲート（Toffoli gate）なしに構成される。このような方法を使用して先行方法でＴ－カウントの役半分を占めるトフォリゲートを構成する費用を除去することができる。Ｔ－デプスの減少は順次に加算を並列に変更して同時に２個の加算を遂行することで行われる。このために、先行技術の結果を改善して得た新しい量子回路アイデンティティを使用した。結果的に～４nlog２（ｎ/ε）のＴ－カウントと～nlog２（ｎ/ε）のＴ－深さの費用で誤謬０（ε）のあるＱＦＴ回路を構成する。
【0094】
結果及び論議
【0095】
量子回路構成の構成として、例えば、５キュービットＱＦＴ回路を例えて説明する。
【0096】
まず、図１の標準ＱＦＴ回路で偶数番目のＨゲートを図２のように最大に左側に移動させる。即ち、アダマールゲート（H－gate）を他のキュービットと量子絡みのない最善の段階に移動させる。その後、ＱＦＴ回路は図３のような形態の下位回路で構成される。
【0097】
【0098】
具体的に、図４の量子回路は下記の各段階を遂行する。第１段階ではｑ０キュービットにアダマールゲートを適用し、ｑ１キュービットにＲｚ（π/４）ゲートを適用し、ｑ２キュービットにＲｚ（３π/８）ゲートを適用し、ｑ３キュービットにＲｚ（３π/１６）ゲートを適用し、ｑ４キュービットにＲｚ（３π/３２）ゲートを適用する。
【0099】
第２段階では、第１段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用する。
【0100】
第３段階では、第２段階以後のｑ０キュービットにＲｚ（－π/４）ゲートを適用する。
【0101】
第４段階では、第３段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用する。
【0102】
第５段階では、第４段階以後のｑ１キュービットに基づいて、アダマールゲートを適用する。
【0103】
第６段階では、第５段階以後のｑ０キュービットに基づいて、ｑ１乃至ｑ４キュービットにＣＮＯＴゲートを適用する。
【0104】
第７段階では、第６段階以後のｑ２ゲートにＲｚ（－π/８）ゲートを適用し、第６段階以後のｑ３ゲートにＲｚ（－π/１６）ゲートを適用し、第６段階以後のｑ４キュービットにＲｚ（－π/１６）ゲートを適用する。
【0105】
第８段階では、第７段階以後のｑ０キュービットに基づいて、ｑ１乃至ｑ４キュービットにＣＮＯＴゲートを適用する。
【0106】
第９段階では、第８段階以後のｑ１キュービットに基づいて、ｑ２乃至ｑ４キュービットにＣＮＯＴゲートを適用する。
【0107】
第１０段階では、第９段階以後のｑ２ゲートにＲｚ（－π/４）ゲートを適用し、第９段階以後のｑ３ゲートにＲｚ（－π/８）ゲートを適用し、第９段階以後のｑ４ゲートにＲｚ（－π/１６）ゲートを適用する。
【0108】
第１１段階では、第１０段階以後のｑ１キュービットに基づいて、ｑ２乃至ｑ４キュービットにＣＮＯＴゲートを適用する。
【0109】
第１２段階では、第８段階以後のｑ０キュービットにＲｚ（１５π/３２）ゲートを適用し、第１１段階以後のｑ１キュービットにＲｚ（７π/１６）ゲートを適用する。
【0110】
また、図４の回路は、初期に|0>状態であるアンスイラ（ancilla）キュービットを使用することによって、より少ない数のＲｚゲートレイヤーを有する図５の回路に代替でき、二つのＲｚゲートにレイヤーが並列的に遂行できる形態である。
【0111】
アンスイラ（ancilla）キュービットを使用してＲｚゲートレイヤーの数を減少させる段階を経た量子回路は、図４に示されたように、下記の各段階を遂行するように構成されてもよい。
【0112】
具体的に第１段階では、ｑ０キュービットにアダマールゲートを適用し、ｑ１キュービットにＲｚ（π/４）ゲートを適用し、ｑ２キュービットにＲｚ（３π/８）ゲートを適用し、ｑ３キュービットにＲｚ（３π/１６）ゲートを適用し、ｑ４キュービットにＲｚ（３π/３２）ゲートを適用する。
【0113】
第２段階では、第１段階以後のｑ１キュービットに基づいて。ｑ０ゲートのＣＮＯＴゲートを適用する。
【0114】
第３段階では、第２段階以後のｑ０キュービットにＲｚ（－π/４）ゲートを適用する。
【0115】
第４段階では、第３段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用する。
【0116】
第５段階では、第４段階以後のｑ１キュービットにアダマールゲートを適用し、第１段階以後のｑ４キュービットに基づいて、第３アンスイラキュービット|0>にＣＮＯＴゲートを適用する。
【0117】
第６段階では、第１段階以後のｑ３キュービットに基づいて、第２アンスイラキュービットキュービット|0>にＣＮＯＴゲートを適用する。
【0118】
第７段階では、第１段階以後のｑ２キュービットに基づいて、第１アンスイラキュービットキュービット|0>にＣＮＯＴゲートを適用する。
【0119】
第８段階では、第５段階以後のｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用する。
【0120】
第９段階では、第４段階以後のｑ０キュービットに基づいて、ｑ２乃至ｑ４キュービットにＣＮＯＴゲートを適用する。
【0121】
第１０段階では、ｑ２キュービットにＲｚ（－π/８）ゲートを適用し、ｑ３キュービットにＲｚ（－π/１６）ゲートを適用し、ｑ４キュービットにＲｚ（－π/３２）ゲートを適用し、第１アンスイラキュービットにＲｚ（－π/４）ゲートを適用し、第２アンスイラキュービットにＲｚ（－π/８）ゲートを適用し、第３アンスイラキュービットにＲｚ（－π/１６）ゲートを適用する。
【0122】
第１１段階では、ｑ０キュービットに基づいて、ｑ２、ｑ３、ｑ４キュービットにＣＮＯＴゲートを適用する。
【0123】
第１２段階では、ｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用する。
【0124】
第１３段階では、ｑ２キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用する。
【0125】
第１４段階では、ｑ３キュービットに基づいて、第２アンスイラキュービットにＣＮＯＴゲートを適用する。
【0126】
第１５段階では、ｑ４キュービットに基づいて、第３アンスイラキュービットにＣＮＯＴゲートを適用する。
【0127】
第１６段階では、ｑ０キュービットにＲｚ（１５π/３２）ゲートを適用し、ｑ１キュービットにＲｚ（７π/１６）ゲートを適用する。
【0128】
図３乃至図４において先行技術で持ってきた図６の回路アイデンティティを適用する。Ｒｚゲートが対角行列形態を有する回路を計算基盤で通根するという事実を用いる。また、図７の回路アイデンティティを適用することで、図４の回路が作られる。図４から図５まで、図８の回路アイデンティティを図４連続的に適用する。図６乃至図８の回路アイデンティティは、ＱＫＭ２２を適用して得ることができる。図８の回路同一性に対するアイデアは先行技術の整理で霊感を得た。図５のＲｚのゲート層のうち１番目の層は、ＱＦＴ回路の一番初めに移動することができ、最後のＲｚゲート層はＱＦＴ回路の最後に移動できる。結果的に～ｎ/２のＲｚゲートレイヤーと～ｎ/２のＲｚ（－π/４）ゲートで図９のようなＱＦＴ回路を具現することができる。
【0129】
即ち、図９において示されたように５キュービット量子フーリエ変換回路は、下記の各段階を遂行するように構成される。
【0130】
具体的に、第１段階では、ｑ０キュービットにアダマールゲートを適用し、ｑ１キュービットにＲｚ（π/４）ゲートを適用し、ｑ２キュービットにＲｚ（３π/８）ゲートを適用し、ｑ３キュービットにＲｚ（３π/１６）ゲートを適用し、ｑ４キュービットにＲｚ（３π/３２）ゲートに適用する。
【0131】
第２段階では、第１段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用する。
【0132】
第３段階では、第２段階以後のｑ０キュービットにＲｚ（－π/４）ゲートを適用する。
【0133】
第４段階では、第３段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用する。
【0134】
第５段階では、第４段階以後のｑ１キュービットにアダマールゲートを適用し、第１段階以後のｑ４キュービットに基づいて、第３アンスイラキュービット|0>にＣＮＯＴゲートを適用する。
【0135】
第６段階では、第１段階以後のｑ３キュービットに基づいて、第２アンスイラキュービット|0>にＣＮＯＴゲートを適用する。
【0136】
第７段階では、第１段階以後のｑ２キュービットに基づいて、第１アンスイラキュービット|0>にＣＮＯＴゲートを適用する。
【0137】
第８段階では、第５段階以後のｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用する。
【0138】
第９段階では、第４段階以後のｑ０キュービットに基づいて、ｑ２乃至ｑ４キュービットにＣＮＯＴゲートを適用する。
【0139】
第１０段階では、ｑ２キュービットにＲｚ（－π/８）ゲートを適用し、ｑ３キュービットにＲｚ（－π/１６）ゲートを適用し、ｑ４キュービットにＲｚ（－π/３２）ゲートを適用し、第１アンスイラキュービットにＲｚ（－π/４）ゲートを適用し、第２アンスイラキュービットにＲｚ（－π/８）ゲートを適用し、第３アンスイラキュービットにＲｚ（－π/１６）ゲートを適用する。
【0140】
第１１段階では、ｑ０キュービットに基づいて、ｑ２、ｑ３、ｑ４キュービットにＣＮＯＴゲートを適用する。
【0141】
第１２段階では、ｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用する。
【0142】
第１３段階では、ｑ２キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用する。
【0143】
第１４段階では、ｑ３キュービットに基づいて、第２アンスイラキュービットにＣＮＯＴゲートを適用する。
【0144】
第１５段階では、ｑ４キュービットに基づいて、第３アンスイラキュービットにＣＮＯＴゲートを適用する。
【0145】
第１６段階では、ｑ２キュービットにアダマールゲートを適用する。
【0146】
第１７段階では、ｑ３キュービットに基づいて、ｑ２キュービットにＣＮＯＴゲートを適用する。
【0147】
第１８段階では、ｑ２キュービットにＲｚ（－π/４）ゲートを適用する。
【0148】
第１９段階では、ｑ３キュービットに基づいて、ｑ２キュービットにＣＮＯＴゲートを適用する。
【0149】
第２０段階では、ｑ３キュービットにアダマールゲートを適用する。
【0150】
第２１段階では、ｑ４キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用する。
【0151】
第２２段階では、ｑ３キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用する。
【0152】
第２３段階では、ｑ２キュービットに基づいて、ｑ４キュービットにＣＮＯＴゲートを適用する。
【0153】
第２４段階では、ｑ４キュービットにＲｚ（－π/８）ゲートを適用し、第１アンスイラキュービットにＲｚ（－π/４）ゲートを適用する。
【0154】
第２５段階では、ｑ２キュービットに基づいて、ｑ４キュービットにＣＮＯＴゲートを適用する。
【0155】
第２６段階では、ｑ３キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用する。
【0156】
第２７段階では、ｑ４キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用する。
【0157】
第２８段階では、ｑ０キュービットにＲｚ（１５π/３２）ゲートを適用し、ｑ１キュービットにＲｚ（７π/１６）ゲートを適用し、ｑ２キュービットにＲｚ（３π/８）ゲートを適用し、ｑ３キュービットにＲｚ（π/４）ゲートを適用し、ｑ４キュービットにアダマールゲートを適用する。
【0158】
第２９段階では、ｑ１キュービットとｑ３キュービットとをスワップする。
【0159】
第３０段階では、ｑ０キュービットとｑ４キュービットをスワップする。
【0160】
図１は従来５キュービット量子フーリエ変換(QFT: Quantum Fourier Transformation)回路図である。図２はアダマール（H）ゲートが移動された５キュービットＱＦＴ回路図である。ここで、図１の偶数番目のアダマール（H）ゲートは可能である限り回路の左側に移動される。
【0161】
【0162】
図３は図２のＱＦＴ回路の下位回路であり、図４は下位回路分解図であり、この回路は図３と同一の回路である。また、一番目のレイヤーと最後のレイヤーを除いたＲｚゲートレイヤーは量子加算が適用できる形態である。それはＴ－カウント減少を説明する。図５は二つのＲｚゲートレイヤーが単一レイヤーにある下位回路分解である。これはＴ－深さ減少を説明する。この回路図初期に|0>状態である補助キュービットを使用することを除いては図３及び図４と同一である。
【0163】
【0164】
より詳細に、図６は先行技術で制御されたＲｎゲートの分解図である。図７は図３の回路を図４の回路に分解するに使用される回路アイデンティティである。図７において、Ｄは計算基盤で対角行列形式の回路である。この回路アイデンティティを使用すると、トフォリゲートを使用せず必要なＲｚゲートレイヤーを作ることができる。これはＴ－カウント減少を説明する。量子カルノー図は回路インテントを得るに使用される。図８は図４の回路を図５の回路に分解するに使用される回路アイデンティティである。図８において、Ｄ１及びＤ２は計算基盤で対角行列形式の回路である。この回路アイデンティティは２個のＲｚゲートレイヤーを単一レイヤーに作ることができ、これはＴ深さの減少を説明する。
【0165】
図９は本発明の実施形態による分解された量子フーリエ変換回路である。分解されたＱＦＴ回路には～ｎ/２個のＲｚゲートレイヤーと～ｎ/２個のＲｚ（－π/４）ゲートがある。この回路はＴ－ゲートの数を減らす足し算を使用して実行される。一番目及び最後Ｒｚゲートレイヤーを除いて、Ｒｚゲートレイヤーは並列に具現できるのでＴ深さを効果的に半分にすることができる。
【0166】
今までは近似値なしに完璧なQFT具現である。近似化前に一番目及び最後ＲｚゲートレイヤーのＲｚゲートが角度（２ｋ－１－１）π/２ｋを有し、ここで、ｋは陰でない整数である（図４を参照）。次の段階で、図４において回路の一番目及び最後のＲｚゲートレイヤーを角度－π/２ｋのＲｚゲートを含む、残りのＲｚゲートレイヤーと同一の形態に修正する。次の一番目及び最後のＲｚゲートレイヤーの各ＲｚゲートはＲｚ（－π/２ｋ）ゲートのあるＲｚ（π/２）ゲート（Ｓゲート）に代替される。
【0167】
次に、近似を進行する。回転角度の絶対値がπ/２ｂ未満であるすべてのＲｚゲートは廃棄される。ここで、ｂは精密度と関連された正の整数である。その結果、各Ｒｚゲート層には最大２（ｂ－１）個のＲｚゲートが残される。
【0168】
最後に、必要なＴ－カウントを減らすために量子加算を適用する。このためには、前述した条件を満たすＲｚゲート層が必要である。本発明者は、量子加算を適用することで、Ｒｚゲートを具現するためには、追加Ｒｚ（－π）、Ｒｚ（－π/２）及びＲｚ（－π/４）ゲート（Ｚ－１、Ｓ－１及びＴ－１ゲート）が必要であることを見せる。従って、本発明者は必要なゲートと追加でＲｚ（π）、Ｒｚ（π/２）及びＲｚ（π/４）ゲート（Ｚ、Ｓ及びＴゲート）を追加して全体手続き単一性または同一性を作った。この過程はＴ－カウントを［ｎ/２］分だけ上げる。量子加算を具現するためには二つの|Ψ>状態も準備すべきである。
【0169】
【数7】
【0170】
次に、二つの量子加算を並列に実行してＱＦＴのＴ深さを減少させる。それで、二つの|Ψ>を準備しなければならない。Ｒｚゲートの最も小さい角度の絶対値がπ/２ｒ（ここでｒはｂより小さい正の整数）であるＲｚゲートレイヤーの場合（ｒ＋１）キュービット加算が適用される。この過程で｜Ψ＞の該当部分を使用することができるので、必要な状態｜Ψ＞を別途に準備する必要がない。
【0171】
【数8】
【0172】
誤謬分析
【0173】
量子回路ＵとＶとの間の誤差またはＶの代わりのＵの具現精密度（error（Ｕ、Ｖ））は、（Ｕ－Ｖ）のスペクトルノーム（spectral norm）とＵ１、Ｕ２、…ＵｍとＶ１、Ｖ２、…Ｖｍとの間の累積誤差で定義される。最大Σｉ＝１^ｍerror（Ｕｉ、Ｖｉ）である。一部の正の整数ｐに対して一つのＲｚ（－π/２ｐ）ゲートが廃棄されると誤謬は||１－ｅｉπ/２＾ｐ||であり、π/２ｐより小さい。従って、大略的なＱＦＴ回路で一番目のＲｚゲートレイヤーの誤謬は高がΣｐ＝ｂ＋１^ｎπ/２ｐでありπ/２ｂより小さい。ここで||－||はl2ノーム（norm）を示す。
【0174】
単一の追加の対象であるＲｚレイヤーのうち一番目のレイヤーと最後のレイヤーで最も多くの数のＲｚゲートが廃棄される。第１Ｒｚゲート層の近似誤差はＲｚゲート層の近似誤差のうち最も大きい。捨てられたＲｚゲートによる誤謬の上限はπ（ｎ-ｂ＋２）/２ｂである。この過程でｂをlog２（ｎ/ε）で選択される。そうすると一部Ｒｚゲートを廃棄して発生する誤謬がπε（ｎ－２＋２）/ｎより低い。ｂが２より大きいと誤差はπεより小さい。
【0175】
層誤謬はＲｚゲート廃棄による誤謬だけではなくＲｚゲート合成による誤謬にも依存する。足し算に使用される｜Ψ＞状態準備には合成が必要である。｜Ψ＞状態は初期に全部状態｜０＞である（ｂ＋１）キュービットのうちｋ番目のキュービットでアダマールゲートとＲｚ（π/２ｋ）ゲートを実行して得ることができる。
【0176】
必要な（ｂ＋１）ＲｚゲートのうちＺ、Ｓ、Ｔゲートは合成する必要がない。従って、二つの｜Ψ＞状態を得ようとすると２（ｂ―２）Ｒｚゲートが合成されなければならない。ＲＵＳ方法を使用する場合標準基本ゲートを使用して精密度εまでＲｚゲートを合成するに必要なＴ－カウントは～１．１５log２（１/ε）であり、それは今まで知られたもののうち最も小さい。ゲート合成精密度の上限をε/２ｂに選択するとゲート合成による誤謬はεより低いε（ｂ－２）/ｂより低い。Ｒｚゲート廃棄とゲート合成の誤謬を全部含む総誤謬はε（π＋１）より低い。そうするとＱＦＴに対する近似値の誤謬は０（ε）である。
【0177】
わがプロセッサに必要なＴゲート数は三つの部分に分けられる。一番目の部分は追加に必要なＴゲート数である。二番目のＲｚゲートの合成に必要なＴゲートの数である。三番目の量子加算の適用されないｎ個のＴゲートである。
【0178】
ｍ－キュービット追加の場合、必要なＴ－カウントは４（ｍ－１）であり、これは我々が知る限り最も小さいものである。近似ｎ－キュービットＱＦＴを精密度εに具現するために（ｂ＋１）またはより小さい数のキュービット追加をｎ番適用するため、追加に必要なＴ－カウントは４nlog２（ｎ/ε）より小さい。Ｒｚゲート合成の場合必要なＴ－カウントは～２．３（ｂ－２）log２（２ｂ/ε）である。これはゲート合成に精密度ε/２ｂに必要な２（b－２）Ｒｚゲートがあるからである。
【0179】
結果的に総Ｔ－カウントは～４nlog2（ｎ/ε）＋ｎ＋２．３log２（２ｂ/ε）である。ｎ－キュービットＱＦＴで精密度０（ε）までである。また、この場合Ｔ－深さは～nlog２（ｎ/ε）＋ｎ＋２.３log２（２ｂ/ε）である。nlog２（ｎ/ε）項は並列足し算から出たのである。これは（ｂ＋１）キュービット足し算に２ｂＴ深さが必要であるからである。２．３log２（２ｂ/ε）項はゲート合成から出たのである。因数２（ｂ－２）を掛け算しなくてもよい理由は各ゲート合成を並列で具現できるからである。わが結果と以前研究との比較が下記の表１に示されている。
【0180】
【表1】
＜ＱＦＴのＴ－カウント及びＴ－深さとの結果及び比較＞
【0181】
表１で、比較の便宜のために精密度に対する依存性を省略する。
【0182】
ＱＦＴのＮＩＳＱ具現
【0183】
このセクションではアマゾンバケットを使用してIonQ装置でQFT基盤ＱＰＥ（量子位相推定）のモデルを具現してＮＩＳＱ２４装置でＱＦＴをどれぐらい具現できるかを確認する。主要結果は耐欠陥性量子コンピューティングに対するのであり私たちが構成する回路は先行技術でのように、追加量子ゲートと補助キュービットが必要であるからである。このような理由からＱＰＥを具現する時、図３ｃではなく３ａと図３ｂの回路識別者のみを使用して分解されたＱＦＴ回路を使用する。
【0184】
IonQ装置は閉められた１７１Yｂ＾＋イオンを使用する量子コンピュータである。１１個のキュービットがあり装置のキュービットが完全に連結されている。IonQ装置の場合単一キュービットゲートの充実度は平均０．９９５５であり２キュービットゲートの充実度は平均０．９６１４である。ＱＰＥは該当固有ベクトル｜ｕ＞使用して単位行列Ｕの固有値を見出すアルゴリズムである。行列Ｕと固有ベクトル｜ｕ＞を次のように定義する。
【0185】
【数9】
【0186】
３－キュービットＱＰＥの場合（０、１/８、２/８、．．．、７/８）、４－キュービットＱＰＥの場合（０、１/１６，２/１６、…、１５/１６）、また、５－キュービットＱＰＥの場合（０、１/３２、２/３２、．．．３１/３２）でφを選択してＱＰＥを具現した。また、各φ毎に１０００回ずつ実行して成功率を測定した。その結果、３、４、５キュービットＱＰＥに対して平均～７７％、～４８％、～１１％の正しい結果を得ることができた。３及び４キュービットＱＰＥの場合過半数ボート（vote）を使用して正答を見つけることができる。５キュービットＱＰＥの場合過半数得票の結果がいつも正答でない場合があることがわかる（表２参照）。ＱＰＥ具現の３－キュービット場合に対して図１０に示されている。
【0187】
３～５キュービットＱＰＥ（量子位相推定）
【0188】
３－５－ＱＰＥを具現する時３－キュービットＱＰＥの場合（０、１/８、２/８、．．．７/８）、４－キュービットＱＰＥの場合（０、１/１６、２/１６、．．．、１５/１６）、また、５－キュービットＱＰＥの場合（０、１/３２、２/３２、．．．、３１/３２）でφを選択した。各φに対してそれぞれ１００回実行した。表で平均個数は１０００回の実行のうち正答を見つけた回数の平均であり成功率は過半数ボートを使用する時正答を見つける確率である。
【0189】
【表2】
【0190】
図１０はIonQ装置で量子位相推定を具現した結果の例を示すグラフである。これはIonQ装置の３キュービットのQPEの結果である。ｘ軸は測定結果であるｙ軸は測定回数である。φは７/８であった。過半数ボートを通じて正答を見つけた。
【0191】
要約すると、本発明者は０（ε）の精密度で具現されたQFTの新しい近似回路を導入した。Ｔ－カウント及びＴ－深さのリーディングオーだ（leading order）はそれぞれ４nlog２（ｎ/ε）及びnlog２（ｎ/ε）である。以前までＴ－カウント及びＴ－深さのリーディングオーだはそれぞれ８nlog２（ｎ/ε）及び２nlog２（ｎ/ε）である。従って、わが結果は精密度０（ε）で具現されたＱＦＴの最もよく知られたＴ－カウント及びＴ－深さの役半分を示す。ＮＩＳＱ装置で３～５キュービットＱＦＴを具現した。私たちの結果はＱＦＴの耐欠陥性具現を加速化し短期ＮＩＳＱアプリケーションに有用な洞察力を提供することができる。
【0192】
図１１はFalcon ｒ5.11Ｈ processorを用いた７－キュービット量子コンピュータに対したＣＮＯＴ個数を示したシミュレーション結果を示すグラフであり、図１２は Falcon r4P processorを用いた１６－キュービット量子コンピュータに対するＣＮＯＴ個数を示したシミュレーション結果を示すグラフであり、図１３は Falcon ｒ5.11Ｈ processorを用いた２７－キュービット量子コンピュータに対するＣＮＯＴ個数を示すシミュレーション結果を示すグラフであり、図１４はEagle r1 processorを用いた２７－キュービット量子コンピュータに対するＣＮＯＴ個数を示したシミュレーション結果を示すグラフであり、図１５は１０乃至９０キュービット量子コンピュータに対するＣＮＯＴ個数をシミュレーションした結果を示すグラフである。
【0193】
図１１乃至図１５において、Ｘ軸はｎ－キュービットＱＦＴのキュービット個数ｎであり、Ｙ軸は要求されるＣＮＯＴの個数である。示されたように、本発明による量子フーリエ変換回路形成方法及びそれによる量子フーリエ変換回路はＣＮＯＴ個数が大きく減少されることを確認することができる。
【0194】
以上、本発明の実施形態によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有する者であれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【手続補正書】
【提出日】2024-05-13
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
標準ｎ（ｎは５以上の自然数）キュービット量子フーリエ変換回路において、偶数番目のキュービットのアダマールゲート（H-gate）を他のキュービットと量子絡みのない最善の段階に移動させる段階と、
量子加算を用いて、Ｒｚゲートが実行できる形態に量子回路を分解する段階と、
アンスイラ（ancilla）キュービットを使用してＲｚゲートレイヤーの数を減少させる段階と、
を含む、量子フーリエ変換回路形成方法。
量子加算を用いて、Ｒｚゲートが実行できる形態に量子回路を分解する段階と、
アンスイラ（ancilla）キュービットを使用してＲｚゲートレイヤーの数を減少させる段階と、
を含む、量子フーリエ変換回路形成方法。
【請求項2】
量子加算を用いて、Ｒｚゲートが実行できる形態に量子回路を分解する段階において、Ｒｚゲートが実行できる形態に回路は、
第１段階において、
ｑ０キュービットにアダマールゲートを適用し、
ｑ１キュービットにＲｚ（π/４）ゲートを適用し、
ｑｋキュービットにＲｚ（３π/２ｋ＋１）ゲートを適用し（ｋは２以上ｎ-１以下の自然数）、
第２段階において、
第１段階以後のｑ１キュービットに基づいて、ｑ０ゲートのＣＮＯＴゲートを適用し、
第３段階において、
第２段階以後のｑ０キュービットにＲｚ（－π/４）ゲートを適用し、
第４段階において、
第３段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用し、
第５段階において、
第４段階以後のｑ１キュービットにアダマールゲートを適用し、
第６段階において、
第５段階以後のｑ０キュービットに基づいて、ｑ１ないしｑ（ｎ―１）キュービットにＣＮＯＴゲートを適用し、
第７段階において、
第６段階以後のｑｌゲートにＲｚ（－π/２ｌ＋１）ゲートを適用し（ｌは２以上ｎ－１以下の自然数）、
第８段階において、
第７段階以後のｑ０キュービットに基づいて、ｑ１乃至ｑ（ｎ―１）キュービットにＣＮＯＴゲートを適用し、
第９段階において、
第８段階以後のｑ１キュービットに基づいて、ｑ２乃至ｑ（ｎ―１）キュービットにＣＮＯＴゲートを適用し、
第１０段階において、
第９段階以後のｑｌゲートにＲｚ（－π/２ｌ） ゲートを適用し（ｌは２以上ｎ－１以下の自然数）、
第１１段階において、
第１０段階以後のｑ１キュービットに基づいて、ｑ２乃至ｑ（ｎ―１）キュービットにＣＮＯＴゲートを適用し、
第１２段階において、
第８段階以後のｑ０キュービットにＲｚ（１５π/３２）ゲートを適用し、
第１１段階以後のｑ１キュービットにＲｚ（７π/１６）ゲートを適用する量子回路であることを特徴とする、請求項１に記載の量子フーリエ変換回路形成方法。
（上記で、
で表現される。）
第１段階において、
ｑ０キュービットにアダマールゲートを適用し、
ｑ１キュービットにＲｚ（π/４）ゲートを適用し、
ｑｋキュービットにＲｚ（３π/２ｋ＋１）ゲートを適用し（ｋは２以上ｎ-１以下の自然数）、
第２段階において、
第１段階以後のｑ１キュービットに基づいて、ｑ０ゲートのＣＮＯＴゲートを適用し、
第３段階において、
第２段階以後のｑ０キュービットにＲｚ（－π/４）ゲートを適用し、
第４段階において、
第３段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用し、
第５段階において、
第４段階以後のｑ１キュービットにアダマールゲートを適用し、
第６段階において、
第５段階以後のｑ０キュービットに基づいて、ｑ１ないしｑ（ｎ―１）キュービットにＣＮＯＴゲートを適用し、
第７段階において、
第６段階以後のｑｌゲートにＲｚ（－π/２ｌ＋１）ゲートを適用し（ｌは２以上ｎ－１以下の自然数）、
第８段階において、
第７段階以後のｑ０キュービットに基づいて、ｑ１乃至ｑ（ｎ―１）キュービットにＣＮＯＴゲートを適用し、
第９段階において、
第８段階以後のｑ１キュービットに基づいて、ｑ２乃至ｑ（ｎ―１）キュービットにＣＮＯＴゲートを適用し、
第１０段階において、
第９段階以後のｑｌゲートにＲｚ（－π/２ｌ） ゲートを適用し（ｌは２以上ｎ－１以下の自然数）、
第１１段階において、
第１０段階以後のｑ１キュービットに基づいて、ｑ２乃至ｑ（ｎ―１）キュービットにＣＮＯＴゲートを適用し、
第１２段階において、
第８段階以後のｑ０キュービットにＲｚ（１５π/３２）ゲートを適用し、
第１１段階以後のｑ１キュービットにＲｚ（７π/１６）ゲートを適用する量子回路であることを特徴とする、請求項１に記載の量子フーリエ変換回路形成方法。
（上記で、
で表現される。）
【請求項3】
アンスイラ（ancilla）キュービットを使用してＲｚにゲートレイヤーの数を減少させる段階を経た量子回路は、
第１段階において、
ｑ０キュービットにアダマールゲートを適用し、
ｑ１キュービットにＲｚ（π/４）ゲートを適用し、
ｑｋキュービットにＲｚ（３π/２ｋ＋１）ゲートを適用し（ｋは２以上ｎ-１以下の自然数）、
第２段階において、
第１段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用し、
第３段階において、
第２段階以後のｑ０キュービットにＲｚ(-π/4)ゲートを適用し、
第４段階において、
第３段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用し、
第５段階において、
第４段階以後のｑ１キュービットにアダマールゲートを適用し、
第１段階以後のｑ４キュービットに基づいて、第３アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第６段階において
第１段階以後のｑ３キュービットに基づいて、第２アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第７段階において、
第１段階以後のｑ２キュービットに基づいて、第１アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第８段階において、
第５段階以後のｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第９段階において、
第４段階以後のｑ０キュービットに基づいて、ｑ２乃至ｑ４キュービットにＣＮＯＴゲートを適用し、
第１０段階において、
ｑ２キュービットにＲｚ（－π/８）ゲートを適用し、
ｑ３キュービットにＲｚ（－π/１６）ゲートを適用し、
ｑ４キュービットにＲｚ（－π/３２）ゲートを適用し、
第１アンスイラキュービットにＲｚ（－π/４）ゲートを適用し、
第２アンスイラキュービットにＲｚ（－π/８）ゲートを適用し、
第３アンスイラキュービットにＲｚ（－π/１６）ゲートを適用し、
第１１段階において、
ｑ０キュービットに基づいて、ｑ２，ｑ３、ｑ４キュービットにＣＮＯＴゲートを適用し、
第１２段階では、
ｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第１３段階において、
ｑ２キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第１４段階において、
ｑ３キュービットに基づいて、第２アンスイラキュービットにＣＮＯＴゲートを適用し、
第１５段階において、
ｑ４キュービットに基づいて、第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第１６段階において、
ｑ０キュービットにＲｚ（１５π/３２）ゲートを適用し、
ｑ１キュービットにＲｚ（７π/１６）ゲートを適用する量子回路であることを特徴とする、請求項２に記載の量子フーリエ変換回路形成方法。
第１段階において、
ｑ０キュービットにアダマールゲートを適用し、
ｑ１キュービットにＲｚ（π/４）ゲートを適用し、
ｑｋキュービットにＲｚ（３π/２ｋ＋１）ゲートを適用し（ｋは２以上ｎ-１以下の自然数）、
第２段階において、
第１段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用し、
第３段階において、
第２段階以後のｑ０キュービットにＲｚ(-π/4)ゲートを適用し、
第４段階において、
第３段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用し、
第５段階において、
第４段階以後のｑ１キュービットにアダマールゲートを適用し、
第１段階以後のｑ４キュービットに基づいて、第３アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第６段階において
第１段階以後のｑ３キュービットに基づいて、第２アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第７段階において、
第１段階以後のｑ２キュービットに基づいて、第１アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第８段階において、
第５段階以後のｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第９段階において、
第４段階以後のｑ０キュービットに基づいて、ｑ２乃至ｑ４キュービットにＣＮＯＴゲートを適用し、
第１０段階において、
ｑ２キュービットにＲｚ（－π/８）ゲートを適用し、
ｑ３キュービットにＲｚ（－π/１６）ゲートを適用し、
ｑ４キュービットにＲｚ（－π/３２）ゲートを適用し、
第１アンスイラキュービットにＲｚ（－π/４）ゲートを適用し、
第２アンスイラキュービットにＲｚ（－π/８）ゲートを適用し、
第３アンスイラキュービットにＲｚ（－π/１６）ゲートを適用し、
第１１段階において、
ｑ０キュービットに基づいて、ｑ２，ｑ３、ｑ４キュービットにＣＮＯＴゲートを適用し、
第１２段階では、
ｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第１３段階において、
ｑ２キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第１４段階において、
ｑ３キュービットに基づいて、第２アンスイラキュービットにＣＮＯＴゲートを適用し、
第１５段階において、
ｑ４キュービットに基づいて、第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第１６段階において、
ｑ０キュービットにＲｚ（１５π/３２）ゲートを適用し、
ｑ１キュービットにＲｚ（７π/１６）ゲートを適用する量子回路であることを特徴とする、請求項２に記載の量子フーリエ変換回路形成方法。
【請求項4】
下記の各段階を遂行するｎ（ｎは５以上の自然数）キュービット量子フーリエ変換回路であって、
第１段階において、
ｑ０キュービットにアダマールゲートを適用し、
ｑ１キュービットにＲｚ（π/４）ゲートを適用し、
ｑｋキュービットにＲｚ（（２ ｋ －１）π/２ｋ＋１）ゲートを適用し（ｋは２以上ｎ-１以下の自然数）、
第２段階において、
第１段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用し、
第３段階において、
第２段階以後のｑ０キュービットにＲｚ（－π/４）ゲートを適用し、
第４段階において、
第３段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用し、
第５段階において、
第４段階以後のｑ１キュービットにアダマールゲートを適用し、
第１段階以後のｑ４キュービットに基づいて、第３アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第６段階において
第１段階以後のｑ３キュービットに基づいて、第２アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第７段階において、
第１段階以後のｑ２キュービットに基づいて、第１アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第８段階において、
第５段階以後のｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第９段階において、
第４段階以後のｑ０キュービットに基づいて、ｑ２乃至ｑ４キュービットにＣＮＯＴゲートを適用し、
第１０段階において、
ｑ２キュービットにＲｚ（－π/８）ゲートを適用し、
ｑ３キュービットにＲｚ（－π/１６）ゲートを適用し、
ｑ４キュービットにＲｚ（－π/３２）ゲートを適用し、
第１アンスイラキュービットにＲｚ（－π/４）ゲートを適用し、
第２アンスイラキュービットにＲｚ（－π/８）ゲートを適用し、
第３アンスイラキュービットにＲｚ（－π/１６）ゲートを適用し、
第１１段階において、
ｑ０キュービットに基づいて、ｑ２，ｑ３、ｑ４キュービットにＣＮＯＴゲートを適用し、
第１２段階では、
ｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第１３段階において、
ｑ２キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第１４段階において、
ｑ３キュービットに基づいて、第２アンスイラキュービットにＣＮＯＴゲートを適用し、
第１５段階において、
ｑ４キュービットに基づいて、第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第１６段階において、
ｑ２キュービットにアダマールゲートを適用し、
第１７段階において、
ｑ３キュービットに基づいて、ｑ２キュービットにＣＮＯＴゲートを適用し、
第１８段階において、
ｑ２キュービットにＲｚ（－π/４）ＣＮＯＴゲートを適用し、
第１９段階において、
ｑ３キュービットに基づいて、ｑ２キュービットにＣＮＯＴゲートを適用し、
第２０段階において、
ｑ３キュービットにアダマールゲートを適用し、
第２１段階において、
ｑ４キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第２２段階において、
ｑ３キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第２３段階において、
ｑ２キュービットに基づいて、ｑ４キュービットにＣＮＯＴゲートを適用し、
第２４段階において、
ｑ４キュービットにＲｚ（－π/８）ゲートを適用し、
第１アンスイラキュービットにＲｚ（－π/４）ゲートを適用し、
第２５段階において、
ｑ２キュービットに基づいて、ｑ４キュービットにＣＮＯＴゲートを適用し、
第２６段階において、
ｑ３キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第２７段階において、
ｑ４キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第２８段階において、
ｑ０キュービットにＲｚ（１５π/３２）ゲートを適用し、
ｑ１キュービットにＲｚ（７π/１６）ゲートを適用し、
ｑ２キュービットにＲｚ（３π/８）ゲートを適用し、
ｑ３キュービットにＲｚ（π/４）ゲートを適用し、
ｑ４キュービットにアダマールゲートを適用し
第２９段階において、
ｑ１キュービットとｑ３キュービットをスワップし、
第３０段階において、
ｑ０キュービットとｑ４キュービットをスワップする段階を遂行するように構成されたｎキュービット量子フーリエ変換回路。
（上記で、
で表現される。）
第１段階において、
ｑ０キュービットにアダマールゲートを適用し、
ｑ１キュービットにＲｚ（π/４）ゲートを適用し、
ｑｋキュービットにＲｚ（（２ ｋ －１）π/２ｋ＋１）ゲートを適用し（ｋは２以上ｎ-１以下の自然数）、
第２段階において、
第１段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用し、
第３段階において、
第２段階以後のｑ０キュービットにＲｚ（－π/４）ゲートを適用し、
第４段階において、
第３段階以後のｑ１キュービットに基づいて、ｑ０ゲートにＣＮＯＴゲートを適用し、
第５段階において、
第４段階以後のｑ１キュービットにアダマールゲートを適用し、
第１段階以後のｑ４キュービットに基づいて、第３アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第６段階において
第１段階以後のｑ３キュービットに基づいて、第２アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第７段階において、
第１段階以後のｑ２キュービットに基づいて、第１アンスイラキュービット|0>にＣＮＯＴゲートを適用し、
第８段階において、
第５段階以後のｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第９段階において、
第４段階以後のｑ０キュービットに基づいて、ｑ２乃至ｑ４キュービットにＣＮＯＴゲートを適用し、
第１０段階において、
ｑ２キュービットにＲｚ（－π/８）ゲートを適用し、
ｑ３キュービットにＲｚ（－π/１６）ゲートを適用し、
ｑ４キュービットにＲｚ（－π/３２）ゲートを適用し、
第１アンスイラキュービットにＲｚ（－π/４）ゲートを適用し、
第２アンスイラキュービットにＲｚ（－π/８）ゲートを適用し、
第３アンスイラキュービットにＲｚ（－π/１６）ゲートを適用し、
第１１段階において、
ｑ０キュービットに基づいて、ｑ２，ｑ３、ｑ４キュービットにＣＮＯＴゲートを適用し、
第１２段階では、
ｑ１キュービットに基づいて、第１乃至第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第１３段階において、
ｑ２キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第１４段階において、
ｑ３キュービットに基づいて、第２アンスイラキュービットにＣＮＯＴゲートを適用し、
第１５段階において、
ｑ４キュービットに基づいて、第３アンスイラキュービットにＣＮＯＴゲートを適用し、
第１６段階において、
ｑ２キュービットにアダマールゲートを適用し、
第１７段階において、
ｑ３キュービットに基づいて、ｑ２キュービットにＣＮＯＴゲートを適用し、
第１８段階において、
ｑ２キュービットにＲｚ（－π/４）ＣＮＯＴゲートを適用し、
第１９段階において、
ｑ３キュービットに基づいて、ｑ２キュービットにＣＮＯＴゲートを適用し、
第２０段階において、
ｑ３キュービットにアダマールゲートを適用し、
第２１段階において、
ｑ４キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第２２段階において、
ｑ３キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第２３段階において、
ｑ２キュービットに基づいて、ｑ４キュービットにＣＮＯＴゲートを適用し、
第２４段階において、
ｑ４キュービットにＲｚ（－π/８）ゲートを適用し、
第１アンスイラキュービットにＲｚ（－π/４）ゲートを適用し、
第２５段階において、
ｑ２キュービットに基づいて、ｑ４キュービットにＣＮＯＴゲートを適用し、
第２６段階において、
ｑ３キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第２７段階において、
ｑ４キュービットに基づいて、第１アンスイラキュービットにＣＮＯＴゲートを適用し、
第２８段階において、
ｑ０キュービットにＲｚ（１５π/３２）ゲートを適用し、
ｑ１キュービットにＲｚ（７π/１６）ゲートを適用し、
ｑ２キュービットにＲｚ（３π/８）ゲートを適用し、
ｑ３キュービットにＲｚ（π/４）ゲートを適用し、
ｑ４キュービットにアダマールゲートを適用し
第２９段階において、
ｑ１キュービットとｑ３キュービットをスワップし、
第３０段階において、
ｑ０キュービットとｑ４キュービットをスワップする段階を遂行するように構成されたｎキュービット量子フーリエ変換回路。
（上記で、
で表現される。）