ホーム > 特許ランキング > 住友電気工業株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024082305
(43)【公開日】2024-06-20
(54)【発明の名称】受信回路及び光受信回路
(51)【国際特許分類】
H03F 3/08 20060101AFI20240613BHJP
H04B 10/69 20130101ALI20240613BHJP
H03F 3/45 20060101ALI20240613BHJP
【ＦＩ】
H03F3/08
H04B10/69
H03F3/45
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2022196049
(22)【出願日】2022-12-08
(71)【出願人】
【識別番号】000002130
【氏名又は名称】住友電気工業株式会社
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(72)【発明者】
【氏名】熊谷 誠司
(72)【発明者】
【氏名】杉本 良之
(72)【発明者】
【氏名】田中 啓二
【テーマコード（参考）】
5J500
5K102
【Ｆターム（参考）】
5J500AA01
5J500AA12
5J500AA56
5J500AC64
5J500AF17
5J500AH02
5J500AH25
5J500AH44
5J500AK05
5J500AM13
5J500LU02
5K102AA52
5K102AH11
5K102PH31
5K102PH37
5K102RD05
(57)【要約】
【課題】利得を変化させる際の周波数特性の変動を低減すること。
【解決手段】第１差動電流信号に応じて第２差動電流信号を生成する定電流回路と、前記第２差動電流信号から生成した第３差動電流信号を第１出力ノードおよび第２出力ノードから出力する電流分流回路と、第３入力ノードおよび第４入力ノードから入力される前記第３差動電流信号に応じて差動電圧信号を第１出力端子および第２出力端子から出力する差動ＴＩＡ回路と、を備え、差動ＴＩＡ回路は、第３入力ノードと第２出力端子との間に接続される第１帰還抵抗素子と、第４入力ノードと第１出力端子との間に接続される第２帰還抵抗素子と、を備え、前記第１出力ノード、前記第２出力ノード、前記第１出力端子および前記第２出力端子のそれぞれの平均電圧は、互いに等しくなるように設定されている、受信回路。
【選択図】図２
【解決手段】第１差動電流信号に応じて第２差動電流信号を生成する定電流回路と、前記第２差動電流信号から生成した第３差動電流信号を第１出力ノードおよび第２出力ノードから出力する電流分流回路と、第３入力ノードおよび第４入力ノードから入力される前記第３差動電流信号に応じて差動電圧信号を第１出力端子および第２出力端子から出力する差動ＴＩＡ回路と、を備え、差動ＴＩＡ回路は、第３入力ノードと第２出力端子との間に接続される第１帰還抵抗素子と、第４入力ノードと第１出力端子との間に接続される第２帰還抵抗素子と、を備え、前記第１出力ノード、前記第２出力ノード、前記第１出力端子および前記第２出力端子のそれぞれの平均電圧は、互いに等しくなるように設定されている、受信回路。
【選択図】図２
【特許請求の範囲】
【請求項1】
第１差動電流信号が入力される第１入力ノードおよび第２入力ノードと、前記第１入力ノードに接続された第１電流源と、前記第２入力ノードに接続された第２電流源と、を備え、前記第１差動電流信号に応じて第２差動電流信号を生成する定電流回路と、
前記第２差動電流信号から第３差動電流信号を生成する電流分流回路であって、前記第３差動電流信号を出力する第１出力ノードおよび第２出力ノードを備え、第１制御電圧および第２制御電圧に応じて前記第２差動電流信号から分割された反転分流信号および非反転分流信号を互いに足し合わせて前記第３差動電流信号の振幅を前記第２差動電流信号の振幅より小さく設定する電流分流回路と、
第１負荷抵抗素子および第２負荷抵抗素子を備え、前記第１負荷抵抗素子は前記第１出力ノードに接続され、前記第２負荷抵抗素子は前記第２出力ノードに接続される、負荷回路と、
前記第３差動電流信号が入力される第３入力ノードおよび第４入力ノードと、差動電圧信号を出力する第１出力端子および第２出力端子と、第３入力ノードと第２出力端子との間に接続される第１帰還抵抗素子と、第４入力ノードと第１出力端子との間に接続される第２帰還抵抗素子と、を備え、前記第３差動電流信号に応じて前記差動電圧信号を生成する差動トランスインピーダンス増幅回路と、
を備え、
前記第１出力ノード、前記第２出力ノード、前記第１出力端子および前記第２出力端子のそれぞれの平均電圧は、互いに等しくなるように設定されている、
受信回路。
前記第２差動電流信号から第３差動電流信号を生成する電流分流回路であって、前記第３差動電流信号を出力する第１出力ノードおよび第２出力ノードを備え、第１制御電圧および第２制御電圧に応じて前記第２差動電流信号から分割された反転分流信号および非反転分流信号を互いに足し合わせて前記第３差動電流信号の振幅を前記第２差動電流信号の振幅より小さく設定する電流分流回路と、
第１負荷抵抗素子および第２負荷抵抗素子を備え、前記第１負荷抵抗素子は前記第１出力ノードに接続され、前記第２負荷抵抗素子は前記第２出力ノードに接続される、負荷回路と、
前記第３差動電流信号が入力される第３入力ノードおよび第４入力ノードと、差動電圧信号を出力する第１出力端子および第２出力端子と、第３入力ノードと第２出力端子との間に接続される第１帰還抵抗素子と、第４入力ノードと第１出力端子との間に接続される第２帰還抵抗素子と、を備え、前記第３差動電流信号に応じて前記差動電圧信号を生成する差動トランスインピーダンス増幅回路と、
を備え、
前記第１出力ノード、前記第２出力ノード、前記第１出力端子および前記第２出力端子のそれぞれの平均電圧は、互いに等しくなるように設定されている、
受信回路。
【請求項2】
前記第１電流源は、第１電流を供給し、
前記第２電流源は、第２電流を供給し、
前記第２電流は、前記第１電流の電流値と同じ電流値を有し、
前記第２負荷抵抗素子は、前記第１負荷抵抗素子の抵抗値と同じ抵抗値を有し、
前記差動トランスインピーダンス増幅回路は、第３電流源、第３負荷抵抗素子および第４負荷抵抗素子をさらに備え、
前記第３電流源は、第３電流を供給し、
前記第４負荷抵抗素子は、前記第３負荷抵抗素子の抵抗値と同じ抵抗値を有し、
前記第３電流は、前記第３負荷抵抗素子に流れる平均電流と前記第４負荷抵抗素子に流れる平均電流との和に等しい、
請求項１に記載の受信回路。
前記第２電流源は、第２電流を供給し、
前記第２電流は、前記第１電流の電流値と同じ電流値を有し、
前記第２負荷抵抗素子は、前記第１負荷抵抗素子の抵抗値と同じ抵抗値を有し、
前記差動トランスインピーダンス増幅回路は、第３電流源、第３負荷抵抗素子および第４負荷抵抗素子をさらに備え、
前記第３電流源は、第３電流を供給し、
前記第４負荷抵抗素子は、前記第３負荷抵抗素子の抵抗値と同じ抵抗値を有し、
前記第３電流は、前記第３負荷抵抗素子に流れる平均電流と前記第４負荷抵抗素子に流れる平均電流との和に等しい、
請求項１に記載の受信回路。
【請求項3】
前記差動トランスインピーダンス増幅回路は、第５負荷抵抗素子をさらに備え、
前記第５負荷抵抗素子は、一端が前記第３負荷抵抗素子と前記第４負荷抵抗素子に接続され、他端が電源配線に接続されている、請求項２に記載の受信回路。
前記第５負荷抵抗素子は、一端が前記第３負荷抵抗素子と前記第４負荷抵抗素子に接続され、他端が電源配線に接続されている、請求項２に記載の受信回路。
【請求項4】
第１電流信号が入力される第１入力端子と、
第２電流信号が入力される第２入力端子と、
前記第１電流信号から第１直流電流を引き抜くとともに、前記第２電流信号から第２直流電流を引き抜くことで、前記第１差動電流信号を生成する電流引抜回路と、をさらに備える、請求項１から請求項３のいずれか一項に記載の受信回路。
第２電流信号が入力される第２入力端子と、
前記第１電流信号から第１直流電流を引き抜くとともに、前記第２電流信号から第２直流電流を引き抜くことで、前記第１差動電流信号を生成する電流引抜回路と、をさらに備える、請求項１から請求項３のいずれか一項に記載の受信回路。
【請求項5】
基準電圧を生成する基準電圧回路と、
前記第３入力ノードの電圧と前記第４入力ノードの電圧が前記基準電圧と同じになるように前記第１直流電流と前記第２直流電流の引き抜きを制御する帰還制御回路と、をさらに備える、請求項４に記載の受信回路。
前記第３入力ノードの電圧と前記第４入力ノードの電圧が前記基準電圧と同じになるように前記第１直流電流と前記第２直流電流の引き抜きを制御する帰還制御回路と、をさらに備える、請求項４に記載の受信回路。
【請求項6】
前記第１電流源は、第１電流を供給する第１トランジスタを含み、
前記第２電流源は、第２電流を供給する第２トランジスタを含み、
前記電流分流回路は、前記第１トランジスタのコレクタに接続される第４トランジスタと、前記第２トランジスタのコレクタに接続される第５トランジスタと、を含み、
前記基準電圧回路は、前記第１トランジスタ及び前記第２トランジスタの各ベースにベースが接続される第６トランジスタと、前記第６トランジスタのコレクタに接続される第７トランジスタと、を含む、請求項５に記載の受信回路。
前記第２電流源は、第２電流を供給する第２トランジスタを含み、
前記電流分流回路は、前記第１トランジスタのコレクタに接続される第４トランジスタと、前記第２トランジスタのコレクタに接続される第５トランジスタと、を含み、
前記基準電圧回路は、前記第１トランジスタ及び前記第２トランジスタの各ベースにベースが接続される第６トランジスタと、前記第６トランジスタのコレクタに接続される第７トランジスタと、を含む、請求項５に記載の受信回路。
【請求項7】
基準電流を生成する基準電流回路をさらに備え、
前記第１電流源は、第１電流を供給する第１トランジスタを含み、
前記第２電流源は、第２電流を供給する第２トランジスタを含み、
前記第３電流源は、第３電流を供給する第３トランジスタを含み、
前記基準電流回路は、前記第１電流、前記第２電流および前記第３電流の温度又は電源電圧に対する変化が前記基準電流の温度又は電源電圧に対する変化と等しくなるように前記第１トランジスタ、前記第２トランジスタおよび前記第３トランジスタの各ベースに電流を供給する、請求項２又は請求項３に記載の受信回路。
前記第１電流源は、第１電流を供給する第１トランジスタを含み、
前記第２電流源は、第２電流を供給する第２トランジスタを含み、
前記第３電流源は、第３電流を供給する第３トランジスタを含み、
前記基準電流回路は、前記第１電流、前記第２電流および前記第３電流の温度又は電源電圧に対する変化が前記基準電流の温度又は電源電圧に対する変化と等しくなるように前記第１トランジスタ、前記第２トランジスタおよび前記第３トランジスタの各ベースに電流を供給する、請求項２又は請求項３に記載の受信回路。
【請求項8】
第１光信号に応じて第１電流信号を生成する第１受光素子と、
第２光信号に応じて第２電流信号を生成する第２受光素子と、
前記第１受光素子が接続される第１入力端子と、前記第２受光素子が接続される第２入力端子と、を有する、請求項１から請求項３のいずれか一項に記載の受信回路と、
を備える、光受信回路。
第２光信号に応じて第２電流信号を生成する第２受光素子と、
前記第１受光素子が接続される第１入力端子と、前記第２受光素子が接続される第２入力端子と、を有する、請求項１から請求項３のいずれか一項に記載の受信回路と、
を備える、光受信回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、受信回路及び光受信回路に関する。
【背景技術】
【0002】
従来、利得可変増幅回路として、ギルバート回路を用いた回路が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平１０－２２４１６２号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
長距離光通信に用いられるデジタルコヒーレント光伝送方式などでは、広い光入力パワー範囲において光信号を電気信号に変換して電気信号を歪み無く増幅する性能が求められる。多くの受信回路は、この要求に対応するため、利得可変機構を備える。
【0005】
しかしながら、利得を変化させる際、利得の周波数特性が変動する場合がある。周波数特性の変動は、電気信号の歪みの原因となり得る。
【0006】
本開示は、利得を変化させる際の周波数特性の変動を低減可能な受信回路及び光受信回路を提供する。
【課題を解決するための手段】
【0007】
本開示は、
第１差動電流信号が入力される第１入力ノードおよび第２入力ノードと、前記第１入力ノードに接続された第１電流源と、前記第２入力ノードに接続された第２電流源と、を備え、前記第１差動電流信号に応じて第２差動電流信号を生成する定電流回路と、
前記第２差動電流信号から第３差動電流信号を生成する電流分流回路であって、前記第３差動電流信号を出力する第１出力ノードおよび第２出力ノードを備え、第１制御電圧および第２制御電圧に応じて前記第２差動電流信号から分割された反転分流信号および非反転分流信号を互いに足し合わせて前記第３差動電流信号の振幅を前記第２差動電流信号の振幅より小さく設定する電流分流回路と、
第１負荷抵抗素子および第２負荷抵抗素子を備え、前記第１負荷抵抗素子は前記第１出力ノードに接続され、前記第２負荷抵抗素子は前記第２出力ノードに接続される、負荷回路と、
前記第３差動電流信号が入力される第３入力ノードおよび第４入力ノードと、差動電圧信号を出力する第１出力端子および第２出力端子と、第３入力ノードと第２出力端子との間に接続される第１帰還抵抗素子と、第４入力ノードと第１出力端子との間に接続される第２帰還抵抗素子と、を備え、前記第３差動電流信号に応じて前記差動電圧信号を生成する差動トランスインピーダンス増幅回路と、
を備え、
前記第１出力ノード、前記第２出力ノード、前記第１出力端子および前記第２出力端子のそれぞれの平均電圧は、互いに等しくなるように設定されている、
受信回路を提供する。
第１差動電流信号が入力される第１入力ノードおよび第２入力ノードと、前記第１入力ノードに接続された第１電流源と、前記第２入力ノードに接続された第２電流源と、を備え、前記第１差動電流信号に応じて第２差動電流信号を生成する定電流回路と、
前記第２差動電流信号から第３差動電流信号を生成する電流分流回路であって、前記第３差動電流信号を出力する第１出力ノードおよび第２出力ノードを備え、第１制御電圧および第２制御電圧に応じて前記第２差動電流信号から分割された反転分流信号および非反転分流信号を互いに足し合わせて前記第３差動電流信号の振幅を前記第２差動電流信号の振幅より小さく設定する電流分流回路と、
第１負荷抵抗素子および第２負荷抵抗素子を備え、前記第１負荷抵抗素子は前記第１出力ノードに接続され、前記第２負荷抵抗素子は前記第２出力ノードに接続される、負荷回路と、
前記第３差動電流信号が入力される第３入力ノードおよび第４入力ノードと、差動電圧信号を出力する第１出力端子および第２出力端子と、第３入力ノードと第２出力端子との間に接続される第１帰還抵抗素子と、第４入力ノードと第１出力端子との間に接続される第２帰還抵抗素子と、を備え、前記第３差動電流信号に応じて前記差動電圧信号を生成する差動トランスインピーダンス増幅回路と、
を備え、
前記第１出力ノード、前記第２出力ノード、前記第１出力端子および前記第２出力端子のそれぞれの平均電圧は、互いに等しくなるように設定されている、
受信回路を提供する。
【発明の効果】
【0008】
本開示によれば、利得を変化させる際の周波数特性の変動を低減できる。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
［本開示の実施形態の説明］
最初に本開示の実施形態を列記して説明する。
最初に本開示の実施形態を列記して説明する。
【0011】
（１）本開示の受信回路は、
第１差動電流信号が入力される第１入力ノードおよび第２入力ノードと、前記第１入力ノードに接続された第１電流源と、前記第２入力ノードに接続された第２電流源と、を備え、前記第１差動電流信号に応じて第２差動電流信号を生成する定電流回路と、
前記第２差動電流信号から第３差動電流信号を生成する電流分流回路であって、前記第３差動電流信号を出力する第１出力ノードおよび第２出力ノードを備え、第１制御電圧および第２制御電圧に応じて前記第２差動電流信号から分割された反転分流信号および非反転分流信号を互いに足し合わせて前記第３差動電流信号の振幅を前記第２差動電流信号の振幅より小さく設定する電流分流回路と、
第１負荷抵抗素子および第２負荷抵抗素子を備え、前記第１負荷抵抗素子は前記第１出力ノードに接続され、前記第２負荷抵抗素子は前記第２出力ノードに接続される、負荷回路と、
前記第３差動電流信号が入力される第３入力ノードおよび第４入力ノードと、差動電圧信号を出力する第１出力端子および第２出力端子と、第３入力ノードと第２出力端子との間に接続される第１帰還抵抗素子と、第４入力ノードと第１出力端子との間に接続される第２帰還抵抗素子と、を備え、前記第３差動電流信号に応じて前記差動電圧信号を生成する差動トランスインピーダンス増幅回路と、
を備え、
前記第１出力ノード、前記第２出力ノード、前記第１出力端子および前記第２出力端子のそれぞれの平均電圧は、互いに等しくなるように設定されている。
第１差動電流信号が入力される第１入力ノードおよび第２入力ノードと、前記第１入力ノードに接続された第１電流源と、前記第２入力ノードに接続された第２電流源と、を備え、前記第１差動電流信号に応じて第２差動電流信号を生成する定電流回路と、
前記第２差動電流信号から第３差動電流信号を生成する電流分流回路であって、前記第３差動電流信号を出力する第１出力ノードおよび第２出力ノードを備え、第１制御電圧および第２制御電圧に応じて前記第２差動電流信号から分割された反転分流信号および非反転分流信号を互いに足し合わせて前記第３差動電流信号の振幅を前記第２差動電流信号の振幅より小さく設定する電流分流回路と、
第１負荷抵抗素子および第２負荷抵抗素子を備え、前記第１負荷抵抗素子は前記第１出力ノードに接続され、前記第２負荷抵抗素子は前記第２出力ノードに接続される、負荷回路と、
前記第３差動電流信号が入力される第３入力ノードおよび第４入力ノードと、差動電圧信号を出力する第１出力端子および第２出力端子と、第３入力ノードと第２出力端子との間に接続される第１帰還抵抗素子と、第４入力ノードと第１出力端子との間に接続される第２帰還抵抗素子と、を備え、前記第３差動電流信号に応じて前記差動電圧信号を生成する差動トランスインピーダンス増幅回路と、
を備え、
前記第１出力ノード、前記第２出力ノード、前記第１出力端子および前記第２出力端子のそれぞれの平均電圧は、互いに等しくなるように設定されている。
【0012】
（１）によれば、前記第１出力ノード、前記第２出力ノード、前記第１出力端子および前記第２出力端子のそれぞれの平均電圧は、互いに等しくなるように設定されている。これにより、前記差動トランスインピーダンス増幅回路の動作点の最適値からのずれが抑制されるので、利得を変化させる際の周波数特性の変動を低減可能な受信回路を提供できる。
【0013】
（２） （１）の受信回路において、
前記第１電流源は、第１電流を供給し、
前記第２電流源は、第２電流を供給し、
前記第２電流は、前記第１電流の電流値と同じ電流値を有し、
前記第２負荷抵抗素子は、前記第１負荷抵抗素子の抵抗値と同じ抵抗値を有し、
前記差動トランスインピーダンス増幅回路は、第３電流源、第３負荷抵抗素子および第４負荷抵抗素子をさらに備え、
前記第３電流源は、第３電流を供給し、
前記第４負荷抵抗素子は、前記第３負荷抵抗素子の抵抗値と同じ抵抗値を有し、
前記第３電流は、前記第３負荷抵抗素子に流れる平均電流と前記第４負荷抵抗素子に流れる平均電流との和に等しい。
前記第１電流源は、第１電流を供給し、
前記第２電流源は、第２電流を供給し、
前記第２電流は、前記第１電流の電流値と同じ電流値を有し、
前記第２負荷抵抗素子は、前記第１負荷抵抗素子の抵抗値と同じ抵抗値を有し、
前記差動トランスインピーダンス増幅回路は、第３電流源、第３負荷抵抗素子および第４負荷抵抗素子をさらに備え、
前記第３電流源は、第３電流を供給し、
前記第４負荷抵抗素子は、前記第３負荷抵抗素子の抵抗値と同じ抵抗値を有し、
前記第３電流は、前記第３負荷抵抗素子に流れる平均電流と前記第４負荷抵抗素子に流れる平均電流との和に等しい。
【0014】
（２）によれば、前記第３電流は、前記第３負荷抵抗素子に流れる平均電流と前記第４負荷抵抗素子に流れる平均電流との和に等しい。これにより、前記差動トランスインピーダンス増幅回路の動作点の最適値からのずれがさらに抑制されるので、利得を変化させる際の周波数特性の変動をさらに低減できる。
【0015】
（３） （２）の受信回路において、
前記差動トランスインピーダンス増幅回路は、第５負荷抵抗素子をさらに備え、
前記第５負荷抵抗素子は、一端が前記第３負荷抵抗素子と前記第４負荷抵抗素子に接続され、他端が電源配線に接続されている。
前記差動トランスインピーダンス増幅回路は、第５負荷抵抗素子をさらに備え、
前記第５負荷抵抗素子は、一端が前記第３負荷抵抗素子と前記第４負荷抵抗素子に接続され、他端が電源配線に接続されている。
【0016】
（３）によれば、前記第５負荷抵抗素子は、一端が前記第３負荷抵抗素子と前記第４負荷抵抗素子に接続され、他端が電源配線に接続されている。これにより、前記第５負荷抵抗素子の抵抗値によって、前記第１出力端子および前記第２出力端子の電圧を所望の値に設定できる。
【0017】
（４） （１）から（３）のいずれか一つの受信回路は、
第１電流信号が入力される第１入力端子と、
第２電流信号が入力される第２入力端子と、
前記第１電流信号から第１直流電流を引き抜くとともに、前記第２電流信号から第２直流電流を引き抜くことで、前記第１差動電流信号を生成する電流引抜回路と、をさらに備えてもよい。
第１電流信号が入力される第１入力端子と、
第２電流信号が入力される第２入力端子と、
前記第１電流信号から第１直流電流を引き抜くとともに、前記第２電流信号から第２直流電流を引き抜くことで、前記第１差動電流信号を生成する電流引抜回路と、をさらに備えてもよい。
【0018】
（４）によれば、前記第１差動電流信号に含まれる直流電流成分が低減する。これにより、前記第１出力ノードおよび前記第２出力ノードの各電圧の最適値からのずれが抑制されるので、利得を変化させる際の周波数特性の変動をより低減できる。
【0019】
（５） （４）の受信回路は、
基準電圧を生成する基準電圧回路と、
前記第３入力ノードの電圧と前記第４入力ノードの電圧が前記基準電圧と同じになるように前記第１直流電流と前記第２直流電流の引き抜きを制御する帰還制御回路と、をさらに備えてもよい。
基準電圧を生成する基準電圧回路と、
前記第３入力ノードの電圧と前記第４入力ノードの電圧が前記基準電圧と同じになるように前記第１直流電流と前記第２直流電流の引き抜きを制御する帰還制御回路と、をさらに備えてもよい。
【0020】
（５）によれば、前記第３入力ノードの電圧と前記第４入力ノードの電圧が前記基準電圧と同じになるので、利得を変化させる際の周波数特性の変動をより低減できる。
【0021】
（６） （５）の受信回路において、
前記第１電流源は、第１電流を供給する第１トランジスタを含み、
前記第２電流源は、第２電流を供給する第２トランジスタを含み、
前記電流分流回路は、前記第１トランジスタのコレクタに接続される第４トランジスタと、前記第２トランジスタのコレクタに接続される第５トランジスタと、を含み、
前記基準電圧回路は、前記第１トランジスタ及び前記第２トランジスタの各ベースにベースが接続される第６トランジスタと、前記第６トランジスタのコレクタに接続される第７トランジスタと、を含んでよい。
前記第１電流源は、第１電流を供給する第１トランジスタを含み、
前記第２電流源は、第２電流を供給する第２トランジスタを含み、
前記電流分流回路は、前記第１トランジスタのコレクタに接続される第４トランジスタと、前記第２トランジスタのコレクタに接続される第５トランジスタと、を含み、
前記基準電圧回路は、前記第１トランジスタ及び前記第２トランジスタの各ベースにベースが接続される第６トランジスタと、前記第６トランジスタのコレクタに接続される第７トランジスタと、を含んでよい。
【0022】
（６）によれば、前記基準電圧回路の接続構成は、前記定電流回路と前記分流電流回路との接続構成と一致する。これにより、温度又は電源電圧の変動に対して、前記第３入力ノードの電圧と前記第４入力ノードの電圧の動きは、前記基準電圧の動きと合わせられる。その結果、温度又は電源電圧の変動に対して精度よく補償動作を行うことができるので、利得を変化させる際の周波数特性の変動をより低減できる。
【0023】
（７） （２）から（６）のいずれか一つの受信回路は、
基準電流を生成する基準電流回路をさらに備え、
前記第１電流源は、前記第１電流を供給する第１トランジスタを含み、
前記第２電流源は、前記第２電流を供給する第２トランジスタを含み、
前記第３電流源は、前記第３電流を供給する第３トランジスタを含み、
前記基準電流回路は、前記第１電流、前記第２電流および前記第３電流の温度又は電源電圧に対する変化が前記基準電流の温度又は電源電圧に対する変化と等しくなるように前記第１トランジスタ、前記第２トランジスタおよび前記第３トランジスタの各ベースに電流を供給する。
基準電流を生成する基準電流回路をさらに備え、
前記第１電流源は、前記第１電流を供給する第１トランジスタを含み、
前記第２電流源は、前記第２電流を供給する第２トランジスタを含み、
前記第３電流源は、前記第３電流を供給する第３トランジスタを含み、
前記基準電流回路は、前記第１電流、前記第２電流および前記第３電流の温度又は電源電圧に対する変化が前記基準電流の温度又は電源電圧に対する変化と等しくなるように前記第１トランジスタ、前記第２トランジスタおよび前記第３トランジスタの各ベースに電流を供給する。
【0024】
（７）によれば、前記第１出力ノード、前記第２出力ノード、前記第１出力端子、および前記第２出力端子のそれぞれの平均電圧は、互いに等しくなるように調整されるので、利得を変化させる際の周波数特性の変動をより低減できる。
【0025】
（８）本開示の光受信回路は、
第１光信号に応じて第１電流信号を生成する第１受光素子と、
第２光信号に応じて第２電流信号を生成する第２受光素子と、
前記第１受光素子が接続される第１入力端子と、前記第２受光素子が接続される第２入力端子と、を有する、（１）から（７）のいずれか一つに記載の受信回路と、
を備える。
第１光信号に応じて第１電流信号を生成する第１受光素子と、
第２光信号に応じて第２電流信号を生成する第２受光素子と、
前記第１受光素子が接続される第１入力端子と、前記第２受光素子が接続される第２入力端子と、を有する、（１）から（７）のいずれか一つに記載の受信回路と、
を備える。
【0026】
（８）によれば、（１）から（７）のいずれか一つに記載の受信回路を備えるので、利得を変化させる際の周波数特性の変動を低減可能な光受信回路を提供できる。
【0027】
［本開示の実施形態の詳細］
本開示の受信回路及び光受信回路の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
本開示の受信回路及び光受信回路の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
【0028】
図１は、一実施形態に係る光受信回路の構成例を示す図である。図１に示す光受信回路２００は、第１光信号Lp及び第２光信号Lnに応じて差動電圧信号voutp, voutnを生成する。一対の第１光信号Lp及び第２光信号Lnは、互いに位相が反転した光信号であり、例えば、第１光信号Lpは、一つの差動光信号の正相成分であり、第２光信号Lnは、当該差動光信号の逆相成分である。例えば、第１光信号Lpの強度（信号強度ともいう）が増加するときに第２光信号Lnの強度は減少し、第１光信号Lpの強度が減少するときに第２光信号Lnの強度は増加する。また、第１光信号Lpの強度が最大値（ピーク値）に達するときに第２光信号Lnの強度は最小値（ボトム値）に達し、第１光信号Lpの強度がボトム値に達するときに第２光信号Lnの強度はピーク値に達する。第２光信号Lnは、第１光信号Lpの最大振幅と同じ大きさの最大振幅を有し、第１光信号Lpの時間平均（平均値）と同じ大きさの平均値を有することが好ましい。このように、第１光信号Lpおよび第２光信号Lnは、一対の相補信号となっている。
【0029】
以降の説明においても、差動信号の場合には、その正相成分と逆相成分とは、上述した第１光信号Lpおよび第２光信号Lnと同様の特徴を有するものとする。例えば、差動電圧信号voutp, voutnは、正相成分として電圧信号voutpを含み、逆相成分として電圧信号voutnを含む。
【0030】
光受信回路２００は、例えば、デジタルコヒーレント光伝送方式の受信器に搭載される。光受信回路２００は、第１受光素子PDP、第２受光素子PDN及び受信回路１００を備える。第１受光素子PDPは、第１光信号Lpに応じて第１電流信号ipdpを生成して出力する。第２受光素子PDNは、第２光信号Lnに応じて第２電流信号ipdnを生成して出力する。
【0031】
第１受光素子PDPおよび第２受光素子PDNは、例えば、一対の受光素子である。第２受光素子PDNは、例えば、第１受光素子PDPの有する電気的・光学的特性と同じ電気的・光学的特性を有することが好ましい。例えば、第１受光素子PDPは、第２受光素子PDNと同じ材料によって同じ構造となるように形成されていてもよい。
【0032】
第１受光素子PDPは、第１光信号Lpを受光し、第１電流信号ipdpを生成する。第１受光素子PDPは、第１光信号Lpを受光し、その受光した第１光信号Lpの信号強度が大きいほど、電流値が大きな第１電流信号ipdpを出力する。また、第１受光素子PDPは、受光した第１光信号Lpの信号強度が小さいほど、電流値が小さな第１電流信号ipdpを出力する。第１受光素子PDPは、第１光信号Lpの信号強度の振幅変化に応じて電流の振幅が変化する第１電流信号ipdpを出力する。第１受光素子PDPは、例えば、フォトダイオードである。第１受光素子PDPは、バイアス電圧Vpdが印加されるカソードと、受信回路１００の第１入力端子INPに接続されるアノードとを有する。第１受光素子PDPは、例えば、フォトダイオード以外の受光素子であってもよい。例えば、第１受光素子PDPがフォトダイオードの場合、アノードの電圧がカソードの電圧よりも低くなるように逆バイアスの状態で使用される。
【0033】
第２受光素子PDNは、第２光信号Lnを受光し、第２電流信号ipdnを生成する。第２受光素子PDNは、第２光信号Lnを受光し、その受光した第２光信号Lnの信号強度が大きいほど、電流値が大きな第２電流信号ipdnを出力する。また、第２受光素子PDNは、受光した第２光信号Lnの信号強度が小さいほど、電流値が小さな第２電流信号ipdnを出力する。第２受光素子PDNは、第２光信号Lnの信号強度の振幅変化に応じて電流の振幅が変化する第２電流信号ipdnを出力する。第２受光素子PDNは、例えば、フォトダイオードである。第２受光素子PDNは、バイアス電圧Vpdが印加されるカソードと、受信回路１００の第２入力端子INNに接続されるアノードとを有する。第２受光素子PDNは、例えば、フォトダイオード以外の受光素子であってもよい。例えば、第２受光素子PDNがフォトダイオードの場合、アノードの電圧がカソードの電圧よりも低くなるように逆バイアスの状態で使用される。
【0034】
受信回路１００は、第１電流信号ipdp及び第２電流信号ipdnに応じて差動電圧信号voutp, voutnを生成する。差動電圧信号voutp, voutnは、第１電圧信号voutpと第２電圧信号voutnとによって構成される。例えば、第１電圧信号voutpは、差動電圧信号voutp, voutnの正相成分となっており、第２電圧信号voutnは、差動電圧信号voutp, voutnの逆相成分となっている。例えば、第１光信号Lpおよび第２光信号Lnが一対の相補信号であり、それぞれ互いの位相が反転しているとき、一対の第１電流信号ipdp及び第２電流信号ipdnは、互いの位相が反転した一対の相補信号となり、一つの差動電流信号を構成する。すなわち、例えば、第１電流信号ipdpは、差動電流信号の正相成分に相当し、第２電流信号ipdnは、差動電流信号の逆相成分に相当する。第２電流信号ipdnは、第１電流信号ipdpの位相と１８０°異なる位相を有する。第１電流信号ipdp及び第２電流信号ipdnは、一つの差動入力電流ipdp, ipdnを構成する。例えば、第１電流信号ipdpの値（電流値）が増加するときに第２電流信号ipdnの値は減少し、第１電流信号ipdpがの値が減少するときに第２電流信号ipdnの値は増加する。また、第１電流信号ipdpの値が最大値（ピーク値）に達するときに第２電流信号ipdnの値は最小値（ボトム値）に達し、第１電流信号ipdpの値がボトム値に達するときに第２電流信号ipdnの値はピーク値に達する。第２電流信号ipdnは、第１電流信号ipdpの振幅と同じ大きさの振幅を有し、第１電流信号ipdpの時間平均（平均値）と同じ大きさの平均値を有することが好ましい。このように、第１電流信号ipdpおよび第２電流信号ipdnは、一対の相補信号となっている。
【0035】
受信回路１００は、第１受光素子PDPが接続される第１入力端子INPと、第２受光素子PDNが接続される第２入力端子INNと、を備える。
【0036】
第１入力端子INPは、例えば、受信回路１００外部の第１受光素子PDPに電気的に接続されている。第１入力端子INPは、例えば、第１受光素子PDPから第１電流信号ipdpを受ける。例えば、受信回路１００が、集積回路として半導体チップ上に形成されたとき、第１入力端子INPは、集積回路のパッドである。例えば、第１入力端子INPは、ボンディングワイヤを介して第１受光素子PDPのアノードと電気的に接続される。
【0037】
第２入力端子INNは、例えば、受信回路１００外部の第２受光素子PDNに電気的に接続されている。第２入力端子INNは、例えば、第２受光素子PDNから第２電流信号ipdnを受ける。例えば、受信回路１００が、集積回路として半導体チップ上に形成されたとき、第２入力端子INNは、集積回路のパッドである。例えば、第２入力端子INNは、ボンディングワイヤを介して第２受光素子PDNのアノードと電気的に接続される。
【0038】
図２は、第１実施形態に係る受信回路の構成例を示す図である。図２に示す受信回路１０１は、受信回路１００（図１）の一例である。受信回路１０１は、電流引抜回路３０、差動振幅調整回路１０及び差動ＴＩＡ回路２０を備える。ＴＩＡは、トランスインピーダンスアンプの略語である。
【0039】
電流引抜回路３０は、第１電流信号ipdpが第１入力端子INPを介して入力され、かつ、第２電流信号ipdnが第２入力端子INNを介して入力される。電流引抜回路３０は、第１電流信号ipdpから第１直流電流（第１帰還電流Iaocpともいう）を引き抜き、かつ、第２電流信号ipdnから第２直流電流（第２帰還電流Iaocnともいう）を引き抜くことで、第１差動電流信号iinp, iinnを生成する。電流引抜回路３０は、第１電流信号ipdpから第１帰還電流Iaocpを引き抜くことで、第１差動電流信号iinp, iinnの正相成分の第１入力電流iinpを生成する。電流引抜回路３０は、第２電流信号ipdnから第２帰還電流Iaocnを引き抜くことで、第１差動電流信号iinp, iinnの逆相成分の第２入力電流iinnを生成する。第１電流信号ipdpは、情報伝達のため時間と共に変化する交流成分と、時間平均値に相当する直流成分(DC成分)と、を含む。第１帰還電流Iaocpの大きさを第１電流信号ipdpの直流成分の大きさと同じにすることによって、第１入力電流iinpは、第１電流信号ipdpの交流成分と等しくなる。また、第２電流信号ipdnは、情報伝達のため時間と共に変化する交流成分と、時間平均値に相当する直流成分と、を含む。第２帰還電流Iaocnの大きさを第２電流信号ipdnの直流成分の大きさと同じにすることによって、第２入力電流iinnは、第２電流信号ipdnの交流成分と等しくなる。
【0040】
電流引抜回路３０は、第１帰還電流Iaocpを生成する第１引抜電流源３１と、第２帰還電流Iaocnを生成する第２引抜電流源３２と、を含む。第１引抜電流源３１は、入力される第１引抜制御電圧（第１帰還制御電圧Vaocpともいう）の値に応じて、第１帰還電流Iaocpの値を変化させる。第２引抜電流源３２は、入力される第２引抜制御電圧（第２帰還制御電圧Vaocnともいう）の値に応じて、第２帰還電流Iaocnの値を変化させる。
【0041】
なお、信号の固有名において先頭のIまたはiは電流を表す。大文字のIは、ＤＣ（直流）電流を表す。小文字のiは、ＡＣ（交流）成分を含む信号電流を表す。信号電流がＡＣ成分のみを含む場合あるいはＡＣ成分およびＤＣ成分を含む場合のいずれも、固有名の先頭は、小文字のiによって表記される。また、信号の固有名において先頭のVまたはvは電圧を表す。大文字のVは、ＤＣ電圧を表す。小文字vは、ＡＣ成分を含む信号電圧を表す。信号電圧がＡＣ成分のみを含む場合あるいはＡＣ成分およびＤＣ成分を含む場合のいずれも、固有名の先頭は、小文字のvによって表記される。
【0042】
電流引抜回路３０によってＡＣ成分のみとなった第１入力電流iinp及び第２入力電流iinnは、差動振幅調整回路１０に入力される。
【0043】
差動振幅調整回路１０は、定電流回路１１、電流分流回路１２及び負荷回路１３を有する。電流分流回路１２は、電源配線VCCと定電流回路１１との間に接続され、負荷回路１３は、電源配線VCCと電流分流回路１２との間に接続されている。すなわち、定電流回路１１、電流分流回路１２および負荷回路１３は、この順に電源配線VCCとグランド配線との間に直列に接続されている。差動振幅調整回路１０は、第１差動電流信号iinp, iinnの振幅を調整して、振幅が調整された差動電流信号を第３差動電流信号icbp, icbnとして出力する。振幅の調整によって、第１差動電流信号iinp, iinnの大きさに対する第３差動電流信号icbp, icbnの大きさの比（電流利得）が変化する。差動振幅調整回路１０は、第１制御電圧Vgcpおよび第２制御電圧Vgcnに応じて電流利得をゼロから1まで可変する。電流利得は１以下となるので、第３差動電流信号icbp, icbnの振幅は、第１差動電流信号iinp, iinnの振幅と等しいか、それより小さくなる。したがって、差動振幅調整回路１０は、第１差動電流信号iinp, iinnを減衰させて、減衰した差動電流信号を第３差動電流信号icbp, icbnとして出力する。第１入力電流iinpは、定電流回路１１の第１入力ノードIN1に入力され、第２入力電流iinnは、定電流回路１１の第２入力ノードIN2に入力される。
【0044】
定電流回路１１は、第１差動電流信号iinp, iinnが入力される第１入力ノードIN1および第２入力ノードIN2と、第１入力ノードIN1に接続された第１電流源７と、第２入力ノードIN2に接続された第２電流源８と、を備える。第１電流源７は、第１入力ノードIN1とグランドとの間に接続され、一定の第１電流（第１定電流Ib1ともいう）を供給する。第２電流源８は、第２入力ノードIN2とグランドとの間に接続され、一定の第２電流（第２定電流Ib2ともいう）を供給する。第２定電流Ib2は、第１定電流Ib1の電流値と同じ電流値を有する。
【0045】
定電流回路１１は、第１差動電流信号iinp, iinnに応じて第２差動電流信号iep, ienを生成する。第２差動電流信号iep, ienの正相成分の電流iepは、第１定電流Ib1から第１入力電流iinpが差し引かれることで生成される。第1入力電流iinpと電流iepとの和が第１定電流Ib1と等しくなるため、例えば、第1入力電流iinpが大きくなると、電流iepは小さくなり、第1入力電流iinpが小さくなると、電流iepは大きくなる。すなわち、電流iepは、第1入力電流iinpの反転信号となる。第２差動電流信号iep, ienの逆相成分の電流ienは、第２定電流Ib2から第２入力電流iinnが差し引かれることで生成される。第２入力電流iinnと電流ienとの和が第２定電流Ib2と等しくなるため、例えば、第２入力電流iinnが大きくなると、電流ienは小さくなり、第２入力電流iinnが小さくなると、電流ienは大きくなる。すなわち、電流ienは、第２入力電流iinnの反転信号となる。したがって、第２差動電流信号iep, ienの正相成分の電流iepおよび逆相成分の電流ienが、第１差動電流信号iinp, iinnの正相成分（第１入力電流iinp）および逆相成分（第２入力電流iinn）に対してそれぞれ反転される。このため、第２差動電流信号iep, ienは、第１差動電流信号iinp, iinnの反転信号となっている。
【0046】
電流分流回路１２は、第２差動電流信号iep, ienから第３差動電流信号icbp, icbnを生成する。電流分流回路１２は、第１出力ノードOUT1、第２出力ノードOUT2、およびトランジスタQ1、Q2、Q3、Q4を備える。第３差動電流信号icbp, icbnは、第１出力ノードOUT1および第２出力ノードOUT2から出力される。トランジスタQ1は、第１入力ノードIN1と、第１出力ノードOUT1との間に接続される。トランジスタQ2は、第１入力ノードIN1と、第２出力ノードOUT2との間に接続される。トランジスタQ3は、第２入力ノードIN2と、第1出力ノードOUT1との間に接続される。トランジスタQ4は、第２入力ノードIN2と、第２出力ノードOUT2との間に接続される。トランジスタQ1、Q2、Q3、Q4は、互いに同じ電気的特性を有することが好ましい。
【0047】
電流分流回路１２は、第１制御電圧Vgcpおよび第２制御電圧Vgcnに応じて、第２差動電流信号iep, ienから分割された反転分流信号および非反転分流信号を互いに足し合わせる。電流分流回路１２は、反転分流信号および非反転分流信号を互いに足し合わせて第３差動電流信号icbp, icbnの振幅を第２差動電流信号iep, ienの振幅より小さく設定する。
【0048】
第２差動電流信号iep, ienから分割された反転分流信号は、トランジスタQ1のコレクタから出力される第１分流電流icq1およびトランジスタQ4のコレクタから出力される第４分流電流icq4に相当する。第２差動電流信号iep, ienから分割された非反転分流信号は、トランジスタQ2のコレクタから出力される第２分流電流icq2およびトランジスタQ3のコレクタから出力される第３分流電流icq3に相当する。
【0049】
トランジスタQ1は、ベースに第１制御電圧Vgcpが与えられ、エミッタが第１入力ノードIN1に接続され、コレクタが第１出力ノードOUT1に接続されている。トランジスタQ2は、ベースに第２制御電圧Vgcnが与えられ、エミッタが第１入力ノードIN1に接続され、コレクタが第２出力ノードOUT2に接続されている。これにより、電流iepが第１制御電圧Vgcpおよび第２制御電圧Vgcnに応じて第１分流電流icq1と第２分流電流icq2に分割される。トランジスタQ3は、ベースに第２制御電圧Vgcnが与えられ、エミッタが第２入力ノードIN2に接続され、コレクタが第１出力ノードOUT1に接続されている。トランジスタQ4は、ベースに第１制御電圧Vgcpが与えられ、エミッタが第２入力ノードIN2に接続され、コレクタが第２出力ノードOUT2に接続されている。これにより、電流ienが第１制御電圧Vgcpおよび第２制御電圧Vgcnに応じて第３分流電流icq3と第４分流電流icq4に分割される。
【0050】
負荷回路１３は、第１負荷抵抗素子RL1および第２負荷抵抗素子RL2を備える。第１負荷抵抗素子RL1は、第１出力ノードOUT1に接続され、例えば、電源配線VCCと第１出力ノードOUT1（トランジスタQ1のコレクタ）との間に接続される。第２負荷抵抗素子RL2は、第２出力ノードOUT2に接続され、例えば、電源配線VCCと第２出力ノードOUT2（トランジスタQ4のコレクタ）との間に接続される。第２負荷抵抗素子RL2は、例えば、第１負荷抵抗素子RL1の抵抗値と同じ抵抗値を有する。
【0051】
電流分流回路１２は、第１制御電圧Vgcpおよび第２制御電圧Vgcnにより、第１分流電流icq1と第３分流電流icq3の割合、および、第２分流電流icq2と第４分流電流icq4の割合を変化させる。第１分流電流icq1と第３分流電流icq3の割合は、第３差動電流信号icbp, icbnの正相成分の電流icbpの基となる。第２分流電流icq2と第４分流電流icq4の割合は、第３差動電流信号icbp, icbnの逆相成分の電流icbnの基となる。より詳細には、電流分流回路１２は、第１分流電流icq1が電流iepから分割される割合および第３分流電流icq3が電流ienから分割される割合を変化させることで、正相出力電流icbpの振幅を変化させる。電流分流回路１２は、第２分流電流icq2が電流iepから分割される割合および第４分流電流icq4が電流ienから分割される割合を変化させることで、逆相出力電流icbnの振幅を変化させる。
【0052】
第１制御電圧Vgcpは、例えば、トランジスタQ1およびトランジスタQ4が飽和しない程度の値に設定されていればよい。第２制御電圧Vgcnは、例えば、トランジスタQ2およびトランジスタQ3が飽和しない程度の値に設定されていればよい。差動振幅調整回路１０の電流利得を小さくするためには、第２制御電圧Vgcnの増加によって、第２分流電流icq2および第３分流電流icq3を増やし、第１制御電圧Vgcpの減少によって、第１分流電流icq1および第４分流電流icq4を減らせばよい。差動振幅調整回路１０の電流利得を大きくするためには、第２制御電圧Vgcnの減少によって、第２分流電流icq2および第３分流電流icq3を減らし、第１制御電圧Vgcpの増加によって、第１分流電流icq1および第４分流電流icq4を増やせばよい。なお、正確には、第１分流電流icq1から第４分流電流icq4の各分流電流の大きさは、第１制御電圧Vgcpと第２制御電圧Vgcnとの差電圧に応じて設定される。例えば、電流iepの3/4が第１分流電流icq1に分割され、電流iepの残り1/4が第２分流電流icq2に分割され、電流ienの3/4が第４分流電流icq4に分割され、電流ienの残り1/4が第３分流電流icq3に分割されると、第３差動電流信号icbp, icbnの振幅は第２差動電流信号iep, ienの振幅の1/2となる。例えば、電流iepの1/2が第１分流電流icq1に分割され、電流iepの残り1/2が第２分流電流icq2に分割され、電流ienの1/2が第４分流電流icq4に分割され、電流ienの残り1/2が第３分流電流icq3に分割されると、第３差動電流信号icbp, icbnの振幅はゼロとなる。なお、第３差動電流信号icbp, icbnは、第２差動電流信号iep, ienの反転信号となっている。
【0053】
差動振幅調整回路１０（電流分流回路１２）は、振幅の変化に対して動作点の変動が原理的に少ないため、周波数特性が比較的安定化している。例えば、上述したように第１分流電流icq1から第４分流電流icq4を流した状態で電流利得を調整できるので、トランジスタQ1からトランジスタQ4は、それぞれコレクタ－エミッタ間電圧の変動が少なく、高周波特性の変動が抑えられる。例えば、第１制御電圧Vgcpおよび第２制御電圧Vgcnを互いに等しくすることで、第１分流電流icq1と第３分流電流icq3とが互いに相殺され、第２分流電流icq2と第４分流電流icq4とが互いに相殺されて、電流利得をゼロにすることができる。第１制御電圧Vgcpおよび第２制御電圧Vgcnを互いに等しくすることは、トランジスタQ1からトランジスタQ4の各ベースを同電位にすることと同義である。
【0054】
しかしながら、電流分流回路１２は、第１分流電流icq1および第４分流電流icq4のみで振幅調整を行う2象限動作の回路と比べて、第１出力ノードOUT1および第２出力ノードOUT2のそれぞれに接続されるトランジスタの数が増えるため負荷容量が大きくなるおそれがある。
【0055】
本実施形態では、入力インピーダンスを低く設定できる差動ＴＩＡ回路２０が、差動振幅調整回路１０（電流分流回路１２）の次段に接続されている。これにより、電流分流回路１２から出力される電流（第３差動電流信号icbp, icbn）によって低入力インピーダンスの差動ＴＩＡ回路２０が駆動される。このため、出力電圧の変化が小さく、出力電圧は第１出力ノードOUT1および第２出力ノードOUT2の負荷容量の影響を受け難くなっている。したがって、受信回路１０１の周波数特性の劣化が抑制され、ひいては、電流利得を変化させる際の周波数特性の変動が低減する。
【0056】
差動ＴＩＡ回路２０は、振幅調整された第３差動電流信号icbp, icbnを、差動電圧信号voutp, voutnに変換する。差動ＴＩＡ回路２０は、第３差動電流信号icbp, icbnが入力される第３入力ノードIN3および第４入力ノードIN4と、差動電圧信号voutp, voutnを出力する第１出力端子OUTPおよび第２出力端子OUTNと、を備える。第３入力ノードIN3は、第１出力ノードOUT1に接続され、第４入力ノードIN4は、第２出力ノードOUT2に接続されている。
【0057】
差動ＴＩＡ回路２０は、第３入力ノードIN3にベースが接続されるトランジスタQ5と、第４入力ノードIN4にベースが接続されるトランジスタQ6と、をさらに備える。トランジスタQ5のコレクタは、第２出力端子OUTNに接続され、トランジスタQ6のコレクタは、第１出力端子OUTPに接続されている。トランジスタQ5のエミッタとトランジスタQ6のエミッタは、互いに接続され、第３電流源９に接続されている。トランジスタQ5およびトランジスタQ6は、互いに同じ電気的特性を有することが好ましい。
【0058】
差動ＴＩＡ回路２０は、第３入力ノードIN3と第２出力端子OUTNとの間に接続される第１帰還抵抗素子RF1と、第４入力ノードIN4と第１出力端子OUTPとの間に接続される第２帰還抵抗素子RF2と、をさらに備える。第１帰還抵抗素子RF1は、トランジスタQ5のベース－コレクタ間に接続される。第２帰還抵抗素子RF2は、トランジスタQ6のベース－コレクタ間に接続される。第２帰還抵抗素子RF2は、第１帰還抵抗素子RF1の抵抗値と同じ抵抗値を有することが好ましい。
【0059】
差動ＴＩＡ回路２０が差動振幅調整回路１０に接続される回路では、第１帰還抵抗素子RF1の両端のノード電圧Va, Vbおよび第２帰還抵抗素子RF2の両端のノード電圧Va', Vb'の各電圧値は、互いに等しくなるように設定することが好ましい。なお、ノード電圧Va, Vb, Va', Vb'は、第３入力ノードIN3、第２出力端子OUTN、第４入力ノードIN4、および第１出力端子OUTPのそれぞれの平均電圧(DC電圧)を表している。例えば、ノード電圧Vaとノード電圧Vbが互いに異なる場合、第１帰還抵抗素子RF1に電流が流れて電圧降下を生じ、差動ＴＩＡ回路２０の動作点が最適値からずれてしまい、周波数特性の劣化を招くおそれがある。また、ノード電圧Vaとノード電圧Va'との差は、差動増幅回路の入力オフセットに相当するので、差動ＴＩＡ回路２０の線形動作範囲を狭くする。
【0060】
したがって、本実施形態では、第１出力ノードOUT1、第２出力ノードOUT2、第１出力端子OUTPおよび第２出力端子OUTNのそれぞれの平均電圧は、互いに等しくなるように設定されている。これにより、差動ＴＩＡ回路２０の動作点の最適値からのずれが抑制されるので、電流利得を変化させる際の周波数特性の変動を低減可能な受信回路１００および光受信回路２００を提供できる。平均電圧とは、信号の電圧の瞬時値を所定時間（例えば、１周期から数ミリ秒までの間の時間）で平均した値をいう。例えば、平均電圧は、信号の電圧変化におけるDC成分に相当する。
【0061】
差動ＴＩＡ回路２０は、第３電流源９、第３負荷抵抗素子RL3および第４負荷抵抗素子RL4をさらに備える。第３電流源９は、一定の第３電流（第３定電流Ib3ともいう）を供給する。第３電流源９は、トランジスタQ5のエミッタとトランジスタQ6のエミッタとが互いに接続された共通接続ノードと、グランド配線との間に接続されている。第４負荷抵抗素子RL4は、第３負荷抵抗素子RL3の抵抗値と同じ抵抗値を有することが好ましい。第３負荷抵抗素子RL3の一端は、トランジスタQ5のコレクタに接続されている。第４負荷抵抗素子RL4の一端は、トランジスタQ6のコレクタに接続されている。第３負荷抵抗素子RL3の他端は、第４負荷抵抗素子RL4の他端に接続されている。
【0062】
第３定電流Ib3は、第３負荷抵抗素子RL3に流れる平均電流と第４負荷抵抗素子RL4に流れる平均電流との和に等しくなるように設定されている。これにより、差動ＴＩＡ回路２０の動作点の最適値からのずれがさらに抑制されるので、電流利得を変化させる際の周波数特性の変動をさらに低減できる。平均電流とは、信号の電流の瞬時値を所定時間（例えば、１周期から数ミリ秒の間の時間）で平均した値をいう。例えば、平均電流は、信号の電流変化におけるDC成分に相当する。
【0063】
差動ＴＩＡ回路２０は、第５負荷抵抗素子RCをさらに備える。第５負荷抵抗素子RCは、一端が第３負荷抵抗素子RL3の他端と第４負荷抵抗素子RL4の他端とに接続され、他端が電源配線VCCに接続されている。第５負荷抵抗素子RCの抵抗値によって、ノード電圧Vb, Vb'を所望の値に設定できる。
【0064】
ノード電圧Va, Vb, Va', Vb'を互いに一致させるため、負荷抵抗素子RL1, RL2, RL3, RL4の電圧降下量を揃えるようにする。すなわち、条件式「RL1×Ib1=RL2×Ib2=RC×Ib3+RL3×Ib3／2=RC×Ib3+ RL4×Ib3／2」を満たすように、第1定電流Ib1、第２定電流Ib2、および第３定電流Ib3の各電流値は設定されていることが好ましい。また、温度や電源電圧の変動の影響を低減するため、受信回路１０１は、第1定電流Ib1、第２定電流Ib2、および第３定電流Ib3の環境変動に対する補償機能を備えていてもよい。
【0065】
一方、差動振幅調整回路１０に入力される第１差動電流信号iinp, iinnがＤＣ成分を含むと、当該ＤＣ成分によって第３差動電流信号icbp, icbnにオフセット電流が生じ、ノード電圧Vaとノード電圧Va'との間に差電圧(オフセット電圧)が生じてしまう。電流引抜回路３０が第１帰還制御電圧Vaocpおよび第２帰還制御電圧Vaocnに応じて第１帰還電流Iaocpおよび第２帰還電流Iaocnを流すことで当該ＤＣ成分を除去し、ノード電圧Vaとノード電圧Va'との間のオフセット電圧が抑制される。これにより、電流利得を変化させる際の受信回路１０１の周波数特性の変動をさらに低減できる。
【0066】
図３及び図４は、回路シミュレーションによって求めたＯ／Ｅ応答の周波数特性を示す（Ｏ／Ｅ：Optical signal / Electrical signal）。第１制御電圧Vgcpを固定し、第２制御電圧Vgcnを調整することで、電流利得を、高利得high、中利得mid、低利得lowの3段階のレベルに変化させた。上述したように、電流利得が小さくなるほど第３差動電流信号icbp, icbnの振幅は小さくなり、差動電圧信号voutp, voutnの振幅は小さくなる。
【0067】
図３の縦軸は、高利得Highの1GHzの利得の値を基準値として、各レベルの利得を規格化した値である。図３によれば、高利得highと低利得lowとの間で20dB以上の利得の可変幅が得られている。図４の縦軸は、高利得high、中利得mid、低利得lowの各レベルでの1GHzの利得の値をそれぞれ基準値として、各レベルの利得を規格化した値である。図４によれば、高利得high、中利得mid、低利得lowの各レベルの周波数特性は、ほぼ重なっており、利得の変化による周波数特性の変動が少ないことが分かる。つまり、電流利得を変化させる際の周波数特性の変動が好適に低減されている。
【0068】
図５は、差動振幅調整回路１０の直流動作における入出力特性を示している。第１入力電流Iinpと第２入力電流Iinnとの差Iinp-Iinnを-1mAから+1mAまでスイープしたときの正相出力電流Icbpおよび逆相出力電流Icbnの変化を示すグラフである。なお、第１入力電流Iinp、第２入力電流Iinn、正相出力電流Icbpおよび逆相出力電流Icbnは、いずれも直流電流を表している。縦軸は、最大利得時（高利得high）の正相出力電流Icbpおよび逆相出力電流Icbnの大きさを1としている。図５は、利得設定を、高利得high、中利得mid、低利得lowの3段階のレベルに変えたときの結果を示している。図５によれば、利得設定を変えることによって、正相出力電流Icbpと逆相出力電流Icbnとの差電圧が調整される。図５は、直流動作における入力信号と出力信号との関係を示しているが、第１差動電流信号iinp, iinnと第３差動電流信号icbp, icbnとの関係も同様となる。図６は、図５の各利得設定での第１制御電圧Vgcpと第２制御電圧Vgcnとの差電圧を示す図である。図５の各利得設定では、第１制御電圧Vgcpを固定し、当該差電圧が図６に示される値になるように第２制御電圧Vgcnを変化させた。上述したように、電流利得は、第１制御電圧Vgcpおよび第２制御電圧Vgcnの個々の電圧値にではなく、それらの差電圧Vgcp-Vgcnに応じて設定される。
【0069】
図７は、差動振幅調整回路１０の利得を制御する制御回路を示す図である。制御回路５０は、例えば、差動電圧信号voutp, voutnの振幅を検知し、その検知結果に応じて第１制御電圧Vgcpおよび第２制御電圧Vgcnを生成する。制御回路５０は、受信回路１００の内部に備えられた回路でもよいし、受信回路１００の外部に備えられた回路でもよい。制御回路５０が受信回路１００の外部に備えられた場合は、例えば、制御回路５０は、受信回路１００の第１出力端子OUTPおよび第２出力端子OUTNに接続され、生成した第１制御電圧Vgcpおよび第２制御電圧Vgcnを受信回路１００に供給する。
【0070】
図８は、制御回路の構成例を示す図である。制御回路５０は、ピーク検出回路５２、平均値検出回路５３、アンプ５４および差動増幅回路５５を含む。制御回路５０は、差動電圧信号voutp, voutnを受けるためのノードN2およびノードN3を備える。例えば、ノードN2に第１電圧信号voutpが入力され、ノードN3に第２電圧信号voutnが入力される。
【0071】
ピーク検出回路５２は、第１電圧信号voutpと第２電圧信号voutnとの差電圧（電圧vdiff2）のピーク値を検出し、検出したピーク値に応じた大きさの電圧を出力する。ピーク検出回路５２は、検出したピーク値に変化がなければ、出力電圧を保持する。平均値検出回路５３は、電圧vdiff2の時間に関する平均値（直流成分の大きさ）を検出し、検出した平均値に応じた大きさの電圧を出力する。アンプ５４は、ピーク検出回路５２の出力電圧と平均値検出回路５３の出力電圧との差に応じた電圧（電圧vdiff2の振幅値の半分）を出力する。したがって、アンプ５４が出力する電圧は、電圧vdiff2の振幅値に応じた電圧となる。アンプ５４は、例えば、オペアンプあるいは差動増幅回路であってもよい。なお、ピーク検出回路５２は、第１電圧信号voutpと第２電圧信号voutnのピーク値を検出してもよく、平均値検出回路５３は、第１電圧信号voutpと第２電圧信号voutnの平均値を検出してもよい。それにより、アンプ５４が出力する電圧は、第１電圧信号voutpと第２電圧信号voutnの振幅値に応じた電圧となる。第１電圧信号voutpと第２電圧信号voutnの振幅値は、電圧vdiff2の振幅値の半分となっている。
【0072】
差動増幅回路５５は、アンプ５４が出力する電圧を参照電圧Vagcrefと比較する。差動増幅回路５５は、アンプ５４が出力する電圧が参照電圧Vagcrefよりも低いときは、第１制御電圧Vgcpを増やすとともに第２制御電圧Vgcnを減らして、受信回路１０１の利得を増やす（正相出力電流icbpおよび逆相出力電流icbnの振幅を大きくする）。一方、差動増幅回路５５は、アンプ５４が出力する電圧が参照電圧Vagcrefよりも高いときは、第１制御電圧Vgcpを減らすとともに第２制御電圧Vgcnを増やして、受信回路１０１の利得を減らす（正相出力電流icbpおよび逆相出力電流icbnの振幅を小さくする）。これにより、差動電圧信号voutp, voutnの振幅は、参照電圧Vagcrefに応じて設定される値よりも大きくならないよう制限される。なお、上記にて「利得」と称したが、第３差動電流信号icbp, icbnの振幅は、第１差動電流信号iinp, iinnの振幅と等しいか、それよりも小さく設定される。第１差動電流信号iinp, iinnの振幅は、第１入力電流iinpと第２入力電流iinnとの差（差電流）の振幅に相当する。第３差動電流信号icbp, icbnの振幅は、正相出力電流icbpと逆相出力電流icpnとの差（差電流）に相当する。
【0073】
図９は、第２実施形態に係る受信回路の構成例を示す図である。第２実施形態において、第１実施形態と同様の構成、作用及び効果についての説明は、上述の説明を援用することで省略又は簡略する。図９に示す受信回路１０２は、受信回路１００（図１）の一例である。
【0074】
図９（第２実施形態）では、図２（第１実施形態）に対して、第１電流源７、第２電流源８および第３電流源９が、それぞれ、トランジスタと抵抗で示されている。また、第１電流源７、第２電流源８および第３電流源９の各トランジスタのベース電圧及びベース電流を供給する基準電流回路４０が示されている。また、第１帰還制御電圧Vaocpおよび第２帰還制御電圧Vaocnを、二つのオペアンプ７１，７２により生成するＡＯＣ（Automatic Offset Control）回路７０が示されている。ＡＯＣ回路７０は、帰還制御回路の一例である。また、ＡＯＣ回路７０の基準電圧Vrefを生成する基準電圧回路６０が示されている。基準電圧回路６０のベース電圧（入力電圧）は、基準電流回路４０から供給されている。
【0075】
受信回路１０２は、基準電流回路４０、基準電圧回路６０及びＡＯＣ回路７０をさらに備える。
【0076】
基準電流回路４０は、基準電流Irefを生成する。基準電流回路４０は、電流源４１とトランジスタQ11と抵抗RB5との直列回路を含む。第１電流源７は、第１定電流Ib1を供給する第１トランジスタQ7と、第１トランジスタQ7のエミッタに直列に接続される抵抗RB1と、を含む。第２電流源８は、第２定電流Ib2を供給する第２トランジスタQ8と、第２トランジスタQ8のエミッタに直列に接続される抵抗RB2と、を含む。第３電流源９は、第３定電流Ib3を供給する第３トランジスタQ9と、第３トランジスタQ9のエミッタに直列に接続される抵抗RB3と、を含む。基準電流回路４０は、例えば、第１定電流Ib1、第２定電流Ib2および第３定電流Ib3の温度又は電源電圧に対する変化が基準電流Irefの温度又は電源電圧に対する変化と等しくなるように、第１トランジスタQ7、第２トランジスタQ８および第３トランジスタQ9の各ベースにベース電圧およびベース電流を供給する。
【0077】
第１定電流Ib1、第２定電流Ib2および第３定電流Ib3を供給する第１トランジスタQ7、第２トランジスタQ8および第３トランジスタQ9は、それぞれ、基準電流回路４０とカレントミラー回路を形成している。より詳細には、基準電流回路４０は、第1電流源７とカレントミラー回路を構成する。それにより、第１定電流Ib1は基準電流Irefの大きさに比例した大きさに設定することができる。例えば、第１トランジスタQ7がトランジスタQ11の構成と同じ構成によって形成されているとき、第１トランジスタQ7のサイズとトランジスタQ11のサイズとの比によって比例定数を設定することができる。同様に、基準電流回路４０は、第２電流源８および第３電流源９のそれぞれとカレントミラー回路を構成する。それにより、第２定電流Ib2および第３定電流Ib3は、それぞれ、基準電流Irefの大きさに比例した大きさに設定することができる。これにより、上述の条件式を満たすことにより、ノード電圧Va, Vb, Va', Vb'は、互いに等しくなるように調整されるので、電流利得を変化させる際の周波数特性の変動を低減できる。
【0078】
ＡＯＣ回路７０は、第３入力ノードIN3のノード電圧Vaと第４入力ノードIN4のノード電圧Va'がそれぞれ基準電圧Vrefと同じになるように、第１帰還電流Iaocpと第２帰還電流Iaocnの大きさを制御する。基準電圧Vrefは、差動振幅調整回路１０にＤＣ入力が無い時のノード電圧Va, Va'に等しい。したがって、第３入力ノードIN3のノード電圧Vaと第４入力ノードIN4のノード電圧Va'がそれぞれ基準電圧Vrefと同じになるように第１帰還電流Iaocpと第２帰還電流Iaocnを制御することにより、差動振幅調整回路１０にはAC成分のみが入力される。ＡＯＣ回路７０は、ノード電圧Va, Va'のそれぞれと基準電圧Vrefとの差分に応じて、第１帰還制御電圧Vaocpおよび第２帰還制御電圧Vaocnを負帰還制御により生成する。これにより、ノード電圧Va, Va'は、基準電圧Vrefに保たれる。ＡＯＣ回路７０と電流引抜回路３０の働きにより、第１受光素子PDP及び第２受光素子PDNのＤＣ電流が入力されないよう制御され、差動振幅調整回路１０の動作点の最適状態からのずれが低減される。これにより、電流利得を変化させる際の周波数特性の変動を低減できる。
【0079】
オペアンプ７１，７２の利得は、十分に大きな値であればよく、例えば、一般的なオペアンプの利得である数千程度であれば十分である。
【0080】
基準電圧回路６０は、基準電流回路４０とカレントミラー回路を形成することで、電流（第４定電流Ib4ともいう）を生成する。第１定電流Ib1、第２定電流Ib2、第３定電流Ib3、および第４定電流Ib4のそれぞれを供給するすべての電流源が、温度又は電源電圧の変動に対して同一方向に、第１定電流Ib1、第２定電流Ib2、第３定電流Ib3、および第４定電流Ib4を変化させる。これにより、ノード電圧Va, Vb, Va', Vb'の相互のずれが防止される。
【0081】
図１０は、第３実施形態に係る受信回路の構成例を示す図である。第３実施形態において、第１及び第２実施形態と同様の構成、作用及び効果についての説明は、上述の説明を援用することで省略又は簡略する。図１０に示す受信回路１０３は、受信回路１００（図１）の一例である。
【0082】
図１０（第３実施形態）の基準電圧回路６０は、図９（第２実施形態）の基準電圧回路６０に対して、トランジスタQ12が追加されている。より詳細には、トランジスタQ12のコレクタは、負荷抵抗素子RL5に接続され、トランジスタQ12のエミッタは、トランジスタQ10のコレクタに接続される。基準電圧VrefはトランジスタQ12のコレクタで生成される。トランジスタQ12の追加によって、基準電圧回路６０における電源配線VCCとグランドとの間の接続構成は、差動振幅調整回路１０における電源配線VCCとグランドとの間の接続構成と一致する。すなわち、負荷抵抗素子RL5が負荷抵抗素子RL2に、トランジスタQ12がトランジスタQ4に、トランジスタQ10がトランジスタQ8に、抵抗RB4が抵抗RB2に、それぞれ対応する。このように両回路構成を互いに一致させることで、温度又は電源電圧の変動に対する基準電圧Vrefとノード電圧Va, Va'の動きを合わせられるので、精度よく補償動作を行うことができる。これにより、利得を変化させる際の周波数特性の変動をより低減できる。
【0083】
図１０の構成では、電流分流回路１２は、トランジスタQ7のコレクタに接続されるトランジスタQ1と、トランジスタQ8のコレクタに接続されるトランジスタQ4と、を含む。トランジスタQ1は、第４トランジスタの一例である。トランジスタQ4は、第５トランジスタの一例である。一方、基準電圧回路６０は、トランジスタQ7、トランジスタQ8およびトランジスタQ9の各ベースにベースが接続されるトランジスタQ10と、トランジスタQ10のコレクタに接続されるトランジスタQ12と、を含む。トランジスタQ10は、第６トランジスタの一例である。トランジスタQ12は、第７トランジスタの一例である。これにより、基準電圧回路６０は、電源配線VCCとグランドとの間において、差動振幅調整回路１０における電源配線VCCとグランドとの間の接続構成と同じ接続構成を有する。
【0084】
また、図１０の構成では、負荷回路１３は、トランジスタQ1のコレクタに接続される第１負荷抵抗素子RL1と、トランジスタQ4のコレクタに接続される第２負荷抵抗素子RL2と、を含む。定電流回路１１は、トランジスタQ7のエミッタに接続される抵抗RB1と、トランジスタQ8のエミッタに接続される抵抗RB2と、を含む。一方、基準電圧回路６０は、トランジスタQ12のコレクタに接続される負荷抵抗素子RL5と、トランジスタQ10のエミッタに接続される抵抗RB4と、を含む。これにより、基準電圧回路６０は、電源配線VCCとグランドとの間において、差動振幅調整回路１０における電源配線VCCとグランドとの間の接続構成と同じ接続構成を有する。
【符号の説明】
【0085】
１０ 差動振幅調整回路
１１ 定電流回路
１２ 電流分流回路
１３ 負荷回路
２０ 差動ＴＩＡ回路
３０ 電流引抜回路
４０ 基準電流回路
５０ 制御回路
６０ 基準電圧回路
７０ ＡＯＣ回路（帰還制御回路）
１００，１０１，１０２，１０３ 受信回路
２００ 光受信回路
PDP，PDN 受光素子
１１ 定電流回路
１２ 電流分流回路
１３ 負荷回路
２０ 差動ＴＩＡ回路
３０ 電流引抜回路
４０ 基準電流回路
５０ 制御回路
６０ 基準電圧回路
７０ ＡＯＣ回路（帰還制御回路）
１００，１０１，１０２，１０３ 受信回路
２００ 光受信回路
PDP，PDN 受光素子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】