(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024082342
(43)【公開日】2024-06-20
(54)【発明の名称】電界効果トランジスタ
(51)【国際特許分類】
H01L 21/338 20060101AFI20240613BHJP
H03F 3/24 20060101ALI20240613BHJP
【FI】
H01L29/80 R
H01L29/80 L
H01L29/80 H
H03F3/24
【審査請求】未請求
【請求項の数】5
【出願形態】OL
(21)【出願番号】P 2022196126
(22)【出願日】2022-12-08
【国等の委託研究の成果に係る記載事項】(出願人による申告)令和3年度 国立研究開発法人情報通信研究機構「革新的情報通信技術研究開発委託研究/Beyond5Gに資するワイドバンドギャップ半導体高出力デバイス技術/回路技術の研究開発」、産業技術力強化法第17条の適用を受ける特許出願
(71)【出願人】
【識別番号】504139662
【氏名又は名称】国立大学法人東海国立大学機構
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(72)【発明者】
【氏名】作野 圭一
(72)【発明者】
【氏名】原 信二
(72)【発明者】
【氏名】末松 英治
【テーマコード(参考)】
5F102
5J500
【Fターム(参考)】
5F102FA07
5F102GA16
5F102GA18
5F102GB01
5F102GB02
5F102GC01
5F102GD01
5F102GJ03
5F102GJ04
5F102GJ05
5F102GL04
5F102GM04
5F102GQ01
5F102GS09
5J500AA04
5J500AA41
5J500AC36
5J500AC54
5J500AC62
5J500AC87
5J500AC92
5J500AF16
5J500AH09
5J500AH24
5J500AH30
5J500AK68
5J500AM19
5J500AQ03
5J500AS14
(57)【要約】
【課題】最大有能電力利得を向上できる電界効果トランジスタを提供する。
【解決手段】電界効果トランジスタ1は、ソース電極S1a,S1bと、ドレイン電極D1と、信号が入力される一端と、他端と、を有するゲートフィンガー10a,10bと、ゲートフィンガー10a,10bの他端に接続されたインピーダンス素子18a,18bと、を備える。ゲートフィンガー10a,10bの他端からインピーダンス素子18a,18bを見たインピーダンスは、容量性または誘導性である。
【選択図】
図3
【特許請求の範囲】
【請求項1】
ソース電極と、
ドレイン電極と、
信号が入力される一端と、他端と、を有するゲートフィンガーと、
前記ゲートフィンガーの他端に接続されたインピーダンス素子と、を備え、
前記ゲートフィンガーの他端から前記インピーダンス素子を見たインピーダンスは、容量性または誘導性である、
ことを特徴とする電界効果トランジスタ。
【請求項2】
前記インピーダンス素子は、
前記ゲートフィンガーの他端に接続された一端と、他端と、を有する伝送線路と、
前記伝送線路の他端と、接地または前記ソース電極との間に接続された容量素子と、
を有する、ことを特徴とする請求項1に記載の電界効果トランジスタ。
【請求項3】
前記インピーダンス素子は、前記ゲートフィンガーの他端と、接地または前記ソース電極との間に接続された容量素子である、
ことを特徴とする請求項1に記載の電界効果トランジスタ。
【請求項4】
前記インピーダンス素子は、オープンスタブである、
ことを特徴とする請求項1に記載の電界効果トランジスタ。
【請求項5】
前記ゲートフィンガーの他端から前記インピーダンス素子を見たインピーダンスは、直流において開放インピーダンスである、
ことを特徴とする請求項1から4のいずれかに記載の電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、高周波用の電界効果トランジスタ(FET)に関する。
【背景技術】
【0002】
近年、無線通信システムや無線電力伝送システムの開発が進められている。これらのシステムには、高周波用の増幅素子が必要である。例えば、特許文献1は、高周波用のMOSFETを開示する。
【先行技術文献】
【特許文献】
【0003】
【発明の概要】
【発明が解決しようとする課題】
【0004】
従来の電界効果トランジスタでは、ゲート幅が大きくなるほど最大有能電力利得(MAG:Maximum Available power Gain)が低下する。MAGを向上させることが望まれる。
【0005】
本開示はこうした課題に鑑みてなされたものであり、その例示的な目的の一つは、最大有能電力利得を向上できる電界効果トランジスタを提供することにある。
【課題を解決するための手段】
【0006】
上記課題を解決するために、本開示のある態様の電界効果トランジスタは、ソース電極と、ドレイン電極と、信号が入力される一端と、他端と、を有するゲートフィンガーと、ゲートフィンガーの他端に接続されたインピーダンス素子と、を備える。ゲートフィンガーの他端からインピーダンス素子を見たインピーダンスは、容量性または誘導性である。
【0007】
なお、以上の構成要素の任意の組み合わせや、本開示の構成要素や表現を方法、システムなどの間で相互に置換したものもまた、本開示の態様として有効である。
【発明の効果】
【0008】
本開示によれば、最大有能電力利得を向上できる電界効果トランジスタを提供できる。
【図面の簡単な説明】
【0009】
【
図1】比較例の電界効果トランジスタの構成を示す平面図である。
【
図2】
図1の電界効果トランジスタにおけるMAGの周波数依存性を示す図である。
【
図3】実施の形態の電界効果トランジスタの構成を示す図である。
【
図4】
図3の電界効果トランジスタの回路モデルを示す図である。
【
図5】シミュレーションのための
図3のインピーダンス素子の回路図である。
【
図6】実施の形態の電界効果トランジスタと比較例の電界効果トランジスタにおける高周波特性を示す図である。
【
図7】実施の形態の電界効果トランジスタと比較例の電界効果トランジスタにおける高周波特性の別の例を示す図である。
【
図8】実施の形態の電界効果トランジスタと比較例の電界効果トランジスタにおけるMAGの周波数依存性の測定結果を示す図である。
【
図9】実施の形態の電界効果トランジスタの別の構成例を示す平面図である。
【
図10】実施の形態の電界効果トランジスタのさらに別の構成例を示す平面図である。
【発明を実施するための形態】
【0010】
本発明者らは、マイクロ波帯およびミリ波帯の高周波用の電界効果トランジスタについて研究し、以下の知見を得た。
図1は、比較例の電界効果トランジスタ100の構成を示す平面図である。電界効果トランジスタ100は、ゲート電極G1、ソース電極S1a、ソース電極S1b、およびドレイン電極D1を備える。
【0011】
ゲート電極G1は、ゲートフィンガー10aおよびゲートフィンガー10bを有する。以下、適宜、ゲートフィンガー10aおよびゲートフィンガー10bを総称して「ゲートフィンガー10」と呼ぶ。2つのゲートフィンガー10の一端は接続部12に接続される。接続部12は、高周波信号の信号入力端を構成する。信号入力端の反対側のゲートフィンガー10の端部は、開放されている。ゲートフィンガー10の幅をゲートフィンガー幅Wgとする。電界効果トランジスタ100は、公知の構成を有するため、これ以上の詳細な説明は省略する。
【0012】
図2は、
図1の電界効果トランジスタ100におけるMAGの周波数依存性を示す。この例では、電界効果トランジスタ100は、HEMT(High Electron Mobility Transistor)である。
図2は、ゲート長0.25μm、ゲートフィンガー幅Wg=50μm、100μm、または200μm、ゲートフィンガー数が2であるGaN HEMTの測定値を示す。バイアス条件は、Vds=28V、Ids=100mA/mmである。
【0013】
図2に示すように、比較例の電界効果トランジスタ100では、例えば、概ね10GHz以上の高周波帯域において、ゲートフィンガー幅Wgが大きくなるにつれてMAGが低下する。
【0014】
本発明者らは、考察と分析を重ねた結果、ゲートフィンガー幅Wgが大きくなるほどMAGが低下する現象は、ゲートフィンガー10の分布定数線路としての振る舞いが、ゲートフィンガー幅Wgが大きいほど顕在化することが主要因の1つであることを見出した。
【0015】
本発明者らは、これらの知見に基づいてさらに研究を重ね、ゲートフィンガー10における信号入力端の反対側の端部、即ちゲートフィンガー10の先端にインピーダンス素子を接続することで、ゲートフィンガー10の分布定数線路としての振る舞いを有効活用でき、所定の周波数帯域でMAGを改善できることを見出した。実施の形態は、このような思索に基づいて案出されたもので、以下にその具体的な構成を説明する。
【0016】
以下、図面を参照しながら、本開示を実施するための形態について詳細に説明する。なお、説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。
【0017】
図3は、実施の形態の電界効果トランジスタ1の構成を示す。
図3(a)は、電界効果トランジスタ1の平面図であり、
図3(b)は、
図3(a)の電界効果トランジスタ1のA-A’線に沿った縦断面図である。電界効果トランジスタ1は、例えば、パワーアンプや低雑音増幅器などにおける増幅素子として利用できる。
【0018】
電界効果トランジスタ1は、ゲート電極G1、ソース電極S1a、ソース電極S1b、ドレイン電極D1、インピーダンス素子18a、およびインピーダンス素子18bを備える。以下、適宜、ソース電極S1aおよびソース電極S1bを総称して「ソース電極S1」と呼ぶ。適宜、インピーダンス素子18aおよびインピーダンス素子18bを総称して「インピーダンス素子18」と呼ぶ。インピーダンス素子18以外の構成は、比較例と同様である一例を示すが、他の電界効果トランジスタの構成を有してもよい。
【0019】
図3(b)に示すように、ゲート電極G1、ソース電極S1、ドレイン電極D1は、半導体基板30上に形成される。インピーダンス素子18も半導体基板30上に形成される。半導体基板30は、特に限定されないが、例えば、シリコンなどの半導体基板であってもよいし、化合物半導体基板であってもよいし、化合物半導体層を含む基板であってもよい。化合物半導体は、特に限定されないが、例えば、ガリウムヒ素(GaAs)であってもよいし、窒化ガリウム(GaN)などの窒化物半導体であってもよい。電界効果トランジスタ1は、特に限定されないが、例えば、窒化ガリウムを用いた高電子移動度トランジスタ、即ちGaN HEMTであってもよい。
【0020】
ドレイン電極D1は、半導体基板30の表面に沿った第1方向d1に延びる。ドレイン電極D1の一端には、ドレイン端子22が接続されている。
【0021】
ソース電極S1aとソース電極S1bは、ドレイン電極D1の第2方向d2の両側に略平行に配置され、第1方向d1に延びる。第2方向d2は、第1方向d1に直交しており、半導体基板30の表面に沿っている。ソース電極S1aはドレイン電極D1から離れて配置され、ソース電極S1bはドレイン電極D1から離れて配置される。
【0022】
ソース電極S1aは、ビア20aに接続されている。ビア20aは、半導体基板30の裏面に形成された接地導体32に接続されている。ソース電極S1bは、ビア20bに接続されている。ビア20bは、接地導体32に接続されている。つまり、ソース電極S1は接地されている。なお、ソース電極S1は、接地されていなくてもよい。
【0023】
ゲート電極G1は、ゲートフィンガー10a、ゲートフィンガー10b、および接続部12を有する。ゲートフィンガー10aは、ソース電極S1aとドレイン電極D1との間に配置され、第1方向d1に延びる。ゲートフィンガー10bは、ソース電極S1bとドレイン電極D1との間に配置され、第1方向d1に延びる。
【0024】
ゲートフィンガー10aの一端と、ゲートフィンガー10bの一端とは、接続部12で接続されている。接続部12は、ゲート電極G1の一端であり、高周波の入力信号が入力される。ゲートフィンガー数は、
図3の例では「2」であるが、「1」でもよいし、「3」以上でもよい。
【0025】
インピーダンス素子18aは、ゲートフィンガー10aの他端に接続されている。インピーダンス素子18bは、ゲートフィンガー10bの他端に接続されている。インピーダンス素子18の数は、ゲートフィンガー数と同数である。インピーダンス素子18は、1対1に対応するゲートフィンガー10の他端に接続されている。複数のインピーダンス素子18は、同等の構成を有し、同等のインピーダンスを有してよい。
【0026】
ゲートフィンガー10の他端からインピーダンス素子18を見たインピーダンスは、入力信号の周波数帯域において容量性または誘導性である。また、ゲートフィンガー10の他端からインピーダンス素子18を見たインピーダンスは、直流において開放インピーダンス、すなわち実質的に無限大である。
【0027】
インピーダンス素子18aは、伝送線路14aおよび容量素子16aを有する。伝送線路14aは、ゲートフィンガー10aの他端に接続された一端と、他端と、を有する。
【0028】
容量素子16aは、例えば、MIM(Metal - Insulator - Metal)容量であり、伝送線路14aの他端と、ソース電極S1aとの間に接続されている。例えば、容量素子16aの上部電極が伝送線路14aの他端に接続され、容量素子16aの下部電極がソース電極S1aに接続される。ソース電極S1aは、ビア20aを介して接地導体32に接続されているので、容量素子16aは、伝送線路14aの他端と、接地との間に接続されているとも言える。容量素子16aは、ソース電極S1aとは別の接地された電極に接続されてもよい。
【0029】
インピーダンス素子18bは、伝送線路14bおよび容量素子16bを有する。伝送線路14bは、ゲートフィンガー10bの他端に接続された一端と、他端と、を有する。容量素子16bは、例えば、MIM容量であり、伝送線路14bの他端と、ソース電極S1bとの間に接続されている。以下、適宜、伝送線路14aおよび伝送線路14bを総称して「伝送線路14」と呼ぶ。適宜、容量素子16aおよび容量素子16bを総称して「容量素子16」と呼ぶ。
【0030】
伝送線路14の幅と長さ、および容量素子16のキャパシタンスは、入力信号の周波数帯域でMAGが所望の値になるように、実験またはシミュレーションにより適宜定めることができる。伝送線路14と容量素子16をビアで接続する場合、当該ビアのインダクタンスを伝送線路14の長さに含めてもよい。
【0031】
また、伝送線路14を設けず、容量素子16がゲートフィンガー10の他端とソース電極S1または接地との間に直接的に接続されてもよい。例えば、容量素子16の上部電極がゲートフィンガー10の他端に直接的に接続されてよい。つまり、インピーダンス素子18は、容量素子16であってもよい。
【0032】
容量素子16がゲートフィンガー10の他端とソース電極S1または接地との間に伝送線路14を介して、または直接的に接続される場合、平面視で細長い形状の容量素子16を採用し、容量素子16の細長い上部電極が伝送線路14としての機能を合わせ持ってもよい。
【0033】
また、容量素子16を設けず、インピーダンス素子18は、伝送線路14で構成されたオープンスタブであってもよい。
【0034】
インピーダンス素子18のインピーダンスは、特に限定されないが、例えば、入力信号の周波数帯域でインピーダンスの絶対値は0Ω以上、10kΩ以下であってもよい。
【0035】
図4は、
図3の電界効果トランジスタ1の回路モデルを示す。
図4(a)は、詳細な回路モデルを示し、
図4(b)は、
図4(a)の回路モデルを上位概念的に表現した回路モデルを示す。
図4(a)、
図4(b)に示されているように、電界効果トランジスタは電圧制御電流源型の動作である。
【0036】
図4(a)では、ゲートフィンガー10の周辺部分を分布定数線路でモデル化している。ゲートフィンガー10は、ゲートフィンガー幅Wgの方向に微小区間dx内に存在する抵抗成分Rdxとインダクタンス成分Ldxとが分布する分布定数線路で表される。抵抗Rは、ゲートフィンガー10の単位長さ当たりの抵抗値を表す。インダクタンスLは、ゲートフィンガー10の単位長さ当たりのインダクタンスを表す。
【0037】
ゲートフィンガー10の各位置と接地されたソースとの間に、直列接続されたキャパシタンス成分Cdxとコンダクタンス成分Gin・dxとが分布している。キャパシタンスCは、単位長さ当たりのゲートソース間容量を表す。コンダクタンスGinは、ゲート-ソース間にキャパシタンスCと直列に存在する単位長さ当たりのコンダクタンスを表す。
【0038】
図4(a)では、図面を明確化するため、一部の抵抗成分Rdx、インダクタンス成分Ldx、キャパシタンス成分Cdx、およびコンダクタンス成分Gin・dxを示す。
【0039】
ゲートへの入力電圧、すなわちゲートフィンガー10の一端への入力電圧をViとする。入力電圧Viによるゲートフィンガー10内の微小区間のゲート電圧をVg(x)とする。微小区間のゲート電圧Vg(x)は、キャパシタンス成分Cdxに加わる電圧である。
【0040】
まず比較例について述べる。比較例では、ゲートフィンガー10の他端が開放されているので、
図4(a)のインピーダンス素子18は存在しない。そのため、ゲートに入力された高周波信号の入力電圧Viは、オープン端であるゲートフィンガー10の他端で全反射され、ゲートフィンガー10内に定在波が立ち、ゲートフィンガー10内の微小区間のゲート電圧Vg(x)には、ゲートフィンガー幅Wgの方向、即ちx方向に分布が生じる。
【0041】
出力電流idは、微小区間のゲート電圧Vg(x)に単位長さ当たりの相互コンダクタンスgmoを乗じて得られる微小区間の電流をゲートフィンガー幅Wgにわたって積分して算出される。実効相互コンダクタンスgmeffは、id/Viで算出される。
【0042】
以上から、比較例の実効相互コンダクタンスgmeffは、次の式(1)で表される。
【0043】
【0044】
ここで、伝搬定数γ、Zs、Gpは、次の式(2)で表される。
【0045】
【0046】
既述のように、実効相互コンダクタンスgmeffは、ゲートフィンガー10内の微小区間のゲート電圧Vg(x)の積分値に依存する。そこで、実施の形態では、ゲートフィンガー10の他端を開放するのではなく、所定のインピーダンスZLのインピーダンス素子18で終端することにより、ゲートフィンガー10内の微小区間のゲート電圧Vg(x)の分布に変化を生じさせている。これにより、微小区間のゲート電圧Vg(x)の積分値に依存する実効相互コンダクタンスgmeffを、所定の周波数帯域において比較例より増大させることができる。
【0047】
つまり、インピーダンスZLによりゲートフィンガー10内の微小区間のゲート電圧Vg(x)の分布が変わることを利用して、適切なインピーダンスZLを接続すれば、比較例に対し、所定の周波数帯域において実効相互コンダクタンスgmeffを増大させることができる。その結果、所定の周波数帯域において比較例よりもMAGを向上することができる。
【0048】
実施の形態では、実効相互コンダクタンスgmeffは、次の式(3)で表される。
【0049】
【0050】
ここで、
図4(a)に示すように、ゲートフィンガー10の他端からインピーダンス素子18を見た反射係数をΓ
Lとする。ゲートフィンガー10の他端からインピーダンス素子18を見たインピーダンスをZ
Lとする。ゲートフィンガー10の伝送線路としての特性インピーダンスをZ0とする。Z0基準での反射係数Γ
L、特性インピーダンスZ0は、次の式(4)で表される。
【0051】
【0052】
実施の形態では、式(3)に示すように、実効相互コンダクタンスgmeffはインピーダンスZLに応じて変化するので、既述のように、適切なインピーダンスZLを設定することで実効相互コンダクタンスgmeffを式(1)に示す比較例の実効相互コンダクタンスgmeffより大きくできる。
【0053】
次に、電界効果トランジスタ1のシミュレーション結果を説明する。
図5は、シミュレーションのための
図3のインピーダンス素子18の回路図である。
図6は、実施の形態の電界効果トランジスタ1と比較例の電界効果トランジスタ100における高周波特性を示す。
図7は、実施の形態の電界効果トランジスタ1と比較例の電界効果トランジスタ100における高周波特性の別の例を示す。
【0054】
図6と
図7に示す特性において、
図5に示す伝送線路14の長さLaが異なる。
図6では、伝送線路14の長さLa=0μmである。つまり、インピーダンス素子18は、容量素子16で構成されている。
図7では、伝送線路14の幅Wa=9μmであり、長さLa=120μmである。
図6と
図7において、容量素子16のキャパシタンスは、0.2pFである。
【0055】
図6と
図7では、実施の形態の特性を実線で示し、比較例の特性を破線で示す。
図6と
図7では、ゲート長0.15μm、ゲートフィンガー幅Wg=150μm、ゲートフィンガー数が2であるGaN HEMTのシミュレーション結果を示す。バイアス条件は、Vds=28V、Ids=50mA/mmである。
【0056】
図6(a)は、MAGの周波数依存性のシミュレーション結果を示し、
図6(b)は、実効相互コンダクタンスの周波数依存性のシミュレーション結果を示す。
図6(a)に示すように、MAGは、56GHz付近から160GHz付近の周波数範囲で比較例よりも改善している。70GHz付近から110GHz付近の周波数範囲では、MAGは、比較例よりも10dB程度改善している。MAG=0となる周波数である最大発振周波数fmaxも、比較例より改善している。
【0057】
図6に破線で示すように、比較例と実施の形態においてMAGの大小関係が逆転する周波数と、比較例と実施の形態において実効相互コンダクタンスgm
effの大小関係が逆転する周波数は、略一致しており、約56GHzである。このことから、実効相互コンダクタンスgm
effの増大がMAGの向上に寄与していることが分かる。
【0058】
図7(a)は、MAGの周波数依存性のシミュレーション結果を示し、
図7(b)は、実効相互コンダクタンスの周波数依存性のシミュレーション結果を示す。
図7(a)に示すように、MAGは、48GHz付近から90GHz付近の周波数範囲で比較例よりも改善している。60GHz付近から70GHz付近の周波数範囲では、MAGは、比較例よりも10dB程度改善している。最大発振周波数fmaxも、比較例より改善している。
【0059】
図7に破線で示すように、比較例と実施の形態においてMAGの大小関係が逆転する周波数と、比較例と実施の形態において実効相互コンダクタンスgm
effの大小関係が逆転する周波数は、略一致しており、約48GHzである。
【0060】
図示は省略するが、他の条件は
図6と
図7と同一で、伝送線路14の長さLa=40μm、80μmの場合にもMAGは比較例に対して改善する。伝送線路14の長さLaを調整することで、MAGを向上させる周波数範囲を調整できる。伝送線路14の長さLaがゼロから長くなるほど、比較例と実施の形態においてMAGの大小関係が逆転する周波数が低くなる。
【0061】
また、図示は省略するが、伝送線路14がオープンスタブである場合にも、伝送線路14の長さに応じた周波数範囲でMAGが比較例よりも改善しているシミュレーション結果が得られている。なお、オープンスタブを用いたシミュレーション結果と比較して、容量素子16を用いた
図6と
図7のシミュレーション結果の方が、MAGの改善量が大きい。これは、比較例の開放されたゲートフィンガー10に対して、オープンスタブを接続するよりも、容量素子16を接続する方が、反射係数の位相回転を大きくすることができ、ゲートフィンガー10内の微小区間のゲート電圧Vg(x)の分布を大きく変えることができるためであると考えられる。
【0062】
また、図示は省略するが、
図6と
図7の条件でゲートフィンガー幅Wgを50μmに変更したシミュレーション結果でも、MAGは比較例よりも改善しているが、改善量は、
図6と
図7の例よりも減少する。この場合、同じ伝送線路14の長さで比較して、比較例よりもMAGが改善する周波数帯域が
図6と
図7の例よりも高周波側にずれる。このことは、ゲートフィンガー幅Wgが短くなると、ゲートフィンガー10内の分布定数線路的な振る舞いが小さくなるためであると考えられる。すなわち、ゲートフィンガー10内の微小区間のゲート電圧Vg(x)の分布がゲートフィンガー10内で一様に近くなるためであると考えられる。
【0063】
図8は、実施の形態の電界効果トランジスタ1と比較例の電界効果トランジスタ100におけるMAGの周波数依存性の測定結果を示す。
図8では、ゲート長0.25μm、ゲートフィンガー幅Wg=200μm、ゲートフィンガー数が2であるGaN HEMTの測定結果を示す。バイアス条件は、Vds=28V、Ids=100mA/mmである。つまり、
図8に示す比較例の測定結果は、
図2に示すWg=200μmの測定結果である。
【0064】
電界効果トランジスタ1において、伝送線路14の幅Wa=5μmであり、伝送線路14の長さLa=70μmであり、容量素子16のキャパシタンスは0.2pFである。
【0065】
図8に示すように、約33GHz以上では、MAGは比較例よりも改善している測定結果が得られている。MAGは、最大で10dB以上改善することが実証されている。
【0066】
また、fmaxも比較例よりも改善している測定結果が得られている。fmaxは、比較例では約41GHzであるのに対し、実施の形態では測定上限値である65GHzを超えていることが実証されている。
【0067】
ここで、
図8には示さないが、
図2に示すWg=50μmの測定結果と比較しても、実施の形態のWg=200μmの構成のMAGの測定結果は、約40GHz以上で比較例よりも改善している。つまり、電界効果トランジスタ1のゲートフィンガー幅Wgが比較例より大きい場合でも、MAGを比較例よりも大きくできる。
【0068】
電界効果トランジスタ1をパワーアンプなどの増幅素子として利用する場合、総Wgを大きくする必要がある。この場合、比較例の構成では、ゲートフィンガー幅Wgを短くしつつゲートフィンガー数を増やすことで、MAGの低下を抑制しつつ総Wgを確保することが一般的である。しかし、ゲートフィンガー数を増やすことによる影響でMAGが低下し得る。
【0069】
一方、実施の形態では、ゲートフィンガー幅Wgを大きくしてもMAGの低下を抑制できるので、同じ総Wgの条件で、比較例の構成を用いた場合よりもゲートフィンガー数を少なくできる。よって、ゲートフィンガー数を増やすことによる影響でMAGが低下することを抑制できる。
【0070】
以上のように、実施の形態によれば、ゲートフィンガー10の他端が開放されている比較例に対して、インピーダンス素子18により、ゲートフィンガー10の他端における反射係数の位相をずらすことができ、その結果、ゲートフィンガー10内の電圧の分布を異ならせることができる。これにより、比較例に対して、所定の周波数帯域で実効相互コンダクタンスgmeffを増大させることができるので、所定の周波数帯域でMAGを増加させることができる。
【0071】
インピーダンス素子18として、直列接続された伝送線路14と容量素子16とを用いることで、MAGを効果的に増加させることができる。伝送線路14の長さをゼロとすれば、インピーダンス素子18の面積を小さくできる。インピーダンス素子18としてオープンスタブを用いることで、容量素子16を用いることなく、簡素な構成でインピーダンス素子18を実現できる。
【0072】
また、ゲートフィンガー10の他端からインピーダンス素子18を見たインピーダンスは、直流において開放インピーダンスであるので、インピーダンス素子18に直流電流が流れることを抑制できる。よって、消費電力の増加を抑制できる。
【0073】
また、インピーダンス素子18のインピーダンスの絶対値が入力信号の周波数帯域で0Ω以上、10kΩ以下であることで、より効果的にMAGを増加させることができる。
【0074】
本発明者らは、ゲート長を短くするなどの半導体プロセス技術の改良によりMAGを例えば10dB程度向上することは、非常に困難であると考える。半導体プロセス技術の改良のための多大な費用と長い時間も要する。これに対して、実施の形態では、既存の半導体プロセス技術を利用して、既存の電界効果トランジスタにインピーダンス素子18を追加するだけでMAGを例えば10dB程度向上できるので、コストの増加を抑制でき、長い開発期間も必要ない。
【0075】
次に、電界効果トランジスタ1の別の構成例を説明する。
図9は、実施の形態の電界効果トランジスタ1の別の構成例を示す平面図である。
図9は、半導体基板の表面に接地導体34を備えたコプレーナ線路の構成例を示す。ソース電極S1aと、容量素子16aの下部電極とは、それぞれ、ソース電極S1aに隣接して第1方向d1に延びる接地導体34に接続されている。ソース電極S1bと、容量素子16bの下部電極とは、それぞれ、ソース電極S1bに隣接して第1方向d1に延びる接地導体34に接続されている。他の構成は、
図3と同様である。このような構成でも、既述の効果を得ることができる。また、接地導体34が第1方向d1に延在していることにより、ソース電極S1から第1方向d1に離れた位置で容量素子16の下部電極を接地導体34に接続できる。よって、レイアウトの自由度が向上する。
【0076】
図10は、実施の形態の電界効果トランジスタ1のさらに別の構成例を示す平面図である。
図10の構成例では、容量素子16aの一端は伝送線路14を介さずにゲートフィンガー10aの他端に接続され、容量素子16bの一端は伝送線路14を介さずにゲートフィンガー10bの他端に接続されていることが
図9と異なる。
【0077】
そのため、容量素子16aは、ゲートフィンガー10aの他端と、ソース電極S1aの容量素子16a側の端部に隣接して配置されている。容量素子16aの下部電極は、ソース電極S1aと接地導体34に接続されている。
【0078】
同様に、容量素子16bは、ゲートフィンガー10bの他端と、ソース電極S1bの容量素子16b側の端部に隣接して配置されている。容量素子16bの下部電極は、ソース電極S1bと接地導体34に接続されている。
【0079】
図10のような構成でも、既述の効果を得ることができる。また、伝送線路14を備えないので、
図9の構成よりも電界効果トランジスタ1を小型化できる可能性がある。
【0080】
以上、本開示を実施の形態にもとづいて説明した。本開示は上記実施の形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本開示の範囲にあることは、当業者に理解されるところである。
【0081】
本開示の一態様の概要は、次の通りである。本開示のある態様の電界効果トランジスタは、ソース電極と、ドレイン電極と、信号が入力される一端と、他端と、を有するゲートフィンガーと、前記ゲートフィンガーの他端に接続されたインピーダンス素子と、を備え、前記ゲートフィンガーの他端から前記インピーダンス素子を見たインピーダンスは、容量性または誘導性である。
【0082】
この態様によると、最大有能電力利得を向上できる。
【0083】
前記インピーダンス素子は、前記ゲートフィンガーの他端に接続された一端と、他端と、を有する伝送線路と、前記伝送線路の他端と、接地または前記ソース電極との間に接続された容量素子と、を有してもよい。この場合、所定の周波数帯域で最大有能電力利得を効果的に増加させることができる。
【0084】
前記インピーダンス素子は、前記ゲートフィンガーの他端と、接地または前記ソース電極との間に接続された容量素子であってもよい。この場合、インピーダンス素子の面積を小さくできる。
【0085】
前記インピーダンス素子は、オープンスタブであってもよい。この場合、簡素な構成でインピーダンス素子を実現できる。
【0086】
前記ゲートフィンガーの他端から前記インピーダンス素子を見たインピーダンスは、直流において開放インピーダンスであってもよい。この場合、インピーダンス素子に直流電流が流れることを抑制できる。
【符号の説明】
【0087】
1…電界効果トランジスタ、10,10a,10b…ゲートフィンガー、14,14a,14b…伝送線路、16,16a,16b…容量素子、18,18a,18b…インピーダンス素子、D1…ドレイン電極、G1…ゲート電極、S1,S1a,S1b…ソース電極。