知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024082424
(43)【公開日】2024-06-20
(54)【発明の名称】積層セラミック電子部品
(51)【国際特許分類】
H01G 4/30 20060101AFI20240613BHJP
【ＦＩ】
H01G4/30 201F
H01G4/30 311E
H01G4/30 311F
H01G4/30 201E
H01G4/30 201A
H01G4/30 513
H01G4/30 517
H01G4/30 516
H01G4/30 311D
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022196264
(22)【出願日】2022-12-08
(71)【出願人】
【識別番号】000204284
【氏名又は名称】太陽誘電株式会社
(74)【代理人】
【識別番号】100140198
【弁理士】
【氏名又は名称】江藤 保子
(74)【代理人】
【識別番号】100206829
【弁理士】
【氏名又は名称】相田 悟
(74)【代理人】
【識別番号】100127513
【弁理士】
【氏名又は名称】松本 悟
(74)【代理人】
【氏名又は名称】奥井 正樹
(74)【代理人】
【識別番号】100199691
【弁理士】
【氏名又は名称】吉水 純子
(74)【代理人】
【識別番号】100145089
【弁理士】
【氏名又は名称】野村 恭子
(72)【発明者】
【氏名】富澤 祐寿
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AC04
5E001AD04
5E001AF02
5E001AF03
5E001AF06
5E001AH01
5E001AH03
5E001AH05
5E001AH06
5E001AH09
5E001AJ01
5E001AJ02
5E082AA01
5E082AB03
5E082EE04
5E082EE11
5E082EE23
5E082EE35
5E082FG04
5E082FG26
5E082FG46
5E082FG54
5E082GG01
5E082GG10
5E082GG11
5E082GG22
5E082JJ03
5E082JJ06
5E082JJ15
5E082JJ27
5E082KK01
5E082LL02
5E082MM05
(57)【要約】
【課題】セラミック素体の内部電極の引き出し面と外部電極との接続面積を増やすことで、接着強度を向上させ、外部電極の剥がれによる不具合が低減した積層セラミック電子部品を提供する。
【解決手段】焼成後の積層体のカット処理に短パルスレーザーを用いることで、カットされる端部の形状を制御して、引き出し面と外部電極との接触面積を増やし、外部電極との接着強度を向上させて外部電極の剥がれ不具合の発生を低減させる。
【選択図】図１
【解決手段】焼成後の積層体のカット処理に短パルスレーザーを用いることで、カットされる端部の形状を制御して、引き出し面と外部電極との接触面積を増やし、外部電極との接着強度を向上させて外部電極の剥がれ不具合の発生を低減させる。
【選択図】図１
【特許請求の範囲】
【請求項1】
複数の内部電極が誘電体層を介して積層され、積層方向に直交する上面及び下面、前記内部電極が積層方向に直交する方向に引き出される、少なくとも一対の引き出し面、並びに前記上面、下面及び引き出し面のそれぞれと直交する一対の側面を有するセラミック素体と、
前記内部電極端部と電気的に接続する外部電極と、
を備え、
前記セラミック素体は、前記側面に平行な面で切断した切断面において、前記引き出し面が形成する端部の形状が、
誘電体層と内部電極の境界線の長さが前記下面から前記上面に向かうにつれて減少するように傾斜したものであり、かつ、
一層の誘電体層において前記引き出し方向長さが最大となる位置にある最長点を、隣接する誘電体層同士で結んで外挿線Ｌを形成し、該外挿線Ｌが前記積層方向に対してなす角度をθ１としたときに、隣接する２つの誘電体層間にある内部電極の上端と下端とを結ぶ線分が前記積層方向に対してなす角度θ２が、前記θ１より大きくなるものである、
積層セラミック電子部品。
前記内部電極端部と電気的に接続する外部電極と、
を備え、
前記セラミック素体は、前記側面に平行な面で切断した切断面において、前記引き出し面が形成する端部の形状が、
誘電体層と内部電極の境界線の長さが前記下面から前記上面に向かうにつれて減少するように傾斜したものであり、かつ、
一層の誘電体層において前記引き出し方向長さが最大となる位置にある最長点を、隣接する誘電体層同士で結んで外挿線Ｌを形成し、該外挿線Ｌが前記積層方向に対してなす角度をθ１としたときに、隣接する２つの誘電体層間にある内部電極の上端と下端とを結ぶ線分が前記積層方向に対してなす角度θ２が、前記θ１より大きくなるものである、
積層セラミック電子部品。
【請求項2】
複数の内部電極が誘電体層を介して積層され、積層方向に直交する上面及び下面、前記内部電極が積層方向に直交する方向に引き出される、少なくとも一対の引き出し面、並びに前記上面、下面及び引き出し面のそれぞれと直交する一対の側面を有するセラミック素体と、
前記内部電極端部と電気的に接続する外部電極と、
を備え、
前記セラミック素体は、前記側面に平行な面で切断した切断面において、前記引き出し面が形成する端部の形状が、
誘電体層と内部電極の境界線の長さが前記下面から前記上面に向かうにつれて減少するように傾斜したものであり、かつ、
隣接する２つの誘電体層間にある内部電極部分において、内部電極の前記引き出し方向の端部が、一方の誘電体層との境界線の延長線上にあるとともに、他方の誘電体層との境界線上にあるか、又はその延長線上にあり、前記他方の誘電体層側の内部電極の延長線上での長さが、前記一方の誘電体層との境界線の延長線上での長さよりも小さいものである、
積層セラミック電子部品。
前記内部電極端部と電気的に接続する外部電極と、
を備え、
前記セラミック素体は、前記側面に平行な面で切断した切断面において、前記引き出し面が形成する端部の形状が、
誘電体層と内部電極の境界線の長さが前記下面から前記上面に向かうにつれて減少するように傾斜したものであり、かつ、
隣接する２つの誘電体層間にある内部電極部分において、内部電極の前記引き出し方向の端部が、一方の誘電体層との境界線の延長線上にあるとともに、他方の誘電体層との境界線上にあるか、又はその延長線上にあり、前記他方の誘電体層側の内部電極の延長線上での長さが、前記一方の誘電体層との境界線の延長線上での長さよりも小さいものである、
積層セラミック電子部品。
【請求項3】
前記引き出し面が形成する端部の形状が、誘電体層の厚み方向中央部よりも下面側に前記最長点が位置する誘電体層部分を有するものである、
請求項１又は２に記載の積層セラミック電子部品。
請求項１又は２に記載の積層セラミック電子部品。
【請求項4】
前記引き出し面が形成する端部の形状が、隣接する２つの内部電極間にある誘電体層部分において、上面側に位置する内部電極との境界線を前記外挿線Ｌで延長した長さＬ２が、下面側に位置する内部電極との境界線を前記外挿線Ｌまで延長した長さＬ１よりも小さいものである、請求項３に記載の積層セラミック電子部品。
【請求項5】
前記Ｌ２は、前記誘電体層部分が上面側に近い場合の方が、前記誘電体層部分が下面側に近い場合よりも大きい、請求項４に記載の積層セラミック電子部品。
【請求項6】
前記隣接する誘電体層の積層方向の位置が前記下面側から前記上面側へと近づくにつれて、前記角度θ１が増加する、請求項１又は２に記載の積層セラミック電子部品。
【請求項7】
前記角度θ１の増加率が、前記上面側と前記下面側とで異なる、請求項６に記載の積層セラミック電子部品。
【請求項8】
前記引き出し面が形成する端部の形状が、前記誘電体層部分及び前記内部電極部分のそれぞれにおいて丸みを帯びている、請求項１又は請求項２に記載の積層セラミック電子部品。
【請求項9】
前記セラミック素体の厚さが１５０μｍ以下である、請求項１又は請求項２に記載の積層セラミック電子部品。
【請求項10】
前記引き出し面は、貫通孔を有する積層セラミック電子部品における内部電極端部が引き出される面である、請求項１又は請求項２に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層セラミック電子部品に関し、とくに、スマートフォンにおいてＣＰＵの周囲に配置されるデカップリングコンデンサ等に用いられる超小型低背の積層セラミック電子部品に関する。
【背景技術】
【0002】
近年、携帯電話などのデジタル電子機器の小型化及び薄層化に伴い、電子回路基板等に面実装される積層セラミック電子部品は、小型化及び大容量化が進んでいる。
とくに、スマートフォンにおいてＣＰＵの周囲に配置されるデカップリングコンデンサには、厚みを抑えた超小型低背のものが使われている。これは、実装面積を減らす目的と、等価直列インダクタンス（ＥＳＬ）を低減する目的で、積層セラミックコンデンサがＩＣチップのダイ（Ｄｉｅ）の直下に配置される傾向が高まっていることによる。
とくに、スマートフォンにおいてＣＰＵの周囲に配置されるデカップリングコンデンサには、厚みを抑えた超小型低背のものが使われている。これは、実装面積を減らす目的と、等価直列インダクタンス（ＥＳＬ）を低減する目的で、積層セラミックコンデンサがＩＣチップのダイ（Ｄｉｅ）の直下に配置される傾向が高まっていることによる。
【0003】
積層セラミック電子部品は、複数の内部電極がセラミックを主成分とする誘電体層を介して積層されたセラミック素体及び外部電極を備えている。
一般的に、積層セラミック電子部品のサイズを小さくすれば、誘電体層を介して積層された内部電極の面積が小さくなるため、静電容量は減少する。そのため、積層セラミック電子部品を小型化しつつ、静電容量を確保するには、誘電体層及び内部電極の層を薄くすることが不可欠である。また、誘電体層及び内部電極の薄層化は、積層セラミック電子部品の低背化にも有効である。
一般的に、積層セラミック電子部品のサイズを小さくすれば、誘電体層を介して積層された内部電極の面積が小さくなるため、静電容量は減少する。そのため、積層セラミック電子部品を小型化しつつ、静電容量を確保するには、誘電体層及び内部電極の層を薄くすることが不可欠である。また、誘電体層及び内部電極の薄層化は、積層セラミック電子部品の低背化にも有効である。
【0004】
一方、外部電極については、その厚さを薄く均一なものとすることで、厚さの減少分だけ、積層数を増加したり、絶縁等に必要なマージンを厚くしたりすることが可能となる。このため、電子部品の高さ（厚み）が制限されている中で、更なる高容量化や信頼性の向上を図る内部構造設計が可能となる。
厚さが薄く均一な外部電極を形成するためには、従来の電極ペーストを用いたディップ塗布に代えて、特許文献１～３等に記載された、スパッタリング法、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、原子層堆積（ＡＬＤ）、インクジェット等による成膜が有効となる。
厚さが薄く均一な外部電極を形成するためには、従来の電極ペーストを用いたディップ塗布に代えて、特許文献１～３等に記載された、スパッタリング法、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、原子層堆積（ＡＬＤ）、インクジェット等による成膜が有効となる。
【0005】
しかしながら、スパッタリング法等により成膜された外部電極は、内部電極が引き出された面（引き出し面）に形成したときに、引き出し面との密着性が低く、内部電極との接続信頼性が低下することがあった。
また、例えば厚みが１５０μｍ以下など、低背になればなるほど、積層セラミック電子部品の製造工程でのハンドリングは非常に難しくなり、個片化された個々の積層チップに外部電極をつけることはより困難となる。
また、例えば厚みが１５０μｍ以下など、低背になればなるほど、積層セラミック電子部品の製造工程でのハンドリングは非常に難しくなり、個片化された個々の積層チップに外部電極をつけることはより困難となる。
【0006】
特許文献１には、低背化が図られた積層セラミック電子部品において、スパッタリング法により外部電極を形成する方法が記載されている。この方法は、所定の角度のテーパーが設けられたテーパー刃を用いたダイシングにより、焼成前の積層ブロックをＶ字にカットして内部電極を露出させ、次いで通常刃によるダイシングにより個片化した後、焼成して積層チップとし、得られた積層チップの傾斜面にスパッタリング法により外部電極を形成するというものである。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開２０２１－１２０９７７号公報
【特許文献2】特開２０１８－１８２０３９号公報
【特許文献3】特開２０１９－１９２７４７号公報
【特許文献4】特開２００５－１１７００４号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
前記特許文献１に記載された方法によれば、内部電極が露出した傾斜面に外部電極が形成されるので、垂直にカットされた引き出し面に外部電極を形成した場合に比べると、内部電極の引き出し面と外部電極の接触面積は増加する。しかしながら、内部電極端部の面積が限られているために、内部電極の引き出し面と外部電極との接続が不十分であり、接着強度の不足から剥がれ不具合が発生することがあった。
また、ダイシングによるカットでは、ダイシングブレードによる巻き上げ等で引き出し部を汚染する可能性があり、電極同士の接続性に問題が発生する虞れもある。
また、ダイシングによるカットでは、ダイシングブレードによる巻き上げ等で引き出し部を汚染する可能性があり、電極同士の接続性に問題が発生する虞れもある。
【0009】
本発明は、こうした従来技術における上記課題に鑑みてされたものであり、内部電極の端部が引き出される面において、外部電極との接触面積を増やすことで、接着強度を向上させ、外部電極の剥がれによる不具合が低減した積層セラミック電子部品を提供することを目的とする。
【課題を解決するための手段】
【0010】
本発明者は、前述の課題を解決するため検討した結果、焼成後の積層体のカット処理に短パルスレーザーを用いることで、カットされる端部の形状を制御して、引き出し面と外部電極との接触面積を増やすことができ、これにより外部電極との接着強度を向上させて外部電極の剥がれ不具合の発生を低減することが可能となることを見出し、本発明を完成するに至った。
【0011】
すなわち、前記課題を解決するための本発明の一つの側面は、
複数の内部電極が誘電体層を介して積層され、積層方向に直交する上面及び下面、前記内部電極が積層方向に直交する方向に引き出される、少なくとも一対の引き出し面、並びに前記上面、下面及び引き出し面のそれぞれと直交する一対の側面を有するセラミック素体と、
前記内部電極端部と電気的に接続する外部電極と、
を備え、
前記セラミック素体は、前記側面に平行な面で切断した切断面において、前記引き出し面が形成する端部の形状が、
誘電体層と内部電極の境界線の長さが前記下面から前記上面に向かうにつれて減少するように傾斜したものであり、かつ、
一層の誘電体層において前記引き出し方向長さが最大となる位置にある最長点を、隣接する誘電体層同士で結んで外挿線Ｌを形成し、該外挿線Ｌが前記積層方向に対してなす角度をθ１としたときに、隣接する２つの誘電体層間にある内部電極の上端と下端とを結ぶ線分が前記積層方向に対してなす角度θ２が、前記θ１より大きくなるものである、
積層セラミック電子部品である。
複数の内部電極が誘電体層を介して積層され、積層方向に直交する上面及び下面、前記内部電極が積層方向に直交する方向に引き出される、少なくとも一対の引き出し面、並びに前記上面、下面及び引き出し面のそれぞれと直交する一対の側面を有するセラミック素体と、
前記内部電極端部と電気的に接続する外部電極と、
を備え、
前記セラミック素体は、前記側面に平行な面で切断した切断面において、前記引き出し面が形成する端部の形状が、
誘電体層と内部電極の境界線の長さが前記下面から前記上面に向かうにつれて減少するように傾斜したものであり、かつ、
一層の誘電体層において前記引き出し方向長さが最大となる位置にある最長点を、隣接する誘電体層同士で結んで外挿線Ｌを形成し、該外挿線Ｌが前記積層方向に対してなす角度をθ１としたときに、隣接する２つの誘電体層間にある内部電極の上端と下端とを結ぶ線分が前記積層方向に対してなす角度θ２が、前記θ１より大きくなるものである、
積層セラミック電子部品である。
【0012】
また、前記課題を解決するための本発明の別の一つの側面は、
複数の内部電極が誘電体層を介して積層され、積層方向に直交する上面及び下面、前記内部電極が積層方向に直交する方向に引き出される、少なくとも一対の引き出し面、並びに前記上面、下面及び引き出し面のそれぞれと直交する一対の側面を有するセラミック素体と、
前記内部電極端部と電気的に接続する外部電極と、
を備え、
前記セラミック素体は、前記側面に平行な面で切断した切断面において、前記引き出し面が形成する端部の形状が、
誘電体層と内部電極の境界線の長さが前記下面から前記上面に向かうにつれて減少するように傾斜したものであり、かつ、
隣接する２つの誘電体層間にある内部電極部分において、内部電極の前記引き出し方向の端部が、一方の誘電体層との境界線の延長線上にあるとともに、他方の誘電体層との境界線上にあるか、又はその延長線上にあり、前記他方の誘電体側の内部電極の延長線上での長さが、前記一方の誘電体層との境界線の延長線上での長さよりも小さいものである、
積層セラミック電子部品である。
複数の内部電極が誘電体層を介して積層され、積層方向に直交する上面及び下面、前記内部電極が積層方向に直交する方向に引き出される、少なくとも一対の引き出し面、並びに前記上面、下面及び引き出し面のそれぞれと直交する一対の側面を有するセラミック素体と、
前記内部電極端部と電気的に接続する外部電極と、
を備え、
前記セラミック素体は、前記側面に平行な面で切断した切断面において、前記引き出し面が形成する端部の形状が、
誘電体層と内部電極の境界線の長さが前記下面から前記上面に向かうにつれて減少するように傾斜したものであり、かつ、
隣接する２つの誘電体層間にある内部電極部分において、内部電極の前記引き出し方向の端部が、一方の誘電体層との境界線の延長線上にあるとともに、他方の誘電体層との境界線上にあるか、又はその延長線上にあり、前記他方の誘電体側の内部電極の延長線上での長さが、前記一方の誘電体層との境界線の延長線上での長さよりも小さいものである、
積層セラミック電子部品である。
【発明の効果】
【0013】
本発明によれば、内部電極の引き出し面と外部電極との接続面積を増やすことで、接着強度を向上させて、外部電極の剥がれ不具合が低減した積層セラミック電子部品を提供することができる。
【図面の簡単な説明】
【0014】
【図1】本実施形態の積層セラミックコンデンサの構造を模式的に示す断面図
【図2】本実施形態の低背型積層セラミックコンデンサの製造工程の概要を示す図
【図3】カット処理後の断面形状と、外部電極との接触面積の関係を説明する模式図
【図4】本実施形態の積層セラミックコンデンサを、回路基板上にハンダづけした状態を模式的に示す図
【図5】本実施形態の第１の形状における、内部電極の端面及び誘電体層の端面の断面形状の一例を模式的に示す、引き出し面の部分図
【図6】角度θ１の定義を説明する図
【図7】角度θ２の定義を説明する図
【図8】本実施形態の第２の形状における、内部電極の端面及び誘電体層の端面の断面形状の一例を模式的に示す、引き出し面の部分図
【図9】本実施形態の第３の形状における、内部電極の端面及び誘電体層の端面の断面形状の一例を模式的に示す、引き出し面の部分図
【図10】貫通孔を有する積層セラミックコンデンサを模式的に示す、側面側からみた断面図
【図11】角度θ３の定義を説明する図
【発明を実施するための形態】
【0015】
以下、図面を参照しながら、本発明を実施するための実施形態（以下、「本実施形態」という。）について説明するが、本発明は、本実施形態に限定されるものではなく、特許請求の範囲に記載の技術的思想の範囲内であれば、その他の様々な実施の形態が含まれる。
すなわち、本発明は、セラミックを主成分とする誘電体層が内部電極である導体層を介して積層されたセラミック素体を有する積層セラミック電子部品全般に適用可能であり、本実施形態として以下に記載する積層セラミックコンデンサの他、例えば、圧電素子、サーミスタ等が挙げられる。
なお、数値範囲等を「～」を用いて表す場合、その下限及び上限として記載された数値をも含む意味である。また、方向などを「直交」や「水平」や「平行」を用いて表す場合、その記載意味に限定されるものではなく、その近傍の範囲を含む意味である。
すなわち、本発明は、セラミックを主成分とする誘電体層が内部電極である導体層を介して積層されたセラミック素体を有する積層セラミック電子部品全般に適用可能であり、本実施形態として以下に記載する積層セラミックコンデンサの他、例えば、圧電素子、サーミスタ等が挙げられる。
なお、数値範囲等を「～」を用いて表す場合、その下限及び上限として記載された数値をも含む意味である。また、方向などを「直交」や「水平」や「平行」を用いて表す場合、その記載意味に限定されるものではなく、その近傍の範囲を含む意味である。
【0016】
［積層セラミックコンデンサ］
本実施形態である積層セラミックコンデンサは、複数の誘電体層が内部電極を介して積層されたセラミック素体と、外部電極とを備えている。
図１は、本実施形態の積層セラミックコンデンサの構造を模式的に示す断面図である。
図に示すように、本実施形態の積層セラミックコンデンサ１において、前記セラミック素体１０は、複数の内部電極１１が誘電体層１２を介して積層された積層体を有し、前記積層方向と直交する方向に対向する一対の下面Ａ１、上面Ａ２と、前記内部電極１１が積層方向に直交する方向に交互に引き出された、一対の引き出し面Ｂを有しており、前記内部電極１１の端部に、それぞれ極性の異なる外部電極２０が電気的に接続されている。
なお、図１では、セラミック素体１０引き出し面Ｂの細部については図示せず、詳しくは、後述する。
本実施形態である積層セラミックコンデンサは、複数の誘電体層が内部電極を介して積層されたセラミック素体と、外部電極とを備えている。
図１は、本実施形態の積層セラミックコンデンサの構造を模式的に示す断面図である。
図に示すように、本実施形態の積層セラミックコンデンサ１において、前記セラミック素体１０は、複数の内部電極１１が誘電体層１２を介して積層された積層体を有し、前記積層方向と直交する方向に対向する一対の下面Ａ１、上面Ａ２と、前記内部電極１１が積層方向に直交する方向に交互に引き出された、一対の引き出し面Ｂを有しており、前記内部電極１１の端部に、それぞれ極性の異なる外部電極２０が電気的に接続されている。
なお、図１では、セラミック素体１０引き出し面Ｂの細部については図示せず、詳しくは、後述する。
【0017】
本実施形態の積層セラミックコンデンサ１の寸法は、限定されないが、低背の積層セラミックコンデンサである場合、長さ（Ｌ）が１．０ｍｍ、幅（Ｗ）が０．５ｍｍ、厚さ（Ｔ）が最大１１０μｍである。
【0018】
［内部電極］
本実施形態に係る積層セラミックコンデンサ１において、内部電極１１を形成する導電性材料としては、特に制限されるものではなく、例えばニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、及び金（Ａｕ）からなる群より選ばれる少なくとも１種の金属材料が用いられる。製造コストを抑制できるという点で、ＮｉやＣｕなどの卑金属材料を主成分とするのが好ましく、特に、誘電体層１２との同時焼成が図れるという点でＮｉがより好ましい。金属材料としてＮｉを主成分とするときは、錫（Ｓｎ）または金（Ａｕ）を添加してもよい。
本実施形態に係る積層セラミックコンデンサ１が、低背の積層セラミックコンデンサである場合、内部電極１１の厚さは、通常０．５～３．０μｍである。
本実施形態に係る積層セラミックコンデンサ１において、内部電極１１を形成する導電性材料としては、特に制限されるものではなく、例えばニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、及び金（Ａｕ）からなる群より選ばれる少なくとも１種の金属材料が用いられる。製造コストを抑制できるという点で、ＮｉやＣｕなどの卑金属材料を主成分とするのが好ましく、特に、誘電体層１２との同時焼成が図れるという点でＮｉがより好ましい。金属材料としてＮｉを主成分とするときは、錫（Ｓｎ）または金（Ａｕ）を添加してもよい。
本実施形態に係る積層セラミックコンデンサ１が、低背の積層セラミックコンデンサである場合、内部電極１１の厚さは、通常０．５～３．０μｍである。
【0019】
［誘電体層］
本実施形態に係る積層セラミックコンデンサ１において、誘電体層１２は、セラミック原料粉末を焼成することで得られる誘電体セラミックスから構成されている。
誘電体セラミックスには、誘電体層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。
誘電体層１２には、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸カルシウム（ＣａＴｉＯ３）、チタン酸マグネシウム（ＭｇＴｉＯ３）、ジルコン酸カルシウム（ＣａＺｒＯ３）、チタン酸ジルコン酸カルシウム（Ｃａ（Ｔｉ，Ｚｒ）Ｏ３）、チタン酸ジルコン酸バリウムカルシウム（（Ｂａ，Ｃａ）（Ｚｒ，Ｔｉ）Ｏ３）、ジルコン酸バリウム（ＢａＺｒＯ３）、酸化チタン（ＴｉＯ２）などが含まれていてもよい。
また、誘電体層１２には、誘電体セラミック以外のガラス相などが含まれていても良い。
本実施形態に係る積層セラミックコンデンサ１において、誘電体層１２は、セラミック原料粉末を焼成することで得られる誘電体セラミックスから構成されている。
誘電体セラミックスには、誘電体層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。
誘電体層１２には、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸カルシウム（ＣａＴｉＯ３）、チタン酸マグネシウム（ＭｇＴｉＯ３）、ジルコン酸カルシウム（ＣａＺｒＯ３）、チタン酸ジルコン酸カルシウム（Ｃａ（Ｔｉ，Ｚｒ）Ｏ３）、チタン酸ジルコン酸バリウムカルシウム（（Ｂａ，Ｃａ）（Ｚｒ，Ｔｉ）Ｏ３）、ジルコン酸バリウム（ＢａＺｒＯ３）、酸化チタン（ＴｉＯ２）などが含まれていてもよい。
また、誘電体層１２には、誘電体セラミック以外のガラス相などが含まれていても良い。
【0020】
本実施形態に係る積層セラミックコンデンサ１が、低背の積層セラミックコンデンサである場合、誘電体層１２の厚さは、焼成後の厚さで５μｍ以下であることが好ましく、３μｍ以下であることがより好ましく、１μｍ以下であることがさらに好ましい。誘電体層１２の厚さを小さくすることで、誘電体層１２の積層数を増やすことができ、その結果、積層体の寸法を大きくすることなく、積層セラミックコンデンサの容量を増加させることができる。
【0021】
［引き出し面］
本発明において「引き出し面」とは、内部電極が積層方向に直交する方向に引き出される面であり、本実施形態に係る積層セラミックコデンサ１のように、セラミック素体１０の両端面に形成されていても、或いはセラミック素体内部に形成されていてもよい。
例えば、前記特許文献３に記載された積層セラミック電子部品のように、内部電極がセラミック素体内部に設けられた貫通孔のテーパー面に引き出されているものが挙げられ、該積層セラミック電子部品では、貫通孔のテーパー面が、引き出し面である。
本発明において「引き出し面」とは、内部電極が積層方向に直交する方向に引き出される面であり、本実施形態に係る積層セラミックコデンサ１のように、セラミック素体１０の両端面に形成されていても、或いはセラミック素体内部に形成されていてもよい。
例えば、前記特許文献３に記載された積層セラミック電子部品のように、内部電極がセラミック素体内部に設けられた貫通孔のテーパー面に引き出されているものが挙げられ、該積層セラミック電子部品では、貫通孔のテーパー面が、引き出し面である。
【0022】
前者の、セラミック素体の両端面に引き出し面を有する積層セラミックコンデンサにおいては、通常、引き出し面は、複数の内部電極が誘電体層を介して積層された積層体をカット処理する工程で形成される。
本実施形態における積層セラミックコデンサ１では、焼成された後の積層体のカット処理に短パルスレ－ザーを用いることにより、引き出し面Ｂの形状を制御して、引き出し面Ｂと外部電極２０との接触面積を増加させるものである。
本実施形態における積層セラミックコデンサ１では、焼成された後の積層体のカット処理に短パルスレ－ザーを用いることにより、引き出し面Ｂの形状を制御して、引き出し面Ｂと外部電極２０との接触面積を増加させるものである。
【0023】
図２は、本実施形態の積層セラミックコンデンサ１の製造工程の概要を示す図である。
本実施形態において、前記引き出し面Ｂを形成するための短パルスレーザーの照射は、焼成後のセラミック素体の上面Ａ２の上方から行われる。
本実施形態において、前記引き出し面Ｂを形成するための短パルスレーザーの照射は、焼成後のセラミック素体の上面Ａ２の上方から行われる。
【0024】
図３は、カット処理後の断面形状と、外部電極との接触面積の関係を説明する模式図であり、（Ｉ）は、短パルスレーザーの照射によるカットを、（ＩＩ）は、前記特許文献１等に記載されたダイサーによるＶ字カットを、（ＩＩＩ）は、押切りによるカットを、それぞれ表している。
図３の（ＩＩ）及び（ＩＩＩ）に示すとおり、ダイサーによるＶ字カットで得られる断面は、押切りなどの方法でカットして得られる垂直な断面よりも外部電極との接触面積が増加する。
これに対し、本実施形態においては、図３の（Ｉ）に示すとおり、短パルスレーザーの照射によるカットにより、前記ダイサーによるＶ字カットで得られる断面よりも更に外部電極との接触面積が増加した引き出し面Ｂを得ることができる。
図３の（ＩＩ）及び（ＩＩＩ）に示すとおり、ダイサーによるＶ字カットで得られる断面は、押切りなどの方法でカットして得られる垂直な断面よりも外部電極との接触面積が増加する。
これに対し、本実施形態においては、図３の（Ｉ）に示すとおり、短パルスレーザーの照射によるカットにより、前記ダイサーによるＶ字カットで得られる断面よりも更に外部電極との接触面積が増加した引き出し面Ｂを得ることができる。
【0025】
レーザーを用いたセラミック素体のカット加工については、前記特許文献２～４等に記載されているとおり、既に公知である。なかでも、特許文献２、３には、パルス幅がピコ秒以下の短パルスレーザーを用いることで、セラミック素体を構成する内部電極や誘電体を溶融させずに昇華させるアブレーション加工が可能であることが記載されている。
しかしながら、これらの文献には、短パルスレーザーを用いて、引き出し面の形状を制御することで、内部電極の引き出し面と外部電極との接触面積を増加させることについてまでは言及されていない。
しかしながら、これらの文献には、短パルスレーザーを用いて、引き出し面の形状を制御することで、内部電極の引き出し面と外部電極との接触面積を増加させることについてまでは言及されていない。
【0026】
本実施形態においては、パルス幅がピコ秒以下の短パルスレーザーを用いて、内部電極１１と誘電体層１２が同時に昇華する条件でレーザー照射して、内部電極の引き出し面を形成する。レーザーで切断した後、同じ位置で先のレーザー照射条件よりも低いエネルギで２回目のレーザー照射を行うことで、セラミック素体１０の引き出し面Ｂの形状を以下に記述する形状に加工して、外部電極との接触面積を増加させるものである。
【0027】
《第１の形状》
前記側面に平行な面で切断した切断面において、前記引き出し面が形成する端部の形状が、
誘電体層と内部電極の境界線の長さが前記下面から前記上面に向かうにつれて減少するように傾斜したものであり、かつ、
一層の誘電体層において前記引き出し方向長さが最大となる位置にある最長点を、隣接する誘電体層同士で結んで外挿線Ｌを形成し、該外挿線Ｌが前記積層方向に対してなす角度をθ１としたときに、隣接する２つの誘電体層間にある内部電極の上端と下端とを結ぶ線分が前記積層方向に対してなす角度θ２が、前記θ１より大きくなるものである。
前記側面に平行な面で切断した切断面において、前記引き出し面が形成する端部の形状が、
誘電体層と内部電極の境界線の長さが前記下面から前記上面に向かうにつれて減少するように傾斜したものであり、かつ、
一層の誘電体層において前記引き出し方向長さが最大となる位置にある最長点を、隣接する誘電体層同士で結んで外挿線Ｌを形成し、該外挿線Ｌが前記積層方向に対してなす角度をθ１としたときに、隣接する２つの誘電体層間にある内部電極の上端と下端とを結ぶ線分が前記積層方向に対してなす角度θ２が、前記θ１より大きくなるものである。
【0028】
《第２の形状》
前記側面に平行な面で切断した切断面において、前記引き出し面が形成する端部の形状が、
誘電体層と内部電極の境界線の長さが前記下面から前記上面に向かうにつれて減少するように傾斜したものであり、かつ、
隣接する２つの誘電体層間にある内部電極部分において、内部電極の前記引き出し方向の端部が、一方の誘電体層との境界線の延長線上にあるとともに、他方の誘電体層との境界線上にあるか、又はその延長線上にあり、前記他方の誘電体側の内部電極の延長線上での長さが、前記一方の誘電体層との境界線の延長線上での長さよりも小さいものである。
前記側面に平行な面で切断した切断面において、前記引き出し面が形成する端部の形状が、
誘電体層と内部電極の境界線の長さが前記下面から前記上面に向かうにつれて減少するように傾斜したものであり、かつ、
隣接する２つの誘電体層間にある内部電極部分において、内部電極の前記引き出し方向の端部が、一方の誘電体層との境界線の延長線上にあるとともに、他方の誘電体層との境界線上にあるか、又はその延長線上にあり、前記他方の誘電体側の内部電極の延長線上での長さが、前記一方の誘電体層との境界線の延長線上での長さよりも小さいものである。
【0029】
以下、上記第１の形状及び第２の形状について、その作用効果も含め、詳しく記載する。
【0030】
（引き出し面Ｂ全体の形状）
第１の形状及び第２の形状のいずれも、前記側面に平行な面で切断した切断面において、前記引き出し面Ｂが形成する端部の形状は、誘電体層１２と内部電極１１の境界線の長さが前記下面Ａ１から前記上面Ａ２に向かうにつれて減少するように傾斜したものである。
この傾斜は、曲線状に傾斜していることが好ましいが、直線状に傾斜するものであっても、或いは、下面Ａ１側では直線状に傾斜し、上面Ａ２側では曲線状に傾斜する等、両者が混在していてもよい。
本実施形態においては、前記傾斜が曲線状に傾斜していることにより、引き出し面Ｂの外部電極２０との接触面積が増加し、両者の接着強度をより向上させることができる。
第１の形状及び第２の形状のいずれも、前記側面に平行な面で切断した切断面において、前記引き出し面Ｂが形成する端部の形状は、誘電体層１２と内部電極１１の境界線の長さが前記下面Ａ１から前記上面Ａ２に向かうにつれて減少するように傾斜したものである。
この傾斜は、曲線状に傾斜していることが好ましいが、直線状に傾斜するものであっても、或いは、下面Ａ１側では直線状に傾斜し、上面Ａ２側では曲線状に傾斜する等、両者が混在していてもよい。
本実施形態においては、前記傾斜が曲線状に傾斜していることにより、引き出し面Ｂの外部電極２０との接触面積が増加し、両者の接着強度をより向上させることができる。
【0031】
また、この傾斜が曲線状に傾斜している場合、その曲線の曲率が、前記下面Ａ１側と前記上面Ａ２側とで異なり、前記下面Ａ１から前記上面Ａ２に向かうにつれて増加していることが好ましい。曲率を下面Ａ１から上面Ａ２に向かって大きくすることで、上面Ａ２の近傍では、下面Ａ１よりも外部電極２０とセラミック素体１０との接触面積が増え、接着強度が高くなる。
【0032】
図４は、本実施形態の積層セラミックコンデンサ１を、実装基板上にハンダづけした状態を模式的に示す図であり、３０は電極パッド、４０は回路基板、５０はハンダ、をそれぞれ示している。
該回路基板４０に、積層セラミックコンデンサ１を、図５に図示する方向に実装したとき、ハンダ５０から外部電極２０に対する引っ張り応力は、図中の矢印（→）のようにかかる。
このとき、前記曲率が下面Ａ１側から上面Ａ２側に向かって大きくなると、上面Ａ２側の接着面積が大きくなることに起因して接着強度が高くなる。このため、ハンダ５０からの応力に対する耐性が高まり、ハンダ付け時に生じる引っ張り応力による剥がれ不具合を防ぐことができる。
該回路基板４０に、積層セラミックコンデンサ１を、図５に図示する方向に実装したとき、ハンダ５０から外部電極２０に対する引っ張り応力は、図中の矢印（→）のようにかかる。
このとき、前記曲率が下面Ａ１側から上面Ａ２側に向かって大きくなると、上面Ａ２側の接着面積が大きくなることに起因して接着強度が高くなる。このため、ハンダ５０からの応力に対する耐性が高まり、ハンダ付け時に生じる引っ張り応力による剥がれ不具合を防ぐことができる。
【0033】
本実施形態の積層セラミックコンデンサ１において、セラミック素体１０における引き出し面Ｂにおいて、前記内部電極１１の端部及び前記誘電体層１２の端部のそれぞれの断面形状が丸みを帯びていることが好ましい。
前記内部電極１１の端部及び前記誘電体層１２の端部のそれぞれの断面形状が丸みを帯びていることにより、外部電極２０との接触面積が増加し、接着強度が向上する。
前記内部電極１１の端部及び前記誘電体層１２の端部のそれぞれの断面形状が丸みを帯びていることにより、外部電極２０との接触面積が増加し、接着強度が向上する。
【0034】
（隣接する誘電体層間にある内部電極部分の形状）
外部電極との接着強度については、誘電体層との接触面積を増加させるより、内部電極との接触面積を増やすほうが、その強度を増加させることができるので有利である。これは、内部電極が、外部電極と同様に、金属で形成されていることによる。
そのため、前記第１の形状及び／又は第２の形状においては、隣接する誘電体層間にある内部電極部分において、内部電極１１の露出面積が大きくなるように制御された、以下の形状を有している。
外部電極との接着強度については、誘電体層との接触面積を増加させるより、内部電極との接触面積を増やすほうが、その強度を増加させることができるので有利である。これは、内部電極が、外部電極と同様に、金属で形成されていることによる。
そのため、前記第１の形状及び／又は第２の形状においては、隣接する誘電体層間にある内部電極部分において、内部電極１１の露出面積が大きくなるように制御された、以下の形状を有している。
【0035】
第１の形状は、前記側面に平行な面で切断した切断面において、前記引き出し面Ｂが形成する端部の形状が、一層の誘電体層１２において前記引き出し方向長さが最大となる位置にある最長点を、隣接する誘電体層同士で結んで外挿線Ｌを形成し、該外挿線Ｌが前記積層方向に対してなす角度をθ１としたときに、隣接する２つの誘電体層間にある内部電極１１の上端と下端とを結ぶ線分が前記積層方向に対してなす角度θ２が、前記θ１より大きくなるものである。
【0036】
【0037】
図６に示すとおり、前記角度θ１は、
前記２つの誘電体層間の最長点を結んで形成される外挿線Ｌと、内部電極と下側の誘電体層の境界線の延長線との交点をＰ１とし、
誘電体層の最長点をＰ２としたときに、
前記Ｐ１と前記Ｐ２を結んだ線分が積層方向に対してなす角度である。
前記２つの誘電体層間の最長点を結んで形成される外挿線Ｌと、内部電極と下側の誘電体層の境界線の延長線との交点をＰ１とし、
誘電体層の最長点をＰ２としたときに、
前記Ｐ１と前記Ｐ２を結んだ線分が積層方向に対してなす角度である。
【0038】
また、図７に示すとおり、前記角度θ２は、
内部電極と上側誘電体層の境界線又はその延長線と、内部電極の下側端部との交点をＰ３とし、
内部電極と上側誘電体層の境界線又はその延長線と、内部電極の上側端部との交点をＰ４としたときに、
前記Ｐ３と前記Ｐ４とを結んだ線分が積層方向に対してなす角度である。
内部電極と上側誘電体層の境界線又はその延長線と、内部電極の下側端部との交点をＰ３とし、
内部電極と上側誘電体層の境界線又はその延長線と、内部電極の上側端部との交点をＰ４としたときに、
前記Ｐ３と前記Ｐ４とを結んだ線分が積層方向に対してなす角度である。
【0039】
【0040】
本実施形態において、θ１は、＋２°から＋８０°であり、好ましくは＋５°から＋６０°である。
また、本実施形態において、θ２は、＋２°から＋８５°であり、好ましくは＋５°から＋８０°である。
また、本実施形態において、θ２は、＋２°から＋８５°であり、好ましくは＋５°から＋８０°である。
【0041】
本実施形態において、前記θ１を、前記隣接する誘電体層の積層方向の位置が前記下面Ａ１側から前記上面Ａ２側へと近づくにつれて増加するようにすること、すなわち、引き出し面Ｂの前記断面形状を曲線状にすることが好ましい。
さらに、本実施形態においては、前記角度θ１の増加率を、前記上面Ａ２側と前記下面Ａ１側とで異ならせることが好ましく、上面の近傍での前記角度θ１をより大きくすることで、前項［００３２］に記載と同様の効果が得られる。
さらに、本実施形態においては、前記角度θ１の増加率を、前記上面Ａ２側と前記下面Ａ１側とで異ならせることが好ましく、上面の近傍での前記角度θ１をより大きくすることで、前項［００３２］に記載と同様の効果が得られる。
【0042】
第２の形状は、前記側面に平行な面で切断した切断面において、隣接する２つの誘電体層間にある内部電極部分において、内部電極１１の前記引き出し方向の端部が、一方の誘電体層１２との境界線の延長線上にあるとともに、他方の誘電体層１２との境界線上にあるか、又はその延長線上にあり、前記他方の誘電体層側の内部電極の延長線上での長さが、前記一方の誘電体層１２との境界線の延長線上での長さよりも小さいものである。
【0043】
図８は、前記第２の形状における、隣接する誘電体層間にある内部電極部分の一例を模式的に示す、引き出し面の部分図である。図中の矢印は、内部電極の端部が誘電体層に接することなく露出している部分を示している。
図８に図示する例では、内部電極の端部が、上面側の誘電体層との境界線の延長線上にあるとともに、下面側の誘電体層との境界線上にある場合を示している。
図８に示すとおり、内部電極の引き出し面Ｂにおいて、内部電極の端部の上面側の前記引き出し方向表面が露出していることで、内部電極と外部電極との密着性がより高くなる。
図８に図示する例では、内部電極の端部が、上面側の誘電体層との境界線の延長線上にあるとともに、下面側の誘電体層との境界線上にある場合を示している。
図８に示すとおり、内部電極の引き出し面Ｂにおいて、内部電極の端部の上面側の前記引き出し方向表面が露出していることで、内部電極と外部電極との密着性がより高くなる。
【0044】
内部電極の端部を誘電体層から露出させることにより、内部電極と外部電極との密着性を向上させることは、前記の特許文献２に記載されている。
しかしながら、該特許文献の記載によれば、隣接する２つの誘電体層間にある内部電極は、上下の面は同程度に露出しているため、内部電極の露出している部分は、支えがなく、倒れやすいという問題がある。
しかしながら、該特許文献の記載によれば、隣接する２つの誘電体層間にある内部電極は、上下の面は同程度に露出しているため、内部電極の露出している部分は、支えがなく、倒れやすいという問題がある。
【0045】
これに対して、前記の第２の形状では、隣接する２つの誘電体層間にある内部電極において、その露出している部分が、内部電極表面が露出していないか、露出していても露出する表面の長さが短い側の誘電体層で支えられる構造となるため、支えがなく、倒れやすいという問題は生じない。
【0046】
本実施形態において、前記一方の誘電体層との境界線の延長線上において、内部電極の水平方向表面が露出している水平方向の長さは、０μｍより大きいことが好ましく、０．１μｍ以上であることがより好ましい。
【0047】
本実施形態の積層セラミックコンデンサ１において、上記の第１の形状及び／又は第２の形状に加えて、さらに、以下の第３の形状に制御された形状を有していることがより好ましい。
【0048】
第３の形状：
前記側面に平行な面で切断した切断面において、前記引き出し面が形成する端部の形状が、一層の誘電体層の厚み方向中央部よりも下面側に前記最長点が位置する誘電体層部分を有するものである。
前記側面に平行な面で切断した切断面において、前記引き出し面が形成する端部の形状が、一層の誘電体層の厚み方向中央部よりも下面側に前記最長点が位置する誘電体層部分を有するものである。
【0049】
図９は、前記切断面における、隣接する２つの内部電極間にある誘電体層部分の一例を模式的に示す、引き出し面の部分図である。
図９から明らかなように、第３の形状においては、図中の積層方向の矢印で示すように、最長点が、誘電体層の厚み方向中央部よりも下面側に位置している。
図９から明らかなように、第３の形状においては、図中の積層方向の矢印で示すように、最長点が、誘電体層の厚み方向中央部よりも下面側に位置している。
【0050】
また、図９から明らかなように、第３の形状においては、誘電体層の最長点より下側の領域は、前記外挿線Ｌに対して、誘電体層が欠けている部分（以下、「下側の切り欠け部」ということもある。）を有している。
誘電体層に下側の切り欠け部が存在するように加工することで、内部電極の端部の露出面積をより増加させることができ、外部電極との接着強度がより一層向上する。
誘電体層に下側の切り欠け部が存在するように加工することで、内部電極の端部の露出面積をより増加させることができ、外部電極との接着強度がより一層向上する。
【0051】
本実施形態の積層セラミックコンデンサ１において、第３の形状、すなわち、誘電体層に下側切り欠け部を有している形状は、積層された誘電体層の全てが有していなくてもよいが、積層数の５％以上であることが好ましく、３０％以上であることがより好ましい。
【0052】
一方、第３の形状においては、誘電体層の最長点より上側の領域は、前記外挿線Ｌに対して、誘電体層が欠けている部分（以下、「上側の切り欠け部」ということもある。）を有している場合と、有していない場合が含まれる。
図９は、有している場合を示している。
図９は、有している場合を示している。
【0053】
前記切り欠け部の大きさを、図中の水平方向の矢印で示すように、内部電極との境界線を前記外挿線Ｌまで延長した長さで表した場合、上側に位置する内部電極との境界線Ｌ２が、下面側に位置する内部電極との境界線を前記外挿線Ｌまで延長した長さＬ１よりも小さいことが好ましい。
【0054】
第３の形状において、隣接する２つの内部電極間にある誘電体層において、Ｌ１を大きくし、Ｌ２を小さく、もしくはＬ２を０（ゼロ）にすることで、誘電体層の上側にある内部電極の端部は、誘電体層の上面に支えられる。
したがって、前述の特許文献２に記載されたような、内部電極の露出した端部に支えがなく、倒れやすいという問題をなくすことができる。
したがって、前述の特許文献２に記載されたような、内部電極の露出した端部に支えがなく、倒れやすいという問題をなくすことができる。
【0055】
さらに、前記隣接する２つの内部電極間にある誘電体層において、前記Ｌ２は、前記誘電体層が上面Ａ２側に近い場合の方が、前記誘電体層が下面Ａ１側に近い場合よりも大きいことが好ましい。
上面Ａ２側近傍の誘電体層において、前記Ｌ２が大きくなるよう加工することにより、前項［００３２］に記載したと同様に、ハンダ付け時に生じる引っ張り応力による剥がれ不具合を低減することができる。
上面Ａ２側近傍の誘電体層において、前記Ｌ２が大きくなるよう加工することにより、前項［００３２］に記載したと同様に、ハンダ付け時に生じる引っ張り応力による剥がれ不具合を低減することができる。
【0056】
本実施形態において、パルス幅がピコ秒以下の短パルスレーザーを用いて形成される、内部電極の引き出し面Ｂの制御された形状が奏する作用効果については、以上のとおりである。
これらの作用効果については、セラミック素体１０の厚さが薄くなればなるほど効果があり、セラミック素体の厚さが、好ましくは１５０μｍ以下、より好ましくは５０μｍ以下の、超低背の積層セラミックコンデンサであることが好ましい。
これらの作用効果については、セラミック素体１０の厚さが薄くなればなるほど効果があり、セラミック素体の厚さが、好ましくは１５０μｍ以下、より好ましくは５０μｍ以下の、超低背の積層セラミックコンデンサであることが好ましい。
【0057】
また、本実施形態における内部電極の引き出し面Ｂについては、本実施形態として記載した、前記図１に示す積層セラミックコンデンサばかりでなく、図１０に図示するような、貫通孔を有する積層セラミックコンデンサ（前記特許文献３等参照）における内部電極引き出し面においても、上記と同様の効果を奏する。
すなわち、内部電極の引き出し面である、貫通孔のテーパー面にスパッタリング法等で外部電極を形成する際に、外部電極を均一に形成することができる。さらに、内部電極端部の露出と内部電極の断面形状の丸み等により、外部電極との接着強度が向上するため、ハンダ付け時に生じる引っ張り応力による剥がれ不具合が防止できる。
すなわち、内部電極の引き出し面である、貫通孔のテーパー面にスパッタリング法等で外部電極を形成する際に、外部電極を均一に形成することができる。さらに、内部電極端部の露出と内部電極の断面形状の丸み等により、外部電極との接着強度が向上するため、ハンダ付け時に生じる引っ張り応力による剥がれ不具合が防止できる。
【0058】
［外部電極］
外部電極２０は、セラミック素体１０の前記内部電極の引き出し面Ｂに、導電性材料とガラス粉末とを含んだ外部電極ペーストを塗布・焼付けして形成することもできるが、本実施形態においては、厚さが薄く均一な外部電極を形成できるスパッタリング法、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、原子層堆積（ＡＬＤ）、インクジェット等によって成膜することが好ましい。
また、外部電極２０は、セラミック素体１０の前記内部電極の引き出し面Ｂに、スパッタリング法等によって下地層を塗布した後、めっき処理によりＮｉ、Ｃｕ、Ｓｎ（スズ）等の金属コーティングを行うことで形成してもよい。
外部電極２０は、セラミック素体１０の前記内部電極の引き出し面Ｂに、導電性材料とガラス粉末とを含んだ外部電極ペーストを塗布・焼付けして形成することもできるが、本実施形態においては、厚さが薄く均一な外部電極を形成できるスパッタリング法、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、原子層堆積（ＡＬＤ）、インクジェット等によって成膜することが好ましい。
また、外部電極２０は、セラミック素体１０の前記内部電極の引き出し面Ｂに、スパッタリング法等によって下地層を塗布した後、めっき処理によりＮｉ、Ｃｕ、Ｓｎ（スズ）等の金属コーティングを行うことで形成してもよい。
【実施例0059】
以下、実施例を用いて、本実施形態におけるセラミック素体１０における引き出し面Ｂについて、さらに詳しく記載する。
【0060】
（実施例１）
焼成されたセラミック素体を用い、上面Ａ２の上方よりレーザーを照射して、内部電極の引き出し面を形成した。
前記セラミック素体として、８層の厚さ１μｍの内部電極が、厚さ３μｍの誘電体層を介して積層された、厚さが５０μｍのものを用いた。
また、レーザー照射による加工条件は、以下のとおりとした。
波長：グリーン
周波数：２００ｋＨｚ
パルス幅：ピコ秒パルス
スキャナー：ガルバノスキャナー（最高出力３０Ｗ）
走査速度：４００ｍ／秒
Ｐｗ：第１回４０％、第２回１２％
焼成されたセラミック素体を用い、上面Ａ２の上方よりレーザーを照射して、内部電極の引き出し面を形成した。
前記セラミック素体として、８層の厚さ１μｍの内部電極が、厚さ３μｍの誘電体層を介して積層された、厚さが５０μｍのものを用いた。
また、レーザー照射による加工条件は、以下のとおりとした。
波長：グリーン
周波数：２００ｋＨｚ
パルス幅：ピコ秒パルス
スキャナー：ガルバノスキャナー（最高出力３０Ｗ）
走査速度：４００ｍ／秒
Ｐｗ：第１回４０％、第２回１２％
【0061】
得られたセラミック素体の断面を観察し、得られた引き出し面全体が湾曲した形状に形成され、その曲率がセラミック素体の下方から上方に向けて大きくなっていることが確認された。
また、得られた引き出し面において、誘電体層の端部及び内部電極の端面が丸みを帯びた形状に形成されていることも確認された。
また、得られた引き出し面において、内部電極の端部が誘電体層から露出するとともに、内部電極間にある誘電体層において、下方側に切欠部が形成されていること、及び該誘電体層において、上方側に、前記の下方側における切欠部よりも小さい切り欠けが形成されていることが確認された。
また、得られた引き出し面において、誘電体層の端部及び内部電極の端面が丸みを帯びた形状に形成されていることも確認された。
また、得られた引き出し面において、内部電極の端部が誘電体層から露出するとともに、内部電極間にある誘電体層において、下方側に切欠部が形成されていること、及び該誘電体層において、上方側に、前記の下方側における切欠部よりも小さい切り欠けが形成されていることが確認された。
【0062】
（傾き角度の測定）
得られた引き出し面における、前記角度θ１及びθ２に加えて、図１１に示すように、前記図７に図示したＰ４と前記図６に図示したＰ２を結んだ線分が積層方向に対してなす角度θ３を測定した。
それぞれの角度は、実施例１で得られた１０個のセラミック素体の断面を観察し、積層方向中央でのθ１、θ２、及びθ３のそれぞれの最大値、最小値、及び平均値を確認した。
また、比較例１として、実施例１と同じ焼成されたセラミック素体に、Ｖ字ダイサーを用いて、内部電極の引き出し面を形成したものを用い、実施例１と同じ測定を行った。
結果を、下記の表１に記載する。
得られた引き出し面における、前記角度θ１及びθ２に加えて、図１１に示すように、前記図７に図示したＰ４と前記図６に図示したＰ２を結んだ線分が積層方向に対してなす角度θ３を測定した。
それぞれの角度は、実施例１で得られた１０個のセラミック素体の断面を観察し、積層方向中央でのθ１、θ２、及びθ３のそれぞれの最大値、最小値、及び平均値を確認した。
また、比較例１として、実施例１と同じ焼成されたセラミック素体に、Ｖ字ダイサーを用いて、内部電極の引き出し面を形成したものを用い、実施例１と同じ測定を行った。
結果を、下記の表１に記載する。
【0063】
（外部電極の形成）
得られた、実施例１及び比較例１の内部電極の引き出し面に、スパッタリング法により０．４μｍのＣｕ層を形成した後、Ｃｕメッキ（２μｍ）、Ｎｉメッキ（２μｍ）、及びＳｎメッキ（２μｍ）をこの順に形成して、外部電極とした。
得られた、実施例１及び比較例１の内部電極の引き出し面に、スパッタリング法により０．４μｍのＣｕ層を形成した後、Ｃｕメッキ（２μｍ）、Ｎｉメッキ（２μｍ）、及びＳｎメッキ（２μｍ）をこの順に形成して、外部電極とした。
【0064】
（密着性試験）
前記の内部電極の引き出し面上に形成された外部電極に、セロハンテープを貼り付けて、セロハンテープにより外部電極が引き剥がされた個数を評価した。
結果を以下の表１に記載する。
前記の内部電極の引き出し面上に形成された外部電極に、セロハンテープを貼り付けて、セロハンテープにより外部電極が引き剥がされた個数を評価した。
結果を以下の表１に記載する。
【0065】
【表1】
【0066】
表１の結果、実施例では、比較例では得られないθ２及びθ３が得られていることから、実施例では、内部電極の引き出し面において、内部電極端部の露出面積は、比較例の場合よりも増大したことにより、外部電極の引き剥がれによる不具合の発生を防止するできたことがわかる。
【0067】
（実施例２）
本実施例では、前記貫通孔を有する積層セラミックコンデンサにおいて、その貫通孔の形成に、実施例１と同様の短パルスレーザーによるカットを用いた。
その結果、カット面において、実施例１と同様に、内部電極が露出していること、及び内部電極の断面形状が丸みを有していることが確認できた。
また、スパッタリング法により外部電極を形成する際に、均一に形成することがき、ハンダ付け時に生じる引っ張り応力による剥がれ不具合を防止することができた。
本実施例では、前記貫通孔を有する積層セラミックコンデンサにおいて、その貫通孔の形成に、実施例１と同様の短パルスレーザーによるカットを用いた。
その結果、カット面において、実施例１と同様に、内部電極が露出していること、及び内部電極の断面形状が丸みを有していることが確認できた。
また、スパッタリング法により外部電極を形成する際に、均一に形成することがき、ハンダ付け時に生じる引っ張り応力による剥がれ不具合を防止することができた。
【産業上の利用可能性】
【0068】
本発明によれば、外部電極との密着性が向上するので、スパッタリング法等により薄い外部電極を形成した場合であっても、外部電極の剥がれ不具合を低減することができる。また、本発明のこうした効果については、セラミック素体の厚さが薄くなればなるほど効果があるので、本発明は、セラミック素体の厚さが５０μｍ以下の超低背の積層セラミック電子部品に利用できる。
【符号の説明】
【0069】
１：積層セラミックコンデンサ
１０：セラミック素体
１１：内部電極
１２：誘電体層
２０：外部電極
３０：電極パッド
４０：回路基板
５０：ハンダ
Ａ１；下面
Ａ２：上面
Ｂ：内部電極の引き出し面
Ｌ：外挿線
Ｌ１：下面側に位置する内部電極との境界線を前記外挿線Ｌまで延長した長さ
Ｌ２：上面側に位置する内部電極との境界線を前記外挿線Ｌまで延長した長さ
１０：セラミック素体
１１：内部電極
１２：誘電体層
２０：外部電極
３０：電極パッド
４０：回路基板
５０：ハンダ
Ａ１；下面
Ａ２：上面
Ｂ：内部電極の引き出し面
Ｌ：外挿線
Ｌ１：下面側に位置する内部電極との境界線を前記外挿線Ｌまで延長した長さ
Ｌ２：上面側に位置する内部電極との境界線を前記外挿線Ｌまで延長した長さ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
