特開2024-83192 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社村田製作所の特許一覧

特開2024-83192増幅回路および高周波回路

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3A
3B
4
5
6
7
8
9
10
11
12A
12B
13
14A
14B
15
16
17

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024083192

(43)【公開日】2024-06-20

(54)【発明の名称】増幅回路および高周波回路

(51)【国際特許分類】

H03F 1/02 20060101AFI20240613BHJP

H03F 3/68 20060101ALI20240613BHJP

【ＦＩ】

H03F1/02 188

H03F3/68 220

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2023022860

(22)【出願日】2023-02-16

(31)【優先権主張番号】P 2022196703

(32)【優先日】2022-12-09

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】100189430

【弁理士】

【氏名又は名称】吉川修一

(74)【代理人】

【識別番号】100190805

【弁理士】

【氏名又は名称】傍島正朗

(72)【発明者】

【氏名】竹中功

(72)【発明者】

【氏名】浪江寿典

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AA01

5J500AA21

5J500AA63

5J500AA65

5J500AC36

5J500AF10

5J500AF15

5J500AF18

5J500AH06

5J500AH10

5J500AH29

5J500AH32

5J500AH33

5J500AH39

5J500AK16

5J500AK42

5J500AK44

5J500AK46

5J500AK66

5J500AS14

5J500AT02

5J500AT05

5J500AT07

5J500CK06

5J500CK07

5J500RG09

(57)【要約】

【課題】高効率な増幅特性を有する増幅回路を提供する。
【解決手段】増幅回路１０は、増幅器１１に接続されたインダクタ２３と、増幅器１２に接続されたインダクタ２４と、増幅器１１およびインダクタ２３を結ぶ第１出力経路に直列配置されたインダクタ２１と、第１出力経路およびグランドに接続されたキャパシタ３１と、増幅器１２およびインダクタ２４を結ぶ第２出力経路に直列配置されたキャパシタ３２と、第２出力経路およびグランドに接続されたインダクタ２２と、インダクタ２１および２３を結ぶ第１経路と、キャパシタ３２およびインダクタ２４を結ぶ第２経路との間に接続された第１回路と、を備え、第１回路は、第１経路および第２経路に接続される抵抗４１と、第１経路と第２経路とを抵抗４１を介して接続する、および、抵抗４１を介さずに接続する、を切り替えるスイッチ６１と、を有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１増幅器および第２増幅器と、
出力端子と、
前記第１増幅器の出力端および前記出力端子の間に接続された第１移相回路と、
前記第２増幅器の出力端および前記出力端子の間に接続された第２移相回路と、
前記第１増幅器の出力端および前記第１移相回路を結ぶ第１出力経路に直列配置された第１インダクタと、
前記第１出力経路およびグランドの間に接続された第１キャパシタと、
前記第２増幅器の出力端および前記第２移相回路を結ぶ第２出力経路に直列配置された第２キャパシタと、
前記第２出力経路およびグランドの間に接続された第２インダクタと、
前記第１インダクタおよび前記第１移相回路を結ぶ第１経路と、前記第２キャパシタおよび前記第２移相回路を結ぶ第２経路との間に接続された第１回路と、を備え、
前記第１回路は、
一端が前記第１経路に接続され、他端が前記第２経路に接続される第１抵抗と、
前記第１経路と前記第２経路とを前記第１抵抗を介して接続する、および、前記第１抵抗を介さずに接続する、を切り替える第１スイッチと、を有する、
増幅回路。

【請求項2】

第１増幅器および第２増幅器と、
出力端子と、
前記第１増幅器の出力端および前記出力端子の間に接続された第１移相回路と、
前記第２増幅器の出力端および前記出力端子の間に接続された第２移相回路と、
前記第１増幅器の出力端および前記第１移相回路に接続され、第１位相量で高周波信号を移相する第３移相回路と、
前記第２増幅器の出力端および前記第２移相回路に接続され、前記第１位相量との差が９０°である第２位相量で高周波信号を移相する第４移相回路と、
前記第３移相回路および前記第１移相回路を結ぶ第１経路と、前記第４移相回路および前記第２移相回路を結ぶ第２経路との間に接続された第１回路と、を備え、
前記第１回路は、
一端が前記第１経路に接続され、他端が前記第２経路に接続される第１抵抗と、
前記第１経路と前記第２経路とを前記第１抵抗を介して接続する、および、前記第１抵抗を介さずに接続する、を切り替える第１スイッチと、を有する、
増幅回路。

【請求項3】

前記第１スイッチは、共通端子、第１選択端子および第２選択端子を有し、
前記第１抵抗は第１端および第２端を有し、
前記第１端は前記第１選択端子に接続され、
前記共通端子は、前記第１経路および前記第２経路の一方に接続され、
前記第２端は、前記第１経路および前記第２経路の他方に接続され、
前記第２選択端子は、抵抗を介さずに前記第１経路および前記第２経路の前記他方に接続される、
請求項１または２に記載の増幅回路。

【請求項4】

前記第２選択端子と前記第１経路および前記第２経路の前記他方とは短絡される、
請求項３に記載の増幅回路。

【請求項5】

前記第１経路と前記第２経路とが短絡された場合、前記第１増幅器はＡＢ級動作し、かつ、前記第２増幅器はＣ級動作し、
前記第１経路と前記第２経路とが短絡されず、前記第１抵抗が前記第１経路および前記第２経路に接続された場合、前記第１増幅器はＡＢ級動作し、かつ、前記第２増幅器はＡＢ級動作する、
請求項１または２に記載の増幅回路。

【請求項6】

前記増幅回路にローパワーモードが適用される場合、前記第１経路と前記第２経路とが短絡されず、前記第１抵抗が前記第１経路および前記第２経路に接続され、
前記増幅回路にハイパワーモードが適用される場合、前記第１経路と前記第２経路とが短絡される、
請求項１または２に記載の増幅回路。

【請求項7】

前記第１回路は、さらに、インダクタまたはキャパシタである第１回路素子を有し、
前記第１スイッチは、さらに、第３選択端子を有し、
前記第１回路素子の一端は、前記第３選択端子に接続され、
前記第１回路素子の他端は、前記第１経路および前記第２経路の前記他方に接続される、
請求項４に記載の増幅回路。

【請求項8】

前記第１経路と前記第２経路とが短絡された場合、前記第１増幅器はＡＢ級動作し、かつ、前記第２増幅器はＣ級動作し、
前記第１回路素子が前記第１経路および前記第２経路と接続された場合、前記第１増幅器はＡＢ級動作し、かつ、前記第２増幅器はＣ級動作し、
前記第１抵抗が前記第１経路および前記第２経路と接続された場合、前記第１増幅器はＡＢ級動作し、かつ、前記第２増幅器はＡＢ級動作する、
請求項７に記載の増幅回路。

【請求項9】

前記増幅回路がパワークラス１．５に対応する場合、前記第１回路素子が前記第１経路および前記第２経路に接続され、
前記増幅回路がパワークラス２に対応する場合、前記第１経路と前記第２経路とが短絡され、
前記増幅回路がパワークラス３に対応する場合、前記第１抵抗が前記第１経路および前記第２経路に接続される、
請求項７に記載の増幅回路。

【請求項10】

前記増幅回路にローパワーモードが適用される場合、前記第１抵抗が前記第１経路および前記第２経路に接続される、
請求項７に記載の増幅回路。

【請求項11】

キャリアアンプおよびピークアンプと、
出力端子と、
前記キャリアアンプの出力端および前記出力端子の間に接続された第１移相回路と、
前記ピークアンプの出力端および前記出力端子の間に接続された第２移相回路と、
前記キャリアアンプの出力端および前記第１移相回路を結ぶ第１出力経路に直列配置された第１インダクタと、
前記第１出力経路およびグランドの間に接続された第１キャパシタと、
前記ピークアンプの出力端および前記第２移相回路を結ぶ第２出力経路に直列配置された第２キャパシタと、
前記第２出力経路およびグランドの間に接続された第２インダクタと、を備え、
前記第１移相回路は第３インダクタを含み、
前記第２移相回路は第４インダクタを含む、
増幅回路。

【請求項12】

前記第１移相回路は、第１位相量で高周波信号を移相し、
前記第２移相回路は、第２位相量で高周波信号を移相し、
前記第１位相量と前記第２位相量とは等しい、
請求項１１に記載の増幅回路。

【請求項13】

前記第３インダクタは、前記第１インダクタと前記出力端子とを結ぶ経路に直列配置され、
前記第４インダクタは、前記第２キャパシタと前記出力端子とを結ぶ経路に直列配置され、
前記第３インダクタのインダクタンス値と前記第４インダクタのインダクタンス値とは等しい、
請求項１１に記載の増幅回路。

【請求項14】

さらに、
前記第１インダクタおよび前記第１移相回路を結ぶ経路と、前記第２キャパシタおよび前記第２移相回路を結ぶ経路との間に接続された第３移相回路を備え、
前記第３移相回路は、第５インダクタを含む、
請求項１１～１３のいずれか１項に記載の増幅回路。

【請求項15】

前記第１移相回路は、第１位相量で高周波信号を移相し、
前記第２移相回路は、第２位相量で高周波信号を移相し、
前記第３移相回路は、第３位相量で高周波信号を移相し、
前記第１位相量および前記第２位相量のそれぞれは、前記第３位相量よりも大きい、
請求項１４に記載の増幅回路。

【請求項16】

キャリアアンプおよびピークアンプと、
出力端子と、
前記キャリアアンプの出力端および前記出力端子の間に接続された第１移相回路と、
前記ピークアンプの出力端および前記出力端子の間に接続された第２移相回路と、
前記キャリアアンプの出力端および前記第１移相回路に接続され、第４位相量で高周波信号を移相する第４移相回路と、
前記ピークアンプの出力端および前記第２移相回路に接続され、前記第４位相量との差が９０°である第５位相量で高周波信号を移相する第５移相回路と、を備え、
前記第１移相回路は、前記第２移相回路と同じ位相回転量となるよう構成されている、
増幅回路。

【請求項17】

請求項１または２に記載の増幅回路と、
第１バンドの少なくとも一部を含む通過帯域を有する第１フィルタと、
第２バンドの少なくとも一部を含む通過帯域を有する第２フィルタと、
前記第１フィルタと前記出力端子との接続および前記第２フィルタと前記出力端子との接続を切り替える第２スイッチと、を備える、
高周波回路。

【請求項18】

さらに、
互いに対向する第１主面および第２主面を有するモジュール基板と、
前記第２主面に配置された外部接続端子と、を備え、
前記第１増幅器および前記第２増幅器は前記第１主面に配置され、
前記第１スイッチおよび前記第２スイッチは前記第２主面に配置される、
請求項１７に記載の高周波回路。

【請求項19】

前記第１スイッチおよび前記第２スイッチは、１つの第１半導体ＩＣに含まれる、
請求項１８に記載の高周波回路。

【請求項20】

前記第１抵抗は前記第１主面に配置され、
前記モジュール基板を平面視した場合、
前記第１抵抗と前記第１半導体ＩＣとは、少なくとも一部重なっている、
請求項１９に記載の高周波回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、増幅回路および高周波回路に関する。

【背景技術】

【0002】

特許文献１には、バランスアンプを構成する第１増幅器および第２増幅器と、第１増幅器の出力端および出力端子を結ぶ第１出力経路に配置された第１移相回路と、第２増幅器の出力端および出力端子を結ぶ第２出力経路に配置された第２移相回路と、第１移相回路の出力端および第２移相回路の出力端に接続された抵抗と、第１移相回路の出力端および出力端子の間に接続された第１インダクタと、第２移相回路の出力端および出力端子の間に接続された第２インダクタと、を備える半導体装置（増幅回路）が開示されている。これによれば、抵抗、第１インダクタおよび第２インダクタで構成される電力結合器における電力合成の損失を低減できるとしている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１２－１４７３５２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

携帯電話の高出力化要求に伴い、より高効率な増幅回路が求められている。

【0005】

本発明は、上記課題を解決するためになされたものであって、高効率な増幅特性を有する増幅回路および高周波回路を提供することを目的とする。

【課題を解決するための手段】

【0006】

上記目的を達成するために、本発明の一態様に係る増幅回路は、第１増幅器および第２増幅器と、出力端子と、第１増幅器の出力端および出力端子の間に接続された第１移相回路と、第２増幅器の出力端および出力端子の間に接続された第２移相回路と、第１増幅器の出力端および第１移相回路を結ぶ第１出力経路に直列配置された第１インダクタと、第１出力経路およびグランドの間に接続された第１キャパシタと、第２増幅器の出力端および第２移相回路を結ぶ第２出力経路に直列配置された第２キャパシタと、第２出力経路およびグランドの間に接続された第２インダクタと、第１インダクタおよび第１移相回路を結ぶ第１経路と、第２キャパシタおよび第２移相回路を結ぶ第２経路との間に接続された第１回路と、を備え、第１回路は、一端が第１経路に接続され、他端が第２経路に接続される第１抵抗と、第１経路と第２経路とを第１抵抗を介して接続する、および、第１抵抗を介さずに接続する、を切り替える第１スイッチと、を有する。

【0007】

また、本発明の一態様に係る増幅回路は、第１増幅器および第２増幅器と、出力端子と、第１増幅器の出力端および出力端子の間に接続された第１移相回路と、第２増幅器の出力端および出力端子の間に接続された第２移相回路と、第１増幅器の出力端および第１移相回路に接続され、第１位相量で高周波信号を移相する第３移相回路と、第２増幅器の出力端および第２移相回路に接続され、第１位相量との差が９０°である第２位相量で高周波信号を移相する第４移相回路と、第３移相回路および第１移相回路を結ぶ第１経路と、第４移相回路および第２移相回路を結ぶ第２経路との間に接続された第１回路と、を備え、第１回路は、一端が第１経路に接続され、他端が第２経路に接続される第１抵抗と、第１経路と第２経路とを第１抵抗を介して接続する、および、第１抵抗を介さずに接続する、を切り替える第１スイッチと、を有する。

【0008】

また、本発明の一態様に係る増幅回路は、キャリアアンプおよびピークアンプと、出力端子と、キャリアアンプの出力端および出力端子の間に接続された第１移相回路と、ピークアンプの出力端および出力端子の間に接続された第２移相回路と、キャリアアンプの出力端および第１移相回路を結ぶ第１出力経路に直列配置された第１インダクタと、第１出力経路およびグランドの間に接続された第１キャパシタと、ピークアンプの出力端および第２移相回路を結ぶ第２出力経路に直列配置された第２キャパシタと、第２出力経路およびグランドの間に接続された第２インダクタと、を備え、第１移相回路は第３インダクタを含み、第２移相回路は第４インダクタを含む。

【0009】

また、本発明の一態様に係る増幅回路は、キャリアアンプおよびピークアンプと、出力端子と、キャリアアンプの出力端および出力端子の間に接続された第１移相回路と、ピークアンプの出力端および出力端子の間に接続された第２移相回路と、キャリアアンプの出力端および第１移相回路に接続され、第４位相量で高周波信号を移相する第４移相回路と、ピークアンプの出力端および第２移相回路に接続され、第４位相量との差が９０°である第５位相量で高周波信号を移相する第５移相回路と、を備え、第１移相回路は、第２移相回路と同じ位相回転量となるよう構成されている。

【発明の効果】

【0010】

本発明によれば、高効率な増幅特性を有する増幅回路および高周波回路を提供することが可能となる。

【図面の簡単な説明】

【0011】

【図1】実施の形態１に係る増幅回路、高周波回路および通信装置の回路構成図である。

【図2】比較例１に係る増幅回路の回路構成図である。

【図3A】実施の形態１に係る増幅回路の第１モードにおける回路状態図である。

【図3B】実施の形態１に係る増幅回路の第２モードにおける回路状態図である。

【図4】実施の形態１に係る増幅回路の増幅方法を示すフローチャートである。

【図5】実施の形態１の変形例１に係る増幅回路の回路構成図である。

【図6】実施の形態１の変形例１に係る増幅回路の第１モード、第２モードおよび第３モードにおける負荷インピーダンス、電源電流、利得および電力付加効率を示す図である。

【図7】実施の形態１の変形例１に係る増幅回路のローパワーモードにおける負荷インピーダンス、電源電流、利得および電力付加効率を示す図である。

【図8】実施の形態１の変形例２に係る増幅回路の回路構成図である。

【図9】実施の形態１の変形例１に係る高周波回路の平面図および断面図である。

【図10】実施の形態２に係る増幅回路、高周波回路および通信装置の回路構成図である。

【図11】比較例２に係る増幅回路の回路構成図である。

【図12A】実施の形態２に係る増幅回路の低入力電力時における回路状態図である。

【図12B】実施の形態２に係る増幅回路の高入力電力時における回路状態図である。

【図13】実施の形態２の変形例１に係る増幅回路の回路構成図である。

【図14A】実施の形態２の変形例１に係る増幅回路の低入力電力時における回路状態図である。

【図14B】実施の形態２の変形例１に係る増幅回路の高入力電力時における回路状態図である。

【図15】実施の形態２の変形例２に係る増幅回路の回路構成図である。

【図16】実施の形態２、従来および比較例に係る各増幅回路の効率特性を比較したグラフである。

【図17】実施の形態２の変形例１に係る高周波回路の平面図および断面図である。

【発明を実施するための形態】

【0012】

以下、本発明の実施の形態について詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態等は、一例であり、本発明を限定する主旨ではない。以下の実施例および変形例における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。各図において、実質的に同一の構成については同一の符号を付し、重複する説明は省略または簡略化する場合がある。

【0013】

また、本開示において、平行および垂直等の要素間の関係性を示す用語、および、矩形状等の要素の形状を示す用語、ならびに、数値範囲は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する。

【0014】

また、本開示において、「接続される」とは、接続端子および／または配線導体で直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含むことを意味する。また、「ＡとＢとの間に接続される」、「ＡおよびＢの間に接続される」とは、ＡおよびＢを結ぶ経路上でＡおよびＢと接続されることを意味する。

【0015】

また、本開示において、基板の平面視とは、基板および基板に実装された回路素子を基板の主面に平行な平面に正投影して見ることを意味する。

【0016】

また、本開示の部品配置において、「部品が基板に配置される」とは、部品が基板の主面上に配置されること、および、部品が基板内に配置されることを含む。「部品が基板の主面上に配置される」とは、部品が基板の主面に接触して配置されることに加えて、部品が主面と接触せずに当該主面の上方に配置されること（例えば、部品が主面と接触して配置された他の部品上に積層されること）を含む。また、「部品が基板の主面上に配置される」は、主面に形成された凹部に部品が配置されることを含んでもよい。「部品が基板内に配置される」とは、部品がモジュール基板内にカプセル化されることに加えて、部品の全部が基板の両主面の間に配置されているが部品の一部が基板に覆われていないこと、および、部品の一部のみが基板内に配置されていることを含む。

【0017】

また、本開示において、「経路」とは、高周波信号が伝搬する配線、当該配線に直接接続された電極、および当該配線または当該電極に直接接続された端子等で構成された伝送線路であることを意味する。

【0018】

また、本開示において、「部品Ａが経路Ｂに直列配置される」とは、部品Ａの信号入力端および信号出力端の双方が、経路Ｂを構成する配線、電極、または端子に接続されていることを意味する。

【0019】

（実施の形態１）
［１．１増幅回路、高周波回路および通信装置の回路構成］
本実施の形態に係る増幅回路１０、高周波回路１および通信装置４の回路構成について、図１を参照しながら説明する。図１は、実施の形態１に係る増幅回路１０、高周波回路１および通信装置４の回路構成図である。

【0020】

［１．１．１通信装置４の回路構成］
まず、通信装置４の回路構成について説明する。図１に示すように、本実施の形態に係る通信装置４は、高周波回路１と、アンテナ２と、ＲＦ信号処理回路（ＲＦＩＣ：Radio Frequency Integrated Circuit）３と、を備える。

【0021】

高周波回路１は、アンテナ２とＲＦＩＣ３との間で高周波信号を伝送する。高周波回路１の詳細な回路構成については後述する。

【0022】

アンテナ２は、高周波回路１のアンテナ接続端子１００に接続され、高周波回路１から出力された高周波信号を送信する。なお、アンテナ２は、外部から高周波信号を受信して高周波回路１へ出力してもよい。

【0023】

ＲＦＩＣ３は、高周波信号を処理する信号処理回路の一例である。具体的には、ＲＦＩＣ３は、ベースバンド信号処理回路（ＢＢＩＣ、図示せず）から入力された送信信号をアップコンバート等により信号処理し、当該信号処理して生成された送信信号を、高周波回路１の送信経路に出力する。また、ＲＦＩＣ３は、高周波回路１の受信経路を介して入力された受信信号をダウンコンバート等により信号処理し、当該信号処理して生成された受信信号をＢＢＩＣへ出力する。また、ＲＦＩＣ３は、高周波回路１を制御する制御部を有する。なお、ＲＦＩＣ３の制御部としての機能の一部または全部は、ＲＦＩＣ３の外部に実装されてもよく、例えば、ＢＢＩＣまたは高周波回路１に実装されてもよい。

【0024】

ＲＦＩＣ３は、増幅回路１０が有する各増幅器に供給される電源電圧Ｖｃｃおよびバイアス電流を制御する制御部としての機能も有する。具体的には、ＲＦＩＣ３は、制御信号を電源回路（図示せず）およびバイアス回路（図示せず）に出力する。なお、電源回路およびバイアス回路は、高周波回路１または増幅回路１０に配置されてもよい。増幅回路１０の各増幅器には、上記制御信号により制御された電源電圧Ｖｃｃが電源回路から供給され、また、上記制御信号により制御されたバイアス電流がバイアス回路から供給される。

【0025】

また、ＲＦＩＣ３は、使用される通信バンド（周波数帯域）に基づいて、高周波回路１が有するスイッチ６１、６２および６３の接続を制御する制御部としての機能も有する。

【0026】

なお、本実施の形態に係る通信装置４において、アンテナ２は、必須の構成要素ではない。

【0027】

［１．１．２高周波回路１の回路構成］
次に、高周波回路１の回路構成について説明する。図１に示すように、高周波回路１は、増幅回路１０と、フィルタ７１、７２、７３および７４と、スイッチ６２および６３と、低雑音増幅器１３および１４と、インダクタ２５、２６および２７と、アンテナ接続端子１００と、を備える。

【0028】

増幅回路１０は、高周波入力端子１０１から入力されたバンドＡおよびバンドＢの高周波送信信号（以下、送信信号と記す。）を増幅する回路である。なお、高周波回路１は、増幅回路１０の代わりに、バンドＡの送信信号を増幅する第１増幅回路と、バンドＢの送信信号を増幅する第２増幅回路と、を備えてもよい。

【0029】

なお、本実施の形態において、バンドＡおよびバンドＢのそれぞれは、無線アクセス技術（ＲＡＴ：Radio Access Technology）を用いて構築される通信システムのために、標準化団体など（例えば３ＧＰＰ（登録商標：3rd Generation Partnership Project）、ＩＥＥＥ（Institute of Electrical and Electronics Engineers）等）によって予め定義された周波数バンドを意味する。本実施の形態では、通信システムとしては、例えば４Ｇ（4th Generation）－ＬＴＥ(Long Term Evolution)システム、５Ｇ（5th Generation）－ＮＲ（New Radio）システム、およびＷＬＡＮ（Wireless Local Area Network）システム等を用いることができるが、これらに限定されない。

【0030】

フィルタ７１は、第１フィルタの一例であり、スイッチ６２および６３の間に接続され、増幅回路１０で増幅された送信信号のうち、バンドＡ（第１バンド）の送信帯域の送信信号を通過させる。また、フィルタ７２は、第２フィルタの一例であり、スイッチ６２および６３の間に接続され、増幅回路１０で増幅された送信信号のうち、バンドＢ（第２バンド）の送信帯域の送信信号を通過させる。

【0031】

フィルタ７３は、低雑音増幅器１３およびスイッチ６３の間に接続され、アンテナ２で受信した受信信号のうち、バンドＡの受信帯域の信号を通過させる。また、フィルタ７４は、低雑音増幅器１４およびスイッチ６３の間に接続され、アンテナ２で受信した受信信号のうち、バンドＢの受信帯域の信号を通過させる。

【0032】

なお、フィルタ７１および７３は、バンドＡの信号を送受信するデュプレクサを構成していてもよいし、時分割複信（ＴＤＤ：Time Division Duplex）方式で伝送する１つのフィルタであってもよい。フィルタ７２および７４は、バンドＢの信号を送受信するデュプレクサを構成していてもよいし、ＴＤＤ方式で伝送する１つのフィルタであってもよい。フィルタ７１および７３がＴＤＤ用のフィルタである場合には、上記１つのフィルタの前段および後段の少なくとも一方に、送信および受信を切り替えるスイッチが配置される。また、フィルタ７２および７４がＴＤＤ用のフィルタである場合には、上記１つのフィルタの前段および後段の少なくとも一方に、送信および受信を切り替えるスイッチが配置される。

【0033】

低雑音増幅器１３は、フィルタ７３およびＲＦＩＣ３の間に接続され、バンドＡの受信信号を増幅してＲＦＩＣ３へ出力する。低雑音増幅器１４は、フィルタ７４およびＲＦＩＣ３の間に接続され、バンドＢの受信信号を増幅してＲＦＩＣ３へ出力する。

【0034】

スイッチ６２は、第２スイッチの一例であり、共通端子６２ａ、選択端子６２ｂおよび６２ｃを有する。共通端子６２ａは増幅回路１０の高周波出力端子１０２に接続されている。選択端子６２ｂはフィルタ７１に接続され、選択端子６２ｃはフィルタ７２に接続されている。この接続構成において、スイッチ６２は、高周波出力端子１０２とフィルタ７１との接続、および、高周波出力端子１０２とフィルタ７２との接続を切り替える。

【0035】

スイッチ６３は、アンテナスイッチの一例であり、アンテナ接続端子１００に接続され、アンテナ接続端子１００とフィルタ７１および７３との接続および非接続を切り替え、また、アンテナ接続端子１００とフィルタ７２および７４との接続および非接続を切り替える。

【0036】

インダクタ２５は、スイッチ６３とフィルタ７１および７３とを結ぶ経路に直列配置されている。インダクタ２７は、上記経路とグランドとの間に接続されている。インダクタ２５および２７は、スイッチ６３とフィルタ７１および７３とのインピーダンス整合をとる。インダクタ２６は、スイッチ６３とフィルタ７２および７４とを結ぶ経路に直列配置されている。インダクタ２６は、スイッチ６３とフィルタ７２および７４とのインピーダンス整合をとる。なお、インダクタ２５、２６および２７の少なくとも１つは無くてもよい。

【0037】

また、高周波回路１は、アンテナ２から受信された受信信号を、ＲＦＩＣ３へ伝送するための受信回路を備えていなくてもよい。この場合には、高周波回路１は、低雑音増幅器１３および１４、ならびにフィルタ７３および７４を備えなくてよい。

【0038】

上記回路構成によれば、高周波回路１は、バンドＡおよびバンドＢのいずれかの高周波信号を、送信および／または受信することが可能である。さらに、高周波回路１は、バンドＡおよびバンドＢの高周波信号を、同時送信、同時受信、および同時送受信の少なくともいずれかで実行することも可能である。

【0039】

なお、本発明に係る高周波回路１は、図１に示された回路構成のうち、増幅回路１０、スイッチ６２、フィルタ７１および７２を、少なくとも有していればよい。

【0040】

［１．１．３増幅回路１０の回路構成］
次に、増幅回路１０の回路構成について、詳細に説明する。

【0041】

図１に示すように、増幅回路１０は、増幅器１１および１２と、９０°ハイブリッド５０と、インダクタ２１、２２、２３および２４と、キャパシタ３１、３２、３３、３４および３５と、抵抗４１と、移相線路５１および５２と、スイッチ６１と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。

【0042】

高周波入力端子１０１は、ＲＦＩＣ３に接続されている。高周波出力端子１０２は、出力端子の一例であり、スイッチ６２および６３ならびにフィルタ７１および７２を介してアンテナ接続端子１００に接続されている。なお、高周波入力端子１０１、高周波出力端子１０２およびアンテナ接続端子１００のそれぞれは、金属電極および金属バンプなどの金属導体であってもよく、また、金属配線上の一点（ノード）であってもよい。

【0043】

増幅器１１は、第１増幅器の一例であり、９０°ハイブリッド５０の一方の出力端から出力された高周波信号を増幅し、第１高周波信号（以降、第１信号と記す）を出力する電力増幅器である。増幅器１２は、第２増幅器の一例であり、９０°ハイブリッド５０の他方の出力端から出力された高周波信号を増幅し、第２高周波信号（以降、第２信号と記す）を出力する電力増幅器である。

【0044】

増幅器１１および１２のそれぞれは、増幅トランジスタを有する。上記増幅トランジスタは、例えば、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）等のバイポーラトランジスタ、または、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）等の電界効果トランジスタである。なお、上記増幅トランジスタがバイポーラトランジスタである場合、増幅器１１および１２の入力端は、例えば当該バイポーラトランジスタのベース端となり、増幅器１１および１２の出力端は、例えば当該バイポーラトランジスタのコレクタ端となる。なお、上記増幅トランジスタが電界効果トランジスタである場合、増幅器１１および１２の入力端は、例えば当該電界効果トランジスタのゲート端となり、増幅器１１および１２の出力端は、例えば当該電界効果トランジスタのドレイン端となる。

【0045】

９０°ハイブリッド５０は、入力端が高周波入力端子１０１に接続され、一方の出力端が増幅器１１の入力端に接続され、他方の出力端が増幅器１２の入力端に接続されている。９０°ハイブリッド５０は、入力端から一方の出力端を通過する高周波信号に対して入力端から他方の出力端を通過する高周波信号の位相を略９０°シフトさせるよう構成されている。

【0046】

なお、９０°ハイブリッド５０に代えて、他の回路構成を有する移相回路が配置されていてもよい。

【0047】

インダクタ２３は、第１移相回路の一例であり、増幅器１１の出力端および高周波出力端子１０２の間に接続されている。インダクタ２３は、その両端での高周波信号の位相差を、例えば９０°とする。インダクタ２４は、第２移相回路の一例であり、増幅器１２の出力端および高周波出力端子１０２の間に接続されている。インダクタ２４は、その両端での高周波信号の位相差を、例えば９０°とする。

【0048】

なお、第１移相回路としてはインダクタ２３でなくてもよく、高周波信号の位相を９０°シフトさせる回路素子であればよい。また、第２移相回路としてはインダクタ２４でなくてもよく、高周波信号の位相を９０°シフトさせる回路素子であればよい。

【0049】

インダクタ２１は、第１インダクタの一例であり、増幅器１１の出力端およびインダクタ２３を結ぶ第１出力経路に直列配置されている。キャパシタ３１は、第１キャパシタの一例であり、上記第１出力経路およびグランドの間に接続されている。インダクタ２１およびキャパシタ３１は、ローパスフィルタを構成しており、高周波信号の位相を略４５°遅らせる。

【0050】

キャパシタ３２は、第２キャパシタの一例であり、増幅器１２の出力端およびインダクタ２４を結ぶ第２出力経路に直列配置されている。インダクタ２２は、第２インダクタの一例であり、上記第２出力経路およびグランドの間に接続されている。キャパシタ３２およびインダクタ２２は、ハイパスフィルタを構成しており、高周波信号の位相を略４５°進ませる。

【0051】

なお、増幅回路１０は、インダクタ２１およびキャパシタ３１で構成されたローパスフィルタの代わりに、第１信号を第１位相量で移相する第３移相回路を第１出力経路に直列配置し、キャパシタ３２およびインダクタ２２で構成されたハイパスフィルタの代わりに、第２信号を第１位相量との差が９０°である第２位相量で移相する第４移相回路を第２出力経路に直列配置してもよい。

【0052】

なお、本実施の形態において、高周波信号の位相および位相差の数値は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば３０％程度の差異をも含むことを意味する。

【0053】

スイッチ６１および抵抗４１は、第１回路を構成する。抵抗４１は、第１抵抗の一例であり、第１端および第２端を有する。

【0054】

第１回路は、インダクタ２１および２３を結ぶ第１経路と、キャパシタ３２およびインダクタ２４を結ぶ第２経路との間に接続されている。抵抗４１の一端（第１端）は、スイッチ６１を介して第１経路に接続され、抵抗４１の他端（第２端）は、第２経路に接続されている。

【0055】

スイッチ６１は、第１スイッチの一例であり、共通端子６１ａ、選択端子６１ｂおよび６１ｃを有するＳＰＤＴ（Single-Pole Double-Throw）型のスイッチである。共通端子６１ａは第１経路に接続され、選択端子６１ｂは抵抗４１の第１端に接続され、選択端子６１ｃは第２経路に接続されている。この接続構成によれば、スイッチ６１は、第１経路と第２経路とを抵抗４１を介して接続する、および、抵抗４１を介さずに接続する、を切り替える。より具体的には、共通端子６１ａと選択端子６１ｂとが接続されることにより、上記第１経路と上記第２経路とは抵抗４１を介して接続され、共通端子６１ａと選択端子６１ｃとが接続されることにより、第１経路と第２経路とは抵抗４１を介さずに接続される（短絡される）。

【0056】

なお、スイッチ６１と抵抗４１との接続関係が逆であってもよい。つまり、共通端子６１ａは上記第２経路に接続され、選択端子６１ｂは抵抗４１の第１端に接続され、選択端子６１ｃは上記第１経路に接続されてもよい。

【0057】

また、スイッチ６１は、ＳＰＳＴ（Single-Pole Single -Throw）型のスイッチであってもよい。この場合には、スイッチ６１は第１経路と第２経路との間で抵抗４１と並列接続される。この接続構成であっても、スイッチ６１は、第１経路と第２経路とを抵抗４１を介して接続する、および、抵抗４１を介さずに（抵抗４１を短絡して）接続する、を切り替える。より具体的には、スイッチ６１の両端子が非接続となることにより、第１経路と第２経路とは抵抗４１を介して接続され、スイッチ６１の両端子が接続されることにより、第１経路と第２経路とは抵抗４１を介さずに接続される（短絡される）。

【0058】

抵抗４１、インダクタ２３および２４は、ウィルキンソン型の電力合成器を構成する。

【0059】

キャパシタ３３は、第１経路に直列配置され、増幅器１１に供給される直流の電源電圧を高周波出力端子１０２側へ漏洩することを抑制する。キャパシタ３５は、インダクタ２３および２４と高周波出力端子１０２とを結ぶ経路に接続されたインピーダンス整合用の回路素子である。なお、キャパシタ３５は、上記経路とグランドとの間に接続されてもよいし、また、上記経路に直列配置されてもよい。

【0060】

移相線路５１は、増幅器１１の出力端と電源電圧（Ｖｃｃ）端子との間に直列配置され、増幅器１１から出力される第１信号がＶｃｃ端子に漏洩することを抑制する。移相線路５２は、増幅器１２の出力端と電源電圧（Ｖｃｃ）端子との間に直列配置され、増幅器１２から出力される第２信号がＶｃｃ端子に漏洩することを抑制する。キャパシタ３４は、Ｖｃｃ端子とグランドとの間に接続され、第１信号および第２信号の漏洩成分がＶｃｃ端子に侵入することを抑制し、また、電源電圧がグランドに落ちてしまうことを防止する。

【0061】

なお、本実施の形態に係る増幅回路１０において、増幅器１１および１２、高周波出力端子１０２、インダクタ２１、２２、２３および２４、キャパシタ３１および３２、抵抗４１、ならびにスイッチ６１は、必須の構成要素であり、９０°ハイブリッド５０、キャパシタ３３、３４および３５、移相線路５１および５２はなくてもよい。

【0062】

［１．１．４比較例１に係る増幅回路５００の回路構成］
ここで、比較例１に係る増幅回路５００の回路構成について説明する。図２は、比較例１に係る増幅回路５００の回路構成図である。同図に示された増幅回路５００は、従来のバランスアンプ回路である。増幅回路５００は、増幅器１１および１２と、９０°ハイブリッド５０と、インダクタ２１、２２、２３および２４と、キャパシタ３１、３２、３３、３４および３５と、抵抗４１と、移相線路５１および５２と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。比較例１に係る増幅回路５００は、実施の形態１に係る増幅回路１０と比較して、スイッチ６１が無い点が異なる。以下、比較例１に係る増幅回路５００について、実施の形態１に係る増幅回路１０と異なる点を中心に説明する。

【0063】

抵抗４１の一端は、インダクタ２１および２３を結ぶ第１経路に接続され、抵抗４１の他端は、キャパシタ３２およびインダクタ２４を結ぶ第２経路に接続されている。

【0064】

上記構成によれば、増幅器１１から出力される第１信号と、増幅器１２から出力される第２信号とは位相差が９０°となっている。具体的には、９０°ハイブリッド５０により、増幅器１１の出力端での第１信号の位相は＋４５°となり、増幅器１２の出力端での第２信号の位相は－４５°となる。

【0065】

インダクタ２１およびキャパシタ３１はローパスフィルタを構成しているため、当該ローパスフィルタにより第１信号の位相は４５°遅れることとなり、当該ローパスフィルタの出力端での第１信号の位相は０°となる。また、キャパシタ３２およびインダクタ２２はハイパスフィルタを構成しているため、当該ハイパスフィルタにより第２信号の位相は４５°進むこととなり、当該ハイパスフィルタの出力端での第２信号の位相は０°となる。つまり、抵抗４１と第１経路とを接続するノードｎ１における第１信号の位相と、抵抗４１と第２経路とを接続するノードｎ２における第２信号の位相とは揃っている。

【0066】

位相が揃っている第１信号および第２信号は、それぞれインダクタ２３および２４を通過して合成され、当該合成された高周波信号が高周波出力端子１０２から出力される。このとき、増幅器１２から出力された第２信号は、高周波出力端子１０２に接続された負荷により反射され、第２信号の反射成分がノードｎ２へ返ってくる。第２信号の反射成分は、インダクタ２４を往復するため、ノードｎ２では位相が＋１８０°となっている。一方、増幅器１１から出力された第１信号のうち、ノードｎ１から抵抗４１へ向かう成分のノードｎ２における位相は０°である。これにより、逆相の関係となる第２信号の反射成分と第１信号とが抵抗４１で相殺される。同様にして、逆相の関係となる第１信号の反射成分と第２信号とが抵抗４１で相殺される。これによれば、負荷変動があっても、増幅器１１の出力端と増幅器１２の出力端とのアイソレーションを大きく確保できる。

【0067】

しかしながら、高周波信号の出力電力が高くなるにつれ、反射成分の電力も大きくなると、抵抗４１の耐電力性が問題となる。また、高周波信号の出力電力が高くなるにつれ、電力付加効率（ＰＡＥ：Power Added Efficiency）の低下が懸念される。

【0068】

［１．１．５増幅回路１０の動作モード］
本実施の形態に係る増幅回路１０は、比較例１に係る増幅回路５００と比較して、負荷変動耐性を有する負荷変動優先モード、および、電力付加効率（以降、効率と記す）を向上させる効率優先モードの双方を両立できる。

【0069】

図３Ａは、実施の形態１に係る増幅回路１０の第１モードにおける回路状態図である。第１モードはバランスモードであり、言い換えれば負荷変動優先モードである。同図に示すように、第１モードの場合、共通端子６１ａと選択端子６１ｂとが接続され、共通端子６１ａと選択端子６１ｃとが非接続となり、抵抗４１がノードｎ１およびノードｎ２に接続された状態となる。このとき、増幅器１１および１２の双方はＡＢ級動作する。具体的には、増幅器１１および１２には、ＡＢ級動作可能なバイアス電流が供給される。

【0070】

上記構成によれば、増幅器１１の出力端での第１信号の位相は＋４５°となり、増幅器１２の出力端での第２信号の位相は－４５°となる。

【0071】

インダクタ２１およびキャパシタ３１はローパスフィルタを構成しているため、当該ローパスフィルタにより第１信号の位相は４５°遅れることとなり、当該ローパスフィルタの出力端（ノードｎ１）での第１信号の位相は０°となる。また、キャパシタ３２およびインダクタ２２はハイパスフィルタを構成しているため、当該ハイパスフィルタにより第２信号の位相は４５°進むこととなり、当該ハイパスフィルタの出力端（ノードｎ２）での第２信号の位相は０°となる。つまり、ノードｎ１における第１信号の位相とノードｎ２における第２信号の位相とは揃っている。

【0072】

【0073】

図３Ｂは、実施の形態１に係る増幅回路１０の第２モードにおける回路状態図である。第２モードはドハティモードであり、言い換えれば効率優先モードである。同図に示すように、第２モードの場合、共通端子６１ａと選択端子６１ｃとが接続され、共通端子６１ａと選択端子６１ｂとが非接続となり、ノードｎ１とノードｎ２とが短絡された状態となる。このとき、増幅器１１はＡＢ級動作し、キャリアアンプとして動作する。一方、増幅器１２はＣ級動作し、ピークアンプとして動作する。具体的には、増幅器１２には、増幅器１１に供給されるバイアス電流よりも小さなバイアス電流が供給される。

【0074】

なお、キャリアアンプとは、ドハティ型の増幅回路において、高周波信号の入力電力が低くても高くても動作する増幅素子を意味し、主としてＡＢ級動作する。ピークアンプとは、ドハティ型の増幅回路において、高周波信号の入力電力が高い場合に主として動作する増幅素子を意味し、主としてＣ級動作する。したがって、高周波信号の入力電力が低い場合は、高周波信号は主としてキャリアアンプで増幅され、高周波信号の入力電力が高い場合には、高周波信号はキャリアアンプおよびピークアンプで増幅され合成される。このような動作により、ドハティ型の増幅回路では、低出力電力においてキャリアアンプからみた負荷インピーダンスが増大し、特に低出力電力における効率が向上し、高出力電力ではキャリアアンプおよびピークアンプの双方が動作しているので信号歪が抑制されて線形性が向上する。

【0075】

上記構成において、増幅器１１の出力端での第１信号の位相は、例えば＋４５°であり、増幅器１２の出力端での第２信号の位相は、例えば－４５°である。

【0076】

【0077】

高周波信号の入力電力が低い場合、増幅器１１および１２のうち増幅器１１のみが増幅動作し、高効率動作となる。高周波信号の入力電力が高い場合、増幅器１１および１２の双方が増幅動作し、第１信号と第２信号とがノードｎ１およびｎ２にて電流合成され、線形性が向上する。これにより、増幅器１１および１２がオン状態である高出力領域から、増幅器１１のみがオン状態である低出力領域までのバックオフを有する動作が実現される。

【0078】

また、増幅回路１０がローパワーモードで動作する場合、第１モードが選択され、増幅回路１０がハイパワーモードで動作する場合、第２モードが選択されてもよい。

【0079】

これによれば、ローパワーモードの場合には、抵抗４１がノードｎ１およびノードｎ２に接続されて負荷変動優先モードとなり、ハイパワーモードの場合には、ノードｎ１およびノードｎ２が短絡されて効率優先モードとなり、抵抗４１の耐電力性を緩和できる。

【0080】

なお、ローパワーモードとは、増幅回路１０の最大出力パワーが相対的に小さいモードであり、例えば、パワークラス３で許容される最大出力パワーよりも小さい最大出力パワーを有するモードである。また、ハイパワーモードとは、増幅回路１０の最大出力パワーが相対的に大きいモードであり、例えば、パワークラス３で許容される最大出力パワー以上の最大出力パワーを有するモードである。

【0081】

また、パワークラスとは、最大出力パワーなどで定義されるＵＥの出力パワーの分類であり、パワークラスの値が小さいほど高いパワーの出力を許容することを示す。例えば、３ＧＰＰ（登録商標）では、パワークラス１で許容される最大出力パワーは３１ｄＢｍであり、パワークラス１．５で許容される最大出力パワーは２９ｄＢｍであり、パワークラス２で許容される最大出力パワーは２６ｄＢｍであり、パワークラス３で許容される最大出力パワーは２３ｄＢｍである。

【0082】

図４は、実施の形態１に係る増幅回路１０の増幅方法を示すフローチャートである。同図に示すように、増幅回路１０の動作モードは、第１モードおよび第２モードを含む。

【0083】

増幅器１１に入力される高周波信号と増幅器１２に入力される高周波信号との位相差は略９０°である。

【0084】

まず、増幅回路１０は、増幅器１１で増幅された第１信号のノードｎ１における位相および増幅器１２で増幅された第２信号のノードｎ２における位相を揃える（Ｓ１０）。

【0085】

次に、増幅回路１０は、第１モード（Ｓ２０の第１モード）では、位相が揃えられた第１信号が伝送する第１経路（のノードｎ１）と位相が揃えられた第２信号が伝送する第２経路（のノードｎ２）とを、抵抗４１を介して接続し、第１信号および第２信号を合成する（Ｓ３１）。

【0086】

一方、増幅回路１０は、第２モード（Ｓ２０の第２モード）では、位相が揃えられた第１信号が伝送する第１経路（のノードｎ１）と位相が揃えられた第２信号が伝送する第２経路（のノードｎ２）とを、抵抗４１を介さずに接続し、第１信号および第２信号を合成する（Ｓ３２）。

【0087】

これによれば、第１モードでは負荷変動耐性を向上でき、第２モードでは効率を向上できる。

【0088】

［１．１．６変形例１に係る増幅回路１０Ａの回路構成］
次に、変形例１に係る増幅回路１０Ａの回路構成について説明する。

【0089】

図５は、実施の形態１の変形例１に係る増幅回路１０Ａの回路構成図である。同図に示すように、増幅回路１０Ａは、増幅器１１および１２と、９０°ハイブリッド５０と、インダクタ２１、２２、２３、２４および２８と、キャパシタ３１、３２、３３、３４および３５と、抵抗４１と、移相線路５１および５２と、スイッチ６４と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。本変形例に係る増幅回路１０Ａは、実施の形態１に係る増幅回路１０と比較して、第１回路の構成が異なる。以下、本変形例に係る増幅回路１０Ａについて、実施の形態１に係る増幅回路１０と同じ構成については説明を省略し、異なる構成を中心に説明する。

【0090】

スイッチ６４、抵抗４１およびインダクタ２８は、第１回路を構成する。抵抗４１は、第１抵抗の一例であり、第１端および第２端を有する。インダクタ２８は、第１回路素子の一例である。なお、インダクタ２８に代えて、第１回路素子としてキャパシタが配置されてもよい。

【0091】

第１回路は、インダクタ２１および２３を結ぶ第１経路と、キャパシタ３２およびインダクタ２４を結ぶ第２経路との間に接続されている。抵抗４１の一端（第１端）は、スイッチ６４を介して第１経路（ノードｎ１）に接続され、抵抗４１の他端（第２端）は、第２経路（ノードｎ２）に接続されている。インダクタ２８の一端は、スイッチ６４を介して第１経路（ノードｎ１）に接続され、インダクタ２８の他端は、第２経路（ノードｎ２）に接続されている。

【0092】

スイッチ６４は、第１スイッチの一例であり、共通端子６４ａ、選択端子６４ｂ、６４ｃおよび６４ｄを有するＳＰ３Ｔ（Single-Pole 3-Throw）型のスイッチである。共通端子６４ａは第１経路（ノードｎ１）に接続され、選択端子６４ｂは抵抗４１の第１端に接続され、選択端子６４ｃは第２経路（ノードｎ２）に接続され、選択端子６４ｄはインダクタ２８の一端に接続されている。この接続構成によれば、スイッチ６４は、（１）第１経路と第２経路とを抵抗４１を介して接続する、（２）第１経路と第２経路とを短絡する、および（３）第１経路と第２経路とをインダクタ２８を介して接続する、を切り替える。より具体的には、共通端子６４ａと選択端子６４ｂとが接続されることにより第１経路と第２経路とは抵抗４１を介して接続され、共通端子６４ａと選択端子６４ｃとが接続されることにより第１経路と第２経路とは抵抗４１を介さずに短絡され、共通端子６４ａと選択端子６４ｄとが接続されることにより第１経路と第２経路とはインダクタ２８を介して接続される。

【0093】

なお、スイッチ６４と抵抗４１およびインダクタ２８との接続関係が逆であってもよい。つまり、共通端子６４ａはが第２経路に接続され、選択端子６４ｂが抵抗４１の第１端に接続され、選択端子６４ｄがインダクタ２８の一端に接続され、選択端子６４ｃが第１経路に接続されてもよい。

【0094】

また、スイッチ６４は、２つのＳＰＳＴ型のスイッチであってもよい。この場合には、２つのＳＰＳＴ型のスイッチの一方は第１経路と第２経路との間で抵抗４１と並列接続される。また、２つのＳＰＳＴ型のスイッチの他方は第１経路と第２経路との間でインダクタ２８と並列接続される。この接続構成であっても、２つのＳＰＳＴ型のスイッチは、（１）第１経路と第２経路とを抵抗４１を介して接続する、（２）第１経路と第２経路とを短絡する、および（３）第１経路と第２経路とをインダクタ２８を介して接続する、を切り替えることが可能となる。

【0095】

また、抵抗４１、インダクタ２３および２４は、ウィルキンソン型の電力合成器を構成している。

【0096】

なお、本変形例に係る増幅回路１０Ａにおいて、増幅器１１および１２、高周波出力端子１０２、インダクタ２１、２２、２３、２４および２８、キャパシタ３１および３２、抵抗４１、ならびにスイッチ６４は、必須の構成要素であり、９０°ハイブリッド５０、キャパシタ３３、３４および３５、移相線路５１および５２はなくてもよい。

【0097】

［１．１．７変形例１に係る増幅回路１０Ａの動作モード］
本変形例に係る増幅回路１０Ａは、比較例１に係る増幅回路５００と比較して、負荷変動耐性を有する負荷変動優先モード、および、効率を向上させる効率優先モードの双方を両立できる。

【0098】

図５において、第１モード（バランスモード）の場合、共通端子６４ａと選択端子６４ｂとが接続され、共通端子６４ａと選択端子６４ｃとが非接続となり、共通端子６４ａと選択端子６４ｄとが非接続となり、抵抗４１がノードｎ１およびノードｎ２に接続された状態となる。このとき、増幅器１１および１２の双方はＡＢ級動作する。具体的には、増幅器１１および１２には、ＡＢ級動作可能なバイアス電流が供給される。

【0099】

上記構成によれば、増幅器１１の出力端での第１信号の位相は＋４５°であり、増幅器１２の出力端での第２信号の位相は－４５°である。インダクタ２１およびキャパシタ３１はローパスフィルタを構成しているため、当該ローパスフィルタの出力端（ノードｎ１）での第１信号の位相は０°となる。キャパシタ３２およびインダクタ２２はハイパスフィルタを構成しているため、当該ハイパスフィルタの出力端（ノードｎ２）での第２信号の位相は０°となる。つまり、ノードｎ１における第１信号の位相とノードｎ２における第２信号の位相とは揃っている。

【0100】

ノードｎ１およびノードｎ２において位相が揃っている第１信号および第２信号は、それぞれインダクタ２３および２４を通過して合成され、当該合成された高周波信号が高周波出力端子１０２から出力される。このとき、高周波出力端子１０２に接続された負荷により反射され、第２信号の反射成分がノードｎ２へ返ってくる。第２信号は、インダクタ２４を往復するため、第２信号の反射成分のノードｎ２における位相は＋１８０°となっている。一方、増幅器１１から出力された第１信号のうち、ノードｎ１から抵抗４１へ向かう成分のノードｎ２における位相は０°である。これにより、逆相の関係となる第２信号の反射成分と第１信号とが抵抗４１で相殺される。同様にして、逆相の関係となる第１信号の反射成分と第２信号とが抵抗４１で相殺される。これによれば、負荷変動があっても、増幅器１１の出力端と増幅器１２の出力端とのアイソレーションを大きく確保できる。つまり、第１モードによれば、負荷変動に対する耐性を向上できる。

【0101】

また、図５において、第２モード（ドハティモード）の場合、共通端子６４ａと選択端子６４ｃとが接続され、共通端子６４ａと選択端子６４ｂとが非接続となり、共通端子６４ａと選択端子６４ｄとが非接続となり、ノードｎ１とノードｎ２とが短絡された状態となる。このとき、増幅器１１はＡＢ級動作し、キャリアアンプとして動作する。一方、増幅器１２はＣ級動作し、ピークアンプとして動作する。具体的には、増幅器１２には、増幅器１１に供給されるバイアス電流よりも小さなバイアス電流が供給される。

【0102】

上記構成によれば、増幅器１１の出力端での第１信号の位相は＋４５°であり、増幅器１２の出力端での第２信号の位相は－４５°である。インダクタ２１およびキャパシタ３１はローパスフィルタを構成しているため、当該ローパスフィルタの出力端（ノードｎ１）での第１信号の位相は０°となる。また、キャパシタ３２およびインダクタ２２はハイパスフィルタを構成しているため、当該ハイパスフィルタの出力端（ノードｎ２）での第２信号の位相は０°となる。つまり、ノードｎ１における第１信号の位相とノードｎ２における第２信号の位相とは揃っている。

【0103】

【0104】

また、図５において、第３モード（ドハティモード）の場合、共通端子６４ａと選択端子６４ｄとが接続され、共通端子６４ａと選択端子６４ｂとが非接続となり、共通端子６４ａと選択端子６４ｃとが非接続となり、ノードｎ１とノードｎ２とがインダクタ２８を介して接続された状態となる。このとき、増幅器１１はＡＢ級動作し、キャリアアンプとして動作する。一方、増幅器１２はＣ級動作し、ピークアンプとして動作する。具体的には、増幅器１２には、増幅器１１に供給されるバイアス電流よりも小さなバイアス電流が供給される。

【0105】

【0106】

【0107】

また、図５において、増幅回路１０Ａにローパワーモードが適用される場合、共通端子６４ａと選択端子６４ｂとが接続され、共通端子６４ａと選択端子６４ｃとが非接続となり、共通端子６４ａと選択端子６４ｄとが非接続となり、抵抗４１がノードｎ１およびノードｎ２に接続された状態となる。または、共通端子６４ａと選択端子６４ｄとが接続され、共通端子６４ａと選択端子６４ｂとが非接続となり、共通端子６４ａと選択端子６４ｃとが非接続となり、インダクタ２８がノードｎ１およびｎ２に接続された状態となる。このとき、増幅器１１はＡＢ級動作する。また、増幅器１２は増幅動作しない。具体的には、増幅器１１には、ＡＢ級動作可能なバイアス電流が供給され、増幅器１２には、バイアス電流の供給が停止される。

【0108】

上記構成によれば、ローパワーモードでは増幅器１１のみが増幅動作するので、負荷変動に対する耐性を向上できる。また、増幅器１１および１２のうち増幅器１１のみが増幅動作し、高効率動作となる。

【0109】

なお、ローパワーモードにおいて、第１モード（バランスモード）を適用してもよい。この場合、共通端子６４ａと選択端子６４ｂとが接続され、共通端子６４ａと選択端子６４ｃとが非接続となり、共通端子６４ａと選択端子６４ｄとが非接続となり、抵抗４１がノードｎ１およびｎ２に接続された状態となる。このとき、増幅器１１および１２の双方はＡＢ級動作する。具体的には、増幅器１１および１２には、ＡＢ級動作可能なバイアス電流が供給される。

【0110】

これによれば、ローパワーモードにおいて、負荷変動に対する耐性を向上できる。

【0111】

図６は、変形例１に係る増幅回路１０Ａの第１（バランス）モード、第２（ドハティ）モードおよび第３（ドハティ）モードにおける負荷インピーダンス、電源電流、利得および電力付加効率を示す図である。同図の（ａ）には増幅器１１の負荷インピーダンスが示され、（ｂ）には増幅器１２の負荷インピーダンスが示され、（ｃ）には増幅器１１の電源電流が示され、（ｄ）には増幅器１２の電源電流が示され、（ｅ）には増幅回路１０Ａの利得が示され、（ｆ）には増幅回路１０Ａの電力付加効率（ＰＡＥ）が示されている。

【0112】

図６の（ａ）および（ｂ）に示すように、第１（バランス）モードでは、入力電力が増加しても負荷インピーダンスは、ほぼ変動しない。つまり、第１（バランス）モードでは、増幅回路１０Ａは、高い負荷変動耐性を有している。

【0113】

また、図６の（ｆ）に示すように、第２（ドハティ）モードおよび第３（ドハティ）モードでは、第１モードと比較して出力電力の全範囲において高効率となっている。また、第３モードのほうが第２モードよりも高効率となっている。

【0114】

上記観点より、増幅回路１０Ａがパワークラス１．５に対応する場合、第３モードが適用され、増幅回路１０Ａがパワークラス２に対応する場合、第２モードが適用され、増幅回路１０Ａがパワークラス３に対応する場合、第１モードが適用されてもよい。

【0115】

これによれば、増幅回路１０Ａがハイパワーレベルの出力電力を出力する場合、効率を優先でき、増幅回路１０Ａがローパワーレベルの出力電力を出力する場合、負荷変動耐性を優先できる。

【0116】

図７は、変形例１に係る増幅回路１０Ａのローパワーモード時における負荷インピーダンス、電源電流、利得および電力付加効率を示す図である。同図には、（１）ノードｎ１およびノードｎ２が抵抗４１を介して接続されたバランスモード、（２）ノードｎ１およびノードｎ２が抵抗４１を介して接続され、増幅器１１のみが増幅動作したモード（第４モード）、および（３）ノードｎ１およびノードｎ２がインダクタ２８を介して接続され、増幅器１１のみが増幅動作したモード（第５モード）における、各特性が示されている。同図の（ａ）には増幅器１１の負荷インピーダンスが示され、（ｂ）には増幅器１２の負荷インピーダンスが示され、（ｃ）には増幅器１１の電源電流が示され、（ｄ）には増幅器１２の電源電流が示され、（ｅ）には増幅回路１０Ａの利得が示され、（ｆ）には増幅回路１０Ａの電力付加効率（ＰＡＥ）が示されている。

【0117】

図７の（ａ）および（ｂ）に示すように、第１（バランス）モード、第４モードおよび第５モードでは、入力電力が増加しても負荷インピーダンスは、ほぼ変動しない。つまり、ローパワーモード時の第１モード、第４モードおよび第５モードは、高い負荷変動耐性を有している。

【0118】

また、図７の（ｆ）に示すように、第４モードおよび第５モードでは、第１モードと比較して、低出力領域において高効率となっている。また、第５モードのほうが第４モードよりも高効率となっている。

【0119】

上記観点より、増幅回路１０Ａがローパワーモードに対応する場合、第４モードおよび第５モードのいずれかが適用されてもよい。

【0120】

これによれば、増幅回路１０Ａがローパワーレベルの出力電力を出力する場合、負荷変動耐性および効率の双方を向上できる。

【0121】

［１．１．８変形例２に係る増幅回路１０Ｂの回路構成］
次に、変形例２に係る増幅回路１０Ｂの回路構成について説明する。

【0122】

図８は、実施の形態１の変形例２に係る増幅回路１０Ｂの回路構成図である。同図に示すように、増幅回路１０Ｂは、増幅器１１および１２と、９０°ハイブリッド５０と、λ／４伝送線路５３と、インダクタ２３、２４および２８と、キャパシタ３３、３４、３５および３６と、抵抗４１と、移相線路５１および５２と、スイッチ６４と、高周波入力端子１０１と、高周波出力端子１０２と、を備える。本変形例に係る増幅回路１０Ｂは、変形例１に係る増幅回路１０Ａと比較して、ローパスフィルタおよびハイパスフィルタの構成が異なる。以下、本変形例に係る増幅回路１０Ｂについて、変形例１に係る増幅回路１０Ａと同じ構成については説明を省略し、異なる構成を中心に説明する。

【0123】

λ／４伝送線路５３は、第３移相回路の一例であり、増幅器１１の出力端およびインダクタ２３を結ぶ第１出力経路に直列配置されている。λ／４伝送線路５３は、第１信号を第１位相量で移相する。この場合、第１位相量は、９０°である。

【0124】

増幅器１２の出力端およびインダクタ２４を結ぶ第２出力経路は、ＤＣカット用のキャパシタを除き、配線で構成されている。上記配線は、第４移相回路の一例であり、第２信号を第２位相量で移相する。この場合、第２位相量は、０°である。

【0125】

キャパシタ３６は、第２出力経路に直列配置され、増幅器１２に供給される直流の電源電圧を高周波出力端子１０２側へ漏洩することを抑制する。

【0126】

なお、本変形例に係る増幅回路１０Ｂにおいて、増幅器１１および１２、高周波出力端子１０２、λ／４伝送線路５３、インダクタ２３、２４および２８、抵抗４１、ならびにスイッチ６４は、必須の構成要素であり、９０°ハイブリッド５０、キャパシタ３３、３４、３５および３６、移相線路５１および５２はなくてもよい。

【0127】

これによれば、バランスモードおよびドハティモードを選択できるので、負荷変動耐性を向上させるだけでなく、高効率を実現できる。

【0128】

［１．２増幅回路および高周波回路の部品配置］
次に、変形例１に係る増幅回路１０Ａおよび高周波回路１Ａの部品配置について説明する。

【0129】

図９は、変形例１に係る高周波回路１Ａの平面図および断面図である。図９の（ａ）には、モジュール基板９０の主面９０ａをｚ軸正方向側から透視した場合の回路部品の配置が示されている。また、図９の（ｂ）には、図９の（ａ）のＶＩＩＩ－ＶＩＩＩ線における断面図が示されている。なお、図９において、モジュール基板９０および各回路部品を接続する配線の図示が一部省略されている。

【0130】

高周波回路１Ａは、図１に示された高周波回路１に対して、増幅回路１０が増幅回路１０Ａに置き換わった構成を有する。高周波回路１Ａは、さらに、モジュール基板９０と、樹脂部材９１および９２と、シールド電極層９５と、複数の外部接続端子１５０と、を有している。

【0131】

モジュール基板９０は、互いに対向する主面９０ａおよび９０ｂを有し、高周波回路１Ａを構成する回路部品を実装する基板である。モジュール基板９０としては、例えば、複数の誘電体層の積層構造を有する低温同時焼成セラミックス（Low Temperature Co-fired Ceramics:ＬＴＣＣ）基板、高温同時焼成セラミックス（High Temperature Co-fired Ceramics:ＨＴＣＣ）基板、部品内蔵基板、再配線層（Redistribution Layer：ＲＤＬ）を有する基板、または、プリント基板等が用いられる。

【0132】

樹脂部材９１は、主面９０ａに配置され、複数の回路部品の一部および主面９０ａを覆っており、上記複数の回路部品の機械強度および耐湿性などの信頼性を確保する機能を有している。樹脂部材９２は、主面９０ｂに配置され、回路部品の一部および主面９０ｂを覆っており、上記回路部品の機械強度および耐湿性などの信頼性を確保する機能を有している。

【0133】

シールド電極層９５は、樹脂部材９１の表面および側面、ならびに樹脂部材９２の側面を覆い、かつ、グランド電位に設定されている。これにより、外部回路との電磁界遮蔽機能が向上する。

【0134】

なお、樹脂部材９１および９２、ならびにシールド電極層９５は、高周波回路１Ａに必須の構成要素ではない。

【0135】

複数の外部接続端子１５０は、主面９０ｂに配置されている。高周波回路１Ａは、高周波回路１Ａのｚ軸負方向側に配置される外部基板と、複数の外部接続端子１５０を経由して、電気信号のやりとりを行う。また、複数の外部接続端子１５０のいくつかは外部基板のグランド電位に設定されている。

【0136】

図９に示すように、モジュール基板９０の主面９０ａには、増幅器１１および１２、９０°ハイブリッド５０、フィルタ７１～７４、インダクタ２１～２８、抵抗４１、ならびにキャパシタ３１～３５が配置されている。

【0137】

また、モジュール基板９０の主面９０ｂには、低雑音増幅器１３および１４、ならびにスイッチ６２～６４が配置されている。

【0138】

これによれば、モジュール基板９０の主面９０ａおよび９０ｂに回路部品が振り分けられて配置されているので、高周波回路１Ａを小型化できる。

【0139】

増幅器１１、１２、および９０°ハイブリッド５０は、半導体ＩＣ８２に含まれている。低雑音増幅器１３および１４、ならびにスイッチ６３は、半導体ＩＣ８１に含まれている。スイッチ６４および６２は、半導体ＩＣ８３に含まれている。

【0140】

これによれば、増幅器１１および１２が１チップ化され、低雑音増幅器１３および１４、ならびにスイッチ６３が１チップ化され、スイッチ６４および６２が１チップ化されているので、高周波回路１Ａを小型化できる。

【0141】

半導体ＩＣ８１、８２および８３は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）を用いて構成され、具体的にはＳＯＩ（Silicon on Insulator）プロセスにより製造されてもよい。また、半導体ＩＣは、ＧａＡｓ、ＳｉＧｅ及びＧａＮのうちの少なくとも１つで構成されてもよい。なお、半導体ＩＣ８１～８３の半導体材料は、上述した材料に限定されない。

【0142】

ここで、モジュール基板９０を平面視した場合、抵抗４１と半導体ＩＣ８３とは、少なくとも一部重なっている。

【0143】

これによれば、抵抗４１とスイッチ６４とを接続する配線を短くできるので、高周波回路１Ａの伝送損失を低減できる。

【0144】

なお、実施の形態１に係る高周波回路１は、高周波回路１Ａの上記部品配置と、（１）スイッチ６１に代えてスイッチ６４が配置される、（２）インダクタ２８が配置されない、ことを除き同じである。

【0145】

［１．３効果など］
以上、本実施の形態に係る増幅回路１０は、増幅器１１および１２と、高周波出力端子１０２と、増幅器１１の出力端および高周波出力端子１０２の間に接続されたインダクタ２３と、増幅器１２の出力端および高周波出力端子１０２の間に接続されたインダクタ２４と、増幅器１１の出力端およびインダクタ２３を結ぶ第１出力経路に直列配置されたインダクタ２１と、第１出力経路およびグランドの間に接続されたキャパシタ３１と、増幅器１２の出力端およびインダクタ２４を結ぶ第２出力経路に直列配置されたキャパシタ３２と、第２出力経路およびグランドの間に接続されたインダクタ２２と、インダクタ２１および２３を結ぶ第１経路と、キャパシタ３２およびインダクタ２４を結ぶ第２経路との間に接続された第１回路と、を備え、第１回路は、一端が第１経路に接続され、他端が第２経路に接続される抵抗４１と、第１経路と第２経路とを抵抗４１を介して接続する、および、抵抗４１を介さずに接続する、を切り替えるスイッチ６１と、を有する。

【0146】

これによれば、ノードｎ１およびノードｎ２が抵抗４１を介して接続されたバランスモードにおいて負荷変動耐性を向上でき、また、ノードｎ１およびノードｎ２が抵抗４１を介さずに接続されたドハティモードにおいて効率を向上できる。よって、負荷変動耐性を向上させるだけでなく、高効率を実現できる。

【0147】

また例えば、本実施の形態に係る増幅回路１０および変形例２に係る増幅回路１０Ｂは、増幅器１１および１２と、高周波出力端子１０２と、増幅器１１の出力端および高周波出力端子１０２の間に接続されたインダクタ２３と、増幅器１２の出力端および高周波出力端子１０２の間に接続されたインダクタ２４と、増幅器１１の出力端およびインダクタ２３に接続され、第１位相量で高周波信号を移相する第３移相回路と、増幅器１２の出力端およびインダクタ２４に接続され、第１位相量との差が９０°である第２位相量で高周波信号を移相する第４移相回路と、第３移相回路およびインダクタ２３を結ぶ第１経路と、第４移相回路およびインダクタ２４を結ぶ第２経路との間に接続された第１回路と、を備え、第１回路は、一端が第１経路に接続され、他端が第２経路に接続される抵抗４１と、第１経路と第２経路とを抵抗４１を介して接続する、および、抵抗４１を介さずに接続する、を切り替えるスイッチ６１と、を有する。

【0148】

【0149】

また例えば、増幅回路１０において、スイッチ６１は、共通端子６１ａ、選択端子６１ｂおよび６１ｃを有し、抵抗４１の第１端は選択端子６１ｂに接続され、共通端子６１ａは第１経路および第２経路の一方に接続され、抵抗４１の第２端は第１経路および第２経路の他方に接続され、選択端子６１ｃは、抵抗を介さずに第１経路および第２経路の他方に接続される。

【0150】

これによれば、ＳＰＤＴ型のスイッチにより、第１経路および第２経路が抵抗４１を介して接続される場合と第１経路および第２経路が抵抗４１を介さずに接続される場合とを切り替えることが可能となる。

【0151】

また例えば、増幅回路１０において、選択端子６１ｃと第１経路および第２経路の他方とは短絡される。

【0152】

これによれば、第１経路および第２経路が抵抗４１を介して接続されるバランスモードと、第１経路および第２経路が短絡されるドハティモードとを、選択的に実行できる。

【0153】

また例えば、増幅回路１０において、第１回路により第１経路と第２経路とが短絡された場合、増幅器１１はＡＢ級動作し、かつ、増幅器１２はＣ級動作し、第１回路により第１経路と第２経路とが短絡されず、抵抗４１が第１経路および第２経路に接続された場合、増幅器１１はＡＢ級動作し、かつ、増幅器１２はＡＢ級動作する。

【0154】

【0155】

また例えば、増幅回路１０において、ローパワーモードが適用される場合、第１回路により第１経路と第２経路とが短絡されず、抵抗４１が第１経路および第２経路に接続され、ハイパワーモードが適用される場合、第１回路により第１経路と第２経路とが短絡される。

【0156】

これによれば、ローパワーモードではバランスモードとなり、ハイパワーモードではドハティモードとなるので、低出力領域では負荷変動耐性を向上でき、高出力領域では高効率を実現できる。

【0157】

また例えば、変形例１に係る増幅回路１０Ａにおいて、第１回路は、さらに、インダクタ２８またはキャパシタである第１回路素子を有し、スイッチ６４は、共通端子６４ａ、選択端子６４ｂ、６４ｃおよび６４ｄを有し、抵抗４１の第１端は選択端子６４ｂに接続され、共通端子６４ａは第１経路および第２経路の一方に接続され、抵抗４１の第２端は第１経路および第２経路の他方に接続され、選択端子６１ｃは第１経路および第２経路の他方に接続され、第１回路素子の一端は選択端子６４ｄに接続され、第１回路素子の他端は第１経路および第２経路の前記他方に接続される。

【0158】

これによれば、ノードｎ１およびノードｎ２が抵抗４１を介して接続されたバランスモードにおいて負荷変動耐性を向上でき、また、ノードｎ１およびノードｎ２が短絡されたドハティモードまたはノードｎ１およびノードｎ２が第１回路素子を介して接続されたドハティモードにおいて効率を向上できる。よって、負荷変動耐性を向上させるだけでなく、高効率を実現できる。

【0159】

また例えば、増幅回路１０Ａにおいて、第１経路と第２経路とが短絡された場合、増幅器１１はＡＢ級動作し、かつ、増幅器１２はＣ級動作し、第１回路素子が第１経路および第２経路と接続された場合、増幅器１１はＡＢ級動作し、かつ、増幅器１２はＣ級動作し、抵抗４１が第１経路および第２経路と接続された場合、増幅器１１はＡＢ級動作し、かつ、増幅器１２はＡＢ級動作する。

【0160】

これによれば、第１経路および第２経路が抵抗４１を介して接続されるバランスモードと、第１経路および第２経路が短絡されるドハティモードと、第１経路および第２経路が第１回路素子を介して接続されるドハティモードとを、選択的に実行できる。

【0161】

また例えば、増幅回路１０Ａにおいて、パワークラス１．５に対応する場合、第１回路素子が第１経路および第２経路に接続され、パワークラス２に対応する場合、第１経路と第２経路とが短絡され、パワークラス３に対応する場合、抵抗４１が第１経路および第２経路に接続される。

【0162】

これによれば、パワークラス３では負荷変動耐性を向上でき、パワークラス１．５および２では高効率を実現できる。

【0163】

また例えば、増幅回路１０Ａにおいて、ローパワーモードが適用される場合、抵抗４１が第１経路および第２経路に接続される。

【0164】

これによれば、ローパワーモードでは負荷変動耐性を向上できる。

【0165】

また例えば、本実施の形態に係る高周波回路１および変形例１に係る高周波回路１Ａは、増幅回路１０（または１０Ａ）と、バンドＡの少なくとも一部を含む通過帯域を有するフィルタ７１と、バンドＢの少なくとも一部を含む通過帯域を有するフィルタ７２と、フィルタ７１と高周波出力端子１０２との接続およびフィルタ７２と高周波出力端子１０２との接続を切り替えるスイッチ６２と、を備える。

【0166】

これによれば、マルチバンドに対応可能な高周波回路１（および１Ａ）を提供できる。

【0167】

また例えば、高周波回路１および１Ａは、さらに、互いに対向する主面９０ａおよび９０ｂを有するモジュール基板９０と、主面９０ｂに配置された外部接続端子１５０と、を備え、増幅器１１および１２は主面９０ａに配置され、スイッチ６１（または６４）およびスイッチ６２は主面９０ｂに配置される。

【0168】

これによれば、モジュール基板９０の主面９０ａおよび９０ｂに回路部品が振り分けられて配置されているので、高周波回路１（および１Ａ）を小型化できる。

【0169】

また例えば、高周波回路１および１Ａにおいて、スイッチ６１（または６４）およびスイッチ６２は、１つの半導体ＩＣ８３に含まれる。

【0170】

これによれば、スイッチ６１（または６４）および６２が１チップ化されているので、高周波回路１（および１Ａ）を小型化できる。

【0171】

また例えば、高周波回路１および１Ａにおいて、抵抗４１は主面９０ａに配置され、モジュール基板９０を平面視した場合、抵抗４１と半導体ＩＣ８３とは、少なくとも一部重なっている。

【0172】

これによれば、抵抗４１とスイッチ６１（または６４）とを接続する配線を短くできるので、高周波回路１（および１Ａ）の伝送損失を低減できる。

【0173】

また、本実施の形態に係る通信装置４は、高周波信号を処理するＲＦＩＣ３と、ＲＦＩＣ３とアンテナ２との間で高周波信号を伝送する増幅回路１０と、を備える。

【0174】

これによれば、増幅回路１０の効果を通信装置４で実現することができる。

【0175】

また、本実施の形態に係る増幅方法は、増幅器１１で増幅された第１信号および増幅器１２で増幅された第２信号の位相を揃え、第１モードでは、上記位相が揃えられた第１信号を伝送する第１経路と上記位相が揃えられた第２信号を伝送する第２経路とを抵抗４１を介して接続し、第１信号および第２信号を合成し、第２モードでは、上記位相が揃えられた第１信号を伝送する第１経路と上記位相が揃えられた第２信号を伝送する第２経路とを抵抗４１を介さずに接続し、第１信号および前記第２信号を合成する。

【0176】

これによれば、第１モードはバランスモードとなり負荷変動耐性を向上でき、第２モードはドハティモードとなり効率を向上できる。

【0177】

（実施の形態２）
実施の形態１では、バランスモードおよびドハティモードの双方で高効率動作可能な増幅回路について説明したのに対して、実施の形態２では、ドハティモードで高効率動作可能な増幅回路について説明する。

【0178】

［２．１増幅回路、高周波回路および通信装置の回路構成］
本実施の形態に係る増幅回路２１０、高周波回路５および通信装置７の回路構成について、図１０を参照しながら説明する。図１０は、実施の形態２に係る増幅回路２１０、高周波回路５および通信装置７の回路構成図である。

【0179】

［２．１．１通信装置７の回路構成］
まず、通信装置７の回路構成について説明する。図１０に示すように、本実施の形態に係る通信装置７は、高周波回路５と、アンテナ２と、ＲＦＩＣ６と、を備える。本実施の形態に係る通信装置７は、実施の形態１に係る通信装置４と比較して、増幅回路２１０の構成が異なる。よって以下では、本実施の形態に係る通信装置７について、実施の形態１に係る通信装置４と同じ構成については説明を省略し、増幅回路２１０の回路構成を中心に説明する。

【0180】

高周波回路５は、アンテナ２とＲＦＩＣ６との間で高周波信号を伝送する。

【0181】

アンテナ２は、高周波回路５のアンテナ接続端子１００に接続され、高周波回路５から出力された高周波信号を送信する。なお、アンテナ２は、外部から高周波信号を受信して高周波回路５へ出力してもよい。

【0182】

ＲＦＩＣ６は、高周波信号を処理する信号処理回路の一例である。具体的には、ＲＦＩＣ６は、ＢＢＩＣから入力された送信信号をアップコンバート等により信号処理し、当該信号処理して生成された送信信号を、高周波回路５の送信経路に出力する。また、ＲＦＩＣ６は、高周波回路５の受信経路を介して入力された受信信号をダウンコンバート等により信号処理し、当該信号処理して生成された受信信号をＢＢＩＣへ出力する。

【0183】

なお、本実施の形態に係る通信装置７において、アンテナ２は、必須の構成要素ではない。

【0184】

［２．１．２高周波回路５の回路構成］
図１０に示すように、高周波回路５は、増幅回路２１０と、フィルタ７１、７２、７３および７４と、スイッチ６２および６３と、低雑音増幅器１３および１４と、インダクタ２５、２６および２７と、アンテナ接続端子１００と、を備える。

【0185】

増幅回路２１０は、高周波入力端子２０１から入力されたバンドＡおよびバンドＢの送信信号を増幅する回路である。

【0186】

なお、フィルタ７１～７４、スイッチ６２および６３、低雑音増幅器１３および１４、ならびにインダクタ２５～２７は、実施の形態１に係る高周波回路１が備える回路部品と同じであるので、ここでは説明を省略する。

【0187】

上記回路構成によれば、高周波回路５は、バンドＡおよびバンドＢのいずれかの高周波信号を、送信および／または受信することが可能である。さらに、高周波回路５は、バンドＡおよびバンドＢの高周波信号を、同時送信、同時受信、および同時送受信の少なくともいずれかで実行することも可能である。

【0188】

なお、本発明に係る高周波回路５は、図１０に示された回路構成のうち、増幅回路２１０、スイッチ６２、フィルタ７１および７２を、少なくとも有していればよい。

【0189】

［２．１．３増幅回路２１０の回路構成］
次に、増幅回路２１０の回路構成について、詳細に説明する。

【0190】

図１０に示すように、増幅回路２１０は、キャリアアンプ２１１およびピークアンプ２１２と、９０°ハイブリッド２５０と、インダクタ２２１、２２２、２２３および２２４と、キャパシタ２３１、２３２、２３３、２３４および２３５と、移相線路２５１および２５２と、高周波入力端子２０１と、高周波出力端子２０２と、を備える。本実施の形態に係る増幅回路２１０は、実施の形態１に係る増幅回路１０と比較して、スイッチ６１および抵抗４１がなく、増幅器１１および１２がドハティモード専用のキャリアアンプ２１１およびピークアンプ２１２となっている点が異なる。よって以下では、本実施の形態に係る増幅回路２１０について、実施の形態１に係る増幅回路１０と同じ構成については説明を省略し、異なる構成を中心に説明する。

【0191】

高周波入力端子２０１は、ＲＦＩＣ６に接続されている。高周波出力端子２０２は、出力端子の一例であり、スイッチ６２および６３ならびにフィルタ７１および７２を介してアンテナ接続端子１００に接続されている。

【0192】

キャリアアンプ２１１は、９０°ハイブリッド２５０の一方の出力端から出力された第１高周波信号の全ての電力レベルに対して増幅動作可能なＡ級（またはＡＢ級）増幅回路であり、特に、低出力領域および中出力領域において高効率な増幅動作が可能である。

【0193】

ピークアンプ２１２は、９０°ハイブリッド２５０の他方の出力端から出力された第２高周波信号の電力レベルが高い領域で増幅動作可能なＣ級増幅回路である。ピークアンプ２１２が有する増幅トランジスタには、キャリアアンプ２１１が有する増幅トランジスタに印加されるバイアス電圧よりも低いバイアス電圧が印加されているため、第２高周波信号の電力レベルが高くなるほど、出力インピーダンスが低くなる。これにより、ピークアンプ２１２は、高出力領域において低歪の増幅動作が可能である。

【0194】

キャリアアンプ２１１およびピークアンプ２１２のそれぞれは、増幅トランジスタを有する。上記増幅トランジスタは、例えば、ＨＢＴ等のバイポーラトランジスタ、または、ＭＯＳＦＥＴ等の電界効果トランジスタである。

【0195】

９０°ハイブリッド２５０は、入力端が高周波入力端子２０１に接続され、一方の出力端がキャリアアンプ２１１の入力端に接続され、他方の出力端がピークアンプ２１２の入力端に接続されている。

【0196】

インダクタ２２３は、第３インダクタの一例であり、キャリアアンプ２１１の出力端および高周波出力端子２０２の間に接続されている。インダクタ２２３は、その両端での高周波信号の位相差を、例えば４５°とする。インダクタ２２４は、第４インダクタの一例であり、ピークアンプ２１２の出力端および高周波出力端子２０２の間に接続されている。インダクタ２２４は、その両端での高周波信号の位相差を、例えば４５°とする。

【0197】

なお、キャリアアンプ２１１の出力端および高周波出力端子２０２の間に接続される回路部品としては、インダクタ２２３でなくてもよく、高周波信号の位相を４５°シフトさせる第１移相回路であってもよい。第１移相回路は、例えば、インダクタ２２３を含む回路または１／８波長伝送線路である。

【0198】

また、ピークアンプ２１２の出力端および高周波出力端子２０２の間に接続される回路部品としては、インダクタ２２４でなくてもよく、高周波信号の位相を４５°シフトさせる第２移相回路であってもよい。第２移相回路は、例えば、インダクタ２２４を含む回路または１／８波長伝送線路である。

【0199】

なお、第１移相回路は、第１位相量で第１高周波信号を移相し、第２移相回路は、第２位相量で第２高周波信号を移相する場合、第１位相量と第２位相量とは等しいことが望ましい。

【0200】

これによれば、９０°ハイブリッド２５０、キャリアアンプ２１１、インダクタ２２１および第１移相回路を経由した第１高周波信号と、９０°ハイブリッド２５０、ピークアンプ２１２、キャパシタ２３２および第２移相回路を経由した第２高周波信号とを、高周波出力端子２０２において低損失で電流合成することが可能となる。

【0201】

また、第１移相回路がインダクタ２２１と高周波出力端子２０２とを結ぶ経路に直列配置されたインダクタ２２３であり、第２移相回路がキャパシタ２３２と高周波出力端子２０２とを結ぶ経路に直列配置されたインダクタ２２４である場合、インダクタ２２３のインダクタンス値とインダクタ２２４のインダクタンス値とは等しいことが望ましい。

【0202】

これによれば、９０°ハイブリッド２５０、キャリアアンプ２１１、インダクタ２２１および２２３を経由した第１高周波信号と、９０°ハイブリッド２５０、ピークアンプ２１２、キャパシタ２３２およびインダクタ２２４を経由した第２高周波信号とを、高周波出力端子２０２において低損失で電流合成することが可能となる。

【0203】

インダクタ２２１は、第１インダクタの一例であり、キャリアアンプ２１１の出力端およびインダクタ２２３を結ぶ第１出力経路に直列配置されている。キャパシタ２３１は、第１キャパシタの一例であり、上記第１出力経路およびグランドの間に接続されている。インダクタ２２１およびキャパシタ２３１は、ローパスフィルタを構成しており、高周波信号の位相を略４５°遅らせる。

【0204】

キャパシタ２３２は、第２キャパシタの一例であり、ピークアンプ２１２の出力端およびインダクタ２２４を結ぶ第２出力経路に直列配置されている。インダクタ２２２は、第２インダクタの一例であり、上記第２出力経路およびグランドの間に接続されている。キャパシタ２３２およびインダクタ２２２は、ハイパスフィルタを構成しており、高周波信号の位相を略４５°進ませる。

【0205】

なお、増幅回路２１０は、インダクタ２２１およびキャパシタ２３１で構成されたローパスフィルタの代わりに、第１高周波信号を第４位相量で移相する第４移相回路を第１出力経路に直列配置し、キャパシタ２３２およびインダクタ２２２で構成されたハイパスフィルタの代わりに、第２高周波信号を第４位相量との差が９０°である第５位相量で移相する第５移相回路を第２出力経路に直列配置するよう構成されていてもよい。

【0206】

【0207】

なお、本実施の形態に係る増幅回路２１０において、インダクタ２２１とインダクタ２２３とを結ぶ経路、および、キャパシタ２３２とインダクタ２２４とを結ぶ経路の間に、抵抗は接続されない。

【0208】

キャパシタ２３３は、第１経路に直列配置され、キャリアアンプ２１１に供給される直流の電源電圧を高周波出力端子２０２側へ漏洩することを抑制する。キャパシタ２３５は、インダクタ２２３および２２４と高周波出力端子２０２とを結ぶ経路に接続されたインピーダンス整合用の回路素子である。なお、キャパシタ２３５は、上記経路とグランドとの間に接続されてもよいし、また、上記経路に直列配置されてもよい。

【0209】

移相線路２５１は、キャリアアンプ２１１の出力端と電源電圧（Ｖｃｃ）端子との間に直列配置され、キャリアアンプ２１１から出力される第１高周波信号がＶｃｃ端子に漏洩することを抑制する。移相線路２５２は、ピークアンプ２１２の出力端と電源電圧（Ｖｃｃ）端子との間に直列配置され、ピークアンプ２１２から出力される第２高周波信号がＶｃｃ端子に漏洩することを抑制する。キャパシタ２３４は、Ｖｃｃ端子とグランドとの間に接続され、第１高周波信号および第２高周波信号の漏洩成分がＶｃｃ端子に侵入することを抑制し、また、電源電圧がグランドに落ちてしまうことを防止する。

【0210】

なお、本実施の形態に係る増幅回路２１０において、キャリアアンプ２１１、ピークアンプ２１２、高周波出力端子２０２、インダクタ２２１、２２２、２２３および２２４、ならびにキャパシタ２３１および２３２は、必須の構成要素であり、９０°ハイブリッド２５０、キャパシタ２３３、２３４および２３５、移相線路２５１および２５２はなくてもよい。

【0211】

［２．１．４比較例２に係る増幅回路６００の回路構成］
ここで、比較例２に係る増幅回路６００の回路構成について説明する。図１１は、比較例２に係る増幅回路６００の回路構成図である。同図に示された増幅回路６００は、従来のドハティ型増幅回路（ドハティハーフ増幅回路）である。増幅回路６００は、キャリアアンプ２１１およびピークアンプ２１２と、９０°ハイブリッド２５０と、インダクタ２２１および２２２と、キャパシタ２３１、２３２、２３３、２３４および２３５と、移相線路２５１および２５２と、高周波入力端子２０１と、高周波出力端子２０２と、を備える。比較例２に係る増幅回路６００は、実施の形態２に係る増幅回路２１０と比較して、インダクタ２２３および２２４が配置されていない点が異なる。

【0212】

上記構成において、９０°ハイブリッド２５０により、キャリアアンプ２１１から出力される第１高周波信号と、ピークアンプ２１２から出力される第２高周波信号とは位相差が９０°となっている。例えば、キャリアアンプ２１１から出力される第１高周波信号の位相は９０°であり、ピークアンプ２１２から出力される第２高周波信号の位相は０°である。

【0213】

インダクタ２２１およびキャパシタ２３１はローパスフィルタを構成しているため、当該ローパスフィルタにより第１高周波信号の位相は略４５°遅れることとなり、当該ローパスフィルタの出力端での第１高周波信号の位相は略４５°となる。また、キャパシタ２３２およびインダクタ２２２はハイパスフィルタを構成しているため、当該ハイパスフィルタにより第２高周波信号の位相は略４５°進むこととなり、当該ハイパスフィルタの出力端での第２高周波信号の位相は略４５°となる。つまり、高周波出力端子２０２において、第１高周波信号の位相と第２高周波信号の位相とは揃っており、低損失で電流合成される。

【0214】

ここで、高周波入力端子２０１から入力される高周波信号の電力が相対的に低い場合（低入力電力時）、ピークアンプ２１２はオフ状態となる。このため、キャリアアンプ２１１の出力端から負荷側（高周波出力端子２０２側）を見たインピーダンス（以降、キャリアアンプ２１１の負荷インピーダンスと記す）は高くなる。これにより、低入力電力領域における増幅回路６００の効率を向上させることが可能となる。

【0215】

次に、高周波入力端子２０１から入力される高周波信号の電力が相対的に高くなった場合（高入力電力時）、ピークアンプ２１２はオン状態となる。このため、キャリアアンプ２１１の負荷インピーダンスは低くなる。これにより、高入力電力領域において低歪の増幅動作が可能となり、ピークパワーを向上できる。

【0216】

つまり、ドハティ型の増幅回路６００を構成するキャリアアンプ２１１の負荷インピーダンスシフトにより、ピークアンプ２１２がオン状態からオフ状態となる領域での効率（バックオフ効率）の向上と、ピークアンプ２１２がオン状態である領域でのピークパワーの確保との両立が可能となる。

【0217】

しかしながら、比較例２に係る増幅回路６００では、高入力電力時から低入力電力時に移行した場合、キャリアアンプ２１１から出力された第１高周波信号と、当該第１高周波信号が負荷で反射されてキャリアアンプ２１１の出力端に反射してきた第１高周波信号との位相差は、ローパスフィルタを往復した分の位相差であり、略９０°（４５°×２）となる。つまり、キャリアアンプ２１１の負荷インピーダンスは、高入力電力時から低入力電力時に移行した場合、１８０°の位相シフト（位相反転）ではなく９０°の位相シフトに対応した負荷インピーダンスシフトに留まる。これにより、比較例２に係る増幅回路６００では、ピークアンプ２１２がオン状態からオフ状態へと移行したことに起因する３ｄＢ程度のバックオフ量しか確保できず、低入力電力時の効率が十分に改善されないという問題がある。

【0218】

［２．１．５増幅回路２１０の動作モード］
本実施の形態に係る増幅回路２１０は、比較例２に係る増幅回路６００と比較して、第１移相回路（インダクタ２２３）および第２移相回路（インダクタ２２４）が付加されていることで、キャリアアンプ２１１の負荷インピーダンスシフトを大きく確保できる。

【0219】

図１２Ａは、実施の形態２に係る増幅回路２１０の低入力電力時における回路状態図である。また、図１２Ｂは、実施の形態２に係る増幅回路２１０の高入力電力時における回路状態図である。

【0220】

増幅回路２１０において、９０°ハイブリッド２５０により、キャリアアンプ２１１から出力される第１高周波信号と、ピークアンプ２１２から出力される第２高周波信号とは位相差が９０°となっている。例えば、キャリアアンプ２１１から出力される第１高周波信号の位相は９０°であり、ピークアンプ２１２から出力される第２高周波信号の位相は０°である。

【0221】

インダクタ２２１およびキャパシタ２３１で構成されたローパスフィルタにより第１高周波信号の位相は略４５°遅れることとなり、さらに、インダクタ２２３により第１高周波信号の位相は略４５°遅れることとなり、高周波出力端子２０２での第１高周波信号の位相は０°となる。また、キャパシタ２３２およびインダクタ２２２で構成されたハイパスフィルタにより第２高周波信号の位相は略４５°進むこととなり、さらにインダクタ２２４により第２高周波信号の位相は略４５°遅れることとなり、高周波出力端子２０２での第２高周波信号の位相は０°となる。つまり、高周波出力端子２０２において、第１高周波信号の位相と第２高周波信号の位相とは揃っており、低損失で電流合成される。

【0222】

ここで、図１２Ａに示すように、低入力電力時では、ピークアンプ２１２はオフ状態となる。このため、キャリアアンプ２１１の負荷インピーダンスは高くなる。これにより、低入力電力領域における増幅回路２１０の効率を向上させることが可能となる。

【0223】

次に、図１２Ｂに示すように、高入力電力時では、ピークアンプ２１２はオン状態となる。このため、キャリアアンプ２１１の負荷インピーダンスは低くなる。これにより、高入力電力領域において低歪の増幅動作が可能となり、ピークパワーを向上できる。

【0224】

つまり、ドハティ型の増幅回路２１０を構成するキャリアアンプ２１１の負荷インピーダンスシフトにより、ピークアンプ２１２がオン状態からオフ状態となる領域での効率（バックオフ効率）の向上と、ピークアンプ２１２がオン状態である領域でのピークパワーの確保との両立が可能となる。

【0225】

さらに、高入力電力時から低入力電力時に移行した場合、キャリアアンプ２１１から出力された第１高周波信号と、当該第１高周波信号が負荷で反射されてキャリアアンプ２１１の出力端に反射してきた第１高周波信号との位相差は、ローパスフィルタおよびインダクタ２２３を往復した分の位相差であり、略１８０°（（４５°＋４５°）×２）となる。つまり、キャリアアンプ２１１の負荷インピーダンスは、高入力電力時から低入力電力時に移行した場合、１８０°の位相シフト（位相反転）に対応した負荷インピーダンスシフトとなる。これにより、実施の形態２に係る増幅回路２１０では、ピークアンプ２１２がオン状態からオフ状態へと移行したことに起因するバックオフ量と、位相反転による負荷インピーダンスシフトに起因するバックオフ量とが加算された６ｄＢ程度のバックオフ量を確保でき、低入力電力時の効率（バックオフ領域の効率）を改善できる。

【0226】

これによれば、６ｄＢ程度の大きいＰＡＰＲ(Peak-to-Average Power Ratio)を有する変調方式では、比較例２に係る増幅回路６００よりも本実施の形態に係る増幅回路２１０の方が、広範囲の入力電力レベルにおいて高効率を確保できる。

【0227】

［２．１．６変形例１に係る増幅回路２１０Ａの回路構成］
図１３は、実施の形態２の変形例１に係る増幅回路２１０Ａの回路構成図である。同図に示すように、増幅回路２１０Ａは、キャリアアンプ２１１およびピークアンプ２１２と、９０°ハイブリッド２５０と、インダクタ２２１、２２２、２２３、２２４および２２５と、キャパシタ２３１、２３２、２３３、２３４および２３５と、移相線路２５１および２５２と、高周波入力端子２０１と、高周波出力端子２０２と、を備える。本変形例に係る増幅回路２１０Ａは、実施の形態２に係る増幅回路２１０と比較して、インダクタ２２５が付加されている点が異なる。よって以下では、本変形例に係る増幅回路２１０Ａについて、実施の形態２に係る増幅回路２１０と同じ構成については説明を省略し、異なる構成を中心に説明する。

【0228】

インダクタ２２３は、第３インダクタの一例であり、キャリアアンプ２１１の出力端および高周波出力端子２０２の間に接続されている。インダクタ２２３の両端での高周波信号の位相差は、インダクタ２２５の両端での高周波信号の位相差よりも大きいことが望ましい。

【0229】

インダクタ２２４は、第４インダクタの一例であり、ピークアンプ２１２の出力端および高周波出力端子２０２の間に接続されている。インダクタ２２４の両端での高周波信号の位相差は、インダクタ２２５の両端での高周波信号の位相差よりも大きいことが望ましい。

【0230】

これによれば、インダクタ２２５によるキャリアアンプ２１１の負荷インピーダンスシフトを効果的に実現できる。

【0231】

なお、キャリアアンプ２１１の出力端および高周波出力端子２０２の間に接続される回路部品としては、インダクタ２２３でなくてもよく、第１移相回路であってもよい。第１移相回路は、例えば、インダクタ２２３を含む回路または伝送線路である。第１移相回路の両端での高周波信号の位相差は、インダクタ２２５の両端での高周波信号の位相差よりも大きいことが望ましい。

【0232】

これによれば、インダクタ２２５によるキャリアアンプ２１１の負荷インピーダンスシフトを効果的に実現できる。

【0233】

また、ピークアンプ２１２の出力端および高周波出力端子２０２の間に接続される回路部品としては、インダクタ２２４でなくてもよく、第２移相回路であってもよい。第２移相回路は、例えば、インダクタ２２４を含む回路または伝送線路である。第２移相回路の両端での高周波信号の位相差は、インダクタ２２５の両端での高周波信号の位相差よりも大きいことが望ましい。

【0234】

【0235】

【0236】

【0237】

【0238】

インダクタ２２５は、第５インダクタの一例であり、インダクタ２２１および第１移相回路（インダクタ２２３）を結ぶ経路と、キャパシタ２３２および第２移相回路（インダクタ２２４）を結ぶ経路との間に接続されている。より具体的には、インダクタ２２５の一端はインダクタ２２１および第１移相回路（インダクタ２２３）を結ぶ経路上のノードに接続され、インダクタ２２５の他端はキャパシタ２３２および第２移相回路（インダクタ２２４）を結ぶ経路上のノードに接続されている。

【0239】

インダクタ２２５は、その両端での高周波信号の位相差を、例えば４５°とする。なお、インダクタ２２５の両端での高周波信号の位相差は、０°よりも大きく、かつ、９０°よりも小さくてもよい。

【0240】

なお、インダクタ２２１および第１移相回路（インダクタ２２３）を結ぶ経路と、キャパシタ２３２および第２移相回路（インダクタ２２４）を結ぶ経路との間に接続される回路部品としては、インダクタ２２５でなくてもよく、第３移相回路であってもよい。第３移相回路は、例えば、インダクタ２２５を含む回路または１／８波長伝送線路である。

【0241】

なお、本変形例に係る増幅回路２１０Ａにおいて、キャリアアンプ２１１、ピークアンプ２１２、高周波出力端子２０２、インダクタ２２１、２２２、２２３、２２４および２２５、ならびにキャパシタ２３１および２３２は、必須の構成要素であり、９０°ハイブリッド２５０、キャパシタ２３３、２３４および２３５、移相線路２５１および２５２はなくてもよい。

【0242】

［２．１．７増幅回路２１０Ａの動作モード］
変形例１に係る増幅回路２１０Ａは、比較例２に係る増幅回路６００と比較して、第１移相回路（インダクタ２２３）、第２移相回路（インダクタ２２４）および第３移相回路（インダクタ２２５）が付加されていることで、キャリアアンプ２１１の負荷インピーダンスシフトを大きく確保できる。

【0243】

図１４Ａは、実施の形態２の変形例１に係る増幅回路２１０Ａの低入力電力時における回路状態図である。また、図１４Ｂは、実施の形態２の変形例１に係る増幅回路２１０Ａの高入力電力時における回路状態図である。

【0244】

増幅回路２１０Ａにおいて、９０°ハイブリッド２５０により、キャリアアンプ２１１から出力される第１高周波信号と、ピークアンプ２１２から出力される第２高周波信号とは位相差が９０°となっている。例えば、キャリアアンプ２１１から出力される第１高周波信号の位相は９０°であり、ピークアンプ２１２から出力される第２高周波信号の位相は０°である。

【0245】

インダクタ２２１およびキャパシタ２３１で構成されたローパスフィルタにより第１高周波信号の位相は略４５°遅れることとなり、さらに、インダクタ２２３により第１高周波信号の位相はＸ°遅れることとなり、高周波出力端子２０２での第１高周波信号の位相は（９０－４５－Ｘ）°となる。また、キャパシタ２３２およびインダクタ２２２で構成されたハイパスフィルタにより第２高周波信号の位相は略４５°進むこととなり、さらにインダクタ２２４により第２高周波信号の位相はＸ°遅れることとなり、高周波出力端子２０２での第２高周波信号の位相は（０＋４５－Ｘ）°となる。つまり、高周波出力端子２０２において、第１高周波信号の位相と第２高周波信号の位相とは揃っており、低損失で電流合成される。

【0246】

ここで、図１４Ａに示すように、低入力電力時では、ピークアンプ２１２はオフ状態となる。このため、キャリアアンプ２１１の負荷インピーダンスは高くなる。これにより、低入力電力領域における増幅回路２１０Ａの効率を向上させることが可能となる。

【0247】

次に、図１４Ｂに示すように、高入力電力時では、ピークアンプ２１２はオン状態となる。このため、キャリアアンプ２１１の負荷インピーダンスは低くなる。これにより、高入力電力領域において低歪の増幅動作が可能となり、ピークパワーを向上できる。

【0248】

つまり、ドハティ型の増幅回路２１０Ａを構成するキャリアアンプ２１１の負荷インピーダンスシフトにより、ピークアンプ２１２がオン状態からオフ状態となる領域での効率（バックオフ効率）の向上と、ピークアンプ２１２がオン状態である領域でのピークパワーの確保との両立が可能となる。

【0249】

さらに、高入力電力時から低入力電力時に移行した場合、キャリアアンプ２１１から出力された第１高周波信号と、当該第１高周波信号が負荷で反射されてキャリアアンプ２１１の出力端に反射してきた第１高周波信号との位相差は、ローパスフィルタおよびインダクタ２２５を往復した分の位相差となり、略１８０°（（４５°＋４５°）×２）となる。つまり、キャリアアンプ２１１の負荷インピーダンスは、高入力電力時から低入力電力時に移行した場合、１８０°の位相シフト（位相反転）に対応した負荷インピーダンスシフトとなる。これにより、本変形例に係る増幅回路２１０Ａでは、ピークアンプ２１２がオン状態からオフ状態へと移行したことに起因するバックオフ量と、位相反転による負荷インピーダンスシフトに起因するバックオフ量とが加算された６ｄＢ程度のバックオフ量を確保でき、低入力電力時の効率（バックオフ領域の効率）を改善できる。

【0250】

なお、インダクタ２２５（第３移相回路）の位相回転量が４５°でない場合であっても、０°より大きく、かつ、９０°より小さい範囲であれば、増幅回路２１０Ａは、３ｄＢよりも大きいバックオフ量を確保できる。

【0251】

これによれば、６ｄＢ程度の大きいＰＡＰＲを有する変調方式では、比較例２に係る増幅回路６００よりも本変形例に係る増幅回路２１０Ａの方が、広範囲の入力電力レベルにおいて高効率を確保できる。

【0252】

また、ピークアンプ２１２がオン状態の場合において、インダクタ２２５は、キャリアアンプ２１１とピークアンプ２１２との間のバランスインダクタとして機能するので、高入力電力時における増幅動作を安定化することが可能となる。

【0253】

［２．１．８変形例２に係る増幅回路２１０Ｂの回路構成］
図１５は、実施の形態２の変形例２に係る増幅回路２１０Ｂの回路構成図である。本変形例に係る増幅回路２１０Ｂは、１つのキャリアアンプと２つのピークアンプとを備える、いわゆる３ウェイドハティ増幅回路を構成している。図１５に示すように、増幅回路２１０Ｂは、キャリアアンプ２１１と、ピークアンプ２１２および２１３と、９０°ハイブリッド２５０と、インダクタ２２１、２２２、２２３、２２４、２２５、２２６、２２７および２２８と、キャパシタ２３１、２３２、２３３、２３４、２３５および２３６と、移相線路２５１、２５２および２５３と、高周波入力端子２０１と、高周波出力端子２０２と、を備える。本変形例に係る増幅回路２１０Ｂは、変形例１に係る増幅回路２１０Ａと比較して、ピークアンプ２１３、インダクタ２２６～２２８、およびキャパシタ２３６が付加されている点が異なる。よって以下では、本変形例に係る増幅回路２１０Ｂについて、変形例１に係る増幅回路２１０Ａと同じ構成については説明を省略し、異なる構成を中心に説明する。

【0254】

キャリアアンプ２１１は、９０°ハイブリッド２５０の第１の出力端から出力された第１高周波信号の全ての電力レベルに対して増幅動作可能なＡ級（またはＡＢ級）増幅回路であり、特に、低出力領域および中出力領域において高効率な増幅動作が可能である。

【0255】

ピークアンプ２１２は、９０°ハイブリッド２５０の第２の出力端から出力された第２高周波信号の中出力領域および高出力領域において増幅動作可能なＣ級増幅回路である。ピークアンプ２１２が有する増幅トランジスタには、キャリアアンプ２１１が有する増幅トランジスタに印加されるバイアス電圧よりも低いバイアス電圧が印加されているため、第２高周波信号の電力レベルが高くなるほど、出力インピーダンスが低くなる。これにより、ピークアンプ２１２は、中出力領域および高出力領域において低歪の増幅動作が可能である。

【0256】

ピークアンプ２１３は、９０°ハイブリッド２５０の第３の出力端から出力された第３高周波信号の高出力領域において増幅動作可能なＣ級増幅回路である。ピークアンプ２１３が有する増幅トランジスタには、キャリアアンプ２１１が有する増幅トランジスタに印加されるバイアス電圧よりも低いバイアス電圧が印加されているため、第３高周波信号の電力レベルが高くなるほど、出力インピーダンスが低くなる。これにより、ピークアンプ２１３は、高出力領域において低歪の増幅動作が可能である。

【0257】

キャリアアンプ２１１、ピークアンプ２１２および２１３のそれぞれは、増幅トランジスタを有する。上記増幅トランジスタは、例えば、ＨＢＴ等のバイポーラトランジスタ、または、ＭＯＳＦＥＴ等の電界効果トランジスタである。

【0258】

９０°ハイブリッド２５０は、入力端が高周波入力端子２０１に接続され、第１の出力端がキャリアアンプ２１１の入力端に接続され、第２の出力端がピークアンプ２１２の入力端に接続され、第３の出力端がピークアンプ２１３の入力端に接続されている。

【0259】

キャパシタ２３６は、ピークアンプ２１３の出力端およびインダクタ２２８を結ぶ第３出力経路に直列配置されている。インダクタ２２７は、上記第３出力経路およびグランドの間に接続されている。キャパシタ２３６およびインダクタ２２７は、ハイパスフィルタを構成しており、高周波信号の位相を略４５°進ませる。

【0260】

インダクタ２２８は、ピークアンプ２１３の出力端および高周波出力端子２０２の間に接続されている。インダクタ２２８の両端での高周波信号の位相差は、インダクタ２２６の両端での高周波信号の位相差よりも大きいことが望ましい。

【0261】

なお、ピークアンプ２１３の出力端および高周波出力端子２０２の間に接続される回路部品としては、インダクタ２２８でなくてもよく、第６移相回路であってもよい。第６移相回路は、例えば、インダクタ２２８を含む回路または伝送線路である。第６移相回路の両端での高周波信号の位相差は、インダクタ２２６の両端での高周波信号の位相差よりも大きいことが望ましい。

【0262】

なお、第１移相回路（インダクタ２２３）は、第１位相量で第１高周波信号を移相し、第２移相回路（インダクタ２２４）は、第２位相量で第２高周波信号を移相し、第６移相回路（インダクタ２２８）は、第６位相量で第３高周波信号を移相する場合、第１位相量と第２位相量と第６位相量とは等しいことが望ましい。

【0263】

これによれば、９０°ハイブリッド２５０、キャリアアンプ２１１、インダクタ２２１および第１移相回路を経由した第１高周波信号と、９０°ハイブリッド２５０、ピークアンプ２１２、キャパシタ２３２および第２移相回路を経由した第２高周波信号と、９０°ハイブリッド２５０、ピークアンプ２１３、キャパシタ２３６および第６移相回路を経由した第３高周波信号とを、高周波出力端子２０２において低損失で電流合成することが可能となる。

【0264】

インダクタ２２６は、キャパシタ２３２および第２移相回路（インダクタ２２４）を結ぶ経路と、キャパシタ２３６および第６移相回路（インダクタ２２８）を結ぶ経路との間に接続されている。より具体的には、インダクタ２２６の一端はキャパシタ２３２および第２移相回路（インダクタ２２４）を結ぶ経路上のノードに接続され、インダクタ２２６の他端はキャパシタ２３６および第６移相回路（インダクタ２２８）を結ぶ経路上のノードに接続されている。

【0265】

インダクタ２２６は、その両端での高周波信号の位相差を、例えば４５°とする。なお、インダクタ２２６の両端での高周波信号の位相差は、０°よりも大きく、かつ、９０°よりも小さくてもよい。

【0266】

なお、キャパシタ２３２および第２移相回路（インダクタ２２４）を結ぶ経路と、キャパシタ２３６および第６移相回路（インダクタ２２８）を結ぶ経路との間に接続される回路部品としては、インダクタ２２６でなくてもよく、第７移相回路であってもよい。第７移相回路は、例えば、インダクタ２２６を含む回路または１／８波長伝送線路である。

【0267】

なお、本変形例に係る増幅回路２１０Ｂにおいて、キャリアアンプ２１１、ピークアンプ２１２および２１３、高周波出力端子２０２、インダクタ２２１、２２２、２２３、２２４、２２５、２２６、２２７および２２８、ならびにキャパシタ２３１、２３２および２３６は、必須の構成要素であり、９０°ハイブリッド２５０、キャパシタ２３３、２３４および２３５、移相線路２５１、２５２および２５３はなくてもよい。

【0268】

ここで、低入力電力時では、ピークアンプ２１２および２１３はオフ状態となる。このため、キャリアアンプ２１１の負荷インピーダンスは高くなる。これにより、低入力電力領域における増幅回路２１０Ｂの効率を向上させることが可能となる。

【0269】

また、高入力電力時では、ピークアンプ２１２および２１３はオン状態となる。このため、キャリアアンプ２１１の負荷インピーダンスは低くなる。これにより、高入力電力領域において低歪の増幅動作が可能となり、ピークパワーを向上できる。

【0270】

また、中入力電力時では、ピークアンプ２１３はオフ状態となり、ピークアンプ２１２はオン状態となる。このため、キャリアアンプ２１１の負荷インピーダンスは、低入力電力時の負荷インピーダンスよりも低くなり、高入力電力時の負荷インピーダンスよりも高くなる。これにより、中入力電力領域における増幅回路２１０Ｂの効率を向上させることが可能となる。

【0271】

さらに、キャリアアンプ２１１の負荷インピーダンスは、高入力電力時から中入力電力時および低入力電力時に移行した場合、略１８０°の位相シフト（位相反転）に対応した負荷インピーダンスシフトとなる。これにより、本変形例に係る増幅回路２１０Ｂでは、ピークアンプ２１２および２１３がオン状態からオフ状態へと移行したことに起因するバックオフ量と、位相反転による負荷インピーダンスシフトに起因するバックオフ量とが加算された９．５ｄＢ程度のバックオフ量を確保でき、低入力電力時および中入力電力時の効率（バックオフ領域の効率）を改善できる。

【0272】

なお、インダクタ２２５（第３移相回路）および２２６（第７移相回路）の位相回転量が４５°でない場合であっても、０°より大きく、かつ、９０°より小さい範囲であれば、増幅回路２１０Ｂは、３ｄＢよりも大きいバックオフ量を確保できる。

【0273】

これによれば、６ｄＢ以上の大きいＰＡＰＲを有する変調方式では、比較例２および変形例１に係る増幅回路よりも本変形例に係る増幅回路２１０Ｂの方が、広範囲の入力電力レベルにおいて高効率を確保できる。

【0274】

また、ピークアンプ２１２がオン状態の場合において、インダクタ２２５は、キャリアアンプ２１１とピークアンプ２１２との間のバランスインダクタとして機能するので、中入力電力時および高入力電力時における増幅動作を安定化することが可能となる。さらに、ピークアンプ２１２および２１３がオン状態の場合において、インダクタ２２６は、ピークアンプ２１２とピークアンプ２１３との間のバランスインダクタとして機能するので、高入力電力時における増幅動作を安定化することが可能となる。

【0275】

［２．１．９バックオフ量と効率との関係］
図１６は、実施の形態２、従来および比較例に係る増幅回路の効率特性を比較したグラフである。同図には、（１）１つのアンプで構成された従来の増幅回路（バックオフ無し）の効率特性、（２）比較例２に係る増幅回路６００の効率特性、（３）実施の形態２に係る増幅回路２１０および変形例１に係る増幅回路２１０Ａの効率特性、ならびに（４）変形例２に係る増幅回路２１０Ｂの効率特性が示されている。

【0276】

実施の形態２に係る増幅回路２１０および変形例１に係る増幅回路２１０Ａでは、従来および比較例に係る増幅回路と比較して、６ｄＢバックオフ領域での効率が改善される。また、変形例２に係る増幅回路２１０Ｂでは、従来および比較例に係る増幅回路と比較して、９．５ｄＢバックオフ領域での効率が改善される。

【0277】

［２．２増幅回路および高周波回路の部品配置］
次に、変形例１に係る増幅回路２１０Ａおよび高周波回路５Ａの部品配置について説明する。

【0278】

図１７は、変形例１に係る高周波回路５Ａの平面図および断面図である。図１７の（ａ）には、モジュール基板９０の主面９０ａをｚ軸正方向側から透視した場合の回路部品の配置が示されている。また、図１７の（ｂ）には、図１７の（ａ）のＸＶＩＩ－ＸＶＩＩ線における断面図が示されている。なお、図１７において、モジュール基板９０および各回路部品を接続する配線の図示が一部省略されている。

【0279】

高周波回路５Ａは、図１０に示された高周波回路５に対して、増幅回路２１０が増幅回路２１０Ａに置き換わった構成を有する。高周波回路５Ａは、さらに、モジュール基板９０と、樹脂部材９１および９２と、シールド電極層９５と、複数の外部接続端子１５０と、を有している。

【0280】

なお、モジュール基板９０、樹脂部材９１および９２、シールド電極層９５、および複数の外部接続端子１５０は、実施の形態１の図９で示されたものと同じ構成であるため、ここではそれらの説明を省略する。

【0281】

図１７に示すように、モジュール基板９０の主面９０ａには、キャリアアンプ２１１およびピークアンプ２１２、９０°ハイブリッド２５０、フィルタ７１～７４、インダクタ２５～２７および２２１～２２５、ならびにキャパシタ２３１～２３５が配置されている。

【0282】

また、モジュール基板９０の主面９０ｂには、低雑音増幅器１３および１４、ならびにスイッチ６２および６３が配置されている。

【0283】

これによれば、モジュール基板９０の主面９０ａおよび９０ｂに回路部品が振り分けられて配置されているので、高周波回路５Ａを小型化できる。

【0284】

キャリアアンプ２１１、ピークアンプ２１２、および９０°ハイブリッド２５０は、半導体ＩＣ８５に含まれている。低雑音増幅器１３および１４、ならびにスイッチ６３は、半導体ＩＣ８４に含まれている。スイッチ６２は、半導体ＩＣ８６に含まれている。

【0285】

これによれば、キャリアアンプ２１１およびピークアンプ２１２が１チップ化され、低雑音増幅器１３および１４、ならびにスイッチ６３が１チップ化され、スイッチ６２が１チップ化されているので、高周波回路５Ａを小型化できる。

【0286】

半導体ＩＣ８４、８５および８６は、例えばＣＭＯＳを用いて構成され、具体的にはＳＯＩプロセスにより製造されてもよい。また、半導体ＩＣは、ＧａＡｓ、ＳｉＧｅ及びＧａＮのうちの少なくとも１つで構成されてもよい。なお、半導体ＩＣ８４～８６の半導体材料は、上述した材料に限定されない。

【0287】

なお、実施の形態２に係る高周波回路５は、高周波回路５Ａの上記部品配置と比較して、インダクタ２２５が配置されない、ことを除き同じである。

【0288】

［２．３効果など］
以上、本実施の形態に係る増幅回路２１０は、キャリアアンプ２１１およびピークアンプ２１２と、高周波出力端子２０２と、キャリアアンプ２１１の出力端および高周波出力端子２０２の間に接続された第１移相回路と、ピークアンプ２１２の出力端および高周波出力端子２０２の間に接続された第２移相回路と、キャリアアンプ２１１の出力端および第１移相回路を結ぶ第１出力経路に直列配置されたインダクタ２２１と、第１出力経路およびグランドの間に接続されたキャパシタ２３１と、ピークアンプ２１２の出力端および第２移相回路を結ぶ第２出力経路に直列配置されたキャパシタ２３２と、第２出力経路およびグランドの間に接続されたインダクタ２２２と、を備え、第１移相回路はインダクタ２２３を含み、第２移相回路はインダクタ２２４を含む。

【0289】

これによれば、キャリアアンプ２１１の負荷インピーダンスシフトにより、ピークアンプ２１２がオン状態からオフ状態となる領域での効率（バックオフ効率）の向上と、ピークアンプ２１２がオン状態である領域でのピークパワーの確保との両立が可能となる。さらに、キャリアアンプ２１１の負荷インピーダンスは、高入力電力時から低入力電力時に移行した場合、１８０°の位相シフト（位相反転）に対応した負荷インピーダンスシフトとなる。これにより、ピークアンプ２１２がオン状態からオフ状態へと移行したことに起因するバックオフ量と、位相反転による負荷インピーダンスシフトに起因するバックオフ量とが加算された６ｄＢ程度のバックオフ量を確保でき、低入力電力時の効率（バックオフ領域の効率）を改善できる。よって、高効率な増幅特性を有する増幅回路２１０を提供できる。

【0290】

また例えば、増幅回路２１０において、第１移相回路は、第１位相量で高周波信号を移相し、第２移相回路は、第２位相量で高周波信号を移相し、第１位相量と第２位相量とは等しい。

【0291】

これによれば、キャリアアンプ２１１、インダクタ２２１および第１移相回路を経由した第１高周波信号と、ピークアンプ２１２、キャパシタ２３２および第２移相回路を経由した第２高周波信号とを、高周波出力端子２０２において低損失で電流合成することが可能となる。

【0292】

また例えば、インダクタ２２３はインダクタ２２１と高周波出力端子２０２とを結ぶ経路に直列配置され、インダクタ２２４はキャパシタ２３２と高周波出力端子２０２とを結ぶ経路に直列配置され、インダクタ２２３のインダクタンス値とインダクタ２２４のインダクタンス値とは等しい。

【0293】

これによれば、キャリアアンプ２１１、インダクタ２２１および２２３を経由した第１高周波信号と、ピークアンプ２１２、キャパシタ２３２およびインダクタ２２４を経由した第２高周波信号とを、高周波出力端子２０２において低損失で電流合成することが可能となる。

【0294】

また例えば、変形例１に係る増幅回路２１０Ａは、さらに、インダクタ２２１および第１移相回路を結ぶ経路と、キャパシタ２３２および第２移相回路を結ぶ経路との間に接続された第３移相回路を備え、第３移相回路はインダクタ２２５を含む。

【0295】

これによれば、キャリアアンプ２１１の負荷インピーダンスシフトにより、ピークアンプ２１２がオン状態からオフ状態となる領域での効率（バックオフ効率）の向上と、ピークアンプ２１２がオン状態である領域でのピークパワーの確保との両立が可能となる。

【0296】

さらに、キャリアアンプ２１１の負荷インピーダンスは、高入力電力時から低入力電力時に移行した場合、略１８０°の位相シフト（位相反転）に対応した負荷インピーダンスシフトとなる。これにより、ピークアンプ２１２がオン状態からオフ状態へと移行したことに起因するバックオフ量と、位相反転による負荷インピーダンスシフトに起因するバックオフ量とが加算された６ｄＢ程度のバックオフ量を確保でき、低入力電力時の効率（バックオフ領域の効率）を改善できる。また、ピークアンプ２１２がオン状態の場合において、インダクタ２２５は、キャリアアンプ２１１とピークアンプ２１２との間のバランスインダクタとして機能するので、高入力電力時における増幅動作を安定化することが可能となる。

【0297】

また例えば、変形例１に係る増幅回路２１０Ａにおいて、第１移相回路は第１位相量で高周波信号を移相し、第２移相回路は第２位相量で高周波信号を移相し、第３移相回路は第３位相量で高周波信号を移相し、第１位相量および第２位相量のそれぞれは、第３位相量よりも大きい。

【0298】

これによれば、第３移相回路によるキャリアアンプ２１１の負荷インピーダンスシフトを効果的に実現できる。

【0299】

また、本実施の形態に係る増幅回路２１０は、キャリアアンプ２１１およびピークアンプ２１２と、高周波出力端子２０２と、キャリアアンプ２１１の出力端および高周波出力端子２０２の間に接続された第１移相回路と、ピークアンプ２１２の出力端および高周波出力端子２０２の間に接続された第２移相回路と、キャリアアンプ２１１の出力端および第１移相回路に接続され、第４位相量で高周波信号を移相する第４移相回路と、ピークアンプ２１２の出力端および第２移相回路に接続され、第４位相量との差が９０°である第５位相量で高周波信号を移相する第５移相回路と、を備え、第１移相回路は第２移相回路と同じ位相回転量となるよう構成されている。

【0300】

【0301】

また、本実施の形態に係る通信装置７は、高周波信号を処理するＲＦＩＣ６と、ＲＦＩＣ６とアンテナ２との間で高周波信号を伝送する増幅回路２１０と、を備える。

【0302】

これによれば、増幅回路２１０の効果を通信装置７で実現することができる。

【0303】

（その他の実施の形態など）
以上、本発明の実施の形態に係る増幅回路、高周波回路、通信装置および増幅方法について、実施の形態および変形例を挙げて説明したが、本発明に係る増幅回路、高周波回路、通信装置および増幅方法は、上記実施の形態および変形例に限定されるものではない。上記実施の形態および変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態および変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記増幅回路、高周波回路、および通信装置を内蔵した各種機器も本発明に含まれる。

【0304】

例えば、上記実施の形態および変形例に係る増幅回路、高周波回路、および通信装置において、図面に開示された各回路素子および信号経路を接続する経路の間に、別の回路素子および配線などが挿入されていてもよい。

【0305】

以下に、上記各実施の形態に基づいて説明した増幅回路、高周波回路、通信装置および増幅方法の特徴を示す。

【0306】

＜１＞
第１増幅器および第２増幅器と、
出力端子と、
前記第１増幅器の出力端および前記出力端子の間に接続された第１移相回路と、
前記第２増幅器の出力端および前記出力端子の間に接続された第２移相回路と、
前記第１増幅器の出力端および前記第１移相回路を結ぶ第１出力経路に直列配置された第１インダクタと、
前記第１出力経路およびグランドの間に接続された第１キャパシタと、
前記第２増幅器の出力端および前記第２移相回路を結ぶ第２出力経路に直列配置された第２キャパシタと、
前記第２出力経路およびグランドの間に接続された第２インダクタと、
前記第１インダクタおよび前記第１移相回路を結ぶ第１経路と、前記第２キャパシタおよび前記第２移相回路を結ぶ第２経路との間に接続された第１回路と、を備え、
前記第１回路は、
一端が前記第１経路に接続され、他端が前記第２経路に接続される第１抵抗と、
前記第１経路と前記第２経路とを前記第１抵抗を介して接続する、および、前記第１抵抗を介さずに接続する、を切り替える第１スイッチと、を有する、増幅回路。

【0307】

＜２＞
第１増幅器および第２増幅器と、
出力端子と、
前記第１増幅器の出力端および前記出力端子の間に接続された第１移相回路と、
前記第２増幅器の出力端および前記出力端子の間に接続された第２移相回路と、
前記第１増幅器の出力端および前記第１移相回路に接続され、第１位相量で高周波信号を移相する第３移相回路と、
前記第２増幅器の出力端および前記第２移相回路に接続され、前記第１位相量との差が９０°である第２位相量で高周波信号を移相する第４移相回路と、
前記第３移相回路および前記第１移相回路を結ぶ第１経路と、前記第４移相回路および前記第２移相回路を結ぶ第２経路との間に接続された第１回路と、を備え、
前記第１回路は、
一端が前記第１経路に接続され、他端が前記第２経路に接続される第１抵抗と、
前記第１経路と前記第２経路とを前記第１抵抗を介して接続する、および、前記第１抵抗を介さずに接続する、を切り替える第１スイッチと、を有する、増幅回路。

【0308】

＜３＞
前記第１スイッチは、共通端子、第１選択端子および第２選択端子を有し、
前記第１抵抗は第１端および第２端を有し、
前記第１端は前記第１選択端子に接続され、
前記共通端子は、前記第１経路および前記第２経路の一方に接続され、
前記第２端は、前記第１経路および前記第２経路の他方に接続され、
前記第２選択端子は、抵抗を介さずに前記第１経路および前記第２経路の前記他方に接続される、＜１＞または＜２＞に記載の増幅回路。

【0309】

＜４＞
前記第２選択端子と前記第１経路および前記第２経路の前記他方とは短絡される、＜３＞に記載の増幅回路。

【0310】

＜５＞
前記第１経路と前記第２経路とが短絡された場合、前記第１増幅器はＡＢ級動作し、かつ、前記第２増幅器はＣ級動作し、
前記第１経路と前記第２経路とが短絡されず、前記第１抵抗が前記第１経路および前記第２経路に接続された場合、前記第１増幅器はＡＢ級動作し、かつ、前記第２増幅器はＡＢ級動作する、＜１＞～＜４＞のいずれかに記載の増幅回路。

【0311】

＜６＞
前記増幅回路にローパワーモードが適用される場合、前記第１経路と前記第２経路とが短絡されず、前記第１抵抗が前記第１経路および前記第２経路に接続され、
前記増幅回路にハイパワーモードが適用される場合、前記第１経路と前記第２経路とが短絡される、＜１＞～＜４＞のいずれかに記載の増幅回路。

【0312】

＜７＞
前記第１回路は、さらに、インダクタまたはキャパシタである第１回路素子を有し、
前記第１スイッチは、さらに、第３選択端子を有し、
前記第１回路素子の一端は、前記第３選択端子に接続され、
前記第１回路素子の他端は、前記第１経路および前記第２経路の前記他方に接続される、＜４＞に記載の増幅回路。

【0313】

＜８＞
前記第１経路と前記第２経路とが短絡された場合、前記第１増幅器はＡＢ級動作し、かつ、前記第２増幅器はＣ級動作し、
前記第１回路素子が前記第１経路および前記第２経路と接続された場合、前記第１増幅器はＡＢ級動作し、かつ、前記第２増幅器はＣ級動作し、
前記第１抵抗が前記第１経路および前記第２経路と接続された場合、前記第１増幅器はＡＢ級動作し、かつ、前記第２増幅器はＡＢ級動作する、＜７＞に記載の増幅回路。

【0314】

＜９＞
前記増幅回路がパワークラス１．５に対応する場合、前記第１回路素子が前記第１経路および前記第２経路に接続され、
前記増幅回路がパワークラス２に対応する場合、前記第１経路と前記第２経路とが短絡され、
前記増幅回路がパワークラス３に対応する場合、前記第１抵抗が前記第１経路および前記第２経路に接続される、＜７＞に記載の増幅回路。

【0315】

＜１０＞
前記増幅回路にローパワーモードが適用される場合、前記第１抵抗が前記第１経路および前記第２経路に接続される、＜７＞に記載の増幅回路。

【0316】

＜１１＞
キャリアアンプおよびピークアンプと、
出力端子と、
前記キャリアアンプの出力端および前記出力端子の間に接続された第１移相回路と、
前記ピークアンプの出力端および前記出力端子の間に接続された第２移相回路と、
前記キャリアアンプの出力端および前記第１移相回路を結ぶ第１出力経路に直列配置された第１インダクタと、
前記第１出力経路およびグランドの間に接続された第１キャパシタと、
前記ピークアンプの出力端および前記第２移相回路を結ぶ第２出力経路に直列配置された第２キャパシタと、
前記第２出力経路およびグランドの間に接続された第２インダクタと、を備え、
前記第１移相回路は第３インダクタを含み、
前記第２移相回路は第４インダクタを含む、
増幅回路。

【0317】

＜１２＞
前記第１移相回路は、第１位相量で高周波信号を移相し、
前記第２移相回路は、第２位相量で高周波信号を移相し、
前記第１位相量と前記第２位相量とは等しい、＜１１＞に記載の増幅回路。

【0318】

＜１３＞
前記第３インダクタは、前記第１インダクタと前記出力端子とを結ぶ経路に直列配置され、
前記第４インダクタは、前記第２キャパシタと前記出力端子とを結ぶ経路に直列配置され、
前記第３インダクタのインダクタンス値と前記第４インダクタのインダクタンス値とは等しい、＜１１＞または＜１２＞に記載の増幅回路。

【0319】

＜１４＞
さらに、
前記第１インダクタおよび前記第１移相回路を結ぶ経路と、前記第２キャパシタおよび前記第２移相回路を結ぶ経路との間に接続された第３移相回路を備え、
前記第３移相回路は、第５インダクタを含む、＜１１＞～＜１３＞のいずれかに記載の増幅回路。

【0320】

＜１５＞
前記第１移相回路は、第１位相量で高周波信号を移相し、
前記第２移相回路は、第２位相量で高周波信号を移相し、
前記第３移相回路は、第３位相量で高周波信号を移相し、
前記第１位相量および前記第２位相量のそれぞれは、前記第３位相量よりも大きい、＜１４＞に記載の増幅回路。

【0321】

＜１６＞
キャリアアンプおよびピークアンプと、
出力端子と、
前記キャリアアンプの出力端および前記出力端子の間に接続された第１移相回路と、
前記ピークアンプの出力端および前記出力端子の間に接続された第２移相回路と、
前記キャリアアンプの出力端および前記第１移相回路に接続され、第４位相量で高周波信号を移相する第４移相回路と、
前記ピークアンプの出力端および前記第２移相回路に接続され、前記第４位相量との差が９０°である第５位相量で高周波信号を移相する第５移相回路と、を備え、
前記第１移相回路は、前記第２移相回路と同じ位相回転量となるよう構成されている、
増幅回路。

【0322】

＜１７＞
＜１＞～＜１０＞のいずれかに記載の増幅回路と、
第１バンドの少なくとも一部を含む通過帯域を有する第１フィルタと、
第２バンドの少なくとも一部を含む通過帯域を有する第２フィルタと、
前記第１フィルタと前記出力端子との接続および前記第２フィルタと前記出力端子との接続を切り替える第２スイッチと、を備える、高周波回路。

【0323】

＜１８＞
さらに、
互いに対向する第１主面および第２主面を有するモジュール基板と、
前記第２主面に配置された外部接続端子と、を備え、
前記第１増幅器および前記第２増幅器は前記第１主面に配置され、
前記第１スイッチおよび前記第２スイッチは前記第２主面に配置される、＜１７＞に記載の高周波回路。

【0324】

＜１９＞
前記第１スイッチおよび前記第２スイッチは、１つの第１半導体ＩＣに含まれる、＜１８＞に記載の高周波回路。

【0325】

＜２０＞
前記第１抵抗は前記第１主面に配置され、
前記モジュール基板を平面視した場合、
前記第１抵抗と前記第１半導体ＩＣとは、少なくとも一部重なっている、＜１９＞に記載の高周波回路。

【0326】

＜２１＞
高周波信号を処理する信号処理回路と、
前記信号処理回路とアンテナとの間で前記高周波信号を伝送する、＜１＞～＜１６＞のいずれかに記載の増幅回路と、を備える、通信装置。

【0327】

＜２２＞
第１増幅器で増幅された第１高周波信号および第２増幅器で増幅された第２高周波信号の位相を揃え、
第１モードでは、前記位相が揃えられた前記第１高周波信号を伝送する第１経路と前記位相が揃えられた前記第２高周波信号を伝送する第２経路とを第１抵抗を介して接続し、前記第１高周波信号および前記第２高周波信号を合成し、
第２モードでは、前記位相が揃えられた前記第１高周波信号を伝送する第１経路と前記位相が揃えられた前記第２高周波信号を伝送する第２経路とを前記第１抵抗を介さずに接続し、前記第１高周波信号および前記第２高周波信号を合成する、増幅方法。

【産業上の利用可能性】

【0328】

本発明は、フロントエンド部に配置される増幅回路および通信装置として、携帯電話などの通信機器に広く利用できる。

【符号の説明】

【0329】

１、１Ａ、５、５Ａ高周波回路
２アンテナ
３、６ＲＦ信号処理回路（ＲＦＩＣ）
４、７通信装置
１０、１０Ａ、１０Ｂ、２１０、２１０Ａ、２１０Ｂ、５００、６００増幅回路
１１、１２増幅器
１３、１４低雑音増幅器
２１、２２、２３、２４、２５、２６、２７、２８、２２１、２２２、２２３、２２４、２２５、２２６、２２７、２２８インダクタ
３１、３２、３３、３４、３５、３６、２３１、２３２、２３３、２３４、２３５、２３６キャパシタ
４１抵抗
５０、２５０９０°ハイブリッド
５１、５２、２５１、２５２、２５３移相線路
５３ λ／４伝送線路
６１、６２、６３、６４スイッチ
６１ａ、６２ａ、６４ａ共通端子
６１ｂ、６１ｃ、６２ｂ、６２ｃ、６４ｂ、６４ｃ、６４ｄ選択端子
７１、７２、７３、７４フィルタ
８１、８２、８３、８４、８５、８６半導体ＩＣ
９０モジュール基板
９０ａ、９０ｂ主面
９１、９２樹脂部材
９５シールド電極層
１００アンテナ接続端子
１０１、２０１高周波入力端子
１０２、２０２高周波出力端子
１５０外部接続端子
２１１キャリアアンプ
２１２、２１３ピークアンプ

【図1】