知財求人 - 知財ポータルサイト「IP Force」
▶ サムソン エレクトロ−メカニックス カンパニーリミテッド．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024083221
(43)【公開日】2024-06-20
(54)【発明の名称】電子部品及びその実装基板
(51)【国際特許分類】
H01G 4/30 20060101AFI20240613BHJP
H01G 4/228 20060101ALI20240613BHJP
H01G 2/06 20060101ALI20240613BHJP
H01G 2/22 20060101ALI20240613BHJP
【ＦＩ】
H01G4/30 201H
H01G4/30 201F
H01G4/30 201P
H01G4/30 201S
H01G4/30 513
H01G4/228 A
H01G2/06 Z
H01G2/22
【審査請求】未請求
【請求項の数】21
【出願形態】ＯＬ
(21)【出願番号】P 2023107326
(22)【出願日】2023-06-29
(31)【優先権主張番号】10-2022-0170253
(32)【優先日】2022-12-08
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(72)【発明者】
【氏名】朴 興吉
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AF00
5E001AJ03
5E082AA01
5E082AB03
5E082BC08
5E082GG10
5E082JJ01
5E082PP09
(57)【要約】
【課題】電子部品を提供する。
【解決手段】本発明の一実施形態に係る電子部品は、基板と導電体を含むＥＳＤ放出部材及び外部電極を含む積層型電子部品を含み、上記導電体は、上記基板に互いに離隔して配置されて外部電極と連結され、放出電極層を含み、上記放出電極層は延伸して形成された突出部を含み、突出部は幅が狭くなる形状を含むことができる。
【選択図】図５
【解決手段】本発明の一実施形態に係る電子部品は、基板と導電体を含むＥＳＤ放出部材及び外部電極を含む積層型電子部品を含み、上記導電体は、上記基板に互いに離隔して配置されて外部電極と連結され、放出電極層を含み、上記放出電極層は延伸して形成された突出部を含み、突出部は幅が狭くなる形状を含むことができる。
【選択図】図５
【特許請求の範囲】
【請求項1】
互いに対向する第１面及び第２面を有する基板と前記基板の第１面及び第２面に配置される第１導電体及び第２導電体とを含むＥＳＤ放出部材と、
前記基板の第２面上に配置される積層型電子部品と、を含み、
前記積層型電子部品は、本体と前記本体の外部に配置されて前記第１導電体及び前記第２導電体とそれぞれ連結される第１外部電極及び第２外部電極を含み、
前記第１導電体及び前記第２導電体は、前記基板の第２面に互いに離隔して配置されて前記第１外部電極及び前記第２外部電極とそれぞれ連結される第１放出電極層及び第２放出電極層を含み、
前記第１放出電極層は、前記第２放出電極層に向かう方向に延伸する第１突出部を含み、前記第２放出電極層は、前記第１放出電極層に向かう方向に延伸する第２突出部を含み、
前記第１突出部の端部は、前記第２放出電極層に向かう方向に幅が狭くなる形状を含み、前記第２突出部の端部は、前記第１放出電極層に向かう方向に幅が狭くなる形状を含む、電子部品。
前記基板の第２面上に配置される積層型電子部品と、を含み、
前記積層型電子部品は、本体と前記本体の外部に配置されて前記第１導電体及び前記第２導電体とそれぞれ連結される第１外部電極及び第２外部電極を含み、
前記第１導電体及び前記第２導電体は、前記基板の第２面に互いに離隔して配置されて前記第１外部電極及び前記第２外部電極とそれぞれ連結される第１放出電極層及び第２放出電極層を含み、
前記第１放出電極層は、前記第２放出電極層に向かう方向に延伸する第１突出部を含み、前記第２放出電極層は、前記第１放出電極層に向かう方向に延伸する第２突出部を含み、
前記第１突出部の端部は、前記第２放出電極層に向かう方向に幅が狭くなる形状を含み、前記第２突出部の端部は、前記第１放出電極層に向かう方向に幅が狭くなる形状を含む、電子部品。
【請求項2】
前記第１突出部の幅方向は、前記第２放出電極層に向かう方向に垂直な方向であり、前記第２突出部の幅方向は、前記第１放出電極層に向かう方向に垂直な方向である、請求項１に記載の電子部品。
【請求項3】
前記ＥＳＤ放出部材は、前記基板を貫通する第１及び第２貫通孔を含み、
前記第１及び第２導電体は、前記基板の第１面に互いに離隔して配置される第１及び第２下面電極層と、前記第１及び第２貫通孔の内面をそれぞれカバーし、且つ前記第１及び第２下面電極層と前記第１及び第２放出電極層とをそれぞれ連結する第１及び第２ビア電極とを含む、請求項１に記載の電子部品。
前記第１及び第２導電体は、前記基板の第１面に互いに離隔して配置される第１及び第２下面電極層と、前記第１及び第２貫通孔の内面をそれぞれカバーし、且つ前記第１及び第２下面電極層と前記第１及び第２放出電極層とをそれぞれ連結する第１及び第２ビア電極とを含む、請求項１に記載の電子部品。
【請求項4】
前記第１突出部の端部及び前記第２突出部の端部はテーパ形状である、請求項１に記載の電子部品。
【請求項5】
前記第１突出部の端部及び前記第２突出部の端部は先の尖った点を含む形状である、請求項１に記載の電子部品。
【請求項6】
前記第１及び第２放出電極層の最大幅をＰＷ０、
前記第１及び第２突出部の端部のうち、一端の幅サイズをそれぞれＰＷ１２、他端の幅サイズをそれぞれＰＷ１と定義するとき、
０≦ＰＷ１＜ＰＷ１２≦ＰＷ０を満たす、請求項１に記載の電子部品。
前記第１及び第２突出部の端部のうち、一端の幅サイズをそれぞれＰＷ１２、他端の幅サイズをそれぞれＰＷ１と定義するとき、
０≦ＰＷ１＜ＰＷ１２≦ＰＷ０を満たす、請求項１に記載の電子部品。
【請求項7】
０＜ＰＷ１を満たすとき、
前記第１及び第２突出部の端部のうち、前記一端及び他端は平行である、請求項６に記載の電子部品。
前記第１及び第２突出部の端部のうち、前記一端及び他端は平行である、請求項６に記載の電子部品。
【請求項8】
前記第１突出部は幅が一定な形状を含み、前記第２突出部は幅が一定な形状を含む、請求項１に記載の電子部品。
【請求項9】
前記第１突出部は、前記第１放出電極層から延伸して形成され、前記第２放出電極層に向かう方向に幅が一定になった後、狭くなる形状であり、
前記第２突出部は、前記第２放出電極層から延伸して形成され、前記第１放出電極層に向かう方向に幅が一定になった後、狭くなる形状である、請求項８に記載の電子部品。
前記第２突出部は、前記第２放出電極層から延伸して形成され、前記第１放出電極層に向かう方向に幅が一定になった後、狭くなる形状である、請求項８に記載の電子部品。
【請求項10】
前記第１放出電極層及び前記第２放出電極層が互いに離隔している領域を離隔部と定義するとき、
前記離隔部のサイズは１μｍ以上１００μｍ以下である、請求項１に記載の電子部品。
前記離隔部のサイズは１μｍ以上１００μｍ以下である、請求項１に記載の電子部品。
【請求項11】
前記ＥＳＤ放出部材は、前記第１突出部の端部、前記第２突出部の端部、及び前記離隔部を同時にカバーするように配置されるＥＳＤ放出部をさらに含む、請求項１０に記載の電子部品。
【請求項12】
前記第１導電体及び前記第２導電体は、前記基板の第１面及び第２面と垂直な面には形成されない、請求項１に記載の電子部品。
【請求項13】
前記ＥＳＤ放出部材は、前記積層型電子部品よりも長さ及び幅が小さい、請求項１に記載の電子部品。
【請求項14】
前記第１外部電極及び前記第２外部電極と前記第１導電体及び前記第２導電体との間にそれぞれ配置される第１導電性接合層及び第２導電性接合層をさらに含む、請求項１に記載の電子部品。
【請求項15】
前記本体は、第１方向に互いに対向する第１面及び第２面、前記第１面及び前記第２面と連結され、第２方向に互いに対向する第３面及び第４面、前記第１面～前記第４面と連結され、第３方向に互いに対向する第５面及び第６面を含み、
前記第１外部電極及び前記第２外部電極は、前記第３面及び前記第４面にそれぞれ配置される第１接続部及び第２接続部と、前記第１接続部及び前記第２接続部から前記第１面、前記第２面、前記第５面、及び前記第６面の一部まで延伸する第１バンド部及び第２バンド部とを含み、
前記第１導電体及び前記第２導電体は、それぞれ前記第１バンド部及び前記第２バンド部と連結される、請求項１に記載の電子部品。
前記第１外部電極及び前記第２外部電極は、前記第３面及び前記第４面にそれぞれ配置される第１接続部及び第２接続部と、前記第１接続部及び前記第２接続部から前記第１面、前記第２面、前記第５面、及び前記第６面の一部まで延伸する第１バンド部及び第２バンド部とを含み、
前記第１導電体及び前記第２導電体は、それぞれ前記第１バンド部及び前記第２バンド部と連結される、請求項１に記載の電子部品。
【請求項16】
前記ＥＳＤ放出部材は、少なくとも一つ以上のＥＳＤ放出部材を含み、
前記少なくとも一つ以上のＥＳＤ放出部材は、前記第１バンド部及び前記第２バンド部と接し、且つ前記第１面、前記第２面、前記第５面、及び前記第６面の中から選択された一つ以上の一面上に配置される、請求項１５に記載の電子部品。
前記少なくとも一つ以上のＥＳＤ放出部材は、前記第１バンド部及び前記第２バンド部と接し、且つ前記第１面、前記第２面、前記第５面、及び前記第６面の中から選択された一つ以上の一面上に配置される、請求項１５に記載の電子部品。
【請求項17】
前記第１突出部及び第２突出部は少なくとも一つ以上であり、
前記第１貫通孔及び第２貫通孔は少なくとも一つ以上である、請求項３に記載の電子部品。
前記第１貫通孔及び第２貫通孔は少なくとも一つ以上である、請求項３に記載の電子部品。
【請求項18】
上部に少なくとも一対の電極パッドを含む印刷回路基板と、
前記印刷回路基板上に配置される電子部品と、
前記電極パッドと前記電子部品とを連結する半田と、を含み、
前記電子部品は、本体と前記本体の外部に配置される第１外部電極及び第２外部電極とを含む積層型電子部品、及び前記積層型電子部品と前記印刷回路基板との間に配置されるＥＳＤ放出部材を含み、
前記ＥＳＤ放出部材は、互いに対向する第１面及び第２面を有する基板と前記基板の第１面及び第２面に配置される第１導電体及び第２導電体とを含み、
前記第１導電体及び前記第２導電体は、前記基板の第２面に互いに離隔して配置されて前記第１外部電極及び前記第２外部電極とそれぞれ連結される第１放出電極層及び第２放出電極層を含み、
前記第１放出電極層は、前記第２放出電極層に向かう方向に延伸する第１突出部を含み、前記第２放出電極層は、前記第１放出電極層に向かう方向に延伸する第２突出部を含み、
前記第１突出部の端部は、前記第２放出電極層に向かう方向に幅が狭くなる形状を含み、前記第２突出部の端部は、前記第１放出電極層に向かう方向に幅が狭くなる形状を含む、電子部品の実装基板。
前記印刷回路基板上に配置される電子部品と、
前記電極パッドと前記電子部品とを連結する半田と、を含み、
前記電子部品は、本体と前記本体の外部に配置される第１外部電極及び第２外部電極とを含む積層型電子部品、及び前記積層型電子部品と前記印刷回路基板との間に配置されるＥＳＤ放出部材を含み、
前記ＥＳＤ放出部材は、互いに対向する第１面及び第２面を有する基板と前記基板の第１面及び第２面に配置される第１導電体及び第２導電体とを含み、
前記第１導電体及び前記第２導電体は、前記基板の第２面に互いに離隔して配置されて前記第１外部電極及び前記第２外部電極とそれぞれ連結される第１放出電極層及び第２放出電極層を含み、
前記第１放出電極層は、前記第２放出電極層に向かう方向に延伸する第１突出部を含み、前記第２放出電極層は、前記第１放出電極層に向かう方向に延伸する第２突出部を含み、
前記第１突出部の端部は、前記第２放出電極層に向かう方向に幅が狭くなる形状を含み、前記第２突出部の端部は、前記第１放出電極層に向かう方向に幅が狭くなる形状を含む、電子部品の実装基板。
【請求項19】
前記ＥＳＤ放出部材は、前記基板を貫通する第１貫通孔及び第２貫通孔を含み、
前記第１導電体及び前記第２導電体は、前記基板の第１面に互いに離隔して配置される第１下面電極層及び第２下面電極層と前記第１貫通孔及び前記第２貫通孔の内面をそれぞれカバーし、且つ前記第１下面電極層及び前記第２下面電極層と前記第１放出電極層及び前記第２放出電極層とをそれぞれ連結する第１ビア電極及び第２ビア電極を含み、
前記半田は、前記第１貫通孔及び前記第２貫通孔の内部空間のうち少なくとも一部を満たすように配置される、請求項１８に記載の電子部品の実装基板。
前記第１導電体及び前記第２導電体は、前記基板の第１面に互いに離隔して配置される第１下面電極層及び第２下面電極層と前記第１貫通孔及び前記第２貫通孔の内面をそれぞれカバーし、且つ前記第１下面電極層及び前記第２下面電極層と前記第１放出電極層及び前記第２放出電極層とをそれぞれ連結する第１ビア電極及び第２ビア電極を含み、
前記半田は、前記第１貫通孔及び前記第２貫通孔の内部空間のうち少なくとも一部を満たすように配置される、請求項１８に記載の電子部品の実装基板。
【請求項20】
前記半田は、前記積層型電子部品と接触しない、請求項１８に記載の電子部品の実装基板。
【請求項21】
前記ＥＳＤ放出部材は、少なくとも一つ以上のＥＳＤ放出部材を含み、
前記少なくとも一つ以上のＥＳＤ放出部材は、前記第１外部電極及び前記第２外部電極と接し、且つ前記本体のいずれか一面上に配置される、請求項１８に記載の電子部品の実装基板。
前記少なくとも一つ以上のＥＳＤ放出部材は、前記第１外部電極及び前記第２外部電極と接し、且つ前記本体のいずれか一面上に配置される、請求項１８に記載の電子部品の実装基板。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子部品及びその実装基板に関する。
【背景技術】
【0002】
積層型電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ‐Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン及び携帯電話など、様々な電子製品の印刷回路基板に装着され、電気を充電又は放電させる役割を果たすチップ型のコンデンサである。
【0003】
このような積層セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという利点により、様々な電子装置の部品として使用可能である。コンピュータ、モバイル機器など、各種の電子機器が小型化、高出力化するにつれて積層セラミックキャパシタに対する小型化及び高容量化への要求が増大している。
【0004】
一方、スマートフォンをはじめ、ＩｏＴ（モノのインターネット）のような電子機器の普及は今後さらに増える見通しであるが、これにより人の身体又は電子機器の接触による静電気放電（ＥＳＤ：Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）に対する対策が重要となっている。このようなことに備えるために、静電気放電サプレッサ（ＥＳＤ Ｓｕｐｐｒｅｓｓｏｒ）といった部品を使用することで、静電気の影響を最小化することができる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】韓国公開特許第１０－２０２２－００８４６５８号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明が解決しようとするいくつかの課題の一つは、積層型電子部品の実装面にＥＳＤ放出部材を配置して、積層型電子部品のＥＳＤを効果的に制御することである。
【0007】
本発明が解決しようとするいくつかの課題の一つは、積層型電子部品のいずれか一面に選択的にＥＳＤ放出部材を配置することにより、基板上に実装される電子部品の空間活用度を向上させることである。
【0008】
本発明が解決しようとするいくつかの課題の一つは、複数のＥＳＤ放出部材を一つの積層型電子部品と共に配置できるようにして、印加電圧又は積層型電子部品の容量などに応じてＥＳＤを効果的に制御することである。
【0009】
ただし、本発明が解決しようとするいくつかの課題は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができるものである。
【課題を解決するための手段】
【0010】
本発明の一実施形態に係る電子部品は、互いに対向する第１面及び第２面を有する基板と上記基板の第１面及び第２面に配置される第１導電体及び第２導電体とを含むＥＳＤ放出部材と、上記基板の第２面上に配置される積層型電子部品と、を含み、上記積層型電子部品は、本体と上記本体の外部に配置されて上記第１導電体及び第２導電体とそれぞれ連結される第１外部電極及び第２外部電極を含み、上記第１導電体及び第２導電体は、上記基板の第２面に互いに離隔して配置されて上記第１外部電極及び第２外部電極とそれぞれ連結される第１放出電極層及び第２放出電極層を含み、上記第１放出電極層は上記第２放出電極層に向かう方向に延伸する第１突出部を含み、上記第２放出電極層は上記第１放出電極層に向かう方向に延伸する第２突出部を含み、上記第１突出部の端部は上記第２放出電極層に向かう方向に幅が狭くなる形状を含み、上記第２突出部の端部は上記第１放出電極層に向かう方向に幅が狭くなる形状を含むことができる。
【0011】
本発明の他の一実施形態に係る電子部品の実装基板は、上部に少なくとも一対の電極パッドを含む印刷回路基板と、上記印刷回路基板上に配置される電子部品と、上記電極パッドと上記電子部品とを連結する半田と、を含み、上記電子部品は、本体と上記本体の外部に配置される第１外部電極及び第２外部電極を含む積層型電子部品、及び上記積層型電子部品と上記印刷回路基板との間に配置されるＥＳＤ放出部材を含み、上記ＥＳＤ放出部材は、互いに対向する第１面及び第２面を有する基板と、上記基板の第１面及び第２面に配置される第１導電体及び第２導電体とを含み、上記第１導電体及び第２導電体は、上記基板の第２面に互いに離隔して配置されて上記第１外部電極及び第２外部電極とそれぞれ連結される第１放出電極層及び第２放出電極層を含み、上記第１放出電極層は上記第２放出電極層に向かう方向に延伸する第１突出部を含み、上記第２放出電極層は上記第１放出電極層に向かう方向に延伸する第２突出部を含み、上記第１突出部の端部は上記第２放出電極層に向かう方向に幅が狭くなる形状を含み、上記第２突出部の端部は上記第１放出電極層に向かう方向に幅が狭くなる形状を含むことができる。
【発明の効果】
【0012】
本発明の様々な効果の一つは、積層型電子部品の実装面にＥＳＤ放出部材を配置して、積層型電子部品のＥＳＤを効果的に制御できることである。
【0013】
本発明の様々な効果の一つは、積層型電子部品のいずれか一面に選択的にＥＳＤ放出部材を配置することにより、基板上に実装される電子部品の空間活用度を向上させることができることである。
【0014】
本発明の様々な効果の一つは、複数のＥＳＤ放出部材を一つの積層型電子部品と共に配置できるようにして、印加電圧又は積層型電子部品の容量などに応じて発生し得るＥＳＤを効果的に制御できることである。
【0015】
ただし、本発明の多様かつ有益な利点及び効果は上述の内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができるものである。
【図面の簡単な説明】
【0016】
【図1】本発明の一実施形態の積層型電子部品の斜視図を概略的に示すものである。
【図4】本発明の一実施形態に係る電子部品の斜視図を概略的に示すものである。
【図7】（ａ）～（ｄ）は、様々な形態のＥＳＤ放出部材の第１方向に対する第２面である平面図を概略的に示すものである。
【図8】複数個の突出部及び複数個の貫通孔が形成されたＥＳＤ放出部材の第１方向に対する第２面である平面図（ａ）及び第１面である底面図（ｂ）を概略的に示すものである。
【図10】本発明の一実施形態に係る電子部品の斜視図を概略的に示すものである。
【図11】本発明の一実施形態に係る電子部品の斜視図を概略的に示すものである。
【発明を実施するための形態】
【0017】
以下、具体的な実施形態及び添付の図面を参照して本発明の実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲が以下に説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさ等は、より明確な説明のために誇張されることがあり、図面上の同じ符号で示される要素は同じ要素である。
【0018】
そして、図面において本発明を明確に説明するために、説明と関係のない部分は省略し、図面に示した各構成の大きさ及び厚さは説明の便宜上、任意に示しているため、本発明は必ずしも図示したものに限定されない。なお、同一思想の範囲内の機能が同一である構成要素に対しては、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」と言うとき、これは特に反対の記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含み得ることを意味する。
【0019】
図面において、第１方向は積層方向又は厚さＴ方向、第２方向は長さＬ方向、第３方向は幅Ｗ方向と定義することができる。本発明において、厚さＴ方向、長さＬ方向及び幅Ｗ方向は、厚さＴ、長さＬ及び幅Ｗを意味するものではない。これに関して、追加の説明が必要な場合、より具体的に説明する。
【0020】
電子部品
図１は、本発明の一実施形態の積層型電子部品の斜視図を概略的に示すものであり、図２は、図１の内部電極の積層構造を示す分離斜視図を概略的に示すものであり、図３の図１のＩ－Ｉ’線に沿った断面図を概略的に示すものであり、図４は、本発明の一実施形態に係る電子部品の斜視図を概略的に示すものであり、図５は、図４のＥＳＤ放出部材の斜視図を概略的に示すものであり、図６は、図５のＥＳＤ放出部材の第１方向に対する第２面である平面図（ａ）及び第１面である底面図（ｂ）を概略的に示すのであり、図７の（ａ）～（ｄ）は、様々な形態のＥＳＤ放出部材の第１方向に対する第２面である平面図を概略的に示すものであり、図８は、複数個の突出部及び複数個の貫通孔が形成されたＥＳＤ放出部材の第１方向に対する第２面である平面図（ａ）及び第１面である底面図（ｂ）を概略的に示すものであり、図９は、図４のＩＩ’－ＩＩ’線に沿った断面図を概略的に示すものであり、図１０は、本発明の一実施形態に係る電子部品の斜視図を概略的に示すものであり、図１１は、本発明の一実施形態に係る電子部品の斜視図を概略的に示すものである。
図１は、本発明の一実施形態の積層型電子部品の斜視図を概略的に示すものであり、図２は、図１の内部電極の積層構造を示す分離斜視図を概略的に示すものであり、図３の図１のＩ－Ｉ’線に沿った断面図を概略的に示すものであり、図４は、本発明の一実施形態に係る電子部品の斜視図を概略的に示すものであり、図５は、図４のＥＳＤ放出部材の斜視図を概略的に示すものであり、図６は、図５のＥＳＤ放出部材の第１方向に対する第２面である平面図（ａ）及び第１面である底面図（ｂ）を概略的に示すのであり、図７の（ａ）～（ｄ）は、様々な形態のＥＳＤ放出部材の第１方向に対する第２面である平面図を概略的に示すものであり、図８は、複数個の突出部及び複数個の貫通孔が形成されたＥＳＤ放出部材の第１方向に対する第２面である平面図（ａ）及び第１面である底面図（ｂ）を概略的に示すものであり、図９は、図４のＩＩ’－ＩＩ’線に沿った断面図を概略的に示すものであり、図１０は、本発明の一実施形態に係る電子部品の斜視図を概略的に示すものであり、図１１は、本発明の一実施形態に係る電子部品の斜視図を概略的に示すものである。
【0021】
以下、図１～図１１を参照して、本発明の一実施形態に係る電子部品について詳細に説明する。ただし、電子部品のうち積層型電子部品の一例として、積層セラミックキャパシタについて説明するが、本発明は誘電体組成物を利用する様々な電子製品、例えば、インダクタ、圧電体素子、バリスタ、又はサーミスタなどにも適用することができる。
【0022】
本発明の一実施形態に係る電子部品１０は、互いに対向する第１面及び第２面を有する基板２１０と上記基板の第１面２１０－１及び第２面２１０－２に配置される第１導電体２２１及び第２導電体２２２とを含むＥＳＤ放出部材２００と、上記基板の第２面２１０－２上に配置される積層型電子部品１００と、を含み、上記積層型電子部品１００は、本体１１０と上記本体の外部に配置されて上記第１導電体２２１及び第２導電体２２２とそれぞれ連結される第１外部電極１３１及び第２外部電極１３２を含み、上記第１導電体２２１及び第２導電体２２２は、上記基板の第２面２１０－２に互いに離隔して配置されて上記第１外部電極１３１及び第２外部電極１３２とそれぞれ連結される第１放出電極層２２１ａ及び第２放出電極層２２２ａを含み、上記第１放出電極層２２１ａは上記第２放出電極層２２２ａに向かう方向に延伸する第１突出部２２１ａ’を含み、上記第２放出電極層２２２ａは、上記第１放出電極層２２１ａに向かう方向に延伸する第２突出部２２２ａ’を含み、上記第１突出部の端部は上記第２放出電極層に向かう方向に幅が狭くなる形状を含み、上記第２突出部の端部は上記第１放出電極層に向かう方向に幅が狭くなる形状を含むことができる。
【0023】
本体１１０には、誘電体層１１１及び内部電極１２１、１２２が交互に積層されている。
【0024】
より具体的には、本体１１０は、本体１１０の内部に配置され、誘電体層１１１を間に挟んで互いに対向するように交互に配置される第１内部電極１２１及び第２内部電極１２２を含んで容量を形成する容量形成部Ａｃを含むことができる。
【0025】
本体１１０の具体的な形状に特に限定はないが、図示のように本体１１０は六面体形状又はこれと類似の形状からなることができる。焼成過程で本体１１０に含まれたセラミック粉末の収縮により、本体１１０は完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。
【0026】
本体１１０は、第１方向に互いに対向する第１面及び第２面２、第１面１及び第２面２と連結され、第２方向に互いに対向する第３面３及び第４面４、第１面～第４面（１、２、３、４）と連結され、第３方向に互いに対向する第５面５及び第６面６を有することができる。
【0027】
本体１１０を形成する複数の誘電体層１１１は焼成された状態であって、隣接する誘電体層１１１同士の間の境界は走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。
【0028】
誘電体層１１１を形成する原料は、十分な静電容量が得られる限り限定されない。一般的には、ペロブスカイト（ＡＢＯ３）系材料を使用することができ、例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料又はチタン酸ストロンチウム系材料などを使用することができる。チタン酸バリウム系材料としては、ＢａＴｉＯ３系セラミック粉末を含むことができ、セラミック粉末の例示として、ＢａＴｉＯ３、ＢａＴｉＯ３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）等が一部固溶した（Ｂａ１－ｘＣａｘ）ＴｉＯ３（０＜ｘ＜１）、Ｂａ（Ｔｉ１－ｙＣａｙ）Ｏ３（０＜ｙ＜１）、（Ｂａ１－ｘＣａｘ）（Ｔｉ１－ｙＺｒｙ）Ｏ３（０＜ｘ＜１、０＜ｙ＜１）又はＢａ（Ｔｉ１－ｙＺｒｙ）Ｏ３（０＜ｙ＜１）などが挙げられる。
【0029】
また、誘電体層１１１を形成する原料は、チタン酸バリウム（ＢａＴｉＯ３）などの粉末に、本発明の目的に応じて様々なセラミック添加剤、有機溶剤、結合剤、分散剤などが添加されることができる。
【0030】
誘電体層１１１の厚さは特に限定する必要はない。
【0031】
ただし、積層型電子部品の小型化及び高容量化をより容易に達成するために誘電体層１１１の厚さは０．６μｍ以下であってもよく、より好ましくは０．４μｍ以下であってもよい。
【0032】
ここで、誘電体層１１１の厚さは、第１内部電極１２１と第２内部電極１２２の間に配置される誘電体層１１１の厚さを意味することができる。
【0033】
一方、誘電体層１１１の厚さは、誘電体層１１１の第１方向のサイズを意味することができる。また、誘電体層１１１の厚さは、誘電体層１１１の平均厚さを意味することができ、誘電体層１１１の第１方向の平均サイズを意味することができる。
【0034】
誘電体層１１１の第１方向の平均サイズは、本体１１０の第１方向及び第２方向の断面（ｃｒｏｓｓ‐ｓｅｃｔｉｏｎ）を倍率１万倍の走査型電子顕微鏡（ＳＥＭ）でイメージをスキャンして測定することができる。より具体的には、スキャンされたイメージにおいて、一つの誘電体層１１１を第２方向に等間隔である３０個所の地点で第１方向のサイズを測定した平均値であることができる。上記等間隔である３０個所の地点は容量形成部Ａｃで指定することができる。また、このような平均値の測定を１０個の誘電体層１１１に拡張して平均値を測定すると、誘電体層１１１の第１方向の平均サイズをさらに一般化することができる。
【0035】
内部電極１２１、１２２は誘電体層１１１と交互に積層されることができる。
【0036】
内部電極１２１、１２２は第１内部電極１２１及び第２内部電極１２２を含むことができ、第１内部電極１２１及び第２内部電極１２２は、本体１１０を構成する誘電体層１１１を間に挟んで互いに対向するように交互に配置され、本体１１０の第３面３及び第４面４にそれぞれ露出することができる。
【0037】
より具体的に、第１内部電極１２１は第４面４と離隔し、第３面３を介して露出することができ、第２内部電極１２２は第３面３と離隔し、第４面４を介して露出することができる。本体１１０の第３面３には第１外部電極１３１が配置されて第１内部電極１２１と連結され、本体１１０の第４面４には第２外部電極１３２が配置されて第２内部電極１２２と連結されることができる。
【0038】
すなわち、第１内部電極１２１は第２外部電極１３２とは連結されず、第１外部電極１３１と連結され、第２内部電極１２２は第１外部電極１３１とは連結されず、第２外部電極１３２と連結されることができる。このとき、第１内部電極１２１及び第２内部電極１２２は、中間に配置された誘電体層１１１によって互いに電気的に分離されてもよい。
【0039】
一方、本体１１０は、第１内部電極１２１が印刷されたセラミックグリーンシートと、第２内部電極１２２が印刷されたセラミックグリーンシートとを交互に積層した後、焼成して形成することができる。
【0040】
内部電極１２１、１２２を形成する材料は、特に限定されず、電気伝導性に優れた材料を使用することができる。例えば、内部電極１２１、１２２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、錫（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち一つ以上を含むことができる。
【0041】
また、内部電極１２１、１２２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、錫（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち一つ以上を含む内部電極用導電性ペーストをセラミックグリーンシートに印刷して形成することができる。上記内部電極用導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などを使用することができるが、本発明はこれらに限定されるものではない。
【0042】
一方、内部電極１２１、１２２の厚さは特に限定する必要はない。
【0043】
ただし、積層型電子部品の小型化及び高容量化をより容易に達成するために、内部電極１２１、１２２の厚さは０．６μｍ以下であってもよく、より好ましくは０．４μｍ以下であってもよい。
【0044】
ここで、内部電極１２１、１２２の厚さは、内部電極１２１、１２２の第１方向のサイズを意味することができる。また、内部電極１２１、１２２の厚さは、内部電極１２１、１２２の平均厚さを意味することができ、内部電極１２１、１２２の第１方向の平均サイズを意味することができる。
【0045】
内部電極１２１、１２２の第１方向の平均サイズは、本体１１０の第１方向及び第２方向の断面（ｃｒｏｓｓ‐ｓｅｃｔｉｏｎ）を倍率１万倍の走査型電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージをスキャンして測定することができる。より具体的に、スキャンされたイメージにおいて、一つの内部電極１２１、１２２を第２方向に等間隔である３０個所の地点で第１方向のサイズを測定した平均値であることができる。上記等間隔である３０個所の地点は容量形成部Ａｃで指定することができる。また、このような平均値の測定を１０個の内部電極１２１、１２２に拡張して平均値を測定すると、内部電極１２１、１２２の第１方向の平均サイズをさらに一般化することができる。
【0046】
一方、本体１１０は、容量形成部Ａｃの第１方向の両端面（ｅｎｄ‐ｓｕｒｆａｃｅ）上に配置されたカバー部１１２、１１３を含むことができる。
【0047】
より具体的に、容量形成部Ａｃの第１方向の上部に配置される上部カバー部１１２、及び容量形成部Ａｃの第１方向の下部に配置される下部カバー部１１３を含むことができる。
【0048】
上部カバー部１１２及び下部カバー部１１３は、単一の誘電体層１１１又は２つ以上の誘電体層１１１を容量形成部Ａｃの上下面にそれぞれ第１方向に積層して形成することができ、基本的に物理的又は化学的ストレスによる内部電極１２１、１２２の損傷を防止する役割を果たすことができる。
【0049】
上部カバー部１１２及び下部カバー部１１３は、内部電極１２１、１２２を含まず、誘電体層１１１と同じ材料を含むことができる。すなわち、上部カバー部１１２及び下部カバー部１１３はセラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ３）系セラミック材料を含むことができる。
【0050】
一方、カバー部１１２、１１３の厚さは特に限定する必要はない。
【0051】
ただし、積層型電子部品の小型化及び高容量化をより容易に達成するために、カバー部１１２、１１３の厚さは１００μｍ以下であってもよく、好ましくは３０μｍ以下であってもよく、超小型製品では、より好ましくは２０μｍ以下であってもよい。
【0052】
ここで、カバー部１１２、１１３の厚さは、カバー部１１２、１１３の第１方向のサイズを意味することができる。また、カバー部１１２、１１３の厚さは、カバー部１１２、１１３の平均厚さを意味することができ、カバー部１１２、１１３の第１方向の平均サイズを意味することができる。
【0053】
カバー部１１２、１１３の第１方向の平均サイズは、本体１１０の第１及び第２方向の断面（ｃｒｏｓｓ‐ｓｅｃｔｉｏｎ）を倍率１万倍の走査型電子顕微鏡（ＳＥＭ）でイメージをスキャンして測定することができる。より具体的に、スキャンされたイメージにおいて、一つのカバー部を第２方向に等間隔である３０個所の地点で厚さを測定した平均値であることができる。上記等間隔である３０個所の地点は上部カバー部１１２で指定することができる。
【0054】
一方、本発明の図面には図示していないが、本体１１０の第３方向の両端面（ｅｎｄ‐ｓｕｒｆａｃｅ）上にはサイドマージン部が配置されることができる。
【0055】
より具体的には、サイドマージン部は、本体１１０の第５面５に配置された第１サイドマージン部、及び第６面６に配置された第２サイドマージン部を含むことができる。すなわち、サイドマージン部は、本体１１０の第３方向の両端面（ｅｎｄ‐ｓｕｒｆａｃｅ）に配置されることができる。
【0056】
サイドマージン部は、本体１１０の第２及び第３方向の断面（ｃｒｏｓｓ‐ｓｅｃｔｉｏｎ）を基準に、第１及び第２内部電極１２１、１２２の第３方向の両端と本体１１０の境界面との間の領域を意味することができる。
【0057】
サイドマージン部は、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。
【0058】
サイドマージン部は、セラミックグリーンシート上にサイドマージン部が形成される箇所を除き、導電性ペーストを塗布して内部電極１２１、１２２を形成し、内部電極１２１、１２２による段差を抑制するために、積層後の内部電極１２１、１２２を本体１１０の第５面５及び第６面６に露出するように切断した後、単一の誘電体層１１１又は２つ以上の誘電体層１１１を容量形成部Ａｃの第３方向の両端面（ｅｎｄ‐ｓｕｒｆａｃｅ）に第３方向に積層して形成することもできる。
【0059】
一方、第１サイドマージン部及び第２サイドマージン部の幅は特に限定する必要はない。
【0060】
ただし、積層型電子部品１００の小型化及び高容量化をより容易に達成するために、第１及び第２サイドマージン部の幅は１００μｍ以下であってもよく、好ましくは３０μｍ以下であってもよく、超小型製品では、より好ましくは２０μｍ以下であってもよい。
【0061】
ここで、サイドマージン部の幅は、サイドマージン部の第３方向のサイズを意味することができる。また、サイドマージン部の幅は、サイドマージン部の平均幅を意味することができ、サイドマージン部の第３方向の平均サイズを意味することができる。
【0062】
サイドマージン部の第３方向の平均サイズは、本体１１０の第１方向及び第３方向の断面（ｃｒｏｓｓ‐ｓｅｃｔｉｏｎ）を倍率１万倍の走査型電子顕微鏡（ＳＥＭ）でイメージをスキャンして測定することができる。より具体的に、スキャンされたイメージにおいて、一つのサイドマージン部を第１方向に等間隔である３０個所の地点で第３方向のサイズを測定した平均値であることができる。上記等間隔である３０個所の地点は、第１サイドマージン部で指定することができる。
【0063】
本発明の一実施形態では、セラミック電子部品１００が２つの外部電極１３１、１３２を有する構造について説明しているが、外部電極１３１、１３２の個数や形状などは、内部電極１２１、１２２の形態やその他の目的に応じて変更することができる。
【0064】
外部電極１３１、１３２は、本体１１０の外部に配置され、後述する第１導電体２２１及び第２導電体２２２とそれぞれ連結される第１外部電極１３１及び第２外部電極１３２を含むことができる。
【0065】
外部電極１３１、１３２は本体１１０上に配置され、内部電極１２１、１２２と連結されることができる。
【0066】
より具体的に、外部電極１３１、１３２は、本体１１０の第３面３及び第４面４にそれぞれ配置され、第１内部電極１２１及び第２内部電極１２２とそれぞれ連結される第１外部電極１３１及び第２外部電極１３２を含むことができる。すなわち、第１外部電極１３１は本体の第３面３に配置されて第１内部電極１２１と連結されることができ、第２外部電極１３２は本体の第４面４に配置されて第２内部電極１２２と連結されることができる。
【0067】
第１外部電極１３１及び第２外部電極、１３２は、本体１１０の第３面３及び第４面４にそれぞれ配置される第１接続部１３１ａ及び第２接続部１３２ａと、第１接続部１３１ａ及び第２接続部１３２ａから本体１１０の第１面１、第２面２、第５面５、及び第６面６の一部まで延伸する第１バンド部１３１ｂ及び第２バンド部１３２ｂとを含むことができる。
【0068】
より具体的には、第１外部電極１３１は、第１接続部１３１ａと第１バンド部１３１ｂとを含むことができる。第１接続部１３１ａは、本体の第３面３に配置され、本体１１０の第３面３を介して露出する第１内部電極１２１と電気的に連結されることができる。第１バンド部１３１ｂは、固着強度の向上又は第１導電体２２１との接触のために、第１接続部１３１ａから本体１１０の第１面１、第２面２、第５面５、第６面６の一部まで延伸する部分である。
【0069】
第２外部電極１３２は、第２接続部１３２ａと第２バンド部１３２ｂとを含むことができる。第２接続部１３２ａは、本体の第４面４に配置され、本体１１０の第４面４を介して露出する第２内部電極１２２と電気的に連結されることができる。第２バンド部１３２ｂは、固着強度の向上又は第２導電体２２２との接触のために、第２接続部１３２ａから本体１１０の第１面１、第２面２、第５面５、第６面６の一部まで延伸する部分である。
【0070】
外部電極１３１、１３２は、金属などのように電気伝導性を有するものであれば、如何なる物質を使用して形成されてもよく、電気的特性、構造的安定性などを考慮して具体的な物質が決定されてもよく、さらに、多層構造を有してもよい。
【0071】
例えば、外部電極１３１、１３２は、本体１１０に配置される電極層、及び電極層上に配置されるめっき層を含むことができる。
【0072】
電極層に対するより具体的な例を挙げると、電極層は、導電性金属及びガラスを含む焼成電極であってもよく、導電性金属及び樹脂を含む樹脂系電極であってもよい。
【0073】
また、電極層は、本体１１０上に焼成電極及び樹脂系電極が順次に形成された形態であってもよい。
【0074】
また、電極層は、本体１１０上に導電性金属を含むシートを転写する方式で形成されてもよく、焼成電極上に導電性金属を含むシートを転写する方式で形成されたものであってもよい。
【0075】
電極層に使用される導電性金属は、静電容量の形成のために上記内部電極１２１、１２２と電気的に連結できる材質であれば、特に限定されず、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、錫（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）、及びこれらの合金からなる群から選択された一つ以上を含むことができる。電極層は、上記導電性金属粉末にガラスフリットを添加して設けられた導電性ペーストを塗布した後、焼成することにより形成されることができる。
【0076】
めっき層は実装特性を向上させる役割を果たす。
【0077】
めっき層の種類は特に限定されず、ニッケル（Ｎｉ）、錫（Ｓｎ）、パラジウム（Ｐｄ）及びこれらの合金のうち一つ以上を含む単一層のめっき層であってもよく、複数の層で形成されてもよい。
【0078】
めっき層に対するより具体的な例を挙げると、めっき層は、Ｎｉめっき層又はＳｎめっき層であってもよく、電極層上にＮｉめっき層及びＳｎめっき層が順次に形成された形態であってもよく、Ｓｎめっき層、Ｎｉめっき層及びＳｎめっき層が順次に形成された形態であってもよい。また、めっき層は、複数のＮｉめっき層及び／又は複数のＳｎめっき層を含むこともできる。
【0079】
本発明の一実施形態に係る電子部品１０は、積層型電子部品１００及びＥＳＤ放出部材２００を含むことができる。
【0080】
ＥＳＤ放出部材２００は、互いに対向する第１面２１０－１及び第２面２１０－２を有する基板２１０と、基板２１０の第１面２１０－１及び第２面２１０－２に配置される第１導電体２２１及び第２導電体２２２とを含むことができる。
【0081】
本発明において、本体１１０の第１面１及び第２面２と基板２１０の第１面２１０－１及び第２面２１０－２とは異なることがあり、各構成に応じて区分して説明する。
【0082】
ＥＳＤ放出部材２００は、積層型電子部品１００の一面に配置されることができ、例えば、本体１１０の第１面１、第２面２、第５面５、及び第６面６のうち一面に配置されることができる。すなわち、ＥＳＤ放出部材２００は、第１バンド部１３１ｂ及び第２バンド部１３２ｂと接する一面に配置されてもよい。
【0083】
ここで、ＥＳＤ放出部材２００は、積層型電子部品１００よりも長さ及び幅が小さくてもよい。より具体的に、ＥＳＤ放出部材２００は、第１外部電極１３１及び第２外部電極１３２が形成された電子部品１００の最外郭地点より内側に形成され、第１バンド部１３１ｂ及び第２バンド部１３２ｂの一部の領域と重なるように配置されることができる。
【0084】
ＥＳＤ放出部材２００は、互いに対向する第１面２１０－１及び第２面２１０－２を有する基板２１０と、基板２１０を貫通する第１貫通孔ｈ１及び第２貫通孔ｈ２と、第１導電体２２１及び第２導電体２２２とを含むことができる。
【0085】
このとき、積層型電子部品１００は基板２１０の第２面２１０－２上に配置されることができ、第１外部電極１３１及び第２外部電極１３２は第１導電体２２１及び第２導電体２２２とそれぞれ連結されることができる。
【0086】
本発明の一実施形態において、第１貫通孔ｈ１及び第２貫通孔ｈ２は一つ以上であってもよい。
【0087】
より具体的には、第１貫通孔ｈ１は、第１－１貫通孔ｈ１－１及び第１－２貫通孔ｈ１－２を含むことができ、互いに離隔していてもよい。第２貫通孔ｈ２は、孔ｈ２－１及び第２－２貫通孔ｈ２－２を含むことができ、互いに離隔していてもよい。
【0088】
基板２１０は高剛性物質からなることができ、例えば、アルミナ（Ａｌｕｍｉｎａ）からなってもよいが、特にこれに限定されるものではない。
【0089】
基板の第２面２１０－２には、積層型電子部品１００の一面が接するように配置されることができる。基板の第１面２１０－１は、電子部品１０が印刷回路基板６００と接する実装面となり得る。
【0090】
第１導電体２２１及び第２導電体２２２は、第２方向において互いに対称になるように離隔形成され、それぞれ第１外部電極１３１及び第２外部電極１３２と連結されることができる。また、電子部品１０が印刷回路基板６００に実装されるとき、第１導電体２２１及び第２導電体２２２がそれぞれ印刷回路基板６００の電極パッド６１０、６２０と接続されることにより、積層型電子部品１００と印刷回路基板６００とを互いに連結する機能を行うことができる。
【0091】
第１導電体２２１及び第２導電体２２２は、導電性ペーストを基板２１０上に印刷して形成することができ、ここで、導電性ペーストはニッケル（Ｎｉ）、銅（Ｃｕ）、錫（Ｓｎ）、又はこれらの合金のうち少なくとも一つを含むことができる。ただし、本発明はこれに限定されるものではなく、ディッピング（ｄｉｐｐｉｎｇ）によって形成されるか、又はめっき（ｐｌａｔｉｎｇ）、蒸着（ｄｅｐｏｓｉｔｉｏｎ）などの他の方法を用いて形成されることもできる。
【0092】
第１導電体２２１及び第２導電体２２２は、基板の第１面２１０－１及び第２面２１０－２の少なくとも一面上に一定の厚さを有して形成されてもよく、必要に応じて、表面と同じ厚さで平らに形成されてもよい。
【0093】
ここで、第１導電体２２１及び第２導電体２２２の厚さとは、第１方向のサイズを意味することができる。
【0094】
第１導電体２２１及び第２導電体２２２が基板の第１面２１０－１及び第２面２１０－２と同じ厚さで形成される場合、基板２１０は第１導電体２２１及び第２導電体２２２が形成される領域に対して所定の段差を有することができる。
【0095】
ここで、基板２１０の厚さは、基板２１０が積層型電子部品１００の実装面に配置されるときの厚さ、言い換えれば、積層型電子部品１００と印刷回路基板６００との間に配置されるときの第１方向のサイズを意味することができるが、特にこれに限定されるものではなく、基板の第１面２１０－１及び第２面２１０－２が本体１１０の一面と平行になるように配置されるとき、基板の第１面２１０－１及び第２面２１０－２の間のサイズを意味することができる。
【0096】
第１導電体２２１及び第２導電体２２２は、基板の第２面２１０－２に第２方向に互いに離隔して配置されて第１外部電極１３１及び第２外部電極１３２とそれぞれ連結される第１放出電極層２２１ａ及び第２放出電極層２２２ａを含むことができ、基板の第１面２１０－１に第２方向に互いに離隔して配置される第１下面電極層２２１ｂ及び第２下面電極層２２２ｂを含むことができる。
【0097】
また、基板２１０には、第１及び第２貫通孔ｈ１、ｈ２が第２方向において互いに対称になるように形成されることができ、第１導電体２２１及び第２導電体２２２は第１貫通孔ｈ１及び第２貫通孔ｈ２の内面をそれぞれカバーする第１ビア電極２２１ｃ及び第２ビア電極２２２ｃを含むことができる。
【0098】
より具体的には、第１導電体２２１は本体１１０の第３面３に近く配置され、第１放出電極層２２１ａ、第１下面電極層２２１ｂ及び第１ビア電極２２１ｃを含むことができる。
【0099】
第１貫通孔ｈ１は、第１放出電極層２２１ａ、基板２１０及び第１下面電極層２２１ｂを貫通するように形成されることができる。
【0100】
第１貫通孔ｈ１の内面をカバーする第１ビア電極２２１ｃは、第１放出電極層２２１ａと第１下面電極層２２１ｂとを互いに連結することができる。
【0101】
言い換えれば、第１導電体２２１は、第１ビア電極２２１ｃを含む一体であって、基板の第１面２１０－１の少なくとも一部の領域をカバーする第１下面電極層２２１ｂ、及び基板の第２面２１０－２の少なくとも一部の領域をカバーする第１放出電極層２２１ａを含むことができる。
【0102】
第２導電体２２２は、本体１１０の第４面４に近く配置され、第２放出電極層２２２ａ、第２下面電極層２２２ｂ及び第２ビア電極２２２ｃを含むことができる。
【0103】
第２貫通孔ｈ２は、第２放出電極層２２２ａ、基板２１０及び第２下面電極層２２２ｂを貫通するように形成されることができる。
【0104】
第２貫通孔ｈ２の内面をカバーする第２ビア電極２２２ｃは、第２放出電極層２２２ａと第２下面電極層２２２ｂとを互いに連結することができる。
【0105】
言い換えれば、第２導電体２２２は、第２ビア電極２２２ｃを含む一体であって、基板の第１面２１０－１の少なくとも一部の領域をカバーする第２下面電極層２２２ｂ、及び基板の第２面２１０－２の少なくとも一部の領域をカバーする第２放出電極層２２２ａを含むことができる。
【0106】
第１導電体２２１及び第２導電体２２２は、基板の第１面２１０－１及び基板の第２面２１０－２にそれぞれ非対称に形成されることができる。すなわち、基板の第１面２１０－１に配置される第１下面電極層２２１ｂ及び第２下面電極層２２２ｂと、基板の第２面２１０－２に配置される第１放出電極層２２１ａ及び第２放出電極層２２２ａの形状は互いに異なってもよい。
【0107】
一方、第１放出電極層２２１ａは、第２放出電極層２２２ａに向かう方向に延伸する第１突出部２２１ａ’を含み、第２放出電極層２２２ａは、第１放出電極層２２１ａに向かう方向に延伸する第２突出部２２２ａ’を含むことができる。
【0108】
このとき、第１突出部２２１ａ’の端部は、第２放出電極層２２２ａに向かう方向に幅が狭くなる形状を含み、第２突出部２２２ａ’の端部は、第１放出電極層２２１ａに向かう方向に幅が狭くなる形状を含むことができる。
【0109】
また、本発明の一実施形態において、第１突出部２２１ａ’及び第２突出部２２２ａ’は少なくとも一つ以上であってもよい。
【0110】
より具体的には、第１突出部２２１ａ’は、第１－１突出部２２１ａ’－１及び第１－２突出部２２１ａ’－２を含むことができ、第２突出部２２２ａ’は、第２－１突出部２２２ａ’－１及び第２－２突出部２２２ａ’－２を含むことができる。
【0111】
このとき、第１－１突出部２２１ａ’－１及び第２－１突出部２２２ａ’－１は、互いに向かって突出して所定の第１離隔部２４０－１を有したまま離隔していてもよく、第１－２突出部２２１ａ’－２及び第２－２突出部２２２ａ’－２は、互いに向かって突出して所定の第２離隔部２４０－２を有したまま離隔していてもよい。
【0112】
ここで、第１離隔部２４０－１及び第２離隔部２４０－２のサイズは異なってもよい。
【0113】
より具体的には、第１放出電極層２２１ａ及び第２放出電極層２２２ａは、互いに離隔して配置された両端部において、中心部に向かうようにそれぞれ延伸して形成された第１突出部２２１ａ’及び第２突出部２２２ａ’と、第１突出部２２１ａ’及び第２突出部２２２ａ’の間に形成された離隔部２４０を含むことができ、第１突出部２２１ａ’及び第２突出部２２２ａ’は互いに向かって幅が減少する領域である第１領域Ｐ１を含むことができる。
【0114】
すなわち、図示のように、第１放出電極層２２１ａ及び第２放出電極層２２２ａは、「Ｔ」字形状を有することができ、第３方向に形成された幅が狭い部分が互いに対向するように配置されることができる。
【0115】
言い換えれば、第１導電体２２１及び第２導電体２２２は、基板の第２面２１０－２の互いに対向する両端部において、中心部に向かうようにそれぞれ延伸して形成されることができ、第１放出電極層２２１ａ及び第２放出電極層２２２ａのうち、基板の第２面２１０－２の中心部に向けて互いに対向するように配置された部分を、第１突出部２２１ａ’及び第２突出部２２２ａ’と定義することができる。
【0116】
したがって、「Ｔ」字形状を有する第１放出電極層２２１ａ及び第２放出電極層２２２ａが使用される場合、第１突出部２２１ａ’及び第２突出部２２２ａ’は、基板２１０よりも狭い幅を有するように形成されることができる。
【0117】
このとき、第１突出部２２１ａ’の端部は、第２放出電極層２２２ａに向かう方向に幅が狭くなる形状を含み、第２突出部２２２ａ’の端部は、第１放出電極層２２１ａに向かう方向に幅が狭くなる形状を含むことができる。つまり、第１突出部２２１ａ’及び第２突出部２２２ａ’は、互いに向かって幅が減少する領域である第１領域Ｐ１を含むことができる。
【0118】
ここで、幅の方向は、第１突出部２２１ａ’及び第２突出部２２２ａ’に垂直な方向であってもよく、より具体的に、第３方向を意味することができるが、特にこれに限定されるものではない。例えば、ＥＳＤ放出部材が積層型電子部品の第５面又は第６面に配置されるときの幅方向は、第１方向を意味することができる。
【0119】
すなわち、第１突出部２２１ａ’及び第２突出部２２２ａ’の幅は第３方向のサイズを意味することができる。
【0120】
本発明の一実施形態において、第１突出部２２１ａ’の端部及び上記第２突出部２２２ａ’の端部はテーパ（ｔａｐｅｒ）形状を含むことができる。
【0121】
すなわち、第１領域Ｐ１はテーパ形状を含むことができる。
【0122】
ここで、テーパ形状とは、中心線を基準に両側面の傾斜が対称に現れることを意味し、第１突出部２２１ａ’及び第２突出部２２２ａ’の中心点を通る中心線を第２方向に引いたとき、第２方向の中心線を基準に両側面の傾斜が第３方向に対称に形成されることを意味することができる。
【0123】
このとき、第１放出電極層２２１ａ及び第２放出電極層２２２ａの最大幅をＰＷ０、上記第１２突出部及び第２突出部の端部のうち、一端の幅サイズをそれぞれＰＷ１２、他端の幅サイズをそれぞれＰＷ１と定義するとき、０≦ＰＷ１＜ＰＷ１２≦ＰＷ０を満たすことができる。
【0124】
すなわち、第１領域Ｐ１の一端の幅をＰＷ１２、他端の幅をＰＷ１と定義することができる。
【0125】
本発明では、説明の便宜上、第１突出部２２１ａ’の一端及び他端と第２突出部２２２ａ’の一端及び他端を同様に説明するが、特にこれに限定されるものではない。
【0126】
すなわち、第１突出部２２１ａ’の一端及び第２突出部２２２ａ’の一端の幅をＰＷ１２と定義したが、同じ幅サイズを意味するものではなく、第１突出部２２１ａ’の幅と第２突出部２２２ａ’のそれぞれの幅をＰＷ１２と定義したものであることができ、以下で説明する内容もこれと同じ意味であることができる。
【0127】
第１突出部２２１ａ’及び第２突出部２２２ａ’のうち第１領域Ｐ１の一端は、それぞれ第１放出電極層２２１ａ及び第２放出電極層２２２ａに近い距離にある一端を意味することができ、第１領域Ｐ１の他端は、第１突出部２２１ａ’及び第２突出部２２２ａ’に近い距離にある他端を意味することができる。
【0128】
言い換えれば、第１突出部２２１ａ’の第１領域Ｐ１の一端は、第１放出電極層２２１ａに近い距離にある一端を意味することができ、第１突出部２２１ａ’の第１領域Ｐ１の他端は、第２突出部２２２ａ’の他端に近い距離にある他端を意味することができる。また、第２突出部２２２ａ’の第１領域Ｐ１の一端は、第２放出電極層２２２ａに近い距離にある一端を意味することができ、第２突出部２２２ａ’の第１領域Ｐ１の他端は、第１突出部２２１ａ’に近い距離にある他端を意味することができる。
【0129】
第１突出部２２１ａ’及び第２突出部２２２ａ’の端部のうち、上記一端及び他端は平行であってもよい。すなわち、第１領域Ｐ１の一端及び他端は平行であってもよい。
【0130】
このとき、第１領域Ｐ１の一端の幅サイズＰＷ２及び他端の幅サイズＰＷ１は０μｍ超であり、直線形状を有することができ、さらに２つの直線は平行であることができる。ただし、ここで、平行であるとは、２つの直線を延長したときに限りなく平行なものではなく、実質的に平行であることを意味することができる。
【0131】
一方、第１領域Ｐ１の他端の幅サイズＰＷ１は０≦ＰＷ１を満たすことができる。
【0132】
このとき、ＰＷ１の幅サイズが０であるとは、点を意味することができ、頂点又は先の尖った点（尖点）を意味することができる。
【0133】
より具体的には、尖点は、２つの直線が接する点において角度を形成する頂点を含むことができ、２つの曲線が接する点において角度の測定が不可能な尖点（ｓｈａｒｐ ｐｏｉｎｔ）を含むことができる。
【0134】
すなわち、第１領域Ｐ１において幅が減少するとは、幅サイズが線形的に減少することを含むことができ、幅サイズが曲線の形状に減少する形状を含むことができるが、特にこれに限定されるものではなく、先の尖った形状を有する全てのものを意味することができる。
【0135】
第１放出電極層２２１ａ及び第２放出電極層２２２ａの第１突出部２２１ａ’及び第２突出部２２２ａ’が尖っているほど、積層型電子部品１００に加えられる電界Ｅ（ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ）が第１突出部２２１ａ’及び第２突出部２２２ａ’に容易に集まることができ、これにより電界集中（ｅｌｅｃｔｒｉｃ ｉｎｔｅｎｓｉｔｙ）がよりよく発生し、集中された電界ＥはＥＳＤ放出部２３０を介して抜け出して高電圧印加による積層型電子部品１００の破損及び欠陥の発生を防止することができる。
【0136】
一方、第１領域Ｐ１の他端の幅サイズＰＷ１２はＰＷ１２≦ＰＷ０を満たすことができる。
【0137】
より具体的に、第１領域Ｐ１の他端の幅サイズＰＷ１２と第１及び第２放出電極層の最大幅サイズＰＷ０が同じである（ＰＷ１２＝ＰＷ０）ということは、第１突出部２２１ａ’及び第２突出部２２２ａ’が第１放出電極層２２１ａ及び第２放出電極層２２２ａから突出した形状よりは第１放出電極層２２１ａ及び第２放出電極層２２２ａが延長形成され、そのサイズが減少する形状に近いことを意味し得るが、形状は特にこれに限定されるものではない。
【0138】
第１領域Ｐ１の他端の幅サイズＰＷ１２が第１放出電極層及び第２放出電極層の最大幅サイズＰＷ０よりも小さい（ＰＷ１２＜ＰＷ０）ということは、第１突出部２２１ａ’及び第２突出部２２２ａ’が第１放出電極層２２１ａ及び第２放出電極層２２２ａから突出した形状に近いことを意味し得るが、形状は特にこれに限定されるものではない。
【0139】
本発明の一実施形態において、第１突出部２２１ａ’及び第２突出部２２２ａ’は幅が一定の形状を含むことができる。
【0140】
このとき、幅が一定な領域を第２領域Ｐ２と定義することができる。
【0141】
言い換えれば、第１突出部２２１ａ’及び第２突出部２２２ａ’は、幅が減少する領域である第１領域Ｐ１、及び幅が一定な領域である第２領域Ｐ２を含むことができる。
【0142】
より具体的には、第１突出部２２１ａ’は、第１放出電極層２２１ａから延伸して形成され、第２放出電極層２２２ａに向かう方向に幅が一定になった後、狭くなる形状であり、第２突出部２２２ａ’は、第２放出電極層２２２ａから延伸して形成され、第１放出電極層２２１ａに向かう方向に幅が一定になった後、狭くなる形状であってもよい。つまり、第１突出部２２１ａ’及び第２突出部２２２ａ’の第２領域Ｐ２は、第１放出電極層２２１ａ及び第２放出電極層２２２ａからそれぞれ延伸して形成された形状であってもよく、第１突出部２２１ａ’及び第２突出部２２２ａ’の第１領域Ｐ１は、第２領域Ｐ２からそれぞれ延伸して形成された形状であってもよい。
【0143】
より具体的には、第２領域Ｐ２の幅をＰＷ２と定義するとき、０≦ＰＷ１＜ＰＷ１２≦ＰＷ２＜ＰＷ０を満たすことができる。
【0144】
すなわち、第２領域Ｐ２は、第１放出電極層２２１ａ及び第２放出電極層２２２ａの最大幅より小さく形成され、突出した形状を有することができ、第１領域Ｐ１の一端の幅サイズＰＷ１２は、第２領域Ｐ２の幅サイズＰＷ２と同一又は小さくてもよく、延長形成された形状であってもよい。
【0145】
このとき、第１領域の長さＰＬ１及び第２領域の長さＰＬ２は同一又は異なってもよく、第１領域の長さＰＬ１が第２領域の長さＰＬ２よりも長い（ＰＬ２＜ＰＬ１）場合、先の尖った形状をより容易に形成することができ、第２領域の長さＰＬ２が第１領域の長さＰＬ１よりも長い（ＰＬ１＜ＰＬ２）場合、電界が他の方向に漏れず、より安定的に電界を集中させることができる。ただし、特にこれに限定されるものではなく、電界をより容易に集中させることができる構造であればよい。
【0146】
一方、第１放出電極層２２１ａ及び第２放出電極層２２２ａは互いに離隔していてもよく、このとき、互いに離隔している領域を離隔部２４０と定義することができる。
【0147】
より具体的には、第１突出部２２１ａ’及び第２突出部２２２ａ’は、それらの間に形成された離隔部２４０を含むことができる。
【0148】
離隔部２４０は、基板２１０の中心部において所定の間隔だけ互いに離隔した形状であってもよく、上記所定の間隔は１μｍ以上１００μｍ以下であってもよい。
【0149】
すなわち、離隔部２４０のサイズは１μｍ以上１００μｍ以下であってもよく、このとき、離隔部２４０のサイズは第２方向のサイズを意味することができる。
【0150】
離隔部２４０は、ＥＳＤバイパス（ｂｙｐａｓｓ）の役割を果たすことができる。離隔部２４０のうち第１突出部２２１ａ’及び第２突出部２２２ａ’の間の間隔（又はギャップ（ｇａｐ））は、ＥＳＤターンオン（ｔｕｒｎ ｏｎ）電圧を決定する役割を果たすことができる。
【0151】
ここで、ターンオン電圧とは、ＥＳＤが作動して高電圧の静電気がリード電極に通じる電圧を意味することができる。
【0152】
離隔部２４０の間隔が１μｍ未満の場合、集中された電界ＥがＥＳＤ放出部２３０を介して抜けにくくなることがあり、離隔部２４０の間隔が１００μｍを超える場合、電界Ｅを集中させにくくなるか、又はＥＳＤ放出部２３０を過度に大きく形成することになり、電子部品１０のサイズが大きくなるという問題点が発生する可能性がある。ただし、離隔部２４０の間隔はこれに限定されるものではなく、電子部品１０のサイズに応じて、又はＥＳＤ放出を効果的に実現できるサイズであればよい。
【0153】
一方、ＥＳＤ放出部材２００は、第１突出部２２１ａ’の端部、第２突出部２２２ａ’の端部、及び離隔部２４０を同時にカバーするように配置されるＥＳＤ放出部２３０をさらに含むことができる。
【0154】
より具体的に、第１突出部２２１ａ’の一端と第２突出部２２２ａ’の一端及び離隔部２４０を同時にカバーするように配置されるＥＳＤ放出部２３０をさらに含むことができる。
【0155】
ＥＳＤ放出部２３０は、基板の第２面２１０－２上に配置され、第１放出電極層２２１ａ及び第２放出電極層２２２ａの一端及び離隔部２４０を同時にカバーするように形成されることができる。
【0156】
ＥＳＤ放出部２３０は、基板２１０上にＥＳＤペースト（ｐａｓｔｅ）を印刷して形成することができ、ここでＥＳＤペーストは導電性物質と絶縁性物質とが混合して形成されたものであってもよい。
【0157】
ＥＳＤペーストに含まれる導電性物質は、例えば、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、錫（Ｓｎ）、ニッケル（Ｎｉ）、金（Ａｕ）及びこれらの合金のうち少なくとも一つ以上を含むことができるが、特にこれらに限定されるものではない。
【0158】
ＥＳＤペーストに含まれる絶縁性物質は、例えば、エポキシなどの樹脂を含むことができるが、特にこれに限定されるものではない。
【0159】
本発明の一実施形態において、ＥＳＤ放出部２３０は少なくとも一つ以上であってもよい。
【0160】
より具体的には、ＥＳＤ放出部２３０は、第１放出部２３０－１及び第２放出部２３０－２を含むことができる。
【0161】
このとき、第１放出部２３０－１は、第１－１突出部２２１ａ’－１、第２－１突出部２２２ａ’－２及び第１離隔部２４０－１を同時にカバーすることができ、第２放出部２３０－２は、第１－２突出部２２１ａ’－２、第２－２突出部２２２ａ’－２及び第２離隔部２４０－２を同時にカバーすることができる。
【0162】
一方、他の一例として、ＥＳＤ放出部２３０は導電性高分子を含むことができる。伝導性高分子は、コネクタからシステム又はＩＣに信号が伝達される信号インタフェース（ｓｉｇｎａｌ ｉｎｔｅｒｆａｃｅ）や、電源段のＩＣブロック又は通信ライン（ｌｉｎｅ）から入力される信号電圧が定格電圧（回路電圧）レベルである場合には、不導体の特性を有するが、瞬間的にＥＳＤなどの過電圧が発生する場合、導体の特性を有することができる。
【0163】
第１導電体２２１及び第２導電体２２２は、基板の第１面２１０－１に互いに離隔して配置される第１下面電極層２２１ｂ及び第２下面電極層２２２ｂを含むことができる。
【0164】
より具体的には、基板の第１面２１０－１に配置される第１下面電極層２２１ｂ及び第２下面電極層２２２ｂが有する形状は様々であってもよく、例えば、それぞれ矩形形状を有してもよく、第１下面電極層２２１ｂ及び第２下面電極層２２２ｂは、突出部を形成せずに、互いに第２方向に離隔して配置されてもよいが、特にこれに限定されるものではない。
【0165】
また、第１下面電極層２２１ｂ及び第２下面電極層２２２ｂは、第１放出電極層２２１ａ及び第２放出電極層２２２ａと第１方向に少なくとも一部の領域がそれぞれ重なるように配置されてもよい。
【0166】
さらに、本発明の一実施形態によれば、第１導電体２２１及び第２導電体２２２は、基板の第１面２１０－１及び第２面２１０－２と垂直な側面には形成されなくてもよい。
【0167】
すなわち、第１導電体２２１及び第２導電体２２２は、基板の第１面２１０－１及び第２面２１０－２と、第１貫通孔ｈ１及び第２貫通孔ｈ２の内面にはそれぞれ形成されてもよいが、基板２１０の第２方向の両側面及び第３方向の両側面には形成されなくてもよい。
【0168】
積層型電子部品１００は直流電源においてオープン（ｏｐｅｎ）回路であるが、外部環境により本体１１０の内部にクラック（ｃｒａｃｋ）が発生すると、内部電極１２１、１２２が互いに重なったり、電流パス（ｃｕｒｒｅｎｔ ｐａｔｈ）が生じたりすることで、ショート（ｓｈｏｒｔ）により不良が発生する可能性がある。ショートによる不良は、設計していない線路に過電流が流れ、他の部品にまで悪影響を及ぼす可能性がある。
【0169】
従来は、外力によってクラックが生じやすい外部電極側のマージンを増加させ、クラックが発生しても内部電極の両電極間のショートが発生しないように設計していたが、この場合、マージンの増加によりキャパシタンス（ｃａｐａｃｉｔａｎｃｅ）を実現する内部電極の面積が相対的に減少することができる。
【0170】
本実施形態によれば、積層型電子部品１００の一面にＥＳＤ放出部材２００を取り付けてＥＳＤサプレッサ（ＥＳＤ ｓｕｐｐｒｅｓｓｏｒ）のようなＥＳＤバイパス機能を提供することにより、積層型電子部品の内部電極の設計を変更せずともＥＳＤ保護機能を実現することができる。
【0171】
また、第１放出電極層２２１ａと第２放出電極層２２２ａの間の間隔である離隔部２４０の間隔を調節するか、又はＥＳＤ放出部２３０を形成することにより、ＥＳＤの過電圧を制御することができる効果がある。
【0172】
より具体的に、印刷回路基板６００から積層型電子部品１００に流入した高電圧は、第１放出電極層２２１ａ及び第２放出電極層２２２ａを介して流れた後、離隔部２４０上に形成されたＥＳＤ放出部２３０を介して電圧が流出することにより、高電圧印加による積層型電子部品１００の破損及び欠陥の発生を防止できる効果がある。
【0173】
本発明の一実施形態に係る電子部品１０は、第１外部電極１３１と第２外部電極１３２とＥＳＤ放出部材２００との間にそれぞれ配置される第１導電性接合層３１０及び第２導電性接合層３２０をさらに含むことができる。
【0174】
積層型電子部品１００とＥＳＤ放出部材２００は、第１導電性接合層３１０及び第２導電性接合層３２０を介して接合することができ、より具体的に、第１外部電極１３１及び第２外部電極１３２と第１放出電極層２２１ａ及び第２放出電極層２２２ａは、それぞれ第１導電性接合層３１０及び第２導電性接合層３２０によって連結されることができる。
【0175】
すなわち、第１導電性接合層３１０及び第２導電性接合層３２０は、第１放出電極層２２１ａ及び第２放出電極層２２２ａの一部と、第１バンド部１３１ｂ及び第２バンド部１３２ｂの一部とを互いに接合させることができ、このとき、第１導電性接合層３１０及び第２導電性接合層３２０は、第１貫通孔ｈ１及び第２貫通孔ｈ２の少なくとも一部を充填することができるが、特にこれに限定されるものではなく、第１貫通孔ｈ１及び第２貫通孔ｈ２が形成されていない部分にのみ配置されることもできる。
【0176】
第１導電性接合層３１０及び第２導電性接合層３２０は、特に限定されるものではないが、例えば、導電性金属又は樹脂を含むことができ、これにより、第１外部電極１３１及び第２外部電極１３２と第１導電体２２１及び第２導電体２２２との間を電気的に連結させるとともに、積層型電子部品１００とＥＳＤ放出部材２００との間の接合力を向上させて固着強度を高める機能を行うことができる。
【0177】
以下では、一つ又は複数のＥＳＤ放出部材を含む電子部品の様々な実施形態について説明する。
【0178】
本発明の一実施形態において、ＥＳＤ放出部材は、少なくとも一つ以上のＥＳＤ放出部材を含むことができ、少なくとも一つ以上のＥＳＤ放出部材は、第１バンド部１３１ｂ及び第２バンド部１３２ｂと接し、且つ第１面１、第２面２、第５面５、及び第６面６の中から選択された一つ以上の一面上に配置されることができる。
【0179】
より具体的には、ＥＳＤ放出部材２００は、本体１１０の第１面１が配置された側の一面、すなわち、積層型電子部品１００の実装面に接するように結合されることができる。
【0180】
このような実施形態では、電子部品１０を印刷回路基板６００に実装する場合、ＥＳＤ放出部材２００が積層型電子部品１００と印刷回路基板６００との間に配置されることができる。また、ＥＳＤ放出部材２００の基板の第１面２１０－１及び印刷回路基板６００の間には、電子部品１０を印刷回路基板６００上に固定させる半田７１０、７２０が配置されることができる。
【0181】
このとき、基板の第１面２１０－１に塗布された半田７１０、７２０の一部が、基板２１０に設けられた第１貫通孔ｈ１及び第２貫通孔ｈ２の内部空間のうち少なくとも一部を満たすように配置されることができる。このように、半田７１０、７２０が第１貫通孔ｈ１及び第２貫通孔ｈ２の内部に引き込まれて一部を満たしながら配置される場合、半田７１０、７２０とＥＳＤ放出部材２００との接合面積が広くなり、印刷回路基板６００と電子部品１０との間の固着力が増大することができる。
【0182】
本発明の一実施形態によれば、ＥＳＤ放出部材２００は、積層型電子部品１００の実装面ではなく、他面と接するように結合されることができる。例えば、図示の電子部品１２のように、一つのＥＳＤ放出部材５００は、本体１１０の第６面６上に配置され、第１バンド部１３１ｂ及び第２バンド部１３２ｂと接することができる。このとき、ＥＳＤ放出部材５００の基板の第１面に配置された第１導電体５２１及び第２導電体５２２の第１下面電極層及び第２下面電極層が積層型電子部品１００の外側に向かうように結合されることができる。
【0183】
積層型電子部品１００に複数のＥＳＤ放出部材が結合される実施形態の場合、複数のＥＳＤ放出部材は、本体１１０の第１面１、第２面２、第５面５、及び第６面６が配置された面のうち、２以上の面上でそれぞれ第１バンド部１３１ｂ及び第２バンド部１３２ｂと結合することができる。
【0184】
このとき、一つの積層型電子部品１００に結合される複数のＥＳＤ放出部材の個数は特に限定されず、複数のＥＳＤ放出部材が配置される位置も特に限定されない。
【0185】
例えば、図示の電子部品１１のように、積層型電子部品１００の互いに対向する面にそれぞれのＥＳＤ放出部材２００、４００が配置されてもよい。
【0186】
より具体的には、一方のＥＳＤ放出部材２００は、積層型電子部品１００の実装面である第１面１に配置され、高電圧用ＥＳＤ放出部材２００に該当することができ、他方のＥＳＤ放出部材４００は、積層型電子部品１００の第２面２に配置され、低電圧用ＥＳＤ放出部材４００に該当することができる。
【0187】
すなわち、積層型電子部品１００のいずれか一面に高電圧用ＥＳＤ放出部材を配置し、他の一面には低電圧用ＥＳＤ放出部材を配置することによって、より広い範囲をカバーするＥＳＤ電圧を有する電子部品１０への適用が可能となり得る。
【0188】
ただし、複数のＥＳＤ放出部材が積層型電子部品１００の互いに対向する面に配置される必要はなく、本体１１０の第１面、第２面、第５面、及び第６面のうち選択された２以上の面に、複数のＥＳＤ放出部材を自由に配置することができる。
【0189】
このように、積層型電子部品１００のいずれか一面に、ＥＳＤ放出部材を自由に配置することにより、印刷回路基板６００上に実装される電子部品１０の空間活用度を高めることができる効果がある。
【0190】
電子部品の実装基板
図１２は、図４の電子部品が印刷回路基板上に配置された実施形態である電子部品の実装基板の斜視図を概略的に示すものであり、図１３は、図１２のＩＩＩ’－ＩＩＩ’線に沿った断面図を概略的に示すものであり、図１４は、図１２の電子部品にＥＳＤ放出部材がさらに配置された電子部品の実装基板の斜視図を概略的に示すものである。
図１２は、図４の電子部品が印刷回路基板上に配置された実施形態である電子部品の実装基板の斜視図を概略的に示すものであり、図１３は、図１２のＩＩＩ’－ＩＩＩ’線に沿った断面図を概略的に示すものであり、図１４は、図１２の電子部品にＥＳＤ放出部材がさらに配置された電子部品の実装基板の斜視図を概略的に示すものである。
【0191】
【0192】
本発明の一実施形態に係る電子部品の実装基板１０００は、上部に少なくとも一対の電極パッド６１０、６２０を含む印刷回路基板６００と、上記印刷回路基板６００上に配置される電子部品１０と、上記電極パッド６１０、６２０と上記電子部品１０とを連結する半田７１０、７２０と、を含み、上記電子部品１０は、本体１１０と上記本体１１０の外部に配置される第１外部電極１３１及び第２外部電極１３２を含む積層型電子部品１００、及び上記積層型電子部品１００と上記印刷回路基板６００との間に配置されるＥＳＤ放出部材２００を含み、上記ＥＳＤ放出部材２００は、互いに対向する第１面及び第２面を有する基板２１０と上記基板の第１面２１０－１及び第２面２１０－２に配置される第１導電体２２１及び第２導電体２２２とを含むＥＳＤ放出部材２００と、上記基板の第２面２１０－２上に配置される積層型電子部品１００と、を含み、上記積層型電子部品１００は、本体１１０と上記本体の外部に配置されて上記第１導電体２２１及び第２導電体２２２とそれぞれ連結される第１外部電極１３１及び第２外部電極１３２を含み、上記第１導電体２２１及び第２導電体２２２は、上記基板の第２面２１０－２に互いに離隔して配置されて上記第１外部電極１３１及び第２外部電極１３２とそれぞれ連結される第１放出電極層２２１ａ及び第２放出電極層２２２ａを含み、上記第１放出電極層２２１ａ及び第２放出電極層２２２ａは、互いに離隔して配置された両端部において、中心部に向かうようにそれぞれ延伸して形成された第１突出部２２１ａ’及び第２突出部２２２ａ’と上記第１突出部２２１ａ’及び第２突出部２２２ａ’との間に形成された離隔部２４０を含み、上記第１突出部２２１ａ’及び第２突出部２２２ａ’は、互いに向かって幅が減少する領域である第１領域Ｐ１を含むことができる。
【0193】
一対の電極パッド６１０、６２０は、電子部品１０のうち、ＥＳＤ放出部材２００の第１導電体２２１及び第２導電体２２２とそれぞれ連結される第１電極パッド６１０及び第２電極パッド６２０を含むことができる。
【0194】
このとき、第１導電体２２１及び第２導電体２２２の第１下面電極層２２１ｂ及び第２下面電極層２２２ｂが、それぞれ第１電極パッド６１０及び第２電極パッド６２０の上に接触するように位置した状態で、半田７１０、７２０により印刷回路基板６００とＥＳＤ放出部材２００とが互いに連結されることができる。
【0195】
半田７１０、７２０は、様々な領域を覆うように配置されてもよく、例えば、第１電極パッド６１０及び第２電極パッド６２０と第１下面電極層２２１ｂ及び第２下面電極層２２２ｂとの間にそれぞれ配置されてもよい。
【0196】
より具体的に、半田７１０、７２０は、第１電極パッド６１０と第１下面電極層２２１ｂとの間に配置される第１半田７１０、及び第２電極パッド６２０と第２下面電極層２２２ｂとの間に配置される第２半田７２０を含むことができる。
【0197】
また、半田７１０、７２０は、第１貫通孔ｈ１及び第２貫通孔ｈ２の内部空間のうち少なくとも一部を満たすように配置されることができる。このとき、第１貫通孔ｈ１及び第２貫通孔ｈ２の内部空間に配置される半田７１１、７２１の体積及び形状は様々であってもよく、それぞれの半田７１１、７２１が互いに異なる体積及び形状を有しながら不規則的に形成されてもよい。
【0198】
このように、第１貫通孔ｈ１及び第２貫通孔ｈ２の内部空間のうち少なくとも一部を充填するように半田７１１、７２１が配置されることにより、第１電極パッド６１０及び第２電極パッド６２０を含む印刷回路基板６００とＥＳＤ放出部材２００とを互いに接着させる半田７１０、７２０の接触面積が広くなり、電子部品１０の固着力がより向上できる。
【0199】
そして、第１下面電極層２２１ｂ及び第２下面電極層２２２ｂに設けられたそれぞれの第１貫通孔ｈ１及び第２貫通孔ｈ２が、導電性を有する半田７１１、７２１で一部充填されることで、第１導電体２２１及び第２導電体２２２の電気的連結性も向上できる。
【0200】
ただし、本実施形態において、このような第１貫通孔ｈ１及び第２貫通孔ｈ２の内部空間に配置される半田７１１、７２１が必ずしも含まれる必要はなく、両方のうち一方のみが含まれるか、又は両方とも含まれない実施形態も可能である。
【0201】
本発明の一実施形態において、半田７１０、７２０は積層型電子部品１００と接触しなくてもよい。すなわち、半田７１０、７２０は、ＥＳＤ放出部材２００の第１方向及び第２方向の断面（ｃｒｏｓｓ‐ｓｅｃｔｉｏｎ）を基準に、第１貫通孔ｈ１及び第２貫通孔ｈ２の第１方向のサイズの半分以下にのみ形成され、第１方向のサイズの半分を超える領域では、もはや形成されなくてもよい。これにより、半田７１０、７２０は、ＥＳＤ放出部材２００よりも上側に位置した積層型電子部品１００の第１外部電極１３１及び第２外部電極１３２と接触しないことができる。
【0202】
一方、半田７１０、７２０は、半田７１０、７２０と材質が類似した第１下面電極層２２１ｂ及び第２下面電極層２２２ｂには相対的に強い引力が作用するのに対し、半田７１０、７２０と材質が異なるＥＳＤ放出部材２００の基板２１０には相対的に弱い引力が作用することができる。
【0203】
これにより、半田７１０、７２０が基板２１０の第１方向及び第２方向の断面（ｃｒｏｓｓ‐ｓｅｃｔｉｏｎ）基準に、第１方向の上部に形成されることを抑制することができ、半田７１０、７２０により印刷回路基板６００に振動が伝達される程度も減少することができる。また、積層型電子部品１００において、第１外部電極１３１及び第２外部電極１３２を介して印刷回路基板６００に圧電応力（ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｓｔｒｅｓｓ）が直接伝達されることを遮断することができ、アコースティックノイズ（ａｃｏｕｓｔｉｃ ｎｏｉｓｅ）の低減効果を向上させることができる。
【0204】
ただし、半田７１０、７２０の形状がこれに限定されるものではなく、積層型電子部品１００と接触するものの、その接触面積が少なくてもよい。例えば、印刷回路基板６００の上部に塗布される半田７１０、７２０の量が多い場合に、半田７１０、７２０は基板２１０の第１方向及び第２方向の断面（ｃｒｏｓｓ‐ｓｅｃｔｉｏｎ）を基準に、第１貫通孔ｈ１及び第２貫通孔ｈ２の第１方向のサイズの半分を超える領域に形成されることができる。
【0205】
このような場合でも、半田７１０、７２０はＥＳＤ放出部材２００を経て積層型電子部品１００に到達するようになるため、ＥＳＤ放出部材２００を含まない従来の電子部品に比べて半田７１０、７２０と積層型電子部品１００との接触面積が狭いことができる。
【0206】
また、電子部品１０がＥＳＤ放出部材２００を含むことにより、電子部品の周辺に形成される半田フィレット（ｓｏｌｄｅｒ ｆｉｌｌｅｔ）の量が減少できるため、印刷回路基板６００に伝達される振動の量が減少してアコースティックノイズを低減させることができる。
【0207】
本発明の一実施形態において、電子部品の実装基板１００１は、複数のＥＳＤ放出部材２００、５００を含むことができる。
【0208】
すなわち、積層型電子部品１００の少なくとも２つ以上の面にＥＳＤ放出部材がそれぞれ配置されてもよい。
【0209】
例えば、２つのＥＳＤ放出部材を含む場合、上述したように、一方のＥＳＤ放出部材２００は、積層型電子部品１００と印刷回路基板６００との間に配置されてもよく、他方のＥＳＤ放出部材５００は、本体１１０の第６面６上に配置されてもよい。ただし、特にこれに限定されるものではなく、本体１１０の第１面、第２面、第５面、及び第６面のうち少なくともいずれか一面以上にＥＳＤ放出部材が配置されてもよい。
【0210】
複数のＥＳＤ放出部材を含む実施形態においても、半田７１１、７２１は、ＥＳＤ放出部材２００の第１貫通孔ｈ１及び第２貫通孔ｈ２の内部空間のうち少なくとも一部を満たすように配置されてもよく、第１貫通孔ｈ１及び第２貫通孔ｈ２の内部空間に配置される体積及び形状は様々であってもよく、それぞれの半田７１０、７２０は互いに異なる体積及び形状を有しながら不規則的に形成されてもよい。
【0211】
以上のように、本発明の実施形態について詳細に説明したが、本発明は、上述した実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定されるものとする。したがって、特許請求の範囲に記載された本発明の技術的思想から逸脱しない範囲内で、当技術分野における通常の知識を有する者によって様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属すると言える。
【符号の説明】
【0212】
１０：電子部品
１００：積層型電子部品
１１０：本体
１１１：誘電体層
１２１、１２２：内部電極
１３１、１３２：外部電極
１３１ａ、１３２ａ：接続部
１３１ｂ、１３２ｂ：バンド部
２００：ＥＳＤ放出部材
２１０：基板
２２１、２２２：導電体
２２１ａ、２２２ａ：放出電極層
２２１ａ’、２２２ａ’：突出部
２２１ｂ、２２２ｂ：下面電極層
２２１ｃ、２２２ｃ：ビア電極
２３０：ＥＳＤ放出部
２４０：離隔部
ｈ１、ｈ２：貫通孔
３１０、３２０：導電性接合層
６００：印刷回路基板
６１０、６２０：電極パッド
７１０、７２０：半田
１０００：電子部品の実装基板
１００：積層型電子部品
１１０：本体
１１１：誘電体層
１２１、１２２：内部電極
１３１、１３２：外部電極
１３１ａ、１３２ａ：接続部
１３１ｂ、１３２ｂ：バンド部
２００：ＥＳＤ放出部材
２１０：基板
２２１、２２２：導電体
２２１ａ、２２２ａ：放出電極層
２２１ａ’、２２２ａ’：突出部
２２１ｂ、２２２ｂ：下面電極層
２２１ｃ、２２２ｃ：ビア電極
２３０：ＥＳＤ放出部
２４０：離隔部
ｈ１、ｈ２：貫通孔
３１０、３２０：導電性接合層
６００：印刷回路基板
６１０、６２０：電極パッド
７１０、７２０：半田
１０００：電子部品の実装基板
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
