知財求人 - 知財ポータルサイト「IP Force」
▶ サムソン エレクトロ−メカニックス カンパニーリミテッド．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024083228
(43)【公開日】2024-06-20
(54)【発明の名称】印刷回路基板およびその製造方法
(51)【国際特許分類】
H05K 3/28 20060101AFI20240613BHJP
H05K 1/02 20060101ALI20240613BHJP
【ＦＩ】
H05K3/28 B
H05K1/02 B
【審査請求】未請求
【請求項の数】22
【出願形態】ＯＬ
(21)【出願番号】P 2023125411
(22)【出願日】2023-08-01
(31)【優先権主張番号】10-2022-0171532
(32)【優先日】2022-12-09
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．
(74)【代理人】
【識別番号】110000051
【氏名又は名称】弁理士法人共生国際特許事務所
(72)【発明者】
【氏名】李 啓 ファン
【テーマコード（参考）】
5E314
5E338
【Ｆターム（参考）】
5E314AA24
5E314AA32
5E314AA36
5E314FF05
5E314GG17
5E338AA16
5E338BB12
5E338BB63
5E338EE31
(57)【要約】
【課題】ワイヤボンディング環境に適した導電層の厚さを確保できる印刷回路基板およびその製造方法を提供する。
【解決手段】本発明による印刷回路基板は、対向する第１面および第２面を有する絶縁層と、絶縁層に埋め込まれ、第１面から陥没して配置された表面を有する第１接続パッドと、第１接続パッド上に位置し、一部が絶縁層に埋め込まれ、他の一部が絶縁層の第１面から突出した導電層と、絶縁層の第１面に位置し、導電層の高さと同一であるか、より低い表面を有する第１ソルダレジスト層とを含む。
【選択図】図１
【解決手段】本発明による印刷回路基板は、対向する第１面および第２面を有する絶縁層と、絶縁層に埋め込まれ、第１面から陥没して配置された表面を有する第１接続パッドと、第１接続パッド上に位置し、一部が絶縁層に埋め込まれ、他の一部が絶縁層の第１面から突出した導電層と、絶縁層の第１面に位置し、導電層の高さと同一であるか、より低い表面を有する第１ソルダレジスト層とを含む。
【選択図】図１
【特許請求の範囲】
【請求項1】
対向する第１面および第２面を有する絶縁層と、
前記絶縁層に埋め込まれ、前記第１面から陥没して配置された表面を有する第１接続パッドと、
前記第１接続パッド上に位置し、一部が前記絶縁層に埋め込まれ、他の一部が前記絶縁層の前記第１面から突出した導電層と、
前記絶縁層の前記第１面に位置し、前記導電層の表面と高さが同一であるか、またはより低い表面を有する第１ソルダレジスト層と、
を含むことを特徴とする印刷回路基板。
前記絶縁層に埋め込まれ、前記第１面から陥没して配置された表面を有する第１接続パッドと、
前記第１接続パッド上に位置し、一部が前記絶縁層に埋め込まれ、他の一部が前記絶縁層の前記第１面から突出した導電層と、
前記絶縁層の前記第１面に位置し、前記導電層の表面と高さが同一であるか、またはより低い表面を有する第１ソルダレジスト層と、
を含むことを特徴とする印刷回路基板。
【請求項2】
前記導電層の側面は、前記第１ソルダレジスト層と接触する部分を有することを特徴とする請求項１に記載の印刷回路基板。
【請求項3】
前記導電層は、前記第１ソルダレジスト層の表面よりも突出し、
前記導電層の突出した厚さは、前記第１ソルダレジスト層の厚さよりも厚いことを特徴とする請求項１に記載の印刷回路基板。
前記導電層の突出した厚さは、前記第１ソルダレジスト層の厚さよりも厚いことを特徴とする請求項１に記載の印刷回路基板。
【請求項4】
前記導電層は、前記第１接続パッド上に位置するニッケル（Ｎｉ）導電層と、前記ニッケル（Ｎｉ）導電層上に位置する金（Ａｕ）導電層とをさらに含み、
前記ニッケル導電層は、前記絶縁層の前記第１面よりも低い高さで前記第１接続パッドと接することを特徴とする請求項１に記載の印刷回路基板。
前記ニッケル導電層は、前記絶縁層の前記第１面よりも低い高さで前記第１接続パッドと接することを特徴とする請求項１に記載の印刷回路基板。
【請求項5】
前記ニッケル導電層の厚さは、前記第１ソルダレジスト層の厚さよりも厚いことを特徴とする請求項４に記載の印刷回路基板。
【請求項6】
前記ニッケル導電層は、前記第１ソルダレジスト層の表面よりも突出したことを特徴とする請求項４に記載の印刷回路基板。
【請求項7】
前記導電層が前記第１接続パッドと接する部分において、前記導電層の幅は、前記第１接続パッドの幅と同一であることを特徴とする請求項１に記載の印刷回路基板。
【請求項8】
前記第１ソルダレジスト層に埋め込まれた前記導電層部分の幅と、前記第１ソルダレジスト層から突出した前記導電層部分の幅とが互いに同一であることを特徴とする請求項１に記載の印刷回路基板。
【請求項9】
前記導電層は、前記第１接続パッド上に位置するニッケル（Ｎｉ）導電層と、前記ニッケル（Ｎｉ）導電層上に位置する金（Ａｕ）導電層とをさらに含み、
前記金導電層の幅は、前記ニッケル導電層の幅と同一であることを特徴とする請求項８に記載の印刷回路基板。
前記金導電層の幅は、前記ニッケル導電層の幅と同一であることを特徴とする請求項８に記載の印刷回路基板。
【請求項10】
前記絶縁層上において複数の前記導電層が互いに隣接して配置され、前記互いに隣接した複数の導電層の間に前記第１ソルダレジスト層が配置されたことを特徴とする請求項１に記載の印刷回路基板。
【請求項11】
前記第１接続パッドは、ワイヤボンディングパッド用ボンドフィンガーであることを特徴とする請求項１に記載の印刷回路基板。
【請求項12】
前記絶縁層の前記第２面上に位置する第２接続パッドと、
前記絶縁層の前記第２面において前記第２接続パッドの周囲に配置された第２ソルダレジスト層と、
をさらに含むことを特徴とする請求項１に記載の印刷回路基板。
前記絶縁層の前記第２面において前記第２接続パッドの周囲に配置された第２ソルダレジスト層と、
をさらに含むことを特徴とする請求項１に記載の印刷回路基板。
【請求項13】
前記第１ソルダレジスト層は、前記第２ソルダレジスト層よりも厚さが薄いことを特徴とする請求項１２に記載の印刷回路基板。
【請求項14】
前記絶縁層は、複数の絶縁層を含み、
前記複数の絶縁層は、それぞれ回路層を含むことを特徴とする請求項１２に記載の印刷回路基板。
前記複数の絶縁層は、それぞれ回路層を含むことを特徴とする請求項１２に記載の印刷回路基板。
【請求項15】
前記絶縁層に埋め込まれて前記回路層に連結され、前記絶縁層の厚さ方向に延びるビアをさらに含むことを特徴とする請求項１４に記載の印刷回路基板。
【請求項16】
対向する第１面および第２面を有する絶縁層に埋め込まれた第１接続パッドを含む埋め込みパターン基板を形成する段階と、
前記絶縁層の前記第１面上に前記第１接続パッドを覆うように第１ソルダレジスト層を形成する段階と、
前記第１接続パッドを露出させるように前記第１ソルダレジスト層に第１開口部をパターニングする段階と、
メッキ工程を行って前記第１開口部に導電層を形成する段階と、
前記第１ソルダレジスト層を薄型化（ｔｈｉｎｎｉｎｇ）する段階と、
を含む印刷回路基板の製造方法。
前記絶縁層の前記第１面上に前記第１接続パッドを覆うように第１ソルダレジスト層を形成する段階と、
前記第１接続パッドを露出させるように前記第１ソルダレジスト層に第１開口部をパターニングする段階と、
メッキ工程を行って前記第１開口部に導電層を形成する段階と、
前記第１ソルダレジスト層を薄型化（ｔｈｉｎｎｉｎｇ）する段階と、
を含む印刷回路基板の製造方法。
【請求項17】
前記第１ソルダレジスト層を薄型化する段階は、
前記導電層を前記第１ソルダレジスト層の表面よりも突出させる段階をさらに含むことを特徴とする請求項１６に記載の印刷回路基板の製造方法。
前記導電層を前記第１ソルダレジスト層の表面よりも突出させる段階をさらに含むことを特徴とする請求項１６に記載の印刷回路基板の製造方法。
【請求項18】
前記導電層の突出した厚さは、前記第１ソルダレジスト層の厚さよりも厚く形成されることを特徴とする請求項１７に記載の印刷回路基板の製造方法。
【請求項19】
前記導電層を形成する段階は、
前記第１接続パッド上にニッケル（Ｎｉ）導電層を形成し、前記ニッケル導電層上に金（Ａｕ）導電層を形成する段階を含むことを特徴とする請求項１６に記載の印刷回路基板の製造方法。
前記第１接続パッド上にニッケル（Ｎｉ）導電層を形成し、前記ニッケル導電層上に金（Ａｕ）導電層を形成する段階を含むことを特徴とする請求項１６に記載の印刷回路基板の製造方法。
【請求項20】
前記第１ソルダレジスト層を薄型化する段階は、
前記ニッケル導電層の厚さが前記第１ソルダレジスト層の厚さよりも厚くなるようにする段階を含むことを特徴とする請求項１９に記載の印刷回路基板の製造方法。
前記ニッケル導電層の厚さが前記第１ソルダレジスト層の厚さよりも厚くなるようにする段階を含むことを特徴とする請求項１９に記載の印刷回路基板の製造方法。
【請求項21】
前記第１ソルダレジスト層を薄型化する段階は、
前記ニッケル導電層を前記第１ソルダレジスト層の表面よりも突出させる段階をさらに含むことを特徴とする請求項１９に記載の印刷回路基板の製造方法。
前記ニッケル導電層を前記第１ソルダレジスト層の表面よりも突出させる段階をさらに含むことを特徴とする請求項１９に記載の印刷回路基板の製造方法。
【請求項22】
前記第１ソルダレジスト層に前記第１開口部をパターニングする段階は、
複数の前記第１開口部を互いに隣り合って位置するように形成する段階を含むことを特徴とする請求項１６に記載の印刷回路基板の製造方法。
複数の前記第１開口部を互いに隣り合って位置するように形成する段階を含むことを特徴とする請求項１６に記載の印刷回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、印刷回路基板およびその製造方法に関する。
【背景技術】
【0002】
電子産業の発達に伴い電子機器が次第に高性能化されるにつれ、半導体パッケージは小型化／薄型化されると同時に高密度化されることが要求されている。パッケージの高密度化のために実装されるＩＣの個数増加に伴いＩ／Ｏ接続端子の個数も増加し、これによって、ボンディングパッドピッチが減少した微細回路実現のための工程能力の確保が必要になってきている。
【0003】
現在の高密度パッケージにおけるＩＣ実装方法は、ワイヤボンディング方式と、フリップボンディング方式とが使用されている。Ｉ／Ｏ接続端子の個数が一定水準以上増加すると、実装時にかかる費用が考慮されてフリップボンディング方式が好まれている。しかし、ワイヤボンディングチップを実装する場合にも、微細回路で実現されたボンドフィンガーは必要になり、さらに、ワイヤボンディング環境を整えるようにニッケル導電層の適正な厚さを確保することが必要になる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１９－２９６３７号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の目的は、ワイヤボンディングチップの実装のためのボンドフィンガーを微細回路で実現しながらも、ワイヤボンディング環境に適した導電層の厚さを確保できる印刷回路基板およびその製造方法を提供することにある。
【0006】
しかし、本発明が解決しようとする課題は上述した課題に限定されず、本発明に含まれている技術的思想の範囲で多様に拡張可能である。
【課題を解決するための手段】
【0007】
上記目的を達成するためになされた本発明の一態様による印刷回路基板は、対向する第１面および第２面を有する絶縁層と、前記絶縁層に埋め込まれ、前記第１面から陥没して配置された表面を有する第１接続パッドと、前記第１接続パッド上に位置し、一部が前記絶縁層に埋め込まれ、他の一部が前記絶縁層の前記第１面から突出した導電層と、前記絶縁層の前記第１面に位置し、前記導電層の高さと同一であるか、より低い表面を有する第１ソルダレジスト層とを含む。
【0008】
前記導電層の側面は、前記第１ソルダレジスト層と接触する部分を有し得る。
前記導電層は、前記第１ソルダレジスト層の表面よりも突出し、前記導電層の突出した厚さは、前記第１ソルダレジスト層の厚さよりも厚いことが好ましい。
前記導電層は、前記第１接続パッド上に位置するニッケル（Ｎｉ）導電層と、前記ニッケル（Ｎｉ）導電層上に位置する金（Ａｕ）導電層とをさらに含み、前記ニッケル導電層は、前記絶縁層の前記第１面よりも低い高さで前記第１接続パッドと接することが好ましい。
前記ニッケル導電層の厚さは、前記第１ソルダレジスト層の厚さよりも厚いことが好ましい。
前記ニッケル導電層は、前記第１ソルダレジスト層の表面よりも突出することが好ましい。
前記導電層が前記第１接続パッドと接する部分において、前記導電層の幅は、前記第１接続パッドの幅と同一であってもよい。
前記第１ソルダレジスト層に埋め込まれる前記導電層部分の幅と、前記第１ソルダレジスト層から突出した前記導電層部分の幅とが互いに同一であってもよい。
前記導電層は、前記第１接続パッド上に位置するニッケル（Ｎｉ）導電層と、前記ニッケル（Ｎｉ）導電層上に位置する金（Ａｕ）導電層とをさらに含み、前記金導電層の幅は、前記ニッケル導電層の幅と同一であってもよい。
前記絶縁層上において複数の前記導電層が互いに隣接して配置され、前記互いに隣接した複数の導電層の間に前記第１ソルダレジスト層が配置され得る。
前記第１接続パッドは、ワイヤボンディングパッド用ボンドフィンガーを構成し得る。
前記半導体パッケージ用印刷回路基板は、前記絶縁層の前記第２面上に位置する第２接続パッドと、前記絶縁層の前記第２面において前記第２接続パッドの周囲に配置された第２ソルダレジスト層とをさらに含み得る。
前記第１ソルダレジスト層は、前記第２ソルダレジスト層よりも厚さが薄いことが好ましい。
前記絶縁層は、複数の絶縁層を含み、前記複数の絶縁層は、それぞれ回路層を含んでもよい。
前記印刷回路基板は、前記絶縁層に埋め込まれて前記回路層に連結され、前記絶縁層の厚さ方向に延びるビアをさらに含み得る。
前記導電層は、前記第１ソルダレジスト層の表面よりも突出し、前記導電層の突出した厚さは、前記第１ソルダレジスト層の厚さよりも厚いことが好ましい。
前記導電層は、前記第１接続パッド上に位置するニッケル（Ｎｉ）導電層と、前記ニッケル（Ｎｉ）導電層上に位置する金（Ａｕ）導電層とをさらに含み、前記ニッケル導電層は、前記絶縁層の前記第１面よりも低い高さで前記第１接続パッドと接することが好ましい。
前記ニッケル導電層の厚さは、前記第１ソルダレジスト層の厚さよりも厚いことが好ましい。
前記ニッケル導電層は、前記第１ソルダレジスト層の表面よりも突出することが好ましい。
前記導電層が前記第１接続パッドと接する部分において、前記導電層の幅は、前記第１接続パッドの幅と同一であってもよい。
前記第１ソルダレジスト層に埋め込まれる前記導電層部分の幅と、前記第１ソルダレジスト層から突出した前記導電層部分の幅とが互いに同一であってもよい。
前記導電層は、前記第１接続パッド上に位置するニッケル（Ｎｉ）導電層と、前記ニッケル（Ｎｉ）導電層上に位置する金（Ａｕ）導電層とをさらに含み、前記金導電層の幅は、前記ニッケル導電層の幅と同一であってもよい。
前記絶縁層上において複数の前記導電層が互いに隣接して配置され、前記互いに隣接した複数の導電層の間に前記第１ソルダレジスト層が配置され得る。
前記第１接続パッドは、ワイヤボンディングパッド用ボンドフィンガーを構成し得る。
前記半導体パッケージ用印刷回路基板は、前記絶縁層の前記第２面上に位置する第２接続パッドと、前記絶縁層の前記第２面において前記第２接続パッドの周囲に配置された第２ソルダレジスト層とをさらに含み得る。
前記第１ソルダレジスト層は、前記第２ソルダレジスト層よりも厚さが薄いことが好ましい。
前記絶縁層は、複数の絶縁層を含み、前記複数の絶縁層は、それぞれ回路層を含んでもよい。
前記印刷回路基板は、前記絶縁層に埋め込まれて前記回路層に連結され、前記絶縁層の厚さ方向に延びるビアをさらに含み得る。
【0009】
上記目的を達成するためになされた本発明の一態様による印刷回路基板の製造方法は、対向する第１面および第２面を有する絶縁層に埋め込まれた第１接続パッドを含む埋め込みパターン基板を形成する段階と、前記絶縁層の前記第１面上に前記第１接続パッドを覆うように第１ソルダレジスト層を形成する段階と、前記第１接続パッドを露出させるように前記第１ソルダレジスト層に第１開口部をパターニングする段階と、メッキ工程を行って前記第１開口部に導電層を形成する段階と、前記第１ソルダレジスト層を薄型化（ｔｈｉｎｎｉｎｇ）する段階を含む。
【0010】
前記第１ソルダレジスト層を薄型化する段階は、前記導電層を前記第１ソルダレジスト層の表面よりも突出させる段階をさらに含み得る。
前記導電層の突出した厚さは、前記第１ソルダレジスト層の厚さよりも厚く形成されることが好ましい。
前記導電層を形成する段階は、前記第１接続パッド上にニッケル（Ｎｉ）導電層を形成し、前記ニッケル導電層上に金（Ａｕ）導電層を形成する段階を含み得る。
前記第１ソルダレジスト層を薄型化する段階は、前記ニッケル導電層の厚さが前記第１ソルダレジスト層の厚さよりも厚くなるようにする段階を含むことが好ましい。
前記第１ソルダレジスト層を薄型化する段階は、前記ニッケル導電層を前記第１ソルダレジスト層の表面よりも高く突出させる段階をさらに含むことが好ましい。
前記第１ソルダレジスト層に前記第１開口部をパターニングする段階は、複数の前記第１開口部を互いに隣り合って位置するように形成する段階を含み得る。
前記第１ソルダレジスト層を薄型化する段階は、前記第１ソルダレジスト層をレーザを用いた物理的工程で薄型化する段階を含んでもよい。
前記第１ソルダレジスト層を薄型化する段階は、前記第１ソルダレジスト層を薬品を用いた化学的工程で薄型化する段階を含んでもよい。
前記導電層の突出した厚さは、前記第１ソルダレジスト層の厚さよりも厚く形成されることが好ましい。
前記導電層を形成する段階は、前記第１接続パッド上にニッケル（Ｎｉ）導電層を形成し、前記ニッケル導電層上に金（Ａｕ）導電層を形成する段階を含み得る。
前記第１ソルダレジスト層を薄型化する段階は、前記ニッケル導電層の厚さが前記第１ソルダレジスト層の厚さよりも厚くなるようにする段階を含むことが好ましい。
前記第１ソルダレジスト層を薄型化する段階は、前記ニッケル導電層を前記第１ソルダレジスト層の表面よりも高く突出させる段階をさらに含むことが好ましい。
前記第１ソルダレジスト層に前記第１開口部をパターニングする段階は、複数の前記第１開口部を互いに隣り合って位置するように形成する段階を含み得る。
前記第１ソルダレジスト層を薄型化する段階は、前記第１ソルダレジスト層をレーザを用いた物理的工程で薄型化する段階を含んでもよい。
前記第１ソルダレジスト層を薄型化する段階は、前記第１ソルダレジスト層を薬品を用いた化学的工程で薄型化する段階を含んでもよい。
【発明の効果】
【0011】
本発明による印刷回路基板の製造方法によれば、ワイヤボンディングチップの実装のためのボンドフィンガーを微細回路で実現しながらも、ワイヤボンディング環境に適した導電層の厚さを確保できる。
つまり、ＥＴＳ（Ｅｍｂｅｄｄｅｄ Ｔｒａｃｅ Ｓｕｂｓｔｒａｔｅ）工法でワイヤボンディング基板を製造時、接続パッドに形成される導電層の周囲にソルダレジスト層がダムとして支えることができる。したがって、接続パッドの上端に金メッキを進行させてもオーバーハング（ｏｖｅｒｈａｎｇ）を防止して、ボンドフィンガー領域でのピッチ間隔を十分に確保できる。
さらに、ソルダレジスト層の薄型化によりボンドフィンガーである接続パッドの高さをソルダレジスト層よりも高く突出させることができる。したがって、ワイヤボンディング時、キャピラリツール（ｃａｐｉｌｌａｒｙ ｔｏｏｌ）の干渉なしに工程の実行が可能である。
つまり、ＥＴＳ（Ｅｍｂｅｄｄｅｄ Ｔｒａｃｅ Ｓｕｂｓｔｒａｔｅ）工法でワイヤボンディング基板を製造時、接続パッドに形成される導電層の周囲にソルダレジスト層がダムとして支えることができる。したがって、接続パッドの上端に金メッキを進行させてもオーバーハング（ｏｖｅｒｈａｎｇ）を防止して、ボンドフィンガー領域でのピッチ間隔を十分に確保できる。
さらに、ソルダレジスト層の薄型化によりボンドフィンガーである接続パッドの高さをソルダレジスト層よりも高く突出させることができる。したがって、ワイヤボンディング時、キャピラリツール（ｃａｐｉｌｌａｒｙ ｔｏｏｌ）の干渉なしに工程の実行が可能である。
【図面の簡単な説明】
【0012】
【図1】本発明の一実施例による印刷回路基板を示す断面図である。
【図7】本発明の他の実施例による印刷回路基板を示す断面図である。
【図12】本発明のさらに他の実施例による印刷回路基板を示す断面図である。
【発明を実施するための形態】
【0013】
以下、図面を参照して、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように本発明の実施例を詳細に説明する。図面において、本発明を明確に説明するために説明上不必要な部分は省略し、明細書全体にわたって同一または類似の構成要素については同一の参照符号を付した。また、図面において一部の構成要素は誇張または省略されるか、または概略的に示されており、各構成要素の大きさは実際の大きさを完全に反映するものではない。
【0014】
図面は本明細書に開示された実施例を容易に理解できるようにするためのものに過ぎず、図面によって本明細書に開示された技術的思想は限定されず、本発明の思想および技術範囲に含まれるすべての変更、均等物乃至代替物を含むことが理解されなければならない。
【0015】
第１、第２などのような序数を含む用語は多様な構成要素を説明するのに使用されるが、構成要素は上記用語によって限定されない。上記用語は１つの構成要素を他の構成要素から区別する目的でのみ使用される。
【0016】
また、層、膜、領域、板などの部分が他の部分の「上に」あるとする時、これは他の部分の「直上に」ある場合のみならず、その中間にさらに他の部分がある場合も含む。逆に、ある部分が他の部分の「直上に」あるとする時には、中間に他の部分がないことを意味する。さらに、基準となる部分の「上に」あるというのは、基準となる部分の上または下に位置することであり、必ずしも重力の反対方向に「上に」位置することを意味するわけではない。
【0017】
明細書全体において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品またはこれらを組み合わせたものが存在することを指定しようとするものであって、１つまたはそれ以上の他の特徴や、数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在または付加の可能性を予め排除しないことが理解されなければならない。したがって、ある部分がある構成要素を「含む」とする時、これは、特に反対の記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに包含できることを意味する。
【0018】
また、明細書全体において、「平面上」とする時、これは対象部分を上から見た時を意味し、「断面上」とする時、これは対象部分を垂直に切断した断面を横から見た時を意味する。
【0019】
さらに、明細書全体において、「連結される」とする時、これは２以上の構成要素が直接的に連結されることだけを意味するのではなく、２以上の構成要素が他の構成要素を介して間接的に連結されること、物理的に連結されることだけでなく、電気的に連結されること、または位置や機能により異なる名称で称されたが、一切を意味する。
【0020】
明細書全体において、基板は、平面上に広くて断面上で薄い構造を有し、「基板の平面方向」は、基板の広くて平らな面に平行な方向であり、「基板の厚さ方向」は、基板の広くて平らな面に垂直な方向を意味する。
【0021】
【0022】
図１を参照すれば、本実施例による印刷回路基板１００は、絶縁層１１０と、該絶縁層１１０に埋め込まれた第１接続パッド１２１とを含む。絶縁層１１０と第１接続パッド１２１は、埋め込みパターン基板を構成する。印刷回路基板１００は、半導体パッケージ用に使用される。
【0023】
絶縁層１１０は、互いに対向する第１面１１０ａおよび第２面１１０ｂを有する。第１接続パッド１２１は、絶縁層１１０に埋め込まれ、この時、第１接続パッド１２１は、絶縁層１１０の第１面１１０ａから陥没して配置された表面を有する。第１接続パッド１２１は、銅（Ｃｕ）層を含む。
【0024】
絶縁層１１０は、樹脂絶縁層を含む。絶縁層１１０は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグが使用可能であり、さらに、熱硬化性樹脂および／または光硬化性樹脂などを含むが、これに限定されない。
【0025】
第１接続パッド１２１上には導電層１３０が形成され、導電層１３０は、ニッケル（Ｎｉ）導電層１３２と、金（Ａｕ）導電層１３４とを含む。ニッケル導電層１３２は、第１接続パッド１２１上に形成され、金導電層１３４は、ニッケル導電層１３２上に形成される。ニッケル導電層１３２は、金導電層１３４よりも厚く形成される。
【0026】
本実施例において、導電層１３０は、電解金メッキ方法で形成される。つまり、銅を含む第１接続パッド１２１に電流を印加してニッケル／金の金属被膜を形成させる方法により、ニッケル導電層１３２と金導電層１３４とが形成される。また、導電層１３０の一部は、絶縁層１１０に埋め込まれ、導電層１３０の他の一部は、絶縁層１１０の第１面１１０ａから突出する。
【0027】
絶縁層１１０の第１面１１０ａには第１ソルダレジスト層１４１が形成される。第１ソルダレジスト層１４１の表面は、導電層１３０の表面よりも高さがさらに低い。つまり、導電層１３０は、第１ソルダレジスト層１４１の表面よりも突出する。この時、導電層１３０の突出した厚さｈｐは、第１ソルダレジスト層１４１の厚さｔ１よりも厚く形成される。例えば、導電層１３０の突出した高さｈｐは、３μｍ以上になる。
【0028】
導電層１３０の側面は、第１ソルダレジスト層１４１と接触する部分を有する。絶縁層１１０から突出した導電層１３０の一部分は、第１ソルダレジスト層１４１の側面と接触する。
【0029】
ニッケル導電層１３２は、絶縁層１１０の第１面１１０ａよりも低い高さで第１接続パッド１２１と接するように形成される。第１接続パッド１２１の一表面が絶縁層１１０の第１面１１０ａから陥没して配置されるので、その上にメッキされるニッケル導電層１３２は、絶縁層１１０の第１面１１０ａよりも低い位置で第１接続パッド１２１と境界面を形成しながら形成される。
【0030】
このように形成されたニッケル導電層１３２の厚さｔｎは、第１ソルダレジスト層１４１の厚さｔ１よりも厚く形成される。さらに、ニッケル導電層１３２は、第１ソルダレジスト層１４１の表面よりも高く突出して形成される。例えば、ニッケル導電層１３２の厚さｔｎは、７μｍ以上となるように形成される。
【0031】
ニッケル導電層１３２の側面は、第１ソルダレジスト層１４１と接触する部分を有する。絶縁層１１０から突出したニッケル導電層１３２の一部分は、第１ソルダレジスト層１４１の側面と接触する。
【0032】
一方、印刷回路基板１００を厚さ方向に切断した断面上からみて、導電層１３０が第１接続パッド１２１と接する部分において、導電層１３０の幅は、第１接続パッド１２１の幅と同一に形成される。また、第１ソルダレジスト層１４１に埋め込まれる導電層１３０部分の幅と、第１ソルダレジスト層１４１から突出した導電層１３０部分の幅とが互いに同一であってもよい。したがって、導電層１３０は、第１ソルダレジスト層１４１の上部で基板の平面方向に第１ソルダレジスト層１４１に埋め込まれた導電層１３０部分の幅を超えないように形成される。
【0033】
具体的には、第１接続パッド１２１上の絶縁層１１０の第１面１１０ａから陥没深さ（ｒｅｃｅｓｓ ｄｅｐｔｈ、ｄｒ）だけ陥没した領域と、その上に第１ソルダレジスト層１４１で境界がなくなる領域とは、境界面が互いに整列されるように形成される。この領域にそれぞれニッケル導電層１３２が形成され、該ニッケル導電層１３２は、第１接続パッド１２１と同一の大きさの幅Ｗ１を有するように形成される。また、導電層１３０を構成するニッケル導電層１３２と金導電層１３４との関係においても、金導電層１３４は、ニッケル導電層１３２と同一の大きさの幅Ｗ１を有するように形成される。
【0034】
本実施例による印刷回路基板１００は、絶縁層１１０上に複数の導電層１３０を含み、これら複数の導電層１３０は、基板の平面方向に互いに隣接して整列される。互いに隣接した複数の導電層１３０のそれぞれの間には第１ソルダレジスト層１４１が形成される。つまり、第１ソルダレジスト層１４１は、隣接した複数の導電層１３０を互いに分離する形態で介在する。
【0035】
絶縁層１１０は、ボンドフィンガー領域を有するワイヤボンディングパッドを含む。この時、第１接続パッド１２１は、ボンドフィンガー領域のボンドフィンガーを構成し、複数の第１接続パッド１２１は、複数のボンドフィンガーを形成する。つまり、第１接続パッド１２１は、ワイヤボンディングパッド用ボンドフィンガーを構成し、このため、第１接続パッド１２１には、半導体チップのワイヤボンディング時、導電性ワイヤが接合される。
【0036】
絶縁層１１０の第２面１１０ｂ上には第２接続パッド１２５がさらに形成される。絶縁層１１０の第２面１１０ｂにおいて第２接続パッド１２５の周囲に第２ソルダレジスト層１４５が形成される。この時、第１ソルダレジスト層１４１は、第２ソルダレジスト層１４５よりも薄く形成される。また、絶縁層１１０に埋め込まれてビア１２３が形成され、ビア１２３は、第１接続パッド１２１と第２接続パッド１２５とを互いに連結するように構成される。
【0037】
第２接続パッド１２５は、銅（Ｃｕ）層を含み、第２接続パッド１２５上には導電層１５０が形成される。導電層１５０は、ニッケル（Ｎｉ）導電層１５２と、金（Ａｕ）導電層１５４とを含む。ニッケル導電層１５２は、第２接続パッド１２５上に形成され、金導電層１５４は、ニッケル導電層１５２上に形成される。
【0038】
絶縁層１１０の第２面１１０ｂ上において複数の第２接続パッド１２５は、互いに隣接して整列される。互いに隣接した複数の第２接続パッド１２５のそれぞれの間には第２ソルダレジスト層１４５が形成される。つまり、第２ソルダレジスト層１４５は、隣接した複数の第２接続パッド１２５を互いに分離する形態で介在する。
【0039】
上記では、図１を参照して、印刷回路基板１００の導電層１３０が第１ソルダレジスト層１４１の表面よりも突出して形成される実施例を説明したが、他の例として、図２に示すように、印刷回路基板１００’の第１ソルダレジスト層１４２の表面が導電層の高さと同一であってもよく、これも本発明の範囲に属する。以下の他の実施例および変形例においても同様である。
【0040】
また、図１に示した印刷回路基板１００は、絶縁層１１０の両面に接続パッド１２１、１２５を有する構造を示したものであるが、絶縁層１１０の第２面１１０ｂに配置された第２接続パッド１２５は省略可能であり、これも本発明の範囲に属する。以下の他の実施例および変形例においても同様である。
【0041】
さらに、絶縁層１１０は、複数の絶縁層を含み、複数の絶縁層は、それぞれ回路層を含み得る。したがって、３層以上の絶縁層のそれぞれに回路層が形成され、これらの回路層を連結するように絶縁層の厚さ方向にビアが延びてもよい。
【0042】
【0043】
【0044】
つまり、変形例による印刷回路基板は、絶縁層１１０と、該絶縁層１１０に埋め込まれた表面を有する第１接続パッド１２１とを含む。第１接続パッド１２１の一表面は、絶縁層１１０の第１面１１０ａから陥没深さｄｒだけ陥没して配置され、第１接続パッド１２１上には、ニッケル（Ｎｉ）導電層１３２と金（Ａｕ）導電層１３４とを含む導電層１３０がメッキされて形成される。絶縁層１１０の第１面１１０ａには第１ソルダレジスト層１４１が形成され、導電層１３０は、第１ソルダレジスト層１４１の表面よりも突出する。
【0045】
以下、各変形例の互いに異なる特徴を中心に説明する。
【0046】
図３に示す印刷回路基板１０１において、絶縁層１１０の開口された領域Ｐ１は、第１接続パッド１２１の上面領域Ｕ１と同一の平面積を有し、互いに整列するように形成される。また、絶縁層１１０の第１面１１０ａ上において第１ソルダレジスト層１４１の開口された領域Ｒ１は、絶縁層１１０の開口された領域Ｐ１よりも両側にさらに大きく形成される。したがって、絶縁層１１０の開口された領域Ｐ１に形成されたニッケル導電層１３２の平面積は、第１接続パッド１２１の上面領域Ｕ１の平面積と同一に形成される。そして、第１ソルダレジスト層１４１の開口された領域Ｒ１に形成されたニッケル導電層１３２の平面積は、絶縁層１１０の開口された領域Ｐ１に形成されたニッケル導電層１３２の平面積よりも大きく形成される。
【0047】
図４に示す印刷回路基板１０２において、絶縁層１１０の開口された領域Ｐ２は、第１接続パッド１２１の上面領域Ｕ２と同一の平面積を有し、互いに整列するように形成される。また、絶縁層１１０の第１面１１０ａ上において第１ソルダレジスト層１４１の開口された領域Ｒ２は、絶縁層１１０の開口された領域Ｐ２よりも小さい平面積を有し、両側で狭くなるように形成される。したがって、絶縁層１１０の開口された領域Ｐ２には、第１ソルダレジスト層１４１の一部が下へ拡張されて第１ソルダレジスト層１４１の開口された領域Ｒ２が形成される。この時、第１ソルダレジスト層１４１の開口された領域Ｒ２に形成されたニッケル導電層１３２の平面積は、第１接続パッド１２１の上面領域Ｕ２の平面積よりも小さく形成される。
【0048】
図５に示す印刷回路基板１０３において、絶縁層１１０の開口された領域Ｐ３は、第１接続パッド１２１の上面領域Ｕ３と同一の平面積を有し、互いに整列するように形成される。また、絶縁層１１０の第１面１１０ａ上において第１ソルダレジスト層１４１の開口された領域Ｒ３は、絶縁層１１０の開口された領域Ｐ３よりも片側にさらに大きく形成される。つまり、第１ソルダレジスト層１４１の開口された領域Ｒ３および絶縁層１１０の開口された領域Ｐ３のいずれか一方の周縁は互いに整列し、他方の周縁は互いにずれて形成される。図５には、右側周縁が整列し、左側周縁は互いにずれて形成された例を示したが、これとは逆に、左側周縁が整列し、右側周縁は互いにずれて形成されてもよい。
【0049】
したがって、絶縁層１１０の開口された領域Ｐ３に形成されたニッケル導電層１３２の平面積は、第１接続パッド１２１の上面領域Ｕ３の平面積と同一に形成される。そして、第１ソルダレジスト層１４１の開口された領域Ｒ３に形成されたニッケル導電層１３２の平面積は、絶縁層１１０の開口された領域Ｐ３に形成されたニッケル導電層１３２の平面積よりも大きく形成される。
【0050】
図６に示す印刷回路基板１０４において、絶縁層１１０の開口された領域Ｐ４は、第１接続パッド１２１の上面領域Ｕ４と同一の平面積を有し、互いに整列するように形成される。この時、絶縁層１１０の第１面１１０ａ上において第１ソルダレジスト層１４１の開口された領域Ｒ４は、絶縁層１１０の開口された領域Ｐ４と両側で互いにずれて形成される。つまり、第１ソルダレジスト層１４１の開口された領域Ｒ４が絶縁層１１０の開口された領域Ｐ４からいずれか一方にシフト（ｓｈｉｆｔ）して形成される。図６には、領域Ｒ４が左側にシフトした例を示したが、これとは逆に、右側にシフトして形成されてもよい。
【0051】
したがって、絶縁層１１０の開口された領域Ｐ４に形成されたニッケル導電層１３２の平面積は、第１接続パッド１２１の上面領域Ｕ４の平面積よりも小さく形成される。そして、第１ソルダレジスト層１４１の開口された領域Ｒ４に形成されたニッケル導電層１３２の平面積は、絶縁層１１０の開口された領域Ｐ４に形成されたニッケル導電層１３２の平面積よりも大きく形成される。
【0052】
図７は、本発明の他の実施例による印刷回路基板を示す断面図である。
【0053】
図７を参照すれば、本実施例による印刷回路基板２００は、絶縁層１１０と、該絶縁層１１０に埋め込まれた第１接続パッド１２１とを含む。絶縁層１１０と第１接続パッド１２１は、埋め込みパターン基板を構成する。絶縁層１１０と第１接続パッド１２１は、図１に示した実施例と同様に構成されてもよい、よって、重複した説明はここでは省略する。
【0054】
第１接続パッド１２１上には導電層２３０が形成され、導電層２３０は、ニッケル（Ｎｉ）導電層２３２と、金（Ａｕ）導電層２３４とを含み、ニッケル（Ｎｉ）導電層２３２の上下にパラジウム（Ｐｄ）導電層２３１、２３３をさらに含む。したがって、第１接続パッド１２１上にパラジウム導電層２３１－ニッケル導電層２３２－パラジウム導電層２３３が順次に形成され、金導電層２３４は、パラジウム導電層２３３上に形成される。ニッケル導電層２３２は、金導電層２３４よりも厚く形成され、また、パラジウム導電層２３１、２３３よりも厚く形成される。
【0055】
本実施例において、導電層２３０は、無電解ＥＮＥＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｅｌｅｃｔｒｏｌｅｓｓ Ｐａｌｌａｄｉｕｍ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）方法で形成される。つまり、銅を含む第１接続パッド１２１上に、化学反応を利用してニッケル、パラジウム、金の金属被膜を形成させる方法により、ニッケル導電層２３２、パラジウム導電層２３１、２３３、および金導電層２３４が形成される。
【0056】
この時、第１ソルダレジスト層１４１の表面は、導電層２３０の表面よりも低い。つまり、導電層２３０は、第１ソルダレジスト層１４１の表面よりも高く突出する。そして、導電層２３０の突出した厚さｈｐは、第１ソルダレジスト層１４１の厚さｔ１よりも厚く形成される。
【0057】
ニッケル導電層２３２は、絶縁層１１０の第１面１１０ａよりも低い高さでパラジウム導電層２３１を介在して、第１接続パッド１２１と接するように形成される。第１接続パッド１２１の露出した表面が絶縁層１１０の第１面１１０ａから陥没して配置されるので、その上にメッキされるパラジウム導電層２３１とニッケル導電層２３２は、絶縁層１１０の第１面１１０ａよりも低い位置で第１接続パッド１２１と境界面を形成しながら形成される。
【0058】
このように形成されたニッケル導電層２３２の厚さｔｎは、第１ソルダレジスト層１４１の厚さｔ１よりも厚く形成される。さらに、ニッケル導電層２３２は、第１ソルダレジスト層１４１の表面よりも高く突出して形成される。
【0059】
一方、印刷回路基板２００を厚さ方向に切断した断面上からみて、導電層２３０が第１接続パッド１２１と接する部分において、導電層２３０の幅は、第１接続パッド１２１の幅と同一に形成される。また、第１ソルダレジスト層１４１に埋め込まれる導電層２３０部分の幅と、第１ソルダレジスト層１４１から突出した導電層２３０部分の幅とが互いに同一であってもよい。したがって、導電層２３０は、第１ソルダレジスト層１４１の上部で基板の平面方向に第１ソルダレジスト層１４１に埋め込まれた導電層２３０部分の幅を超えないように形成される。
【0060】
具体的には、第１接続パッド１２１上の絶縁層１１０の第１面１１０ａから陥没深さｄｒだけ陥没した領域と、その上に第１ソルダレジスト層１４１で境界がなくなる領域とは、境界面が互いに整列するように形成される。この領域にそれぞれパラジウム導電層２３１とニッケル導電層２３２とが形成され、パラジウム導電層２３１とニッケル導電層２３２は、第１接続パッド１２１と同一の幅Ｗ２を有するように形成される。また、導電層２３０を構成するニッケル導電層２３２、パラジウム導電層２３３、および金導電層２３４の関係においても、金導電層２３４は、ニッケル導電層２３２と同一の幅Ｗ２を有するように形成される。
【0061】
【0062】
【0063】
つまり、変形例による印刷回路基板は、絶縁層１１０と、該絶縁層１１０に埋め込まれた第１接続パッド１２１とを含む。第１接続パッド１２１の一表面は、絶縁層１１０の第１面１１０ａから陥没深さｄｒだけ陥没して配置され、第１接続パッド１２１上には、ニッケル（Ｎｉ）導電層２３２、金（Ａｕ）導電層２３４、パラジウム導電層２３１、２３３を含む導電層２３０が形成される。絶縁層１１０の第１面１１０ａには第１ソルダレジスト層１４１が形成され、導電層２３０は、第１ソルダレジスト層１４１の表面よりも高く突出する。
【0064】
以下、各変形例の異なって形成された特徴を中心に説明する。
【0065】
図８に示す印刷回路基板２０１において、絶縁層１１０の開口された領域Ｐ１は、第１接続パッド１２１の上面領域Ｕ１と同一の平面積を有し、互いに整列するように形成される。また、絶縁層１１０の第１面１１０ａ上において第１ソルダレジスト層１４１の開口された領域Ｒ１は、絶縁層１１０の開口された領域Ｐ１よりも両側にさらに大きく形成される。したがって、絶縁層１１０の開口された領域Ｐ１に形成されたパラジウム導電層２３１とニッケル導電層２３２の平面積は、第１接続パッド１２１の上面領域Ｕ１の平面積と同一に形成される。そして、第１ソルダレジスト層１４１の開口された領域Ｒ１に形成されたニッケル導電層２３２の平面積は、絶縁層１１０の開口された領域Ｐ１に形成されたニッケル導電層２３２の平面積よりも大きく形成される。
【0066】
図９に示す印刷回路基板２０２において、絶縁層１１０の開口された領域Ｐ２は、第１接続パッド１２１の上面領域Ｕ２と同一の平面積を有し、互いに整列するように形成される。また、絶縁層１１０の第１面１１０ａ上において第１ソルダレジスト層１４１の開口された領域Ｒ２は、絶縁層１１０の開口された領域Ｐ２よりも小さい平面積を有し、両側で狭くなるように形成される。したがって、絶縁層１１０の開口された領域Ｐ２には、第１ソルダレジスト層１４１の一部が下へ拡張されて第１ソルダレジスト層１４１の開口された領域Ｒ２が形成される。この時、第１ソルダレジスト層１４１の開口された領域Ｒ２に形成されたパラジウム導電層２３１とニッケル導電層２３２の平面積は、第１接続パッド１２１の上面領域Ｕ２の平面積よりも小さく形成される。
【0067】
図１０に示す印刷回路基板２０３において、絶縁層１１０の開口された領域Ｐ３は、第１接続パッド１２１の上面領域Ｕ３と同一の平面積を有し、互いに整列するように形成される。また、絶縁層１１０の第１面１１０ａ上において第１ソルダレジスト層１４１の開口された領域Ｒ３は、絶縁層１１０の開口された領域Ｐ３よりも片側にさらに大きく形成される。つまり、第１ソルダレジスト層１４１の開口された領域Ｒ３および絶縁層１１０の開口された領域Ｐ３のいずれか一方の周縁は互いに整列し、他側周縁は互いにずれて形成される。図１０には、領域Ｐ３とＲ３の右側周縁が互いに整列し、左側周縁は互いにずれて形成された例を示したが、これとは逆に、左側周縁が整列し、右側周縁は互いにずれて形成されてもよい。
【0068】
したがって、絶縁層１１０の開口された領域Ｐ３に形成されたパラジウム導電層２３１とニッケル導電層２３２の平面積は、第１接続パッド１２１の上面領域Ｕ３の平面積と同一に形成される。そして、第１ソルダレジスト層１４１の開口された領域Ｒ３に形成されたニッケル導電層２３２の平面積は、絶縁層１１０の開口された領域Ｐ３に形成されたニッケル導電層２３２の平面積よりも大きく形成される。
【0069】
図１１に示す印刷回路基板２０４において、絶縁層１１０の開口された領域Ｐ４は、第１接続パッド１２１の上面領域Ｕ４と同一の平面積を有し、互いに整列するように形成される。この時、絶縁層１１０の第１面１１０ａ上において第１ソルダレジスト層１４１の開口された領域Ｒ４は、絶縁層１１０の開口された領域Ｐ４と両側で互いにずれて形成される。つまり、第１ソルダレジスト層１４１の開口された領域Ｒ４が絶縁層１１０の開口された領域Ｐ４からいずれか一方にシフト（ｓｈｉｆｔ）して形成される。図１１には、領域Ｒ４が左側にシフトした例を示したが、これとは逆に、右側にシフトして形成されてもよい。
【0070】
したがって、絶縁層１１０の開口された領域Ｐ４に形成されたパラジウム導電層２３１とニッケル導電層２３２の平面積は、第１接続パッド１２１の上面領域Ｕ４の平面積よりも小さく形成される。そして、第１ソルダレジスト層１４１の開口された領域Ｒ４に形成されたニッケル導電層２３２の平面積は、絶縁層１１０の開口された領域Ｐ４に形成されたニッケル導電層２３２の平面積よりも大きく形成される。
【0071】
図１２は、本発明のさらに他の実施例による印刷回路基板を示す断面図である。
【0072】
図１２を参照すれば、本実施例による印刷回路基板３００は、絶縁層１１０と、該絶縁層１１０に埋め込まれた第１接続パッド１２１とを含む。絶縁層１１０と第１接続パッド１２１は、埋め込みパターン基板を構成する。絶縁層１１０と第１接続パッド１２１は、図１に示した実施例と同様に構成されてもよい、よって、重複した説明はここでは省略する。
【0073】
第１接続パッド１２１上には導電層３３０が形成され、導電層３３０は、ニッケル（Ｎｉ）導電層３３２と、金（Ａｕ）導電層３３４とを含み、ニッケル（Ｎｉ）導電層３３２の下にパラジウム（Ｐｄ）導電層３３１をさらに含む。したがって、第１接続パッド１２１上にパラジウム導電層３３１－ニッケル導電層３３２が順次に形成され、金導電層３３４は、ニッケル導電層３３２上に形成される。ニッケル導電層３３２は、金導電層３３４よりも厚く形成され、また、パラジウム導電層３３１よりも厚く形成される。
【0074】
本実施例において、導電層３３０は、無電解ＥＮＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）方法で形成される。つまり、金属塩溶液から金属イオンを被メッキ体表面に還元させて金属被膜を形成させる方法により、ニッケル導電層３３２、パラジウム導電層３３１、および金導電層３３４が形成される。
【0075】
この時、第１ソルダレジスト層１４１の表面は、導電層３３０の表面よりも低い。つまり、導電層３３０は、第１ソルダレジスト層１４１の表面よりも高く突出する。そして、導電層３３０の突出した厚さｈｐは、第１ソルダレジスト層１４１の厚さｔ１よりも厚く形成される。
【0076】
ニッケル導電層３３２は、絶縁層１１０の第１面１１０ａよりも低い高さでパラジウム導電層３３１を介在して、第１接続パッド１２１と接するように形成される。第１接続パッド１２１の露出した表面が絶縁層１１０の第１面１１０ａから陥没して配置されるので、その上にメッキされるパラジウム導電層３３１とニッケル導電層３３２は、絶縁層１１０の第１面１１０ａよりも低い位置で第１接続パッド１２１と境界面を形成しながら形成される。
【0077】
このように形成されたニッケル導電層３３２の厚さｔｎは、第１ソルダレジスト層１４１の厚さｔ１よりも厚く形成される。さらに、ニッケル導電層３３２は、第１ソルダレジスト層１４１の表面よりも高く突出して形成される。
【0078】
一方、印刷回路基板３００を厚さ方向に切断した断面上からみて、導電層３３０が第１接続パッド１２１と接する部分において、導電層３３０の幅は、第１接続パッド１２１の幅と同一に形成される。また、第１ソルダレジスト層１４１に埋め込まれる導電層３３０部分の幅と、第１ソルダレジスト層１４１から突出した導電層３３０部分の幅とが互いに同一であってもよい。したがって、導電層３３０は、第１ソルダレジスト層１４１の上部で基板の平面方向に第１ソルダレジスト層１４１に埋め込まれた導電層３３０部分の幅を超えないように形成される。
【0079】
具体的には、第１接続パッド１２１上の絶縁層１１０の第１面１１０ａから陥没深さｄｒだけ陥没した領域と、その上に第１ソルダレジスト層１４１で境界がなくなる領域とは、境界面が互いに整列するように形成される。この領域にそれぞれパラジウム導電層３３１とニッケル導電層３３２とが形成され、パラジウム導電層３３１とニッケル導電層３３２は、第１接続パッド１２１と同一の幅Ｗ３を有するように形成される。また、ニッケル導電層３３２および金導電層３３４の関係においても、金導電層３３４は、ニッケル導電層３３２と同一の幅Ｗ３を有するように形成される。
【0080】
一方、図１２に示す実施例による積層構造を有する印刷回路基板３００も、図８～図１１に示した構造と同様の変形例を有する。ニッケル導電層と金導電層との間にパラジウム導電層が形成されないことを除いて同一の構造であるので、重複した説明はここでは省略する。
【0081】
図１３Ａ～図１３Ｇは、図１に示した印刷回路基板を製造する方法の一部を示す工程断面図であり、図１４Ａ～図１４Ｅは、図１に示した印刷回路基板を製造する方法の他の一部を示す工程断面図である。図１とともに図１３Ａ～図１３Ｇ、図１４Ａ～図１４Ｅを参照して、本発明の一実施例による印刷回路基板の製造方法を説明する。
【0082】
図１３Ａ～図１３Ｃに示すように、第１シード層６１、６２が積層されているキャリア基板５０を用意し、回路形成工程により、第１シード層６１、６２に第１回路パターン層１２１ａ、１２１ｂを形成する。第１シード層６１、６２は、回路基板分野において回路用導電性金属として使用されるものであれば制限なく適用可能であり、銅を使用することが一般的である。キャリア基板５０は、絶縁材５１の両面に銅箔層５３、５４が積層されている基板である。第１シード層６１と銅箔層５３は、互いに分離可能であり、第１シード層６２と銅箔層５４は、互いに分離可能である。
【0083】
図１３Ａを参照すれば、キャリア基板５０上にメッキレジスト６５、６６をラミネーションし、露光および現像して、第１回路パターン層１２１ａ、１２１ｂが形成される部分のみが除去されたメッキレジストパターンを形成する。
【0084】
図１３Ｂを参照すれば、パターニングされたメッキレジスト６５、６６を用いて回路形成のための第１回路パターン層１２１ａ、１２１ｂを形成する。第１回路パターン層１２１ａ、１２１ｂは、導電性金属が、パターニングされたメッキレジスト６５、６６の開口を介して露出された第１シード層６１、６２にメッキされて形成される。
【0085】
第１回路パターン層１２１ａ、１２１ｂは、キャリア基板５０の第１シード層６１、６２に連結され、第１シード層６１、６２と同じ金属を含む。例えば、第１シード層６１、６２と第１回路パターン層１２１ａ、１２１ｂは、銅（Ｃｕ）を含む。
【0086】
図１３Ｃを参照すれば、第１回路パターン層１２１ａ、１２１ｂの形成後、メッキレジスト６５、６６を剥離（ｓｔｒｉｐ）する。メッキレジスト６５、６６の剥離は、剥離溶液を用いてメッキレジスト６５、６６を溶解または分解して剥離される。
【0087】
本実施例では、キャリア基板５０の両面上に第１回路パターン層１２１ａ、１２１ｂを形成することを示したが、キャリア基板５０の一面上にのみ第１回路パターン層１２１ａ、１２１ｂを形成することも可能であり、これも本発明の範囲に属する。
【0088】
図１３Ｄを参照すれば、第１回路パターン層１２１ａ、１２１ｂが埋め込まれるように絶縁層１１０ａ、１１０ｂを積層し、絶縁層１１０ａ、１１０ｂの上部面に第２シード層７１、７２を形成する。第２シード層７１、７２は、電気メッキを行うために形成するもので、導電性金属であれば制限なく使用可能であるが、銅を使用することが一般的である。
【0089】
絶縁層１１０ａ、１１０ｂは、樹脂絶縁層を含む。絶縁層１１０ａ、１１０ｂは、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグが使用可能であり、また、熱硬化性樹脂および／または光硬化性樹脂などを含むが、これに限定されない。
【0090】
図１３Ｅを参照すれば、第１回路パターン層１２１ａ、１２１ｂの一部が露出するように、絶縁層１１０ａ、１１０ｂと第２シード層７１、７２の一部を除去してビアを形成する。
【0091】
図１３Ｆを参照すれば、第１回路パターン層１２１ａ、１２１ｂの露出した部分と第２シード層７１、７２を電気メッキ用シード層として用いて電気メッキを実施する。このメッキ工程により、第１回路パターン層１２１ａ、１２１ｂの一部と電気的に連結されるビア１２３ａ、１２３ｂを含む第２回路パターン層１２５ａ、１２５ｂを形成する。つまり、第２回路パターン層１２５ａ、１２５ｂは、第１回路パターン層１２１ａ、１２１ｂを形成する方法と類似の方法で形成されてもよいし、第２回路パターン層１２５ａ、１２５ｂとビア１２３ａ、１２３ｂは、第１回路パターン層１２１ａ、１２１ｂと同じ物質を含み得る。これによって、キャリア基板５０の両側に埋め込みパターン基板部を完成する。
【0092】
図示した実施例によれば、それぞれの埋め込みパターン基板部は、１つの絶縁層１１０ａ、１１０ｂと、２つの金属層である第１回路パターン層１２１ａ、１２１ｂ、および第２回路パターン層１２５ａ、１２５ｂとを含むものとして示したが、これに限定されず、より多数の絶縁層とより多くの回路パターンを含むことができ、これも本発明の範囲に属する。
【0093】
図１３Ｇを参照すれば、第１シード層６１、６２と銅箔層５３、５４とを分離して埋め込みパターン基板を用意する。キャリア基板５０の両面上に形成された第１シード層６１、６２と銅箔層５３、５４とを分離して一対の埋め込みパターン基板を得る。一対の埋め込みパターン基板のそれぞれに対して個別工程が適用可能である。
【0094】
【0095】
図１４Ａを参照すれば、図１３Ｇから得られた埋め込みパターン基板をソフトエッチングして第１シード層６１と第２シード層７１を部分的に除去する。つまり、ソフトエッチングにより第１シード層６１全体を除去し、第２回路パターン層１２５ａが形成されない領域の第２シード層７１を除去する。図１４Ａに示された埋め込みパターン基板は、図１３Ｇにて第１シード層６１と銅箔層５３とを分離して形成された基板の上下を逆にひっくり返したものである。また、第２回路パターン層１２５ａと第２シード層７１は、同じ物質を含むので、ソフトエッチング後の図面には、第２シード層７１は、別途の図示を省略する。
【0096】
第１シード層６１と第２シード層７１を部分的に除去した後、絶縁層１１０に埋め込まれた第１回路パターン層１２１ａ、第２回路パターン層１２５ａ、および第１回路パターン層１２１ａと第２回路パターン層１２５ａを連結するビア１２３ａが形成される。第１回路パターン層１２１ａは、後に第１接続パッド１２１を構成し、第２回路パターン層１２５ａは、後に第２接続パッド１２５を構成する（図１４Ｅ参照）。
【0097】
図１４Ｂを参照すれば、ソルダマスキング工程により、第１回路パターン層１２１ａおよび絶縁層１１０の上部面を覆う第１ソルダレジスト層１４１ａを形成し、第２回路パターン層１２５ａおよび絶縁層１１０の下部面を覆う第２ソルダレジスト層１４５ａを形成する。この時、第１ソルダレジスト層１４１ａは、第２ソルダレジスト層１４５ａよりも厚く形成される。
【0098】
ソルダレジスト層１４１ａ、１４５ａは、最外層回路を保護する保護層の機能を果たし、電気的絶縁のために形成されるものである。ソルダレジスト層１４１ａ、１４５ａは、当業界における公知のものにより、例えば、ソルダレジストインク、ソルダレジストフィルムまたはカプセル化剤などで構成されるが、特にこれに限定されるものではない。
【0099】
図１４Ｃを参照すれば、ソルダレジスト層１４１ａ、１４５ａをパターニングして、第１回路パターン層１２１ａと第２回路パターン層１２５ａに対応する領域にそれぞれ第１開口部と第２開口部が形成されたソルダレジスト層１４１ｂ、１４５を形成する。これによって、第１回路パターン層１２１ａと第２回路パターン層１２５ａの表面がそれぞれ第１開口部と第２開口部を介して露出される。
【0100】
ソルダレジスト層１４１ａ、１４５ａのパターニングは、フォトレジスト工程で露光および現像して、ソルダレジスト層１４１ａ、１４５ａを部分的に除去する。ソルダレジスト層１４１ａ、１４５ａを部分的に除去する過程で露出した第１回路パターン層１２１ａと第２回路パターン層１２５ａの表面も部分的にエッチングされて、絶縁層１１０の表面よりも陥没して形成される。このように形成された第１回路パターン層１２１ａと第２回路パターン層１２５ａは、それぞれ第１接続パッド１２１と第２接続パッド１２５を構成する。
【0101】
図１４Ｄを参照すれば、ソルダレジスト層１４１ｂ、１４５の開口を介して露出した第１接続パッド１２１と第２接続パッド１２５にそれぞれ導電層１３０、１５０を形成する。導電層１３０、１５０は、電解金メッキ方法で形成される。つまり、銅を含む第１接続パッド１２１に電流を印加してニッケル／金の金属被膜を形成させる方法により、ニッケル導電層１３２と金導電層１３４とが形成される。
【0102】
第１接続パッド１２１上にはニッケル導電層１３２と金導電層１３４とを順次に形成し、第２接続パッド１２５上にはニッケル導電層１５２と金導電層１５４とを順次に形成する。この時、第１接続パッド１２１上には、ニッケル導電層１３２を第１接続パッド１２１の厚さよりも厚く形成する。第１接続パッド１２１上に形成されたニッケル導電層１３２は、絶縁層１１０の表面よりも高く形成され、ソルダレジスト層１４１ｂの表面よりは低く形成される。
【0103】
図１４Ｅを参照すれば、ソルダレジスト層１４１ｂを薄型化（ｔｈｉｎｎｉｎｇ）して薄型化された（ｔｈｉｎｎｅｄ）第１ソルダレジスト層１４１の表面よりも導電層１３０がさらに高く突出するように形成する。導電層１３０の突出した高さは、第１ソルダレジスト層１４１の厚さよりも大きく形成される。
【0104】
ソルダレジスト層の薄型化は、化学的工程で行われる。化学的工程では次の順序によりソルダレジスト層の薄型化を進行させる。
【0105】
まず、ソルダレジスト塗布後の未硬化状態で化学的エッチング溶液（例：ＲＴ－３００（ｃｈｅｍｉｃａｌ））に浸漬して、ソルダレジストの一部を薬品処理して解離させる。化学的エッチング溶液は、ソルダレジストのバインダーポリマー（Ｂｉｎｄｅｒ ｐｏｌｙｍｅｒ）間結合を誘導して、カルボキシ基を置換することによって反応性を除去する。したがって、光硬化性モノマー（Ｐｈｏｔｏ－ｃｒｏｓｓｌｉｎｋｉｎｇ ｍｏｎｏｍｅｒ）と光重合開始剤（Ｐｈｏｔｏｐｏｌｙｍｅｒｉｚａｔｉｏｎ ｉｎｉｔｉａｔｏｒ）がバインダーポリマーのカルボキシ基と結合できないようにする。
【0106】
次に、薬品処理されて解離したソルダレジストは、エッチングスプレー（例：Ｒ溶液（Ｓｐｒａｙ））で溶解させることによって除去される。光硬化性モノマーと光重合開始剤が作用できなければ光硬化が不可能になり、ミセル（Ｍｉｃｅｌｌｅ）状態のバインダーポリマーは、エッチングスプレーで溶解が可能である。
【0107】
最後に、最終水洗を経ると、ソルダレジスト層の一部のみが残る。
【0108】
一方、他の例として、ソルダレジスト層の薄型化は、レーザを用いた物理的工程でも可能である。
【0109】
【0110】
つまり、図１４Ｄに示した工程段階で導電層を形成する時、無電解ＥＮＥＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｅｌｅｃｔｒｏｌｅｓｓ Ｐａｌｌａｄｉｕｍ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）方法で形成して、図７に示した印刷回路基板を製造することができる。つまり、銅を含む第１接続パッド１２１上に、化学反応を利用してニッケル、パラジウム、金の金属被膜を形成させる方法により、ニッケル導電層２３２、パラジウム導電層２３１、２３３、および金導電層２３４が形成される。
【0111】
また、図１４Ｄに示した工程段階で導電層を形成する時、無電解ＥＮＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）方法で形成して、図１２に示した印刷回路基板を製造することができる。つまり、金属塩溶液から金属イオンを被メッキ体表面に還元させて金属被膜を形成させる方法により、銅を含む第１接続パッド１２１の表面にニッケル導電層３３２、パラジウム導電層３３１、および金導電層３３４が形成される。
【0112】
以上、本発明の好ましい実施例について説明したが、本発明はこれに限定されるものではなく、本発明の技術範囲と、発明の詳細な説明および図面の範囲内で多様に変形して実施することが可能であり、これも本発明の範囲に属することは当然である。
【符号の説明】
【0113】
５０：キャリア基板
５１：絶縁材
５３、５４：銅箔層
６１、６２：第１シード層
６５、６６：メッキレジスト
７１、７２：第２シード層
１００、２００、３００：印刷回路基板
１１０、１１０ａ、１１０ｂ：絶縁層
１２１：第１接続パッド
１２１ａ、１２１ｂ：第１回路パターン層
１２３、１２３ａ、１２３ｂ：ビア
１２５：第２接続パッド
１２５ａ、１２５ｂ：第２回路パターン層
１３０、１５０、２３０、３３０：導電層
１３２、１５２、２３２、３３２：ニッケル導電層
１３４、１５４、２３４、３３４：金導電層
１４１、１４１ａ：（第１）ソルダレジスト層
１４５、１４５ａ：（第２）ソルダレジスト層
１４１ｂ：ソルダレジスト層
２３１、２３３、３３１：パラジウム導電層
５１：絶縁材
５３、５４：銅箔層
６１、６２：第１シード層
６５、６６：メッキレジスト
７１、７２：第２シード層
１００、２００、３００：印刷回路基板
１１０、１１０ａ、１１０ｂ：絶縁層
１２１：第１接続パッド
１２１ａ、１２１ｂ：第１回路パターン層
１２３、１２３ａ、１２３ｂ：ビア
１２５：第２接続パッド
１２５ａ、１２５ｂ：第２回路パターン層
１３０、１５０、２３０、３３０：導電層
１３２、１５２、２３２、３３２：ニッケル導電層
１３４、１５４、２３４、３３４：金導電層
１４１、１４１ａ：（第１）ソルダレジスト層
１４５、１４５ａ：（第２）ソルダレジスト層
１４１ｂ：ソルダレジスト層
２３１、２３３、３３１：パラジウム導電層
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13A】
【図13B】
【図13C】
【図13D】
【図13E】
【図13F】
【図13G】
【図14A】
【図14B】
【図14C】
【図14D】
【図14E】