▶ リサーチ ビジネス ファウンデーション ソンギュングァン ユニバーシティの特許一覧
特開2024-83256高アスペクト比の半導体構造物のギャップを埋めるためのマルチパルスを用いた原子層堆積装置、及びこれを用いた原子層堆積方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024083256
(43)【公開日】2024-06-20
(54)【発明の名称】高アスペクト比の半導体構造物のギャップを埋めるためのマルチパルスを用いた原子層堆積装置、及びこれを用いた原子層堆積方法
(51)【国際特許分類】
H01L 21/316 20060101AFI20240613BHJP
H01L 21/318 20060101ALI20240613BHJP
H01L 21/31 20060101ALI20240613BHJP
C23C 16/455 20060101ALI20240613BHJP
C23C 16/42 20060101ALI20240613BHJP
H05H 1/46 20060101ALI20240613BHJP
【ＦＩ】
H01L21/316 X
H01L21/318 B
H01L21/31 C
C23C16/455
C23C16/42
H05H1/46 M
H05H1/46 R
【審査請求】有
【請求項の数】17
【出願形態】ＯＬ
(21)【出願番号】P 2023198587
(22)【出願日】2023-11-22
(31)【優先権主張番号】10-2022-0172075
(32)【優先日】2022-12-09
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】517066191
【氏名又は名称】リサーチ アンド ビジネス ファウンデーション ソンギュングァン ユニバーシティ
【氏名又は名称原語表記】ＲＥＳＥＡＲＣＨ ＆ ＢＵＳＩＮＥＳＳ ＦＯＵＮＤＡＴＩＯＮ ＳＵＮＧＫＹＵＮＫＷＡＮ ＵＮＩＶＥＲＳＩＴＹ
(74)【代理人】
【識別番号】100130111
【弁理士】
【氏名又は名称】新保 斉
(72)【発明者】
【氏名】ヨム、グン ヨン
(72)【発明者】
【氏名】キム、ホ ゴン
(72)【発明者】
【氏名】タク、ヒョン ウ
(72)【発明者】
【氏名】ホン、ジョン ウ
(72)【発明者】
【氏名】カン、ジ ウン
【テーマコード（参考）】
2G084
4K030
5F045
5F058
【Ｆターム（参考）】
2G084AA05
2G084CC04
2G084CC05
2G084CC09
2G084CC12
2G084CC13
2G084CC14
2G084CC15
2G084DD02
2G084DD15
2G084DD23
2G084DD38
2G084DD55
2G084FF15
2G084HH05
2G084HH06
2G084HH26
4K030AA06
4K030AA13
4K030AA14
4K030AA16
4K030AA18
4K030BA29
4K030BA38
4K030BA40
4K030BA42
4K030BA44
4K030CA04
4K030FA01
4K030FA03
4K030HA01
4K030JA16
4K030JA17
4K030JA18
4K030KA30
4K030LA15
5F045AA08
5F045AA15
5F045AB32
5F045AB33
5F045AC00
5F045AC01
5F045AC05
5F045AC07
5F045AC11
5F045AC12
5F045AC15
5F045AC16
5F045AC17
5F045AD04
5F045AD05
5F045AD06
5F045AD07
5F045AD08
5F045AD09
5F045AE01
5F045AF12
5F045BB19
5F045DP03
5F045EE17
5F045EH13
5F045EH20
5F045EK07
5F058BA09
5F058BC02
5F058BC08
5F058BD04
5F058BD10
5F058BF07
5F058BF23
5F058BF24
5F058BF25
5F058BF27
5F058BF29
5F058BF30
5F058BF37
5F058BF38
5F058BJ06
(57)【要約】
【課題】高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積装置、及びこれを用いた堆積方法を提供すること。
【解決手段】高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法は、４０：１以上の高アスペクト比構造において、堆積と同時に入口のオーバーハング（Ｏｖｅｒｈａｎｇ）を除去するだけでなく、ボトムアップ（Ｂｏｔｔｏｍ－ｕｐ）堆積を向上させることで、ボイド（Ｖｏｉｄ）とシーム（シーム）が除去されるようにギャップ充填（Ｇａｐ－ｆｉｌｌｉｎｇ）を行うことができる効果がある。
【選択図】図１
【解決手段】高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法は、４０：１以上の高アスペクト比構造において、堆積と同時に入口のオーバーハング（Ｏｖｅｒｈａｎｇ）を除去するだけでなく、ボトムアップ（Ｂｏｔｔｏｍ－ｕｐ）堆積を向上させることで、ボイド（Ｖｏｉｄ）とシーム（シーム）が除去されるようにギャップ充填（Ｇａｐ－ｆｉｌｌｉｎｇ）を行うことができる効果がある。
【選択図】図１
【特許請求の範囲】
【請求項1】
反応チャンバにギャップが形成された基板を投入する第１のステップと、
前記ギャップが形成された基板に前駆体ガスを投入して前記前駆体ガスを前記基板に吸着させる第２のステップと、
前記反応チャンバの内部にプロセスガスを供給し、ソースＲＦ電力をパルス状又は非パルス状で印加して前記基板上部の反応空間にプラズマを生じ、バイアスＲＦ電力をパルス状で印加する第３のステップと、
前記パルス状又は非パルス状のソースＲＦ電力、及びパルス状のバイアスＲＦ電力のオン・オフを制御する第４のステップと、を含む
ことを特徴とする高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
前記ギャップが形成された基板に前駆体ガスを投入して前記前駆体ガスを前記基板に吸着させる第２のステップと、
前記反応チャンバの内部にプロセスガスを供給し、ソースＲＦ電力をパルス状又は非パルス状で印加して前記基板上部の反応空間にプラズマを生じ、バイアスＲＦ電力をパルス状で印加する第３のステップと、
前記パルス状又は非パルス状のソースＲＦ電力、及びパルス状のバイアスＲＦ電力のオン・オフを制御する第４のステップと、を含む
ことを特徴とする高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
【請求項2】
前記第２のステップと第３のステップとの間に、
チャンバのパージ（Ｐｕｒｇｅ）を行うステップをさらに含む
請求項１に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
チャンバのパージ（Ｐｕｒｇｅ）を行うステップをさらに含む
請求項１に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
【請求項3】
前記第４のステップの後に、
チャンバのパージを行うステップをさらに含む
請求項１に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
チャンバのパージを行うステップをさらに含む
請求項１に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
【請求項4】
前記第４のステップにおいて、
前記パルス状又は非パルス状のソースＲＦ電力を同一の強度で継続的に印加し、パルス状のバイアスＲＦ電力をオン・オフ状態で印加する
請求項１に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
前記パルス状又は非パルス状のソースＲＦ電力を同一の強度で継続的に印加し、パルス状のバイアスＲＦ電力をオン・オフ状態で印加する
請求項１に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
【請求項5】
前記パルス状のバイアスＲＦ電力のオン・オフ時におけるパルスデューティ比（Ｄｕｔｙ ｒａｔｉｏ）は１％～１００％である
請求項４に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
請求項４に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
【請求項6】
前記第４のステップにおいて、
前記パルス状又は非パルス状のソースＲＦ電力を同一の強度で継続的に印加し、パルス状のバイアスＲＦ電力を強度を調節して継続的に印加する
請求項１に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
前記パルス状又は非パルス状のソースＲＦ電力を同一の強度で継続的に印加し、パルス状のバイアスＲＦ電力を強度を調節して継続的に印加する
請求項１に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
【請求項7】
前記第４のステップにおいて、
前記パルス状又は非パルス状のソースＲＦ電力を強度を調節して継続的に印加し、パルス状のバイアスＲＦ電力を強度を調節して継続的に印加する
請求項１に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
前記パルス状又は非パルス状のソースＲＦ電力を強度を調節して継続的に印加し、パルス状のバイアスＲＦ電力を強度を調節して継続的に印加する
請求項１に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
【請求項8】
前記第４のステップにおいて、
前記パルス状又は非パルス状のソースＲＦ電力をオン・オフ状態で印加し、パルス状のバイアスＲＦ電力をオン・オフ状態で印加する
請求項１に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
前記パルス状又は非パルス状のソースＲＦ電力をオン・オフ状態で印加し、パルス状のバイアスＲＦ電力をオン・オフ状態で印加する
請求項１に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
【請求項9】
前記第４のステップにおいて、
前記パルス状又は非パルス状のソースＲＦ電力とパルス状のバイアスＲＦ電力が同時に印加され同時に遮断される
請求項８に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
前記パルス状又は非パルス状のソースＲＦ電力とパルス状のバイアスＲＦ電力が同時に印加され同時に遮断される
請求項８に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
【請求項10】
前記第４のステップにおいて、
前記パルス状又は非パルス状のソースＲＦ電力が印加される際は、パルス状のバイアスＲＦ電力が遮断され、前記パルス状のソースＲＦ電力が遮断される際は、パルス状のバイアスＲＦ電力が印加される
請求項８に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
前記パルス状又は非パルス状のソースＲＦ電力が印加される際は、パルス状のバイアスＲＦ電力が遮断され、前記パルス状のソースＲＦ電力が遮断される際は、パルス状のバイアスＲＦ電力が印加される
請求項８に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
【請求項11】
前記第３のステップにおいて、
前記バイアスＲＦ電力は、５Ｗ～５００Ｗが印加される
請求項１に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
前記バイアスＲＦ電力は、５Ｗ～５００Ｗが印加される
請求項１に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
【請求項12】
前記第４のステップにおいて、
前記ギャップの内部に堆積用プロセスガスによる堆積物が充填される場合、前記パルス状のソースＲＦ電力及び前記パルス状のバイアスＲＦ電力の印加を停止する
請求項１に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
前記ギャップの内部に堆積用プロセスガスによる堆積物が充填される場合、前記パルス状のソースＲＦ電力及び前記パルス状のバイアスＲＦ電力の印加を停止する
請求項１に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
【請求項13】
前記第３のステップにおいて、
バイアスＲＦ電力に加えて、追加の電源装置をさらに含んで電力を印加する
請求項１に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
バイアスＲＦ電力に加えて、追加の電源装置をさらに含んで電力を印加する
請求項１に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
【請求項14】
前記高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法は、０℃～５００℃の温度で行われる 請求項１に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法。
【請求項15】
一定の反応空間を形成する反応チャンバと、
前記反応チャンバの内部に設けられ、基板が置かれる基板載置台と、
前記基板載置台の上部に前駆体及びプロセスガスを噴射するガス噴射部と、
前記反応チャンバの上部に設けられ、ガス噴射部と接続されるソース用ＲＦプラズマ発生部と、
前記反応チャンバの下部に設けられ、基板載置台と接続され、バイアスＲＦ電力を供給するバイアスＲＦ電源部と、
前記ソース用ＲＦプラズマ発生部のソースＲＦ電力と前記バイアスＲＦ電源部のバイアスＲＦ電力のオン・オフを制御する制御部と、を含む
ことを特徴とする高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積装置。
前記反応チャンバの内部に設けられ、基板が置かれる基板載置台と、
前記基板載置台の上部に前駆体及びプロセスガスを噴射するガス噴射部と、
前記反応チャンバの上部に設けられ、ガス噴射部と接続されるソース用ＲＦプラズマ発生部と、
前記反応チャンバの下部に設けられ、基板載置台と接続され、バイアスＲＦ電力を供給するバイアスＲＦ電源部と、
前記ソース用ＲＦプラズマ発生部のソースＲＦ電力と前記バイアスＲＦ電源部のバイアスＲＦ電力のオン・オフを制御する制御部と、を含む
ことを特徴とする高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積装置。
【請求項16】
前記ソース用ＲＦプラズマ発生部は、
プラズマ発生源にインピーダンス整合されたＲＦ電力を供給するＲＦ電源と、
ガス供給部と前記ＲＦ電源との間に接続されるパルスＲＦと、を含む
請求項１５に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積装置。
プラズマ発生源にインピーダンス整合されたＲＦ電力を供給するＲＦ電源と、
ガス供給部と前記ＲＦ電源との間に接続されるパルスＲＦと、を含む
請求項１５に記載の高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積装置。
【請求項17】
前記バイアスＲＦ電源部は、
基板載置台にインピーダンス整合されたバイアスＲＦ電力を供給するバイアスＲＦ電源と、
前記基板載置台と前記バイアスＲＦ電源との間に接続されるパルスＲＦと、を含む
請求項１５に記載の高アスペクト比の半導体構造物のギャップに絶縁層を形成する装置。
基板載置台にインピーダンス整合されたバイアスＲＦ電力を供給するバイアスＲＦ電源と、
前記基板載置台と前記バイアスＲＦ電源との間に接続されるパルスＲＦと、を含む
請求項１５に記載の高アスペクト比の半導体構造物のギャップに絶縁層を形成する装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積装置に関し、さらに詳しくは、パルス状のソースＲＦ電力、及びパルス状のバイアスＲＦ電力のオン・オフを制御して高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法に関する。
【背景技術】
【0002】
高性能、高容量の半導体素子の要求に応じて、その構造は２Ｄから３の（ｄ）に変わり、素子のサイズは減少し、素子の高さはさらに高くなっている。
【0003】
これによって、パターン構造は、高アスペクト比（Ｈｉｇｈ Ａｓｐｅｃｔ Ｒａｔｉｏ）の構造を有するようになった。高アスペクト比構造において、トランジスターアレイ（Ｔｒａｎｓｉｓｔｏｒ Ａｒｒａｙ）であるセルとセルを分離させるための分離工程はさらに重要になっている。
【0004】
前記分離工程には、優れた誘電体（Ｄｉｅｌｅｃｔｒｉｃ）特性を有する二酸化ケイ素（Ｓｉｌｉｃｏｎ Ｄｉｏｘｉｄｅ；ＳｉＯ２）物質が用いられており、高アスペクト比構造を埋めている。これをギャップ充填（Ｇａｐ－Ｆｉｌｌｉｎｇ）工程という。
【0005】
しかし、従来の方法によって高アスペクト比構造をギャップ充填するとき、構造の内部にボイド（Ｖｏｉｄ）又はシーム（Ｓｅａｍ）が発生する可能性があり、これは素子性能を低下させる欠陥の原因になる。このような、ボイドとシームの発生は、高アスペクト比構造の入口でのオーバーハング（Ｏｖｅｒｈａｎｇ）によって引き起こされることが知られている。
【0006】
従来、高アスペクト比構造のギャップ充填のために様々な技術が知られている。液体源（Ｌｉｑｕｉｄ Ｓｏｕｒｃｅ）を用いるスピンコート（Ｓｐｉｎ－Ｃｏａｔｉｎｇ）法、前駆体の流動性特性を用いた流動性堆積（Ｆｌｏｗａｂｌｅ Ｄｅｐｏｓｉｔｉｏｎ；Ｆ－ＣＶＤ）、原子層堆積方式（ＡＬＤ）がある。このとき、原子層堆積方式は、熱処理（Ｔｈｅｒｍａｌ）方式とプラズマ（Ｐｌａｓｍａ）を用いた方式がある。
【0007】
このとき、スピンコート法は、液体源をウエハ表面に堆積した後、優れた誘電体（Ｄｉｅｌｅｃｔｒｉｃ）特性を有する酸化ケイ素（ＳｉＯ２）を得るためには、後続に８００℃以上の高温蒸気熱処理工程が必要である。このような高温熱処理工程は、３の（ｄ）の高アスペクト比構造における素子性能の低下を引き起こす。
【0008】
また、Ｆ－ＣＶＤ法は、流体前駆体を用いてギャップ充填を行った後、後続の硬化（Ｃｕｒｉｎｇ）工程を通じて優れた誘電体特性を有する酸化ケイ素（ＳｉＯ２）に変える。このとき、硬化工程には、７００℃以上の高温熱処理工程が必要であり、これは素子性能の低下を引き起こす。
【0009】
また、ＡＬＤは、原子層堆積方式を用いており、原子層堆積方式にはサーマル原子層堆積（Ｔｈｅｒｍａｌ ＡＬＤ）とプラズマ強化原子層堆積（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＡＬＤ；ＰＥ－ＡＬＤ）がある。サーマル法は、同様に高温の工程が求められ、プラズマ強化法の場合は、比較的低温の工程が可能であるが、高アスペクト比の入口でオーバーハングが生じるという問題がある。
【0010】
これは、構造の内部のボイド又はシームを生じ、オーバーハングの原因は、構造のボトム（Ｂｏｔｔｏｍ）又は側面（Ｓｉｄｅ－ｗａｌｌ）よりも入口での堆積率が速いため発生する。
【0011】
このとき、前記堆積率が速い理由は、反応（Ｒｅａｃｔｉｏｎ）に用いられるイオン（Ｉｏｎ）とラジカル（Ｒａｄｉｃａｌ）などの反応種の濃度が高いためである。このようなオーバーハング問題を解決するために、堆積－エッチング－堆積を繰り返すさらなる工程が求められ、これによる低い処理量は低い生産性の原因となっている。
従って、高アスペクト比の半導体構造物のギャップを埋めるために依然として多くの課題が残っている。
従って、高アスペクト比の半導体構造物のギャップを埋めるために依然として多くの課題が残っている。
【発明の概要】
【発明が解決しようとする課題】
【0012】
本発明が達成しようとする技術的課題は、高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積装置、及びその製造方法を提供することである。
【0013】
本発明が達成しようとする技術的課題は、上述の技術的課題に制限されず、言及されていないまた他の技術的課題は、以下の記載から本発明が属する技術分野における通常の知識を有する者に明確に理解される。
【課題を解決するための手段】
【0014】
上記技術的課題を達成するために、本発明の一実施例は、高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法を提供する。
【0015】
本発明の一実施例による前記高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法は、反応チャンバに高アスペクト比構造が形成された基板を投入する第１のステップと、
前記高アスペクト比構造が形成された基板に前駆体ガスを投入して前記前駆体ガスを前記基板に吸着させる第２のステップと、
前記反応チャンバの内部にプロセスガスを供給し、ソースＲＦ電力をパルス状又は非パルス状で印加して前記基板上部の反応空間にプラズマを生じ、バイアスＲＦ電力をパルス状で印加する第３のステップと、
前記パルス状又は非パルス状のソースＲＦ電力、及びパルス状のバイアスＲＦ電力のオン・オフを制御する第４のステップと、を含んでもよい。
前記高アスペクト比構造が形成された基板に前駆体ガスを投入して前記前駆体ガスを前記基板に吸着させる第２のステップと、
前記反応チャンバの内部にプロセスガスを供給し、ソースＲＦ電力をパルス状又は非パルス状で印加して前記基板上部の反応空間にプラズマを生じ、バイアスＲＦ電力をパルス状で印加する第３のステップと、
前記パルス状又は非パルス状のソースＲＦ電力、及びパルス状のバイアスＲＦ電力のオン・オフを制御する第４のステップと、を含んでもよい。
【0016】
また、本発明の一実施例によると、前記第２のステップと第３のステップとの間に、パージ（Ｐｕｒｇｅ）を行うステップをさらに含んでもよい。
【0017】
また、本発明の一実施例によると、前記第４のステップにおいて、前記パルス状又は非パルス状のソースＲＦ電力を同一の電力で継続的に印加し、パルス状のバイアスＲＦ電力をオン・オフ状態で印加してもよい。
【0018】
また、本発明の一実施例によると、請求項３において、前記パルス状のバイアスＲＦ電力のオン・オフ時におけるパルスデューティ比（Ｄｕｔｙ ｒａｔｉｏ）は、１％～１００％であってもよい。また、パルス周波数（Ｐｕｌｓｅ ｆｒｅｑｕｅｎｃｙ）の場合、５００Ｈｚ～５０ｋＨｚであってもよい。
【0019】
また、本発明の一実施例によると、前記第４のステップにおいて、前記パルス状又は非パルス状のソースＲＦ電力を同一の強度で継続的に印加し、パルス状のバイアスＲＦ電力を強度を調節して継続的に印加してもよい。
【0020】
また、本発明の一実施例によると、前記第４のステップにおいて、前記パルス状又は非パルス状のソースＲＦ電力を強度を調節して継続的に印加し、パルス状のバイアスＲＦ電力を強度を調節して継続的に印加してもよい。
【0021】
また、本発明の一実施例によると、前記第４のステップにおいて、前記パルス状又は非パルス状のソースＲＦ電力をオン・オフ状態で印加し、パルス状のバイアスＲＦ電力をオン・オフ状態で印加してもよい。
【0022】
また、本発明の一実施例によると、前記第４のステップにおいて、前記パルス状又は非パルス状のソースＲＦ電力とパルス状のバイアスＲＦ電力が同時に印加されてもよく、同時に遮断されてもよい。
【0023】
また、本発明の一実施例によると、前記第４のステップにおいて、前記パルス状又は非パルス状のソースＲＦ電力が印加される際は、パルス状のバイアスＲＦ電力が遮断され、前記パルス状のソースＲＦ電力が遮断される際は、パルス状のバイアスＲＦ電力が印加されてもよい。
【0024】
また、本発明の一実施例によると、前記バイアスＲＦ電力は、プロセス装置によって５Ｗ～５００Ｗが印加されてもよい。
【0025】
また、本発明の一実施例によると、前記第４のステップにおいて、高アスペクト比構造の内部に堆積用プロセスガスによる堆積物が充填される場合、前記パルス状のソースＲＦ電力及び前記パルス状のバイアスＲＦ電力の印加を停止してもよい。
【0026】
また、本発明に一実施例によると、バイアスＲＦ電力に加えて、追加の電源装置をさらに含んで電力を印加してもよい。
【0027】
また、本発明の一実施例によると、前記高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法は０℃～５００℃の温度で行われてもよい。
【0028】
上記技術的課題を達成するために、本発明の他の実施例は、高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積装置を提供する。
【0029】
本発明の一実施例による前記高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積装置は、一定の反応空間を形成する反応チャンバと、前記反応チャンバの内部に設けられ、基板が置かれる基板載置台と、前記基板載置台の上部に前駆体及びプロセスガスを噴射するガス噴射部と、前記反応チャンバの上部に設けられ、ガス噴射部と接続されるソース用ＲＦプラズマ発生部と、前記反応チャンバの下部に設けられ、基板載置台と接続され、バイアスＲＦ電力を供給するバイアスＲＦ電源部と、前記ソース用ＲＦプラズマ発生部のソースＲＦ電力と前記バイアスＲＦ電源部のバイアスＲＦ電力のオン・オフを制御する制御部と、を含んでもよい。
【0030】
また、本発明の一実施例によると、前記ソース用ＲＦプラズマ発生部は、プラズマ発生源にインピーダンス整合されたＲＦ電力を供給するＲＦ電源と、ガス供給部と前記ＲＦ電源との間に接続されるパルスＲＦと、を含んでもよい。
【0031】
また、本発明の一実施例によると、前記バイアスＲＦ電源部は、基板載置台にインピーダンス整合されたバイアスＲＦ電力を供給するバイアスＲＦ電源と、前記基板載置台と前記バイアスＲＦ電源との間に接続されるパルスＲＦと、を含んでもよい。
【発明の効果】
【0032】
本発明の一実施例による高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法は、４０：１以上の高アスペクト比構造において、堆積と同時に入口のオーバーハングを除去するだけでなく、ボトムアップ(Ｂｏｔｔｏｍ－ｕｐ)堆積を向上させることでボイドとシームが除去されるようにギャップ充填を行うことができる効果がある。
【0033】
従って、別途の熱処理工程を省略可能であり、堆積－エッチング－堆積のような複雑な工程が必要でないため、半導体素子の製造における生産効率を向上させることができる。
【0034】
また、従来のＡＬＤ法ではギャップ充填が困難であったネガティブボウ構造（Ｎｅｇａｔｉｖｅ Ｂｏｗ Ｐｒｏｆｉｌｅ）を有する高アスペクト比構造でも、ボイドとシームが除去されるようにギャップ充填が可能である。よって、様々な構造が求められいる次世代装置にも本発明を適用することができる。
【0035】
また、本発明はこのようなオーバーハングを除去するためにバイアス電力（Ｂｉａｓ Ｐｏｗｅｒ）を用い、前記バイアス電力はパルス状になることを特徴とする。
【0036】
前記バイアスのパルス化により、高アスペクト比構造の入口でオーバーハングを効果的に除去するだけでなく、構造の内部のボイドとシームを除去することができ、構造のボトムから上に向かって堆積することができる、ボトムアップ工程が可能であるという効果がある。
【0037】
本発明の効果は上記の効果に限定されるものでなく、本発明の詳細な説明又は特許請求の範囲に記載された発明の構成から推論可能な全ての効果を含む。
【図面の簡単な説明】
【0038】
【図1】本発明の一実施例による高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法を示すフローチャートである。
【図2】本発明の一実施例による高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積装置を示す模式図である。
【図3】本発明の一実施例による高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法によって堆積された結果を示す模式図である。
【図4】実験例１の結果を示すＳＥＭ画像である。
【図5】実験例２の結果を示すＳＥＭ画像である。
【図6】実施例１の結果を示すグラフである。
【図7】実施例２の結果を示すグラフである。
【図8】実施例３の結果を示すグラフである。
【図9】実施例４の結果を示すグラフである。
【図10】実施例５の結果を示すグラフである。
【図11】実施例６の結果を示すグラフである。
【図12】実施例７の結果を示すグラフである。
【図13】実施例８の結果を示すグラフである。
【図14】実施例９の結果を示すグラフである。
【図15】実施例１０の結果を示すグラフである。
【図16】実施例１１の結果を示すグラフである。
【図17】実施例１２の結果を示すグラフである。
【図18】実施例１３の結果を示すグラフである。
【図19】実施例１４の結果を示すグラフである。
【図20】実施例１５の結果を示すグラフである。
【図21】実施例１６の結果を示すグラフである。
【図22】実施例１７の結果を示すグラフである。
【図23】実施例１８の結果を示すグラフである。
【図24】実施例１９の結果を示すグラフである。
【図25】実施例２０の結果を示すグラフである。
【図26】実施例２１の結果を示すグラフである。
【発明を実施するための形態】
【0039】
以下、添付の図面を参照して本発明を説明する。しかし、本発明は様々な異なる形態で実施されてもよく、従って、本明細書で説明する実施例に限定されるものではない。また、本発明を図面で明確に説明するために、説明に関係のない部分は省略し、明細書全体を通じて同様の部分には同様の図面符号を付す。
明細書全体において、ある部分が他の部分と「連結（接続、接触、結合）」されているというとき、これは「直接的に連結」されている場合だけでなく、それらの間にまた他の部材を置いて「間接的に連結」されている場合も含む。また、ある部分がある構成要素を「含む」というとき、これは特に反対の記載がない限り、他の構成要素を除外することを意味するのでなく、他の構成要素をさらに備えることができるということを意味する。
本明細書で使用した用語は、単に特定の実施例を説明するために使用され、本発明を限定することを意図するものでない。単数の表現は、文脈上明らかに別段の指示がない限り、複数の表現を含む。本明細書で、「含む」又は「有する」などの用語は、明細書に記載された特徴、数字、ステップ、動作、構成要素、部品又はこれらを組み合わせたものが存在することを指定しようとするものであり、１つ又はそれ以上の他の特徴、数字、ステップ、動作、構成要素、部品又はこれらを組み合わせたものなどの存在又は付加の可能性を予め排除するものでない。
明細書全体において、ある部分が他の部分と「連結（接続、接触、結合）」されているというとき、これは「直接的に連結」されている場合だけでなく、それらの間にまた他の部材を置いて「間接的に連結」されている場合も含む。また、ある部分がある構成要素を「含む」というとき、これは特に反対の記載がない限り、他の構成要素を除外することを意味するのでなく、他の構成要素をさらに備えることができるということを意味する。
本明細書で使用した用語は、単に特定の実施例を説明するために使用され、本発明を限定することを意図するものでない。単数の表現は、文脈上明らかに別段の指示がない限り、複数の表現を含む。本明細書で、「含む」又は「有する」などの用語は、明細書に記載された特徴、数字、ステップ、動作、構成要素、部品又はこれらを組み合わせたものが存在することを指定しようとするものであり、１つ又はそれ以上の他の特徴、数字、ステップ、動作、構成要素、部品又はこれらを組み合わせたものなどの存在又は付加の可能性を予め排除するものでない。
【0040】
以下、添付の図面を参考して本発明の実施例を詳しく説明する。
本発明の一実施例による高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法を説明する。
図１及び図３を参照して、高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法を説明する。
図１は、本発明の一実施例による高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法を示すフローチャートである。
本発明の一実施例による高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法を説明する。
図１及び図３を参照して、高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法を説明する。
図１は、本発明の一実施例による高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法を示すフローチャートである。
【0041】
図１を参照すると、本発明の一実施例による高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法は、反応チャンバに高アスペクト比構造のギャップが形成された基板を投入する第１のステップ（Ｓ１００）と、前記ギャップが形成された基板に前駆体ガスを投入して前記前駆体ガスを前記基板に吸着させる第２のステップ（Ｓ２００）と、前記反応チャンバの内部にプロセスガスを供給し、ソースＲＦ電力をパルス状又は非パルス状で印加して前記基板上部の反応空間にプラズマを生じ、バイアスＲＦ電力をパルス状で印加する第３のステップ（Ｓ３００）と、前記パルス状又は非パルス状のソースＲＦ電力、及びパルス状のバイアスＲＦ電力のオン・オフを制御する第４のステップ（Ｓ４００）と、を含んでもよい。
【0042】
このとき、ギャップが埋められるまで定まれたＡＬＤ Ｃｙｃｌｅ工程を繰り返してもよい。
また、第２のステップと第３のステップとの間に、チャンバのパージ（Ｐｕｒｇｅ）を行うステップをさらに含んでもよい。
また、第４のステップの後に、前駆体ガスが吸着された表面とプラズマ反応を完了し、チャンバをパージするステップをさらに含んでもよい。
また、第２のステップと第３のステップとの間に、チャンバのパージ（Ｐｕｒｇｅ）を行うステップをさらに含んでもよい。
また、第４のステップの後に、前駆体ガスが吸着された表面とプラズマ反応を完了し、チャンバをパージするステップをさらに含んでもよい。
【0043】
原子層堆積法（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）とは、単一原子層が化学的に付着する現象を用いたナノ薄膜堆積技術であり、基板上に酸化物又は金属薄膜を原子層の単位で堆積できるため、相対的に薄ら厚さで原子の構成を変化させて積層することができる特徴を有する。
【0044】
ＡＬＤ工程では、基板の表面環境を段階的に調節することで、自己飽和した単位原子膜原料を形成し、その表面で反応が行われる。自己飽和した原料の形成という特性によって、ＡＬＤによると、原子単位の厚さ調節が可能であり、原料前駆体の表面移動によって複雑な形状の表面を形成する場合でも均質な（ｃｏｎｆｏｒｍａｌ）薄膜の堆積を可能とする。また、ＡＬＤでは、気相反応（ｇａｓ ｐｈａｓｅ ｒｅａｃｔｉｏｎ）を最小化するため、粒子の形成を最小化することができ、堆積される薄膜の密度が高く、堆積温度が低下するという長所がある。
一番目のステップにおいて、反応チャンバにギャップが形成された基板を投入する第１のステップを含んでもよい。（Ｓ１００）
一番目のステップにおいて、反応チャンバにギャップが形成された基板を投入する第１のステップを含んでもよい。（Ｓ１００）
【0045】
本発明は、前記基板のパターンのアスペクト比（Ａｓｐｅｃｔ ｒａｔｉｏ）が４０：１のものを例としたが、これに限定されず、３０：１～５０：１の高いアスペクト比にも十分に適用することができる。
【0046】
また、本発明は、１０ｎｍ～２００ｎｍサイズのナノメートルレベルのパターンのギャップが形成された基板のギャップを埋めることができることを特徴とし、１０ｎｍ～２００ｎｍのサイズを逸脱したギャップの場合にも制限なく適用可能である。
【0047】
二番目のステップにおいて、前記ギャップが形成された基板に前駆体ガスを投入して前記前駆体ガスを前記基板に吸着させる第２のステップを含んでもよい。（Ｓ２００）
【0048】
本発明で投入される前駆体ガスは、Ｓｉｌａｎｅ、ＴＥＯＳ、ＤＩＰＡＳ、ＢＤＥＡＳ、ＴＤＭＡＳ、ＤＣＳ、ＢＴＢＡＳ、３の（ｄ）ＭＡＳ、ＴＳＡ、ＮＰＳ、ＤＳＢＡＳ、ＰＣＤＳ又はＨＣＤＳなどのＳｉが含まれたＳｉ前駆体群より選択された１つ以上を含んでもよく、堆積しようとする物質層の種類によって変わるため、上述した例に限定されない。
【0049】
例えば、前記前駆体はＤＩＰＡＳであってもよい。前駆体がＤＩＰＡＳの場合、原子層堆積法によってＯ２、ＮＯ、Ｎ２Ｏ、Ｈ２Ｏのように酸素が含まれて構成された反応ガス（ｇａｓ）群より選択された１つ以上が含まれる場合、ＳｉＯ２薄膜を形成することができる。
【0050】
また、例えば、タングステン（Ｗ）とチタン（Ｔｉ）のような金属系の前駆体、又はハフニウム（Ｈｆ）など誘電体系の前駆体が含まれた前駆体ガスを含んでもよい。
【0051】
前記前駆体が金属粉末の表面に原子層として堆積されると、自己制限的反応（Ｓｅｌｆ－ｌｉｍｉｔｉｎｇ ｒｅａｃｔｉｏｎ）により前駆体が多く供給されてもこれ以上反応しなくなる。
また、前記前駆体が吸着された後、不活性ガスを注入して未吸着の前駆体を排出するパージ（ｐｕｒｇｅ）ステップを含んでもよい。
前記不活性ガスは、アルゴン（Ａｒ）、窒素（Ｎ２）、ヘリウム（Ｈｅ）などのガスであってもよいが、これらに制限されない。
例えば、前記不活性ガスは、アルゴン（Ａｒ）であってもよい。
前記アルゴンガスは、例えば、１０秒間３０ｓｃｃｍの速度で注入されてもよい。
前記不活性ガスを用いてパージを行うことで、化学吸着していない前駆体物質を除去してもよい。
また、前記前駆体が吸着された後、不活性ガスを注入して未吸着の前駆体を排出するパージ（ｐｕｒｇｅ）ステップを含んでもよい。
前記不活性ガスは、アルゴン（Ａｒ）、窒素（Ｎ２）、ヘリウム（Ｈｅ）などのガスであってもよいが、これらに制限されない。
例えば、前記不活性ガスは、アルゴン（Ａｒ）であってもよい。
前記アルゴンガスは、例えば、１０秒間３０ｓｃｃｍの速度で注入されてもよい。
前記不活性ガスを用いてパージを行うことで、化学吸着していない前駆体物質を除去してもよい。
【0052】
三番目のステップにおいて、前記反応チャンバの内部にプロセスガスを供給し、ソースＲＦ電力をパルス状又は非パルス状で印加して前記基板上部の反応空間にプラズマを生じ、バイアスＲＦ電力をパルス状で印加する第３のステップを含んでもよい（Ｓ３００）。
前記プロセスガス（Ｐｒｏｃｅｓｓ ｇａｓ）は、堆積しようとする物質層の種類によって変わり得る。
前記プロセスガス（Ｐｒｏｃｅｓｓ ｇａｓ）は、堆積しようとする物質層の種類によって変わり得る。
【0053】
例えば、本発明の工程に用いられるプロセスガスの例として、酸化膜（ＳｉＯ２ ｆｉｌｍ）工程のプロセスガスは、Ｏ２、ＮＯ、Ｎ２Ｏ、Ｈ２Ｏのように酸素が含まれて構成されたガス群より選択された１つ以上を含んでもよいが、酸素を含んで酸化膜を形成できる特性を有する物質であればいずれも使用可能である。
【0054】
また、窒化膜（ＳｉｘＮｙ）工程のプロセスガスは、Ｎ２、ＮＯ、Ｎ２Ｏ、ＮＨ３、のように窒素が含まれて構成されたガス群より選択された１つ以上を含んでもよいが、窒素を含んで窒化膜を形成できる特性を有する物質であればいずれも使用可能である。
従って、プロセスガスは、堆積しようとする物質層の種類によって変わるので、上述した例に限定されない。
従って、プロセスガスは、堆積しようとする物質層の種類によって変わるので、上述した例に限定されない。
【0055】
このとき、本発明はＳｉ系前駆体を用いた工程である場合は、前記プロセスガスはＯ２又はＮＨ３であってもよく、プロセスガスがＯ２の場合は、原子層堆積法によってＳｉＯ２薄膜を形成してもよく、プロセスガスがＮＨ３の場合は、原子層堆積法によってＳｉ３Ｎ４薄膜を形成してもよい。
また、場合によっては、混合ガスの効果を示すことができる他の元素が含まれてもよい。
また、場合によっては、混合ガスの効果を示すことができる他の元素が含まれてもよい。
【0056】
例えば、Ｓｉ系前駆体を用いた工程である場合は、ＳｉＯＮのような薄膜を堆積するとき、Ｏ２、ＮＯ、Ｎ２Ｏ、Ｈ２Ｏのように酸素が含まれて構成されたガス群より選択された１つ以上を含んでもよく、同時に、窒素が含まれたＮＨ３、Ｎ２、ＮＯ、Ｎ２Ｏのようなガスが含まれて混合又は添加されてもよい。
【0057】
また、プラズマの発生に寄与する補助的な役割として、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅなどのような非活性ガスが含まれてもよい。このような非活性ガスは、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）効果を伴うことによって、その効果を補助することもできる。
【0058】
このとき、本発明の一実施例によるソースＲＦ電力は、パルス状又は非パルス状で印加することができ、前記基板上部の反応空間にプラズマを発生することを特徴とする。
【0059】
また、前記ソースＲＦ電力は、プラズマを発生するＲＦ電力（Ｓｏｕｒｃｅ）と、供給されたＲＦを介して負のＤＣ（Ｎｅｇａｔｉｖｅ ＤＣ）を発生できるＲＦ電力（Ｂｉａｓ）とから構成された装備によって印加されてもよい。
【0060】
このとき、ＲＦ電力は、容量結合プラズマ（Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ、ＣＣＰ）、誘導結合プラズマ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ、ＩＣＰ）の形態であってもよく、その他プラズマを発生できるマイクロ波プラズマ（Ｍｉｃｒｏｗａｖｅ Ｐｌａｓｍａ）、ＥＣＲプラズマ形態のプラズマ源も可能である。
このとき、前記ＣＣＰ形態の場合、ＲＦ電力がＲＦ電力のような電極に電源装置が接続された形態であってもよい。
このとき、前記ＣＣＰ形態の場合、ＲＦ電力がＲＦ電力のような電極に電源装置が接続された形態であってもよい。
【0061】
また、前記ＲＦ電力は、このように様々なプラズマ発生構造からなってもよく、パルス状で印加するプラズマ（Ｐｕｌｓｅｄ Ｐｌａｓｍａ）の形態も含むなど、限定されない。
また、本発明は、ソースＲＦ電力を印加する同時にバイアス（Ｂｉａｓ）電力を印加してもよい。
前記パルス状のバイアス電力は、基板に直接接続されて供給されてもよい。
また、本発明は、ソースＲＦ電力を印加する同時にバイアス（Ｂｉａｓ）電力を印加してもよい。
前記パルス状のバイアス電力は、基板に直接接続されて供給されてもよい。
【0062】
このとき、前記バイアス電力をパルス化（Ｐｕｌｓｉｎｇ）することで、パルスが遮断されている（Ｐｕｌｓｅ Ｏｆｆ）間、電荷の蓄積（Ｃｈａｒｇｉｎｇ）の減少によって反応性イオンを高アスペクト比構造の内部に深く効率的に供給することができる。
【0063】
また、前記パルス化によってラジカル反応種の拡散が増大し、これによって、高アスペクト比構造の入口（Ｏｐｅｎｉｎｇ）と内部のボトムとの堆積率の差を減少させることで、オーバーハングの発生を防止することができる。
【0064】
また、バイアス（Ｂｉａｓｉｎｇ）の効果によって、高アスペクト比の入口は、スパッタリングされ、入口の拡大（Ｅｎｌａｒｇｅｍｅｎｔ）を一定に維持することができる。
これにより、高アスペクト比構造のボトムから堆積が行われる、ボトムアップ堆積が（Ｂｏｔｔｏｍ－Ｕｐ Ｄｅｐｏｓｉｔｉｏｎ）が可能となる。
これにより、高アスペクト比構造のボトムから堆積が行われる、ボトムアップ堆積が（Ｂｏｔｔｏｍ－Ｕｐ Ｄｅｐｏｓｉｔｉｏｎ）が可能となる。
【0065】
このとき、前記ＲＦパワー（Ｓｏｕｒｃｅ）の周波数（ｆｒｅｑｕｅｎｃｙ）と、前記ＲＦパワー（Ｂｉａｓ）の周波数は、４００ｋＨｚ～３００ＭＨｚであってもよく、各プラズマを形成する役割とバイアスを形成する役割を行うものであれば、その周波数は制限されない。
【0066】
ただし、例えば、プラズマを形成する役割をするＲＦパワー（Ｓｏｕｒｃｅ）の周波数は、ＣＣＰ形態の場合、１３．５６ＭＨｚ、２７．１２ＭＨｚ、６０ＭＨｚ、１００ＭＨｚの相対的に高い周波数が好ましい場合があり、ＲＦパワー（Ｂｉａｓ）の周波数は、４００ｋＨｚ、２ＭＨｚ、１３．５６ＭＨｚの相対的に低い周波数が好ましい場合がある。
【0067】
また、本発明はソース及びバイアス電源装置に加えて、他の追加のパルス状の電源装置を組み合わせてもよく、これはＲＦ電源装置を制限することなく、プラズマの状態を変えることができる、関連する電源装置と組み合わせて効果を示すことができることを特徴とする。
【0068】
四番目のステップにおいて、前記パルス状又は非パルス状のソースＲＦ電力、及びパルス状のバイアスＲＦ電力のオン・オフを制御する第４のステップを含んでもよい。（Ｓ４００）
【0069】
本発明は、前記パルス状又は非パルス状のソースＲＦ電力、及びパルス状のバイアスＲＦ電力のオン・オフ状態を制御して様々なパルス化手法を提案することができる。
【0070】
例えば、パルス状又は非パルス状のソースＲＦ電力を同一の強度で継続的に印加し、パルス状のバイアスＲＦ電力をオン・オフ状態で印加し、前記パルス状のソースＲＦ電力が遮断される場合、パルス状のバイアスＲＦ電力も同時に遮断されるか、又は同時に遮断されなくてもよい。
【0071】
また、パルス状又は非パルス状のソースＲＦ電力をオン・オフ状態で印加し、パルス状のバイアスＲＦ電力をオン・オフ状態で印加して前記パルス状のソースＲＦ電力が遮断される場合、パルス状のバイアスＲＦ電力も同時に遮断されるか、又は同時に遮断されなくてもよい。
【0072】
また、本発明の一実施例によると、バイアスＲＦ電力に加えて、追加のパワーを印加してソースＲＦ電力又はバイアスＲＦ電力と周波数が異なる、その異なる周波数の効果を同時に得ることができる電源装置をさらに含んで電力を印加してもよい。
前記追加の電源装置は、ＲＦ周波数によって制限されず、その効果があるのでれば、ＤＣ電力やＡＣ電力が含まれてもよい。
前記追加の電源装置は、ＲＦ周波数によって制限されず、その効果があるのでれば、ＤＣ電力やＡＣ電力が含まれてもよい。
【0073】
また、ソース及びバイアス電源装置に加え、他の追加の電源装置を組み合わせた場合、それぞれの電源装置の印加及び遮断を調節したパルス化手法が適用されてもよい。
【0074】
このとき、前記パルス化を行う場合、電源のＯｆｆ段階で完全に電源をオフにするのではなく、低いパワーを供給することも含まれ、その効果と共に組み合わせてもよい。
上述した例は、実施例１から実施例２１に詳しく示されており、様々な高度なパルス化（Ａｄｖａｎｃｅｄ Ｐｕｌｓｉｎｇ）手法と共に組み合わせてもよい。
図３は、本発明の一実施例による高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法によって堆積された結果を示す模式図である。
上述した例は、実施例１から実施例２１に詳しく示されており、様々な高度なパルス化（Ａｄｖａｎｃｅｄ Ｐｕｌｓｉｎｇ）手法と共に組み合わせてもよい。
図３は、本発明の一実施例による高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法によって堆積された結果を示す模式図である。
【0075】
上記図３の（a）は、高アスペクト比の半導体構造物に堆積が行われていない状態であり、図３の（b）は、高アスペクト比の半導体構造物にＡＬＤ法によってソースＲＦ電力が印加された状態を示し、図３の（ｃ）は、高アスペクト比の半導体構造物にＡＬＤ法によってバイアスＲＦ電力が印加された状態を示し、図３の（ｄ）は、高アスペクト比の半導体構造物にＡＬＤ法によって高いバイアスＲＦ電力が印加された状態を示し、図３の（ｅ）は、高アスペクト比の半導体構造物にＡＬＤ法によってパルス状のバイアスＲＦ電力が印加された状態を示す。
【0076】
上記図３を参照すると、パルス状のバイアスＲＦ電力が印加される際に、ボイド、シーム、及びオーバーハングが形成されず、内部のギャップが埋められたことを確認することができる。
【0077】
これによって、本発明の一実施例による高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法は、４０：１以上の高アスペクト比構造において、堆積と同時に入口のオーバーハングを除去するだけでなく、ボトムアップ堆積を向上させることで、ボイド及びシームが除去されるようにギャップ充填を行うことができるという効果がある。
【0078】
本発明の他の実施例による高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積装置を説明する。
図２は、本発明の一実施例による高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積装置を示す模式図である。
図２は、本発明の一実施例による高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積装置を示す模式図である。
【0079】
図２を参照すると、本発明の一実施例による高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積装置は、一定の反応空間を形成する反応チャンバ１００と、前記反応チャンバの内部に設けられ、基板が置かれる基板載置台１１０と、前記基板載置台の上部に前駆体及びプロセスガスを噴射するガス噴射部２００と、前記反応チャンバの上部に設けられ、ガス噴射部と接続されるソース用ＲＦプラズマ発生部３００と、前記反応チャンバの下部に設けられ、基板載置台と接続され、バイアスＲＦ電力を供給するバイアスＲＦ電源部４００と、前記ソース用ＲＦプラズマ発生部のソースＲＦ電力と前記バイアスＲＦ電源部のバイアスＲＦ電力のオン・オフを制御する制御部５００と、を含んでもよい。
【0080】
このとき、前記ソース用ＲＦプラズマ発生部は、前記プラズマ発生源にインピーダンス整合されたＲＦ電力を供給するＲＦ電源と、ガス供給部と前記ＲＦ電源との間に接続されるパルスＲＦと、を含んでもよい。
【0081】
本発明の一実施例によるＡＬＤ装置は、基板載置台に接続するバイアスＲＦ電源部と前記バイアス用マッチング回路との間にバイアスＲＦ電源から供給される信号を受けてパルス（Ｐｕｌｓｅ）に変化させるパルスＲＦが設けられることを特徴とする。
【0082】
このとき、前記バイアスＲＦ電源部は、基板載置台にインピーダンス整合されたバイアスＲＦ電力を供給するバイアスＲＦ電源と、前記基板載置台と前記バイアスＲＦ電源との間に接続されるパルスＲＦと、を含んでもよい。
【0083】
本発明の実施例による原子層堆積装置は、基板載置台に接続するバイアスＲＦ電源とバイアス用マッチング回路との間にバイアスＲＦ電源から供給される信号を受けてパルスに変化させるパルスＲＦが設けられている。
このようにパルスＲＦを設けると、バイアスＲＦ電源から出力されるＲＦ電力がパルスに変換され、バイアスマッチング回路を経て基板載置台に印加される。
前記基板載置台に印加されるバイアスＲＦ電力がパルスＲＦによって周期的にバイアスＲＦオン（Ｏｎ）状態又はバイアスＲＦオフ（Ｏｆｆ）状態になる。
このようにパルスＲＦを設けると、バイアスＲＦ電源から出力されるＲＦ電力がパルスに変換され、バイアスマッチング回路を経て基板載置台に印加される。
前記基板載置台に印加されるバイアスＲＦ電力がパルスＲＦによって周期的にバイアスＲＦオン（Ｏｎ）状態又はバイアスＲＦオフ（Ｏｆｆ）状態になる。
【0084】
このとき、バイアスＲＦオン（Ｏｎ）状態では、イオンが瞬間的に加速されて基板ｗに入射するイオンの量が増加し、バイアスＲＦオフ状態では、イオンが加速されず基板ｗに加速されるイオンの量がほとんどなくなる。
【0085】
バイアスＲＦオン状態では、基板ｗのギャップ内部と開口部に加速度の高いイオンが入射して堆積が活発に行われ、これはギャップ内部の圧力を増加し、ギャップ内部に入射するイオンの数を減少させる。
【0086】
一方、バイアスＲＦオフ状態では、基板ｗに加速されるイオンの量がほとんどなく、ギャップ開口部の圧力が低くなるため、ギャップ内部の副産物が外部に排出される。
【0087】
以下、製造例及び実験例を通じて本発明をさらに詳しく説明する。これらの製造例及び実験例は単に本発明を例示するためのものであり、本発明の範囲がこれらの製造例及び実験例によって限定されるものでない。
製造例１：高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法によるギャップが埋められた高アスペクト比の半導体素子の製造［図５］
まず、６０ｎｍ、１００ｎｍのギャップを有するパターンが形成された半導体基板を反応チャンバに投入した。
製造例１：高アスペクト比の半導体構造物のギャップを埋めるための原子層堆積方法によるギャップが埋められた高アスペクト比の半導体素子の製造［図５］
まず、６０ｎｍ、１００ｎｍのギャップを有するパターンが形成された半導体基板を反応チャンバに投入した。
【0088】
次いで、前記ギャップが形成された半導体基板にＤＩＰＡＳ前駆体ガスを、チャンバ圧力２Ｔｏｒｒ、基板温度２００℃の条件で１秒間投入して前記前駆体ガスを前記基板に吸着させた。
次いで、未吸着の前駆体を排出するパージを５秒間行った。
次いで、未吸着の前駆体を排出するパージを５秒間行った。
【0089】
次いで、前記反応チャンバの内部にＡｒガスとＯ２ガス物質で構成されたプロセスガスをそれぞれ流量５００ｓｃｃｍの速度で供給し、ソースＲＦ電力が１０００Ｗである６０ＭＨｚ ＲＦ電力で上部電極に電源を供給して反応空間にプラズマを生じ、バイアスＲＦ電力が４０Ｗである４００ｋＨｚ ＲＦ電力で下部電極にパルス状で電源を印加した。
【0090】
このとき、前記パルス状のバイアスＲＦ電力のオン・オフの具体的な制御方法は、下記［実験例２］で詳しく後述する。
次いで、未吸着の前駆体を排出するパージを５秒間行った。
次いで、未吸着の前駆体を排出するパージを５秒間行った。
【0091】
このような１サイクルの形で工程を行い、特にソースＲＦ電力及びパルス状のバイアスＲＦ電力のオン・オフを制御してギャップが埋められた高アスペクト比の半導体素子製造した。
【0092】
製造例２
上記製造例１より応用したものであり、追加のパルスＲＦ電源装置をさらに含み、バイアスパルス電力に基づくその他ＲＦ制御方式を応用して、その効果が組み合わせられた状態で改善した工程を提示できることを、下記の実施例１から実施例２１に示す。
上記製造例１より応用したものであり、追加のパルスＲＦ電源装置をさらに含み、バイアスパルス電力に基づくその他ＲＦ制御方式を応用して、その効果が組み合わせられた状態で改善した工程を提示できることを、下記の実施例１から実施例２１に示す。
【0093】
実施例１
図６は、実施例１の結果を示すグラフである。
図６は、実施例１の結果を示すグラフである。
【0094】
上記図６を参照すると、パルス状のソースＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力で同一に継続的に印加し、パルス状のバイアスＲＦ電力を、バイアスを形成できる強度でオン・オフ時におけるパルスデューティ比が１％～１００％になるようにして印加した。
前記パルスデューティ比は、パルス作動時間（Ｐｕｌｓｅ Ｏｎ Ｔｉｍｅ）／全体作動時間（Ｔｏｔａｌ Ｔｉｍｅ）を意味する。
前記パルスデューティ比は、パルス作動時間（Ｐｕｌｓｅ Ｏｎ Ｔｉｍｅ）／全体作動時間（Ｔｏｔａｌ Ｔｉｍｅ）を意味する。
【0095】
実施例２
図７は、実施例２の結果を示すグラフである。
図７は、実施例２の結果を示すグラフである。
【0096】
上記図７を参照すると、前記パルス状のソースＲＦ電力を、プラズマを発生する役割として一定の強度で同一に継続的に印加し、パルス状のバイアスＲＦ電力を継続的に印加するが、バイアスを形成できる－５０Ｖの強度からバイアスを形成できる－５０Ｖ以下の強度に電力を繰り返して調節した。
【0097】
実施例３
図８は、実施例３の結果を示すグラフである。
図８は、実施例３の結果を示すグラフである。
【0098】
上記図８を参照すると、前記パルス状のソースＲＦ電力を、プラズマを発生する役割として一定の強度で同一に継続的に印加し、パルス状のバイアスＲＦ電力を、バイアスを形成できる強度でオン・オフ時におけるパルスデューティ比が１％～１００％になるようにして印加し、追加のＲＦ電源装置を追加の周波数による効果を示すことができる強度で同一に継続的に印加した。
【0099】
実施例４
図９は、実施例４の結果を示すグラフである。
図９は、実施例４の結果を示すグラフである。
【0100】
上記図９を参照すると、前記パルス状のソースＲＦ電力を、プラズマを発生する役割として一定の強度で同一に継続的に印加し、パルス状のバイアスＲＦ電力を継続的に印加するが、バイアスを形成できる－５０Ｖの強度からバイアスを形成できる－５０Ｖ以下の強度に電力を繰り返して調節し、追加のＲＦ電源装置を追加の周波数による効果を示すことができる強度で同一に継続的に印加した。
【0101】
実施例５
図１０は、実施例５の結果を示すグラフである。
図１０は、実施例５の結果を示すグラフである。
【0102】
上記図１０を参照すると、前記パルス状のソースＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度でオン・オフ時におけるパルスデューティ比を１％～１００％にして印加し、パルス状のバイアスＲＦ電力を、バイアスを形成できる－５０Ｖの強度でオン・オフ時におけるパルスデューティ比が１％～１００％になるように同時に印加した。
このとき、前記パルス状のソースＲＦ電力とパルス状のバイアスＲＦ電力が同時に印加され同時に遮断された。
このとき、前記パルス状のソースＲＦ電力とパルス状のバイアスＲＦ電力が同時に印加され同時に遮断された。
【0103】
実施例６
図１１は、実施例６の結果を示すグラフである。
図１１は、実施例６の結果を示すグラフである。
【0104】
上記図１１を参照すると、前記パルス状のソースＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度で同一に継続的に印加するが、ソースを形成できる－５０Ｖの高い強度からソースを形成できる－５０Ｖ以下の強度に電力を繰り返して調節し、パルス状のバイアスＲＦ電力を継続的に印加するが、バイアスを形成できる－５０Ｖの高い強度からバイアスを形成できる－５０Ｖ以下の低い強度に電力を繰り返して調節した。
このとき、前記パルス状のソースＲＦ電力とパルス状のバイアスＲＦ電力は、同時に高い電力が印加され、同時に低い電力が印加された。
このとき、前記パルス状のソースＲＦ電力とパルス状のバイアスＲＦ電力は、同時に高い電力が印加され、同時に低い電力が印加された。
【0105】
実施例７
図１２は、実施例７の結果を示すグラフである。
図１２は、実施例７の結果を示すグラフである。
【0106】
上記図１２を参照すると、前記パルス状のソースＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度でオン・オフ時におけるパルスデューティ比が１％～１００％になるようにし、パルス状のバイアスＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度でオン・オフ時におけるパルスデューティ比が１％～１００％になるようにして印加し、追加のプラズマ電力のパルスＲＦ電源装置を、プラズマを発生する役割として－５０Ｖの一定の電力の強度でオン・オフ時におけるパルスデューティ比が１％～１００％になるようにして印加した。
前記パルス状のソースＲＦ電力とパルス状のバイアスＲＦ電力、追加のパルスＲＦ電源装置が同時に印加され同時に遮断された。
前記パルス状のソースＲＦ電力とパルス状のバイアスＲＦ電力、追加のパルスＲＦ電源装置が同時に印加され同時に遮断された。
【0107】
実施例８
図１３は、実施例８の結果を示すグラフである。
図１３は、実施例８の結果を示すグラフである。
【0108】
上記図９を参照すると、前記パルス状のソースＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度で同一に継続的に印加するが、ソースを形成できる－５０Ｖの強度からソースを形成できる－５０Ｖの以下の強度に電力を繰り返して調節し、パルス状のバイアスＲＦ電力を継続的に印加するが、バイアスを形成できる－５０Ｖの強度からバイアスを形成できる－５０Ｖ以下の強度に電力を調節し、追加のプラズマ電力のパルスＲＦ電源装置を、プラズマを発生する役割として－５０Ｖの一定の電力の強度で繰り返して調節して印加した。
前記パルス状のソースＲＦ電力とパルス状のバイアスＲＦ電力、追加のパルスＲＦ電源装置は、同時に高い電力が印加され、同時に低い電力が印加された。
前記パルス状のソースＲＦ電力とパルス状のバイアスＲＦ電力、追加のパルスＲＦ電源装置は、同時に高い電力が印加され、同時に低い電力が印加された。
【0109】
実施例９
図１４は、実施例９の結果を示すグラフである。
図１４は、実施例９の結果を示すグラフである。
【0110】
上記図１４を参照すると、前記パルス状のソースＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度でオン・オフ時におけるパルスデューティ比が１％～１００％になるようにし、パルス状のバイアスＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度でオン・オフ時におけるパルスデューティ比が１％～１００％になるようにして印加した。
【0111】
前記パルス状のソースＲＦ電力が印加される際は、パルス状のバイアスＲＦ電力が遮断され、前記パルス状のソースＲＦ電力が遮断される際は、パルス状のバイアスＲＦ電力が印加された。
【0112】
実施例１０
図１５は、実施例１０の結果を示すグラフである。
図１５は、実施例１０の結果を示すグラフである。
【0113】
上記図１５を参照すると、前記パルス状のソースＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度で同一に継続的に印加するが、ソースを形成できる－５０Ｖの強度からソースを形成できる－５０Ｖ以下の低い強度に電力を繰り返して調節し、パルス状のバイアスＲＦ電力を継続的に印加するが、バイアスを形成できる高い強度からバイアスを形成できる低い強度に電力を調節し、追加のプラズマ電力のパルスＲＦ電源装置を、プラズマを発生する役割として一定の電力の強度で繰り返して調節して印加した。
【0114】
前記パルス状のソースＲＦ電力が高い強度で印加される際は、前記パルス状のソースＲＦ電力が低い強度で印加され、パルス状のソースＲＦ電力が低い強度で印加される際は、前記パルス状のソースＲＦ電力が高い強度で印加された。
【0115】
実施例１１
図１６は、実施例１１の結果を示すグラフである。
図１６は、実施例１１の結果を示すグラフである。
【0116】
上記図１６を参照すると、前記パルス状のソースＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度でオン・オフ時におけるパルスデューティ比が１％～１００％になるようにし、パルス状のバイアスＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度でオン・オフ時におけるパルスデューティ比が１％～１００％になるようにして印加し、追加のパルスＲＦ電源装置を追加の電力の役割として一定の電力の強度でオン・オフ時におけるパルスデューティ比が１％～１００％になるようにして印加した。
このとき、各ソースＲＦ電源装置、バイアスＲＦ電源装置、追加のＲＦ電源装置のデューティ比の合計は１００％である。
このとき、各ソースＲＦ電源装置、バイアスＲＦ電源装置、追加のＲＦ電源装置のデューティ比の合計は１００％である。
【0117】
前記パルス状のソースＲＦ電力が印加される際に、パルス状のバイアスＲＦ電力及び追加のパルスＲＦ電源装置が同時に遮断され、前記パルス状のバイアスＲＦ電力が印加される際に、パルス状のソースＲＦ電力及び追加のパルスＲＦ電源装置が同時に遮断され、印加されて同時に遮断され、前記追加のパルスＲＦ電源装置が印加される際に、パルス状のソースＲＦ電力及びパルス状のバイアスＲＦ電力が同時に遮断された。
【0118】
実施例１２
図１７は、実施例１２の結果を示すグラフである。
図１７は、実施例１２の結果を示すグラフである。
【0119】
上記図１７を参照すると、前記パルス状のソースＲＦ電力を、プラズマを発生する役割として－５０Ｖ電力の強度で同一に継続的に印加するが、ソースを形成できる－５０Ｖの高い強度からソースを形成できる－５０Ｖ以下の低い強度に電力を繰り返して調節し、パルス状のバイアスＲＦ電力を継続的に印加するが、バイアスを形成できる－５０Ｖの高い強度からバイアスを形成できる－５０Ｖ以下の低い強度に電力を調節し、追加のパルスＲＦ電源装置を追加のプラズマ電力のパルスＲＦ電源装置を、追加の電力の役割として一定の電力の強度で継続的に印加するが、プラズマを形成できる－５０Ｖの高い強度からプラズマを形成できる－５０Ｖ以下の低い強度に電力を繰り返して調節した。
各ソース、バイアス、追加のＲＦ電源装置の高い強度の電源装置がオンになった基準のデューティ比の合計は１００％である。
各ソース、バイアス、追加のＲＦ電源装置の高い強度の電源装置がオンになった基準のデューティ比の合計は１００％である。
【0120】
前記パルス状のソースＲＦ電力が高い強度で印加される際に、パルス状のバイアスＲＦ電力及び追加のパルスＲＦ電源装置が低い強度で印加され、前記パルス状のバイアスＲＦ電力が高い強度で印加される際に、パルス状のソースＲＦ電力及び追加のパルスＲＦ電源装置が低い強度で印加され、前記追加のパルスＲＦ電源装置が高い強度で印加される際に、パルス状のソースＲＦ電力及びパルス状のバイアスＲＦ電力が低い強度で印加された。
【0121】
実施例１３
図１８は、実施例１３の結果を示すグラフである。
図１８は、実施例１３の結果を示すグラフである。
【0122】
上記図１８を参照すると、前記パルス状のソースＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度でオン・オフ時におけるパルスデューティ比が１％～１００％になるようにし、パルス状のバイアスＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度でオン・オフ時におけるパルスデューティ比が１％～１００％になるようにして印加した。
【0123】
前記パルス状のソースＲＦ電力が印加される際に、パルス状のバイアスＲＦ電力がパルスデューティ比のオン時間の１％～１００％の時間だけ重なって印加された。
【0124】
実施例１４
図１９は、実施例１４の結果を示すグラフである。
図１９は、実施例１４の結果を示すグラフである。
【0125】
上記図１９を参照すると、前記パルス状のソースＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度でオン・オフ時におけるパルスデューティ比が１％～１００％になるようにし、パルス状のバイアスＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度でオン・オフ時におけるパルスデューティ比が１％～１００％になるようにして印加した。前記パルス状のソースＲＦ電力及びパルス状のバイアスＲＦ電力の両方は、パルスデューティ比中にＯｆｆ－ｔｉｍｅ－１（ｓｅｐａｒａｔｉｏｎ ｔｉｍｅ）を有することができる。Ｓｅｐａｒａｔｉｏｎ ｔｉｍｅは、ソースＲＦ電力とパルス状のバイアスＲＦ電力の両方がオフになる区間である。また、Ｏｆｆ－ｔｉｍｅ－２を有することができる。Ｏｆｆ－ｔｉｍｅ－２は、ソースＲＦ電力とパルス状のバイアスＲＦ電力の両方がオフになる区間である。
【0126】
実施例１５
図２０は、実施例１５の結果を示すグラフである。
図２０は、実施例１５の結果を示すグラフである。
【0127】
上記図２０を参照すると、前記パルス状のソースＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度でオン・オフ時におけるパルスデューティ比を１％～１００％にし、パルス状のバイアスＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度でオン・オフ時におけるパルスデューティ比を１％～１００％にして印加した。前記パルス状のソースＲＦ電力が１％～９９％まで先にオンになった後、バイアス電力パルスと一部の区間で重なり、また同時にオフになる。前記パルス状のソースＲＦ電力が印加される際に、パルス状のバイアスＲＦ電力がパルスデューティ比のオン開始時間の１％～１００％の時間だけ重なって印加された。
【0128】
実施例１６
図２１は、実施例１６の結果を示すグラフである。
図２１は、実施例１６の結果を示すグラフである。
【0129】
上記図２１を参照すると、前記パルス状のソースＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度でオン・オフ時におけるパルスデューティ比が１％～１００％になるようにし、パルス状のバイアスＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度でオン・オフ時におけるパルスデューティ比が１％～１００％になるようにして印加した。前記パルス状のソースＲＦ電力が印加される際に、パルス状のソースＲＦ電力はバイアス電力がオフになった後にも１％～１００％だけオンになることができる。このとき、上記実施例１５と実施例１６は、パルスデューティ比のオン時間が重ならない区間を除いては同一の実験条件で行われた。
【0130】
実施例１７
図２２は、実施例１７の結果を示すグラフである。
図２２は、実施例１７の結果を示すグラフである。
【0131】
上記図２２を参照すると、前記パルス状のソースＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度でオン・オフ時におけるパルスデューティ比が１％～１００％になるようにし、パルス状のバイアスＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度でオン・オフ時におけるソースパルスデューティ比が１％～１００％になるようにして印加した。前記パルス状のソースＲＦ電力が印加される際に、パルス状のバイアスＲＦ電力が１～９９％先にオンになることができる。よって、一部の区間は、ソースＲＦ電力のパルスとバイアスＲＦ電力のパルスは重なり、また同時にオフになる。
【0132】
実施例１８
図２３は、実施例１８の結果を示すグラフである。
図２３は、実施例１８の結果を示すグラフである。
【0133】
上記図２３を参照すると、前記パルス状のソースＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度でオン・オフ時におけるパルスデューティ比が１％～１００％になるようにし、パルス状のバイアスＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度でオン・オフ時におけるパルスデューティ比が１％～１００％になるようにして印加した。前記パルス状のソースＲＦ電力が印加される際に、パルス状のバイアスＲＦ電力が、ソースＲＦ電力のパルスが終わった後に１％～１００％時間だけ独立してさらに印加された。このとき、上記実施例１７と実施例１８は、パルスデューティ比のオン時間が重ならない区間を除いては同一の実験条件で行われた。
【0134】
実施例１９
図２４は、実施例１９の結果を示すグラフである。
図２４は、実施例１９の結果を示すグラフである。
【0135】
上記図６を参照すると、パルス状のソースＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度で同一に継続的に印加し、パルス状のバイアスＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度でオン・オフ時におけるパルスデューティ比が１％～１００％になるようにして印加した。
【0136】
前記バイアスＲＦ電力の動作強度は、パルス状のバイアスＲＦ電力を継続的に印加するが、バイアスを形成できる－５０Ｖの高い強度に電力を調節し（ｏｎ－１）、バイアスを形成できる高い強度からバイアスを形成できる中間の強度に電力を調節し（ｏｎ－２）、バイアスを形成できる中間の強度からバイアスを形成できる中間の電力強度よりも低い強度に電力を調節（ｏｎ－３）した。
【0137】
実施例２０
図２５は、実施例２０の結果を示すグラフである。
図２５は、実施例２０の結果を示すグラフである。
【0138】
上記図２５を参照すると、前記パルス状のソースＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度とパルス周波数１３．５６ＭＨｚ～１３０ＭＨｚでオン・オフ時におけるパルスデューティ比が１％～１００％になるようにし、パルス状のバイアスＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度とパルス１３．５６ＭＨｚ～１３０ＭＨｚでオン・オフ時におけるパルスデューティ比を１％～１００％にして印加した。このとき、バイアスパルス周波数は、ソースパルス周波数よりも高くてもよい。
【0139】
実施例２１
図２６は、実施例２１の結果を示すグラフである。
図２６は、実施例２１の結果を示すグラフである。
【0140】
上記図２６を参照すると、前記パルス状のソースＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度とパルス周波数１３．５６ＭＨｚ～１３０ＭＨｚでオン・オフ時におけるパルスデューティ比を１％～１００％にし、パルス状のバイアスＲＦ電力を、プラズマを発生する役割として－５０Ｖの一定の電力の強度と周波数１３．５６ＭＨｚ～１３０ＭＨｚでオン・オフ時におけるパルスデューティ比が１％～１００％になるようにして印加した。このとき、バイアスパルス周波数は、ソースパルス周波数よりもｎ倍以上高くてもよい。前記パルス状のソースＲＦ電力が遮断されると、パルス状のバイアスＲＦ電力も同時に遮断された。
【0141】
実験例１：バイアス電力強度によるＡＬＤ ３００ Ｃｙｃｌｅの実行結果
図４は、実験例１の結果を示すＳＥＭ画像である。
図４は、バイアス電力強度によるＡＬＤの活用を確認するためにＡＬＤ ３００ Ｃｙｃｌｅを行った結果のＳＥＭ画像である。
図４は、実験例１の結果を示すＳＥＭ画像である。
図４は、バイアス電力強度によるＡＬＤの活用を確認するためにＡＬＤ ３００ Ｃｙｃｌｅを行った結果のＳＥＭ画像である。
【0142】
上記図４の（ａ）及び図４の（ｂ）の結果のように、実験の結果、バイアス電力なしでＡＬＤを行う場合、高アスペクト比構造の入口にオーバーハングが発生し、６０ｎｍのラインパターンでシームが発生したことを確認することができる。
【0143】
上記図４の（ｂ）は、１００ｎｍのラインパターンでギャップ充填が行われているときの結果であり、入口でオーバーハングが発生したことを確認することができる。
上記図４（ｃ）及び図４（ｄ）の実験は、比較的低いバイアス電力強度である４０Ｗのバイアスを加えてＡＬＤを行った結果である。
上記図４（ｃ）のように、６０ｎｍのラインパターンでシームが発生したことを確認することができる。
図４（ｄ）は、１００ｎｍのラインパターンでギャップ充填が不十分であり、オーバーハングが発生したことを確認することができる。
図４（ｃ）及び図４（ｄ）を参照すると、工程を５００Ｃｙｃｌｅ行う場合、それぞれ図５（ｇ）、図５（ｈ）の結果を示す。
結果として、６０ｎｍのラインでは非常に大きなシームが見られ、１００ｎｍのラインではボイドが見られることを確認することができる。
上記図４（ｃ）及び図４（ｄ）の実験は、比較的低いバイアス電力強度である４０Ｗのバイアスを加えてＡＬＤを行った結果である。
上記図４（ｃ）のように、６０ｎｍのラインパターンでシームが発生したことを確認することができる。
図４（ｄ）は、１００ｎｍのラインパターンでギャップ充填が不十分であり、オーバーハングが発生したことを確認することができる。
図４（ｃ）及び図４（ｄ）を参照すると、工程を５００Ｃｙｃｌｅ行う場合、それぞれ図５（ｇ）、図５（ｈ）の結果を示す。
結果として、６０ｎｍのラインでは非常に大きなシームが見られ、１００ｎｍのラインではボイドが見られることを確認することができる。
【0144】
また、図４（ｅ）、図４（ｆ）は、比較的高いバイアス電力である１５０Ｗバイアスを加えてＡＬＤを行った結果であり、オーバーハングが発生するだけでなく、高いバイアスによって、割れた入口側の物質が再堆積（Ｒｅ－Ｄｅｐｏｓｉｔｉｏｎ）され、上部のパターンを塞いで非常にひどいボイドが形成されたことを確認することができる。
【0145】
従って、上記実験例１を通じて、４０Ｗ強度の比較的低いバイアス電力を印加することが好ましく、このように、バイアスがない場合よりもバイアスがある場合がギャップ充填に有利であることを確認した。
しかし、これに対する限界が確認されており、バイアスパルスを活用する追加の制御手段が必要である。
しかし、これに対する限界が確認されており、バイアスパルスを活用する追加の制御手段が必要である。
【0146】
また、１５０Ｗ強度の例のように、バイアスが高すぎる場合、高いバイアスによって、割れた入口側の物質が再堆積（Ｒｅ－Ｄｅｐｏｓｉｔｉｏｎ）現状により、バイアスの効果に対する限界があることが明らかである。
【0147】
【0148】
【0149】
また、前記パルスデューティ比を低減する方向で、１００ｎｍのラインの図５（ｅ）及び図５（ｆ）は７５％、図５（ｃ）及び図５（ｄ）は５０％、図５（ａ）及び図５（ｂ）は３０％のパルスデューティ比であり、前記パルスデューティ比が３０％に低くなるほど優れたギャップ充填効果を示すことができ、電荷の蓄積（Ｃｈａｒｇｉｎｇ）が減少し、拡散が増加するため、パターン内部深くまで反応物（ガス粒子）が入り込むと同時にバイアス電力を加えることで、ギャップの入口が垂直に開いて堆積されることを確認することができる。
【0150】
また、ギャップの幅が１００ｎｍである図５（ｈ）、図５（ｆ）、図５（ｄ）、図５（ｂ）を参照すると、パルスデューティ比が低くなるほど、パターンの上部が一部塞がって形成されており、パターンが曲がった形態（Ｎｅｇａｔｉｖｅ Ｂｏｗｉｎｇ、［図３の（a）］のような模式図）から、ギャップの内部壁面に垂直方向に絶縁膜（ＳｉＯ２）が堆積してギャップ充填が良好に行われたことを確認することができる。
上記［図５］の製造は、製造例１の条件で様々なパルスデューティ比による結果である。
上記［図５］の製造は、製造例１の条件で様々なパルスデューティ比による結果である。
【0151】
上述した本発明の説明は例示のためのものであり、本発明が属する技術分野の通常の知識を有する者は、本発明の技術的思想や必須な特徴を変更することなく他の具体的な形態に容易に変形可能であることを理解できる。従って、上記で説明した実施例は全ての点で例示的なものであり、限定的なものではない。例えば、単一の形態で説明されている各構成要素は分散して実施されてもよく、同様に分散されて説明されている構成要素も組み合わせた形態で実施されてもよい。
本発明の範囲は、後述する特許請求の範囲によって示され、特許請求の範囲の意味及び範囲、及びその均等概念から導出される全ての変更又は変形された形態が本発明の範囲に含まれる。
本発明の範囲は、後述する特許請求の範囲によって示され、特許請求の範囲の意味及び範囲、及びその均等概念から導出される全ての変更又は変形された形態が本発明の範囲に含まれる。
【符号の説明】
【0152】
１００：チャンバ
１１０：基板載置台
２００：ガス噴射部
３００：ソース用ＲＦプラズマ発生部
４００：バイアスＲＦ電源部
５００：制御部
１１０：基板載置台
２００：ガス噴射部
３００：ソース用ＲＦプラズマ発生部
４００：バイアスＲＦ電源部
５００：制御部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】