特開 2024-83289 メモリリフレッシュ制御装置、メモリリフレッシュ制御方法、及び、メモリリフレッシュ制御プログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024083289

(43)【公開日】2024-06-20

(54)【発明の名称】メモリリフレッシュ制御装置、メモリリフレッシュ制御方法、及び、メモリリフレッシュ制御プログラム

(51)【国際特許分類】

   G06F 12/00 20060101AFI20240613BHJP

   G11C 11/406 20060101ALI20240613BHJP

【ＦＩ】

G06F12/00 550B

G11C11/406 140

【審査請求】有

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023206686

(22)【出願日】2023-12-07

(62)【分割の表示】P 2022196777の分割

【原出願日】2022-12-09

(71)【出願人】

【識別番号】000227205

【氏名又は名称】ＮＥＣプラットフォームズ株式会社

(74)【代理人】

【識別番号】100109313

【弁理士】

【氏名又は名称】机 昌彦

(74)【代理人】

【識別番号】100149618

【弁理士】

【氏名又は名称】北嶋 啓至

(72)【発明者】

【氏名】鈴木 栄司

【テーマコード（参考）】

5B160

5M024

【Ｆターム（参考）】

5B160CA10

5M024AA92

5M024BB22

5M024BB39

5M024EE09

5M024EE26

5M024PP01

(57)【要約】

【課題】メモリチャネルの温度の変化に伴いリフレッシュ動作の周期が動的に変更される場合でも、メモリチャネル間におけるリフレッシュ動作のタイミングの同期を維持する。
【解決手段】メモリリフレッシュ制御装置１０Ａは、メモリチャネル２１（２１－１乃至２１－ｎ）の温度帯に応じた複数の周期のいずれかでリフレッシュ動作が繰り返し行われる複数のメモリチャネル２１の個々の温度を取得する取得部１１と、取得部１１が取得した複数のメモリチャネル２１の個々の温度のうちで最も高い温度１５０Ａを特定する特定部１５Ａと、複数のメモリチャネル２１の個々に関して、以降のリフレッシュ動作の周期を最も高い温度１５０Ａと対応付けられたリフレッシュ動作の周期に設定する設定部１３Ａと、設定部１３Ａにより設定された周期で、メモリチャネル２１のリフレッシュ動作を実行する実行部１４と、備える。
【選択図】 図６

【特許請求の範囲】

【請求項1】

メモリチャネルの温度帯に応じた複数の周期のいずれかでリフレッシュ動作が繰り返し行われる複数の前記メモリチャネルの個々の温度を取得する取得手段と、
前記取得手段が取得した複数の前記メモリチャネルの個々の温度のうちで最も高い温度を特定する特定手段と、
複数の前記メモリチャネルの個々に関して、以降のリフレッシュ動作の周期を前記最も高い温度と対応付けられたリフレッシュ動作の周期に設定する設定手段と、
前記設定手段により設定された周期で、前記メモリチャネルのリフレッシュ動作を実行する実行手段と、
を備えるメモリリフレッシュ制御装置。

【請求項2】

前記取得手段は、複数の前記メモリチャネルの個々の温度の推移を表す情報を出力する、
請求項１に記載のメモリリフレッシュ制御装置。

【請求項3】

情報処理装置によって、
メモリチャネルの温度帯に応じた複数の周期のいずれかでリフレッシュ動作が繰り返し行われる複数の前記メモリチャネルの個々の温度を取得し、
取得した複数の前記メモリチャネルの個々の温度のうちで最も高い温度を特定し、
複数の前記メモリチャネルの個々に関して、以降のリフレッシュ動作の周期を前記最も高い温度と対応付けられたリフレッシュ動作の周期に設定し、
設定した周期で、前記メモリチャネルのリフレッシュ動作を実行する、
メモリリフレッシュ制御方法。

【請求項4】

複数の前記メモリチャネルの個々の温度の推移を表す情報を出力する、
請求項３に記載のメモリリフレッシュ制御方法。

【請求項5】

メモリチャネルの温度帯に応じた複数の周期のいずれかでリフレッシュ動作が繰り返し行われる複数の前記メモリチャネルの個々の温度を取得する取得処理と、
前記取得処理が取得した複数の前記メモリチャネルの個々の温度のうちで最も高い温度を特定する特定処理と、
複数の前記メモリチャネルの個々に関して、以降のリフレッシュ動作の周期を前記最も高い温度と対応付けられたリフレッシュ動作の周期に設定する設定処理と、
前記設定処理により設定された周期で、前記メモリチャネルのリフレッシュ動作を実行する実行処理と、
をコンピュータに実行させるためのメモリリフレッシュ制御プログラム。

【請求項6】

前記取得処理は、複数の前記メモリチャネルの個々の温度の推移を表す情報を出力する、
請求項５に記載のメモリリフレッシュ制御プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、メモリリフレッシュ制御装置、メモリリフレッシュ制御方法、及び、メモリリフレッシュ制御プログラムに関する。

【背景技術】

【0002】

ＤＲＡＭ（Dynamic Random Access Memory）等のメモリは、メモリセルがコンデンサで構成されているので、時間の経過と共にコンデンサ内の電荷が放電される。このようなコンデンサ内の電荷の放電によってメモリに記憶された情報が喪失することを防ぐため、定期的に電荷を補充するリフレッシュという動作が必要となる。このリフレッシュ動作が行われている時間は、ＤＲＡＭに対するライト動作およびリード動作を行うことが出来ないので、メモリアクセス性能が低下する要因となる。

【0003】

また、大規模なデータを扱うコンピュータシステムにおいては、中央処理装置（Central Processing Unit：ＣＰＵ）と主記憶との間におけるデータのアクセス性能を向上させるため、主記憶はメモリインターリーブ方式によってアクセスされる複数のメモリチャネル（メモリバンク、メモリランクを含む）を備えている。

【0004】

図１２は、上述したメモリインターリーブ方式によるアクセスにおいて、複数のメモリチャネルの間においてリフレッシュ動作のタイミングが同期していない場合における、メモリチャネルを跨るメモリアクセスの時間を例示する図である。図１２に示す例では、メモリチャネルｎ（ｎは２以上の任意の整数）において、メモリアクセス中にリフレッシュ動作が発生しているので、メモリチャネルｎに対するアクセス時間は、他のメモリチャネルよりも長くなる。即ち、図１２に例示する様に、各メモリチャネルにおいてリフレッシュ動作がランダムなタイミングで行われた場合、メモリチャネルを跨るメモリアクセスにおいて、いずれかのメモリチャネルにおいて、メモリアクセス中にリフレッシュ動作が行われる確率が高くなり、メモリアクセス性能が低下する要因となる。

【0005】

したがって、近年のコンピュータシステムにおいては、上述したメモリアクセス性能の低下を回避するために、図１３に例示するように複数のメモリチャネルの間においてリフレッシュ動作のタイミングが同期するように制御することが行われている。

【0006】

上述の技術に関連して、特許文献１には、複数ランクのメモリのリフレッシュ動作のタイミングを同期化するメモリの同期化方法が開示されている。この方法は、同期リセット信号によって初期化されるカウンタにおけるカウント値を用いて予め決められた第１の間隔で複数ランクに対して順次リフレッシュを行う。そしてこの方法は、当該同期リセット信号をトリガとして第１の間隔よりも短い第２の間隔で複数ランクに対して順次リフレッシュを行う。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２００７－２１３１３０号公報

【特許文献2】特開２００８－５０５４２９号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

ＤＲＡＭ内のコンデンサに蓄えられた電荷は、温度が高いほど運動エネルギーが大きいので、早く放電されるという性質がある。従って近年のＤＲＡＭは、例えば特許文献２に開示されているように温度センサを内蔵し、当該温度センサによって測定されたＤＲＡＭの温度が所定の閾値を超えた場合、リフレッシュ動作の周期を短くする（例えば１／２倍に動的に変更する）機能を備える場合がある。

【0009】

図１４は、あるメモリチャネルの温度が上昇することによってそのメモリチャネルのリフレッシュ動作の周期が動的に変化することに伴う、メモリチャネルの間におけるリフレッシュ動作のタイミングの同期が崩れることを例示する図である。図１４に例示する同期の崩れは、個々のメモリチャネルの温度変化が一様ではないことにより発生し、これは、例えば、メモリチャネルのＤＲＡＭの物理的な実装位置による冷却状態の差、各ＤＲＡＭの製造のばらつきなどに起因する。

【0010】

図１４に示す例では、メモリチャネルｎの温度の閾値が超えたことにより、メモリチャネルｎのリフレッシュ動作の周期が１／２倍に変更されたのち、メモリチャネルｎの温度が閾値以下に戻ることによって、そのリフレッシュ動作の周期が元の値（１倍）に戻っている。この場合、メモリチャネルｎとその他のメモリチャネルとの間で、リフレッシュ動作のタイミングが同期していない状態が継続することによって、図１２を参照して説明したメモリアクセス性能の低下が発生する可能性が高くなるという問題がある。特許文献１及び２は、この問題について特に言及していない。

【0011】

本発明の主たる目的は、個々のメモリチャネルの温度の変化に伴いリフレッシュ動作の周期が動的に変更される場合であっても、メモリチャネル間におけるリフレッシュ動作のタイミングの同期を維持することである。

【課題を解決するための手段】

【0012】

本発明の一態様に係るメモリリフレッシュ制御装置は、メモリチャネルの温度帯に応じた複数の周期のいずれかでリフレッシュ動作が繰り返し行われる複数の前記メモリチャネルの個々の温度を取得する取得手段と、前記取得手段が取得した複数の前記メモリチャネルの個々の温度のうちで最も高い温度を特定する特定手段と、複数の前記メモリチャネルの個々に関して、以降のリフレッシュ動作の周期を前記最も高い温度と対応付けられたリフレッシュ動作の周期に設定する設定手段と、前記設定手段により設定された周期で、前記メモリチャネルのリフレッシュ動作を実行する実行手段と、を備える。

【0013】

また、上記目的を達成する更なる見地において、本発明の一態様に係るメモリリフレッシュ制御方法は、情報処理装置によって、メモリチャネルの温度帯に応じた複数の周期のいずれかでリフレッシュ動作が繰り返し行われる複数の前記メモリチャネルの個々の温度を取得し、取得した複数の前記メモリチャネルの個々の温度のうちで最も高い温度を特定し、複数の前記メモリチャネルの個々に関して、以降のリフレッシュ動作の周期を前記最も高い温度と対応付けられたリフレッシュ動作の周期に設定し、設定した周期で、前記メモリチャネルのリフレッシュ動作を実行する。

【0014】

また、上記目的を達成する更なる見地において、本発明の一態様に係るメモリリフレッシュ制御プログラムは、メモリチャネルの温度帯に応じた複数の周期のいずれかでリフレッシュ動作が繰り返し行われる複数の前記メモリチャネルの個々の温度を取得する取得処理と、前記取得処理が取得した複数の前記メモリチャネルの個々の温度のうちで最も高い温度を特定する特定処理と、複数の前記メモリチャネルの個々に関して、以降のリフレッシュ動作の周期を前記最も高い温度と対応付けられたリフレッシュ動作の周期に設定する設定処理と、前記設定処理により設定された周期で、前記メモリチャネルのリフレッシュ動作を実行する実行処理と、をコンピュータに実行させる。

【0015】

更に、本発明は、係るメモリリフレッシュ制御プログラム（コンピュータプログラム）が格納された、コンピュータ読み取り可能な、不揮発性の記録媒体によっても実現可能である。

【発明の効果】

【0016】

本発明は、個々のメモリチャネルの温度の変化に伴いリフレッシュ動作の周期が動的に変更される場合であっても、メモリチャネル間におけるリフレッシュ動作のタイミングの同期を維持することができる。

【図面の簡単な説明】

【0017】

【図1】本発明の第１の実施形態に係る情報処理装置１の構成を示すブロック図である。

【図2】本発明の第１の実施形態に係るメモリリフレッシュ制御装置１０の動作の一例を示すタイムチャートである。

【図3】本発明の第１の実施形態に係るメモリリフレッシュ制御装置１０により設定される、個々のメモリチャネル２１に関する以降のリフレッシュ動作の周期の値の第１の例を示す図である。

【図4A】本発明の第１の実施形態に係るメモリリフレッシュ制御装置１０の動作を示すフローチャート（１／２）である。

【図4B】本発明の第１の実施形態に係るメモリリフレッシュ制御装置１０の動作を示すフローチャート（２／２）である。

【図5】本発明の第１の実施形態に係るメモリリフレッシュ制御装置１０により設定される、個々のメモリチャネル２１に関する以降のリフレッシュ動作の周期の値の第２の例を示す図である。

【図6】本発明の第２の実施形態に係る情報処理装置１Ａの構成を示すブロック図である。

【図7】本発明の第２の実施形態に係るメモリリフレッシュ制御装置１０Ａが特定するＤＲＡＭ２３の温度のうちの最も高い温度の時間推移を例示する図である。

【図8】本発明の第２の実施形態に係るメモリリフレッシュ制御装置１０Ａの動作を示すフローチャートである。

【図9】本発明の第３の実施形態に係るメモリリフレッシュ制御装置４０の構成を示すブロック図である。

【図10】本発明の第３の実施形態に係るメモリリフレッシュ制御装置４０の動作を示すフローチャートである。

【図11】本発明の各実施形態に係るメモリリフレッシュ制御装置を実現可能な情報処理装置９００の構成を示すブロック図である。

【図12】複数のメモリチャネルの間においてリフレッシュ動作のタイミングが同期していない場合における、メモリチャネルを跨るメモリアクセスの時間を例示する図である。

【図13】複数のメモリチャネルの間においてリフレッシュ動作のタイミングが同期している場合における、メモリチャネルを跨るメモリアクセスの時間を例示する図である。

【図14】あるメモリチャネルの温度が上昇することによってそのメモリチャネルのリフレッシュ動作の周期が変化することに伴う、メモリチャネルの間におけるリフレッシュ動作のタイミングの同期が崩れることを例示する図である。

【図15】本発明の第１の実施形態に係るメモリリフレッシュ制御装置１０が、あるメモリチャネル２１の温度が上昇することによってそのメモリチャネルのリフレッシュ動作の周期が変化した場合であっても、メモリチャネルの間におけるリフレッシュ動作のタイミングの同期を維持することを例示する図である。

【発明を実施するための形態】

【0018】

以下、本発明の実施の形態について図面を参照して詳細に説明する。

【0019】

＜第１の実施形態＞
図１は、本発明の第１の実施の形態に係る情報処理装置１の構成を示すブロック図である。情報処理装置１は、大別して、メモリリフレッシュ制御装置１０、記憶装置２０（主記憶）、中央処理装置３０（ＣＰＵ）を有する。

【0020】

記憶装置２０は、中央処理装置３０からメモリインターリーブ方式によってアクセスされるｎ個（ｎは２以上の整数）のメモリチャネル２１－１乃至２１－ｎを備える。個々のメモリチャネル２１－ｉ（ｉは１乃至ｎのいずれかの整数）は、メモリコントローラ２２－ｉ及びＤＲＡＭ２３－ｉを備える。

【0021】

メモリコントローラ２２－ｉは、中央処理装置３０から発行されたメモリチャネル２１－ｉに対する読み出し命令あるいは書き込み命令に従い、ＤＲＡＭ２３－ｉからのデータの読み出しあるいはＤＲＡＭ２３－ｉに対するデータの書き込みを制御する。尚、中央処理装置３０から発行されたメモリチャネル２１－ｉに対する読み出し命令あるいは書き込み命令は、アクセス先のアドレスの下位側のビットにより表されるメモリチャネル２１－ｉを識別可能な情報（例えばメモリチャネル番号）と、アクセス先のアドレスの上位側のビットにより表されるＤＲＡＭ２３－ｉにおけるアクセス先のアドレスとを含む。

【0022】

ＤＲＡＭ２３－ｉは、定期的にリフレッシュ動作が必要なメモリであり、そのリフレッシュ動作は、後述するメモリリフレッシュ制御装置１０により制御される。ＤＲＡＭ２３－ｉは、ＤＲＡＭ２３－ｉの温度を随時測定する温度センサ２４－ｉを備える。

【0023】

尚、本実施形態では、以降の説明において、メモリチャネル２１－ｉ、メモリコントローラ２２－ｉ、ＤＲＡＭ２３－ｉ、温度センサ２４－ｉを、順に、メモリチャネル２１、メモリコントローラ２２、ＤＲＡＭ２３、温度センサ２４と記載する場合がある。

【0024】

メモリリフレッシュ制御装置１０は、メモリチャネル２１におけるＤＲＡＭ２３のリフレッシュ動作の実行を制御する装置である。メモリリフレッシュ制御装置１０は、図１に例示する様な情報処理装置１に含まれる単体の装置として構成されてもよいし、あるいは、メモリコントローラ２２、及び、情報処理装置１における診断装置（不図示）等に含まれる（即ち、メモリコントローラ２２及び診断装置等が有する機能によって実現される）論理的な装置として構成されてもよい。

【0025】

メモリリフレッシュ制御装置１０は、取得部１１、生成部１２、設定部１３、実行部１４を備える。取得部１１、生成部１２、設定部１３、実行部１４は、順に、取得手段、生成手段、設定手段、実行手段の一例である。

【0026】

取得部１１は、各メモリチャネル２１の温度センサ２４から、ＤＲＡＭ２３の温度を所定のタイミング（例えば随時）に取得する。

【0027】

図２は、本実施形態に係るメモリリフレッシュ制御装置１０の動作の一例を示すタイムチャートである。図２におけるシステムクロックは、記憶装置２０の動作クロックである。

【0028】

図１に示す生成部１２は、同期制御カウンタ１２０を備える。同期制御カウンタ１２０は、リフレッシュ動作の実行の制御に関して、メモリチャネル２１－１乃至２１－ｎに共通して使用される。生成部１２は、図２に例示する通り、同期制御カウンタ１２０の値をＫ（Ｋは自然数）に設定したのち０になるまで１ずつカウントダウンし、０になった後に再びＫに設定することを繰り返し実行する。

【0029】

本実施形態に係るＤＲＡＭ２３のリフレッシュ動作が行われる周期は、ＤＲＡＭ２３の温度が所定の閾値以下である場合は、Ｋから０までのカウントダウンに要する時間（基本周期）とし、その温度が当該閾値より高い場合は、Ｋ／２から０までのカウントダウンに要する時間（逓倍周期）とする。ただし、「／」は除算を示す演算子である。本実施形態では、基本周期の周波数を逓倍した周波数の周期を「逓倍周期」と称することとする。尚、本実施形態では、以降の説明において、当該所定の閾値以下の温度（温度帯）をＸと表し、当該所定の閾値よりも高い温度（温度帯）をＹと表すこととする。

【0030】

生成部１２は、また、図２に例示する通り、同期制御カウンタ１２０の値が０であるときに１を表し、同期制御カウンタ１２０の値が０以外の値であるときに０を表す同期制御情報を生成する。即ち、当該同期制御情報は、現在が温度Ｘに対応付けられるリフレッシュ動作の周期（基本周期）の区切りのタイミングであることを表す、メモリチャネル２１－１乃至２１－ｎに共通する情報である。

【0031】

図１に示す設定部１３は、リフレッシュ制御カウンタ１３０―１乃至１３０－ｎを備える。リフレッシュ制御カウンタ１３０―１乃至１３０－ｎは、順に、メモリチャネル２１－１乃至２１－ｎに対するリフレッシュ動作の実行の制御に関して、個々に使用される。尚、本実施形態では、以降の説明において、リフレッシュ制御カウンタ１３０―１乃至１３０－ｎのいずれかをリフレッシュ制御カウンタ１３０と記載する場合がある。

【0032】

設定部１３は、図２に例示する通り、リフレッシュ制御カウンタ１３０の値をＫあるいはＫ／２に設定したのち０になるまで１ずつカウントダウンし、０になった後に再びＫあるいはＫ／２に設定することを繰り返し実行する。設定部１３が、リフレッシュ制御カウンタ１３０が０になった後に設定する値は、個々のメモリチャネル２１のＤＲＡＭ２３に関する、以降のリフレッシュ動作を実行する周期を表す。

【0033】

設定部１３は、リフレッシュ制御カウンタ１３０の値が０であるときに１を表し、リフレッシュ制御カウンタ１３０の値が０以外の値であるときに０を表すリフレッシュ動作実行制御情報を生成する。即ち、当該リフレッシュ動作実行制御情報は、現在がＤＲＡＭ２３のリフレッシュ動作を実行するタイミングであることを表す、メモリチャネル２１－１乃至２１－ｎの個々に関する情報である。

【0034】

図３は、本実施形態に係る設定部１３が、メモリチャネル２１のＤＲＡＭ２３の温度及び生成部１２によって生成された同期制御情報が示す値と、リフレッシュ制御カウンタ１３０の値が０になった後に設定する値との関係の第１の例を示す図である。

【0035】

図３に示す例において、ＤＲＡＭ２３の温度がＸであり同期制御情報が示す値が１である条件ａの場合、設定部１３は、リフレッシュ制御カウンタ１３０をＫ（リフレッシュ周期１倍の値）に設定する。ＤＲＡＭ２３の温度がＸであり同期制御情報が示す値が０である条件ｂの場合、設定部１３は、リフレッシュ制御カウンタ１３０をＫ／２（リフレッシュ周期１／２倍の値）に設定する。ＤＲＡＭ２３の温度がＹであり同期制御情報が示す値が０または１である条件ｃの場合、設定部１３は、リフレッシュ制御カウンタ１３０をＫ／２（リフレッシュ周期１／２倍の値）に設定する。即ち、設定部１３は、ＤＲＡＭ２３の温度が高温であるＹである場合は、以降のリフレッシュ動作の周期をＫ／２にする必要があるのに対して、ＤＲＡＭ２３の温度が低温であるＸである場合は、同期制御情報の値に応じてＫあるいはＫ／２を設定する。

【0036】

図２に示す例において、設定部１３は、時刻ｔ１では、ＤＲＡＭ２３の温度及び同期制御情報が示す値が上述した条件ａに該当するので、リフレッシュ制御カウンタ１３０をＫに設定する。設定部１３は、時刻ｔ２では、ＤＲＡＭ２３の温度及び同期制御情報が示す値が上述した条件ｃに該当するので、リフレッシュ制御カウンタ１３０をＫ／２に設定する。設定部１３は、時刻ｔ３では、ＤＲＡＭ２３の温度及び同期制御情報が示す値が上述した条件ｂに該当するので、リフレッシュ制御カウンタ１３０をＫ／２に設定する。設定部１３は、時刻ｔ４では、ＤＲＡＭ２３の温度及び同期制御情報が示す値が上述した条件ａに該当するので、リフレッシュ制御カウンタ１３０をＫに設定する。

【0037】

図１に示す実行部１４は、個々のメモリチャネル２１のＤＲＡＭ２３に対するリフレッシュ動作を、リフレッシュ制御カウンタ１３０の値が０になった（即ちリフレッシュ動作実行制御情報が１である）タイミング（図２の例における時刻ｔ１、ｔ２、ｔ３、ｔ４）に実行する。

【0038】

次に図４Ａ及び４Ｂのフローチャートを参照して、本実施形態に係るメモリリフレッシュ制御装置１０の動作（処理）について詳細に説明する。

【0039】

取得部１１は、温度センサ２４からＤＲＡＭ２３の温度を取得する（ステップＳ１０１）。生成部１２は、同期制御カウンタ１２０を１つカウントダウンし、設定部１３は、リフレッシュ制御カウンタ１３０を１つカウントダウンする（ステップＳ１０２）。実行部１４は、リフレッシュ制御カウンタ１３０の値が０であるか確認する（ステップＳ１０３）。

【0040】

リフレッシュ制御カウンタ１３０の値が０でない場合（ステップＳ１０４でＮｏ）、処理はステップＳ１０１へ戻る。リフレッシュ制御カウンタ１３０の値が０である場合（ステップＳ１０４でＹｅｓ）、実行部１４は、ＤＲＡＭ２３のリフレッシュ動作を実行する（ステップＳ１０５）。設定部１３は、ＤＲＡＭ２３の温度がＹであるか確認する（ステップＳ１０６）。

【0041】

ＤＲＡＭ２３の温度がＹである場合（ステップＳ１０７でＹｅｓ）、設定部１３は、リフレッシュ制御カウンタ１３０の値をＫ／２に設定する（ステップＳ１０８）。生成部１２は、同期制御カウンタ１２０の値が０である場合は、同期制御カウンタ１２０の値をＫに設定し（ステップＳ１０９）、処理はステップＳ１０１へ戻る。ＤＲＡＭ２３の温度がＹでない（即ちＸである）場合（ステップＳ１０７でＮｏ）、設定部１３は、同期制御カウンタ１２０によって示される同期制御情報の値を確認する（ステップＳ１１０）。

【0042】

同期制御情報の値が１である場合（ステップＳ１１１でＹｅｓ）、設定部１３は、リフレッシュ制御カウンタ１３０の値をＫに設定する（ステップＳ１１２）。生成部１２は、同期制御カウンタ１２０の値をＫに設定し（ステップＳ１１３）、処理はステップＳ１０１へ戻る。

【0043】

同期制御情報の値が１でない（即ち０である）場合（ステップＳ１１１でＮｏ）、設定部１３は、リフレッシュ制御カウンタ１３０の値をＫ／２に設定し（ステップＳ１１４）、処理はステップＳ１０１へ戻る。

【0044】

本実施形態に係るメモリリフレッシュ制御装置１０は、個々のメモリチャネルの温度の変化に伴いリフレッシュ動作の周期が動的に変更される場合であっても、メモリチャネル間におけるリフレッシュ動作のタイミングの同期を維持することができる。その理由は、メモリリフレッシュ制御装置１０は、ＤＲＡＭ２３の温度と生成した同期制御情報とに基づいて、メモリチャネル２１の間においてリフレッシュ動作のタイミングの同期を維持できるように、以降のリフレッシュ動作の実行周期を設定するからである。

【0045】

以下に、本実施形態に係るメモリリフレッシュ制御装置１０によって実現される効果について、詳細に説明する。

【0046】

図１４に例示する通り、あるメモリチャネルの温度が上昇することによってそのメモリチャネルのリフレッシュ動作の周期が動的に変化することに伴い、メモリチャネルの間におけるリフレッシュ動作のタイミングの同期が崩れることがある。図１４に示す例では、メモリチャネルｎの温度が閾値を超えたことにより、メモリチャネルｎのリフレッシュ動作の周期が１／２倍に変更されたのち、メモリチャネルｎの温度が閾値以下に戻ることによって、そのリフレッシュ動作の周期が元の値（１倍）に戻っている。この場合、メモリチャネルｎとその他のメモリチャネルとの間で、リフレッシュ動作のタイミングが同期していない状態が継続することによって、図１２を参照して説明したメモリアクセス性能の低下が発生する可能性が高くなるという問題がある。

【0047】

このような問題に対して、本実施形態に係るメモリリフレッシュ制御装置１０は、メモリチャネル２１のＤＲＡＭ２３の温度帯に応じて基本周期（Ｋ）及び基本周期の周波数を逓倍した周波数の周期である逓倍周期（Ｋ／２）のいずれかでリフレッシュ動作が繰り返し行われる複数のＤＲＡＭ２３の個々の温度を取得する。メモリリフレッシュ制御装置１０は、複数のＤＲＡＭ２３のリフレッシュ動作の周期が基本周期であるときのリフレッシュ動作が行われるタイミングを示す同期制御情報を同期制御カウンタ１２０の値から生成する。メモリリフレッシュ制御装置１０は、複数のＤＲＡＭ２３の個々に関して、以降のリフレッシュ動作の周期を、取得した温度に応じて、少なくとも当該同期制御情報が示すタイミングでリフレッシュ動作が行われるように、基本周期あるいは逓倍周期に設定する。そしてメモリリフレッシュ制御装置１０は、設定した周期でＤＲＡＭ２３のリフレッシュ動作を実行する。

【0048】

図１５は、実施形態に係るメモリリフレッシュ制御装置１０が、メモリチャネル２１－ｎの温度が上昇することによってメモリチャネル２１－ｎのリフレッシュ動作の周期が変化した場合であっても、メモリチャネル２１の間におけるリフレッシュ動作のタイミングの同期を維持することを例示する図である。メモリリフレッシュ制御装置１０は、図３に例示する通り、同期制御カウンタ１２０によって示される同期制御情報が示す値が０である場合は、メモリチャネル２１－ｎの温度がＸであっても、以降のリフレッシュ動作の周期をＫではなくＫ／２に設定する。したがって、図１５に例示する通り、メモリチャネル２１－ｎと他のメモリチャネル２１との間で、リフレッシュ動作の同期は維持され、図１４に例示するようなリフレッシュ動作の同期が崩れることは回避される。

【0049】

また、本実施形態に係るメモリリフレッシュ制御装置１０が設定するＤＲＡＭ２３のリフレッシュ動作の周期は上述したような２段階に限定されない。

【0050】

図５は、本実施形態に係る設定部１３が、メモリチャネル２１のＤＲＡＭ２３の温度及び生成部１２によって生成された同期制御情報が示す値と、リフレッシュ制御カウンタ１３０の値が０になった後に設定する値との関係の第２の例を示す図である。図５に示す例では、メモリリフレッシュ制御装置１０が設定するＤＲＡＭ２３のリフレッシュ動作の周期は、３段階存在する。

【0051】

図５に示す例の場合、生成部１２は、メモリチャネル２１に対するリフレッシュ動作の実行の制御に関して、同期制御カウンタ１２０に加えて同期制御カウンタ１２１を備える。生成部１２は、同期制御カウンタ１２１の値をＫ／２に設定したのち０になるまで１ずつカウントダウンし、０になった後に再びＫ／２に設定することを繰り返し実行する。即ち、同期制御カウンタ１２０は１倍周期の同期制御情報を表し、同期制御カウンタ１２１は１／２倍周期の同期制御情報を表す。

【0052】

図５に示す例では、第１の閾値以下の温度をＸと表し、当該第１の閾値よりも高く第２の閾値以下である温度をＹと表し、当該第２の閾値よりも高い温度をＺと表す。但し、第２の閾値は第１の閾値よりも高い温度であることとする。

【0053】

図５に示す例において、ＤＲＡＭ２３のリフレッシュ動作が行われる周期は、その温度がＸである場合は、Ｋから０までのカウントダウンに要する時間とし、その温度がＹである場合は、Ｋ／２から０までのカウントダウンに要する時間とし、その温度がＺである場合は、Ｋ／４から０までのカウントダウンに要する時間とする。

【0054】

図５に示す通り、ＤＲＡＭ２３の温度がＸであり同期制御情報（１倍周期）が示す値が１である条件ａの場合、設定部１３は、リフレッシュ制御カウンタ１３０をＫ（リフレッシュ周期１倍の値）に設定する。ＤＲＡＭ２３の温度がＸであり同期制御情報（１倍周期）が示す値が０である条件ｂの場合、設定部１３は、リフレッシュ制御カウンタ１３０をＫ／２（リフレッシュ周期１／２倍の値）に設定する。ＤＲＡＭ２３の温度がＹであり同期制御情報（１／２倍周期）が示す値が１である条件ｃの場合、設定部１３は、リフレッシュ制御カウンタ１３０をＫ／２に設定する。ＤＲＡＭ２３の温度がＹであり同期制御情報（１／２倍周期）が示す値が０である条件ｄの場合、設定部１３は、リフレッシュ制御カウンタ１３０をＫ／４（リフレッシュ周期１／４倍の値）に設定する。ＤＲＡＭ２３の温度がＺである条件ｅの場合、設定部１３は、同期制御情報が示す値にかかわらず、リフレッシュ制御カウンタ１３０をＫ／４に設定する。

【0055】

メモリリフレッシュ制御装置１０は、ＤＲＡＭ２３の温度に対応付けられるリフレッシュ動作の周期が３段階存在する場合であっても、図５に例示するように以降のリフレッシュ動作の周期をリフレッシュ制御カウンタ１３０に設定することによって、メモリチャネル２１の間におけるリフレッシュ動作のタイミングの同期を維持することができる。

【0056】

このように、ＤＲＡＭ２３の温度に対応付けられるリフレッシュ動作の周期がｍ段階（ｍは２以上の整数）存在する場合、生成部１２は同期制御カウンタ１２０をｍ－１個備える。そして、設定部１３は、温度がｍ段階の周期のうちの最短周期である第１の周期と対応付けられた温度である場合、以降のリフレッシュ動作の周期を当該第１の周期に設定する。そして、設定部１３は、温度が当該第１の周期とは異なる第２の周期と対応付けられた温度である場合、以降のリフレッシュ動作の周期を、当該第２の周期に関する同期制御情報が示す値に応じて、当該第２の周期あるいは当該第２の周期の次に長い周期に設定する。

【0057】

また、本実施形態に係る設定部１３は、外部から入力されたモード情報に応じて、上述したメモリチャネル２１の間におけるリフレッシュ動作のタイミングの同期を維持するための動作を行なうか否かを切り換える機能を備えてもよい。設定部１３は、例えばリフレッシュ動作のタイミングの同期を維持するための動作を行なわないモードである場合、同期制御情報が示すタイミングに関わらずリフレッシュ動作が行われるように、取得部１１によって取得されたＤＲＡＭ２３の温度と対応付けられるリフレッシュ動作の周期を、リフレッシュ制御カウンタ１３０に設定する。例えば、情報処理装置１によって実行されるアプリケーションが、複数のメモリチャネル２１を跨るようなデータアクセスをほとんど行わない（即ちアクセスデータの大きさが小さい）ような特性を有する場合は、リフレッシュ動作のタイミングの同期を維持するための動作を行なわない方がむしろ性能が高いことが考えられる。尚、上述したモード情報は、例えば、情報処理装置１の利用者による端末装置（不図示）に対する入力操作を介してメモリリフレッシュ制御装置１０に入力される。

【0058】

また、本実施形態に係る取得部１１は、取得した複数のＤＲＡＭ２３の個々の温度の推移を表す情報を出力する機能を備えてもよい。ただし、取得部１１は、複数のＤＲＡＭ２３の個々の温度の推移を表す情報を、記憶デバイス（不図示）に格納することとする。この場合、メモリリフレッシュ制御装置１０は、例えば、情報処理装置１において実行されるアプリケーションの記憶装置２０へのアクセス特性、あるいは記憶装置２０におけるＤＲＡＭ２３が実装された場所ごとの冷却特性等に関する情報処理装置１の利用者による解析作業を支援することができる。

【0059】

＜第２の実施形態＞
図６は、本発明の第２の実施形態に係る情報処理装置１Ａの構成を示すブロック図である。本実施形態において、第１の実施形態のときと同様の機能を備える構成要素に関しては、図１に例示する情報処理装置１の構成要素と同じ符号を付与することにより、その詳細な説明を省略する。

【0060】

情報処理装置１Ａは、大別して、メモリリフレッシュ制御装置１０Ａ、記憶装置２０、中央処理装置３０を有する。記憶装置２０及び中央処理装置３０の機能は、第１の実施形態と同様である。

【0061】

メモリリフレッシュ制御装置１０Ａは、取得部１１、設定部１３Ａ、実行部１４、特定部１５Ａを備える。取得部１１、設定部１３Ａ、実行部１４、特定部１５Ａは、順に、取得手段、設定手段、実行手段、特定手段の一例である。

【0062】

メモリリフレッシュ制御装置１０Ａは、第１の実施形態に係る生成部１２の代わりに特定部１５Ａを備える。特定部１５Ａは、取得部１１によって取得されたメモリチャネル２１－１乃至２１－ｎのＤＲＡＭ２３－１乃至２３－ｎの温度のうちで最も高い温度１５０Ａを特定する。

【0063】

図７は、本実施形態に係る特定部１５Ａが特定する最も高い温度１５０Ａの時間推移の一例を例示する図である。但し、図７に示す温度Ｘ及び温度Ｙは、第１の実施形態において説明した通りである。また、図７に示す例において、時刻の早い順に、ｔ１１、ｔ１２、ｔ１３、ｔ１４、ｔ１５、ｔ１６とする。

【0064】

図７に示す例では、ＤＲＡＭ２３－１の温度は、時刻ｔ１３にＸからＹに上昇し、時刻ｔ１６にＹからＸに下降している。ＤＲＡＭ２３－２の温度は、時刻ｔ１１にＸからＹに上昇し、時刻ｔ１４にＹからＸに下降している。ＤＲＡＭ２３－ｎの温度は、時刻ｔ１２にＸからＹに上昇し、時刻ｔ１５にＹからＸに下降している。尚、図７に図示しない他のＤＲＡＭ２３の温度も、時刻ｔ１１から時刻ｔ１６の間のいずれかのタイミングに、ＸからＹへの上昇及びＹからＸへの下降が発生していることとする。この場合、特定部１５Ａは、時刻ｔ１１よりも前の期間及び時刻ｔ１６よりも後の期間において、最も高い温度１５０Ａが温度Ｘであり、時刻ｔ１１から時刻ｔ１６までの期間において、最も高い温度１５０Ａが温度Ｙであることを特定する。

【0065】

設定部１３Ａは、第１の実施形態に係る設定部１３と同様に、メモリチャネル２１－１乃至２１－ｎと対応付けられるリフレッシュ制御カウンタ１３０―１乃至１３０－ｎを備える。設定部１３Ａは、第１の実施形態に係る設定部１３と同様に、リフレッシュ制御カウンタ１３０に以降のリフレッシュ動作を実行する周期を設定したのち０になるまで１ずつカウントダウンし、０になった後に再び以降のリフレッシュ動作を実行する周期を設定することを繰り返し実行する。

【0066】

設定部１３Ａは、特定部１５Ａによって特定された最も高い温度１５０Ａと対応付けられたリフレッシュ動作の周期を、以降のリフレッシュ動作を実行する周期としてリフレッシュ制御カウンタ１３０に設定する。例えば図７に示す例において、設定部１３Ａは、リフレッシュ制御カウンタ１３０―１乃至１３０－ｎに設定する以降のリフレッシュ動作を実行する周期を、時刻ｔ１１までの期間においてはＫとし、時刻ｔ１１から時刻ｔ１６までの期間においてはＫ／２とし、時刻ｔ１６以降の期間においてはＫとする。但し、Ｋは、第１の実施形態において説明した通りである。

【0067】

次に図８のフローチャートを参照して、本実施形態に係るメモリリフレッシュ制御装置１０Ａの動作（処理）について詳細に説明する。

【0068】

取得部１１は、各メモリチャネル２１の温度センサ２４からＤＲＡＭ２３の温度を取得する（ステップＳ２０１）。設定部１３Ａは、リフレッシュ制御カウンタ１３０を１つカウントダウンする（ステップＳ２０２）。実行部１４は、リフレッシュ制御カウンタ１３０の値が０であるか確認する（ステップＳ２０３）。

【0069】

リフレッシュ制御カウンタ１３０の値が０でない場合（ステップＳ２０４でＮｏ）、処理はステップＳ２０１へ戻る。リフレッシュ制御カウンタ１３０の値が０である場合（ステップＳ２０４でＹｅｓ）、実行部１４は、ＤＲＡＭ２３のリフレッシュ動作を実行する（ステップＳ２０５）。

【0070】

特定部１５Ａは、各メモリチャネル２１のＤＲＡＭ２３の温度のうち、最も高い温度１５０Ａを特定する（ステップＳ２０６）。設定部１３Ａは、リフレッシュ制御カウンタ１３０の値を、最も高い温度１５０Ａと対応付けられたリフレッシュ動作の周期に設定し（ステップＳ２０７）、処理はステップＳ２０１へ戻る。

【0071】

本実施形態に係るメモリリフレッシュ制御装置１０Ａは、個々のメモリチャネルの温度の変化に伴いリフレッシュ動作の周期が動的に変更される場合であっても、メモリチャネル間におけるリフレッシュ動作のタイミングの同期を維持することができる。その理由は、メモリリフレッシュ制御装置１０Ａは、ＤＲＡＭ２３の温度に基づいて、メモリチャネル２１の間においてリフレッシュ動作のタイミングの同期を維持できるように、以降のリフレッシュ動作の実行周期を設定するからである。

【0072】

本実施形態に係るメモリリフレッシュ制御装置１０Ａは、第１の実施形態に係る同期制御カウンタ１２０のような構成を備えず、複数のメモリチャネル２１の個々の温度のうちで最も高い温度１５０Ａを特定する。そして、設定部１３Ａは、最も高い温度１５０Ａと対応付けられたリフレッシュ動作の周期を、以降のリフレッシュ動作を実行する周期として設定する。即ち、メモリリフレッシュ制御装置１０Ａは、全てのメモリチャネル２１のリフレッシュ動作を、最も高い温度１５０Ａと対応付けられた周期で実行するので、メモリチャネル間におけるリフレッシュ動作のタイミングの同期を維持することができる。

【0073】

＜第３の実施形態＞
図９は、本発明の第３の実施形態に係るメモリリフレッシュ制御装置４０の構成を示すブロック図である。

【0074】

本実施形態に係るメモリリフレッシュ制御装置４０は、取得部４１、生成部４２、設定部４３、実行部４４を備える。取得部４１、生成部４２、設定部４３、実行部４４は、順に、取得手段、生成手段、設定手段、実行手段の一例である。

【0075】

取得部４１は、メモリチャネル５０の温度帯に応じて基本周期及び基本周期の周波数を逓倍した周波数の周期である逓倍周期のいずれかでリフレッシュ動作が繰り返し行われる複数のメモリチャネル５０の個々の温度を取得する。メモリチャネル５０は、例えば、第１の実施形態に係るメモリチャネル２１と同様なデバイスである。取得部４１は、例えば、第１の実施形態に係る取得部１１と同様に動作する。

【0076】

生成部４２は、複数のメモリチャネル５０のリフレッシュ動作の周期が基本周期であるときのリフレッシュ動作が行われるタイミングを示す同期制御情報４２０を生成する。同期制御情報４２０は、例えば、第１の実施形態に係る同期制御カウンタ１２０によって表される同期制御情報と同様な情報である。生成部４２は、例えば、第１の実施形態に係る生成部１２と同様に動作する。

【0077】

設定部４３は、複数のメモリチャネルの個々に関して、以降のリフレッシュ動作の周期を、取得部４１が取得した温度に応じて、少なくとも同期制御情報４２０が示すタイミングでリフレッシュ動作が行われるように、基本周期あるいは逓倍周期に設定する。設定部４３は、例えば、第１の実施形態に係る設定部１３と同様に動作する。

【0078】

実行部４４は、設定部４３により設定された周期でメモリチャネル５０のリフレッシュ動作を実行する。実行部４４は、例えば、第１の実施形態に係る実行部４４と同様に動作する。

【0079】

次に図１０のフローチャートを参照して、本実施形態に係るメモリリフレッシュ制御装置４０の動作（処理）について詳細に説明する。

【0080】

取得部４１は、メモリチャネル５０の温度を取得する（ステップＳ３０１）。生成部４２は、同期制御情報４２０を生成する（ステップＳ３０２）。設定部４３は、メモリチャネル５０の個々に関して、以降のリフレッシュ動作の周期を、取得した温度に応じて、少なくとも同期制御情報４２０が示すタイミングでリフレッシュ動作が行われるように、基本周期あるいは逓倍周期に設定する（ステップＳ３０３）。実行部４４は、設定部４３によって設定された周期で、メモリチャネル５０のリフレッシュ動作を実行し、処理はステップＳ３０１へ戻る。

【0081】

本実施形態に係るメモリリフレッシュ制御装置４０は、個々のメモリチャネルの温度の変化に伴いリフレッシュ動作の周期が動的に変更される場合であっても、メモリチャネル間におけるリフレッシュ動作のタイミングの同期を維持することができる。その理由は、メモリリフレッシュ制御装置４０は、メモリチャネル５０の温度と生成した同期制御情報４２０とに基づいて、メモリチャネル５０の間においてリフレッシュ動作のタイミングの同期を維持できるように、以降のリフレッシュ動作の実行周期を設定するからである。

【0082】

＜ハードウェア構成例＞
上述した各実施形態において図１、図６、及び、図９に示したメモリリフレッシュ制御装置における各部は、専用のＨＷ（ＨａｒｄＷａｒｅ）（電子回路）によって実現することができる。また、図１、図６、及び、図９において、少なくとも、下記構成は、プロセッサによって実行される命令を含むソフトウェアプログラムの機能（処理）単位（ソフトウェアモジュール）と捉えることができる。
・取得部１１及び４１、
・生成部１２及び４２
・設定部１３、１３Ａ、及び４３、
・実行部１４及び４４、
・特定部１５Ａ。

【0083】

但し、これらの図面に示した各部の区分けは、説明の便宜上の構成であり、実装に際しては、様々な構成が想定され得る。この場合のハードウェア環境の一例を、図１１を参照して説明する。

【0084】

図１１は、本発明の各実施形態に係るメモリリフレッシュ制御装置を実行可能な情報処理装置９００（コンピュータ）の構成を例示的に説明する図である。即ち、図１１は、図１、図６及び、図９に示したメモリリフレッシュ制御装置を実現可能なコンピュータ（情報処理装置）の構成であって、上述した実施形態における各機能を実現可能なハードウェア環境を表す。

【0085】

図１１に示した情報処理装置９００は、構成要素として下記を備えている。
・ＣＰＵ（Ｃｅｎｔｒａｌ＿Ｐｒｏｃｅｓｓｉｎｇ＿Ｕｎｉｔ）９０１、
・ＲＯＭ（Ｒｅａｄ＿Ｏｎｌｙ＿Ｍｅｍｏｒｙ）９０２、
・ＲＡＭ（Ｒａｎｄｏｍ＿Ａｃｃｅｓｓ＿Ｍｅｍｏｒｙ）９０３、
・ハードディスク（記憶装置）９０４、
・通信インタフェース９０５、
・バス９０６（通信線）、
・ＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ＿Ｄｉｓｃ＿Ｒｅａｄ＿Ｏｎｌｙ＿Ｍｅｍｏｒｙ）等の記録媒体９０７に格納されたデータを読み書き可能なリーダライタ９０８、
・モニターやスピーカ、キーボード等の入出力インタフェース９０９。

【0086】

即ち、上記構成要素を備える情報処理装置９００は、これらの構成がバス９０６を介して接続された一般的なコンピュータである。情報処理装置９００は、ＣＰＵ９０１を複数備える場合もあれば、マルチコアにより構成されたＣＰＵ９０１を備える場合もある。情報処理装置９００は、また、上述した構成の一部を備えない場合もある。

【0087】

そして、上述した実施形態を例に説明した本発明は、図１１に示した情報処理装置９００に対して、次の機能を実現可能なコンピュータプログラムを供給する。その機能とは、その実施形態の説明において参照したブロック構成図（図１、図６、及び図９）における上述した構成、或いはフローチャート（図４Ａ、図４Ｂ、図８、及び図１０）の機能である。本発明は、その後、そのコンピュータプログラムを、当該ハードウェアのＣＰＵ９０１に読み出して解釈し実行することによって達成される。また、当該装置内に供給されたコンピュータプログラムは、読み書き可能な揮発性のメモリ（ＲＡＭ９０３）、または、ＲＯＭ９０２やハードディスク９０４等の不揮発性の記憶デバイスに格納すれば良い。

【0088】

また、前記の場合において、当該ハードウェア内へのコンピュータプログラムの供給方法は、現在では一般的な手順を採用することができる。その手順としては、例えば、ＣＤ－ＲＯＭ等の各種記録媒体９０７を介して当該装置内にインストールする方法や、インターネット等の通信回線を介して外部よりダウンロードする方法等がある。そして、このような場合において、本発明は、係るコンピュータプログラムを構成するコード或いは、そのコードが格納された記録媒体９０７によって構成されると捉えることができる。

【0089】

以上、上述した実施形態を模範的な例として本発明を説明した。しかしながら、本発明は、上述した実施形態には限定されない。即ち、本発明は、本発明のスコープ内において、当業者が理解し得る様々な態様を適用することができる。

【符号の説明】

【0090】

１ 情報処理装置
１Ａ 情報処理装置
１０ メモリリフレッシュ制御装置
１０Ａ メモリリフレッシュ制御装置
１１ 取得部
１２ 生成部
１２０ 同期制御カウンタ
１２１ 同期制御カウンタ
１３ 設定部
１３Ａ 設定部
１３０ リフレッシュ制御カウンタ
１４ 実行部
１５Ａ 特定部
１５０Ａ 最も高い温度
２０ 記憶装置
２１ メモリチャネル
２２ メモリコントローラ
２３ ＤＲＡＭ
２４ 温度センサ
３０ 中央処理装置
４０ メモリリフレッシュ制御装置
４１ 取得部
４２ 生成部
４２０ 同期制御情報
４３ 設定部
４４ 実行部
５０ メモリチャネル
９００ 情報処理装置
９０１ ＣＰＵ
９０２ ＲＯＭ
９０３ ＲＡＭ
９０４ ハードディスク（記憶装置）
９０５ 通信インタフェース
９０６ バス
９０７ 記録媒体
９０８ リーダライタ
９０９ 入出力インタフェース

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】