特開 2024-83664 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024083664

(43)【公開日】2024-06-24

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H03K 17/08 20060101AFI20240617BHJP

   G05F 1/567 20060101ALI20240617BHJP

   H02H 5/04 20060101ALI20240617BHJP

【ＦＩ】

H03K17/08 C

G05F1/567

H02H5/04

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2022197593

(22)【出願日】2022-12-12

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100161562

【弁理士】

【氏名又は名称】阪本 朗

(72)【発明者】

【氏名】堀 眞聡

(72)【発明者】

【氏名】磯部 太輔

【テーマコード（参考）】

5H420

5J055

【Ｆターム（参考）】

5H420BB04

5H420BB13

5H420CC02

5H420DD02

5H420EA12

5H420EB01

5H420EB37

5H420FF14

5H420GG01

5H420LL07

5H420NA17

5H420NA27

5H420NC02

5H420NE23

5J055AX08

5J055AX53

5J055BX16

5J055CX07

5J055DX13

5J055DX22

5J055DX53

5J055EY12

5J055EY21

(57)【要約】

【課題】加熱温度検出における複数のしきい値設定に対応する。
【解決手段】
過熱温度検出装置付き半導体装置は、基準電圧生成部と、温度検出部と、これらの出力電圧が入力される比較部から構成され、前記基準電圧生成部は、定電流源と、前記定電流源電流が入力されるカレントミラー回路と、前記電流調整部の出力より基準電圧を生成する基準電圧生成素子を有し、前記カレントミラー回路は、定電流源に接続された第１のＰＭＯＳと基準電圧生成素子と接続された第２のＰＭＯＳと、第２のＰＭＯＳと互いに並列接続された１つもしくは複数のＰＭＯＳから構成され、前記１つもしくは複数のＰＭＯＳはスイッチと直列に接続され、前記１つもしくは複数のＰＭＯＳは、外部入力値に応じて１つもしくは複数のスイッチを切り替える事によって、前記第１のＰＭＯＳと並列接続する数を変える事が出来る接続切替部を更に有する、温度検出回路を有する。
【選択図】図２

【特許請求の範囲】

【請求項1】

基準電圧生成部と、温度検出部と、前記基準電圧生成部から出力させる基準電圧および前記温度検出部の出力電圧が入力される比較部とを備え、
前記基準電圧生成部は、定電流源と、前記定電流源電流が入力される電流調整部と、
前記電流調整部の出力より前記基準電圧を生成する基準電圧生成素子を有し、
前記電流調整部は、ミラー比を変更する入力信号を受信する入力端子を有したカレントミラー回路を含む、
温度検出回路を有する半導体装置。

【請求項2】

前記電流調整部は、前記定電流源と直列に接続された第１のＰＭＯＳと、
前記基準電圧生成素子と直列接続された第２のＰＭＯＳと、
前記第２のＰＭＯＳと互いに並列かつ前記基準電圧生成素子とおのおの直列に接続された１つもしくは複数のＰＭＯＳと、
前記１つもしくは複数のＰＭＯＳのおのおのと直列に接続された、前記入力端子より入力される入力信号によって動作する１つもしくは複数のスイッチをさらに備え、
前記第１、第２および１つもしくは複数のＰＭＯＳのゲートは、前記第１のＰＭＯＳのソースに接続された、
請求項２に記載の半導体装置。

【請求項3】

前記１つもしくは複数のＰＭＯＳおよび前記１つもしくは複数のスイッチは、
前記複数のスイッチそれぞれのゲート端子に、おのおの閾値の異なるインバータの出力端子が接続されている、請求項２に記載の半導体装置。

【請求項4】

前記温度検出部の温度検出素子はダイオードである、請求項１に記載の半導体装置。

【請求項5】

前記基準電圧生成素子は、高電位側がドレインおよびゲート、低電位側がソースのＭＯＳである、請求項１に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関する。

【背景技術】

【0002】

近年、パワー半導体素子を用いたスイッチ素子と、スイッチ素子の駆動回路およびその周辺の保護回路等を１チップ化したＩＰＳ（Intelligent Power Switch）と呼ばれる半導体装置の開発が進んでいる。

【0003】

ＩＰＳは、例えば、トランスミッション、エンジンおよびブレーキなどの車両電装システムに広く利用されており、小型化、高性能化および高信頼性に応える製品が要望されている。

【0004】

図５は従来の温度検出回路付きＩＰＳの構成の一例を示す図である。ハイサイドＩＰＳの出力段周辺の概略回路構成を示している。温度検出回路付きＩＰＳ１００は、入力端子ＩＮ、出力端子ＯＵＴ、電源端子ＶＴおよび接地端子ＧＮＤを備える。

【0005】

入力端子ＩＮにはマイコン４０が接続されて、マイコン４０から出力されるパルス状の制御信号が入力される。出力端子ＯＵＴには負荷Ｌが接続される。電源端子ＶＴには電源電圧ＶＣＣが接続され、接地端子ＧＮＤにはグランド（ＧＮＤ）が接続される。

【0006】

温度検出回路付きＩＰＳ１００は、出力素子Ｍ０、論理回路１、ゲートドライバ２および温度検出回路３０を備える。出力素子Ｍ０は、負荷Ｌを駆動するパワー半導体素子であり、図５の例ではＮチャネルのＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）が使用されている。

【0007】

論理回路１は、入力端子ＩＮを通じてマイコン４０から送信された制御信号を受信して出力素子Ｍ０をオンまたはオフさせる論理信号を生成する。ゲートドライバ２は、論理回路１から出力された論理信号にもとづいて、出力素子Ｍ０をオンまたはオフする駆動信号を生成して出力素子Ｍ０のゲートに印加する。

【0008】

温度検出回路３０は、出力素子Ｍ０のオン時において、出力素子Ｍ０近辺で異常な高温が発生したことを検出すると、過熱が生じていることを示す過熱検出信号を論理回路１に送信して、出力素子Ｍ０をオフさせる。

【0009】

半導体装置は動作する最大温度が定義されており、当該温度を超えた状態で使用した場合、装置の故障および周囲機器の故障を引き起こす危険性がある。従って、温度検出回路をはじめとする保護機能が搭載されている。

【0010】

関連技術としては、ダイオードの順方向電圧降下の負の温度特性を利用し、ダイオードの電圧降下と基準電位とをコンパレータにて比較し、ダイオードの電圧降下が基準電位を下回ったことを以て温度しきい値超過を判別する技術が提案されている（特許文献１）。また、充電制御回路のシャットダウンの設定温度をユーザーの任意に変えるために、並列接続されたトランジスタと、それらと直列接続されたヒューズを溶断する事によって、カレントミラー比を変更する技術、および過熱保護温度およびその判断基準となる基準電位をユーザーの任意で変えられる技術が提案されている（特許文献２）。また、可変利得増幅回路の基準電圧生成回路を、ＭＯＳの並列接続をスイッチで変えることによってカレントミラー比を変更できるようにした技術が提案されている（特許文献３）。

【先行技術文献】

【特許文献】

【0011】

【特許文献1】特開2005-100295

【特許文献2】特開2009-232550

【特許文献3】特開平11-340760

【発明の概要】

【発明が解決しようとする課題】

【0012】

特許文献１に記載の半導体装置の温度しきい値は固定であるため、複数の顧客の多様な設計思想による多様な要求に応えるためには、顧客要求ごとに過熱検出温度のしきい値の異なる複数種の温度検出回路を用意する必要がある。
本発明は上記実情に鑑みてなされたもので、その目的は、過熱保護のしきい値を容易に変更することができる半導体装置を提供することである。

【課題を解決するための手段】

【0013】

上記課題を解決するために、温度検出回路およびこれを搭載した半導体装置が提供される。半導体装置は、基準電圧生成部と、温度検出部と、前記基準電圧生成部から出力させる基準電圧および前記温度検出部の出力電圧が入力される比較部とを備え、前記基準電圧生成部は、定電流源と、前記定電流源電流が入力される電流調整部と、前記電流調整部の出力より前記基準電圧を生成する基準電圧生成素子を有し、前記電流調整部は、ミラー比を変更する入力信号を受信する入力端子を有したカレントミラー回路を含む、温度検出回路を有する。また前記温度検出部は、前記定電流源と直列に接続された第１のＰＭＯＳと、前記基準電圧生成素子と直列接続された第２のＰＭＯＳと、互いに並列かつ前記基準電圧生成素子とおのおの直列に接続された１つもしくは複数のＰＭＯＳと、前記１つもしくは複数のＰＭＯＳのおのおのと直列に接続された前記入力端子より入力される入力信号によって動作する１つもしくは複数のスイッチをさらに備え、前記第１、第２および１つもしくは複数のＰＭＯＳのゲートは、前記第１のＰＭＯＳのソースに接続されている。また前記半導体装置は、前記１つもしくは複数のスイッチは、それぞれの入力端子に、おのおの閾値の異なるインバータの出力端子が接続されている。

【発明の効果】

【0014】

本発明によれば、過熱保護のしきい値を容易に変更することができる半導体装置を提供することが可能となる。

【図面の簡単な説明】

【0015】

【図1】本発明の温度検出回路付きＩＰＳの一例を説明する図である。

【図2】本発明の温度検出回路の一例を説明する図である。

【図3】本発明の環境温度と温度検出素子の電圧降下の関係を示す図である。

【図4】本発明の温度検出回路の一例を説明する図である。

【図5】従来技術の温度検出回路付きＩＰＳの一例を説明する図である。

【図6】従来技術の温度検出回路の一例を説明する図である。

【図7】従来技術の環境温度と温度検出素子の電圧降下の関係を示す図である。

【発明を実施するための形態】

【0016】

以下、本実施の形態について図面を参照して説明する。

【0017】

図６は従来技術の温度検出回路の構成の一例を示す図である。温度検出回路３０は、ＰチャネルのＭＯＳＦＥＴであるＰＭＯＳトランジスタＭ１、・・・、Ｍ４、M５、M６、ＮＭＯＳトランジスタM７、Ｍ８、定電流源ＩＲ１および温度検出素子Ｄ１、基準電圧生成素子Ｄ２を備える。

【0018】

構成素子の接続関係について、ＰＭＯＳトランジスタＭ１のソースは、ＰＭＯＳトランジスタＭ１のバックゲート（ボディ）、電源端子ＶＴ、ＰＭＯＳトランジスタＭ２のバックゲートおよびソース、ＰＭＯＳトランジスタＭ３のバックゲートおよびソース、ＰＭＯＳトランジスタＭ４のバックゲートおよびソース、ＰＭＯＳトランジスタＭ５のバックゲートおよびＰＭＯＳトランジスタＭ６のバックゲートに接続される。

【0019】

ＰＭＯＳトランジスタＭ１のドレインは、定電流源ＩＲ１の入力端、ＰＭＯＳトランジスタＭ１のゲート、ＰＭＯＳトランジスタＭ２のゲート、ＰＭＯＳトランジスタＭ３のゲートおよびＰＭＯＳトランジスタＭ４のゲートに接続される。

【0020】

ＰＭＯＳトランジスタＭ２のドレインは、基準電圧生成素子Ｄ２の高電位側およびゲートと、ＰＭＯＳトランジスタＭ５のゲートに接続される。

【0021】

ＰＭＯＳトランジスタＭ３のドレインは、ＰＭＯＳトランジスタＭ５のソースおよびＰＭＯＳトランジスタＭ７のソースに接続される。

【0022】

ＰＭＯＳトランジスタＭ４のドレインは、ＰＭＯＳトランジスタＭ６のゲートおよび温度検出素子Ｄ１の高電位側に接続される。

【0023】

定電流源ＩＲ１の出力端は、基準電圧生成素子Ｄ２の低電位側、ＮＭＯＳトランジスタＭ７のソースおよびバックゲート、ＮＭＯＳトランジスタＭ８のソースおよびバックゲート、温度検出素子Ｄ１の低電位側、および接地端子ＧＮＤに接続される。

【0024】

ＰＭＯＳトランジスタＭ５のドレインは、ＮＭＯＳトランジスタＭ７のゲートおよびドレイン、ＮＭＯＳトランジスタＭ８のゲートに接続される。

【0025】

ＰＭＯＳトランジスタＭ６のドレインは、ＮＭＯＳトランジスタＭ８のドレインに接続される。

【0026】

なお、過熱の検出結果を表す過熱検出信号ｓ１は、ＰＭＯＳトランジスタＭ６のドレインとＮＭＯＳトランジスタＭ８のドレインとの接続ノードから出力される。

【0027】

また、ＰＭＯＳトランジスタＭ１およびＭ２でカレントミラーが形成され、カレントミラーと定電流源ＩＲ１と基準電圧生成素子Ｄ２で基準電圧生成部が形成され、ＰＭＯＳトランジスタＭ３、Ｍ５、Ｍ６と、ＮＭＯＳトランジスタＭ７、Ｍ８で比較部が形成され、ＰＭＯＳトランジスタＭ４と温度検出素子Ｄ１で温度検出部が形成される。

【0028】

ここで、温度検出素子Ｄ１はダイオード等の負の温度特性を持つ素子である場合、環境温度と温度検出素子Ｄ１の電圧降下との関係は図７に示される通り、環境温度が上がる程温度検出素子Ｄ１の電圧降下は下がり、基準電圧生成部で生成された基準電圧を下回ると、周囲温度が過熱検出温度しきい値を超えたものとみなし、過熱検出信号ｓ１は過熱が生じた信号を発する。

【0029】

また、基準電圧生成素子Ｄ２は、高電位側をゲートおよびドレイン、低電位側をソースに接続したＮＭＯＳトランジスタであってよく、この場合、基準電圧生成素子Ｄ２はバイアスを加えられた事による、ドレイン－ソース間の電圧を用いて比較部への出力すなわちＭ５のゲート電位を一定に保つ。

【0030】

図１は本発明における温度検出回路付きＩＰＳの構成の一例を示す図である。温度検出回路付きＩＰＳ１０は、温度検出回路３０の代わりに温度検出回路３を備え、第二入力端子ＩＮ２をさらに備える。これ以外の構造は従来の温度検出回路付きＩＰＳと同様である。

【0031】

入力端子ＩＮおよび第二入力端子ＩＮ２にはマイコン４が接続されて、第二入力端子ＩＮ２にはマイコン４から出力される過熱検出温度しきい値設定のための第二の制御信号が入力される。

【0032】

図２は本発明における温度検出回路３の構成の一例を示す図である。温度検出回路３ａはＰＭＯＳトランジスタＭ２と並列に接続されたＰＭＯＳトランジスタＭ２ａおよびスイッチＳＷａと、スイッチＳＷａを制御する第二の制御信号を入力する第二入力端子ＩＮ２を備える。これ以外の構成は従来技術の温度検出回路３０と同様である。

【0033】

ＰＭＯＳトランジスタＭ２ａのゲートはＰＭＯＳトランジスタＭ１～Ｍ４のゲートに接続され、ＰＭＯＳトランジスタＭ２ａのドレインはＰＭＯＳトランジスタＭ２のドレインに接続され、ＰＭＯＳトランジスタＭ２ａのバックゲートはＰＭＯＳトランジスタＭ１～Ｍ４のバックゲートおよび電源端子ＶＴに接続され、ＰＭＯＳトランジスタＭ２ａのソースはスイッチＳＷａの低電位側に接続され、ＰＭＯＳトランジスタＭ２ａのバックゲートはグランドに接続される。ＰＭＯＳトランジスタＭ１、Ｍ２、Ｍ２ａで基準温度生成部のカレントミラーを形成する。ここで、ＰＭＯＳトランジスタＭ１が第１のＰＭＯＳに相当し、ＰＭＯＳトランジスタＭ２およびＭ２ａが複数のＰＭＯＳに相当し、スイッチＳＷａが１つもしくは複数のスイッチに相当し、ＰＭＯＳトランジスタＭ１、Ｍ２、Ｍ２ａおよびスイッチＳＷａで電流調整部を形成する。

【0034】

スイッチＳＷａの高電位側はＰＭＯＳトランジスタＭ１～Ｍ４のソースおよび電源端子ＶＴに接続される。スイッチＳＷａは一例ではソースを高電位側、ドレインを低電位側に接続するＰＭＯＳトランジスタであり、この場合スイッチＳＷａのゲートは第二入力端子ＩＮ２に接続される。

【0035】

第二入力端子ＩＮ２より高電位が入力された場合、スイッチＳＷａはオンとなり、ＰＭＯＳトランジスタＭ２ａはＰＭＯＳトランジスタＭ２と並列に接続される。また第二入力端子ＩＮ２より低電位が入力された場合、スイッチＳＷａはオフとなり、ＰＭＯＳトランジスタＭ２ａは回路より切り離される。その結果、基準電圧生成部の出力電位は、第二の制御信号が高電位であれば高くなり、低電位であれば低くなる。

【0036】

ここで、温度検出素子Ｄ１はダイオード等の負の温度特性を持つ素子である場合、環境温度と温度検出素子Ｄ１の電圧降下との関係は図３に示される通りである。図７と同様に、環境温度が上がる程温度検出素子Ｄ１の電圧降下は下がり、基準電圧生成部で生成された基準電圧を下回ると、周囲温度が過熱検出温度しきい値を超えたものとみなし、過熱検出信号ｓ１は過熱が生じた信号を発するが、基準電圧生成部で生成する基準電圧を変えることによって、過熱検出温度しきい値を変える事ができる。

【0037】

図４は本発明における温度検出回路３ｂの構成の一例を示す図である。温度検出回路３ｂはＰＭＯＳトランジスタＭ２およびＭ２ａと並列に接続されたＰＭＯＳトランジスタＭ２ｂおよびスイッチＳＷｂと、インバータＩＮＶａおよびＩＮＶｂを備える。これ以外の構成は温度検出回路３０ａと同様である。

【0038】

ＰＭＯＳトランジスタＭ２ｂのゲートはＰＭＯＳトランジスタＭ１～Ｍ４およびＭ２ａのゲートに接続され、ＰＭＯＳトランジスタＭ２ｂのドレインはＰＭＯＳトランジスタＭ２およびＭ２ａのドレインに接続され、ＰＭＯＳトランジスタＭ２ｂのバックゲートはＰＭＯＳトランジスタＭ１～Ｍ４およびＭ２ａのバックゲートと電源端子ＶＴに接続され、ＰＭＯＳトランジスタＭ２ｂのソースはスイッチＳＷｂの低電位側に接続され、ＰＭＯＳトランジスタＭ２ｂのバックゲートはグランドに接続される。ＰＭＯＳトランジスタＭ１、Ｍ２、Ｍ２ａ、Ｍ２ｂで基準温度生成部のカレントミラーを形成する。ここで、ＰＭＯＳトランジスタＭ２、Ｍ２ａおよびＭ２ｂが複数のＰＭＯＳに相当し、スイッチＳＷａおよびＳｗｂが１つもしくは複数のスイッチに相当し、ＰＭＯＳトランジスタＭ１、Ｍ２、Ｍ２ａ、Ｍ２ｂおよびスイッチＳＷａ、ＳＷｂで電流調整部を形成する。

【0039】

スイッチＳＷｂの高電位側はＰＭＯＳトランジスタＭ１～Ｍ４のソースおよび電源端子ＶＴに接続される。スイッチＳＷｂは一例ではソースを高電位側、ドレインを低電位側に接続するＰＭＯＳトランジスタであり、この場合スイッチＳＷｂのゲートはインバータＩＮＶａの出力側に接続される。またスイッチＳＷａのゲートはインバータＩＮＶａの出力側に接続され、インバータＩＮＶａおよびＩＮＶｂの入力側は第二入力端子ＩＮ２に接続される。

【0040】

ここでインバータＩＮＶｂのしきい値はＩＮＶａのしきい値と異なる。以降はＩＮＶｂのしきい値がＩＮＶａのしきい値より高い場合を想定して説明する。

【0041】

第二入力端子ＩＮ２より低電位が入力された場合、インバータＩＮＶａおよびＩＮＶｂより高電位が出力され、スイッチＳＷａおよびＳＷｂはオンとなり、ＰＭＯＳトランジスタＭ２ａおよびＭ２ｂはＰＭＯＳトランジスタＭ２と並列に接続される。また第二入力端子ＩＮ２より中程度の電位が入力された場合、インバータＩＮＶａより低電位、ＩＮＶｂより高電位が出力され、スイッチＳＷａはオフとなるがＳＷｂはオンとなり、ＰＭＯＳトランジスタＭ２ｂのみがＰＭＯＳトランジスタＭ２と並列に接続される。第二入力端子ＩＮ２より高電位が入力された場合、インバータＩＮＶａおよびＩＮＶｂより低電位が出力され、スイッチＳＷａおよびＳＷｂはオフとなり、ＰＭＯＳトランジスタＭ２ａおよびＭ２ｂは回路より切り離される。その結果、基準電圧生成部の出力電位は、第二の制御信号が低電位であるほど三段階で高くなる。

【0042】

同様に、複数のＰＭＯＳ、１つまたは複数のインバータおよび１つまたは複数のスイッチの段数を変えることによって、第二の制御信号の電位の高低に応じて複数段に基準電圧生成部の出力電位を変えることができる。

【符号の説明】

【0043】

１ 論理回路
２ ゲートドライバ
３，３ａ、３ｂ 温度検出回路
４ マイコン
Ｍ０ 出力素子
ＩＮ 入力端子
ＩＮ２ 第二入力端子
ＶＴ 電源端子
ＯＵＴ 出力端子
ＧＮＤ グランド
Ｌ 負荷
ＶＣＣ 電源
１０ 温度検出回路付きＩＰＳ
Ｍ１～Ｍ４、Ｍ２ａ、Ｍ２ｂ、Ｍ５、Ｍ６ ＰＭＯＳトランジスタ
Ｍ７、Ｍ８ ＮＭＯＳトランジスタ
ＩＲ１ 定電流源
Ｄ１ 温度検出素子
Ｄ２ 基準電圧生成素子
ＳＷａ、ＳＷｂ スイッチ
ＩＮＶａ、ＩＮＶｂ インバータ
ｓ１ 過熱検出信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】