(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024083738
(43)【公開日】2024-06-24
(54)【発明の名称】通信制御方法および通信制御装置
(51)【国際特許分類】
G06F 9/50 20060101AFI20240617BHJP
G06N 20/00 20190101ALI20240617BHJP
H04W 88/14 20090101ALI20240617BHJP
H04W 28/088 20230101ALI20240617BHJP
【ＦＩ】
G06F9/50 150D
G06N20/00
H04W88/14
H04W28/088
【審査請求】有
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022197731
(22)【出願日】2022-12-12
(11)【特許番号】
(45)【特許公報発行日】2023-03-27
(71)【出願人】
【識別番号】397036309
【氏名又は名称】株式会社インターネットイニシアティブ
(74)【代理人】
【識別番号】100118902
【弁理士】
【氏名又は名称】山本 修
(74)【代理人】
【識別番号】100106208
【弁理士】
【氏名又は名称】宮前 徹
(74)【代理人】
【識別番号】100196508
【弁理士】
【氏名又は名称】松尾 淳一
(74)【代理人】
【識別番号】100195408
【弁理士】
【氏名又は名称】武藤 陽子
(72)【発明者】
【氏名】柿島 純
【テーマコード（参考）】
5K067
【Ｆターム（参考）】
5K067AA28
(57)【要約】
【課題】加入者情報管理サーバ群の負荷を分散することを目的とする。
【解決手段】
通信制御方法は、複数のＵＤＭサーバ２が備える全ての複数のプロセッサコア２１について、各プロセッサコア２１に入力される要求信号の信号数に対して、各プロセッサコア２１から出力される要求信号の信号数が、各プロセッサコア２１で均等な目標信号数の値に一致するように、機械学習モデルのパラメータを学習する第１ステップと、第１ステップで得られた学習済みパラメータをＭＬモデル記憶部１２に記憶させる第２ステップと、複数のＵＤＭサーバ２の各プロセッサコア２１に入力される、未知の信号数の偏りを有する要求信号について、学習済みパラメータを適用して、複数のＵＤＭサーバ２の各プロセッサコア２１から目標信号数を出力させる第３ステップとを備える。
【選択図】図１
【解決手段】
通信制御方法は、複数のＵＤＭサーバ２が備える全ての複数のプロセッサコア２１について、各プロセッサコア２１に入力される要求信号の信号数に対して、各プロセッサコア２１から出力される要求信号の信号数が、各プロセッサコア２１で均等な目標信号数の値に一致するように、機械学習モデルのパラメータを学習する第１ステップと、第１ステップで得られた学習済みパラメータをＭＬモデル記憶部１２に記憶させる第２ステップと、複数のＵＤＭサーバ２の各プロセッサコア２１に入力される、未知の信号数の偏りを有する要求信号について、学習済みパラメータを適用して、複数のＵＤＭサーバ２の各プロセッサコア２１から目標信号数を出力させる第３ステップとを備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
ＳＩＭカードに紐づけられた加入者情報を管理する複数のサーバを制御する通信制御方法であって、
前記複数のサーバは、
各々が、外部からの要求信号を処理する複数のプロセッサコアで構成されるプロセッサと、通信インターフェースとを備え、
前記通信インターフェースは、前記複数のサーバを互いに接続し、かつ、前記複数のサーバが備える全ての前記複数のプロセッサコアを互いに連携可能にし、
前記通信制御方法は、
前記複数のサーバが備える全ての前記複数のプロセッサコアについて、各プロセッサコアに入力される前記要求信号の信号数に対して、前記各プロセッサコアから出力される前記要求信号の信号数が、前記各プロセッサコアで均等な目標信号数の値に一致するように、機械学習モデルのパラメータを学習する第１ステップと、
前記第１ステップで得られた学習済みパラメータを記憶部に記憶させる第２ステップと、
前記複数のサーバの前記各プロセッサコアに入力される、未知の信号数の偏りを有する前記要求信号について、前記学習済みパラメータを適用して、前記複数のサーバの前記各プロセッサコアから前記目標信号数を出力させる第３ステップと
を備える通信制御方法。
前記複数のサーバは、
各々が、外部からの要求信号を処理する複数のプロセッサコアで構成されるプロセッサと、通信インターフェースとを備え、
前記通信インターフェースは、前記複数のサーバを互いに接続し、かつ、前記複数のサーバが備える全ての前記複数のプロセッサコアを互いに連携可能にし、
前記通信制御方法は、
前記複数のサーバが備える全ての前記複数のプロセッサコアについて、各プロセッサコアに入力される前記要求信号の信号数に対して、前記各プロセッサコアから出力される前記要求信号の信号数が、前記各プロセッサコアで均等な目標信号数の値に一致するように、機械学習モデルのパラメータを学習する第１ステップと、
前記第１ステップで得られた学習済みパラメータを記憶部に記憶させる第２ステップと、
前記複数のサーバの前記各プロセッサコアに入力される、未知の信号数の偏りを有する前記要求信号について、前記学習済みパラメータを適用して、前記複数のサーバの前記各プロセッサコアから前記目標信号数を出力させる第３ステップと
を備える通信制御方法。
【請求項2】
請求項１に記載の通信制御方法において、
前記第３ステップは、さらに、前記学習済みパラメータに基づいて、前記複数のサーバが備える全ての前記複数のプロセッサコアを連携させるために、前記各プロセッサコア間の接続に関する設定を行い、
前記第３ステップは、前記各プロセッサコア間の前記接続に関する設定を用いて、前記各プロセッサコアに、前記未知の信号数の偏りを有する前記要求信号を入力し、前記各プロセッサコアから前記目標信号数を出力させる
ことを特徴とする通信制御方法。
前記第３ステップは、さらに、前記学習済みパラメータに基づいて、前記複数のサーバが備える全ての前記複数のプロセッサコアを連携させるために、前記各プロセッサコア間の接続に関する設定を行い、
前記第３ステップは、前記各プロセッサコア間の前記接続に関する設定を用いて、前記各プロセッサコアに、前記未知の信号数の偏りを有する前記要求信号を入力し、前記各プロセッサコアから前記目標信号数を出力させる
ことを特徴とする通信制御方法。
【請求項3】
請求項２に記載の通信制御方法において、
前記第１ステップは、前記各プロセッサコアに入力される前記要求信号の信号数に対して、前記各プロセッサコアから前記目標信号数を出力するための前記各プロセッサコア間の前記接続に関する設定がラベル付けされた教師データを用いて、前記機械学習モデルの前記パラメータの学習を行う
ことを特徴とする通信制御方法。
前記第１ステップは、前記各プロセッサコアに入力される前記要求信号の信号数に対して、前記各プロセッサコアから前記目標信号数を出力するための前記各プロセッサコア間の前記接続に関する設定がラベル付けされた教師データを用いて、前記機械学習モデルの前記パラメータの学習を行う
ことを特徴とする通信制御方法。
【請求項4】
請求項３に記載の通信制御方法において、
前記機械学習モデルは、入力層、隠れ層、および出力層を有するニューラルネットワークであり、
入力層の入力ノードの数、および出力層の出力ノードの数は、前記複数のサーバが備える全ての前記複数のプロセッサコアの数に対応する
ことを特徴とする通信制御方法。
前記機械学習モデルは、入力層、隠れ層、および出力層を有するニューラルネットワークであり、
入力層の入力ノードの数、および出力層の出力ノードの数は、前記複数のサーバが備える全ての前記複数のプロセッサコアの数に対応する
ことを特徴とする通信制御方法。
【請求項5】
請求項４に記載の通信制御方法において、
前記入力層の前記入力ノードには、前記各プロセッサコアを二次元配置した構造に対応する二次元ベクトルの入力データが入力される
ことを特徴とする通信制御方法。
前記入力層の前記入力ノードには、前記各プロセッサコアを二次元配置した構造に対応する二次元ベクトルの入力データが入力される
ことを特徴とする通信制御方法。
【請求項6】
ＳＩＭカードに紐づけられた加入者情報を管理する複数のサーバを制御する通信制御装置であって、
前記複数のサーバは、
各々が、外部からの要求信号を処理する複数のプロセッサコアで構成されるプロセッサと、通信インターフェースとを備え、
前記通信インターフェースは、前記複数のサーバを互いに接続し、かつ、前記複数のサーバが備える全ての前記複数のプロセッサコアを互いに連携可能にし、
前記通信制御装置は、
前記複数のサーバが備える全ての前記複数のプロセッサコアについて、各プロセッサコアに入力される前記要求信号の信号数に対して、前記各プロセッサコアから出力される前記要求信号の信号数が、前記各プロセッサコアで均等な目標信号数の値に一致するように、機械学習モデルのパラメータを学習する学習部と、
前記学習部で得られた学習済みパラメータを記憶する記憶部と、
前記複数のサーバの前記各プロセッサコアに入力される、未知の信号数の偏りを有する前記要求信号について、前記学習済みパラメータを適用して、前記複数のサーバの前記各プロセッサコアから前記目標信号数を出力させる通信制御部と
を備える通信制御装置。
前記複数のサーバは、
各々が、外部からの要求信号を処理する複数のプロセッサコアで構成されるプロセッサと、通信インターフェースとを備え、
前記通信インターフェースは、前記複数のサーバを互いに接続し、かつ、前記複数のサーバが備える全ての前記複数のプロセッサコアを互いに連携可能にし、
前記通信制御装置は、
前記複数のサーバが備える全ての前記複数のプロセッサコアについて、各プロセッサコアに入力される前記要求信号の信号数に対して、前記各プロセッサコアから出力される前記要求信号の信号数が、前記各プロセッサコアで均等な目標信号数の値に一致するように、機械学習モデルのパラメータを学習する学習部と、
前記学習部で得られた学習済みパラメータを記憶する記憶部と、
前記複数のサーバの前記各プロセッサコアに入力される、未知の信号数の偏りを有する前記要求信号について、前記学習済みパラメータを適用して、前記複数のサーバの前記各プロセッサコアから前記目標信号数を出力させる通信制御部と
を備える通信制御装置。
【請求項7】
請求項６に記載の通信制御装置において、
前記通信制御部は、さらに、前記学習済みパラメータに基づいて、前記複数のサーバが備える全ての前記複数のプロセッサコアを連携させるために、前記各プロセッサコア間の接続に関する設定を行い、
前記通信制御部は、前記各プロセッサコア間の前記接続に関する設定を用いて、前記各プロセッサコアに、前記未知の信号数の偏りを有する前記要求信号を入力し、前記各プロセッサコアから前記目標信号数を出力させる
ことを特徴とする通信制御装置。
前記通信制御部は、さらに、前記学習済みパラメータに基づいて、前記複数のサーバが備える全ての前記複数のプロセッサコアを連携させるために、前記各プロセッサコア間の接続に関する設定を行い、
前記通信制御部は、前記各プロセッサコア間の前記接続に関する設定を用いて、前記各プロセッサコアに、前記未知の信号数の偏りを有する前記要求信号を入力し、前記各プロセッサコアから前記目標信号数を出力させる
ことを特徴とする通信制御装置。
【請求項8】
請求項７に記載の通信制御装置において、
前記学習部は、前記各プロセッサコアに入力される前記要求信号の信号数に対して、前記各プロセッサコアから前記目標信号数を出力するための前記各プロセッサコア間の前記接続に関する設定がラベル付けされた教師データを用いて、前記機械学習モデルの前記パラメータの学習を行う
ことを特徴とする通信制御装置。
前記学習部は、前記各プロセッサコアに入力される前記要求信号の信号数に対して、前記各プロセッサコアから前記目標信号数を出力するための前記各プロセッサコア間の前記接続に関する設定がラベル付けされた教師データを用いて、前記機械学習モデルの前記パラメータの学習を行う
ことを特徴とする通信制御装置。
【請求項9】
請求項８に記載の通信制御装置において、
前記機械学習モデルは、入力層、隠れ層、および出力層を有するニューラルネットワークであり、
入力層の入力ノードの数、および出力層の出力ノードの数は、前記複数のサーバが備える全ての前記複数のプロセッサコアの数に対応する
ことを特徴とする通信制御装置。
前記機械学習モデルは、入力層、隠れ層、および出力層を有するニューラルネットワークであり、
入力層の入力ノードの数、および出力層の出力ノードの数は、前記複数のサーバが備える全ての前記複数のプロセッサコアの数に対応する
ことを特徴とする通信制御装置。
【請求項10】
請求項９に記載の通信制御装置において、
前記入力層の前記入力ノードには、前記各プロセッサコアを二次元配置した構造に対応する二次元ベクトルの入力データが入力される
ことを特徴とする通信制御装置。
前記入力層の前記入力ノードには、前記各プロセッサコアを二次元配置した構造に対応する二次元ベクトルの入力データが入力される
ことを特徴とする通信制御装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、通信制御方法および通信制御装置に関する。
【背景技術】
【0002】
従来のスタンドアローン（ＳＡ）方式の第５世代（５Ｇ）移動通信システムでは、図８に示すように、コアネットワークに含まれるＡＭＦ（Ａｃｃｅｓｓ ａｎｄ Ｍｏｂｉｌｉｔｙ Ｍａｎａｇｅｍｅｎｔ Ｆｕｎｃｔｉｏｎ）６００は、複数のＵＤＭ（Ｕｎｉｆｉｅｄ Ｄａｔａ Ｍａｎａｇｅｍｅｎｔ）５００に対して、ラウンドロビンによるロードバランサにより要求信号を振り分けて送信する。一方、ＵＤＭ５００は、要求信号を送信したＡＭＦに対して応答信号を返却する。
【0003】
同様に、従来の第４世代（４Ｇ、ＬＴＥ）移動通信システムにおいては、ＭＭＥ（Ｍｏｂｉｌｉｔｙ Ｍａｎａｇｅｍｅｎｔ Ｅｎｔｉｔｙ）が、複数のＨＳＳ（Ｈｏｍｅ Ｓｕｂｓｃｒｉｂｅｒ Ｓｅｒｖｅｒ）に対して、ラウンドロビンによるロードバランサで要求信号を振り分けて送信し、ＨＳＳは、要求信号を送信したＭＭＥに対して応答信号を返却する。
【0004】
ＡＭＦおよびＭＭＥは、通信エリア内のユーザ端末の位置情報を管理するデータベースを備え、ＵＤＭ、ＨＳＳとのインターフェースを持つコアネットワーク内のサーバ装置である。また、ＵＤＭおよびＨＳＳは、ＳＩＭカードに紐づけられた加入者情報を管理するコアネットワークに設けられた加入者情報管理サーバである。
【0005】
しかし、従来のラウンドロビン方式により要求信号を振り分ける方法を採用した場合であっても、複数のＵＤＭ（４Ｇにおいては複数のＨＳＳ）のうちのある特定のＵＤＭ（４ＧにおいてはＨＳＳ）に要求信号が偏り、輻輳が生じていた。さらに、ＵＤＭ（ＨＳＳ）は、複数のマイクロプロセッサコアで構成されるプロセッサを備えているところ、各ＵＤＭ（各ＨＳＳ）内においても、特定のマイクロプロセッサコアに処理負荷の偏りが生じていた。
【0006】
例えば、特許文献１は、第４世代（４Ｇ／ＬＴＥ）移動通信システムにおいて、複数のゲートウェイのリソース情報を比較し、計算リソース量の空き容量が多いゲートウェイを選択することで、ＭＭＥからゲートウェイへ無線ベアラの設定要求を送出する技術を開示している。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開２０１７－０７３５８９号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかし、従来の技術では、加入者情報管理サーバ群におけるプロセッサコア間の連携を行うことができず、依然として加入者情報管理サーバ群の負荷を分散することが困難であった。
【0009】
本発明は、上述した課題を解決するためになされたものであり、加入者情報管理サーバ群の負荷を分散することを目的とする。
【課題を解決するための手段】
【0010】
上述した課題を解決するために、本発明に係る通信制御方法は、ＳＩＭカードに紐づけられた加入者情報を管理する複数のサーバを制御する通信制御方法であって、前記複数のサーバは、各々が、外部からの要求信号を処理する複数のプロセッサコアで構成されるプロセッサと、通信インターフェースとを備え、前記通信インターフェースは、前記複数のサーバを互いに接続し、かつ、前記複数のサーバが備える全ての前記複数のプロセッサコアを互いに連携可能にし、前記通信制御方法は、前記複数のサーバが備える全ての前記複数のプロセッサコアについて、各プロセッサコアに入力される前記要求信号の信号数に対して、前記各プロセッサコアから出力される前記要求信号の信号数が、前記各プロセッサコアで均等な目標信号数の値に一致するように、機械学習モデルのパラメータを学習する第１ステップと、前記第１ステップで得られた学習済みパラメータを記憶部に記憶させる第２ステップと、前記複数のサーバの前記各プロセッサコアに入力される、未知の信号数の偏りを有する前記要求信号について、前記学習済みパラメータを適用して、前記複数のサーバの前記各プロセッサコアから前記目標信号数を出力させる第３ステップとを備える。
【0011】
また、本発明に係る通信制御方法において、前記第３ステップは、さらに、前記学習済みパラメータに基づいて、前記複数のサーバが備える全ての前記複数のプロセッサコアを連携させるために、前記各プロセッサコア間の接続に関する設定を行い、前記第３ステップは、前記各プロセッサコア間の前記接続に関する設定を用いて、前記各プロセッサコアに、前記未知の信号数の偏りを有する前記要求信号を入力し、前記各プロセッサコアから前記目標信号数を出力させてもよい。
【0012】
また、本発明に係る通信制御方法において、前記第１ステップは、前記各プロセッサコアに入力される前記要求信号の信号数に対して、前記各プロセッサコアから前記目標信号数を出力するための前記各プロセッサコア間の前記接続に関する設定がラベル付けされた教師データを用いて、前記機械学習モデルの前記パラメータの学習を行ってもよい。
【0013】
また、本発明に係る通信制御方法において、前記機械学習モデルは、入力層、隠れ層、および出力層を有するニューラルネットワークであり、入力層の入力ノードの数、および出力層の出力ノードの数は、前記複数のサーバが備える全ての前記複数のプロセッサコアの数に対応してもよい。
【0014】
また、本発明に係る通信制御方法において、前記入力層の前記入力ノードには、前記各プロセッサコアを二次元配置した構造に対応する二次元ベクトルの入力データが入力されてもよい。
【0015】
上述した課題を解決するために、本発明に係る通信制御装置は、ＳＩＭカードに紐づけられた加入者情報を管理する複数のサーバを制御する通信制御装置であって、前記複数のサーバは、各々が、外部からの要求信号を処理する複数のプロセッサコアで構成されるプロセッサと、通信インターフェースとを備え、前記通信インターフェースは、前記複数のサーバを互いに接続し、かつ、前記複数のサーバが備える全ての前記複数のプロセッサコアを互いに連携可能にし、前記通信制御装置は、前記複数のサーバが備える全ての前記複数のプロセッサコアについて、各プロセッサコアに入力される前記要求信号の信号数に対して、前記各プロセッサコアから出力される前記要求信号の信号数が、前記各プロセッサコアで均等な目標信号数の値に一致するように、機械学習モデルのパラメータを学習する学習部と、前記学習部で得られた学習済みパラメータを記憶する記憶部と、前記複数のサーバの前記各プロセッサコアに入力される、未知の信号数の偏りを有する前記要求信号について、前記学習済みパラメータを適用して、前記複数のサーバの前記各プロセッサコアから前記目標信号数を出力させる通信制御部とを備える。
【0016】
また、本発明に係る通信制御装置において、前記通信制御部は、さらに、前記学習済みパラメータに基づいて、前記複数のサーバが備える全ての前記複数のプロセッサコアを連携させるために、前記各プロセッサコア間の接続に関する設定を行い、前記通信制御部は、前記各プロセッサコア間の前記接続に関する設定を用いて、前記各プロセッサコアに、前記未知の信号数の偏りを有する前記要求信号を入力し、前記各プロセッサコアから前記目標信号数を出力させてもよい。
【0017】
また、本発明に係る通信制御装置において、前記学習部は、前記各プロセッサコアに入力される前記要求信号の信号数に対して、前記各プロセッサコアから前記目標信号数を出力するための前記各プロセッサコア間の前記接続に関する設定がラベル付けされた教師データを用いて、前記機械学習モデルの前記パラメータの学習を行ってもよい。
【0018】
また、本発明に係る通信制御装置において、前記機械学習モデルは、入力層、隠れ層、および出力層を有するニューラルネットワークであり、入力層の入力ノードの数、および出力層の出力ノードの数は、前記複数のサーバが備える全ての前記複数のプロセッサコアの数に対応してもよい。
【0019】
また、本発明に係る通信制御装置において、前記入力層の前記入力ノードには、前記各プロセッサコアを二次元配置した構造に対応する二次元ベクトルの入力データが入力されてもよい。
【発明の効果】
【0020】
本発明によれば、複数の加入者情報管理サーバが備える全ての複数のプロセッサコアについて、各プロセッサコアに入力される要求信号の信号数に対して、各プロセッサコアから出力される要求信号の信号数が、各プロセッサコアで均等な目標信号数に一致するように、機械学習モデルのパラメータを学習する。そのため、加入者情報管理サーバ群における負荷を分散することができる。
【図面の簡単な説明】
【0021】
【発明を実施するための形態】
【0022】
以下、本発明の好適な実施の形態について、図１から図７を参照して詳細に説明する。なお、以下の説明では、５Ｇ通信規格に準拠する通信制御システムを例に挙げるが、通信制御システムは４Ｇ通信規格に準拠する構成であってもよい。
【0023】
［通信制御システムの構成］
まず、本発明の実施の形態に係る通信制御装置１を備える通信制御システムの概要について説明する。図１に示すように、通信制御システムは、通信制御装置１と、複数のＵＤＭサーバ（サーバ）２ａ、２ｂ、２ｃと、複数のＡＭＦサーバ３ａ、３ｂ、３ｃとを備える。ＵＤＭサーバ２ａ、２ｂ、２ｃは、通信制御装置１とＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、インターネットなどのネットワークＮＷを介して接続されている。
まず、本発明の実施の形態に係る通信制御装置１を備える通信制御システムの概要について説明する。図１に示すように、通信制御システムは、通信制御装置１と、複数のＵＤＭサーバ（サーバ）２ａ、２ｂ、２ｃと、複数のＡＭＦサーバ３ａ、３ｂ、３ｃとを備える。ＵＤＭサーバ２ａ、２ｂ、２ｃは、通信制御装置１とＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、インターネットなどのネットワークＮＷを介して接続されている。
【0024】
ＡＭＦサーバ３ａ、３ｂ、３ｃは、ＵＤＭサーバ２ａ、２ｂ、２ｃとのインターフェースを持つ。また、本実施の形態では、ＵＤＭサーバ２ａ、２ｂ、２ｃは通信インターフェース２０４ａ、２０４ｂ、２０４ｃを備え、ＷＡＮ、ＬＡＮなどのネットワークＬにより互いに接続されている。なお、以下において、ＵＤＭサーバ２ａ、２ｂ、２ｃを区別しない場合またはこれらを総称する場合には「ＵＤＭサーバ２」といい、同様に、ＡＭＦサーバ３ａ、３ｂ、３ｃを区別しない場合またはこれらを総称する場合には「ＡＭＦサーバ３」と呼ぶことがある。
【0025】
ＵＤＭサーバ２ａ、２ｂ、２ｃの上位には、図示されないＵＤＲ（統合データレポジトリ：Ｕｎｉｆｉｅｄ Ｄａｔａ Ｒｅｐｏｓｉｔｏｒｙ）サーバが接続されている。ＡＭＦサーバ３ａ、３ｂ、３ｃには、さらに、図示されない基地局が接続されている。ユーザ端末が、基地局のエリア内で、例えば、５Ｇ通信規格に準拠するデータネットワーク接続を確立してデータ通信を行う場合には、次の動作が必要となる。
【0026】
まず、基地局のエリア内に在圏するユーザ端末から、接続要求となるＡｔｔａｃｈ Ｒｅｑｕｅｓｔが、ＡＭＦサーバ３に送信される。ＡＭＦサーバ３は、ＵＤＭサーバ２にＳＩＭ承認要求を送信し、ＵＤＭサーバ２において認証が取れると、ＡＭＦサーバ３にＳＩＭ認証に必要な情報が送信され、ユーザ端末とＡＭＦサーバ３間の暗号化確立等が行われる。
【0027】
続いて、図１に示すように、ＡＭＦサーバ３からＵＤＭサーバ２に対して、ユーザ端末の位置登録要求、および加入者情報の要求などの要求信号が送信される。また、このときに、ＡＭＦサーバ３からの要求信号は、ラウンドロビン方式のロードバランサ３０ａ、３０ｂ、３０ｃによって振り分けられて、いずれかのＵＤＭサーバ２ａ、２ｂ、２ｃに送信される。要求信号には、送信元のＡＭＦ３の識別子が含まれている。
【0028】
ＵＤＭサーバ２は、受信した要求信号に基づいて、ＵＤＭサーバ２が備えるユーザ端末のＳＩＭカードの情報を応答信号として、要求信号の送り元のＡＭＦ３に対して送信する。その後、ＡＭＦ３は、ユーザ端末に対してＡＰＮ（Ａｃｃｅｓｓ Ｐｏｉｎｔ Ｎａｍｅ）を要求し、ユーザ端末からＡＰＮが通知されて、ＡＭＦサーバ３がＡＰＮの接続確認を行うと、ユーザ端末は通信ネットワークに接続できるようになる。
【0029】
上述したように要求信号は、ＡＭＦサーバ３で振り分けられてＵＤＭサーバ２に送信される。しかしながら、ＵＤＭサーバ２ａ、２ｂ、２ｃの各々で受信される要求信号の数には一定の偏りがあり、完全に均等ではない。例えば、３つのＵＤＭサーバ２ａ、２ｂ、２ｃのうち、ＵＤＭサーバ２ａに送信される要求信号の数が、他のＵＤＭサーバ２ｂ、２ｃよりも多く、ＵＤＭサーバ２ａ、２ｂ、２ｃ間での処理負荷に偏りが存在する場合が考えられる。
【0030】
また、各ＵＤＭサーバ２ａ、２ｂ、２ｃが備えるプロセッサは、複数のプロセッサコア２１で構成されるところ、個々のＵＤＭサーバ２内での要求信号の処理についても、複数のプロセッサコア２１のうちの一部のプロセッサコア２１での負荷が高くなる状況が生ずる。
【0031】
このように、ＵＤＭサーバ２間の要求信号の数の偏りだけでなく、各ＵＤＭサーバ２に搭載されている複数のプロセッサコア２１にそれぞれ入力される信号の数にも偏りが生じている。ＵＤＭサーバ２群の各プロセッサコア２１から出力される要求信号の信号数についても、コア間で異なり、あるプロセッサコア２１から出力される信号数が他のプロセッサコア２１から出力される信号数よりも多い、または少ない場合がある。
【0032】
信号数とは、一秒間で処理されるトランザクションの数（ＴＰＳ：Ｔｒａｎｓａｃｔｉｏｎｓ Ｐｅｒ Ｓｅｃｏｎｄ）をいい、本実施の形態では、要求信号の信号数は、ＵＤＭサーバ２で１秒間に処理できる要求信号の数をいう。
【0033】
本実施の形態に係る通信制御システムでは、ＵＤＭサーバ２ａ、２ｂ、２ｃの各々に通信インターフェース２０４を設け、ＵＤＭサーバ２ａ、２ｂ、２ｃの各々が備える複数のプロセッサコア２１を互いに連携させて、ＵＤＭサーバ２群の各プロセッサコア２１から出力される要求信号の数を均等にする。
【0034】
また、本実施の形態に係る通信制御装置１は、ＵＤＭサーバ２群の複数のプロセッサコア２１の各々に入力される信号数に対して、各プロセッサコア２１から出力される信号数が、目標信号数の値に一致するように、機械学習モデルのパラメータを学習する。この機械学習モデルの学習により得られる学習済みパラメータをＵＤＭサーバ２群のプロセッサコア２１の連携に適用することで、ＵＤＭサーバ２間の通信インターフェース２０４による接続を実現し、ＵＤＭサーバ２群の複数のプロセッサコア２１を連携させて負荷を分散する。
【0035】
［通信制御装置の機能ブロック］
図１に示すように、通信制御装置１は、設定部１０、学習部１１、機械学習（ＭＬ）モデル記憶部（記憶部）１２、および通信制御部１３を備える。
図１に示すように、通信制御装置１は、設定部１０、学習部１１、機械学習（ＭＬ）モデル記憶部（記憶部）１２、および通信制御部１３を備える。
【0036】
設定部１０は、通信制御システム内のＵＤＭサーバ２ａ、２ｂ、２ｃの識別情報、各ＵＤＭサーバ２ａ、２ｂ、２ｃが備えるプロセッサ２０２に含まれる複数のプロセッサコア２１－１、２１－２、２１－３、２１－ｎ（ｎ＝１，２，…）に関する情報を取得し、機械学習モデルの構造を設定する。
【0037】
設定部１０は、例えば、図４に示すように、ニューラルネットワーク構造の機械学習モデルを採用し、入力層、隠れ層、および出力層のノードの数、隠れ層のレイヤ数等を設定する。設定部１０は、入力層のノード数を、ＵＤＭサーバ２ａ、２ｂ、２ｃが備えるプロセッサコア２１の総数と同じ値とし、出力層のノード数についても、入力層と同じノード数とすることができる。
【0038】
図４に示すように、入力層の各ノードは、上から順にＵＤＭサーバ２ａのプロセッサ２０２が備える各プロセッサコア２１ａ－１～２１ａ－ｎ、ＵＤＭサーバ２ｂの各プロセッサコア２１ｂ－１～２１ｂ－ｎ、・・・、Ｎ番目のＵＤＭサーバ２Ｎの各プロセッサコア２１Ｎ－１～２１Ｎ－ｎにそれぞれ対応する。隠れ層ｈのレイヤ数、およびニューラルネットワークのノード間の結合の疎密を含む機械学習モデルのサイズや要素は、十分な推論精度が得られる設計であれば限定されず、例えば、ノード間の結合として全結合あるいはスパース化した構造であってもよい。また、ＵＤＭサーバ２群の複数のプロセッサコア２１は、プロセス間通信や割り込み処理等により、連携して動作することができる。
【0039】
学習部１１は、ＵＤＭサーバ２群が備える全てのプロセッサコア２１ａ－１～２１ａ－ｎ、…、２１Ｎ－１～２１Ｎ－ｎについて、各プロセッサコア２１に入力される要求信号の信号数に対して、各プロセッサコア２１から出力される要求信号の信号数が、各プロセッサコア２１間で均等な目標信号数の値に一致するように、機械学習モデルのパラメータを学習する。
【0040】
本実施の形態では、特に、ニューラルネットワークの結合強さを示す重みパラメータを学習する。各プロセッサコア２１に入力および出力される要求信号は、例えば、ＡＭＦサーバ３からＵＤＭサーバ２に送信されるユーザ端末の位置登録要求信号である。
【0041】
また、目標信号数の値は、全てのプロセッサコア２１で同じ信号数を出力する値とし、信号を出力しないプロセッサコア２１というものは存在しない。例えば、通信インターフェース２０４で互いに接続するＵＤＭサーバ２群が備える複数のプロセッサコア２１の数の合計が１００個であり、これらのプロセッサコア２１に入力される要求信号の数が総計１０００個である場合を考える。この場合、各プロセッサコア２１から均等に１０個の要求信号が出力されるように目標信号数の値を１０個と設定することができる。
【0042】
学習部１１は、図４に示すように、各プロセッサコア２１に入力される信号数をニューラルネットワークの入力層に与え、入力の重み付け総和に活性化関数を適用し、閾値処理により決定された出力を出力層に渡す。出力層の各出力ノードは、各プロセッサコア２１の出力に対応し、各出力ノードの値が、各プロセッサコア２１から出力される信号数となる。学習部１１は、ニューラルネットワークの重みパラメータおよびバイアスの初期値を、全てのノードで同じ値とすることができる。
【0043】
学習部１１は、ニューラルネットワークの出力層全体の信号数の総計をＬ、各出力ノードから出力される信号数の総計をＭとし、Ｌ／Ｍ＝αとして、次の式（１）に示す目的関数Ｅを導入することで、ＵＤＭサーバ２群の各プロセッサコア２１から出力される要求信号の数をすべて同じ数とするよう、ニューラルネットワークなどの機械学習モデルのパラメータを決定する。
【数1】
【0044】
上式（１）において、ｌは、ｌ番目のニューラルネットワークの入出力を示す。ニューラルネットワークの入力は、各プロセッサコア２１に入力される要求信号の信号数である。また、ニューラルネットワークの出力は、各プロセッサコア２１から出力される要求信号の信号数とすることができる。
【0045】
上式（１）の目的関数Ｅの値は、全てのｌについて、機械学習モデルの上記入力に対する出力が目標出力に一致する場合に０となる。学習部１１は、目的関数Ｅが最小、つまり０となるように、ニューラルネットワークの重みパラメータを調整する。
【0046】
ＭＬモデル記憶部１２は、学習部１１によって得られた、学習済みの機械学習モデル、つまり学習済みのパラメータを記憶する。本実施の形態では、ＭＬモデル記憶部１２は、ニューラルネットワークの学習済み重みを記憶する。なお、ＭＬモデル記憶部１２は、第１設定部１１によって設定された学習前の機械学習モデルについても記憶している。
【0047】
通信制御部１３は、ＵＤＭサーバ２群の各プロセッサコア２１に入力される、未知の信号数の偏りを有する要求信号について、ＭＬモデル記憶部１２から読み込んだ学習済みパラメータを適用して、各プロセッサコア２１から同じ信号数の処理済みの要求信号を出力させる。
【0048】
通信制御部１３は、ＭＬモデル記憶部１２が記憶する学習済み重みパラメータを読み出し、ＵＤＭサーバ２群の全てのプロセッサコア２１を連携させるための、各プロセッサコア２１の接続に関する設定を学習済み重みパラメータに基づいて行う。学習済み重みパラメータに基づいた各プロセッサコア２１の接続とは、プロセッサコア２１間の連携のための処理やスレッドの割り当て、コア間の通信やリソースの管理を設定することが含まれる。
【0049】
通信制御部１３は、ＵＤＭサーバ２群の各プロセッサコア２１への未知の入力である、未知の信号数の偏りを有する要求信号の各プロセッサコア２１への入力信号を、設定した接続関係を有する各プロセッサコア２１に処理させ、処理済みの要求信号を各プロセッサコア２１から出力させる。このように、学習済みパラメータを適用して得られる、各プロセッサコア２１から出力される要求信号の信号数は、各プロセッサコア２１で同じ信号数となる。
【0050】
［通信制御装置のハードウェア構成］
次に、上述した機能を有する通信制御装置１を実現するハードウェア構成の一例について、図２を用いて説明する。
次に、上述した機能を有する通信制御装置１を実現するハードウェア構成の一例について、図２を用いて説明する。
【0051】
図２に示すように、通信制御装置１は、例えば、バス１０１を介して接続されるプロセッサ１０２、主記憶装置１０３、通信インターフェース１０４、補助記憶装置１０５、入出力Ｉ／Ｏ１０６を備えるコンピュータと、これらのハードウェア資源を制御するプログラムによって実現することができる。
【0052】
主記憶装置１０３には、プロセッサ１０２が各種制御や演算を行うためのプログラムが予め格納されている。プロセッサ１０２と主記憶装置１０３とによって、図１に示した設定部１０、学習部１１、通信制御部１３など通信制御装置１の各機能が実現される。
【0053】
通信インターフェース１０４は、通信制御装置１と各種外部電子機器との間をネットワーク接続するためのインターフェース回路である。
【0054】
補助記憶装置１０５は、読み書き可能な記憶媒体と、その記憶媒体に対してプログラムやデータなどの各種情報を読み書きするための駆動装置とで構成されている。補助記憶装置１０５には、記憶媒体としてハードディスクやフラッシュメモリなどの半導体メモリを使用することができる。
【0055】
補助記憶装置１０５は、通信制御装置１が実行する通信制御プログラムを格納するプログラム格納領域を有する。また、補助記憶装置１０５は、機械学習モデルの学習を行うための学習プログラムを格納する領域を有する。補助記憶装置１０５によって、図１で説明したＭＬモデル記憶部１２が実現される。さらには、例えば、上述したデータやプログラムなどをバックアップするためのバックアップ領域などを有していてもよい。
【0056】
入出力Ｉ／Ｏ１０６は、外部機器からの信号を入力したり、外部機器へ信号を出力したりする入出力装置である。
【0057】
［ＵＤＭサーバのハードウェア構成］
図３は、ＵＤＭサーバ２のハードウェア構成の一例を示すブロック図である。ＵＤＭサーバ２についても、通信制御装置１と同様に、バス２０１を介して接続されるプロセッサ２０２、主記憶装置２０３、通信インターフェース２０４、補助記憶装置２０５、入出力Ｉ／Ｏ２０６を備えるコンピュータと、これらのハードウェア資源を制御するプログラムによって実現することができる。
図３は、ＵＤＭサーバ２のハードウェア構成の一例を示すブロック図である。ＵＤＭサーバ２についても、通信制御装置１と同様に、バス２０１を介して接続されるプロセッサ２０２、主記憶装置２０３、通信インターフェース２０４、補助記憶装置２０５、入出力Ｉ／Ｏ２０６を備えるコンピュータと、これらのハードウェア資源を制御するプログラムによって実現することができる。
【0058】
プロセッサ２０２は、複数のプロセッサコア２１－１～２１－ｎを１つのプロセッサ・パッケージ内に搭載したマイクロプロセッサによって実現される。プロセッサコア２１－１～２１－ｎは、各々が独立に処理を実行することができる。
【0059】
通信インターフェース２０４は、ＵＤＭサーバ２を互いに接続し、ＵＤＭサーバ２間の複数のプロセッサコア２１－１～２１－ｎにおける連携動作を可能とする。
【0060】
［ＡＭＦサーバのハードウェア構成］
ＡＮＦサーバ３のハードウェア構成についても、通信制御装置１やＵＤＭサーバ２と同様に、バスを介して接続されるプロセッサ、主記憶装置、通信インターフェース、補助記憶装置、入出力Ｉ／Ｏを備えるコンピュータと、これらのハードウェア資源を制御するプログラムによって実現することができる。
ＡＮＦサーバ３のハードウェア構成についても、通信制御装置１やＵＤＭサーバ２と同様に、バスを介して接続されるプロセッサ、主記憶装置、通信インターフェース、補助記憶装置、入出力Ｉ／Ｏを備えるコンピュータと、これらのハードウェア資源を制御するプログラムによって実現することができる。
【0061】
［通信制御装置の動作］
次に、上述した構成を有する通信制御装置１の動作を、図４および図５のフローチャートを参照して説明する。図４は、通信制御装置１による学習処理を示すフローチャートである。図５は、通信制御装置１による、学習済み機械学習モデルを用いた通信制御処理を示すフローチャートである。
次に、上述した構成を有する通信制御装置１の動作を、図４および図５のフローチャートを参照して説明する。図４は、通信制御装置１による学習処理を示すフローチャートである。図５は、通信制御装置１による、学習済み機械学習モデルを用いた通信制御処理を示すフローチャートである。
【0062】
まず、図４に示すように、設定部１０は、通信制御システム内のＵＤＭサーバ２ａ、２ｂ、２ｃの識別情報、各ＵＤＭサーバ２ａ、２ｂ、２ｃが備えるプロセッサ２０２に含まれる複数のプロセッサコア２１－１、２１－２、２１－３、２１－ｎに関する情報を取得し、機械学習モデルの設定を行う（ステップＳ１）。具体的には、設定部１０は、機械学習モデルとしてニューラルネットワークを採用し、入力層、隠れ層、および出力層の設定、並びに重みパラメータおよび閾値その他のパラメータの初期値を設定する。
【0063】
次に、学習部１１は、ＵＤＭサーバ２群の全てのプロセッサコア２１ａ－１～２１ａ－ｎ、…２１Ｎ－１～２１Ｎ－ｎについて、各プロセッサコア２１に入力される要求信号の信号数に対して、各プロセッサコア２１から出力される要求信号の信号数が、各プロセッサコア２１で均等な目標信号数の値に一致するように、ニューラルネットワークの重みパラメータを学習する（ステップＳ２）。具体的には、学習部１１は、上式（１）に基づいて、目的関数Ｅを最小とする重みパラメータを調整および更新を繰り返し、重みパラメータの値を決定する。
【0064】
続いて、ＭＬモデル記憶部１２は、ステップＳ２で得られた学習済み重みパラメータを記憶する（ステップＳ３）。
【0065】
以上のステップＳ１からステップＳ３までの処理により、通信制御装置１において、機械学習モデルの学習処理が行われる。
【0066】
図６は、学習済み重みパラメータに基づく推論処理、すなわち通信制御処理を示すフローチャートである。
【0067】
まず、通信制御部１３は、ＭＬモデル記憶部１２に記憶されている学習済み重みパラメータをロードする（ステップＳ１０）。次に、通信制御部１３は、学習済み重みパラメータに基づいて、複数のプロセッサコア２１を連携させるために、各プロセッサコア２１間の接続に関する設定を行う（ステップＳ１１）。例えば、通信制御部１３は、プロセッサコア２１間の連携のための処理やスレッドの割り当て、コア間の通信やリソースの管理の設定を行うことができる。
【0068】
次に、通信制御部１３は、ＵＤＭサーバ２群の複数のプロセッサコア２１への未知の入力である、信号数に未知の偏りを有する各プロセッサコア２１への要求信号を、ステップＳ１１で設定した接続関係を有する各プロセッサコア２１に処理させ、処理済みの要求信号を各プロセッサコア２１から出力させる（ステップＳ１２）。ステップＳ１２において、学習済みパラメータを適用して得られる各プロセッサコア２１から出力される要求信号の信号数は、ＵＤＭサーバ２群の各プロセッサコア２１で同じ信号数となる。以上の処理によって、ＵＤＭサーバ２に入力される要求信号の信号数にＵＤＭサーバ２間で偏りがあっても、ＵＤＭサーバ２群の負荷を分散することができる。
【0069】
なお、上述した実施の形態では、学習部１１が、ニューラルネットワークを機械学習モデルとして用いて学習処理を行う場合について説明した。しかし、機械学習モデルは、上述したニューラルネットワークモデルの他、ロジスティック回帰、ランダムフォレスト、決定木等、さらにニューラルネットワークを多層化したディープラーニングを用いてもよい。また、これらの教師あり学習の他、教師なし学習を行う機械学習モデルとして、敵対的生成ネットワークや変分オードエンコーダ等の生成モデルを用いてもよい。
【0070】
例えば、ＵＤＭサーバ２群の各プロセッサコア２１へ入力される要求信号の信号数を入力とし、各プロセッサコア２１から均等な数の要求信号が出力されるための各プロセッサコア２１への処理やスレッドの割り当てを学習するディープラーニングを用いることができる。この場合のディープラーニングは、各プロセッサコア２１へ入力される要求信号の信号数に、各プロセッサコア２１から均等な数の要求信号が出力される各プロセッサコア２１への処理やスレッドの割り当ての正解ラベルが付された教師データを用いて学習が行われる。
【0071】
また、ディープラーニングのうち、例えば、畳み込みニューラルネットワーク（ＣＮＮ）では、畳み込み層の出力を圧縮する処理としてプーリング層が用いられる。ＣＮＮを用いる場合において、ＵＤＭサーバ２群のプロセッサコア２１の数が一定数を下回る場合には、プーリング層を省略することができる。
【0072】
また、説明した実施の形態では、学習処理を行う学習部１１、および推論処理を行う通信制御部１３の両方が通信制御装置１に搭載される場合について説明した。しかし、学習部１１および通信制御部１３は同一のハードウェア構成として設けられている場合の他、複数のサーバ等によっても学習処理と通信制御処理とをネットワークＮＷ上の別のサーバ等により分散することもできる。
【0073】
以上説明したように、本実施の形態に係る通信制御装置１によれば、ＵＤＭサーバ２に通信インターフェース２０４を設け、かつ、ＵＤＭサーバ２群の各プロセッサコア２１に入力される要求信号の信号数に対して、各プロセッサコア２１から出力される処理済みの要求信号の信号数が、各プロセッサコア２１で均等な信号数となるように、機械学習モデルのパラメータを学習する。したがって、各ＵＤＭサーバ２および各プロセッサコア２１に入力される要求信号の信号数に偏りがある場合であっても、ＵＤＭサーバ２群の負荷を分散することができる。
【0074】
また、本実施の形態に係る通信制御装置１によれば、学習部１１を備えることにより、ＵＤＭサーバ２群が備える複数のプロセッサコア２１における連携により、プロセッサコア２１間においての演算負荷を分散することができる。
【0075】
［変形例］
次に、本実施の形態の変形例について図７を参照して説明する。上述の実施の形態に係る通信制御装置１では、学習部１１において学習の対象となるニューラルネットワークの入力層では、入力されるデータである各プロセッサコア２１に入力される要求信号の信号数を、一次元のベクトルとして扱う場合について説明した。
次に、本実施の形態の変形例について図７を参照して説明する。上述の実施の形態に係る通信制御装置１では、学習部１１において学習の対象となるニューラルネットワークの入力層では、入力されるデータである各プロセッサコア２１に入力される要求信号の信号数を、一次元のベクトルとして扱う場合について説明した。
【0076】
これに対し、変形例では、図７に示すように、ニューラルネットワークの入力層は、入力データである各プロセッサコア２１に入力される要求信号の信号数を、二次元のベクトルとして扱う。例えば、設定部１０は、ＵＤＭサーバ２群の複数のプロセッサコア２１の数が、予め設定された数を超える場合に、各プロセッサコア２１を二次元配列した入力データを扱う入力ノードを設定する。
【0077】
このように、本実施の形態の変形例によれば、各プロセッサコア２１を二次元配列した入力層の構造を用いるので、プロセッサコア２１の数が多い場合であっても、機械学習モデルのモデルサイズを抑えつつ、ＵＤＭサーバ２群が備える複数のプロセッサコア２１における連携により、プロセッサコア２１間においての演算負荷を分散することができる。
【0078】
以上、本発明の通信制御方法および通信制御装置における実施の形態について説明したが、本発明は説明した実施の形態に限定されるものではなく、請求項に記載した発明の範囲において当業者が想定し得る各種の変形を行うことが可能である。
【符号の説明】
【0079】
１…通信制御装置、２、２ａ、２ｂ、２ｃ、５００…ＵＤＭサーバ、３、３ａ、３ｂ、３ｃ、６００…ＡＭＦサーバ、３０ａ、３０ｂ、３０ｃ…ロードバランサ、１０…設定部、１１…学習部、１２…ＭＬモデル記憶部、１３…通信制御部、２１－１、２１－２、２１－３、２１－ｎ…プロセッサコア、１０１、２０１…バス、１０２、２０２…プロセッサ、１０３、２０３…主記憶装置、１０４、２０４…通信インターフェース、１０５、２０５…補助記憶装置、１０６、２０６…入出力Ｉ／Ｏ、ＮＷ、Ｌ…ネットワーク。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
