特開 2024-84054 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024084054

(43)【公開日】2024-06-24

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/3205 20060101AFI20240617BHJP

   H01L 21/768 20060101ALI20240617BHJP

   H01L 29/423 20060101ALI20240617BHJP

   H01L 29/78 20060101ALI20240617BHJP

【ＦＩ】

H01L21/88 T

H01L21/90 A

H01L29/58 G

H01L21/88 S

H01L21/90 K

H01L29/78 653A

H01L29/78 652K

H01L29/78 652Q

H01L29/78 653C

【審査請求】未請求

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2022198221

(22)【出願日】2022-12-12

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】加藤 由晴

(72)【発明者】

【氏名】白川 徹

【テーマコード（参考）】

4M104

5F033

【Ｆターム（参考）】

4M104BB01

4M104BB25

4M104CC05

4M104EE05

4M104EE15

4M104FF16

4M104FF27

4M104GG09

4M104GG18

4M104HH09

5F033HH09

5F033JJ19

5F033KK04

5F033NN07

5F033RR04

5F033RR06

5F033RR13

5F033RR15

5F033RR22

5F033VV07

5F033XX02

(57)【要約】

【課題】半導体装置においては、ゲートパッドの剥離を防ぐことが好ましい。
【解決手段】半導体基板の上面の上方に設けられた層間絶縁膜と、層間絶縁膜の上面の上方に設けられたゲートパッドと、半導体基板の上面から内部に向かって設けられた１つ以上のトレンチ部とを有し、それぞれのトレンチ部は内側にポリシリコンを含むゲート電極を有し、層間絶縁膜には、ゲートパッドと重なる範囲におけるトレンチ部のゲート電極とゲートパッドを接続するコンタクトホールが設けられ、コンタクトホールの底部には、バリアメタルが形成されている半導体装置を提供する。
【選択図】図３

【特許請求の範囲】

【請求項1】

半導体基板を備える半導体装置であって、
前記半導体基板の上面の上方に設けられた層間絶縁膜と、
前記層間絶縁膜の上面の上方に設けられたゲートパッドと、
前記半導体基板の前記上面から内部に向かって設けられた１つ以上のトレンチ部と
を有し、
それぞれの前記トレンチ部は内側にポリシリコンを含むゲート電極を有し、
前記層間絶縁膜には、前記ゲートパッドと重なる範囲における前記トレンチ部の前記ゲート電極と前記ゲートパッドを接続するコンタクトホールが設けられ、
前記コンタクトホールの底部には、バリアメタルが形成されている
半導体装置。

【請求項2】

前記層間絶縁膜には、ボロンが含まれている
請求項１に記載の半導体装置。

【請求項3】

前記ゲートパッドと重なる範囲において、前記トレンチ部は、第１の方向に長手を有する第１トレンチ部と、
前記第１の方向とは異なる第２の方向に長手を有する第２トレンチ部と
を有する請求項１に記載の半導体装置。

【請求項4】

前記第１トレンチ部と前記第２トレンチ部は交差している
請求項３に記載の半導体装置。

【請求項5】

前記半導体基板の前記上面の上方に設けられたエミッタ電極を更に備え、
前記ゲートパッドと重なる範囲における前記トレンチ部の密度が、前記エミッタ電極と重なる範囲における前記トレンチ部の密度よりも高い
請求項１から４のいずれか一項に記載の半導体装置。

【請求項6】

前記ゲートパッドと重なる範囲において、前記範囲の面積に対する前記トレンチ部の面積の割合が２０％以上５０％以下である
請求項１から４のいずれか一項に記載の半導体装置。

【請求項7】

前記ゲートパッドと重なる範囲において、前記層間絶縁膜と前記半導体基板の前記上面との間には、前記ゲート電極を除いて、ポリシリコンが設けられていない
請求項１から４のいずれか一項に記載の半導体装置。

【請求項8】

前記半導体基板は第１導電型のドリフト領域を有し、
前記ゲートパッドと重なる範囲における前記トレンチ部は、第２導電型のウェル領域に設けられている
請求項１から４のいずれか一項に記載の半導体装置。

【請求項9】

前記半導体基板の前記上面の上方に設けられたエミッタ電極を更に備え、
前記エミッタ電極と重なる範囲における前記トレンチ部は、第１方向が長手方向である第１部分を有し、
前記ゲートパッドと重なる範囲における前記トレンチ部は、前記第１方向が長手方向である第２部分とを有し、
前記第１部分と前記第２部分とが、前記第１方向において向かい合っている
請求項１から４のいずれか一項に記載の半導体装置。

【請求項10】

前記ゲート電極の前記ポリシリコンは、前記半導体基板の内部において、前記バリアメタルと接続している
請求項１から４のいずれか一項に記載の半導体装置。

【請求項11】

前記半導体基板の前記上面の上方に設けられたエミッタ電極を更に備え、
前記エミッタ電極と重なる範囲における前記トレンチ部の少なくとも一部は、前記ゲートパッドと重なる範囲まで連続して設けられ、前記ゲートパッドと重なる範囲における前記トレンチ部と交差している
請求項１から４のいずれか一項に記載の半導体装置。

【請求項12】

前記半導体基板の前記上面の上方に設けられたエミッタ電極を更に備え、
前記トレンチ部は、前記エミッタ電極および前記ゲートパッドの両方と重なる複数の第３トレンチ部と、前記ゲートパッドと重なり、前記エミッタ電極と重ならない第４トレンチ部とを含み、
前記第４トレンチ部の少なくとも一部分は、前記ゲートパッドと重なる範囲において、２つの前記第３トレンチ部の間に設けられる
請求項１から４のいずれか一項に記載の半導体装置。

【請求項13】

前記バリアメタルはチタンを含む
請求項１から４のいずれか一項に記載の半導体装置。

【請求項14】

前記半導体基板の前記上面の上方に設けられたエミッタ電極を更に備え、
前記トレンチ部は、前記エミッタ電極と重なる複数の第３トレンチ部を有し、
それぞれの前記第３トレンチ部は長手方向に延伸して設けられ、
複数の前記第３トレンチ部は前記長手方向と異なる方向に並んで配置されている
請求項１から４のいずれか一項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関する。

【背景技術】

【0002】

従来から、半導体装置において電極の密着性を向上させるため、バリアメタルを使用しない構成またはバリアメタルとしてＴｉＮを設ける構成が知られている（例えば、特許文献１、２参照）。またゲートパッドの下方にトレンチを設ける構成が知られている（例えば、特許文献３、４参照）。
特許文献１ 特開２０１６－１１１０８４号公報
特許文献２ 特開２０２１－１６８４１８号公報
特許文献３ 特開２０２２－００７７８８号公報
特許文献４ 特開２０１４－１３５３６７号公報

【発明の概要】

【発明が解決しようとする課題】

【0003】

半導体装置においては、ゲートパッドの剥離を防ぐことが好ましい。

【課題を解決するための手段】

【0004】

上記課題を解決するために、本発明の第１の態様においては、半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の上面の上方に設けられた層間絶縁膜を有してよい。上記いずれかの半導体装置は、層間絶縁膜の上面の上方に設けられたゲートパッドを有してよい。上記いずれかの半導体装置は、半導体基板の上面から内部に向かって設けられた１つ以上のトレンチ部を有してよい。上記いずれかの半導体装置において、それぞれのトレンチ部は内側にポリシリコンを含むゲート電極を有してよい。上記いずれかの半導体装置において、層間絶縁膜には、ゲートパッドと重なる範囲におけるトレンチ部のゲート電極とゲートパッドを接続するコンタクトホールが設けられてよい。上記いずれかの半導体装置において、コンタクトホールの底部には、バリアメタルが形成されてよい。

【0005】

上記いずれかの半導体装置において、層間絶縁膜には、ボロンが含まれてよい。

【0006】

上記いずれかの半導体装置は、ゲートパッドと重なる範囲において、トレンチ部は、第１の方向に長手を有する第１トレンチ部を有してよい。上記いずれかの半導体装置は、第１の方向とは異なる第２の方向に長手を有する第２トレンチ部とを有してよい。

【0007】

上記いずれかの半導体装置において、第１トレンチ部と第２トレンチ部は交差していてよい。

【0008】

上記いずれかの半導体装置は、半導体基板の上面の上方に設けられたエミッタ電極を更に備えてよい。上記いずれかの半導体装置において、ゲートパッドと重なる範囲におけるトレンチ部の密度が、エミッタ電極と重なる範囲におけるトレンチ部の密度よりも高くてよい。

【0009】

上記いずれかの半導体装置において、ゲートパッドと重なる範囲において、範囲の面積に対するトレンチ部の面積の割合が２０％以上５０％以下であってよい。

【0010】

上記いずれかの半導体装置において、ゲートパッドと重なる範囲において、層間絶縁膜と半導体基板の上面との間には、ゲート電極を除いて、ポリシリコンが設けられていなくてよい。

【0011】

上記いずれかの半導体装置において、半導体基板は第１導電型のドリフト領域を有してよい。上記いずれかの半導体装置において、ゲートパッドと重なる範囲におけるトレンチ部は、第２導電型のウェル領域に設けられてよい。

【0012】

上記いずれかの半導体装置は、半導体基板の上面の上方に設けられたエミッタ電極を更に備えてよい。上記いずれかの半導体装置において、エミッタ電極と重なる範囲におけるトレンチ部は、第１方向が長手方向である第１部分を有してよい。上記いずれかの半導体装置において、ゲートパッドと重なる範囲におけるトレンチ部は、第１方向が長手方向である第２部分とを有してよい。上記いずれかの半導体装置において、第１部分と第２部分とが、第１方向において向かい合っていてよい。

【0013】

上記いずれかの半導体装置において、ゲート電極のポリシリコンは、半導体基板の内部において、バリアメタルと接続していてよい。

【0014】

上記いずれかの半導体装置は、半導体基板の上面の上方に設けられたエミッタ電極を更に備えてよい。上記いずれかの半導体装置において、エミッタ電極と重なる範囲におけるトレンチ部の少なくとも一部は、ゲートパッドと重なる範囲まで連続して設けられ、ゲートパッドと重なる範囲におけるトレンチ部と交差していてよい。

【0015】

上記いずれかの半導体装置は、半導体基板の上面の上方に設けられたエミッタ電極を更に備えてよい。上記いずれかの半導体装置において、トレンチ部は、エミッタ電極およびゲートパッドの両方と重なる複数の第３トレンチ部と、ゲートパッドと重なり、エミッタ電極と重ならない第４トレンチ部とを含んでよい。上記いずれかの半導体装置において、第４トレンチ部の少なくとも一部分は、ゲートパッドと重なる範囲において、２つの第３トレンチ部の間に設けられてよい。

【0016】

上記いずれかの半導体装置において、バリアメタルはチタンを含んでよい。

【0017】

上記いずれかの半導体装置は、半導体基板の上面の上方に設けられたエミッタ電極を更に備えてよい。上記いずれかの半導体装置において、トレンチ部は、エミッタ電極と重なる複数の第３トレンチ部を有してよい。上記いずれかの半導体装置において、それぞれの第３トレンチ部は長手方向に延伸して設けられてよい。上記いずれかの半導体装置において、複数の第３トレンチ部は長手方向と異なる方向に並んで配置されてよい。

【図面の簡単な説明】

【0018】

【図1】半導体装置１００の一例を示す上面図である。

【図2】半導体装置１００の一例を示す上面視である。

【図3】図２におけるＡ－Ａ断面の一例を示す図である。

【図4】図２におけるＢ－Ｂ断面の一例を示す図である。

【図5】図２におけるＡ－Ａ断面の比較例を示す図である。

【図6】図２におけるＡ－Ａ断面の他の比較例を示す図である。

【図7】図２における領域Ｄの一例を示す図である。

【図8】図２における領域Ｄの他の例を示す図である。

【図9】図２における領域Ｅの一例を示す図である。

【図10】図２におけるＣ－Ｃ断面の一例を示す図である。

【図11】接続領域６６に対するコンタクトホール３６の密度と電極剥がれ発生率の関係を示す実験結果である。

【図12】図３における領域Ｇの一例を示す図である。

【図13】図２における領域Ｆの一例を示す図である。

【図14】図２における領域Ｆの他の例を示す図である。

【図15】図２における領域Ｆの他の例を示す図である。

【図16】図２における領域Ｆの他の例を示す図である。

【図17】図２における領域Ｆの他の例を示す図である。

【図18】図２における領域Ｆの他の例を示す図である。

【発明を実施するための形態】

【0019】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。なお、本明細書及び図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、又、本発明に直接関係のない要素は図示を省略する。また、１つの図面において、同一の機能、構成を有する要素については、代表して符合を付し、その他については符合を省略する場合がある。

【0020】

本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体モジュールの実装時における方向に限定されない。

【0021】

本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。

【0022】

本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。

【0023】

図１は、半導体装置１００の一例を示す上面図である。半導体装置１００は、半導体基板１０、エミッタ電極５２、ゲートパッド３０、ゲート配線３２およびエッジ終端構造部１１０を備えている。半導体基板１０は、シリコンまたは化合物半導体等の半導体材料で形成された基板である。半導体基板１０は、上面視において端辺１０２を有する。本明細書では、半導体基板１０または半導体装置１００等の所定の部材の上面に、各部材の位置を投影することを上面視と称する。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１０２を有する。図１においては、互いに向かい合う１組の端辺１０２－１および端辺１０２－２を示している。図１においては、端辺１０２－１および端辺１０２－２と平行な方向をＸ軸方向、端辺１０２－１および端辺１０２－２と垂直な方向をＹ軸方向とする。

【0024】

エミッタ電極５２およびゲートパッド３０は、半導体基板１０の上面の上方に設けられている。エミッタ電極５２およびゲートパッド３０は、アルミニウム等の金属を含む電極である。エミッタ電極５２およびゲートパッド３０は、アルミニウムとシリコンを含む合金であってよい。エミッタ電極５２およびゲートパッド３０は、上面視において互いに分離している。エミッタ電極５２およびゲートパッド３０の間には、ポリイミド等の保護部材が設けられてよい。エミッタ電極５２およびゲートパッド３０と、半導体基板１０との間には層間絶縁膜が設けられている。エミッタ電極５２およびゲートパッド３０は、当該層間絶縁膜に設けられたコンタクトホールを介して半導体基板１０または半導体基板１０の上面に設けられた部材と接続する。

【0025】

ゲートパッド３０は、上面視においてエミッタ電極５２と、端辺１０２－１との間に配置されている。ゲートパッド３０は、Ｘ軸方向においてエミッタ電極５２に挟まれていてもよい。

【0026】

エミッタ電極５２の上面には、図示しないリードフレームまたはワイヤ等の配線が接続されている。また、ゲートパッド３０の上面には、ゲートワイヤが接続されているが、図１では省略している。

【0027】

半導体基板１０には活性部１２０が設けられている。活性部１２０は、半導体装置１００をオン状態に制御した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１２０は、半導体基板１０の内部に、ＩＧＢＴ等のトランジスタ、または、ＦＷＤ（還流ダイオード）等のダイオードが設けられた領域である。エミッタ電極５２により覆われた領域を活性部１２０としてもよい。この場合、上面視においてエミッタ電極５２に挟まれた領域も活性部１２０としてもよい。また、半導体基板１０の外周に沿って、ガードリングまたはフィールドプレートが環状に設けられている場合、ガードリングまたはフィールドプレートに囲まれた領域を活性部１２０としてもよい。ガードリングは、半導体基板１０の上面から所定の深さ位置まで設けられたＰ型の領域である。また、フィールドプレートは、半導体基板１０の上面の上方に設けられた、導電性部材である。フィールドプレートと半導体基板１０の間には絶縁膜が設けられている。ガードリングおよびフィールドプレートは、ゲートパッド３０と、端辺１０２－１との間を通過するように設けられてよい。

【0028】

ゲートパッド３０にはゲート電位が印加される。ゲート配線３２は、ゲートパッド３０と活性部１２０に設けられたトレンチ部のゲート電極を電気的に接続する。本例のゲート配線３２は、上面視において活性部１２０と半導体基板１０の端辺１０２との間に配置されている。本例のゲート配線３２は、上面視において活性部１２０を囲んでいる。上面視においてゲート配線３２に囲まれた領域を活性部１２０としてもよい。また、ゲート配線３２の下方にはウェル領域が形成されている。ウェル領域とは、後述するベース領域よりも高濃度のＰまたはＰ＋型領域であり、半導体基板１０の上面からベース領域よりも深い位置まで形成されている。上面視においてウェル領域で囲まれる領域を活性部１２０としてもよい。

【0029】

ゲート配線３２は、ゲートパッド３０と接続されている。ゲート配線３２は、半導体基板１０の上方に配置されている。ゲート配線３２は、アルミニウム等を含む金属配線であってよい。

【0030】

本例の半導体装置１００は、上面視において、活性部１２０と端辺１０２との間に、エッジ終端構造部１１０を備える。本例のエッジ終端構造部１１０は、ゲート配線３２と端辺１０２との間に配置されている。エッジ終端構造部１１０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部１１０は、活性部１２０を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフのうちの少なくとも一つを備えていてよい。

【0031】

図２は、半導体装置１００の一例を示す上面視である。図２では、図１と同一の半導体装置１００において、一部のトレンチ部４０の位置を上面に投影している。半導体装置１００は、半導体基板１０の上面から内部に向かって設けられた１つ以上のトレンチ部４０を有する。本例のトレンチ部４０は上面視においてエミッタ電極５２と重なる範囲およびゲートパッド３０と重なる範囲の両方に設けられている。

【0032】

本例において、エミッタ電極５２と重なる範囲に設けられたトレンチ部４０はＹ軸方向に長手を有し、Ｙ軸方向における一方のゲート配線３２と重なる位置から、他方のゲート配線３２と重なる位置まで延伸している。Ｙ軸方向においてゲートパッド３０と向かい合うトレンチ部４０は、一方のゲート配線３２に代えて、ゲートパッド３０と重なる位置まで延伸してよい。本例において、エミッタ電極５２と重なる範囲に設けられたトレンチ部４０はＸ軸方向に複数本並んでいる。本明細書では、所定の方向に複数並んでいる状態を、配列と表現する場合がある。図２においては一部のトレンチ部４０のみを図示しているが、Ｘ軸方向においてエミッタ電極５２の端から端までトレンチ部４０が設けられている。

【0033】

本例において、ゲートパッド３０と重なる範囲には、Ｙ軸方向に長手を有し、Ｘ軸方向に配列しているトレンチ部４０と、Ｘ軸方向に長手を有し、Ｙ軸方向に配列しているトレンチ部４０が設けられている。ゲートパッド３０と重なる範囲に設けられたトレンチ部４０の配列はこれに限定されるものではなく、一方向に長手を有するトレンチ部４０のみが配列されてもよい。

【0034】

トレンチ部４０が延伸している長手方向の先端部分の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線上のトレンチ部４０の先端部分を接続することで、トレンチ部４０の先端部分における電界集中を緩和することができる。本例においては、すべてのトレンチ部４０の先端部分が、他のいずれかのトレンチ部４０の先端部分に接続されている。

【0035】

図３は、図２におけるＡ－Ａ断面の一例を示す図である。Ａ－Ａ断面は、ゲートパッド３０および接続部６２を通過するＸＺ面である。

【0036】

本例の半導体装置１００は当該断面において、半導体基板１０、層間絶縁膜３８、バリアメタル５４、タングステンプラグ５６、ゲートパッド３０および保護部材５８を有する。半導体基板１０は第１導電型のドリフト領域２０と、半導体基板１０の上面２１とドリフト領域２０の間に設けられた第２導電型のウェル領域１１を有する。一例として、第１導電型はＮ型を意味し、第２導電型はＰ型を意味する。本例のドリフト領域２０はＮ－型であり、ウェル領域１１はＰ＋型である。

【0037】

層間絶縁膜３８は、半導体基板１０の上面２１の上方に設けられ、上面２１の少なくとも一部を覆って設けられる。層間絶縁膜３８は、ＢＳＧ、ＢＰＳＧ等のシリケートガラスであってよく、酸化膜または窒化膜等であってもよい。層間絶縁膜３８には、ボロンが含まれていてよい。層間絶縁膜３８におけるボロン濃度は、２ｗｔ％以上、５ｗｔ％以下であってよい。層間絶縁膜３８におけるボロン濃度は、２．１ｗｔ％以上であってもよい。層間絶縁膜３８におけるボロン濃度は、４．０ｗｔ％以下であってもよい。なお、ｗｔ％は、重量パーセント濃度を示している。ボロン濃度が低すぎると、層間絶縁膜３８の製造が難しくなる。層間絶縁膜３８の製造が難しくなる理由は、例えば、層間絶縁膜３８を熱処理した時に、流動化による変形が起こりにくく、トレンチ部４０上方の層間絶縁膜３８に凹みが残り、タングステンプラグ５６をエッチバックする際にその凹みにタングステンが残りやすくなるためである。また、ボロン濃度が高すぎると、後述するバリアメタル５４のチタンとボロンとの反応が生じやすくなり、バリアメタル５４と層間絶縁膜３８との界面の密着性が低くなり、この界面で剥離しやすくなる。

【0038】

トレンチ部４０は半導体基板１０の上面２１から内部に向かって設けられている。トレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４４およびゲート電極４２を有する。ゲート絶縁膜４４は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４４は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート電極４２は、ゲートトレンチの内部においてゲート絶縁膜４４よりも内側に設けられる。つまりゲート絶縁膜４４は、ゲート電極４２と半導体基板１０とを絶縁する。ゲート電極４２は、ポリシリコン等の導電材料で形成される。それぞれのトレンチ部４０は内側にポリシリコンを含むゲート電極４２を有する。本例のゲート電極４２の上面は、ゲート絶縁膜４４に覆われていない。

【0039】

ゲートパッド３０と重なる範囲におけるトレンチ部４０は、第２導電型のウェル領域１１に設けられている。ウェル領域１１の拡散深さは、トレンチ部４０の深さよりも深い。本例においては、ゲートパッド３０と重なる範囲におけるトレンチ部４０の全体は、上面視においてウェル領域１１に設けられる。これにより、各トレンチ部４０の当該底部における電界集中を緩和できる。

【0040】

層間絶縁膜３８にはコンタクトホール（貫通孔）３６が設けられている。コンタクトホール３６により、半導体基板１０の上面２１が露出する。コンタクトホール３６の底部には、バリアメタル５４が形成されている。本例のバリアメタル５４は、層間絶縁膜３８の上面２４およびコンタクトホール３６の内部を覆うように形成されており、コンタクトホール３６により露出する半導体基板１０の上面２１と接触している。バリアメタル５４は、２つ以上のコンタクトホール３６にまたがって、連続して設けられている。バリアメタル５４は、ゲートパッド３０が設けられた全領域に配置されてよい。バリアメタル５４はチタンを含んでいてよく、チタンを含む層と窒化チタンを含む層が積層されていてもよい。

【0041】

ゲートパッド３０は、層間絶縁膜３８の上面２４の上方に設けられる。本例のゲートパッド３０は、バリアメタル５４上に設けられている。ゲートパッド３０は、コンタクトホール３６の内部にも設けられていてよい。本例においては、コンタクトホール３６の内部におけるバリアメタル５４上には、タングステンを含むタングステンプラグ５６が設けられている。本例のタングステンプラグ５６は、コンタクトホール３６以外の領域には設けられていない。ゲートパッド３０は、タングステンプラグ５６上にも設けられている。タングステンプラグ５６を設けることで、コンタクトホール３６の幅が微細になった場合でも、ゲートパッド３０と半導体基板１０との電気的な接続を容易にとることができる。

【0042】

エミッタ電極５２（図１、２参照）、ゲートパッド３０およびエッジ終端構造部１１０（図１、２参照）の上方には、ポリイミド等の保護部材５８が形成される。また、半導体装置１００は、パッケージ内に配置され封止ゲルで覆われた状態や樹脂モールドされた状態で使用される場合がある。この場合エミッタ電極５２およびゲートパッド３０は、シリコーンゲル等の封止ゲルやエポキシ系樹脂等のモールド樹脂と接触している。エミッタ電極５２またはゲートパッド３０に欠損等が生じていると、封止ゲルもしくはモールド樹脂からの樹脂イオンがエミッタ電極５２またはゲートパッド３０を通過して、ゲート絶縁膜４４に到達する場合がある。樹脂イオンがゲート絶縁膜４４にトラップされると、半導体装置１００の閾値電圧が変動してしまう。バリアメタル５４をエミッタ電極５２およびゲートパッド３０に設けることで、ゲート絶縁膜４４に樹脂イオンが到達することを抑制できる。バリアメタル５４は、エミッタ電極５２およびゲートパッド３０と重なる範囲の全体にわたって設けられてよい。

【0043】

本例のコンタクトホール３６により露出する半導体基板１０の上面２１にはゲート電極４２が設けられている。コンタクトホール３６は、ゲートパッド３０と重なる範囲におけるトレンチ部４０のゲート電極４２とゲートパッド３０を接続する。本例のコンタクトホール３６は、コンタクトホール３６内のバリアメタル５４およびタングステンプラグ５６を介して、ゲートパッド３０と重なる範囲におけるトレンチ部４０のゲート電極４２とゲートパッド３０を接続している。

【0044】

ゲートパッド３０の上面の一部の領域は、ポリイミド等の保護部材５８で覆われている。ゲートパッド３０の上面のうち、保護部材５８で覆われずに露出した領域を開口領域６４とする。

【0045】

接続部６２は、開口領域６４においてゲートパッド３０の上面に接続されている。ゲートパッド３０の上面において、接続部６２と接する部分を接続領域６６と称する。接続部６２には、ゲートワイヤ６０が接続されている。接続部６２は、はんだ等の固定材料であってよく、ワイヤ配線の一部であってもよい。ワイヤ配線は、接続部６２においてエミッタ電極５２の上面に超音波接合されてよく、圧着されていてもよい。ゲートパッド３０には、外部からゲートワイヤ６０を介してゲート電位が印加される。なお、半導体装置１００の上面は、シリコーンゲル等の封止樹脂で封止される。これにより、半導体装置１００の上面を外部から電気的に絶縁し、また、水分等の異物から半導体装置１００を保護できる。

【0046】

図４は、図２におけるＢ－Ｂ断面の一例を示す図である。Ｂ－Ｂ断面は、エミッタ電極５２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、バリアメタル５４、タングステンプラグ５６、シリサイド層７２、およびエミッタ電極５２を有する。

【0047】

層間絶縁膜３８は、半導体基板１０の上面２１の上方に設けられ、上面２１の少なくとも一部を覆っている。層間絶縁膜３８は、ＢＳＧ、ＢＰＳＧ等のシリケートガラスであってよく、酸化膜または窒化膜等であってもよい。層間絶縁膜３８は、ボロンを含んでいてよい。層間絶縁膜３８には、図３において説明したコンタクトホール３６が設けられている。ただし、図４のコンタクトホール３６により露出する半導体基板１０の上面２１にはエミッタ領域２２およびベース領域２５が設けられている。

【0048】

層間絶縁膜３８の上面２４の上方およびコンタクトホール３６の内部には図３において説明したバリアメタル５４が設けられている。コンタクトホール３６の内部にはバリアメタル５４の上方に図３において説明したタングステンプラグ５６が設けられている。

【0049】

半導体基板１０にはＮ－型のドリフト領域２０が設けられている。ドリフト領域２０と半導体基板１０の上面２１との間にはＰ型のベース領域２５が設けられている。トレンチ部４０のゲート絶縁膜４４と接する部分において、ベース領域２５と半導体基板１０の上面２１との間には、Ｎ＋型のエミッタ領域２２が設けられている。

【0050】

半導体基板１０の上面２１側には、１以上のトレンチ部４０が設けられる。各トレンチ部４０は、半導体基板１０の上面２１から、ベース領域２５を貫通して、ドリフト領域２０に到達する。エミッタ領域２２等が設けられている領域においては、各トレンチ部４０はこれらの領域も貫通して、ドリフト領域２０に到達する。トレンチ部４０がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部４０を形成する順序で製造したものに限定されない。トレンチ部４０を形成した後に、トレンチ部４０の間にドーピング領域を形成したものも、トレンチ部４０がドーピング領域を貫通しているものに含まれる。

【0051】

トレンチ部４０は図３と同様のゲート電極４２およびゲート絶縁膜４４を有する。ゲート電極４２は、深さ方向において、ゲート絶縁膜４４を挟んで、少なくとも隣接するベース領域２５と対向する領域を含む。当該断面におけるトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート電極４２に所定のゲート電圧が印加されると、ベース領域２５のうちトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。

【0052】

図３において、バリアメタル５４を設けることでゲート絶縁膜４４に樹脂イオンが到達することを抑制できることを述べたが、バリアメタル５４を全面に設けると、水素イオンの通過が抑制される。半導体基板１０の内部には、ドナーイオンまたはアクセプタイオンの注入等による結晶欠陥等のダメージが存在するが、水素イオンを注入してアニールすることでダメージを回復できる。このため、バリアメタル５４を全面に設けると、半導体基板１０の内部のダメージを回復しにくくなる。

【0053】

本例の半導体装置１００においては、コンタクトホール３６の底部に形成され、半導体基板１０の上面２１と接して配置されたバリアメタル５４がシリサイド化している。本例においては、半導体基板１０の上面２１と接して配置されたバリアメタル５４の全体がシリサイド化している。図４においては、シリサイド化したバリアメタル５４をシリサイド層７２としている。シリサイド層７２は、バリアメタル５４とシリコンよりなる化合物のことを指し、一例としてＴｉＳｉやＴｉＳｉ２などがあり、これらが単独で存在してもよいし、または混在していてもよい。また、図３で示したゲートパッド３０部においても、シリサイド層７２が設けられてもよい。

【0054】

シリサイド層７２は、バリアメタル５４を設けた後に、半導体基板１０をアニールすることで形成できる。アニールは、所定の厚みのバリアメタル５４を、厚み方向の全領域に渡ってシリサイド化できる条件で行われてよい。一例としてシリサイド化を促進するため、アニール温度は６５０～７５０℃である。

【0055】

コンタクトホール３６の底部のバリアメタル５４をシリサイド化することで、シリサイド層７２を介して、水素が通過しやすくなる。このため、水素が半導体基板１０の内部に入り込みやすくなり、半導体基板１０の内部の結晶欠陥等によるダメージを回復しやすくなる。また、シリサイド層７２を設けることで、バリアメタル５４と半導体基板１０との接触抵抗を低減できる。

【0056】

例えば、タングステンプラグ５６を形成する工程において、フッ素等を除去するために多くの水素が用いられる場合がある。このような工程において、シリサイド層７２を介して水素イオンが半導体基板１０の内部に注入され、基板内のダメージが回復する。

【0057】

図５は、図２におけるＡ－Ａ断面の比較例を示す図である。本例の半導体装置１００は、半導体基板１０の上面２１の上方にゲート酸化膜４６を有する。またゲート酸化膜４６の上方にポリシリコン７０を有する。ポリシリコン７０はゲート酸化膜４６によって半導体基板１０と絶縁されている。本例において、ゲートパッド３０はコンタクトホール３６を介してポリシリコン７０と接続している。本例において、ポリシリコン７０はゲートパッド３０の下方の一部の領域には設けられておらず、当該領域において層間絶縁膜３８がゲート酸化膜４６と接している。当該領域において層間絶縁膜３８にコンタクトホール３６は形成されていない。

【0058】

図５においては図３と比べて、当該領域の下方において層間絶縁膜３８とバリアメタル５４が広い範囲にわたって接している。層間絶縁膜３８とバリアメタル５４は密着性が低いため、当該領域において電極剥がれが起こりやすい。特にバリアメタル５４のシリサイド化のために高温で半導体基板１０をアニールした場合は密着性がより悪化し、電極剥がれが生じやすくなってしまう。

【0059】

図６は、図２におけるＡ－Ａ断面の他の比較例を示す図である。本例の半導体装置は、半導体基板１０の上面２１の上方にゲート酸化膜４６を有し、ゲート酸化膜４６の上方にポリシリコン７０を有する。本例においてポリシリコン７０はゲートパッド３０の下方の全体にわたって設けられている。層間絶縁膜３８には図３、図５と同様のコンタクトホール３６が形成されている。コンタクトホール３６はゲートパッド３０の下方の全体にわたって形成されている。ゲートパッド３０はコンタクトホール３６を介してポリシリコン７０と接続している。

【0060】

図６においては、ゲートパッド３０とポリシリコン７０が全体にわたって接続しており、層間絶縁膜３８とバリアメタル５４が連続して接している範囲は図５と比べて限定されている。このため全体として密着性の低さを改善し電極剥がれを抑制している。

【0061】

図３に示す本発明の実施例の構成においても、層間絶縁膜３８とバリアメタル５４が連続して接している範囲は限定されている。そのため層間絶縁膜３８とバリアメタル５４の密着性の低さを改善し電極剥がれを抑制することができる。さらに本発明の実施例においては、ゲートパッド３０がコンタクトホール３６を介してポリシリコンを含むゲート電極４２と接続しており、ゲートパッド３０と重なる範囲において、層間絶縁膜３８と半導体基板１０の上面２１との間には、ゲート電極４２を除いて、ポリシリコン７０が設けられていない。そのため、ポリシリコン７０のパターニング工程の削除、チップサイズの低減を行うことができチップコストを低減することができる。

【0062】

ゲートワイヤ６０をゲートパッド３０に接続する際に、接続領域６６に大きな応力が加わる。そのため、接続領域６６の下方において電極剥がれが起こりやすい。そのため本発明の実施例においては、少なくとも接続領域６６の下方において、トレンチ部４０が設けられ、ゲートパッド３０がコンタクトホール３６を介してゲート電極４２と接続していてよい。

【0063】

図７は、図２における領域Ｄの一例を示す図である。本例において、エミッタ電極５２の下方に形成されているトレンチ部４０は、Ｙ軸方向において一方のゲート配線３２と重なる範囲から他方のゲート配線３２と重なる範囲まで延伸している。ゲート配線３２およびエミッタ電極５２とトレンチ部４０の間には、層間絶縁膜３８が設けられている。ゲート配線３２は、層間絶縁膜３８に設けられたコンタクトホール３６を介してトレンチ部４０と接続している。

【0064】

図８は、図２における領域Ｄの他の例を示す図である。本例のトレンチ部４０は、ゲートトレンチ部４８およびダミートレンチ部４９を有する。ゲートトレンチ部４８およびダミートレンチ部４９内部構造は、図３に示したトレンチ部４０の内部構造と同様である。ゲートトレンチ部４８はコンタクトホール３６を介してゲート配線３２と接続している。ダミートレンチ部４９はコンタクトホール３６を介してエミッタ電極５２と接続している。本例のダミートレンチ部４９はゲート配線３２と重なる範囲まで延伸しているが、ダミートレンチ部４９は、ゲート配線３２と重ならなくてもよい。

【0065】

図９は、図２における領域Ｅの一例を示す図である。図９においてはゲートパッド３０の下方に設けられるトレンチ部４０を示している。ゲートパッド３０と重なる範囲において、トレンチ部４０は、第１の方向に長手を有する第１トレンチ部８１と、第１の方向とは異なる第２の方向に長手を有する第２トレンチ部８２とを有してよい。第１トレンチ部８１と第２トレンチ部８２は交差していてよい。本例の第１の方向はＹ軸方向であり、第２の方向はＸ軸方向である。本例の第１トレンチ部８１と第２トレンチ部８２は直交し、十字に設けられている。第１トレンチ部８１と第２トレンチ部８２はコンタクトホール３６を介してゲートパッド３０と接続している。

【0066】

第１トレンチ部８１および第２トレンチ部８２を設けることで、ゲートパッド３０下方の、トレンチ部４０の水平方向における密度を増やすことができる。それによって、ゲートパッド３０とゲート電極４２の接触する面積の割合を増やすことができ、より密着性が向上する。

【0067】

図１０は、図２におけるＣ－Ｃ断面の一例を示す図である。Ｃ－Ｃ断面はエミッタ電極５２を通過するＸＺ面である。本例の半導体装置１００は当該断面において、半導体基板１０、層間絶縁膜３８、バリアメタル５４、タングステンプラグ５６、エミッタ電極５２および保護部材５８を備える。本例の半導体装置１００は、図３に示す半導体装置１００と比べて、層間絶縁膜３８の上面２４の上方にエミッタ電極５２が設けられ、保護部材５８に開口領域６４が設けられていない。また、トレンチ部４０の水平方向における密度が図３に示す半導体装置１００と比べて低い。他の構成は図３と同一である。

【0068】

ゲートパッド３０と重なる範囲におけるトレンチ部４０の密度が、エミッタ電極５２と重なる範囲におけるトレンチ部４０の密度よりも高くてよい。トレンチ部４０の密度とは、上面視における単位面積当たりに占める、トレンチ部４０の面積の割合である。例えば上面視において、エミッタ電極５２と重なる範囲におけるトレンチ部４０の面積を、エミッタ電極５２の面積で除算した値を、エミッタ電極５２と重なる範囲のトレンチ部４０の密度としてよい。また、上面視において、ゲートパッド３０と重なる範囲におけるトレンチ部４０の面積を、ゲートパッド３０の面積で除算した値を、ゲートパッド３０と重なる範囲のトレンチ部４０の密度としてよい。本明細書では、上面視における密度を、水平方向における密度と称する場合がある。これによって、ゲートパッド３０とゲート電極４２の接触する面積の割合を増やすことができ、より密着性が向上する。ゲートパッド３０と重なる範囲のトレンチ部４０の密度は、エミッタ電極５２と重なる範囲のトレンチ部４０の密度の１．２倍以上であってよく、１．５倍以上であってよく、２倍以上であってもよい。また、ゲートパッド３０と重なる範囲のトレンチ部４０の密度に代えて、接続領域６６と重なる範囲のトレンチ部４０の密度を用いてもよい。

【0069】

図１１は、接続領域６６に対するコンタクトホール３６の密度と電極剥がれ発生率の関係を示す実験結果である。横軸は、ゲートワイヤ６０の接続部６２と接する部分である接続領域６６に対するコンタクトホール３６の水平方向における密度を示している。縦軸は、それぞれの当該密度における電極剥がれの発生率を示している。当該密度が２０％以下場合、電極剥がれが発生してしまうが、当該密度を２０％以上とすることで電極剥がれを抑制することができる。

【0070】

接続領域６６の下方において、接続領域６６の面積に対するコンタクトホール３６の面積が２０％以上５０％以下であってよい。接続領域６６の下方において、接続領域６６の面積に対するトレンチ部４０の面積が２０％以上５０％以下であってよい。ゲートパッド３０と重なる範囲において、ゲートパッド３０と重なる範囲の面積に対するコンタクトホール３６の面積が２０％以上５０％以下であってよい。ゲートパッド３０と重なる範囲において、ゲートパッド３０と重なる範囲の面積に対するトレンチ部４０の面積の割合が２０％以上５０％以下であってよい。上記いずれかの場合において、上記割合は２５％以上５０％以下であってよく、２５％以上３０％以下であってよく、２０％以上３０％以下であってよい。

【0071】

図１２は、図３における領域Ｇの一例を示す図である。本例において、コンタクトホール３６は、層間絶縁膜３８から半導体基板１０の内部に設けられたゲート電極４２の一部にまで形成されている。コンタクトホール３６の内部にはバリアメタル５４およびタングステンプラグ５６が設けられている。ゲート電極４２のポリシリコンは、半導体基板１０の内部において、バリアメタル５４と接続している。これにより、ポリシリコンとバリアメタル５４の接触面積が増加するため、ゲートパッド３０と層間絶縁膜３８の密着性がより向上する。

【0072】

図１２において、コンタクトホール３６の幅をＴ１とし、トレンチ部４０の幅をＴ２とする。Ｔ１は、０．５μｍを基準として０．３μｍ以上０．７μｍ以下であってよい。Ｔ２は１．０μｍを基準として０．７μｍ以上１．３μｍ以下であってよい。また、ゲート電極４２とバリアメタル５４との界面シリサイド層を設けてもよい。

【0073】

タングステンプラグ５６の上端は、層間絶縁膜３８の上面２４よりも下側に位置してよい。ゲートパッドはコンタクトホール３６の内部における、層間絶縁膜３８の上面２４よりも下側でタングステンプラグ５６と接続してよい。

【0074】

図１３は、図２における領域Ｆの一例を示す図である。本例においては、ゲートパッド３０の下方にトレンチ部４０が十字に設けられている。またエミッタ電極５２と重なる範囲においてもトレンチ部４０が設けられている。本例においては、エミッタ電極５２と重なる範囲に設けられたトレンチ部４０がゲートパッド３０の下方まで延伸し、コンタクトホール３６を介してゲートパッド３０と接続している。当該トレンチ部４０はゲートトレンチ部であってよい。なお、図１３において他のコンタクトホール３６は省略している。

【0075】

エミッタ電極５２と重なる範囲におけるトレンチ部４０は、第１方向が長手方向である第１部分９１を有してよい。本例において第１方向はＹ軸方向である。ゲートパッド３０と重なる範囲におけるトレンチ部４０は、第１方向が長手方向である第２部分９２を有してよい。本例において、第１部分９１と第２部分９２が、第１方向において向かい合っている。

【0076】

図１４は、図２における領域Ｆの他の例を示す図である。本例において、エミッタ電極５２と重なる範囲におけるトレンチ部４０の少なくとも一部は、ゲートパッド３０と重なる範囲まで連続して設けられ、ゲートパッド３０と重なる範囲におけるトレンチ部４０と交差している。エミッタ電極５２と重なる範囲における全てのトレンチ部４０が、ゲートパッド３０と重なる範囲まで連続して設けられ、ゲートパッド３０と重なる範囲におけるトレンチ部４０と交差してよい。このような構成によって、トレンチ部４０のゲート容量が増加するため、ゲート容量を調整することができる。

【0077】

図１５は、図２における領域Ｆの他の例を示す図である。本例において、トレンチ部４０は、エミッタ電極５２およびゲートパッド３０の両方と重なる複数の第３トレンチ部８３と、ゲートパッド３０と重なり、エミッタ電極５２と重ならない第４トレンチ部８４とを含む。第４トレンチ部８４の少なくとも一部分は、ゲートパッド３０と重なる範囲において、２つの第３トレンチ部８３の間に設けられる。本例において、第４トレンチ部８４は、Ｘ軸方向において２つの第３トレンチ部８３の間に設けられている。このような構成によっても、ゲート容量を調整することができる。トレンチ部４０は、エミッタ電極５２と重なる複数の第３トレンチ部８３を有し、それぞれの第３トレンチ部８３は長手方向に延伸して設けられ、複数の第３トレンチ部８３は長手方向と異なる方向に並んで配置されてよい。本例の第３トレンチは、Ｙ軸方向に長手を有し、Ｘ軸方向に並んで配置されている。

【0078】

図１６は、図２における領域Ｆの他の例を示す図である。半導体装置１００は、図１５に示す第３トレンチ部８３および第４トレンチ部８４と交差するトレンチ部４０を有してよい。本例の半導体装置１００は、第３トレンチ部８３および第４トレンチ部８４に直交するトレンチ部４０を有している。このような構成によって、ゲート電極４２のポリシリコンとバリアメタル５４との接触面積が増加するため、ゲートパッド３０と層間絶縁膜３８の密着性がより改善されるとともに、ゲート容量を調整することができる。

【0079】

図１７は、図２における領域Ｆの他の例を示す図である。本例においては、エミッタ電極５２と重なる範囲にゲートトレンチ部４８およびダミートレンチ部４９が設けられている。ダミートレンチ部４９はエミッタ電極５２と重なる範囲で終端しており、ダミートレンチ部４９の先端部分は他のいずれのトレンチ部４０の先端部分とも接続していない。本例のダミートレンチ部４９は、Ｉ字状である。本例では、Ｘ軸方向において、２本のゲートトレンチ部４８がダミートレンチ部４９の間に設けられているため、ゲートトレンチ部４８とダミートレンチ部４９の比率は２対１となっているが、当該比率はこれに限定されない。

【0080】

図１８は、図２における領域Ｆの他の例を示す図である。本例においては、エミッタ電極５２と重なる範囲に設けられたゲートトレンチ部４８およびダミートレンチ部４９の先端部分が、他のいずれのトレンチ部４０の先端部分とも接続していない。また、ゲートパッド３０と重なる範囲に設けられたトレンチ部４０の先端部分が、他のいずれのトレンチ部４０の先端部分とも接続していない。本例では、ゲートパッド３０と重なる範囲に設けられた全てのトレンチ部４０がＩ字状である。このような構成によっても、ゲートパッド３０とゲート電極４２の接触する面積の割合を増やすことができ、密着性が向上する。

【0081】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

【符号の説明】

【0082】

１０・・・半導体基板、１１・・・ウェル領域、２０・・・ドリフト領域、２１・・・上面、２２・・・エミッタ領域、２４・・・上面、２５・・・ベース領域、３０・・・ゲートパッド、３２・・・ゲート配線、３６・・・コンタクトホール、３８・・・層間絶縁膜、４０・・・トレンチ部、４２・・・ゲート電極、４４・・・ゲート絶縁膜、４６・・・ゲート酸化膜、４８・・・ゲートトレンチ部、４９・・・ダミートレンチ部、５２・・・エミッタ電極、５４・・・バリアメタル、５６・・・タングステンプラグ、５８・・・保護部材、６０・・・ゲートワイヤ、６２・・・接続部、６４・・・開口領域、６６・・・接続領域、７０・・・ポリシリコン、７２・・・シリサイド層、８１・・・第１トレンチ部、８２・・・第２トレンチ部、８３・・・第３トレンチ部、８４・・・第４トレンチ部、９１・・・第１部分、９２・・・第２部分、１００・・・半導体装置、１０２・・・端辺、１１０・・・エッジ終端構造部、１２０・・・活性部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】