特開2024-84124 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ エルジー　ディスプレイ　カンパニー　リミテッドの特許一覧

特開2024-84124ゲート駆動部およびこれを利用した表示装置

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6a
6b
6c
6d
6e
6f
7a
7b
7c
7d
7e
7f
8a
8b
8c
8d
9

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024084124

(43)【公開日】2024-06-24

(54)【発明の名称】ゲート駆動部およびこれを利用した表示装置

(51)【国際特許分類】

G09G 3/3266 20160101AFI20240617BHJP

G09G 3/36 20060101ALI20240617BHJP

G09G 3/20 20060101ALI20240617BHJP

【ＦＩ】

G09G3/3266

G09G3/36

G09G3/20 622B

G09G3/20 680G

【審査請求】有

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2023186083

(22)【出願日】2023-10-31

(31)【優先権主張番号】10-2022-0172605

(32)【優先日】2022-12-12

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】501426046

【氏名又は名称】エルジーディスプレイカンパニーリミテッド

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】ノ，ソク

(72)【発明者】

【氏名】ソン，キミン

【テーマコード（参考）】

5C006

5C080

5C380

【Ｆターム（参考）】

5C006AA22

5C006AF50

5C006BC03

5C006BC11

5C006BC16

5C006BC20

5C006BF03

5C006BF27

5C006BF31

5C006BF37

5C006EC02

5C006EC05

5C006FA41

5C080AA05

5C080AA06

5C080AA08

5C080AA10

5C080BB05

5C080CC03

5C080DD08

5C080DD22

5C080FF11

5C080JJ02

5C080JJ03

5C080JJ04

5C080JJ05

5C080JJ06

5C080KK43

5C380AB18

5C380AB28

5C380AB34

5C380AB36

5C380AC07

5C380CB01

5C380CB37

5C380CE19

5C380CF07

5C380CF22

5C380CF23

5C380CF43

5C380CF48

5C380CF53

(57)【要約】（修正有）

【課題】バッファトランジスタのサイズを小さくできるゲート駆動部を提供する。
【解決手段】ゲート駆動部はカスケード接続された複数の信号伝達部を含み、第ｎ（ｎは正の整数）の信号伝達部は出力電圧をプルアップさせる第１制御ノードと、出力電圧をプルダウンさせる第２制御ノードの電圧によりキャリー信号を第１出力ノードに出力する第１出力部、前記第１制御ノードと前記第２制御ノードの電圧によりブースティング用キャリー信号を第２出力ノードに出力する第２出力部、および前記第１制御ノードと前記第２制御ノードの電圧によりゲート信号を第３出力ノードに出力する第３出力部を含み、ゲートハイ電圧を前記第２出力ノードに印加するプルアップトランジスタ、ゲートロー電圧を前記第２出力ノードに印加するプルダウントランジスタ、前記プルアップトランジスタのゲートと前記第２出力ノードの間に連結された第１キャパシタを含む。
【選択図】図４

【特許請求の範囲】

【請求項1】

ゲート駆動部であって、
キャリー信号を以前の信号伝達部から信号伝達部に印加するキャリーラインを経由してカスケード接続された複数の信号伝達部を含み、
前記複数の信号伝達部の第ｎ（ｎは正の整数）の信号伝達部は、
出力電圧をプルアップさせる第１制御ノードと、出力電圧をプルダウンさせる第２制御ノードの電圧によりキャリー信号を第１出力ノードに出力する第１出力部；
前記第１制御ノードと前記第２制御ノードの電圧によりブースティング用キャリー信号を第２出力ノードに出力する第２出力部；および
前記第１制御ノードと前記第２制御ノードの電圧によりゲート信号を第３出力ノードに出力する第３出力部を含み、
前記第２出力部は、
前記第１制御ノードの充電電圧に応答してゲートハイ電圧を前記第２出力ノードに印加するプルアップトランジスタ；
前記第２制御ノードの充電電圧に応答してゲートロー電圧を前記第２出力ノードに印加するプルダウントランジスタ；
前記プルアップトランジスタのゲートと前記第２出力ノードの間に連結された第１キャパシタを含む、ゲート駆動部。

【請求項2】

前記第２出力部は、
前記第２出力ノードと低電位電圧ラインの間に連結された第２キャパシタをさらに含む、請求項１に記載のゲート駆動部。

【請求項3】

前記第１キャパシタと前記第２キャパシタは互いに異なる容量を有する、請求項２に記載のゲート駆動部。

【請求項4】

前記第２キャパシタは前記第１キャパシタより容量が小さく設定される、請求項３に記載のゲート駆動部。

【請求項5】

前記キャリー信号と前記ブースティング用キャリー信号は同一の位相を有する、請求項１に記載のゲート駆動部。

【請求項6】

前記第１制御ノードは第ｎ－１のキャリー信号を出力するように構成された第ｎ－１の信号伝達部の第１出力ノードに接続される、請求項１に記載のゲート駆動部。

【請求項7】

ゲート駆動部であって、
キャリー信号を以前の信号伝達部から信号伝達部に印加するキャリーラインを経由してカスケード接続された複数の信号伝達部を含み、
前記複数の信号伝達部の第ｎ（ｎは正の整数）の信号伝達部は、
出力電圧をプルアップさせる第１制御ノードと、出力電圧をプルダウンさせる第２制御ノードの電圧によりキャリー信号を第１出力ノードに出力する第１出力部；および
前記第１制御ノードと前記第２制御ノードの電圧によりゲート信号を第２出力ノードに出力する第２出力部を含み、
前記第１出力部は、
前記第１制御ノードの充電電圧に応答してゲートハイ電圧を前記第１出力ノードに印加するプルアップトランジスタ；
前記第２制御ノードの充電電圧に応答してゲートロー電圧を前記第１出力ノードに印加するプルダウントランジスタ；
前記プルアップトランジスタのゲートと前記第１出力ノードの間に連結された第１キャパシタ；および
前記第１出力ノードと低電位電圧ラインの間に連結された第２キャパシタを含む、ゲート駆動部。

【請求項8】

前記第１キャパシタと前記第２キャパシタは互いに異なる容量を有する、請求項７に記載のゲート駆動部。

【請求項9】

前記第２キャパシタは前記第１キャパシタより容量が小さく設定される、請求項８に記載のゲート駆動部。

【請求項10】

第２制御ノードは、一つ以上のトランジスタを介して第ｎ－１の信号伝達部の第２制御ノードに接続される、請求項７に記載のゲート駆動部。

【請求項11】

表示装置であって、
複数のデータライン、前記データラインと交差する複数のゲートライン、互いに異なる定電圧が印加される複数の電源ライン、および複数のサブピクセルが配置された表示パネル；
前記データラインにピクセルデータのデータ電圧を供給するデータ駆動部；ならびに
前記ゲートラインにゲート信号を供給するゲート駆動部を含み、
前記ゲート駆動部は、キャリー信号を以前の信号伝達部から信号伝達部に印加するキャリーラインを経由してカスケード接続された複数の信号伝達部を含み、
前記複数の信号伝達部の第ｎ（ｎは正の整数）の信号伝達部は、
出力電圧をプルアップさせる第１制御ノードと、出力電圧をプルダウンさせる第２制御ノードの電圧によりキャリー信号を第１出力ノードに出力する第１出力部；
前記第１制御ノードと前記第２制御ノードの電圧によりブースティング用キャリー信号を第２出力ノードに出力する第２出力部；および
前記第１制御ノードと前記第２制御ノードの電圧によりゲート信号を第３出力ノードに出力する第３出力部を含み、
前記第２出力部は、
前記第１制御ノードの充電電圧に応答してゲートハイ電圧を前記第２出力ノードに印加するプルアップトランジスタ；
前記第２制御ノードの充電電圧に応答してゲートロー電圧を前記第２出力ノードに印加するプルダウントランジスタ；
前記プルアップトランジスタのゲートと前記第２出力ノードの間に連結された第１キャパシタを含む、表示装置。

【請求項12】

前記第２出力部は、
前記第２出力ノードと低電位電圧ラインの間に連結された第２キャパシタをさらに含む、請求項１１に記載の表示装置。

【請求項13】

前記第１キャパシタと前記第２キャパシタは互いに異なる容量を有する、請求項１２に記載の表示装置。

【請求項14】

前記第２キャパシタは前記第１キャパシタより容量が小さく設定される、請求項１３に記載の表示装置。

【請求項15】

前記キャリー信号と前記ブースティング用キャリー信号は同一の位相を有する、請求項１１に記載の表示装置。

【請求項16】

第２制御ノードは、一つ以上のトランジスタを介して第ｎ－１の信号伝達部の第２制御ノードに接続される、請求項１１に記載の表示装置。

【請求項17】

表示装置であって、
複数のデータライン、前記データラインと交差する複数のゲートライン、互いに異なる定電圧が印加される複数の電源ライン、および複数のサブピクセルが配置された表示パネル；
前記データラインにピクセルデータのデータ電圧を供給するデータ駆動部；ならびに
前記ゲートラインにゲート信号を供給するゲート駆動部を含み、
前記ゲート駆動部は、キャリー信号を以前の信号伝達部から信号伝達部に印加するキャリーラインを経由してカスケード接続された複数の信号伝達部を含み、
前記複数の信号伝達部の第ｎ（ｎは正の整数）の信号伝達部は、
出力電圧をプルアップさせる第１制御ノードと、出力電圧をプルダウンさせる第２制御ノードの電圧によりキャリー信号を第１出力ノードに出力する第１出力部；および
前記第１制御ノードと前記第２制御ノードの電圧によりゲート信号を第２出力ノードに出力する第２出力部を含み、
前記第１出力部は、
前記第１制御ノードの充電電圧に応答してゲートハイ電圧を前記第１出力ノードに印加するプルアップトランジスタ；
前記第２制御ノードの充電電圧に応答してゲートロー電圧を前記第１出力ノードに印加するプルダウントランジスタ；
前記プルアップトランジスタのゲートと前記第１出力ノードの間に連結された第１キャパシタ；および
前記第１出力ノードと低電位電圧ラインの間に連結された第２キャパシタを含む、表示装置。

【請求項18】

前記第１キャパシタと前記第２キャパシタは互いに異なる容量を有する、請求項１７に記載の表示装置。

【請求項19】

前記第２キャパシタは前記第１キャパシタより容量が小さく設定される、請求項１８に記載の表示装置。

【請求項20】

前記第１制御ノードは第ｎ－１のキャリー信号を出力するように構成された第ｎ－１の信号伝達部の第１出力ノードに接続される、請求項１７に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はゲート駆動部およびこれを利用した表示装置に関する。

【背景技術】

【0002】

表示装置は液晶表示装置（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ：ＬＣＤ）、電界発光表示装置（ＥｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅＤｉｓｐｌａｙ）、電界放出表示装置（ＦｉｅｌｄＥｍｉｓｓｉｏｎＤｉｓｐｌａｙ：ＦＥＤ）、プラズマディスプレイパネル（ＰｌａｓｍａＤｉｓｐｌａｙＰａｎｅｌ：ＰＤＰ）等がある。

【0003】

電界発光表示装置は発光層の材料により無機発光表示装置と有機発光表示装置に分かれる。アクティブマトリックスタイプ（ａｃｔｉｖｅｍａｔｒｉｘｔｙｐｅ）の有機発光表示装置は自ら発光する自発光素子例えば、有機発光ダイオード（ＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ：以下、「ＯＬＥＤ」という。）を利用して入力映像を再現する。有機発光表示装置は応答速度が速く、発光効率、輝度および視野角が大きい長所がある。

【0004】

表示装置のうち一部例えば、液晶表示装置や有機発光表示装置には複数のサブピクセルを含む表示パネル、表示パネルを駆動する駆動信号を出力する駆動部および表示パネルまたは駆動部に供給する電源を生成する電源供給部などが含まれる。駆動部には表示パネルにスキャン信号、発光制御信号などのゲート信号を供給するゲート駆動部および表示パネルにデータ信号を供給するデータ駆動部などが含まれる。

【0005】

このような表示装置は表示パネルに形成された複数のサブピクセルに駆動信号、例えば、ゲート信号およびデータ信号などが供給されると、選択されたサブピクセルが光を透過させるか光を直接発光することによって映像を表示することができる。

【0006】

この時、ゲート駆動部は出力されるゲート信号でＱノードをブースティングさせることになる。しかし、バッファトランジスタが劣化するほど出力されるゲート信号のライジング速度が遅くなり、このため、Ｑノードのブースティング速度が遅くなって再びゲート信号のライジング速度が遅くなることになる悪循環が起こるため、出力性能の低下が大きくなることになる。

【0007】

このような問題を克服するためにバッファトランジスタのサイズを変更する方法があるが、この方法もバッファトランジスタのサイズを大きく設計しなければならない問題点がある。

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明は前述した必要性および／または問題点を解決することを目的とする。

【0009】

本発明はゲート駆動部およびこれを利用した表示装置を提供する。

【0010】

本発明の課題は以上で言及した課題に制限されず、言及されていないさらに他の課題は以下の記載から当業者に明確に理解され得るであろう。

【課題を解決するための手段】

【0011】

本発明の実施例に係るゲート駆動部は、以前の信号伝達部からキャリー信号が印加されるキャリーラインを経由してカスケード接続された複数の信号伝達部を含み、第ｎ（ｎは正の整数）信号伝達部は出力電圧をプルアップさせる第１制御ノードと、出力電圧をプルダウンさせる第２制御ノードの電圧によりキャリー信号を第１出力ノードに出力する第１出力部；前記第１制御ノードと前記第２制御ノードの電圧によりブースティング用キャリー信号を第２出力ノードに出力する第２出力部；および前記第１制御ノードと前記第２制御ノードの電圧によりゲート信号を第３出力ノードに出力する第３出力部を含み、前記第２出力部は前記第１制御ノードの充電電圧に応答してゲートハイ電圧を前記第２出力ノードに印加するプルアップトランジスタ；前記第２制御ノードの充電電圧に応答してゲートロー電圧を前記第２出力ノードに印加するプルダウントランジスタ；前記プルアップトランジスタのゲートと前記第２出力ノードの間に連結された第１キャパシタを含むことができる。

【0012】

本発明の実施例に係るゲート駆動部は、以前の信号伝達部からキャリー信号が印加されるキャリーラインを経由してカスケード接続された複数の信号伝達部を含み、第ｎ（ｎは正の整数）信号伝達部は出力電圧をプルアップさせる第１制御ノードと、出力電圧をプルダウンさせる第２制御ノードの電圧によりキャリー信号を第１出力ノードに出力する第１出力部；および前記第１制御ノードと前記第２制御ノードの電圧によりゲート信号を第２出力ノードに出力する第２出力部を含み、前記第１出力部は前記第１制御ノードの充電電圧に応答してゲートハイ電圧を前記第１出力ノードに印加するプルアップトランジスタ；前記第２制御ノードの充電電圧に応答してゲートロー電圧を前記第１出力ノードに印加するプルダウントランジスタ；前記プルアップトランジスタのゲートと前記第１出力ノードの間に連結された第１キャパシタ；および前記第１出力ノードと低電位電圧ラインの間に連結された第２キャパシタを含むことができる。

【0013】

本発明はキャリー信号が出力される出力ノードにキャパシタを連結するものの、プルアップトランジスタのゲート電極と出力ノードの間と出力ノードと低電位電圧ラインの間にそれぞれキャパシタを連結することによって、ゲート信号を出力するプルアップトランジスタが劣化してもゲート信号のライジング速度が遅くならないので、出力特性が向上し得る。

【0014】

本発明はプルアップトランジスタのゲート電極と出力ノードの間と出力ノードと低電位電圧ラインの間にそれぞれキャパシタが連結されるので、キャリー信号の出力損失が小さくなり得る。

【0015】

本発明の効果は以上で言及した効果に制限されず、言及されていないさらに他の効果は特許請求の範囲の記載から当業者に明確に理解され得るであろう。

【図面の簡単な説明】

【0016】

【図1】本発明の実施例に係る表示装置を示すブロック図である。

【図2】図１に図示されたピクセルアレイの配置構造を示す図面である。

【図3】本発明の実施例に係るゲート駆動部を概略的に示す図面である。

【図4】本発明の第１実施例に係るゲート駆動部を示す図面である。

【図5】図４に図示されたゲート駆動部の入力／出力信号と制御ノードの電圧を示す波形図である。

【図6a】実施例と比較例のブースティング性能を比較説明するための図面である。

【図6b】実施例と比較例のブースティング性能を比較説明するための図面である。

【図6c】実施例と比較例のブースティング性能を比較説明するための図面である。

【図6d】実施例と比較例のブースティング性能を比較説明するための図面である。

【図6e】実施例と比較例のブースティング性能を比較説明するための図面である。

【図6f】実施例と比較例のブースティング性能を比較説明するための図面である。

【図7a】実施例と比較例の出力特性を比較説明するための図面である。

【図7b】実施例と比較例の出力特性を比較説明するための図面である。

【図7c】実施例と比較例の出力特性を比較説明するための図面である。

【図7d】実施例と比較例の出力特性を比較説明するための図面である。

【図7e】実施例と比較例の出力特性を比較説明するための図面である。

【図7f】実施例と比較例の出力特性を比較説明するための図面である。

【図8a】実施例と比較例の出力特性を比較説明するための図面である。

【図8b】実施例と比較例の出力特性を比較説明するための図面である。

【図8c】実施例と比較例の出力特性を比較説明するための図面である。

【図8d】実施例と比較例の出力特性を比較説明するための図面である。

【図9】本発明の第２実施例に係るゲート駆動部を示す図面である。

【発明を実施するための形態】

【0017】

本発明の利点および特徴、そしてそれらを達成する方法は添付される図面と共に詳細に後述されている実施例を参照すると明確になるであろう。しかし、本発明は以下で開示される実施例に限定されるものではなく、互いに異なる多様な形態で具現され得、ただし、本実施例は本発明の開示を完全なものとし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は請求項の範疇によって定義されるのみである。

【0018】

本発明の実施例を説明するための図面に開示された形状、大きさ、比率、角度、個数等は例示的なものであるので、本発明は図示された事項に限定されるものではない。明細書全体に亘って同一の参照符号は同一の構成要素を指し示す。また、本発明の説明において、関連した公知の技術に対する具体的な説明が本発明の要旨を不要に曖昧にさせ得る恐れがあると判断される場合、その詳細な説明は省略する。

【0019】

本明細書上で言及された「含む」、「有する」、「からなる」等が使われる場合、「～のみ」が使われない以上他の部分が追加され得る。構成要素を単数で表現した場合、特に明示的な記載事項がない限り複数を含む場合を含む。

【0020】

構成要素の解釈において、別途の明示的な記載がなくても誤差範囲を含むものと解釈する。

【0021】

位置関係に対する説明の場合、例えば、「～上に」、「～上部に」、「～下部に」、「～そばに」等で二つの部分の位置関係が説明される場合、「すぐに」または「直接」が使われない以上二つの部分間に一つ以上の他の部分が位置してもよい。

【0022】

実施例の説明において、第１、第２等が多様な構成要素を叙述するために使われるが、これらの構成要素はこれらの用語によって制限されない。これらの用語は単に一つの構成要素を他の構成要素と区別するために使うものである。したがって、以下で言及される第１構成要素は本発明の技術的思想内で第２構成要素であってもよい。

【0023】

明細書全体に亘って同一の参照符号は同一の構成要素を指し示す。

【0024】

多様な実施例の特徴が部分的にまたは全体的に互いに結合または組み合わせ可能であり、技術的に多様な連動および駆動が可能であり、各実施例が互いに対して独立的に実施可能でもよく、連関関係で共に実施可能であってもよい。

【0025】

以下、添付された図面を参照して本発明の多様な実施例を詳細に説明する。

【0026】

図１は本発明の実施例に係る表示装置を示すブロック図であり、図２は図１に図示された表示パネルの断面構造を示している図面である。

【0027】

図１を参照すれば、本発明の実施例による表示装置は、表示パネル１００、表示パネル１００のピクセルにピクセルデータを書き込む（ｗｒｉｔｅ）ための表示パネル駆動回路、及び、ピクセルと表示パネル駆動回路の駆動に必要な電源を発生する電源部１４０を含む。

【0028】

表示パネル１００は、入力映像を表示するピクセルアレイＡＡを含む。ピクセルアレイＡＡは、複数のデータライン１０２、データライン１０２と交差する複数のゲートライン１０３、及び、マトリックス状に配置されるピクセルを含む。

【0029】

ピクセルアレイＡＡは、複数のピクセルラインＬ１～Ｌｎを含む。ピクセルラインＬ１～Ｌｎの各々は、表示パネル１００のピクセルアレイＡＡにおいて、ライン方向Ｘに沿って配置された１ラインのピクセルを含む。１ピクセルラインに配置されたピクセルは、ゲートライン１０３を共有する。データライン方向に沿ってカラム方向Ｙに配置されたサブピクセルは、同一のデータライン１０２を共有する。１水平期間（１Ｈ）は、１フレーム期間をピクセルラインＬ１～Ｌｎの総本数で割った時間である。

【0030】

表示パネル１００上にタッチセンサが配置され得る。タッチ入力は、別途のタッチセンサを用いてセンシングされるか、ピクセルを通してセンシングされ得る。タッチセンサは、オンセルタイプ（Ｏｎ－ｃｅｌｌｔｙｐｅ）又はアドオンタイプ（Ａｄｄｏｎｔｙｐｅ）で表示パネルの画面上に配置されるか、ピクセルアレイＡＡに組み込まれるインセルタイプ（Ｉｎ－ｃｅｌｌｔｙｐｅ）のタッチセンサで具現され得る。

【0031】

表示パネル１００は、フレキシブル表示パネルで具現され得る。フレキシブル表示パネルは、プラスチックＥＬパネルで製作されることができる。プラスチックＥＬパネルのバックプレート（Ｂａｃｋｐｌａｔｅ）上に有機薄膜フィルムが配置され、有機薄膜フィルム上にピクセルアレイＡＡが形成され得る。

【0032】

プラスチックＥＬのバックプレートは、ＰＥＴ（Ｐｏｌｙｅｔｈｙｌｅｎｅｔｅｒｅｐｈｔｈａｌａｔｅ）基板であり得る。バックプレート上に有機薄膜フィルムが形成される。有機薄膜フィルム上に、ピクセルアレイＡＡとタッチセンサアレイとが形成され得る。バックプレートは、ピクセルアレイＡＡが湿度に晒されないように透湿を遮断する。有機薄膜フィルムは薄肉のＰＩ（Ｐｏｌｙｉｍｉｄｅ）フィルム基板であり得る。有機薄膜フィルム上に、図示せぬ絶縁物質で多層のバッファ膜が形成され得る。有機薄膜フィルム上に、ピクセルアレイＡＡと、タッチセンサアレイに印加される電源や信号を供給するための配線とが形成され得る。

【0033】

ピクセルの各々は、色（カラー）具現のために、赤色サブピクセル（以下、「Ｒサブピクセル」という。）、緑色サブピクセル（以下、「Ｇサブピクセル」という。）、及び青色サブピクセル（以下、「Ｂサブピクセル」という。）に分けられ得る。ピクセルの各々は、白色サブピクセルをさらに含むことができる。サブピクセル１０１の各々はピクセル回路を含む。ピクセル回路は、データライン１０２とゲートライン１０３とに連結される。

【0034】

以下で、ピクセルはサブピクセルと同じ意味であると解釈され得る。

【0035】

表示パネル１００は断面構造から見る時、図２に図示された通り、基板１０上に積層された回路層１２、発光素子層１４、および封止層（ｅｎｃａｐｓｕｌａｔｉｏｎｌａｙｅｒ）１６を含むことができる。

【0036】

回路層１２はデータライン、ゲートライン、電源ラインなどの配線に連結されたピクセル回路、ゲートラインに連結されたゲート駆動部ＧＩＰ、デマルチプレクサアレイ１１２、図面で省略されたオートプローブ検査のための回路などを含むことができる。回路層１２の配線と回路素子は複数の絶縁層と、絶縁層を挟んで分離された二以上の金属層、そして半導体物質を含んだアクティブ層を含むことができる。回路層１２に形成されたすべてのトランジスタはｎチャネルタイプの酸化物半導体を含んだＯｘｉｄｅＴＦＴで具現され得る。

【0037】

発光素子層１４はピクセル回路によって駆動される発光素子ＥＬを含むことができる。発光素子ＥＬは赤色（Ｒ）発光素子、緑色（Ｇ）発光素子、および青色（Ｂ）発光素子を含むことができる。発光素子層１４は白色発光素子とカラーフィルタを含むことができる。発光素子層１４の発光素子ＥＬは有機膜および保護膜を含んだ保護層によって覆われ得る。

【0038】

封止層１６を回路層１２と発光素子層１４を密封するように前記発光素子層１４を覆う。封止層１６は有機膜と無機膜が交互に積層されたマルチ絶縁膜構造であってもよい。無機膜は水分や酸素の浸透を遮断する。有機膜は無機膜の表面を平坦化する。有機膜と無機膜が多様な層で積層されると、単一層に比べて水分や酸素の移動経路が長くなって発光素子層１４に影響を与える水分と酸素の浸透が効果的に遮断され得る。

【0039】

封止層１６上に形成されたタッチセンサ層が配置され得る。タッチセンサ層は、タッチ入力の前後に容量（ｃａｐａｃｉｔａｎｃｅ）の変化に基づいてタッチ入力をセンシングする静電容量方式のタッチセンサを含むことができる。タッチセンサ層はタッチセンサの容量を形成する金属配線パターンと絶縁膜を含むことができる。金属配線パターンの間にタッチセンサの容量が形成され得る。タッチセンサ層上に偏光板が配置され得る。偏光板はタッチセンサ層と回路層１２の金属によって反射した外部光の偏光を変換して視認性と明暗比を向上させることができる。偏光板は線偏光板と位相遅延フィルムが接合された偏光板または円偏光板で具現され得る。偏光板上にカバーガラス（Ｃｏｖｅｒｇｌａｓｓ）が接着され得る。

【0040】

表示パネル１００は封止層１６上に積層されたタッチセンサ層と、カラーフィルタ層をさらに含むことができる。カラーフィルタ層は赤色、緑色、および青色カラーフィルタと、ブラックマトリックスパターンを含むことができる。カラーフィルタ層は回路層とタッチセンサ層から反射した光の波長の一部を吸収して偏光板に取って代わる役割をし、色純度を高め得る。この実施例は偏光板に比べて光透過率が高いカラーフィルタ層２０を表示パネルに適用して表示パネルＰＮＬの光透過率を向上させ、表示パネルＰＮＬの厚さと柔軟性を改善することができる。カラーフィルタ層上にカバーガラスが接着され得る。

【0041】

電源部１４０は直流－直流変換器（ＤＣ－ＤＣＣｏｎｖｅｒｔｅｒ）を利用して、表示パネル１００のピクセルアレイＡＡと表示パネル駆動回路の駆動に必要な直流（ＤＣ）電源を発生する。直流－直流変換器はチャージポンプ（Ｃｈａｒｇｅｐｕｍｐ）、レギュレータ（Ｒｅｇｕｌａｔｏｒ）、バック変換器（ＢｕｃｋＣｏｎｖｅｒｔｅｒ）、ブースト変換器（ＢｏｏｓｔＣｏｎｖｅｒｔｅｒ）等を含むことができる。電源部１４０は図示していないホストシステムからの直流入力電圧を調整してガンマ基準電圧ＶＧＭＡ、ゲートオン電圧ＶＧＨ、ＶＥＨ、ゲートオフ電圧ＶＧＬ、ＶＥＬ、ピクセル駆動電圧ＥＶＤＤ、ピクセル低電位電源電圧ＥＶＳＳ等の直流電圧を発生し得る。ガンマ基準電圧ＶＧＭＡはデータ駆動部１１０に供給される。ゲートオン電圧ＶＧＨ、ＶＥＨとゲートオフ電圧ＶＧＬ、ＶＥＬはゲート駆動部１２０に供給される。ピクセル駆動電圧ＥＶＤＤとピクセル低電位電源電圧ＥＶＳＳはピクセルに共通に供給される。

【0042】

表示パネル駆動回路はタイミングコントローラ（Ｔｉｍｉｎｇｃｏｎｔｒｏｌｌｅｒ、ＴＣＯＮ）１３０の制御下で表示パネル１００のピクセルに入力映像のピクセルデータ（デジタルデータ）を書き込む。

【0043】

表示パネル駆動回路はデータ駆動部１１０とゲート駆動部１２０を具備する。

【0044】

データ駆動部１１０とデータライン１０２の間にデマルチプレクサ（Ｄｅｍｕｌｔｉｐｌｅｘｅｒ、ＤＥＭＵＸ）アレイ１１２が配置され得る。デマルチプレクサアレイ１１２はデータ駆動部１１０の一チャネルを複数のデータライン１０２に順次連結して、データ駆動部１１０の一チャネルから出力されるデータ電圧をデータライン１０２に時分割分配することによってデータ駆動部１１０のチャネルの個数を減らすことができる。デマルチプレクサアレイ１１２は省略され得る。この場合、データ駆動部１１０の出力バッファーＡＭＰはデータライン１０２に直接連結される。

【0045】

表示パネル駆動回路はタッチセンサを駆動するためのタッチセンサ駆動部をさらに具備することができる。タッチセンサ駆動部は図１で省略されている。モバイル機器でタイミングコントローラ１３０、電源部１４０、データ駆動部１１０等は一つのドライブＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）に集積され得る。

【0046】

データ駆動部１１０はＤＡＣ（ＤｉｇｉｔａｌｔｏＡｎａｌｏｇＣｏｎｖｅｒｔｅｒ）を利用して、毎フレーム期間ごとにタイミングコントローラ１３０から受信される入力映像のピクセルデータをガンマー補償電圧に変換してデータ電圧Ｖｄａｔａを発生する。ガンマ基準電圧ＶＧＭＡは分圧回路を通じて階調別に分圧される。ガンマ基準電圧ＶＧＭＡから分圧されたガンマー補償電圧はデータ駆動部１１０のＤＡＣに提供される。データ電圧Ｖｄａｔａはデータ駆動部１１０のチャネルそれぞれから出力バッファーＡＭＰを通じて出力される。

【0047】

データ駆動部１１０で一つのチャネルに含まれた出力バッファーＡＭＰは、デマルチプレクサアレイ１１２を通じて隣り合ったデータライン１０２に連結され得る。デマルチプレクサアレイ１１２は表示パネル１００の基板上に直接形成されるか、データ駆動部１１０とともに一つのドライブＩＣに集積され得る。

【0048】

ゲート駆動部１２０はピクセルアレイＡＡのＴＦＴアレイとともに表示パネル１００上のベゼル領域（Ｂｅｚｅｌ、ＢＺ）上に直接形成されるＧＩＰ（Ｇａｔｅｉｎｐａｎｅｌ）回路で具現され得る。ゲート駆動部１２０はタイミングコントローラ１３０の制御下でゲート信号をゲートライン１０３に順次出力する。ゲート駆動部１２０はシフトレジスタ（Ｓｈｉｆｔｒｅｇｉｓｔｅｒ）を利用してゲート信号をシフトさせることによって、その信号をゲートライン１０３に順次供給することができる。

【0049】

ゲート信号はデータ電圧に同期されてデータが書き込まれるラインのピクセルを選択するためのスキャン信号と、データ電圧が充電されたピクセルの発光時間を定義するＥＭ信号を含むことができる。

【0050】

ゲート駆動部１２０はスキャン駆動部１２１、ＥＭ駆動部１２２を含むことができる。

【0051】

スキャン駆動部１２１はタイミングコントローラ１３０からのスタートパルス（ｓｔａｒｔｐｕｌｓｅ）とシフトクロック（Ｓｈｉｆｔｃｌｏｃｋ）に応答してスキャン信号ＳＣＡＮを出力し、シフトクロックタイミングに合わせてスキャン信号ＳＣＡＮをシフトする。ＥＭ駆動部１２２はタイミングコントローラ１３０からのスタートパルスとシフトクロックに応答してＥＭ信号ＥＭを出力し、シフトクロックによりＥＭ信号ＥＭを順次シフトする。したがって、スキャン信号ＳＣＡＮ、ＥＭ信号ＥＭはピクセルラインＬ１～Ｌｎのゲートライン１０３に順次供給される。ベゼル（ｂｅｚｅｌ）がないモデルの場合に、ゲート駆動部１２０を構成するトランジスタのうち少なくとも一部とクロック配線がピクセルアレイＡＡ内に分散配置され得る。

【0052】

タイミングコントローラ１３０は図示していないホストシステムから入力映像のデジタルビデオデータ（ＤＡＴＡ）と、それと同期されるタイミング信号を受信する。タイミング信号は垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、メインクロックＣＬＫおよびデータイネーブル信号（ＤａｔａＥｎａｂｌｅ、ＤＥ）等を含む。データイネーブル信号ＤＥをカウントする方法で垂直期間と水平期間が分かるため、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃは省略され得る。データイネーブル信号ＤＥは１水平期間（１Ｈ）の周期を有する。

【0053】

ホストシステムはＴＶ（Ｔｅｌｅｖｉｓｉｏｎ）システム、セットトップボックス、ナビゲーションシステム、パーソナルコンピュータ（ＰＣ）、ホームシアターシステム、車両用システム、モバイル機器のシステムのうちいずれか一つであり得る。

【0054】

タイミングコントローラ１３０は入力フレーム周波数をｉ倍逓倍して、入力フレーム周波数Хｉ（ｉは０より大きい正の整数）Ｈｚのフレーム周波数で表示パネル駆動回路の動作タイミングを制御することができる。入力フレーム周波数はＮＴＳＣ（ＮａｔｉｏｎａｌＴｅｌｅｖｉｓｉｏｎＳｔａｎｄａｒｄｓＣｏｍｍｉｔｔｅｅ）方式で６０Ｈｚであり、ＰＡＬ（Ｐｈａｓｅ－ＡｌｔｅｒｎａｔｉｎｇＬｉｎｅ）方式で５０Ｈｚである。

【0055】

タイミングコントローラ１３０はホストシステムから受信されたタイミング信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥ）に基づいて、データ駆動部１１０の動作タイミングを制御するためのデータタイミング制御信号、デマルチプレクサアレイ１１２の動作タイミングを制御するためのＭＵＸ信号、ゲート駆動部１２０の動作タイミングを制御するためのゲートタイミング制御信号を発生する。

【0056】

タイミングコントローラ１３０から出力されたゲートタイミング制御信号の電圧レベルは、図示していないレベルシフタ（Ｌｅｖｅｌｓｈｉｆｔｅｒ）を通じてゲートオン電圧ＶＧＨ、ＶＥＨとゲートオフ電圧ＶＧＬ、ＶＥＬに変換されてゲート駆動部１２０に供給され得る。すなわち、レベルシフタはゲートタイミング制御信号のローレベル電圧（ｌｏｗｌｅｖｅｌｖｏｌｔａｇｅ）をゲートロー電圧ＶＧＬ、ＶＥＬに変換し、ゲートタイミング制御信号のハイレバル電圧（ｈｉｇｈｌｅｖｅｌｖｏｌｔａｇｅ）をゲートハイ電圧ＶＧＨ、ＶＥＨに変換する。ゲートタイミング制御信号はスタートパルスとシフトクロックを含む。

【0057】

図３は本発明の実施例に係るゲート駆動部を概略的に示す図面である。

【0058】

図３を参照すると、実施例に係るゲート駆動部はキャリー信号が伝送されるキャリーライン（ＣＬ）を経由してカスケード接続された複数の信号処理部（．．、ＳＴ（ｎ－２）、ＳＴ（ｎ－１）、ＳＴ（ｎ）、ＳＴ（ｎ＋１）、ＳＴ（ｎ＋２）、．．）を含む。

【0059】

信号処理部（ＳＴ１、．．、ＳＴ（ｎ－２）、ＳＴ（ｎ－１）、ＳＴ（ｎ）、ＳＴ（ｎ＋１）、ＳＴ（ｎ＋２）、．．）それぞれはスタートパルスＶｓｔまたは以前の信号処理部から出力されるキャリー信号（Ｃ１、．．、Ｃ（ｎ－３）、Ｃ（ｎ－２）、Ｃ（ｎ－１）、Ｃ（ｎ）、Ｃ（ｎ＋１）、．．）が入力され、シフトクロックＣＬＫが入力される。第１信号処理部（ＳＴ１）（図示されず）はスタートパルスＶｓｔにより駆動し始め、その以外の信号処理部（．．、ＳＴ（ｎ－２）、ＳＴ（ｎ－１）、ＳＴ（ｎ）、ＳＴ（ｎ＋１）、ＳＴ（ｎ＋２）、．．）は以前の信号処理部からのキャリー信号（．．、Ｃ（ｎ－３）、Ｃ（ｎ－２）、Ｃ（ｎ－１）、Ｃ（ｎ）、Ｃ（ｎ＋１）、．．）が入力されて駆動し始める。

【0060】

このように構成された複数の信号伝達部（．．、ＳＴ（ｎ－２）、ＳＴ（ｎ－１）、ＳＴ（ｎ）、ＳＴ（ｎ＋１）、ＳＴ（ｎ＋２）、．．）それぞれはクロック信号ＣＬＫを利用して出力信号［ＥＭＯＵＴ（ｎ）］を発生することができる。

【0061】

図４は本発明の第１実施例に係るゲート駆動部を示す図面である。図５は、図４に図示されたゲート駆動部の入力／出力信号と制御ノードの電圧を示す波形図である。ここでは、ゲート駆動部をＥＭ駆動部で具現した例を説明することにする。

【0062】

図４～図５を参照すると、本発明の第１実施例に係るゲート駆動部１２２は出力電圧をプルアップさせる第１制御ノード（以下、「Ｑノード」という。）、出力電圧をプルダウンさせる第２制御ノード（以下、「Ｑｂノード」という。）、第１回路部１２２－１、第２回路部１２２－２、第１出力部１２２－３、第２出力部１２２－４を含むことができる。

【0063】

第１回路部１２２－１はＱノードＱの充放電を制御する役割をする。第１回路部１２２－１はシフトクロックＣＬＫ１がゲートオン電圧ＶＥＨ以上のハイ電圧ＶＧＨ２であるとき、以前の信号処理部である第ｎ－１信号処理部ＳＴ（ｎ－１）からの第ｎ－１キャリー信号Ｃ（ｎ－１）の電圧をＱノードＱ（ｎ）に供給してＱノードＱ（ｎ）を充電する。このような第１回路部１２２－１は複数のトランジスタＴ１、Ｔ１Ａ、Ｔ３ｑを含む。

【0064】

第１トランジスタＴ１はシフトクロックＣＬＫ１がゲートオン電圧ＶＥＨ以上のハイ電圧ＶＧＨ２であるとき、ターン－オンされてキャリー信号Ｃ（ｎ－１）の電圧をＱｈノードＱｈに供給する。第１トランジスタＴ１はシフトクロックＣＬＫ１が印加されるゲート、第Ｎ－１キャリー信号ラインＣ（ｎ－１）に連結された第１電極、およびＱｈノードＱｈに連結された第２電極を含む。

【0065】

シフトクロックＣＬＫ１のハイ電圧ＶＧＨ２は第２高電位電圧ＶＧＨ１より低い電圧で設定され得る。キャリー信号Ｃ（ｎ－１）および第１ゲート信号ＥＭＯＵＴ（ｎ）のハイ電圧ＶＧＨ１は第２高電位電圧ＶＧＨ１と同一の電圧である。シフトクロックＣＬＫ１のハイ電圧ＶＧＨ２が第２高電位電圧ＶＧＨ１より低く設定されると、ＱノードＱ（ｎ）の充電時に第１トランジスタＴ１のしきい電圧Ｖｔｈが負極性にシフト（－Ｖｔｈ）される時にＱノードＱ（ｎ）がフローティング（ｆｌｏａｔｉｎｇ）されてＱノードＱ（ｎ）の電圧ブースティング（ｂｏｏｓｔｉｎｇ）がさらによくなり得る。

【0066】

第１ＡトランジスタＴ１ＡはシフトクロックＣＬＫ１がゲートオン電圧ＶＥＨ以上の電圧ＶＧＨ２であるとき、ターン－オンされてＱｈノードＱｈの電圧をＱノードＱ（ｎ）に供給してＱノードＱ（ｎ）を充放電させる。第１ＡトランジスタＴ１ＡはシフトクロックＣＬＫ１が印加されるゲート、ＱｈノードＱｈに連結された第１電極、およびＱノードＱ（ｎ）に連結された第２電極を含む。

【0067】

この時、複数のトランジスタＴ１、Ｔ１Ａは直列で連結される。複数のトランジスタＴ１、Ｔ１Ａは第Ｎ－１キャリー信号ラインＣ（ｎ－１）とＱｈノードＱｈの間に直列で連結される。

【0068】

第３ｑトランジスタＴ３ｑはＱノードＱ（ｎ）が充電される時にターン－オンされて第２高電位電圧ラインＧＶＤＤ１を通じて第２高電位電圧をＱｈノードＱｈに供給する。第２高電位電圧ＧＶＤＤ１は第２高電位電圧ラインＧＶＤＤ１を通じてＱｈノードＱｈに供給される。第３ｑトランジスタＴ３ｑはＱノードＱ（ｎ）に連結されたゲート、第２高電位電圧ラインＧＶＤＤ１に連結された第１電極、およびＱｈノードＱｈに連結された第２電極を含む。

【0069】

第２回路部１２２－２はＱノードＱ（ｎ）の電圧を反転させてＱｂノードＱｂ（ｎ）に印加するインバータ回路（Ｉｎｖｅｒｔｅｒｃｉｒｃｕｉｔ）を含む。第２回路部１２２－２のインバータ回路はＱｂノード充電部と、Ｑｂノード放電部を含む。

【0070】

Ｑｂノード充電部は複数のトランジスタＴ４、Ｔ４１を含む。Ｑｂノード放電部は複数のトランジスタＴ４ｑ、Ｔ５ｑを含むものの、複数のトランジスタＴ４ｑ、Ｔ５ｑが直列で連結される。

【0071】

Ｑｂノード充電部は第ｎ－１信号伝達部ＳＴ（ｎ－１）からの第ｎ－１ＱｂノードＱｂ（ｎ－１）の電圧により第２高電位電圧ラインＧＶＤＤ１とＱｂノードＱｂ（ｎ）の間の電流パスをスイッチングする。

【0072】

第４トランジスタＴ４は第１ノードｎ１の電圧がゲートオン電圧ＶＥＨ以上のハイ電圧である時にターン－オンされて第２高電位電圧ラインＧＶＤＤ１をＱｂノードＱｂ（ｎ）に連結することによってＱｂノードＱｂ（ｎ）をゲートオン電圧ＶＥＨ以上のハイ電圧に充電させる。第４トランジスタＴ４は第１ノードｎ１に連結されたゲート、第２高電位電圧ラインＧＶＤＤ１に連結された第１電極、およびＱｂノードＱｂ（ｎ）に連結された第２電極を含む。第３キャパシタＣ３は第４トランジスタＴ４のゲートと第２電極間に連結される。第３キャパシタＣ３により第４トランジスタＴ４がターン－オンされる時に第１ノードｎ１の電圧がブーストされ得る。

【0073】

第４１トランジスタＴ４１は第ｎ－１信号伝達部ＳＴ（ｎ－１）の第ｎ－１ＱｂノードＱｂ（ｎ－１）の電圧がゲートオン電圧ＶＥＨ以上のハイ電圧である時にターン－オンされて第２高電位電圧ＧＶＤＤ１を第１ノードｎ１に供給して第１ノードｎ１をゲートオン電圧ＶＥＨ以上に充電させる。第４１トランジスタＴ４１は第ｎ－１信号伝達部（ＳＴ（ｎ－１）の第ｎ－１Ｑｂノード（Ｑｂ（Ｎ－１））に連結されたゲート、第２高電位電圧ラインＧＶＤＤ１に連結された第１電極、および第１ノードｎ１に連結された第２電極を含む。

【0074】

Ｑｂノード放電部はＱｈノードＱｈの電圧がゲートハイ電圧ＶＥＨ以上のハイ電圧である時にターン－オンされてＱｂノードＱｂ（ｎ）を放電させる。

【0075】

第４ｑトランジスタＴ４ｑはＱｈノードＱｈの電圧がゲートオン電圧ＶＥＨ以上のハイ電圧である時にターン－オンされて第１ノードｎ１をＱｂノードＱｂ（ｎ）に連結させる。第４ｑトランジスタＴ４ｑは第１ノードｎ１に連結された第１電極、ＱｈノードＱｈに連結されたゲート電極、ＱｂノードＱｂ（ｎ）に連結された第２電極を含む。

【0076】

第５ｑトランジスタＴ５ｑはＱｈノードＱｈの電圧がゲートオン電圧ＶＥＨ以上のハイ電圧である時にターン－オンされてＱｂノードＱｂ（ｎ）を第２低電位電圧ラインＧＶＳＳ１に連結してＱｂノードＱｂ（ｎ）の電圧を第２低電位電圧まで放電させる。第５ｑトランジスタＴ５ｑはＱｂノードＱｂ（ｎ）に連結された１電極、ＱｈノードＱｈに連結されたゲート電極、第２低電位電圧ラインＧＶＳＳ１に連結された第２電極を含む。

【0077】

第１出力部１２２－３はＱノードＱ（ｎ）とＱｂノードＱｂ（ｎ）の電位に対応してキャリー信号Ｃ（ｎ）を出力することができる。第１出力部１２２－３はキャリー信号Ｃ（ｎ）を出力する第１－１出力部１２２－３ａとブースティング用キャリー信号を出力する第１－２出力部１２２－３ｂを含み、第１－１出力部１２２－３ａは複数のバッファトランジスタＴ６ｃｒ、Ｔ７ｃｒを含み、第１－２出力部１２２－３ｂは複数のバッファトランジスタＴ６ｂ、Ｔ７ｂを含むことができる。

【0078】

この時、キャリー信号とブースティング用キャリー信号は同一の位相を有する同一の信号であり得る。

【0079】

複数のバッファトランジスタＴ６ｃｒ、Ｔ７ｃｒはＱノードＱ（ｎ）の電位に基づいてターンオンする第１プルアップトランジスタＴ６ｒとＱｂノードＱｂ（ｎ）の電位に基づいてターンオンする第３プルダウントランジスタＴ７ｃｒに区分され得る。第１プルアップトランジスタＴ６ｃｒはＱノードＱ（ｎ）にゲート電極が連結され、第２高電位電圧ラインＧＶＤＤ２に第１電極が連結され、第１出力ノードに第２電極が連結される。第１プルダウントランジスタＴ７ｃｒはＱｂノードＱｂ（ｎ）にゲート電極が連結され、第１出力ノードに第１電極が連結され、第２低電位電圧ラインＧＶＳＳ２に第２電極が連結され得る。複数のバッファトランジスタＴ６ｃｒ、Ｔ７ｃｒは第２高電位電圧ラインＧＶＤＤ１を通じて印加された第２高電位電圧と第２低電位電圧ラインＧＶＳＳ１を通じて印加された第２低電位電圧に基づいてキャリー信号Ｃ（ｎ）を第１出力ノードに出力することができる。

【0080】

複数のバッファトランジスタＴ６ｂ、Ｔ７ｂはＱノードＱ（ｎ）の電位に基づいてターンオンする第２プルアップトランジスタＴ６ｂとＱｂノードＱｂ（ｎ）の電位に基づいてターンオンする第２プルダウントランジスタＴ７ｂに区分され得る。第２プルアップトランジスタＴ６ｂはＱノードＱ（ｎ）にゲート電極が連結され、第２高電位電圧ラインＧＶＤＤ２に第１電極が連結され、第２出力ノードに第２電極が連結される。第２プルダウントランジスタＴ７ｂはＱｂノードＱｂ（ｎ）にゲート電極が連結され、第２出力ノードに第１電極が連結され、第２低電位電圧ラインＧＶＳＳ２に第２電極が連結され得る。複数のバッファトランジスタＴ６ｂ、Ｔ７ｂは第２高電位電圧ラインＧＶＤＤ１を通じて印加された第２高電位電圧と第２低電位電圧ラインＧＶＳＳ１を通じて印加された第２低電位電圧に基づいてブースティング用キャリー信号ＣＢ（ｎ）を第２出力ノードに出力することができる。

【0081】

第１キャパシタＣ１と第２キャパシタＣ２はＱノードＱ（ｎ）のブースティングのために備えられ得る。第１キャパシタは第２高電位電圧ラインと第２出力ノードの間に連結され、第２キャパシタは第２出力ノードと第２低電位電圧ラインＧＶＳＳ２の間に連結され得る。

【0082】

第１キャパシタＣ１と第２キャパシタＣ２は互いに異なる容量で設計され得る。第２キャパシタＣ２は第１キャパシタＣ１より小さい容量で設計されることが好ましい。敷衍すると、第２キャパシタＣ２の容量が大きいほどＱノードＱ（ｎ）のブースティング特性は良くなるが、第２プルダウントランジスタのサイズが増加し、ベゼルが増加し、第１キャパシタＣ１の動作を補助する役割をするので容量が大きい必要はない。

【0083】

第２出力部１２２－４はＱノードＱ（ｎ）とＱｂノードＱｂ（ｎ）の電位に対応してＥＭ信号ＥＭＯＵＴ（ｎ）を出力することができる。第２出力部１２２－４はＥＭ信号ＥＭＯＵＴ（ｎ）を出力する複数のバッファトランジスタＴ６、Ｔ７を含むことができる。

【0084】

複数のバッファトランジスタＴ６、Ｔ７はＱノードＱ（ｎ）の電位に基づいてターンオンする第３プルアップトランジスタＴ６とＱｂノードＱｂ（ｎ）の電位に基づいてターンオンする第３プルダウントランジスタＴ７に区分され得る。第３プルアップトランジスタＴ６はＱノードＱ（ｎ）にゲート電極が連結され、第１高電位電圧ラインＧＶＤＤ０に第１電極が連結され、第３出力ノードに第２電極が連結される。第３プルダウントランジスタＴ７はＱｂノードＱｂ（ｎ）にゲート電極が連結されて第３出力ノードに第１電極が連結され、第１低電位電圧ラインＧＶＳＳ０に第２電極が連結され得る。複数のバッファトランジスタＴ６、Ｔ７は第１高電位電圧ラインＧＶＤＤ０を通じて印加された高電位電圧と第１低電位電圧ラインＧＶＳＳ０を通じて印加された第１低電位電圧に基づいてＥＭ信号ＥＭＯＵＴ（ｎ）を出力することができる。

【0085】

実施例では負荷が小さいキャリー信号が出力される出力ノードにキャパシタを連結してＱノードＱ（ｎ）のブースティング性能を改善することができる。

【0086】

図６ａ～図６ｆは実施例と比較例のブースティング性能を比較説明するための図面である。

【0087】

図６ａ～図６ｃを参照すると、比較例に係るゲート駆動部の構成およびＱノードＱ（ｎ）の電圧、ＥＭ信号ＥＭＯＵＴ（ｎ）の電圧、キャリー信号Ｃ（ｎ）の電圧をそれぞれ示している。

【0088】

比較例では、図６ａのようにＥＭ信号が出力される出力ノードにキャパシタが連結されており、図６ｂのようにＥＭ信号ＥＭＯＵＴ（ｎ）のライジング時間が増加し、ＱノードＱ（ｎ）のブースティング速度が低下して図６ｃのようにキャリー信号Ｃ（ｎ）の出力損失が発生することになる。

【0089】

図６ｄ～図６ｆを参照すると、実施例に係るゲート駆動部の構成およびＱノードＱ（ｎ）の電圧、ＥＭ信号ＥＭＯＵＴ（ｎ）の電圧、キャリー信号Ｃ（ｎ）の電圧をそれぞれ示している。

【0090】

実施例では図６ｄのようにキャリー信号が出力される出力ノードにキャパシタが連結されており、図６ｅのようにＥＭ信号ＥＭＯＵＴ（ｎ）のライジング時間が低下し、ＱノードＱ（ｎ）のブースティング速度が増加して図６ｆのようにキャリー信号Ｃ（ｎ）の出力損失が減ることになる。

【0091】

実施例ではキャリー信号を出力するためのバッファトランジスタとブースティングのためのバッファトランジスタを別個に構成してＱノードＱ（ｎ）のシンキング防止および出力特性を改善することができる。

【0092】

図７ａ～図７ｆは実施例と比較例の出力特性を比較説明するための図面である。

【0093】

図７ａ～図７ｃを参照すると、比較例に係るゲート駆動部の構成およびＱノードＱ（ｎ）の電圧、ＥＭ信号ＥＭＯＵＴ（ｎ）の電圧、キャリー信号Ｃ（ｎ）の電圧をそれぞれ示している。

【0094】

比較例では、図７ａのようにキャリー信号が出力される出力ノードにキャパシタが連結されており、図７ｂのようにＱノードＱ（ｎ）充電時に出力されるキャリー信号にシンキングが発生し、シンキングがキャパシタによってＱノードＱ（ｎ）に伝達されて図７ｃのようにＱノードＱ（ｎ）によってＥＭ信号ＥＭＯＵＴ（ｎ）のライジング速度が低下して出力損失が発生することになる。

【0095】

すなわち、ＱノードＱ（ｎ）が充電される時、瞬間的な電荷の移動により出力されるキャリー信号にシンキング（ｓｉｎｋｉｎｇ）が発生するが、このシンキングはブースティング（ｂｏｏｓｔｉｎｇ）に影響を与えるためである。

【0096】

図７ｄ～図７ｆを参照すると、実施例に係るゲート駆動部の構成およびＱノードＱ（ｎ）の電圧、ＥＭ信号ＥＭＯＵＴ（ｎ）の電圧、キャリー信号Ｃ（ｎ）、ブースティング用キャリー信号ＣＢ（ｎ）の電圧をそれぞれ示している。

【0097】

実施例では、図７ｄのようにキャリー信号が出力される第１出力ノードとは別個にブースティング用キャリー信号が出力される第２出力ノードを具備してブースティング用キャリー信号が出力される第２出力ノードにキャパシタが連結されており、図７ｅのようにＱノードＱ（ｎ）充電時に出力されるキャリー信号にシンキングが発生するがブースティング用キャリー信号ＣＢ（ｎ）Ｔにはシンキングが発生しないので、図７ｆのようにＱノードＱ（ｎ）はシンキングによる影響なしにブースティングされるため、ＥＭ信号ＥＭＯＵＴ（ｎ）のライジング速度が増加して出力損失が減ることになる。

【0098】

すなわち、実施例ではブースティング用キャリー信号ＣＢ（ｎ）でＱノードＱ（ｎ）をブースティングさせるので、キャリー信号Ｃ（ｎ）にシンキングが発生してもシンキングがＱノードＱ（ｎ）に伝達されない。

【0099】

したがって、実施例ではプルアップトランジスタの劣化によって出力性能が低下してもＥＭ信号のライジング速度が速く維持されるように、負荷が小さいブースティング用キャリー信号が出力される第２出力ノードに第１キャパシタＣ１を連結する。すなわち、第１キャパシタＣ１は第２プルアップトランジスタＴ６ｂのゲート電極と第２出力ノードの間に連結される。

【0100】

実施例ではブースティング用キャリー信号が出力される第２出力ノードに第１キャパシタとともに第２キャパシタを追加することによって、第２プルダウントランジスタが役割を果たすことができなくても最小限の第２プルアップトランジスタのゲート－ソース間電圧Ｖｇｓが確保されるようにすることができる。

【0101】

図８ａ～図８ｄは実施例と比較例の出力特性を比較説明するための図面である。

【0102】

図８ａ～図８ｂを参照すると、比較例に係るゲート駆動部の構成およびＱノードＱの電圧、ＱｂノードＱｂの電圧、ＥＭ信号ＥＭＯＵＴの電圧、ブースティング用キャリー信号ＣＢＯＵＴの電圧をそれぞれ示している。

【0103】

比較例では図８ａのようにブースティング用キャリー信号が出力される第２出力ノードに第１キャパシタＣ１が連結されているので、図８ｂのようにＱノードＱ（ｎ）のブースティングの減少により出力特性が低下する。

【0104】

敷衍すると、ＱノードＱ（ｎ）が充電される時点はＱｂノードＱｂ（ｎ）がハイ電圧からロー電圧に変換する時点であり、ＱノードＱ（ｎ）とＱｂノードＱｂ（ｎ）がすべて動作する時点ではないので、第２プルダウントランジスタがターン－オフされて出力電圧を第２低電位電圧に維持する役割を果たすことができない。第２プルダウントランジスタがターン－オフされると、第２出力ノードがフローティング（ｆｌｏａｔｉｎｇ）状態となってＱノードＱ（ｎ）の電圧が上昇すると第１キャパシタＣ１のカップリングによって第２出力ノードの電圧が上昇するので、第２プルアップトランジスタのゲート－ソース間電圧Ｖｇｓが減少し、このため、ＱノードＱ（ｎ）のブースティングが減少して出力特性が低下する。

【0105】

図８ｃ～図８ｄを参照すると、実施例に係るゲート駆動部の構成およびＱノードＱ（ｎ）の電圧、ＱｂノードＱｂ（ｎ）の電圧、ＥＭ信号ＥＭＯＵＴ（ｎ）の電圧、ブースティング用キャリー信号ＣＢ（ｎ）の電圧をそれぞれ示している。

【0106】

実施例では図８ｃのようにブースティング用キャリー信号が出力される第２出力ノードに第１キャパシタＣ１と第２キャパシタＣ２が連結され、図８ｄのようにＱノードＱ（ｎ）のブースティングの上昇により出力特性が改善される。

【0107】

敷衍すると、第２プルダウントランジスタがターン－オフされて第２出力ノードがフローティング（ｆｌｏａｔｉｎｇ）状態となっても、ＱノードＱ（ｎ）の電圧が上昇すれば第２キャパシタＣ２により第２出力ノードの電圧が上昇することを防ぐので第２プルアップトランジスタのゲート－ソース間電圧Ｖｇｓが維持されてＱノードＱ（ｎ）のブースティングが上昇して出力特性が改善される。

【0108】

図９は本発明の第２実施例に係るゲート駆動部を示す図面である。

【0109】

図９を参照すると、本発明の第２実施例に係るゲート駆動部１２２は、出力電圧をプルアップさせる第１制御ノード（以下、「Ｑノード」という。）、出力電圧をプルダウンさせる第２制御ノード（以下、「Ｑｂノード」という。）、第１回路部１２２－１、第２回路部１２２－２、第１出力部１２２－３、第２出力部１２２－４を含むことができる。

【0110】

第１回路部１２２－１はＱノードＱ（ｎ）の充放電を制御する役割をする。第１回路部１２２－１はシフトクロックＣＬＫ１がゲートオン電圧ＶＥＨ以上のハイ電圧ＶＧＨ２であるとき、以前の信号処理部である第ｎ－１信号処理部ＳＴ（ｎ－１）からの第ｎ－１キャリー信号Ｃ（ｎ－１）の電圧をＱノードＱ（ｎ）に供給してＱノードＱ（ｎ）を充電する。このような第１回路部１２２－１は複数のトランジスタＴ１、Ｔ１Ａ、Ｔ３ｑを含む。

【0111】

【0112】

【0113】

第１ＡトランジスタＴ１ＡはシフトクロックＣＬＫ１がゲートオン電圧ＶＥＨ以上の電圧ＶＧＨ２であるとき、ターン－オンされてＱｈノードＱｈの電圧をＱノードＱ（ｎ）に供給してＱノードを充放電させる。第１ＡトランジスタＴ１ＡはシフトクロックＣＬＫ１が印加されるゲート、ＱｈノードＱｈに連結された第１電極、およびＱノードＱ（ｎ）に連結された第２電極を含む。

【0114】

【0115】

【0116】

【0117】

【0118】

【0119】

【0120】

【0121】

【0122】

【0123】

【0124】

第１出力部１２２－３はＱノードＱ（ｎ）とＱｂノードＱ（ｎ）ｂの電位に対応してキャリー信号Ｃ（ｎ）を出力することができる。第１出力部１２２－３はキャリー信号Ｃ（ｎ）を出力する複数のバッファトランジスタＴ６ｃｒ、Ｔ７ｃｒを含むことができる。

【0125】

複数のバッファトランジスタＴ６ｃｒ、Ｔ７ｃｒはＱノードＱ（ｎ）の電位に基づいてターンオンする第１プルアップトランジスタＴ６ｃｒとＱｂノードＱｂ（ｎ）の電位に基づいてターンオンする第３プルダウントランジスタＴ７ｃｒに区分され得る。第１プルアップトランジスタＴ６ｃｒはＱノードＱ（ｎ）にゲート電極が連結され、第２高電位電圧ラインＧＶＤＤ１に第１電極が連結され、第１出力ノードに第２電極が連結される。第１プルダウントランジスタＴ７ｃｒはＱｂノードＱｂ（ｎ）にゲート電極が連結され、第１出力ノードに第１電極が連結され、第２低電位電圧ラインＧＶＳＳ２に第２電極が連結され得る。複数のバッファトランジスタＴ６ｃｒ、Ｔ７ｃｒは第２高電位電圧ラインＧＶＤＤ１を通じて印加された第２高電位電圧と第２低電位電圧ラインＧＶＳＳ１を通じて印加された第２低電位電圧に基づいてキャリー信号Ｃ（ｎ）を第１出力ノードに出力することができる。

【0126】

第１キャパシタＣ１と第２キャパシタＣ２はＱノードＱ（ｎ）のブースティングのために備えられ得る。第１キャパシタＣ１はＱノードＱ（ｎ）と第１出力ノードの間に連結され、第２キャパシタＣ２は第１出力ノードと第２低電位電圧ラインＧＶＳＳ１の間に連結され得る。

【0127】

【0128】

複数のバッファトランジスタＴ６、Ｔ７はＱノードＱ（ｎ）の電位に基づいてターンオンする第３プルアップトランジスタＴ６とＱｂノードＱｂ（ｎ）の電位に基づいてターンオンする第３プルダウントランジスタＴ７に区分され得る。第３プルアップトランジスタＴ６はＱノードＱ（ｎ）にゲート電極が連結され、第１高電位電圧ラインＧＶＤＤ０に第１電極が連結され、第３出力ノードに第２電極が連結される。第３プルダウントランジスタＴ７はＱＢノードＱＢ（ｎ）にゲート電極が連結され、第３出力ノードに第１電極が連結され、第１低電位電圧ラインＧＶＳＳ０に第２電極が連結され得る。複数のバッファトランジスタＴ６、Ｔ７は第１高電位電圧ラインＧＶＤＤ０を通じて印加された高電位電圧と第１低電位電圧ラインＧＶＳＳ０を通じて印加された第１低電位電圧に基づいてＥＭ信号ＥＭＯＵＴ（ｎ）を出力することができる。

【0129】

第２実施例に係るゲート駆動部の駆動タイミングは第１実施例に係るゲート駆動部の駆動タイミングと同一であり、図５に図示されているのでこれに対する説明は省略する。

【0130】

以上、添付された図面を参照して本発明の実施例をさらに詳細に説明したが、本発明は必ずしもこのような実施例に限定されるものではなく、本発明の技術思想を逸脱しない範囲内で多様に変形実施され得る。したがって、本発明に開示された実施例は本発明の技術思想を限定するためのものではなく説明するためのものであり、このような実施例によって本発明の技術思想の範囲が限定されるものではない。したがって、以上で記述した実施例はすべての面で例示的なものであり、限定的ではないものと理解されるべきである。本発明の保護範囲は特許請求の範囲によって解釈されるべきであり、それと同等な範囲内にあるすべての技術思想は本発明の権利範囲に含まれるものと解釈されるべきである。

【符号の説明】

【0131】

１００：表示パネル
１１０：データ駆動部
１２０：ゲート駆動部
１３０：タイミングコントローラ
１４０：電源部

【図1】