知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024084330
(43)【公開日】2024-06-25
(54)【発明の名称】半導体装置及びその製造方法
(51)【国際特許分類】
H01L 29/78 20060101AFI20240618BHJP
H01L 29/06 20060101ALI20240618BHJP
H01L 29/47 20060101ALI20240618BHJP
H01L 29/41 20060101ALI20240618BHJP
【ＦＩ】
H01L29/78 654C
H01L29/78 652K
H01L29/06 301F
H01L29/06 301V
H01L29/48 M
H01L29/44 Y
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2022198536
(22)【出願日】2022-12-13
(71)【出願人】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(71)【出願人】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】110004026
【氏名又は名称】弁理士法人ｉＸ
(72)【発明者】
【氏名】馬場 祥太郎
(72)【発明者】
【氏名】井口 智明
(72)【発明者】
【氏名】清水 達雄
(72)【発明者】
【氏名】西脇 達也
【テーマコード（参考）】
4M104
【Ｆターム（参考）】
4M104AA01
4M104BB04
4M104BB05
4M104BB06
4M104CC03
4M104DD08
4M104FF07
4M104FF10
4M104GG09
4M104HH17
(57)【要約】
【課題】安定した特性が得られる半導体装置及びその製造方法を提供する。
【解決手段】実施形態によれば、半導体装置は、第１電極、第２電極、第３電極、半導体部材、及び、第１絶縁部材を含む。第１絶縁部材の第２絶縁領域は、第１半導体領域の第３部分領域に対向する第１面を含む。第１絶縁部材の第３絶縁領域は、第３部分領域に対向する第２面を含む。第１面は、第１電極側の第１端を含む。第２面は、第２電極側の第２端を含む。第２端の第２位置は、第１端の第１位置と異なる。
【選択図】図１
【解決手段】実施形態によれば、半導体装置は、第１電極、第２電極、第３電極、半導体部材、及び、第１絶縁部材を含む。第１絶縁部材の第２絶縁領域は、第１半導体領域の第３部分領域に対向する第１面を含む。第１絶縁部材の第３絶縁領域は、第３部分領域に対向する第２面を含む。第１面は、第１電極側の第１端を含む。第２面は、第２電極側の第２端を含む。第２端の第２位置は、第１端の第１位置と異なる。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１電極と、
第２電極であって、前記第１電極から前記第２電極への方向は第１方向に沿い、前記第２電極は、第１電極部分と、前記第１電極部分と接続された第２電極部分と、を含む、前記第２電極と、
前記第１電極と前記第２電極部分との間に設けられた第３電極と、
半導体部材であって、前記半導体部材は、
第１導電形の第１半導体領域であって、前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域及び第４部分領域を含み、前記第１部分領域は、前記第１方向において前記第１電極と前記第３電極との間に設けられ、前記第１部分領域から前記第２部分領域への第２方向は前記第１方向と交差し、前記第３部分領域の前記第２方向における位置は、前記第１部分領域の前記第２方向における位置と、前記第２部分領域の前記第２方向における位置との間にあり、前記第４部分領域は、前記第２部分領域と前記第１電極部分との間にある、前記第１半導体領域と、
前記第１導電形の第２半導体領域であって、前記第２半導体領域における前記第１導電形の不純物濃度は、前記第１半導体領域における前記第１導電形の不純物濃度よりも高く、前記第２半導体領域は、前記第２方向において前記第３電極と前記第１電極部分との間に設けられ、前記第２半導体領域は、前記第１方向において、前記第３部分領域と前記第２電極部分との間に設けられた、前記第２半導体領域と、
を含む前記半導体部材と、
第１導電部材であって、前記第１導電部材は、前記第１方向において、前記第１部分領域と前記第３電極との間に設けられ、前記第１導電部材から前記第４部分領域への方向は、前記第２方向に沿い、前記第１導電部材は、前記第２電極と電気的に接続された、または、前記第２電極に電気的に接続されることが可能である、前記第１導電部材と、
第１絶縁領域、第２絶縁領域、及び、第３絶縁領域を含む第１絶縁部材であって、前記第１絶縁領域は、前記第３電極と前記第２半導体領域との間に設けられ、前記第２絶縁領域は、前記半導体部材と前記第１導電部材との間に設けられ、前記第３絶縁領域の少なくとも一部は、前記第１導電部材と前記第３電極との間に設けられ、前記第２絶縁領域は、前記第３部分領域に対向する第１面を含み、前記第３絶縁領域は、前記第３部分領域に対向する第２面を含み、前記第１面は、前記第１方向において前記第１電極側の第１端を含み、前記第２面は、前記第１方向において前記第２電極側の第２端を含み、前記第２端の前記第２方向における第２位置は、前記第１端の前記第２方向における第１位置と異なる、前記第１絶縁部材と、
を備えた、半導体装置。
第２電極であって、前記第１電極から前記第２電極への方向は第１方向に沿い、前記第２電極は、第１電極部分と、前記第１電極部分と接続された第２電極部分と、を含む、前記第２電極と、
前記第１電極と前記第２電極部分との間に設けられた第３電極と、
半導体部材であって、前記半導体部材は、
第１導電形の第１半導体領域であって、前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域及び第４部分領域を含み、前記第１部分領域は、前記第１方向において前記第１電極と前記第３電極との間に設けられ、前記第１部分領域から前記第２部分領域への第２方向は前記第１方向と交差し、前記第３部分領域の前記第２方向における位置は、前記第１部分領域の前記第２方向における位置と、前記第２部分領域の前記第２方向における位置との間にあり、前記第４部分領域は、前記第２部分領域と前記第１電極部分との間にある、前記第１半導体領域と、
前記第１導電形の第２半導体領域であって、前記第２半導体領域における前記第１導電形の不純物濃度は、前記第１半導体領域における前記第１導電形の不純物濃度よりも高く、前記第２半導体領域は、前記第２方向において前記第３電極と前記第１電極部分との間に設けられ、前記第２半導体領域は、前記第１方向において、前記第３部分領域と前記第２電極部分との間に設けられた、前記第２半導体領域と、
を含む前記半導体部材と、
第１導電部材であって、前記第１導電部材は、前記第１方向において、前記第１部分領域と前記第３電極との間に設けられ、前記第１導電部材から前記第４部分領域への方向は、前記第２方向に沿い、前記第１導電部材は、前記第２電極と電気的に接続された、または、前記第２電極に電気的に接続されることが可能である、前記第１導電部材と、
第１絶縁領域、第２絶縁領域、及び、第３絶縁領域を含む第１絶縁部材であって、前記第１絶縁領域は、前記第３電極と前記第２半導体領域との間に設けられ、前記第２絶縁領域は、前記半導体部材と前記第１導電部材との間に設けられ、前記第３絶縁領域の少なくとも一部は、前記第１導電部材と前記第３電極との間に設けられ、前記第２絶縁領域は、前記第３部分領域に対向する第１面を含み、前記第３絶縁領域は、前記第３部分領域に対向する第２面を含み、前記第１面は、前記第１方向において前記第１電極側の第１端を含み、前記第２面は、前記第１方向において前記第２電極側の第２端を含み、前記第２端の前記第２方向における第２位置は、前記第１端の前記第２方向における第１位置と異なる、前記第１絶縁部材と、
を備えた、半導体装置。
【請求項2】
前記第１導電部材と前記第１位置との間の前記第２方向に沿う第１距離は、前記第１導電部材と前記第２位置との間の前記第２方向に沿う第２距離よりも短い、請求項１に記載の半導体装置。
【請求項3】
前記第１位置と前記第２位置との間の前記第２方向に沿う距離は、前記第１絶縁領域の前記第２方向に沿う厚さの０．３倍以上２倍以下である、請求項１に記載の半導体装置。
【請求項4】
前記第１面と前記第２面との間に、段差が設けられた、請求項１に記載の半導体装置。
【請求項5】
前記第３絶縁領域は、第３面をさらに含み、
前記第３面は、前記第１面と前記第２面との間にあり、前記第１面及び前記第２面とつながり、前記第３面は、前記第１面に対して非平行であり、前記第２面に対して非平行である、請求項１に記載の半導体装置。
前記第３面は、前記第１面と前記第２面との間にあり、前記第１面及び前記第２面とつながり、前記第３面は、前記第１面に対して非平行であり、前記第２面に対して非平行である、請求項１に記載の半導体装置。
【請求項6】
前記第２半導体領域は、前記第１半導体領域と接した、請求項１に記載の半導体装置。
【請求項7】
前記第１電極部分は、前記半導体部材とショットキー接触する、請求項１に記載の半導体装置。
【請求項8】
前記第１電極部分は、前記第２半導体領域及び前記第４部分領域と接し、
前記第１電極部分は、Ｐｔ、Ｃｏ、及びＮｉよりなる群から選択された少なくとも１つを含む、請求項１に記載の半導体装置。
前記第１電極部分は、Ｐｔ、Ｃｏ、及びＮｉよりなる群から選択された少なくとも１つを含む、請求項１に記載の半導体装置。
【請求項9】
前記第１電極部分は、前記第１方向において前記第１電極側の第１電極部分端を含み、
前記第３電極は、前記第１方向において前記第１電極側の第３電極端を含み、
前記第３電極端の前記第１方向における位置は、前記第１電極の前記第１方向における位置と、前記第１電極部分端の前記第１方向における位置と、の間にある、請求項１～８のいずれか１つに記載の半導体装置。
前記第３電極は、前記第１方向において前記第１電極側の第３電極端を含み、
前記第３電極端の前記第１方向における位置は、前記第１電極の前記第１方向における位置と、前記第１電極部分端の前記第１方向における位置と、の間にある、請求項１～８のいずれか１つに記載の半導体装置。
【請求項10】
前記第３電極の前記第２方向に沿う幅は、前記第１導電部材の前記第２方向に沿う幅よりも広い、請求項１に記載の半導体装置。
【請求項11】
前記第１半導体領域は、第１半導体面と、第２半導体面と、第３半導体面と、第４半導体面と、を含み、
前記第３電極は、前記第２方向において、前記第１半導体面と前記第２半導体面との間にあり、
前記第１絶縁部材の一部は、前記第１半導体面と前記第３電極との間にあり、
前記第１絶縁部材の別の一部は、前記第３電極と前記第２半導体面との間にあり、
前記第１電極部分は、前記第２方向において、前記第３半導体面と前記第４半導体面との間にあり、
前記第１半導体面と前記第２半導体面との間の前記第２方向に沿う第１幅は、前記第３半導体面と前記第４半導体面との間の前記第２方向に沿う第２幅よりも大きい、請求項１に記載の半導体装置。
前記第３電極は、前記第２方向において、前記第１半導体面と前記第２半導体面との間にあり、
前記第１絶縁部材の一部は、前記第１半導体面と前記第３電極との間にあり、
前記第１絶縁部材の別の一部は、前記第３電極と前記第２半導体面との間にあり、
前記第１電極部分は、前記第２方向において、前記第３半導体面と前記第４半導体面との間にあり、
前記第１半導体面と前記第２半導体面との間の前記第２方向に沿う第１幅は、前記第３半導体面と前記第４半導体面との間の前記第２方向に沿う第２幅よりも大きい、請求項１に記載の半導体装置。
【請求項12】
前記第１半導体領域は、第１半導体面と、第２半導体面と、第５半導体面と、第６半導体面と、を含み、
前記第３電極は、前記第２方向において、前記第１半導体面と前記第２半導体面との間にあり、
前記第１絶縁部材の一部は、前記第１半導体面と前記第３電極との間にあり、
前記第１絶縁部材の別の一部は、前記第３電極と前記第２半導体面との間にあり、
前記第１導電部材は、前記第２方向において、前記第５半導体面と前記第６半導体面との間にあり、
前記第１絶縁部材の一部は、前記第５半導体面と前記第１導電部材との間にあり、
前記第１絶縁部材の別の一部は、前記第１導電部材と前記第６半導体面との間にあり、
前記第１半導体面と前記第２半導体面との間の前記第２方向に沿う第１幅は、前記第５半導体面と前記第６半導体面との間の前記第２方向に沿う第３幅よりも大きい、請求項１に記載の半導体装置。
前記第３電極は、前記第２方向において、前記第１半導体面と前記第２半導体面との間にあり、
前記第１絶縁部材の一部は、前記第１半導体面と前記第３電極との間にあり、
前記第１絶縁部材の別の一部は、前記第３電極と前記第２半導体面との間にあり、
前記第１導電部材は、前記第２方向において、前記第５半導体面と前記第６半導体面との間にあり、
前記第１絶縁部材の一部は、前記第５半導体面と前記第１導電部材との間にあり、
前記第１絶縁部材の別の一部は、前記第１導電部材と前記第６半導体面との間にあり、
前記第１半導体面と前記第２半導体面との間の前記第２方向に沿う第１幅は、前記第５半導体面と前記第６半導体面との間の前記第２方向に沿う第３幅よりも大きい、請求項１に記載の半導体装置。
【請求項13】
前記第１導電部材の前記第２方向に沿う幅は、前記第１方向において連続的に変化する、または、一定である、請求項１に記載の半導体装置。
【請求項14】
前記第２半導体領域の前記第２方向に沿う幅は、２５ｎｍ以上５０ｎｍ以下である、請求項１に記載の半導体装置。
【請求項15】
第２絶縁部材をさらに備え、
前記第２絶縁部材の少なくとも一部は、前記第３電極と前記第２電極部分との間に設けられた、請求項１に記載の半導体装置。
前記第２絶縁部材の少なくとも一部は、前記第３電極と前記第２電極部分との間に設けられた、請求項１に記載の半導体装置。
【請求項16】
第１導電形の第１半導体領域に、第１トレンチ及び第２トレンチを一度に形成し、前記第１トレンチの幅は、前記第２トレンチの幅よりも広く、前記第１トレンチの深さは前記第２トレンチの深さよりも深く、
前記第１トレンチの中及び前記第２トレンチの中に第１絶縁膜を形成し、前記第１絶縁膜は、第１絶縁部分、第２絶縁部分及び第３絶縁部分を含み、前記第１絶縁部分は、前記第１トレンチの底部に設けられ、前記第２絶縁部分は、前記第１トレンチの側壁に設けられ、前記第１トレンチの中に空間が残され、前記第２トレンチは前記第３絶縁部分により実質的に塞がれ、
前記第１絶縁部分を除去して前記第１半導体領域の一部を露出させ、
前記露出された前記第１半導体領域の前記一部を除去して第３トレンチを形成し、
前記第３トレンチの前記形成の後に、前記第２絶縁部分を除去し、
前記第１トレンチ及び前記第３トレンチの内側に第２絶縁膜を形成し、
前記第３トレンチの内部に第１導電材料を導入して第１導電部材を形成し、
前記第１導電部材の形成の後に前記第１導電部材の上に第３電極を形成し、
前記第３絶縁部分を除去した後に前記第２トレンチの内部に第２導電材料を導入して第１電極部分を形成する、半導体装置の製造方法。
前記第１トレンチの中及び前記第２トレンチの中に第１絶縁膜を形成し、前記第１絶縁膜は、第１絶縁部分、第２絶縁部分及び第３絶縁部分を含み、前記第１絶縁部分は、前記第１トレンチの底部に設けられ、前記第２絶縁部分は、前記第１トレンチの側壁に設けられ、前記第１トレンチの中に空間が残され、前記第２トレンチは前記第３絶縁部分により実質的に塞がれ、
前記第１絶縁部分を除去して前記第１半導体領域の一部を露出させ、
前記露出された前記第１半導体領域の前記一部を除去して第３トレンチを形成し、
前記第３トレンチの前記形成の後に、前記第２絶縁部分を除去し、
前記第１トレンチ及び前記第３トレンチの内側に第２絶縁膜を形成し、
前記第３トレンチの内部に第１導電材料を導入して第１導電部材を形成し、
前記第１導電部材の形成の後に前記第１導電部材の上に第３電極を形成し、
前記第３絶縁部分を除去した後に前記第２トレンチの内部に第２導電材料を導入して第１電極部分を形成する、半導体装置の製造方法。
【請求項17】
前記第３電極の前記形成は、
前記第１導電部材の形成の後に、前記第１トレンチの残余の空間に存在する前記第１導電材料を除去し、
前記第１導電部材の上、及び、前記第１トレンチの残余の前記空間に第３絶縁膜を埋め込み、
前記第１トレンチの内部の前記第３絶縁膜の一部を除去し、前記第１トレンチの内部に前記第３絶縁膜の別の一部を残し、
前記第１トレンチの側壁に第４絶縁膜を形成し、
前記第４絶縁膜の前記形成の後の前記第１トレンチの残余の空間に、第３導電材料を導入して前記第３電極を形成することを含む、請求項１６に記載の半導体装置の製造方法。
前記第１導電部材の形成の後に、前記第１トレンチの残余の空間に存在する前記第１導電材料を除去し、
前記第１導電部材の上、及び、前記第１トレンチの残余の前記空間に第３絶縁膜を埋め込み、
前記第１トレンチの内部の前記第３絶縁膜の一部を除去し、前記第１トレンチの内部に前記第３絶縁膜の別の一部を残し、
前記第１トレンチの側壁に第４絶縁膜を形成し、
前記第４絶縁膜の前記形成の後の前記第１トレンチの残余の空間に、第３導電材料を導入して前記第３電極を形成することを含む、請求項１６に記載の半導体装置の製造方法。
【請求項18】
前記第３電極の上部分、及び、前記第１半導体領域の上部分から第５絶縁膜を形成し、
前記第５絶縁膜を介して、前記第１半導体領域の表面部分に前記第１導電形の不純物を導入して、第２半導体領域を形成する、請求項１７に記載の半導体装置の製造方法。
前記第５絶縁膜を介して、前記第１半導体領域の表面部分に前記第１導電形の不純物を導入して、第２半導体領域を形成する、請求項１７に記載の半導体装置の製造方法。
【請求項19】
前記第１電極部分の前記形成は、
前記第２半導体領域の前記形成の後に、前記第３絶縁部分を除去し、
前記第３絶縁部分の前記除去により形成された前記第２トレンチの内部に前記第２導電材料を導入することを含む、請求項１８に記載の半導体装置の製造方法。
前記第２半導体領域の前記形成の後に、前記第３絶縁部分を除去し、
前記第３絶縁部分の前記除去により形成された前記第２トレンチの内部に前記第２導電材料を導入することを含む、請求項１８に記載の半導体装置の製造方法。
【請求項20】
前記第２絶縁部分の除去により、前記第１トレンチの側面と、前記第３トレンチの側面と、の間に段差が形成される、請求項１６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体装置及びその製造方法に関する。
【背景技術】
【0002】
例えば、半導体装置において、安定した特性が望まれる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１６－７２４８２号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の実施形態は、安定した特性が得られる半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【0005】
本発明の実施形態によれば、半導体装置は、第１電極、第２電極、第３電極、半導体部材、第１導電部材、及び、第１絶縁部材を含む。前記第１電極から前記第２電極への方向は第１方向に沿う。前記第２電極は、第１電極部分と、前記第１電極部分と接続された第２電極部分と、を含む。前記第３電極は、前記第１電極と前記第２電極部分との間に設けられる。前記半導体部材は、第１導電形の第１半導体領域と、前記第１導電形の第２半導体領域と、を含む。前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域及び第４部分領域を含む。前記第１部分領域は、前記第１方向において前記第１電極と前記第３電極との間に設けられる。前記第１部分領域から前記第２部分領域への第２方向は前記第１方向と交差する。前記第３部分領域の前記第２方向における位置は、前記第１部分領域の前記第２方向における位置と、前記第２部分領域の前記第２方向における位置との間にある。前記第４部分領域は、前記第２部分領域と前記第１電極部分との間にある。前記第２半導体領域における前記第１導電形の不純物濃度は、前記第１半導体領域における前記第１導電形の不純物濃度よりも高い。前記第２半導体領域は、前記第２方向において前記第３電極と前記第１電極部分との間に設けられる。前記第２半導体領域は、前記第１方向において、前記第３部分領域と前記第２電極部分との間に設けられる。前記第１導電部材は、前記第１方向において、前記第１部分領域と前記第３電極との間に設けられる。前記第１導電部材から前記第４部分領域への方向は、前記第２方向に沿う。前記第１導電部材は、前記第２電極と電気的に接続される。または、前記第２電極に電気的に接続されることが可能である。前記第１絶縁部材は、第１絶縁領域、第２絶縁領域、及び、第３絶縁領域を含む。前記第１絶縁領域は、前記第３電極と前記第２半導体領域との間に設けられる。前記第２絶縁領域は、前記半導体部材と前記第１導電部材との間に設けられる。前記第３絶縁領域の少なくとも一部は、前記第１導電部材と前記第３電極との間に設けられる。前記第２絶縁領域は、前記第３部分領域に対向する第１面を含む。前記第３絶縁領域は、前記第３部分領域に対向する第２面を含む。前記第１面は、前記第１方向において前記第１電極側の第１端を含む。前記第２面は、前記第１方向において前記第２電極側の第２端を含む。前記第２端の前記第２方向における第２位置は、前記第１端の前記第２方向における第１位置と異なる。
【図面の簡単な説明】
【0006】
【発明を実施するための形態】
【0007】
以下に、本発明の実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【0008】
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図２は、第１実施形態に係る半導体装置の一部を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、半導体部材１０、第１導電部材６１、及び第１絶縁部材４１を含む。
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図２は、第１実施形態に係る半導体装置の一部を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、半導体部材１０、第１導電部材６１、及び第１絶縁部材４１を含む。
【0009】
第１電極５１から第２電極５２への方向は第１方向Ｄ１に沿う。第１方向Ｄ１をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
【0010】
例えば、第１電極５１は、第１電極面５１ｆを含む。第１電極面５１ｆは、半導体部材１０に対向する。第１電極面５１ｆは、Ｘ－Ｙ平面に実質的に平行である。第１方向Ｄ１は、第１電極面５１ｆと交差する。
【0011】
第２電極５２は、第１電極部分５２ａ及び第２電極部分５２ｂを含む。第２電極部分５２ｂは、第１電極部分５２ａと接続される。第３電極５３は、第１電極５１と第２電極部分５２ｂとの間に設けられる。
【0012】
半導体部材１０は、第１半導体領域１１及び第２半導体領域１２を含む。第１半導体領域１１は、第１導電形である。第１導電形は、ｎ形及びｐ形の一方である。この例では、第１導電形はｎ形である。半導体部材１０は、例えば、シリコンを含む。
【0013】
第１半導体領域１１は、第１部分領域１１ａ、第２部分領域１１ｂ、第３部分領域１１ｃ及び第４部分領域１１ｄを含む。第１部分領域１１ａは、第１方向Ｄ１において第１電極５１と第３電極５３との間に設けられる。第１部分領域１１ａから第２部分領域１１ｂへの第２方向Ｄ２は、第１方向Ｄ１と交差する。第２方向Ｄ２は、例えば、Ｘ軸方向である。
【0014】
第３部分領域１１ｃの第２方向Ｄ２における位置は、第１部分領域１１ａの第２方向Ｄ２における位置と、第２部分領域１１ｂの第２方向Ｄ２における位置との間にある。第４部分領域１１ｄは、第２部分領域１１ｂと第１電極部分５２ａとの間にある。第１部分領域１１ａ、第２部分領域１１ｂ、第３部分領域１１ｃ及び第４部分領域１１ｄの境界は不明確で良い。
【0015】
第２半導体領域１２は、第１導電形である。第２半導体領域１２における第１導電形の不純物濃度は、第１半導体領域１１における第１導電形の不純物濃度よりも高い。第１半導体領域１１は、例えばｎ－層である。第２半導体領域１２は、ｎ層またはｎ＋層である。
【0016】
第２半導体領域１２は、第２方向Ｄ２において第３電極５３と第１電極部分５２ａとの間に設けられる。第２半導体領域１２は、第１方向Ｄ１において、第３部分領域１１ｃと第２電極部分５２ｂとの間に設けられる。
【0017】
第１導電部材６１は、第１方向Ｄ１において、第１部分領域１１ａと第３電極５３との間に設けられる。第１導電部材６１から第４部分領域１１ｄへの方向は、第２方向Ｄ２に沿う。
【0018】
第１導電部材６１は、第２電極５２と電気的に接続される。または、第１導電部材６１は、第２電極５２に電気的に接続されることが可能である。例えば、第１導電部材端子６１Ｔ、及び、第２電極端子５２Ｔが設けられて良い。第１導電部材端子６１Ｔ及び第２電極端子５２Ｔが、配線５２Ｌにより電気的に接続されても良い。配線５２Ｌは、半導体装置１１０に含まれても良い。配線５２Ｌは、半導体装置１１０とは別に設けられても良い。第１導電部材６１及び第３電極５３は、第３方向Ｄ３に沿って延びる。第３方向Ｄ３は、第１方向Ｄ１及び第２方向Ｄ２を含む平面と交差する。第３方向Ｄ３は、例えば、Ｙ軸方向である。
【0019】
第１絶縁部材４１は、第１絶縁領域４１ａ、第２絶縁領域４１ｂ、及び、第３絶縁領域４１ｃを含む。第１絶縁領域４１ａは、第３電極５３と第２半導体領域１２との間に設けられる。第２絶縁領域４１ｂは、半導体部材１０と第１導電部材６１との間に設けられる。第３絶縁領域４１ｃの少なくとも一部は、第１導電部材６１と第３電極５３との間に設けられる。
【0020】
半導体装置１１０において、第１電極５１と第２電極５２との間の電流は、第３電極５３の電位により制御されて良い。第３電極５３の電位は、例えば、第２電極５２の電位を基準にした電位で良い。第１電極５１は、例えばドレイン電極として機能する。第２電極５２は、例えばソース電極として機能する。第３電極５３は、例えばゲート電極として機能する。半導体装置１１０は、例えばトランジスタである。
【0021】
第１導電部材６１は、例えば、フィールドプレートとして機能する。例えば、電界の集中が緩和される。電界の集中に起因して生じる第１絶縁部材４１などの破壊が抑制される。安定した特性が得やすい。高い信頼性が得やすい。
【0022】
図１及び図２に示すように、実施形態においては、第２絶縁領域４１ｂは、第１面Ｆ１を含む。第１面Ｆ１は、第３部分領域１１ｃに対向する。第３絶縁領域４１ｃは、第２面Ｆ２を含む。第２面Ｆ２は、第３部分領域１１ｃに対向する。第１面Ｆ１は、第１端Ｆｅ１を含む。第１端Ｆｅ１は、第１方向Ｄ１において、第１面Ｆ１の、第２電極５２側の端である。第２面Ｆ２は、第２端Ｆｅ２を含む。第２端Ｆｅ２は、第１方向Ｄ１において、第２面Ｆ２の、第１電極５１側の端である。
【0023】
例えば、第１電極５１から第２電極５２への方向が「上方向」である場合、第１端Ｆｅ１は、第１面Ｆ１の上端である。第２端Ｆｅ２は、第２面Ｆ２の下端である。
【0024】
【0025】
例えば、図２に示すように、第３絶縁領域４１ｃは、第３面Ｆ３をさらに含む。第３面Ｆ３は、第１面Ｆ１と第２面Ｆ２との間にある。第３面Ｆ３は、第１面Ｆ１及び第２面Ｆ２とつながる。第３面Ｆ３は、第１面Ｆ１に対して非平行である。第３面Ｆ３は、第２面Ｆ２に対して非平行である。
【0026】
このような段差４１ｓが設けられることで、チャージバランスを調整することができる。例えば、安定した特性が得られる半導体装置を提供できる。
【0027】
図２に示すように、第１導電部材６１と第１位置との間の第２方向Ｄ２に沿う距離を第１距離ｄ１とする。第１導電部材６１と第２位置との間の第２方向Ｄ２に沿う距離を第２距離ｄ２とする。第１距離ｄ１は、第２距離ｄ２よりも短い。第１面Ｆ１は、第２面Ｆ２を基準にして後退している。第２面Ｆ２は、第１面Ｆ１を基準にして突出している。
【0028】
図２に示すように、第１位置と第２位置との間の第２方向Ｄ２に沿う距離を距離Δｄとする。距離Δｄは、段差４１ｓの大きさに対応する。距離Δｄは、例えば、第１絶縁領域４１ａの第２方向Ｄ２に沿う厚さｄｘの０．３倍以上２倍以下で良い。
【0029】
図１に示すように、第２半導体領域１２は、第１半導体領域１１と接する。半導体装置１１０において、第２導電形の半導体領域が設けられなくて良い。例えば、第１電極部分５２ａは、半導体部材１０とショットキー接触する。例えば、第１電極部分５２ａは、第２半導体領域１２及び第４部分領域１１ｄと接する。第１電極部分５２ａは、例えば、Ｐｔ、Ｃｏ、及びＮｉよりなる群から選択された少なくとも１つを含む。第１電極部分５２ａは、例えば仕事関数が比較的大きい材料を含む。これによりショットキー接触が得られる。半導体装置１１０は、例えばショットキー接触型のトランジスタである。第３電極５３の電位により、ショットキーバリアの高さが制御できる。第３電極５３の電位により、第１電極５１と第２電極５２との間に流れる電流が制御できる。
【0030】
図２に示すように、第１電極部分５２ａは、第１電極部分端５２ａｅを含む。第１電極部分端５２ａｅは、第１方向Ｄ１において第１電極５１側の端である。第１電極部分端５２ａｅは、第１電極部分５２ａの下端である。第３電極５３は、第３電極端５３ｅを含む。第３電極端５３ｅは、第１方向Ｄ１において第１電極５１側の端である。第３電極端５３ｅは、第３電極５３の下端である。第３電極端５３ｅは、第１電極部分端５２ａｅよりも下にあることが好ましい。
【0031】
例えば、第３電極端５３ｅの第１方向Ｄ１における位置は、第１電極５１の第１方向Ｄ１における位置と、第１電極部分端５２ａｅの第１方向Ｄ１における位置と、の間にある。これにより、ゲート－ドレイン間容量Ｑｇｄの悪化を抑制することが容易になる。
【0032】
図２に示すように、第３電極５３の第２方向Ｄ２に沿う幅は、第１導電部材６１の第２方向Ｄ２に沿う幅よりも広い。
【0033】
図２に示すように、第１半導体領域１１は、第１半導体面ＳＦ１と、第２半導体面ＳＦ２と、第３半導体面ＳＦ３と、第４半導体面ＳＦ４と、を含む。第３電極５３は、第２方向Ｄ２において、第１半導体面ＳＦ１と第２半導体面ＳＦ２との間にある。第１絶縁部材４１の一部は、第１半導体面ＳＦ１と第３電極５３との間にある。第１絶縁部材４１の別の一部は、第３電極５３と第２半導体面ＳＦ２との間にある。
【0034】
第１電極部分５２ａは、第２方向Ｄ２において、第３半導体面ＳＦ３と第４半導体面ＳＦ４との間にある。第１半導体面ＳＦ１と第２半導体面ＳＦ２との間の第２方向Ｄ２に沿う距離を第１幅ｗ１とする。第３半導体面ＳＦ３と第４半導体面ＳＦ４との間の第２方向Ｄ２に沿う距離を第２幅ｗ２とする。第１幅ｗ１は、第２幅ｗ２よりも大きい。
【0035】
図２に示すように、第１半導体領域１１は、第１半導体面ＳＦ１と、第２半導体面ＳＦ２と、第５半導体面ＳＦ５と、第６半導体面ＳＦ６と、を含んで良い。第１導電部材６１は、第２方向Ｄ２において、第５半導体面ＳＦ５と第６半導体面ＳＦ６との間にある。第１絶縁部材４１の一部は、第５半導体面ＳＦ５と第１導電部材６１との間にある。第１絶縁部材４１の別の一部は、第１導電部材６１と第６半導体面ＳＦ６との間にある。第５半導体面ＳＦ５と第６半導体面ＳＦ６との間の第２方向Ｄ２に沿う距離を第３幅ｗ３とする。第１幅ｗ１（第１半導体面ＳＦ１と第２半導体面ＳＦ２との間の第２方向Ｄ２に沿う距離）は、第３幅ｗ３よりも大きい。
【0036】
図１に示すように、第１導電部材６１の第２方向Ｄ２に沿う幅は、第１方向Ｄ１において連続的に変化する、または、一定である。第１導電部材６１がステップ状に変化する場合と比べて、電界の集中がより抑制できる。
【0037】
図２に示すように、第２半導体領域１２の第２方向Ｄ２に沿う幅を第２半導体領域幅１２ｗとする。実施形態において、第２半導体領域幅１２ｗは、例えば、２５ｎｍ以上５０ｎｍ以下である。
【0038】
図１に示すように、半導体装置１１０は、第２絶縁部材４２をさらに含んで良い。第２絶縁部材４２の少なくとも一部は、第３電極５３と第２電極部分５２ｂとの間に設けられる。
【0039】
（第２実施形態）
第２実施形態は、半導体装置の製造方法に係る。
図３（ａ）～図３（ｄ）、図４（ａ）～図４（ｄ）、図５（ａ）～図５（ｄ）、図６（ａ）～図６（ｄ）、図７（ａ）～図７（ｄ）、図８（ａ）及び図８（ｂ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第２実施形態は、半導体装置の製造方法に係る。
図３（ａ）～図３（ｄ）、図４（ａ）～図４（ｄ）、図５（ａ）～図５（ｄ）、図６（ａ）～図６（ｄ）、図７（ａ）～図７（ｄ）、図８（ａ）及び図８（ｂ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
【0040】
図３（ａ）に示すように、第１導電形の第１半導体領域１１が準備される。第１半導体領域１１は、例えばシリコン層である。第１半導体領域１１の上に、マスク膜７９が形成される。マスク膜７９は、例えば、ＳｉＮｘ膜で良い。マスク膜７９の上面はＸ－Ｙ平面に沿う。マスク膜７９の上面に対して垂直な方向を第１方向Ｄ１とする。
【0041】
マスク膜７９の上に目的とするパターン形状を有するレジスト膜７７が形成される。マスク膜７９とレジスト膜７７との間にカーボン膜７８が設けられて良い。カーボン膜７８は必要に応じて設けられ省略されても良い。レジスト膜７７をマスクとして用いて、カーボン膜７８が加工される。カーボン膜７８をマスクとして用いて、マスク膜７９が加工される。これにより、マスク膜７９に、目的とするパターン形状が与えられる。
【0042】
図３（ｂ）に示すように、マスク膜７９をマスクとして用いて、第１半導体領域１１に、第１トレンチ９１及び第２トレンチ９２が一度に形成される。例えば、ＲＩＥ（Reactive Ion Etching）によりこれらのトレンチが形成される。第１トレンチ９１の幅は、第２トレンチ９２の幅よりも広い。これらの幅は、マスク膜７９のパターン形状に基づいている。幅が広い第１トレンチ９１においては、幅が狭い第２トレンチ９２と比べて、効率良く第１半導体領域１１が除去される。これにより、第１トレンチ９１の深さは、第２トレンチ９２の深さよりも深い。第１トレンチ９１から第２トレンチ９２への方向は、第２方向Ｄ２に対応する。これらのトレンチは、第３方向Ｄ３に沿う。幅は、例えば、第２方向Ｄ２に沿う長さである。深さは、第１方向Ｄ１に沿う長さである。
【0043】
図３（ｃ）に示すように、第１トレンチ９１の中及び第２トレンチ９２の中に第１絶縁膜８１を形成する。第１絶縁膜８１は、例えば、ＳｉＮｘで良い。第１絶縁膜８１は、第１絶縁部分８１ａ、第２絶縁部分８１ｂ及び第３絶縁部分８１ｃを含む。第１絶縁部分８１ａは、第１トレンチ９１の底部に設けられる。第２絶縁部分８１ｂは、第１トレンチ９１の側壁に設けられる。第１トレンチ９１の中に空間が残される。第３絶縁部分８１ｃは、第２トレンチ９２に設けられる。第２トレンチ９２は、第３絶縁部分８１ｃにより実質的に塞がれる。
【0044】
図３（ｄ）に示すように、第１絶縁部分８１ａを除去して第１半導体領域１１の一部を露出させる。除去は、例えば、ＲＩＥにより行われる。このとき、第２絶縁部分８１ｂの少なくとも一部は残る。第３絶縁部分８１ｃも残る。
【0045】
図４（ａ）に示すように、露出された第１半導体領域１１の上記の一部を除去して第３トレンチ９３を形成する。除去は、例えば、ＲＩＥにより行われる。
【0046】
図４（ｂ）に示すように、第３トレンチ９３の形成の後に、残っていた第２絶縁部分８１ｂを除去する。図４（ｂ）に示すように、第１トレンチ９１の側壁と、第３トレンチ９３の側壁と、の間に段差が形成される。段差の大きさは、残っていた第２絶縁部分８１ｂの厚さに基づいている。このように、第２絶縁部分８１ｂの除去により、第１トレンチ９１の側面と、第３トレンチ９３の側面と、の間に段差が形成される。
【0047】
図４（ｃ）に示すように、第１トレンチ９１及び第３トレンチ９３の内側に第２絶縁膜８２を形成する。第２絶縁膜８２は、例えば、ＳｉＯ２で良い。
【0048】
図４（ｄ）に示すように、第３トレンチ９３の内部に第１導電材料６５ａが導入される。第１導電材料６５ａは、例えばポリシリコンで良い。第１導電材料６５ａは、トレンチの内部以外の部分にも形成されて良い。
【0049】
図５（ａ）に示すように、第１導電材料６５ａのうちで第３トレンチ９３の中の部分を除く部分が除去される。これにより、第１導電部材６１が形成される。このように、第３トレンチ９３の内部に第１導電材料６５ａが導入されて第１導電部材６１が形成される。第１トレンチ９１の内部に空間が残る。
【0050】
後述するように、上記の第１導電部材６１の形成の後に第１導電部材６１の上に第３電極５３が形成される。さらに、第３絶縁部分８１ｃを除去した後に第２トレンチ９２の内部に第２導電材料６５ｂを導入して第１電極部分５２ａが形成される。これにより、半導体装置１１０が形成できる。
【0051】
実施形態において、第３電極５３は、以下のように形成されて良い。
図５（ａ）に示すように、上記の第１導電部材６１の形成の後に、第１トレンチ９１の残余の空間に存在する第１導電材料６５ａを除去する。
図５（ａ）に示すように、上記の第１導電部材６１の形成の後に、第１トレンチ９１の残余の空間に存在する第１導電材料６５ａを除去する。
【0052】
図５（ｂ）に示すように、第１導電部材６１の上、及び、第１トレンチ９１の残余の空間に第３絶縁膜８３を埋め込む。第３絶縁膜８３は、例えば、ＣＶＤ（Chemical Vapor Deposition）により形成されたＳｉＯ２膜で良い。第３絶縁膜８３は、例えば、ＢＰＳＧ（Boro-Phospho Silicate Glass）膜で良い。例えば、ウエットエッチングについての第３絶縁膜８３のエッチングレートは、ウエットエッチングについてのＳｉＯ２のエッチングレートと実質的に同じで良い。
【0053】
図５（ｃ）に示すように、第３絶縁膜８３を平坦化する。第３絶縁膜８３がＢＰＳＧ膜である場合は、平坦化の工程が省略されて良い。
【0054】
図５（ｄ）に示すように、第３絶縁膜８３をウエットエッチングすることで、第１トレンチ９１の底部に位置する第３絶縁膜８３を残しつつ、第３絶縁膜８３の他の部分を除去する。このエッチングにおいて、第２絶縁膜８２の上側部分（第１トレンチ９１の開口部に近い部分）が除去される。このように、第１トレンチ９１の内部の第３絶縁膜８３の一部を除去し、第１トレンチ９１の内部に第３絶縁膜８３の別の一部を残す。
【0055】
図６（ａ）に示すように、第１トレンチ９１の側壁に第４絶縁膜８４を形成する。第４絶縁膜８４は、例えばシリコンの熱酸化により形成される。第４絶縁膜８４は、例えば、第１絶縁領域４１ａとなる。
【0056】
図６（ｂ）に示すように、第４絶縁膜８４の形成の後の第１トレンチ９１の残余の空間に、第３導電材料６５ｃを導入する。第３導電材料６５ｃは、例えばポリシリコンで良い。
【0057】
図６（ｃ）に示すように、第３導電材料６５ｃの不要な部分が除去される。残った第３導電材料６５ｃにより、第３電極５３が形成される。図６（ｃ）の状態において、第１半導体領域１１の上に、マスク膜７９が存在する。
【0058】
図６（ｄ）に示すように、マスク膜７９を除去する。
【0059】
図７（ａ）に示すように、例えば、第３電極５３の上部分、及び、前記第１半導体領域の上部分から第５絶縁膜８５を形成する。例えば熱酸化により第５絶縁膜８５が形成される。
【0060】
図７（ｂ）に示すように、第５絶縁膜８５を介して、第１半導体領域１１の表面部分に第１導電形の不純物を導入して、第２半導体領域１２を形成する。
【0061】
この後、第２トレンチ９２において、第１電極部分５２ａが形成される。第１電極部分５２ａは、例えば、以下のように形成されて良い。
【0062】
図７（ｃ）に示すように、第５絶縁膜８５の上に、第６絶縁膜８６を形成する。第６絶縁膜８６は、例えば、ＳｉＯ２膜で良い。第６絶縁膜８６は、第２絶縁部材４２の少なくとも一部となる。
【0063】
図７（ｄ）に示すように、第６絶縁膜８６に開口部８６ｏを形成する。開口部８６ｏにおいて、第２トレンチ９２の中に存在する第３絶縁部分８１ｃが露出する。
【0064】
図８（ａ）に示すように、第３絶縁部分８１ｃを除去する。第３絶縁部分８１ｃの除去により、第２トレンチ９２の底部及び側壁が露出する。
【0065】
図８（ｂ）に示すように、第２トレンチ９２の中の空間に第２導電材料６５ｂが導入される。導入された第２導電材料６５ｂにより、第１電極部分５２ａが形成される。第２導電材料６５ｂの他の部分により、第２電極部分５２ｂが形成される。これにより、第２電極５２が形成される。
【0066】
この後、第１半導体領域１１の下面に第１電極５１が形成される。このようにして、半導体装置１１０が得られる。
【0067】
実施形態に係る半導体装置の製造方法においては、第１トレンチ９１及び第２トレンチ９２が１つの工程で１つのマスクで形成される。これらのトレンチが別の工程で形成されると、これらのトレンチの位置にずれが生じる。実施形態においては、位置ずれが抑制できる。
【0068】
実施形態においては、微細なトレンチを精度良く形成できる。例えば、第３電極５３及び第１電極部分５２ａにおける位置ずれが抑制できる。これにより、例えば、位置ずれに起因するキャリア排出効率の低下が抑制される。例えば、電気的なショートが抑制される。例えば、より安定した特性が得られる。信頼性をより向上できる。
【0069】
実施形態は、以下の構成（例えば技術案）を含んで良い。
（構成１）
第１電極と、
第２電極であって、前記第１電極から前記第２電極への方向は第１方向に沿い、前記第２電極は、第１電極部分と、前記第１電極部分と接続された第２電極部分と、を含む、前記第２電極と、
前記第１電極と前記第２電極部分との間に設けられた第３電極と、
半導体部材であって、前記半導体部材は、
第１導電形の第１半導体領域であって、前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域及び第４部分領域を含み、前記第１部分領域は、前記第１方向において前記第１電極と前記第３電極との間に設けられ、前記第１部分領域から前記第２部分領域への第２方向は前記第１方向と交差し、前記第３部分領域の前記第２方向における位置は、前記第１部分領域の前記第２方向における位置と、前記第２部分領域の前記第２方向における位置との間にあり、前記第４部分領域は、前記第２部分領域と前記第１電極部分との間にある、前記第１半導体領域と、
前記第１導電形の第２半導体領域であって、前記第２半導体領域における前記第１導電形の不純物濃度は、前記第１半導体領域における前記第１導電形の不純物濃度よりも高く、前記第２半導体領域は、前記第２方向において前記第３電極と前記第１電極部分との間に設けられ、前記第２半導体領域は、前記第１方向において、前記第３部分領域と前記第２電極部分との間に設けられた、前記第２半導体領域と、
を含む前記半導体部材と、
第１導電部材であって、前記第１導電部材は、前記第１方向において、前記第１部分領域と前記第３電極との間に設けられ、前記第１導電部材から前記第４部分領域への方向は、前記第２方向に沿い、前記第１導電部材は、前記第２電極と電気的に接続された、または、前記第２電極に電気的に接続されることが可能である、前記第１導電部材と、
第１絶縁領域、第２絶縁領域、及び、第３絶縁領域を含む第１絶縁部材であって、前記第１絶縁領域は、前記第３電極と前記第２半導体領域との間に設けられ、前記第２絶縁領域は、前記半導体部材と前記第１導電部材との間に設けられ、前記第３絶縁領域の少なくとも一部は、前記第１導電部材と前記第３電極との間に設けられ、前記第２絶縁領域は、前記第３部分領域に対向する第１面を含み、前記第３絶縁領域は、前記第３部分領域に対向する第２面を含み、前記第１面は、前記第１方向において前記第１電極側の第１端を含み、前記第２面は、前記第１方向において前記第２電極側の第２端を含み、前記第２端の前記第２方向における第２位置は、前記第１端の前記第２方向における第１位置と異なる、前記第１絶縁部材と、
を備えた、半導体装置。
（構成１）
第１電極と、
第２電極であって、前記第１電極から前記第２電極への方向は第１方向に沿い、前記第２電極は、第１電極部分と、前記第１電極部分と接続された第２電極部分と、を含む、前記第２電極と、
前記第１電極と前記第２電極部分との間に設けられた第３電極と、
半導体部材であって、前記半導体部材は、
第１導電形の第１半導体領域であって、前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域及び第４部分領域を含み、前記第１部分領域は、前記第１方向において前記第１電極と前記第３電極との間に設けられ、前記第１部分領域から前記第２部分領域への第２方向は前記第１方向と交差し、前記第３部分領域の前記第２方向における位置は、前記第１部分領域の前記第２方向における位置と、前記第２部分領域の前記第２方向における位置との間にあり、前記第４部分領域は、前記第２部分領域と前記第１電極部分との間にある、前記第１半導体領域と、
前記第１導電形の第２半導体領域であって、前記第２半導体領域における前記第１導電形の不純物濃度は、前記第１半導体領域における前記第１導電形の不純物濃度よりも高く、前記第２半導体領域は、前記第２方向において前記第３電極と前記第１電極部分との間に設けられ、前記第２半導体領域は、前記第１方向において、前記第３部分領域と前記第２電極部分との間に設けられた、前記第２半導体領域と、
を含む前記半導体部材と、
第１導電部材であって、前記第１導電部材は、前記第１方向において、前記第１部分領域と前記第３電極との間に設けられ、前記第１導電部材から前記第４部分領域への方向は、前記第２方向に沿い、前記第１導電部材は、前記第２電極と電気的に接続された、または、前記第２電極に電気的に接続されることが可能である、前記第１導電部材と、
第１絶縁領域、第２絶縁領域、及び、第３絶縁領域を含む第１絶縁部材であって、前記第１絶縁領域は、前記第３電極と前記第２半導体領域との間に設けられ、前記第２絶縁領域は、前記半導体部材と前記第１導電部材との間に設けられ、前記第３絶縁領域の少なくとも一部は、前記第１導電部材と前記第３電極との間に設けられ、前記第２絶縁領域は、前記第３部分領域に対向する第１面を含み、前記第３絶縁領域は、前記第３部分領域に対向する第２面を含み、前記第１面は、前記第１方向において前記第１電極側の第１端を含み、前記第２面は、前記第１方向において前記第２電極側の第２端を含み、前記第２端の前記第２方向における第２位置は、前記第１端の前記第２方向における第１位置と異なる、前記第１絶縁部材と、
を備えた、半導体装置。
【0070】
（構成２）
前記第１導電部材と前記第１位置との間の前記第２方向に沿う第１距離は、前記第１導電部材と前記第２位置との間の前記第２方向に沿う第２距離よりも短い、構成１に記載の半導体装置。
前記第１導電部材と前記第１位置との間の前記第２方向に沿う第１距離は、前記第１導電部材と前記第２位置との間の前記第２方向に沿う第２距離よりも短い、構成１に記載の半導体装置。
【0071】
（構成３）
前記第１位置と前記第２位置との間の前記第２方向に沿う距離は、前記第１絶縁領域の前記第２方向に沿う厚さの０．３倍以上２倍以下である、構成１または２に記載の半導体装置。
前記第１位置と前記第２位置との間の前記第２方向に沿う距離は、前記第１絶縁領域の前記第２方向に沿う厚さの０．３倍以上２倍以下である、構成１または２に記載の半導体装置。
【0072】
（構成４）
前記第１面と前記第２面との間に、段差が設けられた、構成１～３のいずれか１つに記載の半導体装置。
前記第１面と前記第２面との間に、段差が設けられた、構成１～３のいずれか１つに記載の半導体装置。
【0073】
（構成５）
前記第３絶縁領域は、第３面をさらに含み、
前記第３面は、前記第１面と前記第２面との間にあり、前記第１面及び前記第２面とつながり、前記第３面は、前記第１面に対して非平行であり、前記第２面に対して非平行である、構成１～４のいずれか１つに記載の半導体装置。
前記第３絶縁領域は、第３面をさらに含み、
前記第３面は、前記第１面と前記第２面との間にあり、前記第１面及び前記第２面とつながり、前記第３面は、前記第１面に対して非平行であり、前記第２面に対して非平行である、構成１～４のいずれか１つに記載の半導体装置。
【0074】
（構成６）
前記第２半導体領域は、前記第１半導体領域と接した、構成１～５のいずれか１つに記載の半導体装置。
前記第２半導体領域は、前記第１半導体領域と接した、構成１～５のいずれか１つに記載の半導体装置。
【0075】
（構成７）
前記第１電極部分は、前記半導体部材とショットキー接触する、構成１～６のいずれか１つに記載の半導体装置。
前記第１電極部分は、前記半導体部材とショットキー接触する、構成１～６のいずれか１つに記載の半導体装置。
【0076】
（構成８）
前記第１電極部分は、前記第２半導体領域及び前記第４部分領域と接し、
前記第１電極部分は、Ｐｔ、Ｃｏ、及びＮｉよりなる群から選択された少なくとも１つを含む、構成１～７のいずれか１つに記載の半導体装置。
前記第１電極部分は、前記第２半導体領域及び前記第４部分領域と接し、
前記第１電極部分は、Ｐｔ、Ｃｏ、及びＮｉよりなる群から選択された少なくとも１つを含む、構成１～７のいずれか１つに記載の半導体装置。
【0077】
（構成９）
前記第１電極部分は、前記第１方向において前記第１電極側の第１電極部分端を含み、
前記第３電極は、前記第１方向において前記第１電極側の第３電極端を含み、
前記第３電極端の前記第１方向における位置は、前記第１電極の前記第１方向における位置と、前記第１電極部分端の前記第１方向における位置と、の間にある、構成１～８のいずれか１つに記載の半導体装置。
前記第１電極部分は、前記第１方向において前記第１電極側の第１電極部分端を含み、
前記第３電極は、前記第１方向において前記第１電極側の第３電極端を含み、
前記第３電極端の前記第１方向における位置は、前記第１電極の前記第１方向における位置と、前記第１電極部分端の前記第１方向における位置と、の間にある、構成１～８のいずれか１つに記載の半導体装置。
【0078】
（構成１０）
前記第３電極の前記第２方向に沿う幅は、前記第１導電部材の前記第２方向に沿う幅よりも広い、構成１～９のいずれか１つに記載の半導体装置。
前記第３電極の前記第２方向に沿う幅は、前記第１導電部材の前記第２方向に沿う幅よりも広い、構成１～９のいずれか１つに記載の半導体装置。
【0079】
（構成１１）
前記第１半導体領域は、第１半導体面と、第２半導体面と、第３半導体面と、第４半導体面と、を含み、
前記第３電極は、前記第２方向において、前記第１半導体面と前記第２半導体面との間にあり、
前記第１絶縁部材の一部は、前記第１半導体面と前記第３電極との間にあり、
前記第１絶縁部材の別の一部は、前記第３電極と前記第２半導体面との間にあり、
前記第１電極部分は、前記第２方向において、前記第３半導体面と前記第４半導体面との間にあり、
前記第１半導体面と前記第２半導体面との間の前記第２方向に沿う第１幅は、前記第３半導体面と前記第４半導体面との間の前記第２方向に沿う第２幅よりも大きい、構成１～１０のいずれか１つに記載の半導体装置。
前記第１半導体領域は、第１半導体面と、第２半導体面と、第３半導体面と、第４半導体面と、を含み、
前記第３電極は、前記第２方向において、前記第１半導体面と前記第２半導体面との間にあり、
前記第１絶縁部材の一部は、前記第１半導体面と前記第３電極との間にあり、
前記第１絶縁部材の別の一部は、前記第３電極と前記第２半導体面との間にあり、
前記第１電極部分は、前記第２方向において、前記第３半導体面と前記第４半導体面との間にあり、
前記第１半導体面と前記第２半導体面との間の前記第２方向に沿う第１幅は、前記第３半導体面と前記第４半導体面との間の前記第２方向に沿う第２幅よりも大きい、構成１～１０のいずれか１つに記載の半導体装置。
【0080】
（構成１２）
前記第１半導体領域は、第１半導体面と、第２半導体面と、第５半導体面と、第６半導体面と、を含み、
前記第３電極は、前記第２方向において、前記第１半導体面と前記第２半導体面との間にあり、
前記第１絶縁部材の一部は、前記第１半導体面と前記第３電極との間にあり、
前記第１絶縁部材の別の一部は、前記第３電極と前記第２半導体面との間にあり、
前記第１導電部材は、前記第２方向において、前記第５半導体面と前記第６半導体面との間にあり、
前記第１絶縁部材の一部は、前記第５半導体面と前記第１導電部材との間にあり、
前記第１絶縁部材の別の一部は、前記第１導電部材と前記第６半導体面との間にあり、
前記第１半導体面と前記第２半導体面との間の前記第２方向に沿う第１幅は、前記第５半導体面と前記第６半導体面との間の前記第２方向に沿う第３幅よりも大きい、構成１～１０のいずれか１つに記載の半導体装置。
前記第１半導体領域は、第１半導体面と、第２半導体面と、第５半導体面と、第６半導体面と、を含み、
前記第３電極は、前記第２方向において、前記第１半導体面と前記第２半導体面との間にあり、
前記第１絶縁部材の一部は、前記第１半導体面と前記第３電極との間にあり、
前記第１絶縁部材の別の一部は、前記第３電極と前記第２半導体面との間にあり、
前記第１導電部材は、前記第２方向において、前記第５半導体面と前記第６半導体面との間にあり、
前記第１絶縁部材の一部は、前記第５半導体面と前記第１導電部材との間にあり、
前記第１絶縁部材の別の一部は、前記第１導電部材と前記第６半導体面との間にあり、
前記第１半導体面と前記第２半導体面との間の前記第２方向に沿う第１幅は、前記第５半導体面と前記第６半導体面との間の前記第２方向に沿う第３幅よりも大きい、構成１～１０のいずれか１つに記載の半導体装置。
【0081】
（構成１３）
前記第１導電部材の前記第２方向に沿う幅は、前記第１方向において連続的に変化する、または、一定である、構成１～１２のいずれか１つに記載の半導体装置。
前記第１導電部材の前記第２方向に沿う幅は、前記第１方向において連続的に変化する、または、一定である、構成１～１２のいずれか１つに記載の半導体装置。
【0082】
（構成１４）
前記第２半導体領域の前記第２方向に沿う幅は、２５ｎｍ以上５０ｎｍ以下である、構成１～１３のいずれか１つに記載の半導体装置。
前記第２半導体領域の前記第２方向に沿う幅は、２５ｎｍ以上５０ｎｍ以下である、構成１～１３のいずれか１つに記載の半導体装置。
【0083】
（構成１５）
第２絶縁部材をさらに備え、
前記第２絶縁部材の少なくとも一部は、前記第３電極と前記第２電極部分との間に設けられた、構成１～１４のいずれか１つに記載の半導体装置。
第２絶縁部材をさらに備え、
前記第２絶縁部材の少なくとも一部は、前記第３電極と前記第２電極部分との間に設けられた、構成１～１４のいずれか１つに記載の半導体装置。
【0084】
（構成１６）
第１導電形の第１半導体領域に、第１トレンチ及び第２トレンチを一度に形成し、前記第１トレンチの幅は、前記第２トレンチの幅よりも広く、前記第１トレンチの深さは前記第２トレンチの深さよりも深く、
前記第１トレンチの中及び前記第２トレンチの中に第１絶縁膜を形成し、前記第１絶縁膜は、第１絶縁部分、第２絶縁部分及び第３絶縁部分を含み、前記第１絶縁部分は、前記第１トレンチの底部に設けられ、前記第２絶縁部分は、前記第１トレンチの側壁に設けられ、前記第１トレンチの中に空間が残され、前記第２トレンチは前記第３絶縁部分により実質的に塞がれ、
前記第１絶縁部分を除去して前記第１半導体領域の一部を露出させ、
前記露出された前記第１半導体領域の前記一部を除去して第３トレンチを形成し、
前記第３トレンチの前記形成の後に、前記第２絶縁部分を除去し、
前記第１トレンチ及び前記第３トレンチの内側に第２絶縁膜を形成し、
前記第３トレンチの内部に第１導電材料を導入して第１導電部材を形成し、
前記第１導電部材の形成の後に前記第１導電部材の上に第３電極を形成し、
前記第３絶縁部分を除去した後に前記第２トレンチの内部に第２導電材料を導入して第１電極部分を形成する、半導体装置の製造方法。
第１導電形の第１半導体領域に、第１トレンチ及び第２トレンチを一度に形成し、前記第１トレンチの幅は、前記第２トレンチの幅よりも広く、前記第１トレンチの深さは前記第２トレンチの深さよりも深く、
前記第１トレンチの中及び前記第２トレンチの中に第１絶縁膜を形成し、前記第１絶縁膜は、第１絶縁部分、第２絶縁部分及び第３絶縁部分を含み、前記第１絶縁部分は、前記第１トレンチの底部に設けられ、前記第２絶縁部分は、前記第１トレンチの側壁に設けられ、前記第１トレンチの中に空間が残され、前記第２トレンチは前記第３絶縁部分により実質的に塞がれ、
前記第１絶縁部分を除去して前記第１半導体領域の一部を露出させ、
前記露出された前記第１半導体領域の前記一部を除去して第３トレンチを形成し、
前記第３トレンチの前記形成の後に、前記第２絶縁部分を除去し、
前記第１トレンチ及び前記第３トレンチの内側に第２絶縁膜を形成し、
前記第３トレンチの内部に第１導電材料を導入して第１導電部材を形成し、
前記第１導電部材の形成の後に前記第１導電部材の上に第３電極を形成し、
前記第３絶縁部分を除去した後に前記第２トレンチの内部に第２導電材料を導入して第１電極部分を形成する、半導体装置の製造方法。
【0085】
（構成１７）
前記第３電極の前記形成は、
前記第１導電部材の形成の後に、前記第１トレンチの残余の空間に存在する前記第１導電材料を除去し、
前記第１導電部材の上、及び、前記第１トレンチの残余の前記空間に第３絶縁膜を埋め込み、
前記第１トレンチの内部の前記第３絶縁膜の一部を除去し、前記第１トレンチの内部に前記第３絶縁膜の別の一部を残し、
前記第１トレンチの側壁に第４絶縁膜を形成し、
前記第４絶縁膜の前記形成の後の前記第１トレンチの残余の空間に、第３導電材料を導入して前記第３電極を形成することを含む、構成１６に記載の半導体装置の製造方法。
前記第３電極の前記形成は、
前記第１導電部材の形成の後に、前記第１トレンチの残余の空間に存在する前記第１導電材料を除去し、
前記第１導電部材の上、及び、前記第１トレンチの残余の前記空間に第３絶縁膜を埋め込み、
前記第１トレンチの内部の前記第３絶縁膜の一部を除去し、前記第１トレンチの内部に前記第３絶縁膜の別の一部を残し、
前記第１トレンチの側壁に第４絶縁膜を形成し、
前記第４絶縁膜の前記形成の後の前記第１トレンチの残余の空間に、第３導電材料を導入して前記第３電極を形成することを含む、構成１６に記載の半導体装置の製造方法。
【0086】
（構成１８）
前記第３電極の上部分、及び、前記第１半導体領域の上部分から第５絶縁膜を形成し、
前記第５絶縁膜を介して、前記第１半導体領域の表面部分に前記第１導電形の不純物を導入して、第２半導体領域を形成する、構成１７に記載の半導体装置の製造方法。
前記第３電極の上部分、及び、前記第１半導体領域の上部分から第５絶縁膜を形成し、
前記第５絶縁膜を介して、前記第１半導体領域の表面部分に前記第１導電形の不純物を導入して、第２半導体領域を形成する、構成１７に記載の半導体装置の製造方法。
【0087】
（構成１９）
前記第１電極部分の前記形成は、
前記第２半導体領域の前記形成の後に、前記第３絶縁部分を除去し、
前記第３絶縁部分の前記除去により形成された前記第２トレンチの内部に前記第２導電材料を導入することを含む、構成１８に記載の半導体装置の製造方法。
前記第１電極部分の前記形成は、
前記第２半導体領域の前記形成の後に、前記第３絶縁部分を除去し、
前記第３絶縁部分の前記除去により形成された前記第２トレンチの内部に前記第２導電材料を導入することを含む、構成１８に記載の半導体装置の製造方法。
【0088】
（構成２０）
前記第２絶縁部分の除去により、前記第１トレンチの側面と、前記第３トレンチの側面と、の間に段差が形成される、構成１６～１９のいずれか１つに記載の半導体装置の製造方法。
前記第２絶縁部分の除去により、前記第１トレンチの側面と、前記第３トレンチの側面と、の間に段差が形成される、構成１６～１９のいずれか１つに記載の半導体装置の製造方法。
【0089】
実施形態によれば、安定した特性が得られる半導体装置及びその製造方法を提供できる。
【0090】
以上、例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの例に限定されるものではない。例えば、半導体装置に含まれる電極、半導体領域、導電部材及び絶縁部材などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【0091】
各例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【0092】
本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【0093】
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【0094】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0095】
１０：半導体部材、 １１、１２：第１、第２半導体領域、 １１ａ～１１ｄ：第１～第４部分領域、 １２ｗ：第２半導体領域幅、 ４１、４２：第１、第２絶縁部材、 ４１ａ～４１ｃ：第１～第３絶縁領域、 ４１ｓ：段差、 ５１～５３：第１～第３電極、 ５１ｆ：第１電極面、 ５２Ｌ：配線、 ５２Ｔ：第２電極端子、 ５２ａ：第１電極部分、 ５２ａｅ：第１電極部分端、 ５２ｂ：第２電極部分、 ５３ｅ：第３電極端、 ６１：第１導電部材、 ６１Ｔ：第１導電部材端子、 ６５ａ～６５ｃ：第１～第３導電材料、 ７７：レジスト膜、 ７８：カーボン膜、 ７９：マスク膜、 ８１～８６：第１～第６絶縁膜、 ８１ａ～８１ｃ：第１～第３絶縁部分、 ８６ｏ：開口部、 ９１～９３：第１～第３トレンチ、 １１０：半導体装置、 Ｄ１～Ｄ３：第１～第３方向、 Ｆ１～Ｆ３：第１～第３面、 Ｆｅ１、Ｆｅ２：第１、第２端、 ＳＦ１～ＳＦ６：第１～第６半導体面、 ｄ１、ｄ２：第１、第２距離、 ｄｘ：厚さ、 ｗ１～ｗ３：第１～第３幅、 Δｄ：距離
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】