知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024084500
(43)【公開日】2024-06-25
(54)【発明の名称】コンバータ
(51)【国際特許分類】
H02M 7/06 20060101AFI20240618BHJP
【ＦＩ】
H02M7/06 E
H02M7/06 G
H02M7/06 P
【審査請求】未請求
【請求項の数】22
【出願形態】ＯＬ
(21)【出願番号】P 2022198806
(22)【出願日】2022-12-13
(71)【出願人】
【識別番号】000128094
【氏名又は名称】株式会社エヌエフホールディングス
(74)【代理人】
【識別番号】100108006
【弁理士】
【氏名又は名称】松下 昌弘
(72)【発明者】
【氏名】笠原 政史
【テーマコード（参考）】
5H006
【Ｆターム（参考）】
5H006AA02
5H006CA07
5H006CA12
5H006CA13
5H006CB01
5H006CB04
5H006CC01
5H006CC08
5H006HA83
5H006HA84
(57)【要約】
【課題】高調波電流の抑制に用いられる回路の共振の影響による力率の特性の変化を抑制できるコンバータを提供する。
【解決手段】キャパシタ整流回路１は、第１交流ノードＡＣ１と第１中間ノードＮ１との間の電流経路に設けられたキャパシタＣと、第１中間ノードＮ１から正ノードＤＣｐへ一方向に電流を流す第１正側ダイオードＤ１ｐと、負ノードＤＣｎから第１中間ノードＮ１へ一方向に電流を流す第１負側ダイオードＤ１ｎとを含む。インダクタ整流回路２は、第１交流ノードＡＣ１と第２中間ノードＮ２との間の電流経路に設けられた共通インダクタＬｍと、第２中間ノードＮ２から正ノードＤＣｐへ一方向に電流を流す第２正側ダイオードＤ２ｐと、負ノードＤＣｎから第２中間ノードＮ２へ一方向に電流を流す第２負側ダイオードＤ１ｎとを含む。
【選択図】図４
【解決手段】キャパシタ整流回路１は、第１交流ノードＡＣ１と第１中間ノードＮ１との間の電流経路に設けられたキャパシタＣと、第１中間ノードＮ１から正ノードＤＣｐへ一方向に電流を流す第１正側ダイオードＤ１ｐと、負ノードＤＣｎから第１中間ノードＮ１へ一方向に電流を流す第１負側ダイオードＤ１ｎとを含む。インダクタ整流回路２は、第１交流ノードＡＣ１と第２中間ノードＮ２との間の電流経路に設けられた共通インダクタＬｍと、第２中間ノードＮ２から正ノードＤＣｐへ一方向に電流を流す第２正側ダイオードＤ２ｐと、負ノードＤＣｎから第２中間ノードＮ２へ一方向に電流を流す第２負側ダイオードＤ１ｎとを含む。
【選択図】図４
【特許請求の範囲】
【請求項1】
交流電圧を直流電圧に変換するコンバータであって、
前記交流電圧が印加される一対の交流ノードと、
前記直流電圧の正の電位が生じる正ノードと、
前記直流電圧の負の電位が生じる負ノードと、
前記直流電圧の交流成分を平滑化する平滑回路と、
一方の前記交流ノードである第１交流ノードから前記正ノードへ一方向に電流が流れる電流経路と、前記負ノードから前記第１交流ノードへ一方向に電流が流れる電流経路とを形成する第１整流部とを有し、
前記第１整流部が、前記第１交流ノードをそれぞれ対象の前記交流ノードとするキャパシタ整流回路とインダクタ整流回路とを含み、
前記キャパシタ整流回路が、
前記対象の交流ノードに接続される第１中間ノードと、
前記第１中間ノードから前記正ノードへ一方向に電流を流す第１正側ダイオードと、
前記負ノードから前記第１中間ノードへ一方向に電流を流す第１負側ダイオードと、
前記対象の交流ノードと前記第１中間ノードとの間の電流経路に設けられたキャパシタとを含み、
前記インダクタ整流回路が、
前記対象の交流ノードに接続される第２中間ノードと、
前記第２中間ノードから前記正ノードへ一方向に電流を流す第２正側ダイオードと、
前記負ノードから前記第２中間ノードへ一方向に電流を流す第２負側ダイオードと、
前記対象の交流ノードと前記第２中間ノードとの間の第１電流経路、前記第２正側ダイオードが設けられた前記第２中間ノードと前記正ノードとの間の第２電流経路、及び、前記第２負側ダイオードが設けられた前記第２中間ノードと前記負ノードとの間の第３電流経路の少なくとも１つに設けられた少なくとも１つのインダクタとを含む、
コンバータ。
前記交流電圧が印加される一対の交流ノードと、
前記直流電圧の正の電位が生じる正ノードと、
前記直流電圧の負の電位が生じる負ノードと、
前記直流電圧の交流成分を平滑化する平滑回路と、
一方の前記交流ノードである第１交流ノードから前記正ノードへ一方向に電流が流れる電流経路と、前記負ノードから前記第１交流ノードへ一方向に電流が流れる電流経路とを形成する第１整流部とを有し、
前記第１整流部が、前記第１交流ノードをそれぞれ対象の前記交流ノードとするキャパシタ整流回路とインダクタ整流回路とを含み、
前記キャパシタ整流回路が、
前記対象の交流ノードに接続される第１中間ノードと、
前記第１中間ノードから前記正ノードへ一方向に電流を流す第１正側ダイオードと、
前記負ノードから前記第１中間ノードへ一方向に電流を流す第１負側ダイオードと、
前記対象の交流ノードと前記第１中間ノードとの間の電流経路に設けられたキャパシタとを含み、
前記インダクタ整流回路が、
前記対象の交流ノードに接続される第２中間ノードと、
前記第２中間ノードから前記正ノードへ一方向に電流を流す第２正側ダイオードと、
前記負ノードから前記第２中間ノードへ一方向に電流を流す第２負側ダイオードと、
前記対象の交流ノードと前記第２中間ノードとの間の第１電流経路、前記第２正側ダイオードが設けられた前記第２中間ノードと前記正ノードとの間の第２電流経路、及び、前記第２負側ダイオードが設けられた前記第２中間ノードと前記負ノードとの間の第３電流経路の少なくとも１つに設けられた少なくとも１つのインダクタとを含む、
コンバータ。
【請求項2】
他方の前記交流ノードである第２交流ノードから前記正ノードへ一方向に電流が流れる電流経路と、前記負ノードから前記第２交流ノードへ一方向に電流が流れる電流経路とを形成する第２整流部を有し、
前記第２整流部が、
前記第２交流ノードを前記対象の交流ノードとする前記キャパシタ整流回路と、
前記第２交流ノードを前記対象の交流ノードとする前記インダクタ整流回路と、
ダイオード整流回路と
の少なくとも１つを含み、
前記ダイオード整流回路が、
前記第２交流ノードに接続される第３中間ノードと、
前記第３中間ノードから前記正ノードへ一方向に電流を流す第３正側ダイオードと、
前記負ノードから前記第３中間ノードへ一方向に電流を流す第３負側ダイオードと
を含む、
請求項１に記載のコンバータ。
前記第２整流部が、
前記第２交流ノードを前記対象の交流ノードとする前記キャパシタ整流回路と、
前記第２交流ノードを前記対象の交流ノードとする前記インダクタ整流回路と、
ダイオード整流回路と
の少なくとも１つを含み、
前記ダイオード整流回路が、
前記第２交流ノードに接続される第３中間ノードと、
前記第３中間ノードから前記正ノードへ一方向に電流を流す第３正側ダイオードと、
前記負ノードから前記第３中間ノードへ一方向に電流を流す第３負側ダイオードと
を含む、
請求項１に記載のコンバータ。
【請求項3】
前記第１整流部の前記インダクタ整流回路、又は、前記第１整流部及び前記第２整流部の各前記インダクタ整流回路が、前記交流ノードと前記第２中間ノードとの間の前記第１電流経路に設けられた前記インダクタである共通インダクタを含む、
請求項２に記載のコンバータ。
請求項２に記載のコンバータ。
【請求項4】
前記第１整流部の前記インダクタ整流回路の前記共通インダクタと前記第２整流部の前記インダクタ整流回路の前記共通インダクタとが、磁気結合されている、
請求項３に記載のコンバータ。
請求項３に記載のコンバータ。
【請求項5】
前記第１整流部の前記インダクタ整流回路が、
前記第２中間ノードと前記正ノードとの間の前記第２電流経路に設けられた前記インダクタである正側インダクタと、
前記第２中間ノードと前記負ノードとの間の前記第３電流経路に設けられた前記インダクタである負側インダクタと
を含み、
前記第２整流部が、前記キャパシタ整流回路、及び、前記ダイオード整流回路のいずれか一方を含む、
請求項２に記載のコンバータ。
前記第２中間ノードと前記正ノードとの間の前記第２電流経路に設けられた前記インダクタである正側インダクタと、
前記第２中間ノードと前記負ノードとの間の前記第３電流経路に設けられた前記インダクタである負側インダクタと
を含み、
前記第２整流部が、前記キャパシタ整流回路、及び、前記ダイオード整流回路のいずれか一方を含む、
請求項２に記載のコンバータ。
【請求項6】
前記第１整流部の前記インダクタ整流回路の前記正側インダクタと前記負側インダクタとが、磁気結合されている、
請求項５に記載のコンバータ。
請求項５に記載のコンバータ。
【請求項7】
前記第１整流部及び前記第２整流部の各前記インダクタ整流回路が、
前記第２中間ノードと前記正ノードとの間の前記第２電流経路に設けられた前記インダクタである正側インダクタと、
前記第２中間ノードと前記負ノードとの間の前記第３電流経路に設けられた前記インダクタである負側インダクタと
を含む、
請求項２に記載のコンバータ。
前記第２中間ノードと前記正ノードとの間の前記第２電流経路に設けられた前記インダクタである正側インダクタと、
前記第２中間ノードと前記負ノードとの間の前記第３電流経路に設けられた前記インダクタである負側インダクタと
を含む、
請求項２に記載のコンバータ。
【請求項8】
前記第１整流部の前記インダクタ整流回路における前記第２正側ダイオードと前記正ノードとの間の電流経路に設けられた前記正側インダクタと、前記第２整流部の前記インダクタ整流回路における前記第２正側ダイオードと前記正ノードとの間の電流経路に設けられた前記正側インダクタとが共通の前記インダクタであり、
前記第１整流部の前記インダクタ整流回路における前記第２負側ダイオードと前記負ノードとの間の電流経路に設けられた前記負側インダクタと、前記第２整流部の前記インダクタ整流回路における前記第２負側ダイオードと前記負ノードとの間の電流経路に設けられた前記負側インダクタとが共通の前記インダクタである、
請求項７に記載のコンバータ。
前記第１整流部の前記インダクタ整流回路における前記第２負側ダイオードと前記負ノードとの間の電流経路に設けられた前記負側インダクタと、前記第２整流部の前記インダクタ整流回路における前記第２負側ダイオードと前記負ノードとの間の電流経路に設けられた前記負側インダクタとが共通の前記インダクタである、
請求項７に記載のコンバータ。
【請求項9】
前記第２整流部が、前記ダイオード整流回路を含む、
請求項８に記載のコンバータ。
請求項８に記載のコンバータ。
【請求項10】
前記第１整流部の前記インダクタ整流回路と前記第２整流部の前記インダクタ整流回路とにおける共通の前記正側インダクタと、前記第１整流部の前記インダクタ整流回路と前記第２整流部の前記インダクタ整流回路とにおける共通の前記負側インダクタとが、磁気結合されている、
請求項８に記載のコンバータ。
請求項８に記載のコンバータ。
【請求項11】
前記第１整流部と前記第２整流部がそれぞれ前記キャパシタ整流回路を含み、
前記第１整流部及び前記第２整流部の各前記インダクタ整流回路が、
前記第２正側ダイオードと前記正ノードとの間の前記第２電流経路に設けられた前記インダクタである正側インダクタと、
前記第２負側ダイオードと前記負ノードとの間の前記第３電流経路に設けられた前記インダクタである負側インダクタと
のいずれか一方を含み、
前記第１整流部の前記インダクタ整流回路の前記正側インダクタと、前記第２整流部の前記インダクタ整流回路の前記正側インダクタとが共通の前記インダクタであるか、又は、前記第１整流部の前記インダクタ整流回路の前記負側インダクタと、前記第２整流部の前記インダクタ整流回路の前記負側インダクタとが共通の前記インダクタである、
請求項２に記載のコンバータ。
前記第１整流部及び前記第２整流部の各前記インダクタ整流回路が、
前記第２正側ダイオードと前記正ノードとの間の前記第２電流経路に設けられた前記インダクタである正側インダクタと、
前記第２負側ダイオードと前記負ノードとの間の前記第３電流経路に設けられた前記インダクタである負側インダクタと
のいずれか一方を含み、
前記第１整流部の前記インダクタ整流回路の前記正側インダクタと、前記第２整流部の前記インダクタ整流回路の前記正側インダクタとが共通の前記インダクタであるか、又は、前記第１整流部の前記インダクタ整流回路の前記負側インダクタと、前記第２整流部の前記インダクタ整流回路の前記負側インダクタとが共通の前記インダクタである、
請求項２に記載のコンバータ。
【請求項12】
前記平滑回路が、前記正ノードと前記負ノードとの間に直列に接続された２つの平滑用キャパシタを含み、
直列接続された２つの前記平滑用キャパシタにおける中間のノードである第４中間ノードと、単相３線式の電源ラインにおける中性線とが接続され、
一対の前記交流ノードと、単相３線式の前記電源ラインにおける２つの電圧線とが接続され、
前記第１整流部及び前記第２整流部の各々が、前記キャパシタ整流回路と前記インダクタ整流回路とを含み、
前記第１整流部及び前記第２整流部の各前記インダクタ整流回路が、前記第１電流経路に設けられた前記インダクタを含む、かつ／又は、前記第２電流経路に設けられた前記インダクタと前記第３電流経路に設けられた前記インダクタを含む、
請求項２に記載のコンバータ。
直列接続された２つの前記平滑用キャパシタにおける中間のノードである第４中間ノードと、単相３線式の電源ラインにおける中性線とが接続され、
一対の前記交流ノードと、単相３線式の前記電源ラインにおける２つの電圧線とが接続され、
前記第１整流部及び前記第２整流部の各々が、前記キャパシタ整流回路と前記インダクタ整流回路とを含み、
前記第１整流部及び前記第２整流部の各前記インダクタ整流回路が、前記第１電流経路に設けられた前記インダクタを含む、かつ／又は、前記第２電流経路に設けられた前記インダクタと前記第３電流経路に設けられた前記インダクタを含む、
請求項２に記載のコンバータ。
【請求項13】
前記第１整流部及び前記第２整流部の各前記キャパシタ整流回路に含まれる前記キャパシタが同一の静電容量を持ち、
前記第１整流部及び前記第２整流部の２つの前記インダクタ整流回路において、
一方の前記インダクタ整流回路の前記第１電流経路に設けられた前記インダクタと他方の前記インダクタ整流回路の前記第１電流経路に設けられた前記インダクタとが同一のインダクタンスを持ち、
一方の前記インダクタ整流回路の前記第２電流経路に設けられた前記インダクタと他方の前記インダクタ整流回路の前記第３電流経路に設けられた前記インダクタとが同一のインダクタンスを持つ、
請求項１２に記載のコンバータ。
前記第１整流部及び前記第２整流部の２つの前記インダクタ整流回路において、
一方の前記インダクタ整流回路の前記第１電流経路に設けられた前記インダクタと他方の前記インダクタ整流回路の前記第１電流経路に設けられた前記インダクタとが同一のインダクタンスを持ち、
一方の前記インダクタ整流回路の前記第２電流経路に設けられた前記インダクタと他方の前記インダクタ整流回路の前記第３電流経路に設けられた前記インダクタとが同一のインダクタンスを持つ、
請求項１２に記載のコンバータ。
【請求項14】
交流の電源ラインに接続された一次巻線と、和動接続された２つの二次巻線とを含むトランスを有し、
前記平滑回路が、前記正ノードと前記負ノードとの間に直列に接続された２つの平滑用キャパシタを含み、
直列接続された２つの前記平滑用キャパシタにおける中間のノードである第４中間ノードと、和動接続された２つの前記二次巻線における中間のノードである第５中間ノードとが接続され、
一対の前記交流ノードと、和動接続された２つの前記二次巻線における両端のノードとが接続され、
前記第１整流部及び前記第２整流部の各々が、前記キャパシタ整流回路と前記インダクタ整流回路とを含み、
前記第１整流部及び前記第２整流部の各前記インダクタ整流回路が、前記第１電流経路に設けられた前記インダクタを含む、かつ／又は、前記第２電流経路に設けられた前記インダクタと前記第３電流経路に設けられた前記インダクタを含む、
請求項２に記載のコンバータ。
前記平滑回路が、前記正ノードと前記負ノードとの間に直列に接続された２つの平滑用キャパシタを含み、
直列接続された２つの前記平滑用キャパシタにおける中間のノードである第４中間ノードと、和動接続された２つの前記二次巻線における中間のノードである第５中間ノードとが接続され、
一対の前記交流ノードと、和動接続された２つの前記二次巻線における両端のノードとが接続され、
前記第１整流部及び前記第２整流部の各々が、前記キャパシタ整流回路と前記インダクタ整流回路とを含み、
前記第１整流部及び前記第２整流部の各前記インダクタ整流回路が、前記第１電流経路に設けられた前記インダクタを含む、かつ／又は、前記第２電流経路に設けられた前記インダクタと前記第３電流経路に設けられた前記インダクタを含む、
請求項２に記載のコンバータ。
【請求項15】
前記平滑回路が、前記正ノードと前記負ノードとの間に直列に接続された２つの平滑用キャパシタを含み、
他方の前記交流ノードである第２交流ノードが、直列接続された２つの前記平滑用キャパシタにおける中間のノードである第４中間ノードに接続され、
前記第１整流部の前記インダクタ整流回路が、前記第１電流経路に設けられた前記インダクタを含む、かつ／又は、前記第２電流経路に設けられた前記インダクタと前記第３電流経路に設けられた前記インダクタを含む、
請求項１に記載のコンバータ。
他方の前記交流ノードである第２交流ノードが、直列接続された２つの前記平滑用キャパシタにおける中間のノードである第４中間ノードに接続され、
前記第１整流部の前記インダクタ整流回路が、前記第１電流経路に設けられた前記インダクタを含む、かつ／又は、前記第２電流経路に設けられた前記インダクタと前記第３電流経路に設けられた前記インダクタを含む、
請求項１に記載のコンバータ。
【請求項16】
前記第１整流部の前記インダクタ整流回路の前記第２電流経路に設けられた前記インダクタと前記第３電流経路に設けられた前記インダクタとが、磁気結合されている、
請求項１５に記載のコンバータ。
請求項１５に記載のコンバータ。
【請求項17】
前記平滑回路が、前記正ノードと前記負ノードとの間に直列に接続された２つの平滑用キャパシタを含み、
直列接続された２つの前記平滑用キャパシタにおける中間のノードである第４中間ノードと前記第２交流ノードとの間の電流経路に設けられた第１スイッチを有し、
前記第１整流部の前記インダクタ整流回路、又は、前記第１整流部及び前記第２整流部の各前記インダクタ整流回路が、前記第１電流経路に設けられた前記インダクタを含む、かつ／又は、前記第２電流経路に設けられた前記インダクタと前記第３電流経路に設けられた前記インダクタを含む、
請求項２～請求項１０及び請求項１２～請求項１３のいずれか一項に記載のコンバータ。
直列接続された２つの前記平滑用キャパシタにおける中間のノードである第４中間ノードと前記第２交流ノードとの間の電流経路に設けられた第１スイッチを有し、
前記第１整流部の前記インダクタ整流回路、又は、前記第１整流部及び前記第２整流部の各前記インダクタ整流回路が、前記第１電流経路に設けられた前記インダクタを含む、かつ／又は、前記第２電流経路に設けられた前記インダクタと前記第３電流経路に設けられた前記インダクタを含む、
請求項２～請求項１０及び請求項１２～請求項１３のいずれか一項に記載のコンバータ。
【請求項18】
前記第１整流部の前記インダクタ整流回路は、前記第１電流経路に設けられた前記インダクタである共通インダクタを含んでおり、
前記共通インダクタと前記第１交流ノードとの間の電流経路に設けられた入力側インダクタと、
前記第１スイッチがオフのとき、前記第１整流部の前記キャパシタ整流回路における前記キャパシタの一方の端子を前記共通インダクタと入力側インダクタとの間の電流経路に接続し、前記第１スイッチがオンのとき、当該キャパシタの当該一方の端子を前記第１交流ノードに接続する第２スイッチとを有する、
請求項１７に記載のコンバータ。
前記共通インダクタと前記第１交流ノードとの間の電流経路に設けられた入力側インダクタと、
前記第１スイッチがオフのとき、前記第１整流部の前記キャパシタ整流回路における前記キャパシタの一方の端子を前記共通インダクタと入力側インダクタとの間の電流経路に接続し、前記第１スイッチがオンのとき、当該キャパシタの当該一方の端子を前記第１交流ノードに接続する第２スイッチとを有する、
請求項１７に記載のコンバータ。
【請求項19】
前記第１スイッチは、前記第２整流部と前記第２交流ノードとの間の電流経路における第６中間ノードに接続されており、
前記第６中間ノードと前記第２交流ノードとの間の電流経路に設けられた入力側インダクタを有する、
請求項１７に記載のコンバータ。
前記第６中間ノードと前記第２交流ノードとの間の電流経路に設けられた入力側インダクタを有する、
請求項１７に記載のコンバータ。
【請求項20】
交流の電源ラインに接続された一次巻線と二次巻線とを含むトランスを有し、
一対の前記交流ノードが、前記二次巻線の両端のノードに接続される、
請求項１～請求項１１及び請求項１５～請求項１６のいずれか一項記載のコンバータ。
一対の前記交流ノードが、前記二次巻線の両端のノードに接続される、
請求項１～請求項１１及び請求項１５～請求項１６のいずれか一項記載のコンバータ。
【請求項21】
前記第１整流部を有するか、又は、前記第１整流部と第２整流部とを有し、
前記第２整流部は、他方の前記交流ノードである第２交流ノードから前記正ノードへ一方向に電流が流れる電流経路と、前記負ノードから前記第２交流ノードへ一方向に電流が流れる電流経路とを形成し、
前記第１整流部と前記第１交流ノードとの間の電流経路、及び、前記第２整流部と前記第２交流ノードとの間の電流経路の少なくとも一方に設けられた入力側インダクタを有する、
請求項１～請求項１６のいずれか一項に記載のコンバータ。
前記第２整流部は、他方の前記交流ノードである第２交流ノードから前記正ノードへ一方向に電流が流れる電流経路と、前記負ノードから前記第２交流ノードへ一方向に電流が流れる電流経路とを形成し、
前記第１整流部と前記第１交流ノードとの間の電流経路、及び、前記第２整流部と前記第２交流ノードとの間の電流経路の少なくとも一方に設けられた入力側インダクタを有する、
請求項１～請求項１６のいずれか一項に記載のコンバータ。
【請求項22】
一対の前記交流ノードに直接又は間接的に接続され、前記交流電圧を全波整流する全波整流回路と、
前記全波整流回路の出力を平滑化する第２平滑回路とを有する、
請求項１～請求項１６のいずれか一項に記載のコンバータ。
前記全波整流回路の出力を平滑化する第２平滑回路とを有する、
請求項１～請求項１６のいずれか一項に記載のコンバータ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、交流電圧を直流電圧に変換するコンバータに関するものである。
【背景技術】
【0002】
特許文献１には、単相交流電源を整流して直流電源を形成する直流電源装置において、全波整流ダイオードブリッジＤ１～Ｄ４と平滑コンデンサ５の間に、リアクトル１とダイオード２の直列回路、及び、リアクトル３とコンデンサ４の直列回路が並列に接続された回路が示されている。この回路では、リアクトル１とダイオード２の直列回路に流れる位相遅れ電流と、リアクトル３とコンデンサ４の直列共振回路に流れる振動電流とを合成した波形の電源電流が単相交流電源から全波整流ダイオードブリッジＤ１～Ｄ４へ流れるため、電源電流に含まれる高調波電流が低減して力率が向上する。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平０７－２７４５１５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
この特許文献１の回路では、リアクトル３とコンデンサ４の直列共振回路に流れる振動電流が負の値となり、リアクトル１とダイオード２の直列回路に流れる位相遅れ電流がこの振動電流によって相殺されてしまう期間が存在する。そのため、力率の特性がリアクトル３とコンデンサ４の直列共振の影響を受けて変化し易いという問題がある。すなわち、リアクトル３のインダクタンスの僅かな違いによって直列共振周波数が変化するため、リアクトル３にはインダクタンス値の公差が大きいと、力率の特性のばらつきが大きくなる。また、電源周波数に応じて直列共振の減衰量が敏感に変化するため、電源周波数の違いに応じて力率の特性が大きく変化する。
【0005】
本発明はかかる事情に鑑みてなされたものであり、その目的は、高調波電流の抑制に用いられる回路の共振の影響による力率の特性の変化を抑制できるコンバータを提供することにある。
【課題を解決するための手段】
【0006】
本発明の１つの態様に係るコンバータは、交流電圧を直流電圧に変換するコンバータであって、前記交流電圧が印加される一対の交流ノードと、前記直流電圧の正の電位が生じる正ノードと、前記直流電圧の負の電位が生じる負ノードと、前記直流電圧の交流成分を平滑化する平滑回路と、一方の前記交流ノードである第１交流ノードから前記正ノードへ一方向に電流が流れる電流経路と、前記負ノードから前記第１交流ノードへ一方向に電流が流れる電流経路とを形成する第１整流部とを有し、前記第１整流部が、前記第１交流ノードをそれぞれ対象の前記交流ノードとするキャパシタ整流回路とインダクタ整流回路とを含み、前記キャパシタ整流回路が、前記対象の交流ノードに接続される第１中間ノードと、前記第１中間ノードから前記正ノードへ一方向に電流を流す第１正側ダイオードと、前記負ノードから前記第１中間ノードへ一方向に電流を流す第１負側ダイオードと、前記対象の交流ノードと前記第１中間ノードとの間の電流経路に設けられたキャパシタとを含み、前記インダクタ整流回路が、前記対象の交流ノードに接続される第２中間ノードと、前記第２中間ノードから前記正ノードへ一方向に電流を流す第２正側ダイオードと、前記負ノードから前記第２中間ノードへ一方向に電流を流す第２負側ダイオードと、前記対象の交流ノードと前記第２中間ノードとの間の第１電流経路、前記第２正側ダイオードが設けられた前記第２中間ノードと前記正ノードとの間の第２電流経路、及び、前記第２負側ダイオードが設けられた前記第２中間ノードと前記負ノードとの間の第３電流経路の少なくとも１つに設けられた少なくとも１つのインダクタとを含む、コンバータである。
【0007】
好適に、他方の前記交流ノードである第２交流ノードから前記正ノードへ一方向に電流が流れる電流経路と、前記負ノードから前記第２交流ノードへ一方向に電流が流れる電流経路とを形成する第２整流部を有し、前記第２整流部が、前記第２交流ノードを前記対象の交流ノードとする前記キャパシタ整流回路と、前記第２交流ノードを前記対象の交流ノードとする前記インダクタ整流回路と、ダイオード整流回路との少なくとも１つを含み、前記ダイオード整流回路が、前記第２交流ノードに接続される第３中間ノードと、前記第３中間ノードから前記正ノードへ一方向に電流を流す第３正側ダイオードと、前記負ノードから前記第３中間ノードへ一方向に電流を流す第３負側ダイオードとを含む。
【0008】
好適に、前記第１整流部の前記インダクタ整流回路、又は、前記第１整流部及び前記第２整流部の各前記インダクタ整流回路が、前記交流ノードと前記第２中間ノードとの間の前記第１電流経路に設けられた前記インダクタである共通インダクタを含む。
【0009】
好適に、前記第１整流部の前記インダクタ整流回路の前記共通インダクタと前記第２整流部の前記インダクタ整流回路の前記共通インダクタとが、磁気結合されている。
【0010】
好適に、前記第１整流部の前記インダクタ整流回路が、前記第２中間ノードと前記正ノードとの間の前記第２電流経路に設けられた前記インダクタである正側インダクタと、前記第２中間ノードと前記負ノードとの間の前記第３電流経路に設けられた前記インダクタである負側インダクタとを含み、前記第２整流部が、前記キャパシタ整流回路、及び、前記ダイオード整流回路のいずれか一方を含む。
【0011】
好適に、前記第１整流部の前記インダクタ整流回路の前記正側インダクタと前記負側インダクタとが、磁気結合されている。
【0012】
好適に、前記第１整流部及び前記第２整流部の各前記インダクタ整流回路が、前記第２中間ノードと前記正ノードとの間の前記第２電流経路に設けられた前記インダクタである正側インダクタと、前記第２中間ノードと前記負ノードとの間の前記第３電流経路に設けられた前記インダクタである負側インダクタとを含む。
【0013】
好適に、前記第１整流部の前記インダクタ整流回路における前記第２正側ダイオードと前記正ノードとの間の電流経路に設けられた前記正側インダクタと、前記第２整流部の前記インダクタ整流回路における前記第２正側ダイオードと前記正ノードとの間の電流経路に設けられた前記正側インダクタとが共通の前記インダクタであり、前記第１整流部の前記インダクタ整流回路における前記第２負側ダイオードと前記負ノードとの間の電流経路に設けられた前記負側インダクタと、前記第２整流部の前記インダクタ整流回路における前記第２負側ダイオードと前記負ノードとの間の電流経路に設けられた前記負側インダクタとが共通の前記インダクタである。
【0014】
好適に、前記第２整流部が、前記ダイオード整流回路を含む。
【0015】
好適に、前記第１整流部の前記インダクタ整流回路と前記第２整流部の前記インダクタ整流回路とにおける共通の前記正側インダクタと、前記第１整流部の前記インダクタ整流回路と前記第２整流部の前記インダクタ整流回路とにおける共通の前記負側インダクタとが、磁気結合されている。
【0016】
好適に、前記第１整流部と前記第２整流部がそれぞれ前記キャパシタ整流回路を含み、前記第１整流部及び前記第２整流部の各前記インダクタ整流回路が、前記第２正側ダイオードと前記正ノードとの間の前記第２電流経路に設けられた前記インダクタである正側インダクタと、前記第２負側ダイオードと前記負ノードとの間の前記第３電流経路に設けられた前記インダクタである負側インダクタとのいずれか一方を含み、前記第１整流部の前記インダクタ整流回路の前記正側インダクタと、前記第２整流部の前記インダクタ整流回路の前記正側インダクタとが共通の前記インダクタであるか、又は、前記第１整流部の前記インダクタ整流回路の前記負側インダクタと、前記第２整流部の前記インダクタ整流回路の前記負側インダクタとが共通の前記インダクタである。
【0017】
好適に、前記平滑回路が、前記正ノードと前記負ノードとの間に直列に接続された２つの平滑用キャパシタを含み、直列接続された２つの前記平滑用キャパシタにおける中間のノードである第４中間ノードと、単相３線式の電源ラインにおける中性線とが接続され、一対の前記交流ノードと、単相３線式の前記電源ラインにおける２つの電圧線とが接続され、前記第１整流部及び前記第２整流部の各々が、前記キャパシタ整流回路と前記インダクタ整流回路とを含み、前記第１整流部及び前記第２整流部の各前記インダクタ整流回路が、前記第１電流経路に設けられた前記インダクタを含む、かつ／又は、前記第２電流経路に設けられた前記インダクタと前記第３電流経路に設けられた前記インダクタを含む。
【0018】
好適に、前記第１整流部及び前記第２整流部の各前記キャパシタ整流回路に含まれる前記キャパシタが同一の静電容量を持ち、前記第１整流部及び前記第２整流部の２つの前記インダクタ整流回路において、一方の前記インダクタ整流回路の前記第１電流経路に設けられた前記インダクタと他方の前記インダクタ整流回路の前記第１電流経路に設けられた前記インダクタとが同一のインダクタンスを持ち、一方の前記インダクタ整流回路の前記第２電流経路に設けられた前記インダクタと他方の前記インダクタ整流回路の前記第３電流経路に設けられた前記インダクタとが同一のインダクタンスを持つ。
【0019】
好適に、交流の電源ラインに接続された一次巻線と、和動接続された２つの二次巻線とを含むトランスを有し、前記平滑回路が、前記正ノードと前記負ノードとの間に直列に接続された２つの平滑用キャパシタを含み、直列接続された２つの前記平滑用キャパシタにおける中間のノードである第４中間ノードと、和動接続された２つの前記二次巻線における中間のノードである第５中間ノードとが接続され、一対の前記交流ノードと、和動接続された２つの前記二次巻線における両端のノードとが接続され、前記第１整流部及び前記第２整流部の各々が、前記キャパシタ整流回路と前記インダクタ整流回路とを含み、前記第１整流部及び前記第２整流部の各前記インダクタ整流回路が、前記第１電流経路に設けられた前記インダクタを含む、かつ／又は、前記第２電流経路に設けられた前記インダクタと前記第３電流経路に設けられた前記インダクタを含む。
【0020】
好適に、前記平滑回路が、前記正ノードと前記負ノードとの間に直列に接続された２つの平滑用キャパシタを含み、他方の前記交流ノードである第２交流ノードが、直列接続された２つの前記平滑用キャパシタにおける中間のノードである第４中間ノードに接続され、前記第１整流部の前記インダクタ整流回路が、前記第１電流経路に設けられた前記インダクタを含む、かつ／又は、前記第２電流経路に設けられた前記インダクタと前記第３電流経路に設けられた前記インダクタを含む。
【0021】
好適に、前記第１整流部の前記インダクタ整流回路の前記第２電流経路に設けられた前記インダクタと前記第３電流経路に設けられた前記インダクタとが、磁気結合されている。
【0022】
好適に、前記平滑回路が、前記正ノードと前記負ノードとの間に直列に接続された２つの平滑用キャパシタを含み、直列接続された２つの前記平滑用キャパシタにおける中間のノードである第４中間ノードと前記第２交流ノードとの間の電流経路に設けられた第１スイッチを有し、前記第１整流部の前記インダクタ整流回路、又は、前記第１整流部及び前記第２整流部の各前記インダクタ整流回路が、前記第１電流経路に設けられた前記インダクタを含む、かつ／又は、前記第２電流経路に設けられた前記インダクタと前記第３電流経路に設けられた前記インダクタを含む。
【0023】
好適に、前記第１整流部の前記インダクタ整流回路は、前記第１電流経路に設けられた前記インダクタである共通インダクタを含んでおり、前記共通インダクタと前記第１交流ノードとの間の電流経路に設けられた入力側インダクタと、前記第１スイッチがオフのとき、前記第１整流部の前記キャパシタ整流回路における前記キャパシタの一方の端子を前記共通インダクタと入力側インダクタとの間の電流経路に接続し、前記第１スイッチがオンのとき、当該キャパシタの当該一方の端子を前記第１交流ノードに接続する第２スイッチとを有する。
【0024】
好適に、前記第１スイッチは、前記第２整流部と前記第２交流ノードとの間の電流経路における第６中間ノードに接続されており、前記第６中間ノードと前記第２交流ノードとの間の電流経路に設けられた入力側インダクタを有する。
【0025】
好適に、交流の電源ラインに接続された一次巻線と二次巻線とを含むトランスを有し、一対の前記交流ノードが、前記二次巻線の両端のノードに接続される。
【0026】
好適に、前記第１整流部を有するか、又は、前記第１整流部と第２整流部とを有し、前記第２整流部は、他方の前記交流ノードである第２交流ノードから前記正ノードへ一方向に電流が流れる電流経路と、前記負ノードから前記第２交流ノードへ一方向に電流が流れる電流経路とを形成し、前記第１整流部と前記第１交流ノードとの間の電流経路、及び、前記第２整流部と前記第２交流ノードとの間の電流経路の少なくとも一方に設けられた入力側インダクタを有する。
【0027】
好適に、一対の前記交流ノードに直接又は間接的に接続され、前記交流電圧を全波整流する全波整流回路と、前記全波整流回路の出力を平滑化する第２平滑回路とを有する。
【発明の効果】
【0028】
本発明によれば、高調波電流の抑制に用いられる回路の共振の影響による力率の特性の変化を抑制できるコンバータを提供できる。
【図面の簡単な説明】
【0029】
【発明を実施するための形態】
【0030】
以下、本実施形態に係るコンバータについて図面を参照しながら説明する。
【0031】
（シミュレーションの共通条件について）
本実施形態の説明では、シミュレーションによって性能を比較して効果を示している。各回路では、なるべく共通の条件でシミュレーションを行った。これらの共通条件を以下に記す。
本実施形態の説明では、シミュレーションによって性能を比較して効果を示している。各回路では、なるべく共通の条件でシミュレーションを行った。これらの共通条件を以下に記す。
【0032】
交流電源は原則として単相２００Ｖと単相１００Ｖを例示し、各々、５０Ｈｚと６０Ｈｚの電源周波数でシミュレーションを行った。シミュレーションの回路図は５０Ｈｚと６０Ｈｚで共通とし、回路図中の括弧内の値は６０Ｈｚ時の値を示している。
【0033】
シミュレーションの回路図において交流電源に直列に接続されている抵抗とインダクタは、電源インピーダンスの規格値に合わせるためのリファレンスインピーダンスネットワークを示しており、単相２００Ｖにおいて抵抗値が０．３８Ω、インダクタンスが０．４６ｍＨであり、単相１００Ｖにおいて抵抗値が０．４Ω、インダクタンスが０．３７ｍＨである。
【0034】
単相２００Ｖではブリッジ整流回路を使用して、平滑用キャパシタの静電容量は２０００μＦとした。単相１００Ｖでは倍電圧整流回路を使用して、４０００μＦの平滑用キャパシタを２個直列に使用した。これらによって、ともに直流２００Ｖ強を出力するようにした。
【0035】
ダイオードは、６５０Ｖ／６０Ａの市販されているダイオードのモデルを使用した。
負荷ＲＬは、リファレンスインピーダンスネットワークを含まない単相２００Ｖ／単相１００Ｖの電源の消費電力が略１ｋＷになるように値を調整した。
負荷ＲＬは、リファレンスインピーダンスネットワークを含まない単相２００Ｖ／単相１００Ｖの電源の消費電力が略１ｋＷになるように値を調整した。
【0036】
各回路図には、一例としてシミュレーションに使用した各素子の定数を記載している。
各実施形態におけるキャパシタやインダクタの定数は、力率が比較的高くなるよう適当に選択された値であり、最高の力率になるように最適化されたものではない。
各実施形態におけるキャパシタやインダクタの定数は、力率が比較的高くなるよう適当に選択された値であり、最高の力率になるように最適化されたものではない。
【0037】
シミュレーションの回路はリファレンスインピーダンスを備えているが、波形図の下に表示している力率は、リファレンスインピーダンスを考慮せず、正弦波の交流電源の電圧と電流から下記の式（１）で求めた値（ＰＦ）を表示している。式（１）において、「φ」は、電源電圧の基本波と電源電流の基本波との位相差を示す。また「ＴＨＤ」は、電源電流の基本波の振幅を１とした場合における各高調波の振幅の２乗を足し合わせた総和の平方根である。
【0038】
【数1】
【0039】
【0040】
なお、チョークとして用いられるインダクタのインダクタンスと直列抵抗は、インダクタンスがｎ倍になると直列抵抗が略√ｎ倍になるという関係にある。本シミュレーションでは、インダクタンスが５ｍＨの場合に直列抵抗が２０ｍΩという、市販品において一般的なインダクタを基準として、上記の関係に基づいて各インダクタの直列抵抗を設定している。例えば、２０ｍＨのインダクタは、５ｍＨのインダクタに対してインダクタンスが４倍なので、直列抵抗は２０ｍΩ×√４＝４０ｍΩとしている。
【0041】
複数のインダクタを磁気結合させる場合、本シミュレーションでは結合係数Ｋ＝０．９９９９とした。
【0042】
（コンデンサインプット型整流回路）
本実施形態に係るコンバータは、整流回路の力率を改善し、電源高調波を低減させる機能を持つ。そこでまず、比較参照用として、代表的なコンデンサインプット型整流回路の性能等を説明する。
本実施形態に係るコンバータは、整流回路の力率を改善し、電源高調波を低減させる機能を持つ。そこでまず、比較参照用として、代表的なコンデンサインプット型整流回路の性能等を説明する。
【0043】
【0044】
図８４Ａ及び図８４Ｂは、図８２Ａに示すブリッジ整流回路と図８３Ａに示す倍電圧整流回路とを切替可能なコンデンサインプット型整流回路を示す。この回路は、スイッチＳＷがオフの場合、図８２Ａに示すブリッジ整流回路と同等な回路になり、スイッチＳＷがオンの場合、図８３Ａに示す倍電圧整流回路と同等な回路になる。図８４Ａ及び図８４Ｂに示す回路は、単相２００Ｖの場合にブリッジ整流回路として使用され、単相１００Ｖの場合に倍電圧整流回路として使用され、いずれの場合も２００Ｖ強の直流電圧を出力することが想定されている。なお、単相２００Ｖの場合に倍電圧整流回路として４００Ｖ強の直流電圧を出力することや、単相１００Ｖの場合にブリッジ整流回路として１００Ｖ強の直流電圧を出力することも可能であるが、以降の説明では省略する。
【0045】
本実施形態の説明では、ブリッジ整流回路における整流回路の方式を「ブリッジ型」と称し、倍電圧整流回路における整流回路の方式を「倍電圧型」と称し、ブリッジ整流回路と倍電圧整流回路とを切替可能な回路の方式を「切替型」と称する場合がある。また、シミュレーション用の回路図において白丸の左側が電源を表しており、白丸の右側は整流回路を含む部分を表している（以下同様。）。
【0046】
図８２Ｂは、図８２Ａの回路（単相２００Ｖでブリッジ整流回路を使用したコンデンサインプット型整流回路）における電源電圧と電源電流のシミュレーション結果を示す。図８３Ｂは、図８３Ａの回路（単相１００Ｖで倍電圧整流回路を使用したコンデンサインプット型整流回路）における電源電圧と電源電流のシミュレーション結果を示す。この電源電圧と電源電流のシミュレーション結果において、上側の図は５０Ｈｚの場合を示し、下側の図は６０Ｈｚの場合を示す。各々、実線が電源電流を示し、点線が電源電圧を示す（全ての電源電圧と電源電流のシミュレーション結果において同様。）。
図８２Ｂ及び図８３Ｂを見ると、ブリッジ型と倍電圧型のいずれの場合も、電源電流はパルス状であり、力率が低い（０．６強～０．７強）ことがわかる。
図８２Ｂ及び図８３Ｂを見ると、ブリッジ型と倍電圧型のいずれの場合も、電源電流はパルス状であり、力率が低い（０．６強～０．７強）ことがわかる。
【0047】
図８２Ｃは、図８２Ａの回路（単相２００Ｖでブリッジ整流回路を使用したコンデンサインプット型整流回路）における電源高調波スペクトルのシミュレーション結果を示す。図８３Ｃには、図８３Ａの回路（単相１００Ｖで倍電圧整流回路を使用したコンデンサインプット型整流回路）における電源高調波スペクトルのシミュレーション結果を示す。この電源高調波スペクトルのシミュレーション結果において、上側の図は５０Ｈｚの場合を示し、下側の図は６０Ｈｚの場合を示す。各プロットの横線は、「ＪＩＳ Ｃ ６１０００－３－２」において定められた電源電力１ｋＷ時の電源高調波の規格値を示している（全ての電源高調波スペクトルのシミュレーション結果において同様。）。
図８２Ｃ及び図８３Ｃを見ると、いずれの場合も規格値を満たしておらず、特にブリッジ整流回路では、より大きく規格値を超えてしまっていることがわかる。
なお、切り替え型の整流回路において、図８４Ａに示すようにスイッチＳＷがオフの場合のシミュレーション結果は図８２Ｂ及び図８２Ｃと同等であり、図８４Ｂに示すようにスイッチＳＷがオンの場合のシミュレーション結果は図８３Ｂ及び図８３Ｃと同等なので、図示を省略する。
図８２Ｃ及び図８３Ｃを見ると、いずれの場合も規格値を満たしておらず、特にブリッジ整流回路では、より大きく規格値を超えてしまっていることがわかる。
なお、切り替え型の整流回路において、図８４Ａに示すようにスイッチＳＷがオフの場合のシミュレーション結果は図８２Ｂ及び図８２Ｃと同等であり、図８４Ｂに示すようにスイッチＳＷがオンの場合のシミュレーション結果は図８３Ｂ及び図８３Ｃと同等なので、図示を省略する。
【0048】
（キャパシタによる位相進みと、インダクタによる位相遅れ）
本実施形態に係るコンバータでは、キャパシタによる位相進み電流波形と、インダクタによる位相遅れ電流波形とがダイオードを介して合成されることにより、導通角が拡張されて力率が改善する。そこで、コンデンサインプット型整流回路の入力電流の位相をキャパシタによって進ませる場合と、インダクタによって遅らせる場合のそれぞれについて、シミュレーション結果を基に説明する。
本実施形態に係るコンバータでは、キャパシタによる位相進み電流波形と、インダクタによる位相遅れ電流波形とがダイオードを介して合成されることにより、導通角が拡張されて力率が改善する。そこで、コンデンサインプット型整流回路の入力電流の位相をキャパシタによって進ませる場合と、インダクタによって遅らせる場合のそれぞれについて、シミュレーション結果を基に説明する。
【0049】
図８５Ａは、コンデンサインプット型整流回路の入力に位相進み要素としてキャパシタが設けられた回路を示す。図８６Ａは、コンデンサインプット型整流回路の入力に位相遅れ要素としてインダクタが挿入された回路を示す。ここでは、単相２００Ｖ／５０Ｈｚでブリッジ整流回路を使用したコンデンサインプット型整流回路を例として示しているが、倍電圧整流回路や６０Ｈｚにおいても動作原理は同様である。
【0050】
図８５Ｂは、キャパシタによる位相進み要素が入力に挿入された図８５Ａのコンデンサインプット型整流回路の入力電流波形を示し、図８６Ｂは、インダクタによる位相遅れ要素が入力に挿入された図８６Ａのコンデンサインプット型整流回路の入力電流波形を示す。負荷ＲＬを同じ値にしてシミュレーションを行ったところ、キャパシタによる位相進み要素が挿入された図８５Ａの回路における電源電力は約３８９Ｗとなり、インダクタによる位相遅れ要素が挿入された図８６Ａの回路における電源電力は約６７５Ｗになった。
【0051】
キャパシタにより位相が進んだ電源電流波形は、図８５Ｂに示すように、電源電圧波形の半波の前半に表れており、図８２Ｂに示す波形よりも位相が進んでいる。また、１００μＦのキャパシタと電源のインダクタ成分との共振によって電源電流波形には振動が表れており、力率が特に低いことがわかる。
【0052】
一方、インダクタによる位相が遅れた電源電流波形は、図８６Ｂに示すように、電源電圧波形の半波の主に後半に表れており、図８２Ｂの波形よりも位相が遅れている。電源電流は、比較的幅の広いパルス状であり、力率は低い（０．８弱）ものの、図８２Ａに示すコンデンサインプット型整流回路よりは高力率であることがわかる。
【0053】
図８５Ｃは、キャパシタによる位相進み要素が入力に挿入された図８５Ａのコンデンサインプット型整流回路の電源高調波スペクトルを示し、図８６Ｃは、インダクタによる位相遅れ要素が入力に挿入された図８６Ａのコンデンサインプット型整流回路の電源高調波スペクトルを示す。キャパシタによる位相進み要素が入力に挿入された場合、振動波形に起因して、数百Ｈｚ付近に大きいスペクトルが発生しており、大幅に規制値を超えていることがわかる。一方、インダクタによる位相遅れ要素が入力に挿入された場合は、かろうじて規制値を満たしていることが分かる。
【0054】
（実施形態について）
キャパシタによる位相進み電流波形と、インダクタによる位相遅れ電流波形とがダイオードを介して合成されることにより導通角が拡張されて力率が改善するという、本実施形態の具体的な回路構成は、数多く存在し得る。以降の実施形態では、代表的な回路構成を例示する。
第１実施形態～第５実施形態は、ブリッジ型の整流回路に適用された本実施形態の例を示す。
第６実施形態は、倍電圧型の整流回路に適用された本実施形態の例を示す。
第７実施形態は、切替型の整流回路に適用された本実施形態の例を示す。
第８実施形態は、入力側に高調波抑制用のインダクタが設けられた本実施形態の例を示す。
第９実施形態及び第１１実施形態は、入力側にトランスが設けられた本実施形態の例を示す。
第１０実施形態は、単相３線式の電源ラインに接続される本実施形態の例を示す。
第１２実施形態は、入力側に副電源が接続される本実施形態の例を示す。
キャパシタによる位相進み電流波形と、インダクタによる位相遅れ電流波形とがダイオードを介して合成されることにより導通角が拡張されて力率が改善するという、本実施形態の具体的な回路構成は、数多く存在し得る。以降の実施形態では、代表的な回路構成を例示する。
第１実施形態～第５実施形態は、ブリッジ型の整流回路に適用された本実施形態の例を示す。
第６実施形態は、倍電圧型の整流回路に適用された本実施形態の例を示す。
第７実施形態は、切替型の整流回路に適用された本実施形態の例を示す。
第８実施形態は、入力側に高調波抑制用のインダクタが設けられた本実施形態の例を示す。
第９実施形態及び第１１実施形態は、入力側にトランスが設けられた本実施形態の例を示す。
第１０実施形態は、単相３線式の電源ラインに接続される本実施形態の例を示す。
第１２実施形態は、入力側に副電源が接続される本実施形態の例を示す。
【0055】
（第１実施形態）
図１は、第１実施形態に係るコンバータの構成の一例を示す図である。
図１に示すコンバータ１００Ａは、電源ラインから供給される交流電圧Ｖａｃを直流電圧Ｖｄｃに変換する回路であり、交流電圧Ｖａｃが印加される一対の交流ノードＡＣと、直流電圧Ｖｄｃの正の電位が生じる正ノードＤＣｐと、直流電圧Ｖｄｃの負の電位が生じる負ノードＤＣｎと、直流電圧Ｖｄｃの交流成分を平滑化する平滑回路３０と、第１整流部１０と、第２整流部２０Ａとを有する。
第１整流部１０は、一方の交流ノードＡＣである第１交流ノードＡＣ１から正ノードＤＣｐへ一方向に電流が流れる電流経路と、負ノードＤＣｎから第１交流ノードＡＣ１へ一方向に電流が流れる電流経路とを形成する。
第２整流部２０Ａは、他方の交流ノードＡＣである第２交流ノードＡＣ２から正ノードＤＣｐへ一方向に電流が流れる電流経路と、負ノードＤＣｎから第２交流ノードＡＣ２へ一方向に電流が流れる電流経路とを形成する。
図１は、第１実施形態に係るコンバータの構成の一例を示す図である。
図１に示すコンバータ１００Ａは、電源ラインから供給される交流電圧Ｖａｃを直流電圧Ｖｄｃに変換する回路であり、交流電圧Ｖａｃが印加される一対の交流ノードＡＣと、直流電圧Ｖｄｃの正の電位が生じる正ノードＤＣｐと、直流電圧Ｖｄｃの負の電位が生じる負ノードＤＣｎと、直流電圧Ｖｄｃの交流成分を平滑化する平滑回路３０と、第１整流部１０と、第２整流部２０Ａとを有する。
第１整流部１０は、一方の交流ノードＡＣである第１交流ノードＡＣ１から正ノードＤＣｐへ一方向に電流が流れる電流経路と、負ノードＤＣｎから第１交流ノードＡＣ１へ一方向に電流が流れる電流経路とを形成する。
第２整流部２０Ａは、他方の交流ノードＡＣである第２交流ノードＡＣ２から正ノードＤＣｐへ一方向に電流が流れる電流経路と、負ノードＤＣｎから第２交流ノードＡＣ２へ一方向に電流が流れる電流経路とを形成する。
【0056】
第１整流部１０は、図１に示すように、第１交流ノードＡＣ１を対象の交流ノードＡＣとするキャパシタ整流回路１とインダクタ整流回路２を含む。
【0057】
図２Ａは、キャパシタ整流回路１の構成の一例を示す図である。
キャパシタ整流回路１は、対象の交流ノードＡＣ（第１整流部１０のキャパシタ整流回路１の場合は第１交流ノードＡＣ１）から正ノードＤＣｐへ一方向に電流が流れる電流経路、及び、負ノードＤＣｎから対象の交流ノードＡＣへ一方向に電流が流れる電流経路をそれぞれ形成するとともに、これら２つの電流経路に流れる電流の位相をキャパシタによってそれぞれ進ませる回路である。
第１整流部１０のキャパシタ整流回路１は、図２Ａに示すように、第１交流ノードＡＣ１（対象の交流ノードＡＣ）に接続される第１中間ノードＮ１と、第１中間ノードＮ１から正ノードＤＣｐへ一方向に電流を流す第１正側ダイオードＤ１ｐと、負ノードＤＣｎから第１中間ノードＮ１へ一方向に電流を流す第１負側ダイオードＤ１ｎと、第１交流ノードＡＣ１（対象の交流ノードＡＣ）と第１中間ノードＮ１との間の電流経路に設けられたキャパシタＣとを含む。
キャパシタ整流回路１は、対象の交流ノードＡＣ（第１整流部１０のキャパシタ整流回路１の場合は第１交流ノードＡＣ１）から正ノードＤＣｐへ一方向に電流が流れる電流経路、及び、負ノードＤＣｎから対象の交流ノードＡＣへ一方向に電流が流れる電流経路をそれぞれ形成するとともに、これら２つの電流経路に流れる電流の位相をキャパシタによってそれぞれ進ませる回路である。
第１整流部１０のキャパシタ整流回路１は、図２Ａに示すように、第１交流ノードＡＣ１（対象の交流ノードＡＣ）に接続される第１中間ノードＮ１と、第１中間ノードＮ１から正ノードＤＣｐへ一方向に電流を流す第１正側ダイオードＤ１ｐと、負ノードＤＣｎから第１中間ノードＮ１へ一方向に電流を流す第１負側ダイオードＤ１ｎと、第１交流ノードＡＣ１（対象の交流ノードＡＣ）と第１中間ノードＮ１との間の電流経路に設けられたキャパシタＣとを含む。
【0058】
図２Ｂ～図２Ｊは、インダクタ整流回路２の構成の一例を示す図である。
インダクタ整流回路２は、対象の交流ノードＡＣ（第１整流部１０のインダクタ整流回路２の場合は第１交流ノードＡＣ１）から正ノードＤＣｐへ一方向に電流が流れる電流経路、及び、負ノードＤＣｎから対象の交流ノードＡＣへ一方向に電流が流れる電流経路をそれぞれ形成するとともに、これら２つの電流経路に流れる電流の位相をインダクタによってそれぞれ遅らせる回路である。
第１整流部１０のインダクタ整流回路２は、第１交流ノードＡＣ１（対象の交流ノードＡＣ）に接続される第２中間ノードＮ２と、第２中間ノードＮ２から正ノードＤＣｐへ一方向に電流を流す第２正側ダイオードＤ２ｐと、負ノードＤＣｎから第２中間ノードＮ２へ一方向に電流を流す第２負側ダイオードＤ２ｎと、少なくとも１つのインダクタＬとを有する。
インダクタ整流回路２は、対象の交流ノードＡＣ（第１整流部１０のインダクタ整流回路２の場合は第１交流ノードＡＣ１）から正ノードＤＣｐへ一方向に電流が流れる電流経路、及び、負ノードＤＣｎから対象の交流ノードＡＣへ一方向に電流が流れる電流経路をそれぞれ形成するとともに、これら２つの電流経路に流れる電流の位相をインダクタによってそれぞれ遅らせる回路である。
第１整流部１０のインダクタ整流回路２は、第１交流ノードＡＣ１（対象の交流ノードＡＣ）に接続される第２中間ノードＮ２と、第２中間ノードＮ２から正ノードＤＣｐへ一方向に電流を流す第２正側ダイオードＤ２ｐと、負ノードＤＣｎから第２中間ノードＮ２へ一方向に電流を流す第２負側ダイオードＤ２ｎと、少なくとも１つのインダクタＬとを有する。
【0059】
インダクタ整流回路２は、３つの電流経路（第１電流経路、第２電流経路、第３電流経路）を持つ。すなわち、インダクタ整流回路２は、交流ノードＡＣと第２中間ノードＮ２との間の第１電流経路、第２正側ダイオードＤ２ｐが設けられた第２中間ノードＮ２と正ノードＤＣｐとの間の第２電流経路、及び、第２負側ダイオードＤ２ｎが設けられた第２中間ノードＮ２と負ノードＤＣｎとの間の第３電流経路を持つ。インダクタ整流回路２は、この第１電流経路、第２電流経路、第３電流経路の少なくとも１つに設けられた少なくとも１つのインダクタＬを有する。ここでは、第１電流経路に設けられたインダクタＬを共通インダクタＬｍと呼び、第２電流経路に設けられたインダクタＬを正側インダクタＬｐと呼び、第３電流経路に設けられたインダクタＬを負側インダクタＬｎと呼ぶ。インダクタ整流回路２は、共通インダクタＬｍ、正側インダクタＬｐ及び負側インダクタＬｎの少なくとも１つを有する。
【0060】
図２Ｂに示すインダクタ整流回路２は、共通インダクタＬｍを有する。図２Ｃ～図２Ｆに示すインダクタ整流回路２は、正側インダクタＬｐと負側インダクタＬｎを有する。図２Ｇ～図２Ｊに示すインダクタ整流回路２は、共通インダクタＬｍと、正側インダクタＬｐと、負側インダクタＬｎを有する。
【0061】
正側インダクタＬｐは、図２Ｃ、図２Ｅ、図２Ｇ、図２Ｉに示すように、第２正側ダイオードＤ２ｐのカソードと正ノードＤＣｐとの間の電流経路に設けられていてもよいし、図２Ｄ、図２Ｆ、図２Ｈ、図２Ｊに示すように、第２正側ダイオードＤ２ｐのアノードと第２中間ノードＮ２との間の電流経路に設けられていてもよい。
【0062】
負側インダクタＬｎは、図２Ｃ、図２Ｄ、図２Ｇ、図２Ｈに示すように、第２負側ダイオードＤ２ｎのアノードと負ノードＤＣｎとの間の電流経路に設けられていてもよいし、図２Ｅ、図２Ｆ、図２Ｉ、図２Ｊに示すように、第２負側ダイオードＤ２ｎのカソードと第２中間ノードＮ２との間の電流経路に設けられていてもよい。
【0063】
インダクタ整流回路２が正側インダクタＬｐと負側インダクタＬｎを有する場合、正側インダクタＬｐと負側インダクタＬｎは、図３Ａに示すように、磁気結合されていてもよい。インダクタの磁気結合には、磁性部材（コア材など）を用いてもよいし、近接した空芯コイル同士の磁気結合のように磁性部材を用いなくてもよい。図３Ｂ～図３Ｉは、正側インダクタＬｐと負側インダクタＬｎが磁気結合されたインダクタ整流回路２の例を示す。図３Ｂ～図３Ｉの例において各インダクタに付された黒い点は、磁気結合された２つのインダクタに生じる磁束の方向と電流の向きとの関係を示す。２つのインダクタの黒い点が付された端子へそれぞれ電流が流入する場合、又は、これらの端子において電流がそれぞれ流出する場合（すなわち、黒い点が付された端子における電流の流入又は流出が一致する場合）、２つのインダクタに生じる磁束の方向が一致して互いの磁束が強め合い、インダクタンスが大きくなる。他方、２つのインダクタの黒い点が付された端子における電流の流入又は流出が逆の場合、２つのインダクタに生じる磁束が逆になって互いの磁束が打ち消しあい、インダクタンスが小さくなる。
【0064】
インダクタ整流回路２では、通常の動作において、第２正側ダイオードＤ２ｐと第２負側ダイオードＤ２ｎは同時に導通状態とならず、一方が導通しているときに他方は非導通状態となる。すなわち、正側インダクタＬｐと負側インダクタＬｎの両方で同時に電流が流れない。そのため、黒い点が表す正側インダクタＬｐの極性と負側インダクタＬｎの極性との関係は、図３Ｂ～図３Ｉに示すように任意に設定することができる。
【0065】
正側インダクタＬｐと負側インダクタＬｎを磁気結合させることにより、それぞれのコア材を共通化できるため、同一のインダクタンスで比較した場合にサイズを小型化できる。
【0066】
第２整流部２０Ａは、図１に示すように、ダイオード整流回路３を有する。ダイオード整流回路３は、第２交流ノードＡＣ２に接続される第３中間ノードＮ３と、第３中間ノードＮ３から正ノードＤＣｐへ一方向に電流を流す第３正側ダイオードＤ３ｐと、負ノードＤＣｎから第３中間ノードＮ３へ一方向に電流を流す第３負側ダイオードＤ３ｎとを有する。
【0067】
平滑回路３０は、図１の例において、正ノードＤＣｐと負ノードＤＣｎとの間に接続された平滑用キャパシタＣｓを有する。
【0068】
上述した構成を有する図１に示すコンバータ１００Ａでは、第２交流ノードＡＣ２に対する第１交流ノードＡＣ１の電圧が正負に振動すると、これに応じてキャパシタ整流回路１（図２Ａ）のキャパシタＣが充放電されて、キャパシタＣから負荷ＲＬ側に電流が流れる。第２交流ノードＡＣ２に対して第１交流ノードＡＣ１が正の電圧となる期間において、キャパシタＣは、第１交流ノードＡＣ１側の端子が第１中間ノードＮ１側の端子に対して正の電圧となるように充電される。他方、第２交流ノードＡＣ２に対して第１交流ノードＡＣ１が負の電圧となる期間において、キャパシタＣは、第１交流ノードＡＣ１側の端子が第１中間ノードＮ１側の端子に対して負の電圧となるように充電される。第１交流ノードＡＣ１と第２交流ノードＡＣ２との電圧差が平滑用キャパシタＣｓの電圧より小さいとき、キャパシタ整流回路１において第１正側ダイオードＤ１ｐと第２正側ダイオードＤ２ｐがそれぞれオフの状態になっており、キャパシタＣの電圧が保持される。
【0069】
第２交流ノードＡＣ２に対して第１交流ノードＡＣ１が正の電圧となって上昇すると、キャパシタ整流回路１の第１正側ダイオードＤ１ｐのアノードは、インダクタ整流回路２の第２正側ダイオードＤ２ｐのアノードに比べて、キャパシタＣに保持される電圧の分だけ高電位になる。そのため、キャパシタ整流回路１の第１正側ダイオードＤ１ｐがインダクタ整流回路２の第２正側ダイオードＤ２ｐよりも早くオン状態となり、キャパシタ整流回路１からの電流がインダクタ整流回路２からの電流よりも早く負荷ＲＬ側に流れる。このときインダクタ整流回路２では、第１交流ノードＡＣ１の電圧上昇に伴って第２正側ダイオードＤ２ｐがオン状態になっても、インダクタＬに流れる電流がキャパシタＣに流れる電流に比べて遅れて増大する。そのため、キャパシタ整流回路１のキャパシタＣを介して流れる電流のピークがインダクタ整流回路２のインダクタＬを介して流れる電流のピークよりも先に発生する。第２交流ノードＡＣ２に対して第１交流ノードＡＣ１が負の電圧となって上昇する場合も同様であり、キャパシタ整流回路１のキャパシタＣを介して流れる電流のピークがインダクタ整流回路２のインダクタＬを介して流れる電流のピークよりも先に発生する。従って、図８２Ａに示すようなコンデンサインプット型整流回路に比べて導通角を拡張させ、力率を改善することができる。
【0070】
また、本実施形態に係るコンバータ１００Ａでは、第１交流ノードＡＣ１から正ノードＤＣｐへ電流が流れる場合において、キャパシタＣの電流の向きとインダクタＬの電流の向きが、それぞれダイオード（第１正側ダイオードＤ１ｐ、第２正側ダイオードＤ２ｐ）によって一方向に制限されている。また、負ノードＤＣｎから第１交流ノードＡＣ１へ電流が流れる場合において、キャパシタＣの電流の向きとインダクタＬの電流の向きが、それぞれダイオード（第１負側ダイオードＤ１ｎ、第２負側ダイオードＤ２ｎ）によって一方向に制限されている。そのため、上述した特許文献１の回路のように、キャパシタＣの電流が共振により逆方向に流れてインダクタＬの電流を相殺することがない。すなわち、キャパシタＣやインダクタＬにより形成される共振回路の共振の影響によってこれらの電流が相殺し合い、力率の特性が変化する現象を生じ難くすることができる。従って、高調波電流の抑制に用いられる回路の共振の影響による力率の特性の変化を効果的に抑制できる。
【0071】
【0072】
図５Ａ～図５Ｃは、この図４に示すコンバータ１００Ａのシミュレーション結果の一例を示す図である。図５Ａは、シミュレーションを行った回路の定数を示し、図５Ｂは電源電圧と電源電流のシミュレーション波形を示し、図５Ｃは電源高調波スペクトルを示す。
【0073】
図５Ｂのシミュレーション波形では、キャパシタＣに流れる電流と共通インダクタＬｍに流れる電流を細い実線で示している。この細い実線の波形からも分かる通り、電源電流の半波において、前半の振動波形はキャパシタＣからの位相進み電流であり、前述の図８５Ｂの位相進み電流と似た波形になっている。後半のなだらかなピークは共通インダクタＬｍからの位相遅れ電流であり、前述の図８６Ｂの位相遅れ電流と似た波形になっている。共通インダクタＬｍからの位相遅れ電流は、周波数の高い６０Ｈｚの場合に比べて周波数の低い５０Ｈｚの場合に大きくなっており、キャパシタＣからの位相進み電流は、周波数の低い５０Ｈｚの場合に比べて周波数の高い６０Ｈｚの場合に大きくなっている。
【0074】
上述したように、コンバータ１００ＡではキャパシタＣの位相進み電流波形と共通インダクタＬｍの位相遅れ電流波形との合成によって導通角が広くなっているため、コンデンサインプット型整流回路（図８２Ａ～図８２Ｃ）よりも力率が高くなっている。図１Ｃの電源高調波スペクトルを見ると、キャパシタＣからの位相進み電流が振動波形のため、数百Ｈｚ付近の高調波が規格値を超えている。しかし、規格値の超え方は、図８５Ｃに示す位相進み電流波形に比べて改善されている。
【0075】
【0076】
図７Ａ～図７Ｃは、図６に示すコンバータ１００Ａのシミュレーション結果の一例を示す図である。図７Ａは、シミュレーションを行った回路の定数を示し、図７Ｂは電源電圧と電源電流のシミュレーション波形を示し、図７Ｃは電源高調波スペクトルを示す。
第２実施例（図７Ａ）の図７Ｂに示す電流波形は、第１実施例（図５Ａ）の図５Ｂに示す電流波形と概ね同じであり、図７Ｃに示す電源高調波スペクトルも、図５Ｃに示す電源高調波スペクトルと概ね同じである。
第２実施例（図７Ａ）の図７Ｂに示す電流波形は、第１実施例（図５Ａ）の図５Ｂに示す電流波形と概ね同じであり、図７Ｃに示す電源高調波スペクトルも、図５Ｃに示す電源高調波スペクトルと概ね同じである。
【0077】
図８は、第１実施形態に係るコンバータ１００Ａの第３実施例を示す図である。図８に示すコンバータ１００Ａは、第１整流部１０のインダクタ整流回路２として図３Ｆに示す回路を有しており、正側インダクタＬｐと負側インダクタＬｎが磁気結合されている。
【0078】
（第２実施形態）
図９は、第２実施形態に係るコンバータの構成の一例を示す図である。図９に示すコンバータ１００Ｂは、図１に示すコンバータ１００Ａにおける第２整流部２０Ａを第２整流部２０Ｂに置き換えたものであり、他の構成は図１に示すコンバータ１００Ａと同じである。第２整流部２０Ｂは、図９に示すように、キャパシタ整流回路１（図２Ａ）を有する。第２整流部２０Ｂのキャパシタ整流回路１では、第１中間ノードＮ１と第２交流ノードＡＣ２との間の電流経路にキャパシタＣが設けられる。
図９は、第２実施形態に係るコンバータの構成の一例を示す図である。図９に示すコンバータ１００Ｂは、図１に示すコンバータ１００Ａにおける第２整流部２０Ａを第２整流部２０Ｂに置き換えたものであり、他の構成は図１に示すコンバータ１００Ａと同じである。第２整流部２０Ｂは、図９に示すように、キャパシタ整流回路１（図２Ａ）を有する。第２整流部２０Ｂのキャパシタ整流回路１では、第１中間ノードＮ１と第２交流ノードＡＣ２との間の電流経路にキャパシタＣが設けられる。
【0079】
コンバータ１００Ｂでは、第１整流部１０においてキャパシタ整流回路１とインダクタ整流回路２により合成された電流が第２整流部２０Ｂのキャパシタ整流回路１のキャパシタＣを常に流れるため、合成電流の波形が全体的に位相進み波形となる。
【0080】
【0081】
図１１Ａ～図１１Ｃは、図１０に示すコンバータ１００Ｂのシミュレーション結果の一例を示す図である。図１１Ａは、シミュレーションを行った回路の定数を示し、図１１Ｂは電源電圧と電源電流のシミュレーション波形を示し、図１１Ｃは電源高調波スペクトルを示す。図７Ｂと図１１Ｂの波形を比較して分かるように、電源電流の波形は全体的に位相進み波形となっている。
【0082】
【0083】
（第３実施形態）
図１３は、第３実施形態に係るコンバータの構成の一例を示す図である。図１３に示すコンバータ１００Ｃは、図１に示すコンバータ１００Ａにおける第２整流部２０Ａを第２整流部２０Ｃに置き換えたものであり、他の構成は図１に示すコンバータ１００Ａと同じである。第２整流部２０Ｃは、図１３に示すように、インダクタ整流回路２を含む。インダクタ整流回路２は、例えば図２Ｂ～図２Ｊ、図３Ｂ～図３Ｉに示すような構成を有する。第２整流部２０Ｃのインダクタ整流回路２において、第２中間ノードＮ２は第２交流ノードＡＣ２に直接、若しくは共通インダクタＬｍを介して間接的に接続される。
図１３は、第３実施形態に係るコンバータの構成の一例を示す図である。図１３に示すコンバータ１００Ｃは、図１に示すコンバータ１００Ａにおける第２整流部２０Ａを第２整流部２０Ｃに置き換えたものであり、他の構成は図１に示すコンバータ１００Ａと同じである。第２整流部２０Ｃは、図１３に示すように、インダクタ整流回路２を含む。インダクタ整流回路２は、例えば図２Ｂ～図２Ｊ、図３Ｂ～図３Ｉに示すような構成を有する。第２整流部２０Ｃのインダクタ整流回路２において、第２中間ノードＮ２は第２交流ノードＡＣ２に直接、若しくは共通インダクタＬｍを介して間接的に接続される。
【0084】
コンバータ１００Ｃでは、第１整流部１０においてキャパシタ整流回路１とインダクタ整流回路２により合成された電流が第２整流部２０Ｃのインダクタ整流回路２のインダクタＬを常に流れるため、合成電流の波形が全体的に位相遅れ波形となる。また、第２整流部２０Ｃのインダクタ整流回路２のインダクタＬによって高調波成分が抑制されるため、力率や電源高調波が改善され易くなる。
【0085】
図１４は、第３実施形態に係るコンバータ１００Ｃの第１実施例を示す図である。図１４に示すコンバータ１００Ｃは、第１整流部１０と第２整流部２０Ｃのインダクタ整流回路２としてそれぞれ図２Ｂに示す回路を有する。
【0086】
図１５は、第３実施形態に係るコンバータ１００Ｃの第２実施例を示す図である。図１５に示すコンバータ１００Ｃでは、第１整流部１０のインダクタ整流回路２（図２Ｂ）の共通インダクタＬｍと第２整流部２０Ｃのインダクタ整流回路２（図２Ｂ）の共通インダクタＬｍとが磁気結合されている。これにより、２つの共通インダクタＬｍを共通の部品に集約できるため、サイズを小型化できる。
【0087】
図１６は、第１整流部１０のインダクタ整流回路２と第２整流部２０Ｃのインダクタ整流回路２とにおいて、正側インダクタＬｐ及び負側インダクタＬｎが共有される場合を説明するための図である。
第１整流部１０と第２整流部２０Ｃがそれぞれ図２Ｃ若しくは図２Ｇに示すインダクタ整流回路２を含む場合、図１６に示すように、共通インダクタＬｍを除くインダクタＬが４つになる。しかしながら、第１整流部１０の正側インダクタＬｐと第２整流部２０Ｃの正側インダクタＬｐはそれぞれ正ノードＤＣｐに接続されており、また、第１整流部１０の第２正側ダイオードＤ２ｐと第２整流部２０Ｃの第２正側ダイオードＤ２ｐは同時にオン状態とならないため、これらの正側インダクタＬｐを共通のインダクタに集約しても、整流動作に影響を与えることはない。
同様に、第１整流部１０の負側インダクタＬｎと第２整流部２０Ｃの負側インダクタＬｎはそれぞれ負ノードＤＣｎに接続されており、また、第１整流部１０の第２負側ダイオードＤ２ｎと第２整流部２０Ｃの第２負側ダイオードＤ２ｎは同時にオン状態とならないため、これらの負側インダクタＬｎを共通のインダクタに集約しても、整流動作に影響を与えることはない。
第１整流部１０と第２整流部２０Ｃがそれぞれ図２Ｃ若しくは図２Ｇに示すインダクタ整流回路２を含む場合、図１６に示すように、共通インダクタＬｍを除くインダクタＬが４つになる。しかしながら、第１整流部１０の正側インダクタＬｐと第２整流部２０Ｃの正側インダクタＬｐはそれぞれ正ノードＤＣｐに接続されており、また、第１整流部１０の第２正側ダイオードＤ２ｐと第２整流部２０Ｃの第２正側ダイオードＤ２ｐは同時にオン状態とならないため、これらの正側インダクタＬｐを共通のインダクタに集約しても、整流動作に影響を与えることはない。
同様に、第１整流部１０の負側インダクタＬｎと第２整流部２０Ｃの負側インダクタＬｎはそれぞれ負ノードＤＣｎに接続されており、また、第１整流部１０の第２負側ダイオードＤ２ｎと第２整流部２０Ｃの第２負側ダイオードＤ２ｎは同時にオン状態とならないため、これらの負側インダクタＬｎを共通のインダクタに集約しても、整流動作に影響を与えることはない。
【0088】
従って、図１６の下側の図に示すように、第１整流部１０のインダクタ整流回路２における第２正側ダイオードＤ２ｐと正ノードＤＣｐとの間の電流経路に設けられた正側インダクタＬｐと、第２整流部２０Ｃのインダクタ整流回路２における第２正側ダイオードＤ２ｐと正ノードＤＣｐとの間の電流経路に設けられた正側インダクタＬｐとが、共通のインダクタＬ（正側インダクタＬｐ）であってもよい。
また、図１６の下側の図に示すように、第１整流部１０のインダクタ整流回路２における第２負側ダイオードＤ２ｎと負ノードＤＣｎとの間の電流経路に設けられた負側インダクタＬｎと、第２整流部２０Ｃのインダクタ整流回路２における第２負側ダイオードＤ２ｎと負ノードＤＣｎとの間の電流経路に設けられた負側インダクタＬｎとが、共通のインダクタＬであってもよい。
これにより、インダクタＬの数を２つ減らすことができる。
また、図１６の下側の図に示すように、第１整流部１０のインダクタ整流回路２における第２負側ダイオードＤ２ｎと負ノードＤＣｎとの間の電流経路に設けられた負側インダクタＬｎと、第２整流部２０Ｃのインダクタ整流回路２における第２負側ダイオードＤ２ｎと負ノードＤＣｎとの間の電流経路に設けられた負側インダクタＬｎとが、共通のインダクタＬであってもよい。
これにより、インダクタＬの数を２つ減らすことができる。
【0089】
図１７は、第１整流部１０のインダクタ整流回路２と第２整流部２０Ｃのインダクタ整流回路２とにおいて、磁気結合された正側インダクタＬｐ及び負側インダクタＬｎが共有される場合を説明するための図である。
第１整流部１０と第２整流部２０Ｃのインダクタ整流回路２がそれぞれ図３Ｂ、図３Ｆに示すように磁気結合された正側インダクタＬｐ及び負側インダクタＬｎを含む場合も、図１６において説明した場合と同様に、第１整流部１０及び第２整流部２０Ｃの正側インダクタＬｐを共通化するとともに、第１整流部１０及び第２整流部２０Ｃの負側インダクタＬｎを共通化することが可能である。
第１整流部１０と第２整流部２０Ｃのインダクタ整流回路２がそれぞれ図３Ｂ、図３Ｆに示すように磁気結合された正側インダクタＬｐ及び負側インダクタＬｎを含む場合も、図１６において説明した場合と同様に、第１整流部１０及び第２整流部２０Ｃの正側インダクタＬｐを共通化するとともに、第１整流部１０及び第２整流部２０Ｃの負側インダクタＬｎを共通化することが可能である。
【0090】
図１８は、第３実施形態に係るコンバータ１００Ｃの第３実施例を示す図である。図１８に示すコンバータ１００Ｃでは、第１整流部１０のインダクタ整流回路２と第２整流部２０Ｃのインダクタ整流回路２とにおいて正側インダクタＬｐと負側インダクタＬｎとがそれぞれ図１６に示すように共通化されている。
【0091】
図１９Ａ～図１９Ｃは、図１８に示すコンバータ１００Ｃのシミュレーション結果の一例を示す図である。図１９Ａは、シミュレーションを行った回路の定数を示し、図１９Ｂは電源電圧と電源電流のシミュレーション波形を示し、図１９Ｃは電源高調波スペクトルを示す。
【0092】
図１９Ｂに示す電源電流の波形は、これまでの実施形態のシミュレーション波形（図５Ｂ、図７Ｂ、図１１Ｂなど）と比較して、半波前半の電流波形が振動波形でない点、及び、キャパシタＣによる電流波形の位相が遅れ気味である点に特徴を有している。この特徴は、後述するように直列のインダクタを入力側に設けた場合の特徴と同様である。
【0093】
第３実施例のコンバータ１００Ｃでは、第１交流ノードＡＣ１が第２交流ノードＡＣ２に対して正の電圧となる場合、正側インダクタＬｐの位相遅れ電流とキャパシタＣの位相進み電流とを合成した合成電流が負側インダクタＬｎに流れる。この場合、合成電流の流れる負側インダクタＬｎが、高調波を抑制するチョークとして機能する。第１交流ノードＡＣ１が第２交流ノードＡＣ２に対して負の電圧となる場合は、負側インダクタＬｎの位相遅れ電流とキャパシタＣの位相進み電流とを合成した合成電流が正側インダクタＬｐに流れるため、正側インダクタＬｐが高調波成分を抑制するチョークとして機能する。このように、合成電流の位相遅れ成分を生成する正側インダクタＬｐ及び負側インダクタＬｎが、高調波を抑制するチョークとしても機能することにより、図５Ｂのシミュレーション波形に表れるような半波の前半における振動成分が抑制される。波形に表れる振動成分が抑制されたため、図１９Ｃに示す電源高調波スペクトルは規格値よりも低くなっている。
【0094】
（第４実施形態）
図２０は、第４実施形態に係るコンバータの構成の一例を示す図である。図２０に示すコンバータ１００Ｄは、図１に示すコンバータ１００Ａにおける第２整流部２０Ａを第２整流部２０Ｄに置き換えたものであり、他の構成は図１に示すコンバータ１００Ａと同じである。
図２０は、第４実施形態に係るコンバータの構成の一例を示す図である。図２０に示すコンバータ１００Ｄは、図１に示すコンバータ１００Ａにおける第２整流部２０Ａを第２整流部２０Ｄに置き換えたものであり、他の構成は図１に示すコンバータ１００Ａと同じである。
【0095】
第２整流部２０Ｄは、図２０に示すように、ダイオード整流回路３とインダクタ整流回路２を含む。第２整流部２０Ｄのダイオード整流回路３は、図１に示す第２整流部２０Ａのダイオード整流回路３と同じである。第２整流部２０Ｄのインダクタ整流回路２は、例えば図２Ｂ～図２Ｊ、図３Ｂ～図３Ｉに示すような構成を有する。第１整流部１０と第２整流部２０Ｄのそれぞれに正側インダクタＬｐと負側インダクタＬｎが含まれる場合、図１６、図１７において示すように、正側インダクタＬｐと負側インダクタＬｎは共通化されていてもよい。
【0096】
図２１は、第４実施形態に係るコンバータ１００Ｄの第１実施例を示す図である。図２１に示すコンバータ１００Ｄにおいて、第１整流部１０と第２整流部２０Ｄは、図１６に示すように正側インダクタＬｐ及び負側インダクタＬｎが共通化されたインダクタ整流回路２を含む。
【0097】
図２２Ａ～図２２Ｃは、図２１に示すコンバータ１００Ｄのシミュレーション結果の一例を示す図である。図２２Ａは、シミュレーションを行った回路の定数を示し、図２２Ｂは電源電圧と電源電流のシミュレーション波形を示し、図２２Ｃは電源高調波スペクトルを示す。
【0098】
図２２Ｂに示す電源電流の波形は、図２１の第２整流部２０Ｄからインダクタ整流回路２を削除した図６に示す回路のシミュレーション波形（図７Ｂ）と概ね同様である。また、図２２Ｃに示す電源高調波スペクトルも、図６に示す回路の電源高調波スペクトル（図７Ｃ）と概ね同様となっている。
【0099】
図２３は、第４実施形態に係るコンバータ１００Ｄの第２実施例を示す図である。図２３に示すコンバータ１００Ｄは、第１整流部１０のインダクタ整流回路２と第２整流部２０Ｄのインダクタ整流回路２は、それぞれ図２Ｂに示す回路である。この回路における力率改善の特性・性能は、図２１に示す第１実施例と概ね同じである。
【0100】
図２４は、第４実施形態に係るコンバータの第３実施例を示す図である。図２４に示すコンバータ１００Ｄは、図２３に示すコンバータ１００Ｄにおける第１整流部１０のインダクタ整流回路２の共通インダクタＬｍと第２整流部２０Ｄのインダクタ整流回路２の共通インダクタＬｍとを磁気結合させたものである。
【0101】
（第５実施形態）
図２５は、第５実施形態に係るコンバータの構成の一例を示す図である。図２５に示すコンバータ１００Ｅは、図１に示すコンバータ１００Ａにおける第２整流部２０Ａを第２整流部２０Ｅに置き換えたものであり、他の構成は図１に示すコンバータ１００Ａと同じである。
図２５は、第５実施形態に係るコンバータの構成の一例を示す図である。図２５に示すコンバータ１００Ｅは、図１に示すコンバータ１００Ａにおける第２整流部２０Ａを第２整流部２０Ｅに置き換えたものであり、他の構成は図１に示すコンバータ１００Ａと同じである。
【0102】
第２整流部２０Ｅは、図２０に示すように、キャパシタ整流回路１（図２Ａ）とインダクタ整流回路２を含む。第２整流部２０Ｅのインダクタ整流回路２は、例えば図２Ｂ～図２Ｊ、図３Ｂ～図３Ｉに示すような構成を有する。第１整流部１０と第２整流部２０Ｅのそれぞれに正側インダクタＬｐと負側インダクタＬｎが含まれる場合、図１６、図１７において示すように、正側インダクタＬｐと負側インダクタＬｎは共通化されていてもよい。
【0103】
図２６は、第５実施形態に係るコンバータ１００Ｅの第１実施例を示す図である。図２６に示すコンバータ１００Ｅは、第１整流部１０及び第２整流部２０Ｅのインダクタ整流回路２としてそれぞれ図２Ｂに示す回路を有する。
【0104】
図２６に示すコンバータ１００Ｅでは、第１整流部１０と第２整流部２０Ｅの各々において、キャパシタＣの位相進み電流とインダクタＬ（共通インダクタＬｍ）の位相遅れ電流とが合成される。
【0105】
図２７Ａ～図２７Ｃは、図２６に示すコンバータ１００Ｅのシミュレーション結果の一例を示す図である。図２７Ａは、シミュレーションを行った回路の定数を示し、図２７Ｂは電源電圧と電源電流のシミュレーション波形を示し、図２７Ｃは電源高調波スペクトルを示す。
【0106】
このシミュレーションでは、図２７Ａに示すように、第１整流部１０のキャパシタＣの静電容量と第２整流部２０ＥのキャパシタＣの静電容量とが異なる。２つのキャパシタＣの静電容量が異なることで、第１整流部１０のキャパシタ整流回路１においてキャパシタＣから電流が流れる期間と、第２整流部２０Ｅのキャパシタ整流回路１においてキャパシタＣから電流が流れる期間とが異なる。これにより、各キャパシタＣの電流が異なる期間に分散して流れるようになるため、導通角が広がり易くなり、力率が高まり易くなる。
【0107】
図２８は、第５実施形態に係るコンバータ１００Ｅの第２実施例を示す図である。図２８に示す第２実施例のコンバータ１００Ｅは、第１実施例のコンバータ１００Ｅにおける第１整流部１０のインダクタ整流回路２の共通インダクタＬｍと第２整流部２０Ｅのインダクタ整流回路２の共通インダクタＬｍとを磁気結合させたものである。２つの共通インダクタＬｍを磁気結合させることにより、サイズを小型化することができる。
【0108】
図２９は、第５実施形態に係るコンバータ１００Ｅの第３実施例を示す図である。図２９に示すコンバータ１００Ｅでは、第１整流部１０のインダクタ整流回路２と第２整流部２０Ｅのインダクタ整流回路２とにおいて正側インダクタＬｐと負側インダクタＬｎとがそれぞれ図１６に示すように共通化されている。
【0109】
図３０Ａ～図３０Ｃは、図２９に示すコンバータ１００Ｅのシミュレーション結果の一例を示す図である。図３０Ａは、シミュレーションを行った回路の定数を示し、図３０Ｂは電源電圧と電源電流のシミュレーション波形を示し、図３０Ｃは電源高調波スペクトルを示す。
【0110】
このシミュレーションにおいても、図３０Ａに示すように、第１整流部１０のキャパシタＣの静電容量と第２整流部２０ＥのキャパシタＣの静電容量とが異なる。これにより、図２７Ａの回路と同様に、各キャパシタＣの電流が異なる期間に分散して流れるようになるため、導通角が広がり易くなり、力率が高まり易くなる。電源電流の波形と電源高調波スペクトルのシミュレーション結果は、図２７Ａの回路と比較的近いものになっている。
【0111】
図３１は、第５実施形態に係るコンバータ１００Ｅの第４実施例を示す図である。図３１に示すコンバータ１００Ｅは、図２９に示すコンバータ１００Ｅにおいて正側インダクタＬｐと負側インダクタＬｎとを磁気結合させたものである。すなわち、図３１に示すコンバータ１００Ｅでは、第１整流部１０のインダクタ整流回路２と第２整流部２０Ｅのインダクタ整流回路２とにおける共通の正側インダクタＬｐと、第１整流部１０のインダクタ整流回路２と第２整流部２０Ｅのインダクタ整流回路２とにおける共通の負側インダクタＬｎとが磁気結合されている。
【0112】
図３２Ａ～図３２Ｃは、図３１に示すコンバータ１００Ｅのシミュレーション結果の一例を示す図である。図３２Ａは、シミュレーションを行った回路の定数を示し、図３２Ｂは電源電圧と電源電流のシミュレーション波形を示し、図３２Ｃは電源高調波スペクトルを示す。
【0113】
図３２Ａの回路では、図３０Ａの回路に比べてインダクタＬのインダクタンス値が小さくなっているとともに、一方のキャパシタＣの静電容量が大きくなっている。図３２Ａの回路における電源電流の波形と電源高調波スペクトルは、概ね図３０Ａの回路と近いものになっている。
【0114】
図３３は、第１整流部１０のインダクタ整流回路２と第２整流部２０Ｅのインダクタ整流回路２とにおいて、正側インダクタＬｐ及び負側インダクタＬｎの一方が共有される場合を説明するための図である。第１整流部１０のインダクタ整流回路２と第２整流部２０Ｅのインダクタ整流回路２とがそれぞれ正側インダクタＬｐを有するとともに負側インダクタＬｎを有さない場合は、図３３に示すように正側インダクタＬｐを共通化することができる。また、第１整流部１０のインダクタ整流回路２と第２整流部２０Ｅのインダクタ整流回路２とがそれぞれ負側インダクタＬｎを有するとともに正側インダクタＬｐを有さない場合は、負側インダクタＬｎを共通化させることができる。
【0115】
図３４は、第５実施形態に係るコンバータ１００Ｅの第５実施例を示す図である。図３４に示すコンバータ１００Ｅでは、図３３に示すように、第１整流部１０のインダクタ整流回路２と第２整流部２０Ｅのインダクタ整流回路２とにおける正側インダクタＬｐが共通化されている。
【0116】
この図３４に示すコンバータ１００Ｅでは、第１交流ノードＡＣ１の電圧が第２交流ノードＡＣ２より高い期間において、第１整流部１０のキャパシタＣに流れる位相進み電流と正側インダクタＬｐに流れる位相遅れ電流とが合成され、その合成電流が第２整流部２０ＥのキャパシタＣと第２負側ダイオードＤ２ｎに流れる。他方、第１交流ノードＡＣ１の電圧が第２交流ノードＡＣ２より低い期間においては、第２整流部２０ＥのキャパシタＣに流れる位相進み電流と正側インダクタＬｐに流れる位相遅れ電流とが合成され、その合成電流が第１整流部１０のキャパシタＣと第２負側ダイオードＤ２ｎに流れる。そのため、合成電流に含まれる位相進み電流が半周ごとにアンバランスになることを防ぐため、第１整流部１０のキャパシタＣと第２整流部２０ＥのキャパシタＣは同じ静電容量に設定される。
ここで、素子の値、電圧や電流などおいて「同じ」や「同一」と記載している場合であっても、実際は誤差を有しているので、完全に同じであることを意味しているわけではない。現実的な一例として、公称値が同じであればよい。このことは、全体にわたって同様である。
ここで、素子の値、電圧や電流などおいて「同じ」や「同一」と記載している場合であっても、実際は誤差を有しているので、完全に同じであることを意味しているわけではない。現実的な一例として、公称値が同じであればよい。このことは、全体にわたって同様である。
【0117】
図３５Ａ～図３５Ｃは、図３４に示すコンバータ１００Ｅのシミュレーション結果の一例を示す図である。図３５Ａは、シミュレーションを行った回路の定数を示し、図３５Ｂは電源電圧と電源電流のシミュレーション波形を示し、図３５Ｃは電源高調波スペクトルを示す。図３５Ａの回路において、第１整流部１０のキャパシタＣと第２整流部２０ＥのキャパシタＣは等しい値に設定されている。電源電流の波形には、半波の前半においてキャパシタＣの位相進み電流による振動が表れている。
【0118】
（第６実施形態）
図３６は、第６実施形態に係るコンバータの構成の一例を示す図である。図３６に示すコンバータ１００Ｆは、図１に示すコンバータ１００Ａにおける第２整流部２０Ａを省略し、平滑回路３０を平滑回路３０Ｆに置き換えたものであり、倍電圧型の整流を行う。
第１整流部１０は、キャパシタ整流回路１と、インダクタ整流回路２を含む。キャパシタ整流回路１は、例えば図２Ａに示す回路である。インダクタ整流回路２は、例えば図２Ｂ～図２Ｊ、図３Ｂ～図３Ｉに示すような構成を有する。
図３６は、第６実施形態に係るコンバータの構成の一例を示す図である。図３６に示すコンバータ１００Ｆは、図１に示すコンバータ１００Ａにおける第２整流部２０Ａを省略し、平滑回路３０を平滑回路３０Ｆに置き換えたものであり、倍電圧型の整流を行う。
第１整流部１０は、キャパシタ整流回路１と、インダクタ整流回路２を含む。キャパシタ整流回路１は、例えば図２Ａに示す回路である。インダクタ整流回路２は、例えば図２Ｂ～図２Ｊ、図３Ｂ～図３Ｉに示すような構成を有する。
【0119】
平滑回路３０Ｆは、正ノードＤＣｐと負ノードＤＣｎとの間に直列に接続された２つの平滑用キャパシタＣｓ１及びＣｓ２を有する。直列接続された２つの平滑用キャパシタＣｓ１及びＣｓ２の中間のノードである第４中間ノードＮ４が、第２交流ノードＡＣ２に接続されている。
【0120】
図３７は、第６実施形態に係るコンバータ１００Ｆの第１実施例を示す図である。図３７に示すコンバータ１００Ｆにおいて、第１整流部１０は、図２Ｂに示すインダクタ整流回路２とキャパシタ整流回路１を有する。図３７に示すコンバータ１００Ｆは、図４に示すブリッジ型のコンバータ１００Ａを倍電圧型に変更したしたような回路である。
【0121】
図３８Ａ～図３８Ｃは、図３７に示すコンバータ１００Ｆのシミュレーション結果の一例を示す図である。図３８Ａは、シミュレーションを行った回路の定数を示し、図３８Ｂは電源電圧と電源電流のシミュレーション波形を示し、図３８Ｃは電源高調波スペクトルを示す。
【0122】
図３８Ｂに示す電流波形では、ブリッジ型に係る図５Ｂに示す電流波形よりも、若干力率が高くなっている。また、図３８Ｂに示す電流波形では、図５Ｂに示す電流波形よりも半波の前半における位相進み電流の振動周波数が低いため、図３８Ｃの電源高調波スペクトルでは図５Ｃに比べて高次高調波が少なくなっており、もう少しで規格値を満たすことができそうである。
【0123】
図３９は、第６実施形態に係るコンバータ１００Ｆの第２実施例を示す図である。図３９に示すコンバータ１００Ｆは、図３７に示すコンバータ１００Ｆにおける第１整流部１０のインダクタ整流回路２を図２Ｃに示す回路に変更したものである。図３９に示すコンバータ１００Ｆは、図６に示すブリッジ型のコンバータ１００Ａを倍電圧型に変更したしたような回路である。
【0124】
図４０Ａ～図４０Ｃは、図３９に示すコンバータ１００Ｆのシミュレーション結果の一例を示す図である。図４０Ａは、シミュレーションを行った回路の定数を示し、図４０Ｂは電源電圧と電源電流のシミュレーション波形を示し、図４０Ｃは電源高調波スペクトルを示す。
【0125】
図４０Ｂに示す電流波形では、ブリッジ型に係る図７Ｂに示す電流波形よりも、若干力率が高くなっている。また、図４０Ｂに示す電流波形では、図７Ｂに示す電流波形よりも半波の前半における位相進み電流の振動周波数が低いため、図４０Ｃの電源高調波スペクトルでは図７Ｃに比べて高次高調波が少なくなっており、もう少しで規格値を満たすことができそうである。
【0126】
図４１は、第６実施形態に係るコンバータ１００Ｆの第３実施例を示す図である。図４１に示すコンバータ１００Ｆは、図３９に示すコンバータ１００Ｆにおける第１整流部１０のインダクタ整流回路２の正側インダクタＬｐと負側インダクタＬｎとが磁気結合されたものである。２つのインダクタＬを磁気結合させることにより、コア材が共有されるため、部品のサイズを小さくすることができる。
【0127】
図４２Ａ～図４２Ｃは、図４１に示すコンバータ１００Ｆのシミュレーション結果の一例を示す図である。図４２Ａは、シミュレーションを行った回路の定数を示し、図４２Ｂは電源電圧と電源電流のシミュレーション波形を示し、図４２Ｃは電源高調波スペクトルを示す。
【0128】
図４２Ｂに示す電源電流の波形のシミュレーションは、図４０Ｂに示す磁気結合のない場合と大差ない結果となっている。また、図４２Ｃに示す電源高調波スペクトルのシミュレーションも、図４０Ｃに示す磁気結合の場合と大差ない結果となっている。
【0129】
（第７実施形態）
図４３は、第７実施形態に係るコンバータの構成の一例を示す図である。図４３に示すコンバータ１００Ｇは、図３６に示す倍電圧型のコンバータ１００Ｆに第２整流部２０Ｇを追加し、第４中間ノードＮ４と第２交流ノードＡＣ２との間の電流経路に第１スイッチＳＷ１を設けたものである。
図４３は、第７実施形態に係るコンバータの構成の一例を示す図である。図４３に示すコンバータ１００Ｇは、図３６に示す倍電圧型のコンバータ１００Ｆに第２整流部２０Ｇを追加し、第４中間ノードＮ４と第２交流ノードＡＣ２との間の電流経路に第１スイッチＳＷ１を設けたものである。
【0130】
第２整流部２０Ｇは、キャパシタ整流回路１と、インダクタ整流回路２と、ダイオード整流回路３の少なくとも１つを含む。キャパシタ整流回路１は、例えば図２Ａに示す回路である。インダクタ整流回路２は、例えば図２Ｂ～図２Ｊ、図３Ｂ～図３Ｉ、図１６、図１７などに示す回路である。ダイオード整流回路３は、例えば図１に示す回路である。
【0131】
図４３に示すコンバータ１００Ｇにおいて、第１整流部１０のインダクタ整流回路２は、共通インダクタＬｍを含むか、正側インダクタＬｐ及び負側インダクタＬｎを含むか、又は、共通インダクタＬｍ、正側インダクタＬｐ及び負側インダクタＬｎをそれぞれ含む。また、コンバータ１００Ｇにおいて第２整流部２０Ｇがインダクタ整流回路２を含む場合、第２整流部２０Ｇのインダクタ整流回路２は、共通インダクタＬｍを含むか、正側インダクタＬｐ及び負側インダクタＬｎを含むか、又は、共通インダクタＬｍ、正側インダクタＬｐ及び負側インダクタＬｎをそれぞれ含む。すなわち、本実施形態におけるコンバータ１００Ｇでは、正側インダクタＬｐのみ含むインダクタ整流回路２や負側インダクタＬｎのみ含むインダクタ整流回路２が除外される。
もし、第１整流部１０と第２整流部２０Ｇの両方においてインダクタ整流回路２が正側インダクタＬｐのみを含むか若しくは負側インダクタＬｎのみを含んでいたとすると、第１スイッチＳＷ１がオン状態となって第４中間ノードＮ４が第２交流ノードＡＣ２に接続された場合に、平滑用キャパシタＣｓ１又はＣｓ２が半周期ごとにダイオード（Ｄ２ｐ、Ｄ２ｎ）を介して電源電圧に直接接続される状態となり、コンデンサインプット型と同様なパルス状の電流が流れてしまう。
また、もし、第１整流部１０と第２整流部２０Ｇのいずれか一方においてインダクタ整流回路２が正側インダクタＬｐのみを含むか若しくは負側インダクタＬｎのみを含んでいたとすると、第１スイッチＳＷ１がオフ状態の場合に、負荷ＲＬ側へ流れる電流の電流経路に設けられるインダクタのインダクタンスが半周期ごとに異なる値になるため、電源電流の波形には奇数次歪みや直流電流が生じてしまう。
従って、上述した各実施形態における第２整流部２０Ａ～２０Ｅのうち、図３３と図３４に示す第２整流部２０Ｅ（インダクタ整流回路２が正側インダクタＬｐのみ含むもの）を除いた他の第２整流部２０Ａ～２０Ｅは、コンバータ１００Ｇの第２整流部２０Ｇに適用可能である。
もし、第１整流部１０と第２整流部２０Ｇの両方においてインダクタ整流回路２が正側インダクタＬｐのみを含むか若しくは負側インダクタＬｎのみを含んでいたとすると、第１スイッチＳＷ１がオン状態となって第４中間ノードＮ４が第２交流ノードＡＣ２に接続された場合に、平滑用キャパシタＣｓ１又はＣｓ２が半周期ごとにダイオード（Ｄ２ｐ、Ｄ２ｎ）を介して電源電圧に直接接続される状態となり、コンデンサインプット型と同様なパルス状の電流が流れてしまう。
また、もし、第１整流部１０と第２整流部２０Ｇのいずれか一方においてインダクタ整流回路２が正側インダクタＬｐのみを含むか若しくは負側インダクタＬｎのみを含んでいたとすると、第１スイッチＳＷ１がオフ状態の場合に、負荷ＲＬ側へ流れる電流の電流経路に設けられるインダクタのインダクタンスが半周期ごとに異なる値になるため、電源電流の波形には奇数次歪みや直流電流が生じてしまう。
従って、上述した各実施形態における第２整流部２０Ａ～２０Ｅのうち、図３３と図３４に示す第２整流部２０Ｅ（インダクタ整流回路２が正側インダクタＬｐのみ含むもの）を除いた他の第２整流部２０Ａ～２０Ｅは、コンバータ１００Ｇの第２整流部２０Ｇに適用可能である。
【0132】
図４４は、第７実施形態に係るコンバータ１００Ｇの第１実施例を示す図である。図４４に示すコンバータ１００Ｇは、図４に示すコンバータ１００Ａにおける平滑回路３０を平滑回路３０Ｆに置き換え、第１スイッチＳＷ１を介して第４中間ノードＮ４を第２交流ノードＡＣ２に接続したものである。図４４に示すコンバータ１００Ｇは、第１スイッチＳＷ１がオフのとき、図４に示すコンバータ１００Ａと同等なブリッジ型の回路として動作し、第１スイッチＳＷ１がオンのとき、図３７のコンバータ１００Ｆと同等な倍電圧型の回路として動作する。
【0133】
図４５Ａ～図４５Ｃ及び図４６Ａ～図４６Ｃは、図４４に示すコンバータ１００Ｇのシミュレーション結果の一例を示す図である。図４５Ａ～図４５Ｃはブリッジ型の状態におけるシミュレーション結果を示し、図４６Ａ～図４６Ｃは倍電圧型の状態におけるシミュレーション結果を示す。図４５Ａ及び図４６Ａは、シミュレーションを行った回路の定数を示し、図４５Ｂ及び図４６Ｂは、電源電圧と電源電流のシミュレーション波形を示し、図４５Ｃ及び図４６Ｃは、電源高調波スペクトルを示す。
【0134】
ブリッジ型と倍電圧型では、高力率となるインダクタやキャパシタの定数が異なるので、切替型のコンバータ１００Ｇでは、どちらの場合もそれなりに高効率となる定数が設定される（これらの点は、ブリッジ型として第２実施例～第５実施例を使用する場合についても同様。）。
【0135】
ブリッジ型の状態における図４５Ｂの電源電流の力率は、同等なブリッジ型の回路（図５Ａ）における図５Ｂの力率よりも若干低くなっている。また、倍電圧型の状態における図４６Ｂの電源電流の力率は、同等な倍電圧型の回路（図３８Ａ）における図３８Ｂの力率よりも若干低くなっており、半波の前半におけるキャパシタＣの位相進み電流が小さくなっている。半波の前半におけるキャパシタＣの位相進み電流が小さくなっている分、図４５Ｃ、図４６Ｃに示す電源高調波スペクトルは、図５Ｃ、図３８Ｃに比べて高次高調波成分が少ない傾向にある。
【0136】
図４７は、第７実施形態に係るコンバータ１００Ｇの第２実施例を示す図である。図４７に示すコンバータ１００Ｇは、図２６に示すコンバータ１００Ｅにおける平滑回路３０を平滑回路３０Ｆに置き換え、第１スイッチＳＷ１を介して第４中間ノードＮ４を第２交流ノードＡＣ２に接続したものである。図４７に示すコンバータ１００Ｇは、第１スイッチＳＷ１がオフのとき、図２６に示すコンバータ１００Ｅと同等なブリッジ型の回路として動作し、第１スイッチＳＷ１がオンのとき、図３７のコンバータ１００Ｆと同等な倍電圧型の回路として動作する。
【0137】
図４８Ａ～図４８Ｃ及び図４９Ａ～図４９Ｃは、図４７に示すコンバータ１００Ｇのシミュレーション結果の一例を示す図である。図４８Ａ～図４８Ｃはブリッジ型の状態におけるシミュレーション結果を示し、図４９Ａ～図４９Ｃは倍電圧型の状態におけるシミュレーション結果を示す。図４８Ａ及び図４９Ａは、シミュレーションを行った回路の定数を示し、図４８Ｂ及び図４９Ｂは、電源電圧と電源電流のシミュレーション波形を示し、図４８Ｃ及び図４９Ｃは、電源高調波スペクトルを示す。
【0138】
ブリッジ型の状態における図４８Ｂの電源電流の力率は、同等なブリッジ型の回路（図２７Ａ）における図２７Ｂの力率と大差ない結果となっている。また、倍電圧型の状態における図４９Ｂの電源電流の力率は、同等な倍電圧型の回路（図３８Ａ）における図３８Ｂの力率と大差ない結果となっている。
【0139】
ブリッジ型の状態における図４８Ｃの電源高調波スペクトルは、同等なブリッジ型の回路（図２７Ａ）における図２７Ｃの電源高調波スペクトルと大差ない結果となっている。また、倍電圧型の状態における図４９Ｃの電源電流の力率は、同等な倍電圧型の回路（図３８Ａ）における図３９Ｃの電源高調波スペクトルと大差ない結果となっている。
【0140】
図５０は、第７実施形態に係るコンバータ１００Ｇの第３実施例を示す図である。図５０に示すコンバータ１００Ｇは、図１４に示すコンバータ１００Ｃにおける平滑回路３０を平滑回路３０Ｆに置き換え、第１スイッチＳＷ１を介して第４中間ノードＮ４を第２交流ノードＡＣ２に接続したものである。図５０に示すコンバータ１００Ｇは、第１スイッチＳＷ１がオフのとき、図１４に示すコンバータ１００Ｃと同等なブリッジ型の回路として動作し、第１スイッチＳＷ１がオンのとき、図３７のコンバータ１００Ｆと同等な倍電圧型の回路として動作する。
【0141】
図５１Ａ～図５１Ｃ及び図５２Ａ～図５２Ｃは、図５０に示すコンバータ１００Ｇのシミュレーション結果の一例を示す図である。図５１Ａ～図５１Ｃはブリッジ型の状態におけるシミュレーション結果を示し、図５２Ａ～図５２Ｃは倍電圧型の状態におけるシミュレーション結果を示す。図５１Ａ及び図５２Ａは、シミュレーションを行った回路の定数を示し、図５１Ｂ及び図５２Ｂは、電源電圧と電源電流のシミュレーション波形を示し、図５１Ｃ及び図５２Ｃは、電源高調波スペクトルを示す。
【0142】
ブリッジ型の状態における図５１Ｂの電源電流では、キャパシタＣによる位相進み電流や共通インダクタＬｍによる位相遅れ電流があまり目立たない。これは、第１スイッチＳＷ１がオフのとき、図１８に示すコンバータ１００Ｃと同様に、キャパシタＣの位相進み電流と共通インダクタＬｍの位相遅れ電流とを合成した合成電流が、２つの共通インダクタＬｍの一方を流れることにより、高調波成分が抑制されるからである。
【0143】
これに対して、スイッチがオンした倍電圧型の状態における図５２Ｂの電源電流では、キャパシタＣの位相進み電流と共通インダクタＬｍの位相遅れ電流とを合成した合成電流が、第１スイッチＳＷ１を介して直接電源に戻る。このため、図５２Ｂの電源電流では、合成電流における位相進み電流の振動波形が目立っている。なお、ブリッジ型の状態と倍電圧型の状態とでは、電源電流の力率に大差がない結果となっている。
【0144】
キャパシタＣの位相進み電流による振動が目立たないブリッジ型の状態における図５１Ｃの電源高調波スペクトルを見ると、５０Ｈｚでは第３次高調波がわずかに規格値を超えているが、他の高調波はいずれも規格値よりも低い値となっており、６０Ｈｚでは全ての高調波が規格値よりも低い値となっている。
これに対して、倍電圧型の状態における図５２Ｃの電源高調波スペクトルを見ると、第９次から第１３次の奇数次高調波が規格値を超えるという結果となっている。
これに対して、倍電圧型の状態における図５２Ｃの電源高調波スペクトルを見ると、第９次から第１３次の奇数次高調波が規格値を超えるという結果となっている。
【0145】
図５３は、第７実施形態に係るコンバータ１００Ｇの第４実施例を示す図である。図５３に示すコンバータ１００Ｇは、図４４に示す切替型のコンバータ１００Ｇにおける第１整流部１０の共通インダクタＬｍと第１交流ノードＡＣ１との間の電流経路に入力側インダクタＬｉ１を設けるとともに、第１整流部１０のキャパシタＣと第１交流ノードＡＣ１との接続を切り替える第２スイッチＳＷ２を追加したものである。
【0146】
第２スイッチＳＷ２は、第１スイッチＳＷ１がオフのとき、第１整流部１０のキャパシタ整流回路１におけるキャパシタＣの一方の端子を共通インダクタＬｍと入力側インダクタＬｉ１との間の電流経路に接続し、第１スイッチＳＷ１がオンのとき、当該キャパシタＣの当該一方の端子を第１交流ノードＡＣ１に接続する。
【0147】
図５３に示すコンバータ１００Ｇは、第１スイッチＳＷ１がオフのとき、図４に示すコンバータ１００Ａの第１整流部１０と第１交流ノードＡＣ１との間に入力側インダクタＬｉ１が挿入されたものに相当するブリッジ型の回路として動作する。また、図５３に示すコンバータ１００Ｇは、第１スイッチＳＷ１がオンのとき、図３７のコンバータ１００Ｆにおいて共通インダクタＬｍのインダクタンスが入力側インダクタＬｉ１のインダクタンス分だけ増えたものに相当する倍電圧型の回路として動作する。
【0148】
図５４Ａ～図５４Ｃ及び図５５Ａ～図５５Ｃは、図５３に示すコンバータ１００Ｇのシミュレーション結果の一例を示す図である。図５４Ａ～図５４Ｃはブリッジ型の状態におけるシミュレーション結果を示し、図５５Ａ～図５５Ｃは倍電圧型の状態におけるシミュレーション結果を示す。図５４Ａ及び図５５Ａは、シミュレーションを行った回路の定数を示し、図５４Ｂ及び図５５Ｂは、電源電圧と電源電流のシミュレーション波形を示し、図５４Ｃ及び図５５Ｃは、電源高調波スペクトルを示す。
【0149】
ブリッジ型の状態における図５４Ｂの電源電流では、キャパシタＣによる位相進み電流のピークや振動があまり目立たない。ブリッジ型の状態において第１整流部１０と第１交流ノードＡＣ１との間に入力側インダクタＬｉ１が挿入されるので、電源電流に含まれる位相進み電流の高調波成分が入力側インダクタＬｉ１によって抑制されるためである。この入力側インダクタＬｉ１は、後述する入力側インダクタとして動作している。
【0150】
これに対して、倍電圧型の状態では、入力側インダクタＬｉ１が等価的に第１整流部１０の共通インダクタＬｍの一部となり、電源電流に含まれる位相進み電流（キャパシタＣの電流）が流れなくなる。そのため、倍電圧型の状態における図５５Ｂの電源電流では、位相進み電流の振動成分が目立っている。なお、ブリッジ型の状態と倍電圧型の状態とでは、電源電流の力率に大差がない結果となっている。
【0151】
キャパシタＣの位相進み電流による振動が目立たないブリッジ型の状態における図５４Ｃの電源高調波スペクトルを見ると、第３次高調波がわずかに規格値を超えているが、他の高調波はいずれも規格値よりも低い値となっている。
これに対して倍電圧型の状態における図５５Ｃの電源高調波スペクトルを見ると、第１１次近辺の複数の高調波が規格値を超えるという結果となっている。
これに対して倍電圧型の状態における図５５Ｃの電源高調波スペクトルを見ると、第１１次近辺の複数の高調波が規格値を超えるという結果となっている。
【0152】
図５６は、第７実施形態に係るコンバータ１００Ｇの第５実施例を示す図である。図５６に示すコンバータ１００Ｇは、図１８に示すコンバータ１００Ｃにおける平滑回路３０を平滑回路３０Ｆに置き換え、第２整流部２０Ｃ（２０Ｇ）と第２交流ノードＡＣ２との間の電流経路における第６中間ノードＮ６と平滑回路３０Ｆの第４中間ノードＮ４との間の電流経路に第１スイッチＳＷ１を設け、第６中間ノードＮ６と第２交流ノードＡＣ２との間の電流経路に入力側インダクタＬｉ３を設け、更に、第６中間ノードＮ６と第２整流部２０Ｃ（２０Ｇ）との間の電流経路に入力側インダクタＬｉ２を設けたものである。
【0153】
図５６に示すコンバータ１００Ｇは、第１スイッチＳＷ１がオフのとき、図１８に示すコンバータ１００Ｃの第２整流部２０Ｃと第２交流ノードＡＣ２との間に入力側インダクタＬｉ２及びＬｉ３が直列に挿入されたものに相当するブリッジ型の回路として動作する。また、図５６に示すコンバータ１００Ｇは、第１スイッチＳＷ１がオンのとき、図３７のコンバータ１００Ｆにおいて第４中間ノードＮ４と第２交流ノードＡＣ２との間の電流経路に入力側インダクタＬｉ３が設けられたものに相当する倍電圧型の回路として動作する。
【0154】
図５７Ａ～図５７Ｃ及び図５８Ａ～図５８Ｃは、図５６に示すコンバータ１００Ｇのシミュレーション結果の一例を示す図である。図５７Ａ～図５７Ｃはブリッジ型の状態におけるシミュレーション結果を示し、図５８Ａ～図５８Ｃは倍電圧型の状態におけるシミュレーション結果を示す。図５７Ａ及び図５８Ａは、シミュレーションを行った回路の定数を示し、図５７Ｂ及び図５８Ｂは、電源電圧と電源電流のシミュレーション波形を示し、図５７Ｃ及び図５８Ｃは、電源高調波スペクトルを示す。
【0155】
ブリッジ型の状態では、キャパシタＣ１を流れる位相進み電流が３つのインダクタＬ（Ｌｉ２、Ｌｉ３、Ｌｐ又はＬｎ）を流れるため、インダクタの影響が大きくなり、図５７Ｂの電源電流の波形では、半波中程から後半の位相遅れ電流が支配的になっている。インダクタＬｉ２とＬｉ３は、後述の入力側インダクタとして動作している。
【0156】
これに対して倍電圧型の状態では、キャパシタＣを流れる位相進み電流が、１つの入力側インダクタＬｉ３を流れるため、ブリッジ型の状態よりもインダクタの影響が小さくなり、図５８Ｂの電源電流の波形には、キャパシタＣによる位相進み電流の振動成分が表れている。この場合は、入力側インダクタＬｉ３が後述の入力側インダクタとして動作している。
【0157】
キャパシタＣを流れる位相進み電流は、ブリッジ型の状態及び倍電圧型の状態のいずれにおいてもインダクタ（Ｌｉ３など）を経由して電源に戻るため、インダクタによって電源電流の高調波成分が抑制される結果、ブリッジ型及び倍電圧型の両方の状態において電源高調波が規格値よりも低くなっている。
【0158】
（第８実施形態）
図５９Ａ～図５９Ｄは、第８実施形態に係るコンバータの構成の一例を示す図である。
第８実施形態に係るコンバータは、他の実施形態に係るコンバータと交流の電源との間の電流経路にインダクタを追加する変形例を示している。本実施形態の説明において、このようなインダクタを「入力側インダクタ」と称する場合がある。
図５９Ａ～図５９Ｄは、第８実施形態に係るコンバータの構成の一例を示す図である。
第８実施形態に係るコンバータは、他の実施形態に係るコンバータと交流の電源との間の電流経路にインダクタを追加する変形例を示している。本実施形態の説明において、このようなインダクタを「入力側インダクタ」と称する場合がある。
【0159】
図５９Ａ～図５９Ｄは、他の実施形態に係るコンバータ１００（１００Ａ～１００Ｇ、後述する１００Ｈ、１００Ｊ）と交流の電源との間の電流経路に入力側インダクタを追加する例を示している。他の実施形態において示したシミュレーション用の回路図と同様、白丸の左が電源であり、白丸の右が本実施形態に係るコンバータである。電源側に示された「Ｚｓ」は、電源のインダクタンス成分や抵抗成分であり、本実施形態のシミュレーション例では、規格のリファレンスインピーダンスネットワークの値を例示している。
【0160】
図５９ＡはＬ側（ライブ側）に入力側インダクタを追加した例を示しており、図５９ＢはＮ側（ニュートラル側）に入力側インダクタを追加した例を示しており、図５９ＣはＬ側とＮ側の両方に入力側インダクタを追加した例を示している。図５９ＤはＬ側とＮ側の両方に入力側インダクタを追加して、さらにそれらを磁気結合させた例を示している。
【0161】
Ｌ側とＮ側の両方に入力側インダクタを個別に追加する場合、インダクタンスの合計値をＬ側とＮ側のいずれか一方に入力側インダクタを追加する場合と同じインダクタンスにすれば、同等の入力側インダクタとして動作する。
【0162】
Ｌ側とＮ側の両方に磁気結合された同一インダクタンスの入力側インダクタを追加する場合、Ｌ側とＮ側のいずれか片方に追加する入力側インダクタの１／４程度のインダクタンスにすれば、当該片方に追加する入力側インダクタと同等の入力側インダクタとして動作させることができる。ただし、Ｌ側とＮ側の両方の入力側インダクタを結合させた場合、コモンモード成分に対するインダクタンスは低くなる。
【0163】
入力側インダクタは、第１整流部１０や第２整流部２０のキャパシタＣによる位相進み電流に対してローパスフィルタとして動作し、第１整流部１０や第２整流部２０のインダクタＬに対しては原則として、そのインダクタンスを増加させるように動作する。
【0164】
なお、図５６に示すコンバータ１００Ｇにおいて、少なくとも入力側インダクタＬｉ３は入力側インダクタとして動作している。また、図５３、図５６のコンバータ１００Ｇでは、スイッチの状態によって入力側インダクタが追加されているように動作する場合がある。
【0165】
以下、既に説明した実施形態に係るコンバータの幾つかに入力側インダクタを追加した例を示す。
【0166】
図６０は、第８実施形態に係るコンバータの第１実施例を示す図である。図６０に示すコンバータは、図２９に示すコンバータ１００Ｅの第１整流部１０と第１交流ノードＡＣ１との間の電流経路に入力側インダクタＬｉ１を設けたものである。入力側インダクタＬｉ１は、図５９Ｂ～図５９Ｄのように追加することも可能である。
【0167】
図６１Ａ～図６１Ｃは、この図６０に示すコンバータのシミュレーション結果の一例を示す図である。図６１Ａは、シミュレーションを行った回路の定数を示し、図６１Ｂは電源電圧と電源電流のシミュレーション波形を示し、図６１Ｃは電源高調波スペクトルを示す。
【0168】
【0169】
図６１Ｂの電流波形では、半波の前半に表れる位相進み電流の振動成分が抑制されているため、図６１の電源高調波スペクトルでは、図３０の電源高調波スペクトルよりも大幅に高次高調波が小さくなっている。これは、適切な入力側インダクタによって電源電流の高調波が抑制されたためである。図６１Ｃの電源高調波スペクトルでは、全ての電源高調波が規格値よりも小さくなっている。
【0170】
図６２は、第８実施形態に係るコンバータの第２実施例を示す図である。図６２に示すコンバータは、図３１に示すコンバータ１００Ｅの第１整流部１０と第１交流ノードＡＣ１との間の電流経路に入力側インダクタＬｉ１を設けたものである。入力側インダクタＬｉ１は、図５９Ｂ～図５９Ｄのように追加することも可能である。図６２に示すコンバータはまた、図６０に示すコンバータにおける正側インダクタＬｐ及び負側インダクタＬｎ（第１整流部１０のインダクタ整流回路２と第２整流部２０Ｅのインダクタ整流回路２とにおいてそれぞれ共通化された正側インダクタＬｐ及び負側インダクタＬｎ）が磁気結合されたものである。
【0171】
図６３Ａ～図６３Ｃは、図６２に示すコンバータのシミュレーション結果の一例を示す図である。図６３Ａは、シミュレーションを行った回路の定数を示し、図６３Ｂは電源電圧と電源電流のシミュレーション波形を示し、図６３Ｃは電源高調波スペクトルを示す。
【0172】
【0173】
正側インダクタＬｐ及び負側インダクタＬｎが磁気結合された場合の図６３Ｂに示す電源電流は、磁気結合されていない場合の図６１Ｂに示す電源電流と大差のない波形となっている。従って、同等の力率の電流波形を得ながら、インダクタのサイズを小型化することができる。
【0174】
正側インダクタＬｐ及び負側インダクタＬｎが磁気結合された場合であって、かつ、入力側インダクタが設けられていない場合における図３２Ｂの電源電流と、上述した図６３Ｂに示す電源電流とを比較すると、後者の電流波形では、半波の前半における位相進み電流の振動成分が有効に抑制されており、力率も向上していることが分かる。
【0175】
正側インダクタＬｐ及び負側インダクタＬｎが磁気結合された場合における図６３Ｃの電源高調波スペクトルは、磁気結合がされていない場合の図６１Ｃに示す電源高調波スペクトルと概ね同等であり、いずれも全ての高調波が規格値より小さくなっている。
【0176】
正側インダクタＬｐ及び負側インダクタＬｎが磁気結合された場合であって、かつ、入力側インダクタが設けられていない場合における図３２Ｃの電源高調波スペクトルと、上述した図６３Ｃの電源高調波スペクトルとを比較すると、後者は前者に比べて大幅に高調波が改善していることが分かる。
従って、図６２の第２実施例では、入力側インダクタの高調波低減効果と、結合インダクタの小型軽量化や低コスト化という効果の両方を同時に実現できる。
従って、図６２の第２実施例では、入力側インダクタの高調波低減効果と、結合インダクタの小型軽量化や低コスト化という効果の両方を同時に実現できる。
【0177】
図６４は、第８実施形態に係るコンバータの第３実施例を示す図である。図６４に示すコンバータは、図３９に示す倍電圧型のコンバータ１００Ｆの第１整流部１０と第１交流ノードＡＣ１との間の電流経路に入力側インダクタＬｉ１を設けたものである。入力側インダクタＬｉ１は、図５９Ｂ～図５９Ｄのように追加することも可能である。
【0178】
図６５Ａ～図６５Ｃは、この図６４に示すコンバータのシミュレーション結果の一例を示す図である。図６５Ａは、シミュレーションを行った回路の定数を示し、図６５Ｂは電源電圧と電源電流のシミュレーション波形を示し、図６５Ｃは電源高調波スペクトルを示す。
【0179】
入力側インダクタが設けられた場合の図６５Ｂの電流波形は、入力側インダクタが設けられていない場合の図４０Ｂの電流波形において、半波の前半に表れている位相進み電流の振動成分が抑制されたような電流波形となっており、力率も大幅に改善されている。
【0180】
入力側インダクタが設けられた場合、半波の前半に表れる位相進み電流の振動成分が抑制された電流波形となっているため、図６５Ｃの電源高調波スペクトルでは、入力側インダクタが設けられていない場合の図４０Ｃの電源高調波スペクトルに比べて、高調波が大幅に小さくなっている。これは、適切な入力側インダクタによって電源電流の高調波成分が抑制されたからである。図６５Ｃの電源高調波スペクトルでは、全ての電源高調波が規格値よりも小さくなっている。
【0181】
図６６は、第８実施形態に係るコンバータの第４実施例を示す図である。図６６に示すコンバータは、図４１に示すコンバータ１００Ｆの第１整流部１０と第１交流ノードＡＣ１との間の電流経路に入力側インダクタＬｉ１を設けたものである。入力側インダクタＬｉ１は、図５９Ｂ～図５９Ｄのように追加することも可能である。図６６に示すコンバータはまた、図６４に示すコンバータにおける正側インダクタＬｐ及び負側インダクタＬｎが磁気結合されたものである。
【0182】
図６７Ａ～図６７Ｃは、図６６に示すコンバータのシミュレーション結果の一例を示す図である。図６７Ａは、シミュレーションを行った回路の定数を示し、図６７Ｂは電源電圧と電源電流のシミュレーション波形を示し、図６７Ｃは電源高調波スペクトルを示す。
【0183】
【0184】
正側インダクタＬｐ及び負側インダクタＬｎが磁気結合された場合であって、かつ、入力側インダクタが設けられていない場合における図４２Ｂの電源電流と、上述した図６７Ｂに示す電源電流とを比較すると、後者の電流波形では、半波の前半における位相進み電流の振動成分が有効に抑制されており、力率も向上していることが分かる。
【0185】
正側インダクタＬｐ及び負側インダクタＬｎが磁気結合された場合における図６７Ｃの電源高調波スペクトルと、磁気結合がされていない場合の図６５Ｃに示す電源高調波スペクトルとを比較すると、高調波スペクトルの分布に差はあるものの、いずれも規格値より低い値となっている。
【0186】
正側インダクタＬｐ及び負側インダクタＬｎが磁気結合された場合であって、かつ、入力側インダクタが設けられていない場合における図４２Ｃの電源高調波スペクトルと、上述した図６７Ｃの電源高調波スペクトルとを比較すると、後者は前者に比べて大幅に高調波が改善していることが分かる。
【0187】
（第９実施形態）
図６８は、第９実施形態に係るコンバータの構成の一例を示す図である。第９実施形態に係るコンバータは、他の実施形態に係るコンバータ１００（１００Ａ～１００Ｇ）の入力側にトランスＴＲ１を設けたものである。トランスＴＲ１は、一次巻線ｗ１と二次巻線ｗ２を有しており、一次巻線ｗ１が交流の電源ラインに接続され、二次巻線ｗ２の両端が一対の交流ノードＡＣ（第１交流ノードＡＣ１、第２交流ノードＡＣ２）に接続される。
図６８は、第９実施形態に係るコンバータの構成の一例を示す図である。第９実施形態に係るコンバータは、他の実施形態に係るコンバータ１００（１００Ａ～１００Ｇ）の入力側にトランスＴＲ１を設けたものである。トランスＴＲ１は、一次巻線ｗ１と二次巻線ｗ２を有しており、一次巻線ｗ１が交流の電源ラインに接続され、二次巻線ｗ２の両端が一対の交流ノードＡＣ（第１交流ノードＡＣ１、第２交流ノードＡＣ２）に接続される。
【0188】
既に説明した他の実施形態では、例えば２００Ｖや１００Ｖの系統電源が直接、電源として使用されているが、本発明はこれらの例に限定されない。すなわち、本実施形態では、トランスの二次巻線ｗ２に上述した各実施形態のコンバータが接続されることによって、トランスの一次側に流れる電源電流の力率を改善し、電源高調波を低減することが可能である。
【0189】
図６８では、１００Ｖなどの系統電源が例示されており、系統電源からの交流電圧ＶａｃがトランスＴＲ１の一次巻線ｗ１に入力される。トランスＴＲ１の二次巻線ｗ２は、巻図６８に示すように１つでもよいし、複数でもよい。また、１つの二次巻線ｗ２から１以上の中間タップが引き出されていてもよい。トランスＴＲ１の構成は任意でよく、一次巻線ｗ１と二次巻線ｗ２は絶縁されていてもよいし、導通していてもよい。例えば、トランスＴＲ１は、入出力が絶縁されていないトランス（例えば単巻変圧器＝オートトランス）でもよいし、複数の巻線出力を備えたり、巻線出力の一部又は全部が中間タップを備えたりしたものでもよい。またトランスＴＲ１は、スイッチング電源に使用されるスイッチングトランスなどでもよい。トランスＴＲ１の一次巻線ｗ１に入力される電源は１００Ｖの系統電源に限定されるものではなく、２００Ｖ等の他の電圧の系統電源でもよいし、柱上トランスや受電変電設備のような、より高圧の電源でもよい。
【0190】
（第１０実施形態）
図６９は、第１０実施形態に係るコンバータの構成の一例を示す図である。第１０実施形態は、単相３線式の電源ラインから交流の電源が供給される場合に適用される実施形態である。図６９に示すコンバータ１００Ｈは、図３６に示すコンバータ１００Ｆと同様な第１整流部１０及び平滑回路３０Ｆを有するとともに、第２整流部２０Ｈを有する。
図６９は、第１０実施形態に係るコンバータの構成の一例を示す図である。第１０実施形態は、単相３線式の電源ラインから交流の電源が供給される場合に適用される実施形態である。図６９に示すコンバータ１００Ｈは、図３６に示すコンバータ１００Ｆと同様な第１整流部１０及び平滑回路３０Ｆを有するとともに、第２整流部２０Ｈを有する。
【0191】
平滑回路３０Ｆにおいて直列接続された平滑用キャパシタＣｓ１及びＣｓ２の第４中間ノードＮ４は、単相３線式の電源ラインにおける中性線ＮＬに接続される。
一対の交流ノードＡＣ（第１交流ノードＡＣ１、第２交流ノードＡＣ２）は、単相３線式の電源ラインにおける２つの電圧線（ＶＬ１、ＶＬ２）に接続される。中性線ＮＬと電圧線ＶＬ１の間、及び、中性線ＮＬと電圧線ＶＬ２の間には、それぞれ同じ振幅の交流電圧Ｖａｃ１が発生する。
一対の交流ノードＡＣ（第１交流ノードＡＣ１、第２交流ノードＡＣ２）は、単相３線式の電源ラインにおける２つの電圧線（ＶＬ１、ＶＬ２）に接続される。中性線ＮＬと電圧線ＶＬ１の間、及び、中性線ＮＬと電圧線ＶＬ２の間には、それぞれ同じ振幅の交流電圧Ｖａｃ１が発生する。
【0192】
第２整流部２０Ｈは、図６９に示すように、キャパシタ整流回路１とインダクタ整流回路２を有する。キャパシタ整流回路１は、例えば図２Ａに示す回路であり、インダクタ整流回路２は、例えば図２Ｂ～図２Ｊ、図３Ｂ～図３Ｉ、図１６、図１７などに示す回路である。
【0193】
図６９に示すコンバータ１００Ｈにおいて、第１整流部１０及び第２整流部２０Ｈの各インダクタ整流回路２は、共通インダクタＬｍを含むか、正側インダクタＬｐ及び負側インダクタＬｎを含むか、又は、共通インダクタＬｍ、正側インダクタＬｐ及び負側インダクタＬｎをそれぞれ含む。すなわち、本実施形態におけるコンバータ１００Ｈでは、正側インダクタＬｐのみ含むインダクタ整流回路２や負側インダクタＬｎのみ含むインダクタ整流回路２が除外される。
これは、インダクタ整流回路２が正側インダクタＬｐのみ含む場合や負側インダクタＬｎのみ含む場合、平滑用キャパシタＣｓ１又はＣｓ２が半周期ごとにダイオード（Ｄ２ｐ、Ｄ２ｎ）を介して電源電圧（Ｖａｃ１）に直接接続される状態となり、コンデンサインプット型と同様なパルス状の電流が流れるからである。
従って、上述した各実施形態における第２整流部２０Ａ～２０Ｅのうち、図３３や図３４に示す第２整流部２０Ｅ（インダクタ整流回路２が正側インダクタＬｐのみ含むもの）を除いた他の第２整流部２０Ａ～２０Ｅは、コンバータ１００Ｈの第２整流部２０Ｈに適用可能である。
これは、インダクタ整流回路２が正側インダクタＬｐのみ含む場合や負側インダクタＬｎのみ含む場合、平滑用キャパシタＣｓ１又はＣｓ２が半周期ごとにダイオード（Ｄ２ｐ、Ｄ２ｎ）を介して電源電圧（Ｖａｃ１）に直接接続される状態となり、コンデンサインプット型と同様なパルス状の電流が流れるからである。
従って、上述した各実施形態における第２整流部２０Ａ～２０Ｅのうち、図３３や図３４に示す第２整流部２０Ｅ（インダクタ整流回路２が正側インダクタＬｐのみ含むもの）を除いた他の第２整流部２０Ａ～２０Ｅは、コンバータ１００Ｈの第２整流部２０Ｈに適用可能である。
【0194】
また、単相３線式の電源ラインにおいて、電圧線ＶＬ１と中性線ＮＬの間に流れる電源電流と、電圧線ＶＬ２と中性線ＮＬの間に流れる電源電流とが等しくなるように、第１整流部１０及び第２整流部２０Ｈは、電圧線ＶＬ２を電圧線ＶＬ１と読み替えるとともに電圧線ＶＬ１を電圧線ＶＬ２と読み替えた場合でも同一の回路になる対称な回路構成を有することが望ましい。
この場合、具体的には、第１整流部１０及び第２整流部２０Ｈの各キャパシタ整流回路１に含まれるキャパシタＣは、同一の静電容量を持つ。
また、第１整流部１０及び第２整流部２０Ｈの２つのインダクタ整流回路２において、一方のインダクタ整流回路２の共通インダクタＬｍは、他方のインダクタ整流回路２の共通インダクタＬｍと同一のインダクタンスを持つ。
更に、第１整流部１０及び第２整流部２０Ｈの２つのインダクタ整流回路２において、一方のインダクタ整流回路２の正側インダクタＬｐは、他方のインダクタ整流回路２の負側インダクタＬｎと同一のインダクタンスを持つ。
この場合、具体的には、第１整流部１０及び第２整流部２０Ｈの各キャパシタ整流回路１に含まれるキャパシタＣは、同一の静電容量を持つ。
また、第１整流部１０及び第２整流部２０Ｈの２つのインダクタ整流回路２において、一方のインダクタ整流回路２の共通インダクタＬｍは、他方のインダクタ整流回路２の共通インダクタＬｍと同一のインダクタンスを持つ。
更に、第１整流部１０及び第２整流部２０Ｈの２つのインダクタ整流回路２において、一方のインダクタ整流回路２の正側インダクタＬｐは、他方のインダクタ整流回路２の負側インダクタＬｎと同一のインダクタンスを持つ。
【0195】
なお、コンバータ１００Ｈの出力の負荷は、正ノードＤＣｐと中性線ＮＬとの間及び負ノードＤＣｎと中性線ＮＬとの間にそれぞれ接続してもよいし（負荷ＲＬ１及びＲＬ２）、正ノードＤＣｐと負ノードＤＣｎとの間に直接接続してもよいし（負荷ＲＬ）、これら全てを有してもよい。
【0196】
図７０は、第１０実施形態に係るコンバータ１００Ｈの一実施例を示す図である。図７０に示すコンバータ１００Ｈは、図２９に示すコンバータ１００Ｅにおける平滑回路３０を平滑回路３０Ｆに置き換えて、平滑回路３０Ｆの第４中間ノードＮ４を中性線ＮＬに接続するとともに、第１交流ノードＡＣ１及び第２交流ノードＡＣ２をそれぞれ電圧線ＶＬ１及びＶＬ２に接続したものである。コンバータ１００Ｈにおいて、第１整流部１０のキャパシタ整流回路１のキャパシタＣと第２整流部２０Ｈのキャパシタ整流回路１のキャパシタＣは同一のキャパシタンスを持つ。
【0197】
図７１Ａ～図７１Ｃは、図７０に示すコンバータ１００Ｈのシミュレーション結果の一例を示す図である。図７１Ａは、シミュレーションを行った回路の定数を示し、図７１Ｂは電源電圧と電源電流のシミュレーション波形を示し、図７１Ｃは電源高調波スペクトルを示す。
【0198】
図７１Ｂの電源電流において、半波の前半には位相進み電流の振動のピークが比較的大きく表れている。これは、第１整流部１０のキャパシタＣと第２整流部２０ＨのキャパシタＣの静電容量を等しくしたためと考えられる。位相進み電流のピークが大きく表れていることにより、電源電流の力率が低めになっており、図７１Ｃに示す電源高調波スペクトルにおいて一部の高調波電流が規格値を超えている。
【0199】
（第１１実施形態）
図７２は、第１１実施形態に係るコンバータの構成の一例を示す図である。第１１実施形態は、単相３線式の電源ラインに相当する出力を備えたトランスＴＲ２を用いる実施形態である。図７２に示すコンバータ１００Ｊは、図６９に示すコンバータ１００Ｈと同様な第１整流部１０、第２整流部２０Ｊ及び平滑回路３０Ｆを有するとともに、トランスＴＲ２を有する。
図７２は、第１１実施形態に係るコンバータの構成の一例を示す図である。第１１実施形態は、単相３線式の電源ラインに相当する出力を備えたトランスＴＲ２を用いる実施形態である。図７２に示すコンバータ１００Ｊは、図６９に示すコンバータ１００Ｈと同様な第１整流部１０、第２整流部２０Ｊ及び平滑回路３０Ｆを有するとともに、トランスＴＲ２を有する。
【0200】
トランスＴＲ２は、交流の電源ライン（単相２線式の電源ラインなど）に接続された一次巻線ｗ１と、和動接続された２つの二次巻線ｗ２とを含む。２つの二次巻線ｗ２にはそれぞれ同じ振幅の交流電圧が発生する。
【0201】
平滑回路３０Ｆにおいて直列接続された平滑用キャパシタＣｓ１及びＣｓ２の第４中間ノードＮ４は、和動接続された２つの二次巻線ｗ２における中間のノードである第５中間ノードＮ５に接続される。
一対の交流ノードＡＣ（第１交流ノードＡＣ１、第２交流ノードＡＣ２）は、和動接続された２つの二次巻線ｗ２における両端のノードに接続される。
一対の交流ノードＡＣ（第１交流ノードＡＣ１、第２交流ノードＡＣ２）は、和動接続された２つの二次巻線ｗ２における両端のノードに接続される。
【0202】
第２整流部２０Ｊは、図７２に示すように、キャパシタ整流回路１とインダクタ整流回路２の少なくとも一方を有する。キャパシタ整流回路１は、例えば図２Ａに示す回路であり、インダクタ整流回路２は、例えば図２Ｂ～図２Ｊ、図３Ｂ～図３Ｉ、図１６、図１７などに示す回路である。
【0203】
図７２に示すコンバータ１００Ｊにおいて、第１整流部１０及び第２整流部２０Ｊの各インダクタ整流回路２は、共通インダクタＬｍを含むか、正側インダクタＬｐ及び負側インダクタＬｎを含むか、又は、共通インダクタＬｍ、正側インダクタＬｐ及び負側インダクタＬｎをそれぞれ含む。これにより、平滑用キャパシタＣｓ１又はＣｓ２が半周期ごとにダイオード（Ｄ２ｐ、Ｄ２ｎ）を介して二次巻線ｗ２に直接接続されることが回避される。
【0204】
トランスＴＲ２を使用する図７２に示すコンバータ１００Ｊでは、第１交流ノードＡＣ１と第５中間ノードＮ５との間に流れる電流と、第２交流ノードＡＣ２と第５中間ノードＮ５との間に流れる電流とが等しくない場合でも、これらを合成した電流が一次巻線ｗ１に流れるため、電源ラインから一次巻線ｗ１へ流れる電源電流の力率を改善することが可能である。
【0205】
図７３は、第１１実施形態に係るコンバータ１００Ｊの一実施例を示す図である。図７３に示すコンバータ１００Ｊは、図１８に示すコンバータ１００Ｃにおける平滑回路３０を平滑回路３０Ｆに置き換えて、平滑回路３０Ｆの第４中間ノードＮ４をトランスＴＲ２の第５中間ノードＮ５に接続するとともに、第１交流ノードＡＣ１及び第２交流ノードＡＣ２をそれぞれ２つの二次巻線ｗ２における両端のノードに接続したものである。
【0206】
図７４Ａ～図７４Ｃは、図７３に示すコンバータ１００Ｊのシミュレーション結果の一例を示す図である。図７４Ａは、シミュレーションを行った回路の定数を示し、図７４Ｂは電源電圧と電源電流のシミュレーション波形を示し、図７４Ｃは電源高調波スペクトルを示す。
【0207】
図７４Ａに示す回路構成において、トランスを用いずに直接単相３線式の電源ラインに接続した場合、第１交流ノードＡＣ１－中性線ＮＬ間にはキャパシタＣの位相進み電流とインダクタＬの位相遅れ電流との合成電流が流れて電源電流の力率が改善されるが、第２交流ノードＡＣ２－中性線ＮＬ間にはインダクタＬの位相遅れ電流のみが流れるため力率の改善効果が得られない。トランスＴＲ２を用いることによって、２つの二次巻線ｗ２に流れる電流を合成した電流が一次巻線ｗ１に流れるようになるため、図７４Ｂの電流波形に示すように、正負の波形にそれぞれキャパシタＣの位相進み電流が流れるようになり、力率の改善効果が得られている。
【0208】
図７４Ｃの電源高調波スペクトルを見ると、５０Ｈｚ時は第９次高調波のみが規格値を超えており、６０Ｈｚでは第５次と第９次高調波のみが規格値を超えているが、もう少し定数の調整を行うことにより、規格値を満たすことができる可能性がある。
【0209】
（第１２実施形態）
図７５は、第１２実施形態に係るコンバータの構成の一例を示す図である。図７５に示すコンバータは、これまで説明した各実施形態のコンバータ１００（１００Ａ～１００Ｈ、１００Ｊ）の入力側に副電源２００を接続したものである。
図７５は、第１２実施形態に係るコンバータの構成の一例を示す図である。図７５に示すコンバータは、これまで説明した各実施形態のコンバータ１００（１００Ａ～１００Ｈ、１００Ｊ）の入力側に副電源２００を接続したものである。
【0210】
副電源２００は、第１交流ノードＡＣ１及び第２交流ノードＡＣ２に印加される交流電圧を全波整流する全波整流回路４０と、全波整流回路４０の出力を平滑化する第２平滑回路５０とを有する。副電源２００の直流電圧の出力には負荷ＲＬ３が接続されている。副電源２００は、コンデンサインプット型整流回路であり、交流電圧Ｖａｃのピーク付近でパルス状の電源電流が流れる。電源ライン側から見た電源電流は、コンバータ１００の電源電流に副電源２００のパルス状の電源電流が重畳された波形となる。
【0211】
例えば、図６３Ｂの電源電流のように、電源電圧の正負ピーク近辺の電流波形が平らで台形のようになっている場合、図７５に示すような副電源２００の電源電流を重畳させることによって、全体の電源電流をより正弦波に近づけることができる場合がある。副電源２００は他の全ての実施形態のコンバータに対して追加できるが、電源電圧の正負ピーク近辺の電流波形が平らだったりくぼんでいたりするコンバータに対して有効である。
【0212】
なお、図７５の例において、副電源２００の全波整流回路４０は一対の交流ノードＡＣ（第１交流ノードＡＣ１及び第２交流ノードＡＣ２）に直接接続されているが、本実施形態はこの例に限定されない。図７５の例において副電源２００の全波整流回路４０は一対の交流ノードＡＣ直接接続されているが、本実施形態の他の例において、全波整流回路４０は１以上のトランスを介して間接的に一対の交流ノードＡＣに接続されていてもよい。例えば、図６８に示すようにコンバータ１００がトランスＴＲ１を介して交流の電源ライン（単相２線式電源など）に接続されている場合、全波整流回路４０はトランスＴＲ１の一次側の電源ラインに接続されていてもよいし、この電源ラインの交流電圧が印加された別のトランスの二次側に接続されていてもよい。
【0213】
【0214】
図７７Ａ～図７７Ｃは、図７６に示すコンバータのシミュレーション結果の一例を示す図である。図７７Ａは、シミュレーションを行った回路の定数を示し、図７７Ｂは電源電圧と電源電流のシミュレーション波形を示し、図７７Ｃは電源高調波スペクトルを示す。
【0215】
副電源２００が追加された場合の図７７Ｂの電流波形を、この副電源２００のない場合の図６３Ｂの電流波形と比較すると、副電源２００が追加された場合の方がより正弦波に近い電流波形となっており、力率も若干向上している。副電源２００の電流波形の導通角がより広くなる定数であれば、副電源の負荷をより重くすることによって力率を更に向上できそうである。
なお、図６３Ｂの各図の下に表示される直流電圧とリップル電圧は正ノードＤＣｐと負ノードＤＣｎの出力における値であり、副電源の出力におけるリップル電圧は主電源よりも高い。これは、副電源２００の負荷が軽くなっているからである。
なお、図６３Ｂの各図の下に表示される直流電圧とリップル電圧は正ノードＤＣｐと負ノードＤＣｎの出力における値であり、副電源の出力におけるリップル電圧は主電源よりも高い。これは、副電源２００の負荷が軽くなっているからである。
【0216】
【0217】
この実施形態の考え方に基づく本発明の別の応用として、近隣の電源系統に接続されているコンデンサインプットの他の機器と、副電源を備えないこれまで説明した各実施形態のコンバータ１００を併用するという応用も考えられる。ここで近隣とは、一例として同じ柱上トランス、変電設備や同じ電力量計を使用している電源系統である。この場合、近隣のコンデンサインプットの他の機器は、コンバータ１００の副電源として動作する。この応用によれば、コンデンサインプットの他の機器と各実施形態のコンバータ１００のトータルで、力率改善や電源高調波低減できるという効果を有する。この応用は、副電源を間接的に接続する、具体的な他の一例である。
【0218】
（特許文献１との比較）
本実施形態と比較するため、特許文献１の図１の回路についてシミュレーションを行った。
図７８Ａは、特許文献１の図１のシミュレーション回路例を示す。この回路例におけるキャパシタＣ１とインダクタＬ２の直列共振周波数は約１８６．６Ｈｚになっている。
本実施形態と比較するため、特許文献１の図１の回路についてシミュレーションを行った。
図７８Ａは、特許文献１の図１のシミュレーション回路例を示す。この回路例におけるキャパシタＣ１とインダクタＬ２の直列共振周波数は約１８６．６Ｈｚになっている。
【0219】
図７８Ｂは、特許文献１の図１のシミュレーション回路における電源電圧と電源電流のシミュレーション結果を示す。また、インダクタＬ２とキャパシタＣ１に流れる電流を細い実線で示しており、インダクタＬ１と直列に接続されたダイオードに流れる電流を、細い一点鎖線で示している。図７８Ｂを見ると、電源電流、インダクタＬ２とキャパシタＣ１に流れる電流、インダクタＬ１と直列に接続されたダイオードに流れる電流は、いずれも特許文献１の図３や図４と似た波形になっており、適切なシミュレーションであることを示している。
【0220】
図７８Ｃは、特許文献１の図１のシミュレーション回路における電源高調波スペクトルを示す。このシミュレーション回路では、５０Ｈｚにおける第５次高調波（２５０Ｈｚ）がわずかに規格値を超えているが、他は規格値以下となっている。一方６０Ｈｚでは、全ての高調波が規格値以下となっている。
【0221】
図７９Ｂは、特許文献１の図１のシミュレーション回路（図７９Ａ）において、横軸を出力電力、縦軸を力率としたグラフを示す。点線のプロットはＬ１及びＬ２が１２ｍＨのときを表しており、一点鎖線のプロットはＬ１及びＬ２が１５ｍＨのときを表しており、実線のプロットはＬ１及びＬ２が１８ｍＨのときを表している。
【0222】
図７９Ｂのグラフを見ると、インダクタＬ１、Ｌ２のインダクタンスによって力率の特性が大きく変わることが分かる。そのため、特許文献１の回路では、公差の小さいインダクタを用いる必要がある。
【0223】
また図７９Ｂのグラフを見ると、５０Ｈｚと６０Ｈｚにおける差もかなり大きくなっていることが分かる。そのため、特許文献１の回路では、特許文献１の本文にも記載されているように、電源の周波数に応じて素子の定数を切り替える必要が生じる。
【0224】
更に、図７９Ｂのグラフから、最高の力率になる電力の半分程度の電力近辺で力率が急落しており、高力率の動作が可能な出力電力の範囲が狭いという特徴も見受けられる。
【0225】
図７９Ｃは、特許文献１の図１のシミュレーション回路において、横軸を出力電力、縦軸を直流出力電圧としたグラフを示す。点線のプロットはＬ１及びＬ２が１２ｍＨのときを表しており、一点鎖線のプロットはＬ１及びＬ２が１５ｍＨのときを表しており、実線のプロットはＬ１及びＬ２が１８ｍＨのときを表している。
【0226】
この図７９のグラフからも、５０Ｈｚと６０Ｈｚにおける差も大きいという特徴や、最高の力率になる電力の半分程度の電力近辺で出力電圧の変動が大きいという特徴が見受けられる。すなわち、出力電力と直流出力電圧の関係において、電源周波数による差が大きい。また、出力電力と直流出力電圧の関係において、最高の力率になる電力の半分程度の電力近辺で、出力電圧の変動が大きくなる。
【0227】
図８０Ａは、本実施形態と特許文献１とを比較するためにシミュレーションを行った回路を示す図であり、図１９Ａに示す本実施形態の回路と同じ回路構成である。
図８０Ｂは、図８０Ａに示す回路のシミュレーション結果を示す図であり、横軸を出力電力、縦軸を力率としたグラフを示す。点線のプロットはＬｐ及びＬｎが１２ｍＨのときを表しており、一点鎖線のプロットはＬｐ及びＬｎが１５ｍＨのときを表しており、実線のプロットはＬｐ及びＬｎが１８ｍＨのときを表している。
図８０Ｂは、図８０Ａに示す回路のシミュレーション結果を示す図であり、横軸を出力電力、縦軸を力率としたグラフを示す。点線のプロットはＬｐ及びＬｎが１２ｍＨのときを表しており、一点鎖線のプロットはＬｐ及びＬｎが１５ｍＨのときを表しており、実線のプロットはＬｐ及びＬｎが１８ｍＨのときを表している。
【0228】
図８０Ｂのグラフを見ると、Ｌｐ、Ｌｎのインダクタンスによる差がとても小さいことがわかる。すなわち、Ｌｐ、Ｌｎのインダクタンスによる力率の特性の変化がとても小さい。そのため、本実施形態の回路では、公差の大きいインダクタを使用できる。
【0229】
また図８０Ｂのグラフを見ると、５０Ｈｚと６０Ｈｚにおける差も小さいことが分かる。すなわち、本実施形態の回路では、出力電力と力率の関係において、電源周波数による特性の差がとても小さい。そのため、周波数によって素子の定数を切り替える必要がない。
【0230】
更に、図８０Ｂのグラフから、最高の力率になる電力をある程度以上超えた電力になると、プロットが急変するという特徴が見受けられる。これは、チョークインプットによる電流位相の遅れが大きくなり、ブリッジダイオードによる電流極性反転が発生するという理由によるものである。実際の回路では、最大消費電力時に急変せず、かつ通常の消費電力時に高力率になるように定数を選択することが望ましい。
【0231】
図８０Ｃは、本実施形態と特許文献１との比較のために、図８０Ａ（図１９Ａ）に示す本実施形態の回路において、横軸を出力電力、縦軸を直流出力電圧としたグラフを示している。点線のプロットはＬｐ及びＬｎが１２ｍＨのときを表しており、一点鎖線のプロットはＬｐ及びＬｎが１５ｍＨのときを表しており、実線のプロットはＬｐ及びＬｎが１８ｍＨのときを表している。
【0232】
図８０Ｃのグラフから、５０Ｈｚと６０Ｈｚにおける特性の差が小さいことがわかる。すなわち、出力電力と直流出力電圧の関係において、電源周波数による差がとても小さい。またここでも、最高の力率になる電力をある程度以上超えた電力になると、プロットが急変するという特徴が見受けられる。
【0233】
図８１Ａは、特許文献１と本実施形態の特性の比較を容易にした図であり、横軸を出力電力、縦軸を力率としたグラフを示している。５０Ｈｚ／６０Ｈｚ各々について、図７９Ｂと図８０Ｂを重ね書きして示している。
点線のプロットはインダクタンス（Ｌ１、Ｌ２、Ｌｐ、Ｌｎ）が１２ｍＨのときを表しており、一点鎖線のプロットはインダクタンスが１５ｍＨのときを表しており、実線のプロットはインダクタンスが１８ｍＨのときを表している。太線のプロットは特許文献１の回路を表しており、細い線のプロットは本実施形態の回路（図８０Ａ）を表している。この図８１Ａのグラフでは、前述のような特性の差異がより明らかに示されている。特に、出力電力と力率の関係において、本実施形態の回路（図８０Ａ）は特許文献１の回路に比べて高力率の範囲が広いことが分かる。
点線のプロットはインダクタンス（Ｌ１、Ｌ２、Ｌｐ、Ｌｎ）が１２ｍＨのときを表しており、一点鎖線のプロットはインダクタンスが１５ｍＨのときを表しており、実線のプロットはインダクタンスが１８ｍＨのときを表している。太線のプロットは特許文献１の回路を表しており、細い線のプロットは本実施形態の回路（図８０Ａ）を表している。この図８１Ａのグラフでは、前述のような特性の差異がより明らかに示されている。特に、出力電力と力率の関係において、本実施形態の回路（図８０Ａ）は特許文献１の回路に比べて高力率の範囲が広いことが分かる。
【0234】
図８１Ｂも、特許文献１と本実施形態の特性の比較を容易にした図であり、横軸を出力電力、縦軸を直流出力電圧としたグラフを示している。５０Ｈｚ／６０Ｈｚ各々について、図７９Ｃと図８０Ｃを重ね書きして示している。
点線のプロットはインダクタンス（Ｌ１、Ｌ２、Ｌｐ、Ｌｎ）が１２ｍＨのときを表しており、一点鎖線のプロットはインダクタンスが１５ｍＨのときを表しており、実線のプロットはインダクタンスが１８ｍＨのときを表している。太線のプロットは特許文献１の回路を表しており、細い線のプロットは本実施形態の回路（図８０Ａ）を表している。
ここでも、前述のような特性の差異が、より明らかに示されている。特に、出力電力と直流出力電圧の関係において、最高の力率になる電力を超えるまで、出力電圧変動が小さいことが分かる。また、特許文献１の回路よりも本実施形態の回路（図８０Ａ）の方が直流出力電圧の高い領域の範囲が広くなっており、さらに出力電力と直流出力電圧の関係が、より直線的であることがわかる。
点線のプロットはインダクタンス（Ｌ１、Ｌ２、Ｌｐ、Ｌｎ）が１２ｍＨのときを表しており、一点鎖線のプロットはインダクタンスが１５ｍＨのときを表しており、実線のプロットはインダクタンスが１８ｍＨのときを表している。太線のプロットは特許文献１の回路を表しており、細い線のプロットは本実施形態の回路（図８０Ａ）を表している。
ここでも、前述のような特性の差異が、より明らかに示されている。特に、出力電力と直流出力電圧の関係において、最高の力率になる電力を超えるまで、出力電圧変動が小さいことが分かる。また、特許文献１の回路よりも本実施形態の回路（図８０Ａ）の方が直流出力電圧の高い領域の範囲が広くなっており、さらに出力電力と直流出力電圧の関係が、より直線的であることがわかる。
【符号の説明】
【0235】
１００、１００Ａ～１００Ｈ、１００Ｊ…コンバータ、２００…副電源、１０…第１整流部、２０Ａ～２０Ｅ、２０Ｇ、２０Ｈ、２０Ｊ…第２整流部、３０、３０Ｆ…平滑回路、４０…全波整流回路、５０…第２平滑回路、１…キャパシタ整流回路、２…インダクタ整流回路、３…ダイオード整流回路、Ｄ１ｐ…第１正側ダイオード、Ｄ１ｎ…第１負側ダイオード、Ｄ２ｐ…第２正側ダイオード、Ｄ２ｎ…第２負側ダイオード、Ｄ３ｐ…第３正側ダイオード、Ｄ３ｎ…第３負側ダイオード、Ｌｐ…正側インダクタ、Ｌｎ…負側インダクタ、Ｌｍ…共通インダクタ、Ｌｉ１～Ｌｉ３…入力側インダクタ、Ｃｓ、Ｃｓ１、Ｃｓ２…平滑用キャパシタ、ＲＬ…負荷、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、ＡＣ１…第１交流ノード、ＡＣ２…第２交流ノード、ＤＣｐ…正ノード、ＤＣｎ…負ノード、Ｎ１…第１中間ノード、Ｎ２…第２中間ノード、Ｎ３…第３中間ノード、Ｎ４…第４中間ノード、Ｎ５…第５中間ノード、Ｎ６…第６中間ノード
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図63】
【図64】
【図65】
【図66】
【図67】
【図68】
【図69】
【図70】
【図71】
【図72】
【図73】
【図74】
【図75】
【図76】
【図77】
【図78】
【図79】
【図80】
【図81】
【図82】
【図83】
【図84】
【図85】
【図86】
