ホーム > 特許ランキング > ラピステクノロジー株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024084539
(43)【公開日】2024-06-25
(54)【発明の名称】発振回路
(51)【国際特許分類】
H03K 3/354 20060101AFI20240618BHJP
H03K 3/03 20060101ALI20240618BHJP
【ＦＩ】
H03K3/354 C
H03K3/03
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2022198863
(22)【出願日】2022-12-13
(71)【出願人】
【識別番号】320012037
【氏名又は名称】ラピステクノロジー株式会社
(74)【代理人】
【識別番号】110001519
【氏名又は名称】弁理士法人太陽国際特許事務所
(72)【発明者】
【氏名】佐々木 征一郎
【テーマコード（参考）】
5J300
【Ｆターム（参考）】
5J300AA01
5J300LL02
(57)【要約】 （修正有）
【課題】発振回路の発振周波数の温度特性を簡便な手段で調整可能とする。
【解決手段】発振回路１０は、閾値電圧の温度特性が調整可能に構成されている第１のインバータ１１と、第１のインバータ１１の出力信号が入力される第２のインバータ１２と、第２のインバータ１２の出力信号が入力される第３のインバータ１３と、抵抗素子Ｒｒｅｆと、キャパシタＣｒｅｆ＿１と、を含む。抵抗素子Ｒｒｅｆは、一端が第３のインバータ１３の出力端に接続され、他端が第１のインバータ１１の入力端に接続される。キャパシタＣｒｅｆ＿１は、一端が第２のインバータ１２の出力端接続され、他端が第１のインバータ１１の入力端に接続される。
【選択図】図１
【解決手段】発振回路１０は、閾値電圧の温度特性が調整可能に構成されている第１のインバータ１１と、第１のインバータ１１の出力信号が入力される第２のインバータ１２と、第２のインバータ１２の出力信号が入力される第３のインバータ１３と、抵抗素子Ｒｒｅｆと、キャパシタＣｒｅｆ＿１と、を含む。抵抗素子Ｒｒｅｆは、一端が第３のインバータ１３の出力端に接続され、他端が第１のインバータ１１の入力端に接続される。キャパシタＣｒｅｆ＿１は、一端が第２のインバータ１２の出力端接続され、他端が第１のインバータ１１の入力端に接続される。
【選択図】図１
【特許請求の範囲】
【請求項1】
閾値電圧の温度特性が調整可能に構成されている第１のインバータと、
前記第１のインバータの入力端及び出力端にそれぞれ電気的に接続された抵抗素子及びキャパシタと、
を含む発振回路。
前記第１のインバータの入力端及び出力端にそれぞれ電気的に接続された抵抗素子及びキャパシタと、
を含む発振回路。
【請求項2】
前記第１のインバータの出力信号が入力される第２のインバータと、
前記第２のインバータの出力信号が入力される第３のインバータと、
を更に含み、
前記抵抗素子は、一端が前記第３のインバータの出力端に接続され、他端が前記第１のインバータの入力端に接続され、
前記キャパシタは、一端が前記第２のインバータの出力端に接続され、他端が前記第１のインバータの入力端に接続されている
請求項１に記載の発振回路。
前記第２のインバータの出力信号が入力される第３のインバータと、
を更に含み、
前記抵抗素子は、一端が前記第３のインバータの出力端に接続され、他端が前記第１のインバータの入力端に接続され、
前記キャパシタは、一端が前記第２のインバータの出力端に接続され、他端が前記第１のインバータの入力端に接続されている
請求項１に記載の発振回路。
【請求項3】
前記第１のインバータの閾値電圧の温度特性を調整するための制御信号が入力される制御端子を有する
請求項１に記載の発振回路。
請求項１に記載の発振回路。
【請求項4】
前記第１のインバータの閾値電圧の温度特性を調整するための少なくとも１つの可変抵抗素子を含み、
前記可変抵抗素子の抵抗値は、制御信号によって設定可能である
請求項１に記載の発振回路。
前記可変抵抗素子の抵抗値は、制御信号によって設定可能である
請求項１に記載の発振回路。
【請求項5】
前記第１のインバータは、Ｐチャネル型のトランジスタ及びＮチャネル型のトランジスタを含むＣＭＯＳ回路を含み、
前記可変抵抗素子は、前記Ｐチャネル型のトランジスタのソース及び前記Ｎチャネル型のトランジスタのドレインの少なくとも一方に接続されている
請求項４に記載の発振回路。
前記可変抵抗素子は、前記Ｐチャネル型のトランジスタのソース及び前記Ｎチャネル型のトランジスタのドレインの少なくとも一方に接続されている
請求項４に記載の発振回路。
【請求項6】
前記第１のインバータのバイアス電流を供給する少なくとも１つの電流源を含み、
前記バイアス電流の温度特性は、制御信号によって調整可能である
請求項１に記載の発振回路。
前記バイアス電流の温度特性は、制御信号によって調整可能である
請求項１に記載の発振回路。
【請求項7】
前記第１のインバータは、Ｐチャネル型のトランジスタ及びＮチャネル型のトランジスタを含むＣＭＯＳ回路を含み、
Ｐチャネル型のトランジスタ及びＮチャネル型のトランジスの少なくとも一方の駆動能力は、制御信号によって設定可能である
請求項１に記載の発振回路。
Ｐチャネル型のトランジスタ及びＮチャネル型のトランジスの少なくとも一方の駆動能力は、制御信号によって設定可能である
請求項１に記載の発振回路。
【発明の詳細な説明】
【技術分野】
【0001】
開示の技術は、発振回路に関する。
【背景技術】
【0002】
発振回路に関する技術として、以下の技術が知られている。例えば、特許文献１には、温度変化に対して互いに相反した特性を有する電流源と負荷を利用して温度変化に対して安定した電圧レベルの基準信号を得て、この基準信号の電流ファンアウト能力を増大させて駆動電源を生成する駆動電源回路手段と、各々が駆動電源回路手段から駆動電源の供給を受けて駆動される直列連結された多数個のインバータ回路と、出力端に連結された最先頭インバータの出力端と最後方インバータの入力端との間に挿入されて閉ループを形成する可変抵抗および、最後方インバータの入力端と可変抵抗の接続ノードと最先頭インバータの入力端との間に挿入されるキャパシタを有するＲＣ回路とを含んで、可変抵抗は外部から供給される抵抗値データに応じてその大きさが可変的に設定され、温度変化に対して互いに相反した特性を有する抵抗要素を所定の比率で組合せて構成され、出力端にはＲＣ回路の時定数によって定まる周波数により発振する発振信号が表れるＲＣ発振回路手段とを具備することを特徴とするマイクロパワーＲＣ発振器が記載されている。
【0003】
特許文献２には、温度依存性が低減された電圧を出力するバンドギャップ回路と、発振周波数を一定にする必要がある場合には抵抗値が第１の設定値に変更されると共に、発振周波数を一定にする必要が無い場合には抵抗値が第１の設定値より高い第２の設定値に変更される第１の可変抵抗を備え、バンドギャップ回路から出力された電圧を、当該電圧を第１の可変抵抗の抵抗値で割って得られる電流に変換し、変換された電流と同じ電流量のバイアス電流を出力する電圧－電流変換回路と、抵抗値を変更可能な第２の可変抵抗、容量、及び入力電圧と予め定めた基準電圧を比較し比較結果に応じて出力電圧を切り替える比較部を備え、比較部の応答速度が電圧－電流変換回路から入力されたバイアス電流の電流量に応じて制御されて、第２の可変抵抗の抵抗値と容量の容量値とバイアス電流の電流量とで定まる発振周波数で発振するＣＲ発振回路と、を備える発振回路。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２００２－３３６４４号公報
【特許文献2】特許第５８８２６０６号
【発明の概要】
【発明が解決しようとする課題】
【0005】
直列接続された複数のインバータ、抵抗素子及びキャパシタを含んで構成される発振回路の発振周波数の温度特性は抵抗素子及びキャパシタの温度特性に依存する。一般的なキャパシタの温度特性はフラットであるのに対して、抵抗素子の温度特性は使用温度範囲内(例えば－４０～１２０℃)で数％程度変動する。抵抗素子の温度特性が、発振周波数の温度特性にそのまま反映されると、発振周波数は、使用温度範囲内で数％程度変動することになる。したがって、この種の発振回路は、発振周波数の温度特性に対する要求が厳しい用途（例えば通信用途）での使用には適さないものとなっていた。
【0006】
開示の技術は、上記の点に鑑みてなされたものであり、発振回路の発振周波数の温度特性を簡便な手段で調整可能とすることを目的とする。
【課題を解決するための手段】
【0007】
開示の技術に係る発振回路は、閾値電圧の温度特性が調整可能に構成されている第１のインバータと、前記第１のインバータの入力端及び出力端にそれぞれ電気的に接続された抵抗素子及びキャパシタと、を含む。
【発明の効果】
【0008】
開示の技術によれば、発振回路の発振周波数の温度特性を簡便な手段で調整することが可能となる。
【図面の簡単な説明】
【0009】
【図1】開示の技術の実施形態に係る発振回路の構成の一例を示す回路図である。
【図2】開示の技術の実施形態に係るインバータ周辺の詳細な構成の一例を示す図である。
【図3】開示の技術の実施形態に係る発振回路の動作時における各部の信号波形の一例を示すタイムチャートである。
【図4】シート抵抗値５００Ω／□のＰ＋ポリシリコンの温度特性の一例を示すグラフである。
【図5】インバータの閾値電圧比率と、発振周波数変動率との関係の一例を示すグラフである。
【図6】発振回路１０のノードｎ１における信号の波形の一例を示す図である。
【図7】抵抗素子Ｒｖｄｄと抵抗素子Ｒｖｓｓの抵抗比（Ｒｖｄｄ：Ｒｖｓｓ）を１０：１にした場合のインバータの閾値電圧の温度特性の一例を示すグラフである。
【図8】発振周波数の温度特性のシミュレーション結果を示すグラフである。
【図9】開示の技術の実施形態に係るインバータの閾値電圧の温度特性を調整する手段のバリエーションを示す図である。
【図10】開示の技術の実施形態に係るＮ－ＭＯＳの駆動能力が調整可能とされたインバータの構成の一例を示す図である。
【発明を実施するための形態】
【0010】
以下、開示の技術の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与している。
【0011】
図１は、開示の技術の実施形態に係る発振回路１０の構成の一例を示す回路図である。発振回路１０は、半導体チップ上に設けられた集積回路であり、複数のインバータ１１、１２、１３、１７、複数のバッファ回路１４、１５、分周回路１６、Ｐチャネル型のＭＯＳＦＥＴ（以下、Ｐ－ＭＯＳと表記する）１８、Ｎチャネル型のＭＯＳＦＥＴ（以下、Ｎ－ＭＯＳと表記する）１９、抵抗素子Ｒｖｄｄ、Ｒｖｓｓ、Ｒｒｅｆ及びキャパシタＣｒｅｆ＿１、Ｃｒｅｆ＿２を含んで構成されている。
【0012】
インバータ１１、バッファ回路１４、インバータ１２及びインバータ１３は、この順で直列接続されている。すなわち、インバータ１１の出力端はバッファ回路１４の入力端に接続され、バッファ回路１４の出力端はインバータ１２の入力端に接続されている。インバータ１２の出力端はインバータ１３の入力端に接続されている。すなわち、インバータ１１の出力信号がバッファ回路１４を介してインバータ１２に入力され、インバータ１２の出力信号がインバータ１３に入力される。なお、インバータ１１は、開示の技術における「第１のインバータ」の一例である。インバータ１２は、開示の技術における「第２のインバータ」の一例である。インバータ１３は、開示の技術における「第３のインバータ」の一例である。
【0013】
インバータ１２の出力端はキャパシタＣｒｅｆ＿１の一端に接続され、キャパシタＣｒｅｆ＿１の他端はインバータ１１の入力端に接続されている。インバータ１３の出力端は抵抗素子Ｒｒｅｆの一端に接続され、抵抗素子Ｒｒｅｆの他端はインバータ１１の入力端に接続されている。抵抗素子Ｒｒｅｆは、可変抵抗素子であり、制御端子２３に供給されるトリミング信号ｆ＿ｔｒｉｍによって抵抗値を設定することが可能である。抵抗素子Ｒｒｅｆの抵抗値を調整することで、発振回路１０の発振周波数を調整することができる。
【0014】
キャパシタＣｒｅｆ＿２は、一端がインバータ１１の入力端のノードｎ１に接続され、他端がグランドラインに接続されている。キャパシタＣｒｅｆ＿２は、キャパシタＣｒｅｆ＿１と共に時定数を定めるとともに、ノードｎ１の電位を電源ラインの電位ＶＤＤとグランドラインの電位ＶＳＳの中間の電位に維持する役割を担う。
【0015】
抵抗素子Ｒｖｄｄの一端は電源ラインに接続され、他端はインバータ１１に接続されている。抵抗素子Ｒｖｓｓは一端がインバータ１１に接続され、他端がＮ－ＭＯＳ１９のドレインに接続されている。抵抗素子Ｒｖｓｓは、可変抵抗素子であり、制御端子２２を介して供給されるトリミング信号ｔｃ＿ｔｒｉｍによって抵抗値を設定することが可能である。トリミング信号ｔｃ＿ｔｒｉｍは、開示の技術における「制御信号」の一例である。Ｎ－ＭＯＳ１９はソースがグランドラインに接続され、ゲートがイネーブル端子２１に接続されている。Ｎ－ＭＯＳ１９は、イネーブル端子２１にハイレベルのイネーブル信号ｅｎが供給されることでオン状態となり、発振回路１０が有効化される。
【0016】
Ｐ－ＭＯＳ１８は、ソースが電源ラインに接続され、ドレインがインバータ１１の出力端に接続され、ゲートがイネーブル端子２１に接続されている。Ｐ－ＭＯＳ１８は、イネーブル端子２１を介してハイレベルのイネーブル信号ｅｎが供給されることでオフ状態となり、発振回路１０が有効化される。トリミング信号ｔｃ＿ｔｒｉｍ、ｆ＿ｔｒｉｍ及びイネーブル信号ｅｎは、それぞれ、発振回路１０が形成された半導体チップの外部から供給される。なおトリミング信号ｔｃ＿ｔｒｉｍ、ｆ＿ｔｒｉｍ及びイネーブル信号ｅｎは、半導体チップ内に形成された回路において生成されてもよい。
【0017】
バッファ回路１４の出力端は、バッファ回路１５の入力端にも接続されている。バッファ回路１５の出力端は分周回路１６の入力端に接続され、分周回路１６の出力端はインバータ１７の入力端に接続されている。インバータ１７の出力端は、出力端子２４に接続されている。インバータ１１の出力信号は、バッファ回路１４、１５を介して分周回路１６に入力され、周波数が１／２にされた後、インバータ１７によって反転される。インバータ１７の出力信号は、発振出力信号ｃｋｏとして出力端子２４から出力される。
【0018】
図２は、インバータ１１周辺の詳細な構成の一例を示す図である。インバータ１１は、Ｐ－ＭＯＳ３１及びＮ－ＭＯＳ３２を含むＣＭＯＳ回路によって構成されている。抵抗素子Ｒｖｄｄは、一端が電源ラインに接続され、他端がＰ－ＭＯＳ３１のソースに接続されている。可変抵抗素子である抵抗素子Ｒｖｓｓは、一端がそれぞれＮ－ＭＯＳ３２のソースに接続された複数の抵抗素子３３Ａ、３３Ｂ、３３Ｃ及び３３Ｄを含んで構成されている。抵抗素子３３Ａ～３３Ｄの他端は、それぞれＮ－ＭＯＳ３４Ａ、３４Ｂ、３４Ｃ及び３４Ｄのドレインに接続されている。Ｎ－ＭＯＳ３４Ａ～３４Ｄは、ゲートがデコーダ３６に接続され、ソースがＮ－ＭＯＳ３５のドレインに接続されている。Ｎ－ＭＯＳ３４Ａ～３４Ｄは、デコーダ３６から供給されるデコード信号によって選択的にオン状態とされる。Ｎ－ＭＯＳ３４Ａ～３４Ｄがオン状態となることで、対応する抵抗素子３３Ａ～３３Ｄが有効化される。Ｎ－ＭＯＳ３４Ａ～３４Ｄを選択的にオン状態とすることで、抵抗素子Ｒｖｄｄの抵抗値を設定することが可能である。
【0019】
レジスタ３７には、制御端子２２を介して供給されるトリミング信号ｔｃ＿ｔｒｉｍによって示される抵抗設定値が格納される。デコーダ３６はレジスタ３７に格納された抵抗設定値に応じたデコード信号をＮ－ＭＯＳ３４Ａ～３４Ｄに供給する。
【0020】
図３は、発振回路１０の動作時における各部の信号波形の一例を示すタイムチャートである。図３には、イネーブル信号ｅｎ、発振出力信号ｃｋｏ、インバータ１１の入力端のノードｎ１における信号ｉｎ、インバータ１２の出力端のノードｎ２における信号ｃ＿ｄｒｉｖｅ、インバータ１３の出力端のノードｎ３における信号ｒ＿ｄｒｉｖｅが示されている。発振回路１０の出力端子２４からは、一定の周波数の発振出力信号ｃｋｏが出力される。信号ｃ＿ｄｒｉｖｅ及びｒ＿ｄｒｉｖｅは、論理レベルが互いに逆であり、これらの信号の周波数は、発振出力信号ｃｋｏの周波数の２倍である。
【0021】
発振回路１０の発振周波数は、キャパシタＣｒｅｆ＿１のキャパシタンス及び抵抗素子Ｒｒｅｆの抵抗値に依存する。したがって、発振周波数の温度特性は、抵抗素子Ｒｒｅｆ及びキャパシタＣｒｅｆ＿１の温度特性に依存する。キャパシタＣｒｅｆ＿１の温度特性は、概ねフラットであるのに対して、抵抗素子Ｒｒｅｆの温度特性は、使用温度範囲内(例えば－４０℃～１２０℃)で数％程度変動する。なおキャパシタＣｒｅｆ＿１の温度特性はフラットではなく、多少の傾きを有していても構わない。
【0022】
図４は、抵抗素子Ｒｒｅｆを構成する、シート抵抗値５００Ω／□のＰ＋ポリシリコンの温度特性の一例を示すグラフである。図４において実線は抵抗素子Ｒｒｅｆの抵抗値Ｒの温度特性であり、点線は抵抗値の逆数１／Ｒの温度特性である。図４に示すグラフにおいて、抵抗変化率は、２５℃のときの値を基準としている。抵抗素子Ｒｒｅｆの温度特性が、発振回路１０の発振周波数の温度特性にそのまま反映されると、発振周波数は、使用温度範囲内(例えば－４０℃～１２０℃)で数％程度変動することになる。したがって、この種の発振回路は、発振周波数の温度特性に対する要求が厳しい用途（例えば通信用途）での使用には適さないものとなっていた。
【0023】
本実施形態に係る発振回路１０によれば、可変抵抗素子である抵抗素子Ｒｖｓｓの抵抗値の調整によりインバータ１１の閾値電圧Ｖｔｈの温度特性は調整可能である。したがって発振回路１０の発振周波数の温度特性を決定付ける抵抗素子Ｒｒｅｆの温度特性を、インバータ１１の閾値電圧Ｖｔｈの温度特性によってキャンセルすることにより、発振回路１０の発振周波数の温度特性をフラットに近づけることができる。以下において、インバータ１１の閾値電圧Ｖｔｈの温度特性の調整について詳細に説明する。
【0024】
発振回路１０の発振周波数は、インバータ１１の閾値電圧Ｖｔｈに応じて変化する。図５は、インバータの閾値電圧比率と、発振周波数変動率との関係の一例を示すグラフである。閾値電圧比率とは、インバータ１１の閾値電圧Ｖｔｈを電源ラインの電位ＶＤＤに対する割合で表したものである。例えば。閾値電圧比率５０％とは、インバータ１１の閾値電圧Ｖｔｈが０．５ＶＤＤであることを意味する。発振周波数変動率とは、閾値電圧比率５０％における発振周波数を基準とした発振周波数の変動率である。発振回路１０の発振周波数は、閾値電圧比率が５０％のときに最も高くなり、閾値電圧比率５０％からの乖離が大きくなる程低くなる。例えば、Ｖｔｈ＝０．６７ＶＤＤである場合、発振回路１０の発振周波数は、Ｖｔｈ＝０．５ＶＤＤの場合と比較して７％程度低くなる。
【0025】
図６は、発振回路１０のノードｎ１における信号ｉｎの波形の一例を示す図である。図６において、点線はＶｔｈ＝０．５ＶＤＤの場合であり、実線はＶｔｈ＝０．６７ＶＤＤの場合である。Ｖｔｈ＝０．６７ＶＤＤの場合、Ｖｔｈ＝０．５ＶＤＤの場合と比較して、ノードｎ１の電位が変曲点Ｖ０ｒから変曲点Ｖ１ｒに上昇するまでの上昇時間Ｔｒｉｓｅは増加し、変曲点Ｖ０ｆから変曲点Ｖ１ｆに降下するまでの降下時間Ｔｆａｌｌは減少する。
【0026】
Ｖｔｈ＝０．６７ＶＤＤの場合の発振周波数変動率の計算結果を以下に示す。ここで、Ｔ１は、Ｖｔｈ＝０．７５Ｖの場合の発振周期であり、Ｔ２は、Ｖｔｈ＝１．００Ｖの場合の発振周期である。
【数1】
【0027】
抵抗素子Ｒｖｄｄと抵抗素子Ｒｖｓｓの抵抗値がインバータ１１の駆動能力に対して十分に大きい場合、インバータ１１の閾値電圧Ｖｔｈの温度特性は、抵抗素子Ｒｖｄｄと抵抗素子Ｒｖｓｓの比率に依存する。例えば、抵抗素子Ｒｖｓｓの抵抗値を抵抗素子Ｒｖｄｄよりも小さくすることで、インバータ１１のグランド側の駆動能力に対するＮ－ＭＯＳ３２（図２参照）の寄与度が大きくなるため、インバータ１１の閾値電圧Ｖｔｈは、負の温度特性を持つ。図７は、抵抗素子Ｒｖｄｄと抵抗素子Ｒｖｓｓの抵抗比（Ｒｖｄｄ：Ｒｖｓｓ）を１０：１にした場合のインバータ１１の閾値電圧Ｖｔｈの温度特性の一例を示すグラフである。
【0028】
インバータ１１の閾値電圧Ｖｔｈの温度特性は、可変抵抗素子である抵抗素子Ｒｖｓｓの抵抗値を変化させ、抵抗素子Ｒｖｄｄと抵抗素子Ｒｖｓｓの抵抗比を変化させることによって調整可能である。発振回路１０の発振周波数の温度特性を決定付ける抵抗素子Ｒｒｅｆの温度特性をキャンセルするように、インバータ１１の閾値電圧Ｖｔｈの温度特性を調整することで、発振回路１０の発振周波数の温度特性をフラットに近づけることができる。
【0029】
図８上段は、抵抗素子Ｒｖｓｓに対する抵抗素子Ｒｖｄｄの抵抗値の比率を変化させた場合の発振回路１０の発振周波数の温度特性のシミュレーション結果を示すグラフである。図８において、例えば「Ｒｖｄｄ×０．１」は、Ｒｖｄｄ：Ｒｖｓｓ＝１：１０を意味し、「Ｒｖｄｄ×１」は、Ｒｖｄｄ：Ｒｖｓｓ＝１：１を意味する。図８下段は、抵抗素子Ｒｖｄｄに対する抵抗素子Ｒｖｓｓの抵抗値の比率を変化させた場合の発振回路１０の発振周波数の温度特性のシミュレーション結果を示すグラフである。図８において、例えば「Ｒｖｓｓ×０．１」は、Ｒｖｄｄ：Ｒｖｓｓ＝１０：１を意味し、「Ｒｖｓｓ×１」は、Ｒｖｄｄ：Ｒｖｓｓ＝１：１を意味する。抵抗素子Ｒｖｓｓに対する抵抗素子Ｒｖｄｄの抵抗値の比率を小さくするにつれて、また、抵抗素子Ｒｖｄｄに対する抵抗素子Ｒｖｓｓの抵抗値の比率を小さくするにつれて、発振周波数の温度特性がフラットに近づいていく傾向がある。
【0030】
例えば、抵抗素子Ｒｖｓｓの抵抗値を調整してＲｖｄｄ：Ｒｖｓｓ＝１０：１とすることで、インバータ１１のグランド側のドライブ能力に対するＮ－ＭＯＳの寄与度が大きくなるため、インバータ１１の閾値電圧Ｖｔｈが負の温特を持つ。この場合、図７によれば、－４０℃における閾値電圧Ｖｔｈ（０．７５Ｖ）は、ＶＤＤ（１．５Ｖ）の約５０％であり、１２０℃における閾値電圧Ｖｔｈ（０．６３Ｖ）はＶＤＤ（１．５Ｖ）の約４２％である。この温度変化による閾値電圧Ｖｔｈの変化を図５に示すグラフを用いて発振周波数変化に換算すると、約－２％である。すなわち、抵抗素子Ｒｖｓｓの抵抗値を調整してＲｖｄｄ：Ｒｖｓｓ＝１０：１とすることで、発振回路１０の発振周波数に約－２％の温度特性を持たせることができる
【0031】
一方、抵抗素子Ｒｒｅｆの抵抗値は、－４０℃から１２０℃までの温度変化に対して約＋２％変化する。Ｒｖｄｄ：Ｒｖｓｓ＝１０：１とすることで、抵抗素子Ｒｒｅｆの温度特性が、インバータ１１の閾値電圧Ｖｔｈの温度特性によってキャンセルされ、発振回路１０の発振周波数の温度特性がフラットになる。このように、本実施形態に係る発振回路１０によれば、抵抗素子Ｒｖｓｓの抵抗値の調整によって、発振周波数の温度特性をフラットに近づけることができる。
【0032】
発振回路１０を構成する回路素子の製造ばらつきに起因して、発振回路１０の発振周波数の温度特性がフラットになる抵抗比（Ｒｖｄｄ：Ｒｖｓｓ）は、発振回路１０の個体毎に異なる。したがって、発振回路１０の発振周波数の温度特性をフラットにするための抵抗素子Ｒｖｓｓの抵抗値の調整は、発振回路１０の個体毎に行うことが好ましい。抵抗素子Ｒｖｓｓの抵抗値の調整を、例えば以下のように行ってもよい。
【0033】
発振回路１０の使用温度範囲内において、発振周波数の測定点を複数定める。例えば、使用温度範囲が－４０℃～１２０℃である場合、測定点は、例えば－４０℃、２５℃、８５℃の３点であってもよい。各測定点において、トリミング信号ｔｃ＿ｔｒｉｍによって抵抗素子Ｒｖｓｓの抵抗値を変化させながら発振回路１０の発振周波数を測定する。複数の測定点における発振周波数の差分が最も小さくなる（すなわち、発振周波数の温度特性が最もフラットとなる）抵抗素子Ｒｖｓｓの抵抗値を抵抗設定値として定め、その抵抗設定値をレジスタ３７に格納する。以降、当該発振回路１０において、抵抗素子Ｒｖｓｓの抵抗値はレジスタ３７に格納された抵抗設定値に設定される。
【0034】
以上のように、開示の技術に係る発振回路１０は、インバータ１１と、インバータ１１の出力信号が入力されるインバータ１２と、インバータ１２の出力信号が入力されるインバータ１３と、を有する。発振回路１０は、一端がインバータ１３の出力端に接続され、他端がインバータ１１の入力端に接続された抵抗素子Ｒｒｅｆと、一端がインバータ１２の出力端に接続され、他端がインバータ１１の入力端に接続されたキャパシタＣｒｅｆ＿１を有する。発振回路１０において、インバータ１１の閾値電圧Ｖｔｈの温度特性は、調整可能に構成されている。本実施形態に係る発振回路１０によれば、インバータ１１の閾値電圧Ｖｔｈの温度特性によって、発振回路１０における発振周波数の温度特性を調整することが可能である。インバータ１１の閾値電圧Ｖｔｈの温度特性の調整は、抵抗素子Ｒｖｓｓの抵抗値の調整によって行うことが可能である。すなわち、本実施形態に係る発振回路１０によれば、発振回路１０の発振周波数の温度特性を簡便な手段で調整することが可能となる。
【0035】
以上の説明では、インバータ１１の閾値電圧Ｖｔｈの温度特性を、抵抗素子Ｒｖｓｓの抵抗値によって調整する場合を例示したが、開示の技術はこの態様に限定されない。図９は、インバータ１１の閾値電圧Ｖｔｈの温度特性を調整する手段のバリエーションを示す図である。図９（ａ）～（ｃ）に示すように、抵抗素子Ｒｖｄｄ及びＲｖｓｓの少なくとも一方の抵抗値によってインバータ１１の閾値電圧Ｖｔｈの温度特性を調整してもよい。図９（ｄ）及び（ｅ）に示すように、発振回路１０は、抵抗値が可変である抵抗素子Ｒｖｄｄ及びＲｖｓｓのうちの一方のみを有していてもよい。
【0036】
また、図９（ｆ）～（ｈ）に示すように、インバータ１１に流れる電流を制御する電流源４０によってインバータ１１の閾値電圧Ｖｔｈの温度特性を調整してもよい。インバータ１１の閾値電圧Ｖｔｈは、電流源４０から供給されるバイアス電流の電流値に依存する。したがって、このバイアス電流の電流値の温度特性を変えることによってインバータ１１の閾値電圧Ｖｔｈの温度特性を変えることが可能である。電流源４０は、電源ライン側及びグランドライン側の少なくとも一方に設けられる。
【0037】
電流源４０は、例えば、温度依存性が調整された出力電圧を出力するバンドギャップ回路（図示せず）と、可変抵抗素子（図示せず）を備え、バンドギャップ回路から出力された電圧を可変抵抗素子の抵抗値に応じた電流に変換し、変換された電流をバイアス電流として出力するものであってもよい。電流源４０は、例えば特許第５８８２６０６号に記載の電圧－電流変換回路に相当するものであってもよい。バイアス電流の温度特性は、可変抵抗素子の抵抗値によって調整することが可能である。したがって、外部から供給される制御信号によって可変抵抗素子の抵抗値を調整することで、バイアス電流の温度特性を調整することが可能である。
【0038】
また、図９（ｉ）～（ｋ）に示すように、インバータ１１を構成するＰ－ＭＯＳ３１及びＮ－ＭＯＳ３２の駆動能力によってインバータ１１の閾値電圧Ｖｔｈの温度特性を調整してもよい。Ｐ－ＭＯＳ３１及びＮ－ＭＯＳ３２の駆動能力のバランスを変えることによってインバータ１１の閾値電圧Ｖｔｈの温度特性を変えることが可能である。図１０は、Ｎ－ＭＯＳ３２の駆動能力が調整可能とされたインバータ１１Ａの構成の一例を示す図である。インバータ１１Ａにおいて、Ｎ－ＭＯＳ３２は、複数のＮ－ＭＯＳ３２Ａ、３２Ｂ、３２Ｃ及び３２Ｄを含んで構成されている。Ｎ－ＭＯＳ３２Ａ～３２Ｄには、それぞれＮ－ＭＯＳ３８Ａ、３８Ｂ、３８Ｃ及び３８Ｄが直列接続されている。Ｎ－ＭＯＳ３８Ａ～３８Ｄは、デコーダ３６から供給されるデコード信号によって選択的にオン状態とされる。Ｎ－ＭＯＳ３８Ａ～３８Ｄがオン状態となることで、対応するＮ－ＭＯＳ３２Ａ～３２Ｄが有効化される。Ｎ－ＭＯＳ３２Ａ～３２Ｄのうち有効化されたものは互いに並列に接続される。Ｎ－ＭＯＳ３２Ａ～３２Ｄのうち、有効化されるものの数が多くなる程、Ｎ－ＭＯＳ３２の駆動能力が高くなる。発振回路１０の発振周波数の温度特性をフラットになるように、Ｎ－ＭＯＳ３２Ａ～３２Ｄのうち、有効化されるものが定められる。
上記の実施形態に関し、更に以下の付記を開示する。
上記の実施形態に関し、更に以下の付記を開示する。
【0039】
（付記１）
閾値電圧の温度特性が調整可能に構成されている第１のインバータと、
前記第１のインバータの入力端及び出力端にそれぞれ電気的に接続された抵抗素子及びキャパシタと、
を含む発振回路。
閾値電圧の温度特性が調整可能に構成されている第１のインバータと、
前記第１のインバータの入力端及び出力端にそれぞれ電気的に接続された抵抗素子及びキャパシタと、
を含む発振回路。
【0040】
（付記２）
前記第１のインバータの出力信号が入力される第２のインバータと、
前記第２のインバータの出力信号が入力される第３のインバータと、
を更に含み、
前記抵抗素子は、一端が前記第３のインバータの出力端に接続され、他端が前記第１のインバータの入力端に接続され、
前記キャパシタは、一端が前記第２のインバータの出力端に接続され、他端が前記第１のインバータの入力端に接続されている、
付記１に記載の発振回路。
前記第１のインバータの出力信号が入力される第２のインバータと、
前記第２のインバータの出力信号が入力される第３のインバータと、
を更に含み、
前記抵抗素子は、一端が前記第３のインバータの出力端に接続され、他端が前記第１のインバータの入力端に接続され、
前記キャパシタは、一端が前記第２のインバータの出力端に接続され、他端が前記第１のインバータの入力端に接続されている、
付記１に記載の発振回路。
【0041】
（付記３）
前記第１のインバータの閾値電圧の温度特性を調整するための制御信号が入力される制御端子を有する
請求項１又は付記２に記載の発振回路。
前記第１のインバータの閾値電圧の温度特性を調整するための制御信号が入力される制御端子を有する
請求項１又は付記２に記載の発振回路。
【0042】
（付記４）
前記第１のインバータの閾値電圧の温度特性を調整するための少なくとも１つの可変抵抗素子を含み、
前記可変抵抗素子の抵抗値は、制御信号によって設定可能である
付記１から付記３のいずれか１つに記載の発振回路。
前記第１のインバータの閾値電圧の温度特性を調整するための少なくとも１つの可変抵抗素子を含み、
前記可変抵抗素子の抵抗値は、制御信号によって設定可能である
付記１から付記３のいずれか１つに記載の発振回路。
【0043】
（付記５）
前記第１のインバータは、Ｐチャネル型のトランジスタ及びＮチャネル型のトランジスタを含むＣＭＯＳ回路を含み、
前記可変抵抗素子は、前記Ｐチャネル型のトランジスタのソース及び前記Ｎチャネル型のトランジスタのドレインの少なくとも一方に接続されている
付記４に記載の発振回路。
前記第１のインバータは、Ｐチャネル型のトランジスタ及びＮチャネル型のトランジスタを含むＣＭＯＳ回路を含み、
前記可変抵抗素子は、前記Ｐチャネル型のトランジスタのソース及び前記Ｎチャネル型のトランジスタのドレインの少なくとも一方に接続されている
付記４に記載の発振回路。
【0044】
（付記６）
前記第１のインバータのバイアス電流を供給する少なくとも１つの電流源を含み、
前記バイアス電流の温度特性は、制御信号によって調整可能である
付記１から付記３のいずれか１つに記載の発振回路。
前記第１のインバータのバイアス電流を供給する少なくとも１つの電流源を含み、
前記バイアス電流の温度特性は、制御信号によって調整可能である
付記１から付記３のいずれか１つに記載の発振回路。
【0045】
（付記７）
前記第１のインバータは、Ｐチャネル型のトランジスタ及びＮチャネル型のトランジスタを含むＣＭＯＳ回路を含み、
Ｐチャネル型のトランジスタ及びＮチャネル型のトランジスの少なくとも一方の駆動能力は、外部から供給される制御信号によって設定可能である
付記１から付記３のいずれか１つに記載の発振回路。
前記第１のインバータは、Ｐチャネル型のトランジスタ及びＮチャネル型のトランジスタを含むＣＭＯＳ回路を含み、
Ｐチャネル型のトランジスタ及びＮチャネル型のトランジスの少なくとも一方の駆動能力は、外部から供給される制御信号によって設定可能である
付記１から付記３のいずれか１つに記載の発振回路。
【符号の説明】
【0046】
１０ 発振回路
１１、１１Ａ、１２、１３ インバータ
１４、１５ バッファ回路
１６ 分周回路
１７ インバータ
２２、２３ 制御端子
２４ 出力端子
３３Ａ、３３Ｂ、３３Ｃ、３３Ｄ 抵抗素子
３６ デコーダ
３７ レジスタ
４０ 電流源
Ｃｒｅｆ＿１ キャパシタ
Ｒｒｅｆ 抵抗素子
Ｒｖｄｄ 抵抗素子
Ｒｖｓｓ 抵抗素子
１１、１１Ａ、１２、１３ インバータ
１４、１５ バッファ回路
１６ 分周回路
１７ インバータ
２２、２３ 制御端子
２４ 出力端子
３３Ａ、３３Ｂ、３３Ｃ、３３Ｄ 抵抗素子
３６ デコーダ
３７ レジスタ
４０ 電流源
Ｃｒｅｆ＿１ キャパシタ
Ｒｒｅｆ 抵抗素子
Ｒｖｄｄ 抵抗素子
Ｒｖｓｓ 抵抗素子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
