特開 2024-84695 積層セラミックキャパシタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024084695

(43)【公開日】2024-06-25

(54)【発明の名称】積層セラミックキャパシタ

(51)【国際特許分類】

   H01G 4/30 20060101AFI20240618BHJP

【ＦＩ】

H01G4/30 201C

H01G4/30 513

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2023189265

(22)【出願日】2023-11-06

(31)【優先権主張番号】10-2022-0173680

(32)【優先日】2022-12-13

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(72)【発明者】

【氏名】洪 赫辰

(72)【発明者】

【氏名】宋 永訓

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AC05

5E001AC09

5E001AE02

5E001AE03

5E001AF06

5E082AA01

5E082AB03

5E082BC33

5E082EE04

5E082EE23

5E082EE35

5E082FF05

5E082FG04

5E082FG26

5E082FG46

5E082GG10

5E082GG11

5E082GG12

5E082GG28

5E082JJ03

5E082JJ12

5E082JJ13

5E082JJ23

(57)【要約】

【課題】本発明は、電圧の印加による逆圧電（または電歪）現象に対して、さらに堅固であり信頼性も効率的に確保可能な積層セラミックキャパシタを提供する。
【解決手段】本発明の一実施形態による積層セラミックキャパシタは、複数の第１内部電極と複数の第２内部電極が誘電体層を挟んで第１方向に交互に積層された容量領域を含む本体と、複数の第１内部電極と複数の第２内部電極にそれぞれ連結されるように互いに離隔して本体に配置された第１及び第２外部電極とを含み、容量領域は、それぞれ複数の第１内部電極と複数の第２内部電極のうち２個以上において第１方向に重畳して順次開放される第１開放部を１個以上有し、第１開放部のそれぞれが第１方向に重畳して順次開放される内部電極の個数は、複数の第１内部電極と複数の第２内部電極の総個数より少ないことができる。
【選択図】図１ａ

【特許請求の範囲】

【請求項1】

複数の第１内部電極及び複数の第２内部電極が誘電体層を挟んで第１方向に交互に積層された容量領域を含む本体と、
前記複数の第１内部電極及び前記複数の第２内部電極にそれぞれ連結されるように互いに離隔して前記本体に配置された第１外部電極及び第２外部電極と、
を含み、
前記容量領域は、それぞれ前記複数の第１内部電極及び前記複数の第２内部電極のうち２個以上において前記第１方向に重畳して順次開放される第１開放部を１個以上有し、
前記第１開放部のそれぞれが前記第１方向に重畳して順次開放される内部電極の個数は、前記複数の第１内部電極及び前記複数の第２内部電極の総個数より少ない、積層セラミックキャパシタ。

【請求項2】

複数の第１内部電極及び複数の第２内部電極が誘電体層を挟んで第１方向に交互に積層された容量領域を含む本体と、
前記複数の第１内部電極及び前記複数の第２内部電極にそれぞれ連結されるように互いに離隔して前記本体に配置された第１外部電極及び第２外部電極と、
を含み、
前記容量領域は、それぞれ前記複数の第１内部電極及び複数の第２内部電極のうち１個以上において前記第１方向に重畳して順次開放される第１開放部を１個以上有し、
前記第１開放部のそれぞれが前記第１方向に重畳して順次開放される内部電極の個数は、前記複数の第１内部電極及び前記複数の第２内部電極の総個数より少なく、
前記第１開放部のそれぞれの幅は、前記複数の第１内部電極及び前記複数の第２内部電極のそれぞれの幅の０．１％超２０％未満である、積層セラミックキャパシタ。

【請求項3】

前記第１開放部は複数の第１開放部であり、
前記複数の第１開放部のうち少なくとも二つは、前記第１方向に互いに重畳せず前記第１方向に垂直な方向に互いに重畳しない、請求項１または２に記載の積層セラミックキャパシタ。

【請求項4】

前記複数の第１開放部の一部は、前記第１方向に互いに重畳せず前記第１方向に垂直な方向に互いに重畳せず、
前記複数の第１開放部の他の一部は、前記第１方向に互いに重畳せず前記第１方向に垂直な方向に互いに重畳する、請求項３に記載の積層セラミックキャパシタ。

【請求項5】

前記第１開放部は複数の第１開放部であり、
前記複数の第１開放部のうち前記本体の中心にさらに近く配置された第１開放部が前記第１方向に重畳して順次開放される個数は、前記複数の第１開放部のうち前記本体の中心からさらに遠く配置された第１開放部が前記第１方向に重畳して順次開放される個数より多い、請求項１または２に記載の積層セラミックキャパシタ。

【請求項6】

前記容量領域は、それぞれ前記複数の第１内部電極及び前記複数の第２内部電極において前記第１方向に重畳して順次開放される第２開放部を１個以上さらに有し、
前記第２開放部のそれぞれが前記第１方向に重畳して順次開放される個数は、前記複数の第１内部電極及び前記複数の第２内部電極の総個数と同一である、請求項１または２に記載の積層セラミックキャパシタ。

【請求項7】

前記本体は、前記容量領域外の前記複数の第１内部電極または前記容量領域外の前記複数の第２内部電極において前記第１方向に重畳して順次開放される第３開放部を１個以上さらに有する、請求項１または２に記載の積層セラミックキャパシタ。

【請求項8】

前記第１開放部のうち一つの幅は、前記第１開放部のうち一つの内部における第１方向位置によって異なる、請求項１または２に記載の積層セラミックキャパシタ。

【請求項9】

前記誘電体層は強誘電体を含有し、
前記第１開放部のそれぞれが前記第１方向に重畳して順次開放される内部電極によって取り囲まれる空間は、強誘電体を含有する、請求項１または２に記載の積層セラミックキャパシタ。

【請求項10】

前記第１開放部のそれぞれの幅は、５μｍ以上である、請求項１または２に記載の積層セラミックキャパシタ。

【請求項11】

前記第１開放部のそれぞれの幅は、前記複数の第１内部電極及び前記複数の第２内部電極のそれぞれの幅の０．１％超２０％未満である、請求項１に記載の積層セラミックキャパシタ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層セラミックキャパシタに関する。

【背景技術】

【0002】

積層セラミックキャパシタは、小型でありながらも高容量が保障され実装が容易であるという長所により、コンピュータ、ＰＤＡ、携帯電話などの電子機器の部品として広く使用されており、高信頼性、高強度特性を有するため、電気機器（車両含む）の部品としても広く使用されている。

【0003】

積層セラミックキャパシタに使用可能な強誘電体（例：チタン酸バリウム）は圧電性も有することができるため、積層セラミックキャパシタは、電圧の印加による逆圧電（または電歪）現象による内部応力の影響を受けることがあり、内部応力は積層セラミックキャパシタのクラック（ｃｒａｃｋ）を誘発するか耐電圧特性を低下させるおそれがある。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】日本公開特許公報特開２００９－２８３８８０号

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、電圧の印加による逆圧電（または電歪）現象に対して、さらに堅固であり信頼性も効率的に確保可能な積層セラミックキャパシタを提供する。

【課題を解決するための手段】

【0006】

本発明の一実施形態による積層セラミックキャパシタは、複数の第１内部電極及び複数の第２内部電極が誘電体層を挟んで第１方向に交互に積層された容量領域を含む本体と、上記複数の第１内部電極及び上記複数の第２内部電極にそれぞれ連結されるように互いに離隔して上記本体に配置された第１外部電極及び第２外部電極とを含み、上記容量領域は、それぞれ上記複数の第１内部電極及び上記複数の第２内部電極のうち２個以上において上記第１方向に重畳して順次開放される第１開放部を１個以上有し、上記第１開放部のそれぞれが上記第１方向に重畳して順次開放される内部電極の個数は、上記複数の第１内部電極及び上記複数の第２内部電極の総個数より少ないことができる。

【0007】

本発明の一実施形態による積層セラミックキャパシタは、複数の第１内部電極及び複数の第２内部電極が誘電体層を挟んで第１方向に交互に積層された容量領域を含む本体と、上記複数の第１内部電極及び上記複数の第２内部電極にそれぞれ連結されるように互いに離隔して上記本体に配置された第１外部電極及び第２外部電極とを含み、上記容量領域は、それぞれ上記複数の第１内部電極及び上記複数の第２内部電極のうち１個以上において上記第１方向に重畳して順次開放される第１開放部を１個以上有し、上記第１開放部のそれぞれが上記第１方向に重畳して順次開放される内部電極の個数は、上記複数の第１内部電極及び上記複数の第２内部電極の総個数より少なく、上記第１開放部のそれぞれの幅は、上記複数の第１内部電極及び上記複数の第２内部電極のそれぞれの幅の０．１％超２０％未満であることができる。

【発明の効果】

【0008】

本発明の一実施形態による積層セラミックキャパシタは、電圧の印加による逆圧電（または電歪）現象に対して、さらに堅固であり信頼性も効率的に確保することができる。

【図面の簡単な説明】

【0009】

【図1a】本発明の一実施形態による積層セラミックキャパシタを示した斜視図である。

【図1b】本発明の一実施形態による積層セラミックキャパシタに第２及び第３開放部がさらに加えられた構造を示した斜視図である。

【図1c】本発明の一実施形態による積層セラミックキャパシタの複数の第１開放部の多様な形態を例示した斜視図である。

【図1d】本発明の一実施形態による積層セラミックキャパシタの本体の中心に近いほど複数の第１開放部がさらに集中的に配置された構造を例示した斜視図である。

【図2】図１ａのＡ－Ａ’線に沿った断面図である。

【図3a】図１ａのＢ－Ｂ’線に沿った断面図である。

【図3b】本発明の一実施形態による積層セラミックキャパシタの外部電極の具体的形態を例示した断面図である。

【図4a】本発明の一実施形態による積層セラミックキャパシタの第１開放部の具体的形態を例示した平面図である。

【図4b】本発明の一実施形態による積層セラミックキャパシタの複数の第１、第２及び第３開放部の具体的配置を例示した平面図である。

【発明を実施するための形態】

【0010】

本発明の実施形態は、様々な異なる形態に変形されることができ、本発明の範囲が以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は、当業界で平均的な知識を有する者に本発明をさらに完全に説明するために提供されるものである。よって、図面における要素の形状及び大きさなどは、より明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。

【0011】

そして、図面において本発明を明確に説明するために、説明と関係のない部分は省略し、様々な層及び領域を明確に表現するために厚さを拡大して示し、同一の思想の範囲内の機能が同一の構成要素は、同一の参照符号を用いて説明する。

【0012】

明細書全体において、ある部分がある構成要素を「含む」というとき、これは特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

【0013】

本発明の実施形態を明確に説明するために六面体の方向を定義すると、図面上で示されたＬ、Ｗ及びＴは、それぞれ長さ方向、幅方向及び厚さ方向を示す。ここで、厚さ方向は、誘電体層が積層される積層方向（または第１方向）と同一の概念で使用されることができる。

【0014】

図１ａ、図２及び図３ａを参照すると、本発明の一実施形態による積層セラミックキャパシタ１００ａは、本体１１０、第１外部電極１３１及び第２外部電極１３２を含むことができる。

【0015】

本体１１０は、複数の第１内部電極１２１と複数の第２内部電極１２２が誘電体層１１１を挟んで第１方向（例：Ｔ方向）に交互に積層された容量領域を含むことができる。

【0016】

例えば、本体１１０は、容量領域の焼成によりセラミック本体で構成されることができる。ここで、本体１１０に配置された誘電体層１１１は焼結された状態であり、隣接する誘電体層間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認し難い程度に一体化されることができる。

【0017】

例えば、本体１１０は、長さ方向Ｌの両側面、幅方向Ｗの両側面及び厚さ方向Ｚの両側面を有する六面体で形成されることができ、上記六面体の角及び／またはコーナーは、研磨されることで丸い形態であることができる。但し、本体１１０の形状、寸法及び誘電体層１１１の積層数が本実施形態の図示に限定されるものではない。

【0018】

誘電体層１１１は、その厚さを積層セラミックキャパシタ１００ａの容量設計に合わせて任意に変更することができ、高誘電率を有するセラミック粉末、例えばチタン酸バリウム（ＢａＴｉＯ_３）系粉末を含むことができ、本発明がこれに限定されるものではない。また、積層セラミックキャパシタ１００ａの要求規格に応じて、セラミック粉末に多様なセラミック添加剤（例：ＭｇＯ、Ａｌ_２Ｏ_３、ＳｉＯ_２、ＺｎＯ）、有機溶剤、可塑剤、結合剤、分散剤などが添加されることができる。

【0019】

誘電体層１１１の形成に使用されるセラミック粉末の平均粒径は、特に制限されず、積層セラミックキャパシタ１００ａの要求規格（例：電子機器用キャパシタのように小型化及び／または高容量が要求されるか、電気機器用キャパシタのように高い耐電圧特性及び／または強い強度が要求されるなど）に応じて調節されることができ、例えば、４００ｎｍ以下に調節されることができる。

【0020】

例えば、誘電体層１１１は、チタン酸バリウム（ＢａＴｉＯ_３）などのパウダーを含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥して複数個のセラミックシートを設けることにより形成されることができる。上記セラミックシートは、セラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で数μｍの厚さを有するシート型で製作することにより形成されることができるが、これに限定されない。

【0021】

複数の第１内部電極１２１と複数の第２内部電極１２２は、導電性金属を含む導電性ペーストを印刷して誘電体層の積層方向（例：Ｔ方向）に沿って本体１１０の長さ方向Ｌの一側面と他側面に交互に露出するように形成されることができ、中間に配置された誘電体層により互いに電気的に絶縁されることができる。

【0022】

例えば、複数の第１内部電極１２１と複数の第２内部電極１２２のそれぞれは、粒子平均大きさが０．１～０．２μｍであり、４０～５０重量％の導電性金属粉末を含む内部電極用導電性ペーストによって形成されることができるが、これに限定されない。上記導電性ペーストは、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、鉛（Ｐｂ）または白金（Ｐｔ）などの単独またはこれらの合金であることができ、本発明がこれに限定されるものではない。

【0023】

例えば、上記セラミックシート上に上記内部電極用導電性ペーストを印刷工法などで塗布して内部電極パターンを形成することができる。上記導電性ペーストの印刷方法は、スクリーン印刷法、グラビア印刷法及びインクジェット印刷法などを使用することができ、本発明がこれに限定されるものではない。例えば、上記内部電極パターンが印刷されたセラミックシートを２００～３００層積層し、圧着、焼成することで、本体１１０を製作することができる。

【0024】

積層セラミックキャパシタ１００ａの静電容量は、複数の第１内部電極１２１と複数の第２内部電極１２２間の積層方向（例：Ｔ方向）の重畳面積に比例し、複数の第１内部電極１２１と複数の第２内部電極１２２の総積層数に比例し、複数の第１内部電極１２１と複数の第２内部電極１２２間の間隔に反比例することができる。上記内部電極間隔は、誘電体層１１１のそれぞれの厚さと実質的に同一であることができる。

【0025】

積層セラミックキャパシタ１００ａは、複数の第１内部電極１２１と複数の第２内部電極１２２間の間隔が短いほど厚さに対してさらに大きい静電容量を有することができる。一方、積層セラミックキャパシタ１００ａの耐電圧は、上記内部電極間隔が長いほど高いことができる。よって、上記内部電極間隔は、積層セラミックキャパシタ１００ａの要求規格（例：電子機器用キャパシタのように小型化及び／または高容量が要求されるか、電気機器用キャパシタのように高い耐電圧特性及び／または強い強度が要求されるなど）に応じて調節されることができる。複数の第１内部電極１２１と複数の第２内部電極１２２のそれぞれの厚さも、上記内部電極間隔の影響を受けることができる。

【0026】

例えば、積層セラミックキャパシタ１００ａは、高い耐電圧特性及び／または強い強度が要求される場合に、複数の第１内部電極１２１と複数の第２内部電極１２２間の間隔がそれぞれの厚さの２倍を超えるように設計されることができる。例えば、積層セラミックキャパシタ１００ａは、小型化及び／または高容量が要求される場合に、複数の第１内部電極１２１と複数の第２内部電極１２２のそれぞれの厚さが０．４μｍ以下であり、総積層数が４００層以上となるように設計されることができる。

【0027】

第１及び第２外部電極１３１、１３２は、複数の第１内部電極１２１と複数の第２内部電極１２２にそれぞれ連結されるように互いに離隔して本体１１０に配置されることができる。

【0028】

例えば、第１及び第２外部電極１３１、１３２のそれぞれは、金属成分が含まれたペーストにディッピング（ｄｉｐｐｉｎｇ）する方法、導電性ペーストを印刷する方法、シート（Ｓｈｅｅｔ）転写、パッド（Ｐａｄ）転写方法、スパッタめっきまたは電解めっきなどで形成されることができる。例えば、第１及び第２外部電極１３１、１３２は、上記ペーストが焼成されることで形成された焼成層と上記焼成層の外面に形成されためっき層を含むことができ、上記焼成層と上記めっき層間に導電性樹脂層をさらに含むことができる。例えば、上記導電性樹脂層は、エポキシのような熱硬化性樹脂に導電性粒子が含有されることで形成されることができる。上記金属成分は、銅（Ｃｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、鉛（Ｐｂ）、スズ（Ｓｎ）などの単独またはこれらの合金であることができるが、これに限定されない。

【0029】

積層セラミックキャパシタ１００ａは、外部基板（例：印刷回路基板）に実装または組み込まれることができ、第１及び第２外部電極１３１、１３２を通じて上記外部基板の配線、ランド、半田及びバンプのうち少なくとも一つに連結されることで、上記外部基板に電気的に連結された回路（例：集積回路、プロセッサ）に電気的に連結されることができる。

【0030】

図１ａ、図２及び図３ａを参照すると、本体１１０は、複数のカバー層１１２、１１３及びコア領域１１５を含むことができ、コア領域１１５は、複数のマージン領域１１４及び容量領域１１６を含むことができる。

【0031】

複数のカバー層１１２、１１３は、第１方向（例：Ｔ方向）にコア領域１１５を挟んで配置され、それぞれが誘電体層１１１のそれぞれよりさらに厚くてよい。複数のカバー層１１２、１１３は、本体１１０の上面及び下面を提供することができる。第１及び第２外部電極１３１、１３２のそれぞれの一部分は、本体１１０の上面の一部分と下面の一部分に配置されることができる。

【0032】

複数のカバー層１１２、１１３は、外部環境要素（例：水分、めっき液、異物）がコア領域１１５に浸透することを防ぐことができ、本体１１０を外部衝撃から保護することができ、本体１１０の曲げ強度も向上させることができる。例えば、複数のカバー層１１２、１１３は、誘電体層１１１と同一の材料や他の材料（例：エポキシ樹脂のような熱硬化性樹脂）を含むことができる。

【0033】

複数のマージン領域１１４は、第２方向（例：Ｗ方向）に容量領域１１６を挟んで配置されることができる。例えば、複数のマージン領域１１４は、ＭＦ（Ｍａｒｇｉｎ Ｆｏｒｍａｔｉｏｎ）工法によりセラミックグリーンシートが容量領域１１６の側面に付着することで形成されることができる。これにより、複数のマージン領域１１４と容量領域１１６間の境界線Ｍが形成されることができるが、これに限定されない。

【0034】

複数のマージン領域１１４は、複数の第１内部電極１２１と複数の第２内部電極１２２が本体１１０において第２方向（例：Ｗ方向）表面に露出することを防ぐことができるため、外部環境要素（例：水分、めっき液、異物）が上記第２方向表面を通じて複数の第１内部電極１２１と複数の第２内部電極１２２に浸透することを防止することができ、積層セラミックキャパシタ１００ａの信頼性及び寿命を向上させることができる。また、複数の第１内部電極１２１と複数の第２内部電極１２２は、複数のマージン領域１１４により第２方向に効率的に拡張して形成されることができるため、複数のマージン領域１１４は、複数の第１内部電極１２１と複数の第２内部電極１２２の重畳面積を広げて積層セラミックキャパシタ１００ａの静電容量の向上にも寄与することができる。

【0035】

容量領域１１６は、複数の第１内部電極１２１と複数の第２内部電極１２２が第１方向（例：Ｔ方向）に重畳した構造を有することができるため、積層セラミックキャパシタ１００ａの静電容量を形成することができる。誘電体層１１１が強誘電体（例：チタン酸バリウム）を含有することができるため、積層セラミックキャパシタ１００ａの全般的なサイズに対して大きい静電容量を形成することができる。積層セラミックキャパシタ１００ａに使用可能な強誘電体（例：チタン酸バリウム）は、圧電性も有することができるため、積層セラミックキャパシタ１００ａは、電圧の印加による逆圧電（または、電歪）現象によって内部応力の影響が受けられ、内部応力は、積層セラミックキャパシタ１００ａのクラック（ｃｒａｃｋ）を誘発するか耐電圧特性を低下させるおそれがある。

【0036】

本体１１０の容量領域１１６は、それぞれ複数の第１内部電極１２１と複数の第２内部電極１２２のうち１個以上において第１方向（例：Ｔ方向）に重畳して順次開放される第１開放部１４１を１個以上有することができる。図１ａは、総１５個の第１開放部１４１を図示するが、第１開放部１４１の個数は特に限定されない。第１開放部１４１の開放（ｏｐｅｎｉｎｇ）は、複数の第１及び第２内部電極１２１、１２２のうち少なくとも一つの特定空間に複数の第１及び第２内部電極１２１、１２２の金属材料が配置されない形態であってよい。順次開放されるとは、複数の第１及び第２内部電極１２１、１２２において開放された空間の間を複数の第１及び第２内部電極１２１、１２２の金属材料が塞がないことを意味することができる。従って、第１方向（例：Ｔ方向）に重畳して順次開放される形態は、第１方向（例：Ｔ方向）に延長した柱の形態であってよい。上記開放された空間に誘電物質が配置される場合、上記柱は、誘電媒質で構成されてよいため、誘電柱として定義されることができる。

【0037】

第１開放部１４１により、複数の第１内部電極１２１と複数の第２内部電極１２２において、第１開放部１４１の上端または下端に位置する部分１２１Ｐ、１２２Ｐ間の離隔距離は、複数の第１内部電極１２１と複数の第２内部電極１２２間の離隔距離より長くてよい。よって、第１開放部１４１の上端または下端に位置する部分１２１Ｐ、１２２Ｐ間に形成される電場は、複数の第１内部電極１２１と複数の第２内部電極１２２間に形成される電場より小さくてよい。第１開放部１４１の上端または下端に位置する部分１２１Ｐ、１２２Ｐの極性が同じ場合（例：第１内部電極同士が向かい合うか第２内部電極同士が向かい合う場合）、第１開放部１４１の上端または下端に位置する部分１２１Ｐ、１２２Ｐ間に形成される電場はないことができる。逆圧電（または電歪）現象は、強誘電体に電場が形成されることに起因し得るため、電場が形成されないか小さく形成される第１開放部１４１の近くにおける逆圧電（または電歪）現象は減少することができる。これにより、本発明の一実施形態による積層セラミックキャパシタ１００ａの全般的な逆圧電（または電歪）現象は減少することができ、積層セラミックキャパシタ１００ａに高電圧が印加されることによる動作の信頼性は向上することができる。

【0038】

第１開放部１４１の内部は内部電極を含まないため、本体１１０が第１方向に圧着する時に第１開放部１４１を取り囲み内部電極が配置される部分との段差が発生し得る。上記段差は、第１開放部１４１周辺における誘電体層１１１とその隣接内部電極の間の接着力の減少に影響を与える可能性があるため、第１開放部１４１周辺における剥離（ｄｅｌａｍｉｎａｔｉｏｎ）発生の変数として作用し得る。第１開放部１４１が第１方向に重畳して順次開放される内部電極の個数が多いほど、上記段差はさらに大きくなる可能性があり、剥離発生可能性はさらに高くなり得る。

【0039】

本発明の一実施形態による積層セラミックキャパシタ１００ａの第１開放部１４１のそれぞれが第１方向（例：Ｔ方向）に重畳して順次開放される内部電極の個数（例：図１ａにおいて２個～４個）は、複数の第１内部電極１２１と複数の第２内部電極１２２の総個数（例：図１ａにおいて１６個）より少なくてよい。これにより、第１開放部１４１のそれぞれが誘発する段差の大きさを減らすことができるため、剥離発生可能性を減らすことができる。例えば、第１開放部１４１のそれぞれの第１方向長さは、容量領域１１６の総厚さより短くてよい。

【0040】

第１開放部１４１の大きさ（垂直長さ及び／または水平幅）が大きいほど、第１開放部１４１が逆圧電（または電歪）現象を減らす周辺範囲は大きくなることがある。第１開放部１４１が逆圧電（または電歪）現象を減らすことが積層セラミックキャパシタ１００ａの全般的な逆圧電（または電歪）現象を減らすことに繋がるための上記周辺範囲の最小範囲は存在し得る。

【0041】

本発明の一実施形態による積層セラミックキャパシタ１００ａの第１開放部１４１のそれぞれが第１方向（例：Ｔ方向）に重畳して順次開放される内部電極の個数（例：図１ａにおいて２個～４個）は、２個以上であることができる。これにより、第１開放部１４１が逆圧電（または電歪）現象を減らす周辺範囲は小さ過ぎなくて済むため、第１開放部１４１が逆圧電（または電歪）現象を減らすことは、積層セラミックキャパシタ１００ａの全般的な逆圧電（または電歪）現象を減らすことに安定的に繋がることができる。

【0042】

図１ａは、１５個の第１開放部１４１のうち１２個の第１開放部１４１が２個の内部電極において第１方向に重畳して順次開放され、１５個の第１開放部１４１のうち２個の第１開放部１４１が２個以上の内部電極において第１方向に重畳して順次開放される構造を図示するが、これに限定されない。例えば、本発明の一実施形態による積層セラミックキャパシタ１００ａの複数の第１内部電極１２１と複数の第２内部電極１２２の個数は、図１ａで図示する１６個を超えてよいため、図１ａの１５個の第１開放部１４１は、実際にさらに多い個数の内部電極で順次開放される構造を有することができる。

【0043】

図１ａ、図２、図３ａ及び図４ａを参照すると、第１開放部１４１のそれぞれの幅Ｄ１は、複数の第１内部電極１２１、１２１ａと複数の第２内部電極１２２、１２２ａのそれぞれの幅Ｗ１の０．１％超２０％未満であることができる。幅Ｄ１が幅Ｗ１の０．１％を超えるため、第１開放部１４１が逆圧電（または電歪）現象を減らす周辺範囲は小さすぎなくて済むため、第１開放部１４１が逆圧電（または電歪）現象を減らすことは、積層セラミックキャパシタ１００ａの全般的な逆圧電（または電歪）現象を減らすことに安定的に繋がることができる。例えば、幅Ｄ１は、幅Ｗ１の１％超１０％未満とさらに最適化されることができる。例えば、第１開放部１４１のそれぞれの幅Ｄ１は、５μｍ以上であることができ、３０μｍ以上の状態で本体１１０の焼成により収縮された幅であることができる。例えば、幅Ｄ１が５μｍである場合、幅Ｗ１は、２５μｍ超５ｍｍ未満であることができる。

【0044】

幅Ｄ１が幅Ｗ１の２０％未満であるため、第１開放部１４１は、積層セラミックキャパシタ１００ａの静電容量をあまり減らさなくてよい。例えば、複数の第１開放部１４１の上端または下端の全体面積は、複数の第１内部電極１２１、１２１ａと複数の第２内部電極１２２、１２２ａのそれぞれの面積（例：幅Ｗ１と長さＬ１の積）の１０％以下であることができる。

【0045】

第１開放部１４１が円筒状の場合、複数の第１開放部１４１の上端または下端の全体面積は、（第１開放部の総個数）と（Ｄ１／２）と（Ｄ１／２）と円周率の総積に対応することができる。例えば、複数の第１内部電極１２１ｂ、１２１ｃと複数の第２内部電極１２２ｂ、１２２ｃのそれぞれの第１開放部１４１の形態は、多角形であってよい。即ち、第１開放部１４１の形態は円筒に限定されない。

【0046】

図１ａ～図１ｃを参照すると、複数の第１開放部１４１のうち少なくとも二つ（図１ａ～図１ｃにおいて１４１が指す２個の地点）は、第１方向（例：Ｔ方向）に互いに重畳せず第１方向（例：Ｔ方向）に垂直な方向（例：Ｌ方向とＷ方向がなす平面と平行な方向）に互いに重畳しなくてよい。これにより、複数の第１開放部１４１は、本体１１０内でさらに分散的に配置されることができるため、本体１１０の全般的な逆圧電（または電歪）現象をさらに効率的に減らすことができる。例えば、複数の第１開放部１４１は、メッシュ（ｍｅｓｈ）形態で配列されることができる。

【0047】

複数の第１開放部１４１のうち一部は、第１方向（例：Ｔ方向）に互いに重畳せず上記第１方向（例：Ｔ方向）に垂直な方向（例：Ｌ方向とＷ方向がなす平面と平行な方向）に互いに重畳せず、複数の第１開放部１４１のうち他の一部は、第１方向（例：Ｔ方向）に互いに重畳せず第１方向（例：Ｔ方向）に垂直な方向（例：Ｌ方向とＷ方向がなす平面と平行な方向）に互いに重畳することができる。これにより、複数の第１開放部１４１は、本体１１０内でさらに分散的に配置されることができるため、本体１１０の全般的な逆圧電（または電歪）現象をさらに効率的に減らすことができる。例えば、複数の第１開放部１４１は、マトリックス（ｍａｔｒｉｘ）形態で配列されることができる。

【0048】

図１ｂを参照すると、本発明の一実施形態による積層セラミックキャパシタ１００ｂの本体１１０は、第２開放部１４２及び／または第３開放部１４３を１個以上さらに有することができる。

【0049】

本体１１０の容量領域において、第２開放部１４２は、それぞれ複数の第１内部電極１２１と複数の第２内部電極１２２において第１方向（例：Ｔ方向）に重畳して順次開放されることができる。第２開放部１４２のそれぞれが第１方向（例：Ｔ方向）に重畳して順次開放される個数（例：図１ｂにおいて１６個）は、複数の第１内部電極１２１と複数の第２内部電極１２２の総個数（例：図１ｂにおいて１６個）と同一であってよい。第１開放部１４１に比べて第２開放部１４２の逆圧電（または電歪）現象を減らす性能はさらに高くてよい。第２開放部１４２が多過ぎるか広過ぎる場合、第２開放部１４２は剥離発生可能性を高めるおそれがある。しかし、複数の第１開放部１４１と第２開放部１４２の組み合わせ構造は、本体１１０の剥離発生可能性をあまり高くせずに済むため、さらに改善した逆圧電（または電歪）現象を減らす性能を得ることができる。

【0050】

本体１１０の容量領域外において、第３開放部１４３は、複数の第１内部電極１２１または複数の第２内部電極１２２において第１方向（例：Ｔ方向）に重畳して順次開放されることができる。第１開放部１４１と異なり、第３開放部１４３は、本体１１０の容量領域外に位置することができるため、第１開放部１４１と第３開放部１４３の組み合わせ構造はさらに広い水平方向面積に分布することができ、本体１１０の逆圧電（または電歪）現象を減らす性能をさらに向上させることができる。

【0051】

図４ｂを参照すると、複数の第１内部電極１２１ｄと複数の第２内部電極１２２ｄは、第２開放部１４２と第３開放部１４３を有しなくてよく、複数の第１内部電極１２１ｅは、第２開放部１４２と第３開放部１４３のうち第３開放部１４３のみ有することができ、複数の第１内部電極１２１ｆは、第２開放部１４２と第３開放部１４３を共に有することができる。

【0052】

図１ｃを参照すると、本発明の一実施形態による積層セラミックキャパシタ１００ｃの第１開放部１４１のうち一つの幅Ｗ１、Ｗ２、Ｗ３は、第１開放部１４１のうち一つの内部における第１方向（例：Ｔ方向）位置に応じて異なってよい。例えば、第１開放部１４１のうち一つの中心幅Ｗ２は、第１開放部１４１のうち一つの上端及び下端幅Ｗ１より広くてよい。

【0053】

上記Ｗ１、Ｗ２及びＷ３は、積層セラミックキャパシタ１００ｃをＷ方向に研磨して形成される積層セラミックキャパシタのＬＴ断面（積層セラミックキャパシタの中心を含む）やＬ方向に研磨して形成される積層セラミックキャパシタのＷＴ断面（積層セラミックキャパシタの中心を含む）において、Ｗ１、Ｗ２及びＷ３に該当する部分の平均値として測定されることができる。上記ＬＴ断面またはＷＴ断面が開放部を含まない場合、上記ＬＴ断面のＷ位置を中心から若干変更するか、上記ＷＴ断面のＬ位置を中心から若干変更してよい。例えば、ＬＴ断面またはＷＴ断面は、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）、ＡＦＭ（Ａｔｏｍｉｃ ＦｏｒｃｅＭｉｃｒｏｓｃｏｐｅ）、ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）、光学顕微鏡及びｓｕｒｆａｃｅ ｐｒｏｆｉｌｅｒのうち少なくとも一つを使用した分析に適用されることができ、Ｗ１、Ｗ２及びＷ３は、上記分析により獲得されるイメージに対する目視確認またはイメージ処理（例：ピクセルの色相や明度に基づいたピクセル識別、ピクセル識別効率のためのピクセル値フィルタリング、識別されたピクセル間の距離積分など）によって測定されることができる。

【0054】

例えば、第１開放部１４１のうち一つの幅Ｗ３は、第１開放部１４１において第１方向に複数の内部電極が重畳しない面積の幅より広いことができる。この構造も第１開放部１４１が第１方向（例：Ｔ方向）に重畳して順次開放される構造の一実施形態であることができる。

【0055】

図１ｄを参照すると、本発明の一実施形態による積層セラミックキャパシタ１００ｄの複数の第１開放部１４１のうち本体１１０の中心にさらに近く配置された第１開放部１４１が第１方向（例：Ｔ方向）に重畳して順次開放される個数（例：図１ｄにおいて７個）は、複数の第１開放部１４１のうち本体１１０の中心からさらに遠く配置された第１開放部１４１が第１方向（例：Ｔ方向）に重畳して順次開放される個数（例：図１ｄにおいて２個～３個）より多いことができる。本体１１０において逆圧電（または電歪）現象が最も集中される地点は、本体１１０の中心であることができるため、複数の第１開放部１４１のうち本体１１０の中心にさらに近い第１開放部１４１はさらに大きく形成されることで、本体１１０の全般的な逆圧電（または電歪）現象を効率的に減らすことができる。

【0056】

図３ｂを参照すると、本発明の一実施形態による積層セラミックキャパシタ１００ｅの第１開放部１４１のそれぞれが第１方向（例：Ｔ方向）に重畳して順次開放される内部電極によって取り囲まれる空間１４１Ｐは、強誘電体を含むことができる。

【0057】

誘電体層１１１において、第１開放部１４１のそれぞれに第１方向（例：Ｔ方向）に重畳する部分１１１Ｐの強誘電体の一部は、本体１１０が第１方向に圧着される時に空間１４１Ｐに移動することができる。よって、空間１４１Ｐと部分１１１Ｐの組み合わせは、強誘電体柱であることができる。上記強誘電体柱の強誘電体密度は、誘電体層１１１の残りの部分の強誘電体密度より低くてよい。よって、上記強誘電体柱に対応する第１開放部１４１は、本体１１０の全般的な逆圧電（または電歪）現象の一部を吸収することもできる。

【0058】

一方、 図３ｂを参照すると、第１及び第２外部電極１３１、１３２のうち少なくとも一つは、樹脂を含有する導電性樹脂層１３１ｂ、１３２ｂと、導電性樹脂層１３１ｂ、１３２ｂと本体１１０の間に配置され、導電性樹脂層１３１ｂ、１３２ｂよりさらに高い伝導性を有するベース電極層１３１ａ、１３２ａと、第１及び第２外部電極１３１、１３２のうち一つの外面を提供するめっき層１３１ｃ、１３２ｃのうち少なくとも一つを含むことができる。本体１１０の表面（例：上面、下面）の一部分は、コーティング層１５０によってカバーされることができる。

【0059】

例えば、ベース電極層１３１ａ、１３２ａは、本体１１０の一部分が金属材料及び／またはガラスフリット（ｆｒｉｔ）が含まれたペーストにディッピングされるか、本体１１０の一部分に上記ペーストが印刷された状態で焼成されることによって形成されることができ、シート（Ｓｈｅｅｔ）転写、パッド（Ｐａｄ）転写方式によって形成されてもよい。上記金属材料は、本体１１０に対する電気的連結性を向上させるために、銅（Ｃｕ）であることができるが、これに限定されない。例えば、上記金属材料は、銅（Ｃｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）及び鉛（Ｐｂ）のうち少なくとも一つを含むことができ、本体１１０内の内部電極の金属材料によって変わってもよい。

【0060】

例えば、めっき層１３１ｃ、１３２ｃは、スパッタまたは電解めっき（Ｅｌｅｃｔｒｉｃ Ｄｅｐｏｓｉｔｉｏｎ）によって形成されることができるが、これに限定されない。例えば、めっき層１３１ｃ、１３２ｃは、ニッケル（Ｎｉ）を含有する内側めっき層とスズ（Ｓｎ）を含む外側めっき層を含むことができる。

【0061】

例えば、導電性樹脂層１３１ｂ、１３２ｂは、エポキシ（ｅｐｏｘｙ）のような熱硬化性樹脂と複数の導電性粒子（例：ベース電極層の金属材料と同一）を含むことができる。但し、上記熱硬化性樹脂に限定されず、導電性樹脂層１３１ｂ、１３２ｂは、ビスフェノールＡ樹脂、グリコールエポキシ樹脂、ノボラックエポキシ樹脂またはこれらの誘導体のうち分子量が小さく常温で液状である樹脂を含んでもよい。

【0062】

導電性樹脂層１３１ｂ、１３２ｂは、第１及び第２外部電極１３１、１３２の外部衝撃に対する耐久性を向上させるか、外部からの水分やめっき液が本体１１０に浸透することを防ぐことができる。よって、導電性樹脂層１３１ｂ、１３２ｂは、第１及び第２外部電極１３１、１３２が劣悪な環境に晒されても第１及び第２外部電極１３１、１３２の信頼性が低下する速度を減らすことができる。

【0063】

コーティング層１５０は、複数のカバー層１１２、１１３の外面をカバーすることができ、設計によって第１及び第２外部電極１３１、１３２の一部分及び／またはサイドマージン部の外面をさらにカバーすることができる。例えば、コーティング層１５０は、本体１１０の耐湿信頼性を向上させるためにＳｉを含む有／無機系化合物で構成されることができ、フッ素（Ｆ）を含む有／無機物及びポリマー成分で構成されることができる。例えば、コーティング層１５０は、撥水性能を有するようにシランカップリング剤、シリコン－レジンとして実現されることができる。

【0064】

以上で本発明の実施形態について詳しく説明したが、本発明は、上述した実施形態及び添付の図面によって限定されるものではなく、添付の請求の範囲によって限定する。

【0065】

したがって、請求の範囲に記載された本発明の技術的思想を逸脱しない範囲内で当技術分野の通常の知識を有する者によって多様な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属するといえる。

【符号の説明】

【0066】

１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ：積層セラミックキャパシタ
１１０：本体
１１１：誘電体層
１１２、１１３：複数のカバー層
１１４：マージン領域
１１５：コア領域
１１６：容量領域
１２１：第１内部電極
１２２：第２内部電極
１３１：第１外部電極
１３２：第２外部電極
１４１：第１開放部
１４２：第２開放部
１４３：第３開放部

【図1a】

【図1b】

【図1c】

【図1d】

【図2】

【図3a】

【図3b】

【図4a】

【図4b】