特開 2024-84696 回路基板とその製造方法及びこれを含む電子部品パッケージ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024084696

(43)【公開日】2024-06-25

(54)【発明の名称】回路基板とその製造方法及びこれを含む電子部品パッケージ

(51)【国際特許分類】

   H01L 23/12 20060101AFI20240618BHJP

   H05K 1/02 20060101ALI20240618BHJP

   H05K 1/14 20060101ALI20240618BHJP

【ＦＩ】

H01L23/12 F

H05K1/02 A

H05K1/14 G

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2023191373

(22)【出願日】2023-11-09

(31)【優先権主張番号】10-2022-0173923

(32)【優先日】2022-12-13

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000051

【氏名又は名称】弁理士法人共生国際特許事務所

(72)【発明者】

【氏名】金 海 星

(72)【発明者】

【氏名】金 相 勳

(72)【発明者】

【氏名】高 永 國

【テーマコード（参考）】

5E338

5E344

【Ｆターム（参考）】

5E338AA16

5E338BB19

5E338EE60

5E344AA01

5E344AA22

5E344BB02

5E344BB06

5E344CC03

5E344DD03

5E344EE30

(57)【要約】      （修正有）

【課題】回路基板と電子部品との間に注入されるモールドが円滑に流れるようにする回路基板とその製造方法及びこれを含む電子部品パッケージを提供する。
【解決手段】回路基板１００Aは、絶縁層ＩＬと、絶縁層の第１面上に位置する接続層ＣＴＬと、絶縁層に埋め込まれて接続層上に位置する連結部ＣＰを含む連結層ＣＬと、絶縁層を貫通して連結層に連結されるビア層ＭＶと、絶縁層の第１面に対向する第２面上に位置してビア層に連結される配線層ＭＬと、を備える。連結部は、接続層上に位置する第１連結層部ＣＬＰ１及び第１連結層部上に位置する第２連結層部ＣＬＰ２を含み、絶縁層は、第１連結層部を埋め込み、第１連結層部を囲むように配置される第１部分ＩＬ１ａ、及び第２連結層部を埋め込む第２部分をＩＬ１ｂ含み、絶縁層は、第２部分を貫通するキャビティＣＶを有し、第１部分は、第２部分よりも小さい平面積を有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

絶縁層と、
前記絶縁層の第１面上に位置する接続層と、
前記絶縁層に埋め込まれて前記接続層上に位置する連結部を含む連結層と、
前記絶縁層を貫通して前記連結層に連結されるビア層と、
前記絶縁層の第１面に対向する第２面上に位置して前記ビア層に連結される配線層と、を備え、
前記連結部は、前記接続層上に位置する第１連結層部及び前記第１連結層部上に位置する第２連結層部を含み、
前記絶縁層は、前記第１連結層部を埋め込んで前記第１連結層部を囲むように配置される第１部分及び前記第２連結層部を埋め込む第２部分を含み、
前記絶縁層は、前記第２部分を貫通するキャビティを有し、
前記第１部分は、前記第２部分よりも小さい平面積を有することを特徴とする回路基板。

【請求項2】

前記第２連結層部は、前記第１連結層部とは互いに異なる平面積を有することを特徴とする請求項１に記載の回路基板。

【請求項3】

前記連結層は、複数の前記連結部を含むことを特徴とする請求項１に記載の回路基板。

【請求項4】

前記第１部分は、それぞれ互いに離隔して独立に配置されることを特徴とする請求項３に記載の回路基板。

【請求項5】

前記接続層は、前記連結部に対応する接続パッドを含むことを特徴とする請求項１に記載の回路基板。

【請求項6】

前記接続パッドは、前記第１連結層部よりも大きい平面積を有することを特徴とする請求項５に記載の回路基板。

【請求項7】

前記絶縁層の第１面上に前記接続パッドを囲むように配置されるソルダレジストを含むソルダレジスト層を更に含むことを特徴とする請求項５に記載の回路基板。

【請求項8】

前記接続パッドは、円形又は四角形の平面形状を有することを特徴とする請求項７に記載の回路基板。

【請求項9】

前記ソルダレジストは、円形又は四角形のループ（ｌｏｏｐ）形状を有することを特徴とする請求項８に記載の回路基板。

【請求項10】

前記第２連結層部は、金属を含むことを特徴とする請求項１に記載の回路基板。

【請求項11】

第１回路基板と、
前記第１回路基板に連結される第２回路基板と、
前記第２回路基板の一面に実装された電子部品と、を備え、
前記第１回路基板は、
絶縁層と、
前記絶縁層の第１面上に位置する接続層と、
前記絶縁層に埋め込まれて前記接続層上に位置する連結部を含む連結層と、
前記絶縁層を貫通して前記連結層に連結されるビア層と、
前記絶縁層の第１面に対向する第２面上に位置して前記ビア層に連結される配線層と、を含み、
前記連結部は、前記接続層上に位置する第１連結層部及び前記第１連結層部上に位置する第２連結層部を含み、
前記絶縁層は、前記第１連結層部を埋め込んで前記第１連結層部を囲むように配置される第１部分及び前記第２連結層部を埋め込む第２部分を含み、
前記絶縁層は、前記第２部分を貫通するキャビティを有し、
前記第１部分は、前記第２部分よりも小さい平面積を有することを特徴とする電子部品パッケージ。

【請求項12】

前記連結層は、複数の前記連結部を含み、
前記第１部分は、それぞれ互いに離隔して独立に配置されることを特徴とする請求項１１に記載の電子部品パッケージ。

【請求項13】

前記第１回路基板と第２回路基板との間に配置されて前記電子部品の少なくとも一部を覆う封止材を更に含み、
前記封止材は、前記キャビティの少なくとも一部を満たすことを特徴とする請求項１１に記載の電子部品パッケージ。

【請求項14】

前記接続層は、前記連結部に対応する接続パッドを含むことを特徴とする請求項１１に記載の電子部品パッケージ。

【請求項15】

前記接続パッドは、円形又は四角形の平面形状を有することを特徴とする請求項１４に記載の電子部品パッケージ。

【請求項16】

第１連結層部及び第１犠牲層が形成される段階と、
前記第１連結層部の第１面上に第２連結層部が形成される段階と、
前記第１犠牲層上に前記第１犠牲層よりも小さい平面積を有するように第２犠牲層が形成される段階と、
前記第１連結層部、前記第２連結層部、前記第１犠牲層、及び前記第２犠牲層が埋め込まれるように絶縁層が形成される段階と、
前記第２連結層部に連結されるように前記絶縁層を貫通してビア層が形成される段階と、
前記第１連結層部の第１面に対向する第２面上に接続層が形成される段階と、
前記第１犠牲層及び前記第２犠牲層がエッチングされて除去される段階と、を有することを特徴とする回路基板の製造方法。

【請求項17】

前記第１連結層部が形成される段階は、互いに離隔して独立に配置されるように複数の第１連結層部が形成される段階を含み、
前記第２連結層部が形成される段階は、前記複数の第１連結層部の第１面上に複数の第２連結層部が形成される段階を含むことを特徴とする請求項１６に記載の回路基板の製造方法。

【請求項18】

前記接続層が形成される段階は、前記第１連結層部に対応する接続パッドが形成される段階を含むことを特徴とする請求項１６に記載の回路基板の製造方法。

【請求項19】

前記絶縁層の一面に前記接続パッドを囲むようにソルダレジストが形成されたソルダレジスト層が形成される段階を更に含むことを特徴とする請求項１８に記載の回路基板の製造方法。

【請求項20】

前記接続パッドが形成される段階は、前記接続パッドが円形又は四角形の平面形状を有するように前記接続パッドが形成される段階を含むことを特徴とする請求項１８に記載の回路基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、回路基板とその製造方法及びこれを含む電子部品パッケージに関する。

【背景技術】

【0002】

回路基板は、絶縁材に銅のような導電性材料で回路パターンを形成したものであり、携帯電話をはじめとするＩＴ分野の電子機器が小型化されることに伴い、回路基板にキャビティを形成し、キャビティ内にＩＣ、能動素子、又は受動素子などの電子部品を実装する方法が提案された。

【0003】

電子部品が実装される回路基板のキャビティの深さにより、電子部品のうちの回路基板内に実装される部分の高さも変化する。

【0004】

回路基板のキャビティの深さが深いほど、電子部品の多くの部分がキャビティ内に実装可能であり、電子部品と回路基板とをパッケージングした製品の全体の厚さが減少する。

【0005】

しかし、回路基板のキャビティの深さが深いほど、キャビティ構造が電子部品と回路基板との間に注入されるモールドの流れを妨害することがあり、絶縁材の面積差により回路基板の反りが発生することもある。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２０２２－９５５１５号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明は上記従来の問題点に鑑みてなされたものであって、本発明の目的は、回路基板と電子部品との間に注入されるモールドが円滑に流れるようにする回路基板とその製造方法及びこれを含む電子部品パッケージを提供することにある。

【課題を解決するための手段】

【0008】

上記目的を達成するためになされた本発明の一態様による回路基板は、絶縁層と、前記絶縁層の第１面上に位置する接続層と、前記絶縁層に埋め込まれて前記接続層上に位置する連結部を含む連結層と、前記絶縁層を貫通して前記連結層に連結されるビア層と、前記絶縁層の前記第１面に対向する第２面上に位置して前記ビア層に連結される配線層と、を備え、前記連結部は、前記接続層上に位置する第１連結層部及び前記第１連結層部上に位置する第２連結層部を含み、前記絶縁層は、前記第１連結層部を埋め込んで前記第１連結層部を囲むように配置される第１部分及び前記第２連結層部を埋め込む第２部分を含み、前記絶縁層は、前記第２部分を貫通するキャビティを有し、前記第１部分は、前記第２部分よりも小さい平面積を有する。

【0009】

前記第２連結層部は、前記第１連結層部とは互いに異なる平面積を有し得る。
前記連結層は、複数の前記連結部を含み得る。
前記第１部分は、それぞれ互いに離隔して独立に配置され得る。
前記接続層は、前記連結部に対応する接続パッドを含み得る。
前記接続パッドは、前記第１連結層部よりも大きい平面積を有し得る。
前記絶縁層の第１面上に前記接続パッドを囲むように配置されるソルダレジストを含むソルダレジスト層を更に含み得る。
前記接続パッドは、円形又は四角形の平面形状を有し得る。
前記ソルダレジストは、円形又は四角形のループ（ｌｏｏｐ）形状を有し得る。
前記第２連結層部は、金属を含み得る。

【0010】

上記目的を達成するためになされた本発明の一態様による電子部品パッケージは、第１回路基板と、前記第１回路基板に連結される第２回路基板と、前記第２回路基板の一面に実装された電子部品と、を備え、前記第１回路基板は、絶縁層と、前記絶縁層の第１面上に位置する接続層と、前記絶縁層に埋め込まれて前記接続層上に位置する連結部を含む連結層と、前記絶縁層を貫通して前記連結層に連結されるビア層と、前記絶縁層の第１面に対向する第２面上に位置して前記ビア層に連結される配線層と、を含み、前記連結部は、前記接続層上に位置する第１連結層部及び前記第１連結層部上に位置する第２連結層部を含み、前記絶縁層は、前記第１連結層部を埋め込んで前記第１連結層部を囲むように配置される第１部分及び前記第２連結層部を埋め込む第２部分を含み、前記絶縁層は、前記第２部分を貫通するキャビティを有し、前記第１部分は、前記第２部分よりも小さい平面積を有する。

【0011】

前記連結層は、複数の前記連結部を含み、前記第１部分は、それぞれ互いに離隔して独立に配置され得る。
前記第１回路基板と第２回路基板との間に配置されて前記電子部品の少なくとも一部を覆う封止材を更に含み、前記封止材は、前記キャビティの少なくとも一部を満たし得る。
前記接続層は、前記連結部に対応する接続パッドを含み得る。
前記接続パッドは、円形又は四角形の平面形状を有し得る。

【0012】

上記目的を達成するためになされた本発明の一態様による回路基板の製造方法は、第１連結層部及び第１犠牲層が形成される段階と、前記第１連結層部の第１面上に第２連結層部が形成される段階と、前記第１犠牲層上に前記第１犠牲層よりも小さい平面積を有するように第２犠牲層が形成される段階と、前記第１連結層部、前記第２連結層部、前記第１犠牲層、及び前記第２犠牲層が埋め込まれるように絶縁層が形成される段階と、前記第２連結層部に連結されるように前記絶縁層を貫通してビア層が形成される段階と、前記第１連結層部の第１面に対向する第２面上に接続層が形成される段階と、前記第１犠牲層及び前記第２犠牲層がエッチングされて除去される段階と、を有する。

【0013】

前記第１連結層部が形成される段階は、互いに離隔して独立に配置されるように複数の第１連結層部が形成される段階を含み、前記第２連結層部が形成される段階は、前記複数の第１連結層部の第１面上に複数の第２連結層部が形成される段階を含み得る。
前記接続層が形成される段階は、前記第１連結層部に対応する接続パッドが形成される段階を含み得る。
前記絶縁層の一面に前記接続パッドを囲むようにソルダレジストが形成されたソルダレジスト層が形成される段階を更に含み得る。
前記接続パッドが形成される段階は、前記接続パッドが円形又は四角形の平面形状を有するように前記接続パッドが形成される段階を含み得る。

【発明の効果】

【0014】

本発明によると、回路基板の反りを抑制することができ、回路基板と電子部品との間にモールドを注入する段階におけるフロー特性を向上させることができ、メッキ工程をより容易に行うことができる回路基板とその製造方法及びこれを含む電子部品パッケージを提供することができる。

【図面の簡単な説明】

【0015】

【図1】一実施形態による回路基板の断面図である。

【図2】図１の回路基板の一面を概略的に示す平面図である。

【図3】一実施形態による回路基板の製造方法を示す断面図である。

【図4】図３の回路基板の一面を概略的に示す平面図である。

【図5】一実施形態による回路基板の製造方法を示す断面図である。

【図6】図５の回路基板の一面を概略的に示す平面図である。

【図7】一実施形態による回路基板の製造方法を示す断面図である。

【図8】一実施形態による回路基板の製造方法を示す断面図である。

【図9】一実施形態による回路基板の製造方法を示す断面図である。

【図10】一実施形態による回路基板の製造方法を示す断面図である。

【図11】一実施形態による回路基板の製造方法を示す断面図である。

【図12】一実施形態による電子部品パッケージを概略的に示す断面図である。

【図13】他の実施形態による電子部品パッケージを概略的に示す断面図である。

【図14】他の実施形態による回路基板の一面を概略的に示す平面図である。

【図15】他の実施形態による回路基板の断面図である。

【図16】他の実施形態による回路基板の一面を概略的に示す平面図である。

【発明を実施するための形態】

【0016】

以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。

【0017】

図面において、本発明を明確に説明するために説明上不要な部分は省略し、明細書全体に亘って同一又は類似の構成要素については同一の参照符号を付した。また、図面において、一部の構成要素は、誇張されるか、省略されるか、又は概略的に図示されており、各構成要素の大きさは実際の大きさを全面的に反映するものではない。

【0018】

図面は、本明細書に開示する実施形態を容易に理解することができるようにするためのものに過ぎず、図面により本明細書に開示する技術的思想は、制限されず、本発明の思想及び技術範囲に含まれる全ての変更、均等物、又は代替物を含むものと理解しなければならない。

【0019】

第１、第２などのように序数を含む用語は、多様な構成要素を説明することに使用されるが、構成要素は用語により限定されない。用語は一つの構成要素を他の構成要素から区別する目的のみで使用される。

【0020】

また、層、膜、領域、板などの部分が他の部分の「上」にあるという場合、これは他の部分の「直上」にある場合だけでなく、その中間に更に他の部分がある場合も含む。反対に、ある部分が他の部分の「直上」にあるという場合には中間に更に他の部分がないことを意味する。また、基準となる部分の「上」にあるということは、基準となる部分の上又は下に位置することであり、必ずしも重力の反対方向に向かって「上」に位置することを意味するものではない。

【0021】

明細書全体において、「含む」又は「有する」などの用語は、明細書上に記載する特徴、数字、段階、動作、構成要素、部品、又はこれらを組み合わせたものが存在することを指定しようとするものであり、一つ又はそれ以上の他の特徴や数字、段階、動作、構成要素、部品、又はこれらを組み合わせたものの存在又は付加可能性を予め排除しないものと理解しなければならない。従って、ある部分がある構成要素を「含む」という場合、これは特に反対になる記載がない限り、他の構成要素を除くのではなく、他の構成要素を更に含み得ることを意味する。

【0022】

また、明細書全体において、「平面上」という場合、これは対象部分を上方から見た場合を意味し、「断面上」という場合、これは対象部分を垂直に切断した断面を側方から見た場合を意味する。

【0023】

また、明細書全体において、「連結される」という場合、これは二つ以上の構成要素が直接的に連結されることだけを意味するのではなく、二つ以上の構成要素が他の構成要素を通じて間接的に連結されること、物理的に連結されることだけでなく電気的に連結されること、又は位置や機能により異なる名称で称されるが一体であることを意味し得る。

【0024】

以下、図面を参照して多様な実施形態及び変形例を詳細に説明する。

【0025】

図１及び図２を参照して、一実施形態による回路基板について説明する。図１は、一実施形態による回路基板の断面図であり、図２は、図１の回路基板の一面を概略的に示す平面図である。

【0026】

図１を参照すると、本実施形態による回路基板１００Ａは、積層された複数の絶縁層ＩＬ、複数の絶縁層ＩＬ内に埋め込められた複数の配線層ＭＬ、複数の絶縁層ＩＬ内に位置する複数のビア層ＭＶ、複数の絶縁層ＩＬの一部分内に埋め込められた連結層ＣＬ、複数の絶縁層ＩＬの一部分に位置するキャビティＣＶ、接続層ＣＴＬ、及び複数のソルダレジスト層ＳＬを含む。

【0027】

本実施形態による回路基板１００Ａは、後で電子部品に連結されるインターポーザ（Ｉｎｔｅｒｐｏｓｅｒ）基板であるが、これに限定される必要はない。

【0028】

複数の絶縁層ＩＬは、第１絶縁層ＩＬ１、及び第１絶縁層ＩＬ１上に位置する第２絶縁層ＩＬ２を含む。複数の絶縁層ＩＬのそれぞれの材料としては絶縁物質を用い、絶縁物質はエポキシ樹脂のような熱硬化性樹脂やポリイミドのような熱可塑性樹脂又はこれら樹脂にシリカなどの無機フィラー及びガラス繊維などの補強材が含まれたものを含む。例えば、複数の絶縁層ＩＬのそれぞれの材料としては、プリプレグ（ｐｒｅｐｒｅｇ）が用いられるが、これに限定されるものではなく、ガラス繊維などの補強材を含まない材料、例えばＡＢＦ（Ａｊｉｎｏｍｏｔｏ－Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）などを利用することもできる。必要に応じて、複数の絶縁層ＩＬのそれぞれの材料としてＰＩＤ（Ｐｈｏｔｏ Ｉｍａｇｅ－ａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ）のような感光性絶縁材料を利用することもできる。

【0029】

第１絶縁層ＩＬ１の第１面にはキャビティＣＶが位置する。キャビティＣＶはエッチング工程を通じて形成される。また、回路基板１００Ａがインターポーザ基板として後で電子部品の基板に連結される場合、キャビティＣＶ内部に封止材４００（図１２及び図１３参照）が配置される。図１を参照すると、複数の絶縁層ＩＬは、第１及び第２絶縁層（ＩＬ１、ＩＬ２）を含むように示されているが、これに限定されるものではなく、複数の絶縁層ＩＬは、図示したものよりも多い層を含むこともあり、少ない層を含むこともある。

【0030】

複数の配線層ＭＬは、第１絶縁層ＩＬ１の第１面に対向する第２面上に位置する第１配線層ＭＬ１、及び第２絶縁層の一面上に位置する第２配線層ＭＬ２を含む。第１配線層ＭＬ１は第２絶縁層に埋め込まれる。複数の配線層ＭＬのそれぞれは回路基板の信号を伝達する。

【0031】

複数の配線層ＭＬのそれぞれの材料としては、金属物質が用いられる。金属物質には、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタニウム（Ｔｉ）、又はこれらの合金などが含まれる。複数の配線層ＭＬのそれぞれは、グラウンドパターン、パワーパターン、信号パターンなどのような設計デザインにより多様に機能する。これらのパターンは、それぞれライン（ｌｉｎｅ）、プレーン（ｐｌａｎｅ）、又はパッド（ｐａｄ）形態を有する。複数の配線層ＭＬのうちの最外層に位置する配線層の場合、他の基板又は部品との連結のためのパッドとして機能する。例えば、回路基板の最外層に位置する第２配線層ＭＬ２は、他の基板又は部品との連結のためのパッドとして機能する。

【0032】

図１を参照すると、第１及び第２配線層（ＭＬ１、ＭＬ２）のみを図示しているが、これに限定されるのではなく、図示したものよりも多数の配線層を配置することもでき、より少ない層の配線層を配置することもできる。

【0033】

複数のビア層ＭＶは、第１絶縁層ＩＬ１内に位置する第１ビア層ＭＶ１、及び第２絶縁層ＩＬ２内に位置する第２ビア層ＭＶ２を含む。

【0034】

第１ビア層ＭＶ１は第１絶縁層ＩＬ１を貫通して連結層ＣＬ及び第１配線層ＭＬ１に連結される。第１ビア層ＭＶ１は連結層ＣＬと第１配線層ＭＬ１とを電気的に連結する。

【0035】

第２ビア層ＭＶ２は第２絶縁層ＩＬ２を貫通して第１配線層ＭＬ１及び第２配線層ＭＬ２に連結される。第２ビア層ＭＶ２は第１配線層ＭＬ１と第２配線層ＭＬ２とを電気的に連結する。

【0036】

複数のビア層ＭＶのそれぞれの材料としては、金属物質が用いられる。金属物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタニウム（Ｔｉ）、又はこれらの合金などが含まれる。複数のビア層ＭＶのそれぞれは、設計デザインにより信号用ビア、グラウンド用ビア、パワー用ビアなどを含む。複数のビア層ＭＶのそれぞれのビアは、それぞれビアホールが金属物質で完全に充填されたものであるか、又は金属物質がビアホールの壁面に沿って形成されたものである。複数のビア層ＭＶのそれぞれは、メッキ工程、例えばＡＰ（Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＳＡＰ（Ｓｅｍｉ ＡＰ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ ＳＡＰ）、ＴＴ（Ｔｅｎｔｉｎｇ）などの工程で形成される。複数のビア層ＭＶのそれぞれは、無電解メッキ層であるシード層、及びこのようなシード層に基づいて形成される電解メッキ層を含む。複数のビア層ＭＶのそれぞれのビアは、上面の幅が下面の幅よりも大きいテーパ形状を有する。

【0037】

図１を参照すると、第１及び第２ビア層（ＭＶ１、ＭＶ２）のみを図示しているが、これに限定されるものではなく、必要に応じてより多い層又はより少ない層のビア層を配置することができる。

【0038】

接続層ＣＴＬは第１絶縁層ＩＬ１の第１面上に位置する。接続層は連結部ＣＰに対応する導電性の接続パッドＣＴＰを含む。接続パッドＣＴＰはメッキ工程を通じて形成される。図２を参照すると、接続パッドＣＴＰは、それぞれ円形の平面形状を有する。

【0039】

複数のソルダレジスト層ＳＬのそれぞれは、不必要な短絡を防止するために接続パッドＣＴＰ又は複数の配線層ＭＬの一部を覆うように複数の絶縁層ＩＬの一部分上に配置される。複数のソルダレジスト層ＳＬのそれぞれは、感光性樹脂材を含む。

【0040】

第１ソルダレジスト層ＳＬ１は第１絶縁層ＩＬ１の第１面上に位置する。第１ソルダレジスト層ＳＬ１は接続パッドＣＴＰの一部を露出するように配置される。第１ソルダレジスト層ＳＬ１はソルダレジストＳＲを含む。ソルダレジストＳＲは第１絶縁層ＩＬ１の第１面上に接続パッドＣＴＰを囲むように配置される。図２を参照すると、ソルダレジストは接続パッドＣＴＰを囲む円形のループ形状を有する。

【0041】

第２ソルダレジスト層ＳＬ２は第２絶縁層ＩＬ２上に位置する。第２ソルダレジスト層ＳＬ２は第２配線層ＭＬ２の一部を露出するように配置される。

【0042】

連結層ＣＬは第１絶縁層ＩＬ１に埋め込まれる。連結層ＣＬは接続層ＣＴＬ上に位置する連結部ＣＰを含む。連結部ＣＰは、接続層ＣＴＬ上に位置する第１連結層部ＣＬＰ１、及び第１連結層部ＣＬＰ１上に位置する第２連結層部ＣＬＰ２を含む。第１連結層部ＣＬＰ１と第２連結層部ＣＬＰ２とは、互いに異なる平面積を有する。例えば、第１連結層部ＣＬＰ１は第２連結層部ＣＬＰ２よりも大きい平面積を有する。接続パッドＣＴＰは、第１連結層部ＣＬＰ１上に位置し、第１連結層部ＣＬＰ１よりも大きい平面積を有する。第１連結層部ＣＬＰ１及び第２連結層部ＣＬＰ２は金属を含む。

【0043】

第１絶縁層ＩＬ１は、第１連結層部ＣＬＰ１を埋め込む第１部分ＩＬ１ａ、及び第２連結層部ＣＬＰ２を埋め込む第２部分ＩＬ１ｂを含む。キャビティＣＶは第１部分ＩＬ１ａ及び第２部分ＩＬ１ｂの一面に段差を有する溝形状で形成される。また、キャビティＣＶは直四角の平面形状である。第１部分ＩＬ１ａは、第１連結層部ＣＬＰ１を囲むように配置され、第２部分ＩＬ１ｂ上に互いに離隔して独立に配置される。具体的に、第１部分ＩＬ１ａはキャビティＣＶの周りに沿って第２部分ＩＬ１ｂ上に互いに離隔して独立に配置される。また、第１部分ＩＬ１ａは第２部分ＩＬ１ｂよりも小さい平面積を有する。

【0044】

図２を参照すると、連結層ＣＬは複数の連結部ＣＰを含み、複数の接続パッドＣＴＰが複数の連結部ＣＰのそれぞれに対応して配置される。また、ソルダレジストＳＲが第１絶縁層ＩＬ１の第１面上に複数の接続パッドＣＴＰのそれぞれを囲むように配置される。複数の連結部ＣＰはそれぞれ互いに離隔して独立に配置され、複数の第１連結層部ＣＬＰ１をそれぞれ囲む第１部分ＩＬ１ａもそれぞれ互いに離隔して独立に配置される。

【0045】

本実施形態による回路基板によると、回路基板に形成されたキャビティの深さが増加しても、絶縁材及びソルダレジストが、突出した接続パッドに隣接する領域にのみ形成されるため、回路基板の反りを抑制することができ、回路基板と電子部品との間にモールドを注入する段階におけるフロー特性を向上させることができる。

【0046】

以下、図３～図１１を参照して、一実施形態による回路基板の製造方法について説明する。図３、図５、及び図７～図１１は、一実施形態による回路基板の製造方法を示す断面図であり、図４は、図３の回路基板の一面を概略的に示す平面図であり、図６は、図５の回路基板の一面を概略的に示す平面図である。

【0047】

図３を参照すると、コア部ＣＯ、及びコア部ＣＯの両側に積層された薄膜金属層ＭＳを含むキャリア基板ＣＳ上に第１銅箔層ＴＣ１及び第１連結層部ＣＬＰ１が形成される。ここで、キャビティＣＶが形成される位置に配置される第１犠牲層ＳＦ１が共に形成される。第１犠牲層ＳＦ１は、第１連結層部ＣＬＰ１と共に形成されるため、第１連結層部ＣＬＰ１と同じ物質からなり、第１連結層部ＣＬＰ１の厚さと同じ厚さを有する。

【0048】

図４を参照すると、複数の第１連結層部ＣＬＰ１は第１銅箔層ＴＣ１上にそれぞれ互いに離隔して独立に配置されるように形成される。第１連結層部ＣＬＰ１は円形の平面形状を有する。第１犠牲層ＳＦ１は第１銅箔層ＴＣ１上に第１連結層部ＣＬＰ１から離隔して配置されるように形成される。第１犠牲層ＳＦ１は第１連結層部ＣＬＰ１から離隔して第１連結層部ＣＬＰ１を囲むように形成される。即ち、第１犠牲層ＳＦ１は第１連結層部ＣＬＰ１から離隔してこれを囲みながら一体に形成される。

【0049】

図５を参照すると、第２連結層部ＣＬＰ２が第１連結層部ＣＬＰ１の第１面上に形成される。従って、第１連結層部ＣＬＰ１及び第２連結層部ＣＬＰ２を含む連結部ＣＰが形成される。ここで、キャビティＣＶが形成される位置に配置される第２犠牲層ＳＦ２が共に形成される。第２犠牲層ＳＦ２は第１犠牲層ＳＦ１上に形成される。また、第２犠牲層ＳＦ２は第１犠牲層ＳＦ１よりも小さい平面積を有するように形成される。第２犠牲層ＳＦ２は、第２連結層部ＣＬＰ２と共に形成されるため、第２連結層部ＣＬＰ２と同じ物質からなり、第２連結層部ＣＬＰ２の厚さと同じ厚さを有する。

【0050】

図６を参照すると、複数の第２連結層部ＣＬＰ２は複数の第１連結層部ＣＬＰ１の第１面上に形成される。複数の第２連結層部ＣＬＰ２は第１連結層部ＣＬＰ１上にそれぞれ互いに離隔して独立に位置する。従って、連結部ＣＰが第１銅箔層ＴＣ１上にそれぞれ互いに離隔して独立に配置されるように形成される。第２連結層部ＣＬＰ２は円形の平面形状を有する。第２犠牲層ＳＦ２は第１犠牲層ＳＦ１上に形成される。第２犠牲層ＳＦ２は複数の第１連結層部ＣＬＰ１で囲まれた領域内に配置される平面形状を有するように形成される。従って複数の第２連結層部ＣＬＰ２も第２犠牲層ＳＦ２を囲むように配置される。

【0051】

図７を参照すると、連結部ＣＰを含む連結層ＣＬ並びに第１及び第２犠牲層（ＳＦ１、ＳＦ２）上に第１絶縁層ＩＬ１が形成される。第１及び第２連結層部（ＣＬＰ１、ＣＬＰ２並びに第１及び第２犠牲層（ＳＦ１、ＳＦ２）は第１絶縁層ＩＬ１に埋め込まれる。第１ビア層ＭＶ１は第２連結層部ＣＬＰ２に連結されるように第１絶縁層ＩＬ１を貫通して形成される。第１絶縁層ＩＬ１上に第１配線層ＭＬ１が形成される。第２絶縁層ＩＬ２は第１絶縁層ＩＬ１上に第１配線層ＭＬ１を埋め込むように形成される。第２絶縁層ＩＬ２上に第２銅箔層ＴＣ２が形成される。次に、キャリア基板ＣＳの両側から基板部ＳＵＢが剥離される。

【0052】

以下、キャリア基板ＣＳから剥離された一つの基板部ＳＵＢについて説明する。

【0053】

図８に示したように、基板部ＳＵＢから第１及び第２銅箔層（ＴＣ１、ＴＣ２）が除去される。

【0054】

図９を参照すると、第２絶縁層ＩＬ２にビアを形成して第２ビア層ＭＶ２を形成し、第２絶縁層ＩＬ２上に第２配線層ＭＬ２を形成する。第２配線層ＭＬ２は第２ビア層ＭＶ２に形成されたビアを通じて第１配線層ＭＬ１に電気的に連結される。また、第１連結層部ＣＬＰ１の第１面に対向する第２面上に接続層ＣＴＬが形成される。接続層ＣＴＬには第１連結層部ＣＬＰ１に対応する接続パッドＣＴＰが形成される。接続パッドＣＴＰは円形形状を有するように形成される。また、接続パッドＣＴＰは第１連結層部ＣＬＰ１に対応する領域にメッキ工程を通じて形成される。従って、基板製造時にメッキ面積が増加してメッキ工程をより容易に行うことができる。

【0055】

図１０を参照すると、第１絶縁層ＩＬ１の一面に第１ソルダレジスト層ＳＬ１が形成される。第１ソルダレジスト層ＳＬ１は接続層ＣＴＬの一部を露出する。第１ソルダレジスト層ＳＬ１には接続パッドＣＴＰを囲むようにソルダレジストＳＲが形成される。ソルダレジストＳＲは接続パッドＣＴＰの周縁を部分的に覆う。従って、接続パッドＣＴＰは接続パッドＣＴＰの平面積よりも露出した平面積がより小さく形成される。ソルダレジストＳＲは第１絶縁層ＩＬ１の第１部分ＩＬ１ａ上に第１部分ＩＬ１ａの平面積よりも小さい平面積を有するように形成される。また、ソルダレジストＳＲは円形のループ（ｌｏｏｐ）形状を有するようにパターニングされる。第２ソルダレジスト層ＳＬ２は、第２絶縁層ＩＬ２上に形成されて、第２配線層ＭＬ２の一部を露出する。

【0056】

図１１を参照すると、第１ソルダレジスト層ＳＬ１上に第１マスク層ＭＳＫ１が配置され、第２ソルダレジスト層ＳＬ２上に第２マスク層ＭＳＫ２が配置される。キャビティＣＶが形成される領域を除外した部分は全て第１マスク層ＭＳＫ１及び第２マスク層ＭＳＫ２により隠される。

【0057】

第１マスク層ＭＳＫ１及び第２マスク層ＭＳＫ２をエッチングマスクとして、キャビティＣＶが形成される領域に位置する第１犠牲層ＳＦ１及び第２犠牲層ＳＦ２がエッチングされて除去される。従って、第１絶縁層ＩＬ１の一面に段差を有する溝形状のキャビティＣＶが形成される。その後、第１マスク層ＭＳＫ１及び第２マスク層ＭＳＫ２が除去され、図１のような回路基板が形成される。

【0058】

以下、図１２及び図１３を参照して、一実施形態による電子部品パッケージについて説明する。

【0059】

図１２は、一実施形態による電子部品パッケージを概略的に示す断面図である。図１３は、他の実施形態による電子部品パッケージを概略的に示す断面図である。

【0060】

図１２を参照すると、本実施形態による電子部品パッケージ１０００Ａは、上述した一実施形態による回路基板１００Ａを含む。以下、第１回路基板１００Ａに関する説明は上述した一実施形態による回路基板１００Ａに関する説明が同一に適用される。

【0061】

本実施形態による電子部品パッケージ１０００Ａは、第１回路基板１００Ａ、第１回路基板１００Ａに連結された第２回路基板２００、第２回路基板２００の一面に実装された電子部品３００、第１及び第２回路基板（１００Ａ、２００）の間に配置されてキャビティＣＶを満たし、電子部品３００の少なくとも一部を覆う封止材４００、第１及び第２回路基板（１００Ａ、２００）を電気的に連結する導電性部材５１０、第２回路基板２００と電子部品３００とを電気的に連結する電極７００、及びアンダフィル６００を含む。

【0062】

第２回路基板２００は、電子部品３００が実装される回路基板であり、絶縁層、配線層、ビア層、及びソルダレジスト層を含む。

【0063】

電子部品３００は、素子数百～数百万個以上が一つのチップ内に集積化された集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）ダイである。例えば、電子部品３００は、セントラルプロセッサー（例えば、ＣＰＵ）、グラフィックプロセッサー（例えば、ＧＰＵ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタルシグナルプロセッサー、暗号化プロセッサー、マイクロプロセッサ、マイクロコントローラーなどのプロセッサーチップ、具体的にはアプリケーションプロセッサー（ＡＰ：Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｃｅｓｓｏｒ）であるが、これに限定されるものではなく、それ以外にもその他の揮発性メモリ（例えば、ＤＲＡＭ）、非揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリなどのメモリや、アナログ－デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックなどである。必要に応じて、電子部品３００は、チップ形態の受動部品、例えばＭＬＣＣ（Ｍｕｌｔｉ－Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）のようなチップ形態のキャパシタ、ＰＩ（Ｐｏｗｅｒ Ｉｎｄｕｃｔｏｒ）のようなチップ形態のインダクタなどである。電子部品３００は、封止材４００により覆われ、少なくとも一面が封止材４００に物理的に接する。

【0064】

封止材４００は、第１絶縁層ＩＬ１の一面上に配置されて第１絶縁層ＩＬ１の一面、第２回路基板２００の一面、及び電子部品３００の外面の少なくとも一部を覆う。また、封止材４００は、キャビティＣＶの少なくとも一部を満たし、その結果、電子部品３００の上面の少なくとも一部を覆う。例えば、封止材４００は、電子部品３００の上面、下面、及び側面のそれぞれの少なくとも一部に物理的に接触する。封止材４００は、硬化前状態で流動性を有するため、電子部品３００の外面及び第１絶縁層ＩＬ１の表面に沿って流れてキャビティＣＶ内部を満たす。この場合、キャビティＣＶの深さが増加しても、第１絶縁層ＩＬ１の第１部分ＩＬ１ａ及び第１ソルダレジスト層ＳＬ１のように突出した接続パッドＣＴＰに隣接する領域にのみ絶縁材及びソルダレジストが形成される。従って、回路基板の反りを抑制することができ、回路基板と電子部品との間にモールドを注入する段階におけるフロー特性を向上させることができる。

【0065】

封止材４００の材料としては絶縁物質が用いられ、絶縁物質としては、エポキシ樹脂のような熱硬化性樹脂やポリイミドのような熱可塑性樹脂が用いられる。また、これらの樹脂にシリカなどの無機フィラーが含まれるものを利用することもできる。例えば、封止材４００の材料としては、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）を用いることができる。ＡＢＦは、ＲＣＣ（Ｒｅｓｉｎ Ｃｏａｅｄ Ｃｏｐｐｅｒ）形態で提供されるが、これに限定されるものではない。必要に応じて、ＰＩＥ（Ｐｈｏｔｏ Ｉｍａｇｅ－ａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ）などの感光性材料を利用することもできる。また封止材４００は、公知のＥＭＣ（Ｅｐｏｘｙ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ）であるが、これに限定されるものではない。

【0066】

導電性部材５１０は第２回路基板２００の開口の少なくとも一部に配置される。導電性部材５１０は第２回路基板２００を外部と物理的及び／又は電気的に連結させる。例えば、導電性部材５１０は第２回路基板２００の露出した配線層と接続層ＣＴＬの接続パッドＣＴＰとを電気的に連結する。導電性部材５１０は、それぞれ錫（Ｓｎ）又は錫（Ｓｎ）を含む合金、例えばソルダなどで形成されるが、これに限定されるものではない。例えば、導電性部材５１０は、複数のボール（ｂａｌｌ）が結合された柱形状であるが、これに限定されるものではなく、ランド（ｌａｎｄ）、ボール（ｂａｌｌ）、ピン（ｐｉｎ）、柱形状の金属ポスト（Ｍｅｔａｌ Ｐｏｓｔ）などであり得る。

【0067】

アンダフィル６００は、第２回路基板のキャビティＣＶに実装された電子部品３００と第２回路基板２００との間に充填される物質であり、キャビティＣＶ内の電子部品３００を固定する。特に、電極７００が突出形成されて電子部品３００の一面と第２回路基板２００との間にギャップが発生する場合、そのギャップ内にアンダフィル６００が充填される。アンダフィル６００により電子部品３００が固定される。

【0068】

図１３を参照すると、他の実施形態による電子部品パッケージ１０００Ｂは、図１２を参照する一実施形態による電子部品パッケージ１０００Ａと比較して導電性部材５２０の形状が異なる。

【0069】

導電性部材５２０は第２回路基板２００の開口の少なくとも一部に配置される。導電性部材５２０は第２回路基板２００を外部と物理的及び／又は電気的に連結させる。例えば、導電性部材５２０は第２回路基板２００の露出した配線層と接続層ＣＴＬの接続パッドＣＴＰとを電気的に連結する。導電性部材５２０は、それぞれ錫（Ｓｎ）又は錫（Ｓｎ）を含む合金、例えばソルダなどで形成されるが、これに限定されるものではない。例えば、導電性部材５２０は、ＣＣＢ（Ｃｕ Ｃｏｒｅ Ｂａｌｌ）で形成されるが、これに限定されるものではなく、ランド（ｌａｎｄ）、ボール（ｂａｌｌ）、ピン（ｐｉｎ）、又は柱形状の金属ポスト（Ｍｅｔａｌ Ｐｏｓｔ）などであり得る。

【0070】

図１４～図１６は多様な実施形態による回路基板を説明するための図面である。図１４は、他の実施形態による回路基板の一面を概略的に示す平面図であり、図１５は、他の実施形態による回路基板の断面図であり、図１６は、他の実施形態による回路基板の一面を概略的に示す平面図である。

【0071】

図１４を参照すると、本実施形態による回路基板１００Ｂは、図１及び図２を参照して説明した一実施形態による回路基板と類似する。同一の構成要素に関する具体的な説明は省略する。

【0072】

図１４を参照すると、本実施形態による回路基板１００Ｂは、図１に示した実施形態による回路基板とは異なり、接続パッドＣＴＰが四角形の平面形状を有し、ソルダレジストＳＲが四角形のループ形状を有する。また、図３～図１１を参照して説明した一実施形態による回路基板の製造方法とは異なり、接続パッドＣＴＰは接続層ＣＴＬの第１連結層部ＣＬＰ１に対応し、四角形の平面形状を有するように形成される。また、ソルダレジストＳＲは第１ソルダレジスト層ＳＬ１に接続パッドＣＴＰを囲んで四角形ループ形状を有するように形成される。

【0073】

図１５を参照すると、本実施形態による回路基板１００Ｃは、図１及び図２を参照して説明した一実施形態による回路基板と類似する。同一の構成要素に関する具体的な説明は省略する。

【0074】

図１５を参照すると、本実施形態による回路基板１００Ｃは、図１に示した実施形態による回路基板とは異なり、第１ソルダレジスト層ＳＬ１を含まない。従って、接続パッドＣＴＰは第１絶縁層ＩＬ１の第１部分ＩＬ１ａに一部重なって外部に露出する。

【0075】

図１６を参照すると、本実施形態による回路基板１００Ｄは、図１及び図２を参照して説明した一実施形態による回路基板と類似する。同一の構成要素に関する具体的な説明は省略する。

【0076】

図１６を参照すると、本実施形態による回路基板１００Ｄは、図１に示した実施形態による回路基板とは異なり、第１ソルダレジスト層ＳＬ１を含まず、接続パッドＣＴＰが四角形の平面形状を有する。従って、接続パッドＣＴＰは第１絶縁層ＩＬ１の第１部分ＩＬ１ａに一部重なって外部に露出する。

【0077】

以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更実施することが可能である。

【符号の説明】

【0078】

１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ （第１）回路基板
２００ 第２回路基板
３００ 電子部品
４００ 封止材
５１０、５２０ 第１、第２導電性部材
６００ アンダフィル
７００ 電極
１０００Ａ、１０００Ｂ 電子部品パッケージ
ＣＬ 連結層
ＣＬＰ１、ＣＬＰ２ 第１、第２連結層部
ＣＯ コア部
ＣＰ 連結部
ＣＳ キャリア基板
ＣＴＬ 接続層
ＣＴＰ 接続パッド
ＣＶ キャビティ
ＩＬ 絶縁層
ＩＬ１、ＩＬ２ 第１、第２絶縁層
ＩＬ１ａ、ＩＬ１ｂ 第１、第２部分
ＭＬ 配線層
ＭＬ１、ＭＬ２ 第１、第２配線層
ＭＳ 薄膜金属層
ＭＳＫ１、ＭＳＫ２ 第１、第２マスク層
ＭＶ ビア層
ＭＶ１、ＭＶ２ 第１、第２ビア層
ＳＦ１、ＳＦ２ 第１、第２犠牲層
ＳＬ ソルダレジスト層
ＳＬ１、ＳＬ２ 第１、第２ソルダレジスト層
ＳＲ ソルダレジスト
ＳＵＢ 基板部
ＴＣ１、ＴＣ２ 第１、第２銅箔層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】