知財求人 - 知財ポータルサイト「IP Force」
▶ サムソン エレクトロ−メカニックス カンパニーリミテッド．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024084723
(43)【公開日】2024-06-25
(54)【発明の名称】積層セラミックキャパシタ
(51)【国際特許分類】
H01G 4/30 20060101AFI20240618BHJP
【ＦＩ】
H01G4/30 201M
H01G4/30 201K
H01G4/30 201F
H01G4/30 512
H01G4/30 513
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2023208561
(22)【出願日】2023-12-11
(31)【優先権主張番号】10-2022-0173424
(32)【優先日】2022-12-13
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(72)【発明者】
【氏名】孫 源秀
(72)【発明者】
【氏名】朴 明學
(72)【発明者】
【氏名】洪 奇杓
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AD02
5E001AD05
5E082AA01
5E082AB03
5E082BC19
5E082BC33
5E082EE01
5E082FF05
5E082FG26
5E082GG10
(57)【要約】
【課題】不良発生の可能性を減らし、安定して製造可能な構造を有する積層セラミックキャパシタを提供する。
【解決手段】本発明の一実施形態による積層セラミックキャパシタは、第１内部電極と第２内部電極が誘電体層を挟んで第１方向に交互に積層された容量領域を含む本体と、第１方向と異なる第２方向に容量領域を挟んで互いに離隔して本体に配置され第１内部電極と第２内部電極にそれぞれ連結される第１及び第２外部電極とを含み、本体は、第１方向に容量領域を挟んで配置された複数のカバー層をさらに含み、複数のカバー層のうち一つは、複数のカバー層のうち一つの第１方向外面でそれぞれ陥没された複数の陥没部を有し、複数の陥没部は、複数のカバー層のうち一つの第２方向外面から離隔し、第１及び第２外部電極のそれぞれの第２方向ベンディング長さＬ３は、複数のカバー層のうち一つの第２方向外面から複数の陥没部のうちさらに近い陥没部までの第２方向最長距離Ｌ４より長いことができる。
【選択図】図１ａ
【解決手段】本発明の一実施形態による積層セラミックキャパシタは、第１内部電極と第２内部電極が誘電体層を挟んで第１方向に交互に積層された容量領域を含む本体と、第１方向と異なる第２方向に容量領域を挟んで互いに離隔して本体に配置され第１内部電極と第２内部電極にそれぞれ連結される第１及び第２外部電極とを含み、本体は、第１方向に容量領域を挟んで配置された複数のカバー層をさらに含み、複数のカバー層のうち一つは、複数のカバー層のうち一つの第１方向外面でそれぞれ陥没された複数の陥没部を有し、複数の陥没部は、複数のカバー層のうち一つの第２方向外面から離隔し、第１及び第２外部電極のそれぞれの第２方向ベンディング長さＬ３は、複数のカバー層のうち一つの第２方向外面から複数の陥没部のうちさらに近い陥没部までの第２方向最長距離Ｌ４より長いことができる。
【選択図】図１ａ
【特許請求の範囲】
【請求項1】
第１内部電極と第２内部電極とが誘電体層を挟んで第１方向に交互に積層された容量領域を含む本体と、
前記第１方向と異なる第２方向に前記容量領域を挟んで互いに離隔して前記本体に配置され、前記第１内部電極と前記第２内部電極にそれぞれ連結される第１外部電極及び第２外部電極とを含み、
前記本体は、前記第１方向に前記容量領域を挟んで配置された複数のカバー層をさらに含み、
前記複数のカバー層のうち一つは、前記複数のカバー層のうち一つの第１方向外面にそれぞれ陥没した複数の陥没部を有し、
前記複数の陥没部は、前記複数のカバー層のうち一つの第２方向外面から離隔し、
前記第１外部電極及び前記第２外部電極のそれぞれの第２方向ベンディング長さＬ３は、前記複数のカバー層のうち一つの第２方向外面から前記複数の陥没部のうちさらに近い陥没部までの第２方向最長距離Ｌ４より長い、積層セラミックキャパシタ。
前記第１方向と異なる第２方向に前記容量領域を挟んで互いに離隔して前記本体に配置され、前記第１内部電極と前記第２内部電極にそれぞれ連結される第１外部電極及び第２外部電極とを含み、
前記本体は、前記第１方向に前記容量領域を挟んで配置された複数のカバー層をさらに含み、
前記複数のカバー層のうち一つは、前記複数のカバー層のうち一つの第１方向外面にそれぞれ陥没した複数の陥没部を有し、
前記複数の陥没部は、前記複数のカバー層のうち一つの第２方向外面から離隔し、
前記第１外部電極及び前記第２外部電極のそれぞれの第２方向ベンディング長さＬ３は、前記複数のカバー層のうち一つの第２方向外面から前記複数の陥没部のうちさらに近い陥没部までの第２方向最長距離Ｌ４より長い、積層セラミックキャパシタ。
【請求項2】
第１内部電極と第２内部電極が誘電体層を挟んで第１方向に交互に積層された容量領域を含む本体と、
前記第１方向と異なる第２方向に前記容量領域を挟んで互いに離隔して前記本体に配置され、前記第１内部電極と前記第２内部電極にそれぞれ連結される第１外部電極及び第２外部電極とを含み、
前記本体は、前記第１方向に前記容量領域を挟んで配置された複数のカバー層をさらに含み、
前記複数のカバー層のうち一つは、前記複数のカバー層のうち一つの第１方向外面でそれぞれ陥没した複数の陥没部を有し、
前記複数の陥没部は、前記複数のカバー層のうち一つの第２方向外面から離隔し、
前記複数の陥没部のそれぞれは、前記第１方向において前記第１内部電極及び前記第２内部電極と重畳する、積層セラミックキャパシタ。
前記第１方向と異なる第２方向に前記容量領域を挟んで互いに離隔して前記本体に配置され、前記第１内部電極と前記第２内部電極にそれぞれ連結される第１外部電極及び第２外部電極とを含み、
前記本体は、前記第１方向に前記容量領域を挟んで配置された複数のカバー層をさらに含み、
前記複数のカバー層のうち一つは、前記複数のカバー層のうち一つの第１方向外面でそれぞれ陥没した複数の陥没部を有し、
前記複数の陥没部は、前記複数のカバー層のうち一つの第２方向外面から離隔し、
前記複数の陥没部のそれぞれは、前記第１方向において前記第１内部電極及び前記第２内部電極と重畳する、積層セラミックキャパシタ。
【請求項3】
前記第１外部電極の一部分は、前記複数の陥没部のうち一つの内部に配置され、
前記第２外部電極の一部分は、前記複数の陥没部のうち他の一つの内部に配置される、請求項１または２に記載の積層セラミックキャパシタ。
前記第２外部電極の一部分は、前記複数の陥没部のうち他の一つの内部に配置される、請求項１または２に記載の積層セラミックキャパシタ。
【請求項4】
前記複数のカバー層のそれぞれは、前記複数の陥没部を有する、請求項１または２に記載の積層セラミックキャパシタ。
【請求項5】
前記複数の陥没部のそれぞれは、前記第１方向及び前記第２方向と異なる第３方向に延長された形態である、請求項１または２に記載の積層セラミックキャパシタ。
【請求項6】
前記本体は、前記第１方向及び前記第２方向と異なる第３方向に前記容量領域を挟んで配置された複数のマージン領域をさらに含み、
前記複数の陥没部は、前記複数のマージン領域の第３方向外面に延長されない、請求項５に記載の積層セラミックキャパシタ。
前記複数の陥没部は、前記複数のマージン領域の第３方向外面に延長されない、請求項５に記載の積層セラミックキャパシタ。
【請求項7】
前記複数の陥没部のそれぞれの深さは、前記誘電体層のそれぞれの厚さより長く、前記複数のカバー層のうち一つの厚さより短い、請求項１または２に記載の積層セラミックキャパシタ。
【請求項8】
前記複数の陥没部のそれぞれの幅は、前記複数のカバー層のうち一つの第１方向外面から前記複数の陥没部のそれぞれの内部により深く入るほどさらに細くなる、請求項１または２に記載の積層セラミックキャパシタ。
【請求項9】
前記複数の陥没部のそれぞれの幅は、前記複数のカバー層のうち一つの第１方向外面から前記複数の陥没部のそれぞれの内部により深く入るほどさらに広くなる、請求項１または２に記載の積層セラミックキャパシタ。
【請求項10】
前記誘電体層は強誘電体を含有し、
前記複数のカバー層のそれぞれは、強誘電体を含有する、請求項１または２に記載の積層セラミックキャパシタ。
前記複数のカバー層のそれぞれは、強誘電体を含有する、請求項１または２に記載の積層セラミックキャパシタ。
【請求項11】
前記複数の陥没部のそれぞれは、前記第１方向において前記第１内部電極および前記第２内部電極と重畳する、請求項１に記載の積層セラミックキャパシタ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層セラミックキャパシタに関する。
【背景技術】
【0002】
積層セラミックキャパシタは、小型でありながらも高容量が保障され実装が容易であるという長所により、コンピュータ、ＰＤＡ、携帯電話などの電子機器の部品として広く使用されており、高信頼性、高強度特性を有するため、電気機器（車両含む）の部品としても広く使用されている。
【0003】
積層セラミックキャパシタが電子機器に使用される場合、積層セラミックキャパシタは、小型化されることができる。例えば、積層セラミックキャパシタの体積に比べて大きな静電容量がさらに重要になり、積層セラミックキャパシタの信頼性を確保しながら積層セラミックキャパシタのサイズを最小化することがさらに重要になり得る。
【0004】
積層セラミックキャパシタが電気機器に使用される場合、積層セラミックキャパシタは、過酷な環境（例：高電圧、高温、外部衝撃の可能性）に晒される可能性があるため、積層セラミックキャパシタの高い信頼性はさらに重要になり得る。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】韓国登録特許公報第１０－１５２５６６６号
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明は、不良（例：ｃｒａｃｋ、ｄｅｌａｍｉｎａｔｉｏｎ）発生の可能性を減らし、安定して製造可能な構造を有する積層セラミックキャパシタを提供することを目的とする。
【0007】
または、本発明は、内部の収縮特性が正確に分かり難い状態でも、安定して製造可能な構造を有することができ、さらに高い設計自由度を提供することができる積層セラミックキャパシタを提供することを目的とする。
【0008】
または、本発明は、外部から水分や異物が浸透することを安定して遮断することで、さらに改善した信頼性を有する積層セラミックキャパシタを提供することを目的とする。
【0009】
または、本発明は、内部段差を吸収して安定した構造を有する積層セラミックキャパシタを提供することを目的とする。
【課題を解決するための手段】
【0010】
本発明の一実施形態による積層セラミックキャパシタは、第１内部電極と第２内部電極とが誘電体層を挟んで第１方向に交互に積層された容量領域を含む本体と、上記第１方向と異なる第２方向に上記容量領域を挟んで互いに離隔して上記本体に配置され、上記第１内部電極と第２内部電極にそれぞれ連結される第１外部電極及び第２外部電極とを含み、上記本体は、上記第１方向に上記容量領域を挟んで配置された複数のカバー層をさらに含み、上記複数のカバー層のうち一つは、上記複数のカバー層のうち一つの第１方向外面にそれぞれ陥没された複数の陥没部を有し、上記複数の陥没部は、上記複数のカバー層のうち一つの第２方向外面から離隔し、上記第１外部電極及び第２外部電極のそれぞれの第２方向ベンディング長さＬ３は、上記複数のカバー層のうち一つの第２方向外面から上記複数の陥没部のうちさらに近い陥没部までの第２方向最長距離Ｌ４より長いことができる。
【0011】
本発明の一実施形態による積層セラミックキャパシタは、第１内部電極と第２内部電極が誘電体層を挟んで第１方向に交互に積層された容量領域を含む本体と、上記第１方向と異なる第２方向に上記容量領域を挟んで互いに離隔して上記本体に配置され、上記第１内部電極と第２内部電極にそれぞれ連結される第１外部電極及び第２外部電極とを含み、上記本体は、上記第１方向に上記容量領域を挟んで配置された複数のカバー層をさらに含み、上記複数のカバー層のうち一つは、上記複数のカバー層のうち一つの第１方向外面でそれぞれ陥没された複数の陥没部を有し、上記複数の陥没部は、上記複数のカバー層のうち一つの第２方向外面から離隔し、上記複数の陥没部のそれぞれは、上記第１方向に上記第１内部電極と第２内部電極に重畳することができる。
【発明の効果】
【0012】
本発明の一実施形態による積層セラミックキャパシタは、不良（例：ｃｒａｃｋ、ｄｅｌａｍｉｎａｔｉｏｎ）発生の可能性を減らし、安定して製造可能な構造を有することができる。
【0013】
または、本発明の一実施形態による積層セラミックキャパシタは、内部の収縮特性が正確に分かり難い状態でも、安定して製造可能な構造を有することができ、さらに高い設計自由度を提供することができる。
【0014】
または、本発明の一実施形態による積層セラミックキャパシタは、外部から水分や異物が浸透することを安定して遮断することで、さらに改善した信頼性を有することができる。
【0015】
または、本発明の一実施形態による積層セラミックキャパシタは、内部段差を吸収して安定した構造を有することができる。
【図面の簡単な説明】
【0016】
【図1a】本発明の一実施形態による積層セラミックキャパシタとその内部を示した斜視図である。
【図1b】本発明の一実施形態による積層セラミックキャパシタの本体を示した斜視図である。
【図2b】本発明の一実施形態による積層セラミックキャパシタとその外部電極を示した断面図である。
【図2c】本発明の一実施形態による積層セラミックキャパシタの複数の陥没部の幅が複数の陥没部の内部に深く入るほどさらに広くなる構造を示した断面図である。
【図2d】本発明の一実施形態による積層セラミックキャパシタの複数の陥没部の幅が複数の陥没部の内部に深く入るほどさらに細くなる構造を示した断面図である。
【図3】本発明の一実施形態による積層セラミックキャパシタの本体の焼成による形態変化を示した断面図である。
【図4】本発明の一実施形態による積層セラミックキャパシタの複数の陥没部が本体と外部電極の間の隙間に浸透する水分を遮断することを示した断面図である。
【図5a】本発明の一実施形態による積層セラミックキャパシタの複数の陥没部を形成する第１方式を示した断面図である。
【図5b】本発明の一実施形態による積層セラミックキャパシタの複数の陥没部を形成する第２方式を示した断面図である。
【発明を実施するための形態】
【0017】
本発明の実施形態は、様々な異なる形態に変形されることができ、本発明の範囲が以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は、当業界で平均的な知識を有する者に本発明をさらに完全に説明するために提供されるものである。よって、図面における要素の形状及び大きさなどは、より明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。
【0018】
そして、図面において本発明を明確に説明するために、説明と関係のない部分は省略し、様々な層及び領域を明確に表現するために厚さを拡大して示し、同一の思想の範囲内の機能が同一の構成要素は、同一の参照符号を用いて説明する。
【0019】
明細書全体において、ある部分がある構成要素を「含む」というとき、これは特に反対の記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
【0020】
本発明の実施形態を明確に説明するために六面体の方向を定義すると、図面上で示されたＬ、Ｗ及びＴは、それぞれ長さ方向、幅方向及び厚さ方向を示す。ここで、厚さ方向は、誘電体層が積層される積層方向（または第１方向）と同一の概念で使用されることができる。
【0021】
【0022】
本体１１０は、第１内部電極１２１と第２内部電極１２２が誘電体層１１１を挟んで第１方向（例：Ｔ方向）に交互に積層された容量領域１１５を含むことができる。
【0023】
例えば、本体１１０は、容量領域１１５の焼成によってセラミック本体で構成されることができる。ここで、本体１１０に配置された誘電体層１１１は焼結された状態であり、隣接する誘電体層間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認し難い程度に一体化されることができる。
【0024】
例えば、本体１１０は、長さ方向Ｌの両側面、幅方向Ｗの両側面及び厚さ方向Ｔの両側面を有する六面体で形成されることができ、上記六面体の角及び／またはコーナーは、研磨されることで丸い形態であることができる。但し、本体１１０の形状、寸法及び誘電体層１１１の積層数が本実施形態の図示のとおりに限定されるものではない。
【0025】
誘電体層１１１は、その厚さを積層セラミックキャパシタ１００ａの容量設計に合わせて任意に変更することができ、高誘電率を有するセラミック粉末、例えばチタン酸バリウム（ＢａＴｉＯ３）系粉末を含むことができ、本発明がこれらに限定されるものではない。また、積層セラミックキャパシタ１００ａの要求規格に応じて、セラミック粉末に多様なセラミック添加剤（例：ＭｇＯ、Ａｌ２Ｏ３、ＳｉＯ２、ＺｎＯ）、有機溶剤、可塑剤、結合剤、分散剤などが添加されることができる。
【0026】
誘電体層１１１の形成に使用されるセラミック粉末の平均粒径は、特に制限されず、積層セラミックキャパシタ１００ａの要求規格（例：電子機器用キャパシタのように小型化及び／または高容量が要求されるか、電気機器用キャパシタのように高い耐電圧特性及び／または強い強度が要求されるなど）に応じて調節されることができるが、例えば、４００ｎｍ以下に調節されることができる。
【0027】
例えば、誘電体層１１１は、チタン酸バリウム（ＢａＴｉＯ３）などのパウダーを含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥して複数個のセラミックシートを設けることにより形成されることができる。上記セラミックシートは、セラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で数μｍの厚さを有するシート型で製作することにより形成されることができるが、これに限定されない。
【0028】
第１内部電極１２１と第２内部電極１２２は、導電性金属を含む導電性ペーストを印刷して誘電体層の積層方向（例：Ｔ方向）に沿って本体１１０の長さ方向Ｌの一側面と他側面に交互に露出するように形成されることができ、中間に配置された誘電体層によって互いに電気的に絶縁されることができる。
【0029】
例えば、第１内部電極１２１と第２内部電極１２２のそれぞれは、粒子平均大きさが０．１μｍ～０．２μｍであり４０重量％～５０重量％の導電性金属粉末を含む内部電極用導電性ペーストによって形成されることができるが、これに限定されない。上記導電性ペーストは、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、鉛（Ｐｂ）または白金（Ｐｔ）などの単独またはこれらの合金であることができ、本発明がこれに限定されるものではない。
【0030】
例えば、上記セラミックシート上に上記内部電極用導電性ペーストを印刷工法などで塗布して内部電極パターンを形成することができる。上記導電性ペーストの印刷方法は、スクリーン印刷法、グラビア印刷法及びインクジェット印刷法などを使用することができ、本発明がこれに限定されるものではない。例えば、上記内部電極パターンが印刷されたセラミックシートを２００～３００層積層し、圧着、焼成することで、本体１１０を製作することができる。
【0031】
積層セラミックキャパシタ１００ａの静電容量は、第１内部電極１２１と第２内部電極１２２間の積層方向（例：Ｔ方向）の重畳面積に比例し、第１内部電極１２１と第２内部電極１２２の総積層数に比例し、第１内部電極１２１と第２内部電極１２２間の間隔に反比例することができる。上記内部電極間隔は、誘電体層１１１の１層の厚さと実質的に同一であることができる。
【0032】
積層セラミックキャパシタ１００ａは、第１内部電極１２１と第２内部電極１２２間の間隔が狭いほど、厚さに比べてさらに大きい静電容量を有することができる。一方、積層セラミックキャパシタ１００ａの耐電圧は、上記内部電極間隔が広いほど高いことができる。よって、上記内部電極の間隔は、積層セラミックキャパシタ１００ａの要求規格（例：電子機器用キャパシタのように小型化及び／または高容量が要求されるか、電気機器用キャパシタのように高い耐電圧特性及び／または強い強度が要求されるなど）に応じて調節されることができる。第１内部電極１２１と第２内部電極１２２のそれぞれの厚さも、上記内部電極間隔の影響を受け得る。
【0033】
例えば、積層セラミックキャパシタ１００ａは、高い耐電圧特性及び／または強い強度が要求される場合に、第１内部電極１２１と第２内部電極１２２間の間隔がそれぞれの厚さの２倍を超えるように設計されることができる。例えば、積層セラミックキャパシタ１００ａは、小型化及び／または高容量が要求される場合に、第１内部電極１２１と第２内部電極１２２のそれぞれの厚さが０．４μｍ以下であり、総積層数が４００層以上となるように設計されることができる。
【0034】
第１及び第２外部電極１３１、１３２は、第１方向（例：Ｔ方向）と異なる第２方向（例：Ｌ方向）に容量領域１１５を挟んで互いに離隔して本体１１０に配置され、第１内部電極１２１と第２内部電極１２２にそれぞれ連結されることができる。
【0035】
例えば、第１及び第２外部電極１３１、１３２のそれぞれは、金属成分が含まれたペーストにディッピング（ｄｉｐｐｉｎｇ）する方法、導電性ペーストを印刷する方法、シート（Ｓｈｅｅｔ）転写、パッド（Ｐａｄ）転写方法、スパッタめっきまたは電解めっきなどで形成されることができる。例えば、第１及び第２外部電極１３１、１３２は、上記ペーストが焼成されることで形成された焼成層と、上記焼成層の外面に形成されためっき層とを含むことができ、上記焼成層と上記めっき層との間に導電性樹脂層をさらに含むことができる。例えば、上記導電性樹脂層は、エポキシのような熱硬化性樹脂に導電性粒子が含有されることにより形成されることができる。上記金属成分は、銅（Ｃｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、鉛（Ｐｂ）、スズ（Ｓｎ）などの単独またはこれらの合金であることができるが、これに限定されない。
【0036】
積層セラミックキャパシタ１００ａは、外部基板（例：印刷回路基板）に実装または組み込まれることができ、第１及び第２外部電極１３１、１３２を通じて上記外部基板の配線、ランド、半田及びバンプのうち少なくとも一つに連結されることで、上記外部基板に電気的に連結された回路（例：集積回路、プロセッサ）に電気的に連結されることができる。
【0037】
【0038】
複数のカバー層１１２、１１３は、第１方向（例：Ｔ方向）に容量領域１１５を挟んで配置されることができる。複数のカバー層１１２、１１３のそれぞれは、誘電体層１１１の１層よりさらに厚くてよく、本体１１０の上面及び下面を提供することができる。第１及び第２外部電極１３１、１３２のそれぞれの一部分は、本体１１０の下面及び／または上面に配置されることができる。
【0039】
複数のカバー層１１２、１１３は、外部環境要素（例：水分、めっき液、異物）が容量領域１１５に浸透することを防ぐことができ、本体１１０を外部衝撃から保護することができ、本体１１０の曲げ強度も向上させることができる。例えば、複数のカバー層１１２、１１３は、誘電体層１１１と同一の材料（例：チタン酸バリウムのような強誘電体）を含有することができる。
【0040】
複数のマージン領域１１４は、第１及び第２方向（例：Ｔ方向及びＬ方向）と異なる第３方向（例：Ｗ方向）に容量領域１１５を挟んで配置されることができる。複数のマージン領域１１４は、第１内部電極１２１と第２内部電極１２２が本体１１０において第３方向（例：Ｗ方向）の表面に露出することを防ぐことができるため、外部環境要素（例：水分、めっき液、異物）が上記第３方向表面を通じて第１内部電極１２１と第２内部電極１２２に浸透することを防止することができ、積層型キャパシタ１００ａの信頼性及び寿命を向上させることができる。また、第１内部電極１２１と第２内部電極１２２は、複数のマージン領域１１４によって第３方向に効率的に拡張して形成されることができるため、複数のマージン領域１１４は、第１内部電極１２１と第２内部電極１２２の重畳面積を広げて積層型キャパシタ１００ａの静電容量の向上にも寄与することができる。
【0041】
図１ａ、図１ｂ及び図２ａを参照すると、複数のカバー層１１２、１１３のうち一つは、複数のカバー層１１２、１１３のうち一つの第１方向（例：Ｔ方向）外面のうち複数のカバー層１１２、１１３のうち一つの第２方向（例：Ｌ方向）外面から離隔した位置でそれぞれ陥没された複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂを有することができる。例えば、複数のカバー層１１２、１１３のうち一つは、複数の陥没部１４１ａ、１４２ａを有することができ、複数のカバー層１１２、１１３のうち他の一つは、複数の陥没部１４１ｂ、１４２ｂを有することができる。
【0042】
図３を参照すると、複数のカバー層１１２、１１３の焼成（熱処理）による収縮率が誘電体層の収縮率に比べて相対的に低い場合、焼成（熱処理）前の本体１１０ｐは、焼成（熱処理）によって第１状態の本体１１０ｃに変形されることができる。本体１１０ｃの容量領域１１５は、複数のカバー層１１２、１１３に比べて相対的にさらに収縮されることがあり、複数のカバー層１１２、１１３は、容量領域１１５の相対的収縮による引張力（ｓｈｅａｒ ｓｔｒｅｓｓ）を受け得る。複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂは、上記引張力を分散させることができるため、複数のカバー層１１２、１１３の特定地点（例：第２方向外面）で上記引張力が集中することを防止することができる。上記引張力の集中は、クラック（ｃｒａｃｋ）や剥離（ｄｅｌａｍｉｎａｔｉｏｎ）を引き起こすおそれがある。複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂの引張力の分散作用により、複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂの形態も変形（例：上部幅と下部幅間の差異変形）されることができる。
【0043】
図３を参照すると、複数のカバー層１１２、１１３の焼成（熱処理）による収縮率が誘電体層１１１の収縮率に比べて相対的に高い場合、焼成（熱処理）前の本体１１０ｐは、焼成（熱処理）によって第２状態の本体１１０ｄに変形されることができる。本体１１０ｄの複数のカバー層１１２、１１３は、容量領域１１５に比べて相対的にさらに収縮される可能性があり、相対的収縮による引張力を受けられる。複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂは、上記引張力を分散させることができるため、複数のカバー層１１２、１１３の特定地点で上記引張力が集中することを防止することができる。上記引張力の集中は、クラック（ｃｒａｃｋ）や剥離（ｄｅｌａｍｉｎａｔｉｏｎ）を引き起こすおそれがある。複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂの引張力の分散作用により、複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂ）の形態も変形（例：上部幅と下部幅間の差異変形）されることができる。
【0044】
結局、本発明の一実施形態による積層セラミックキャパシタ１００ａは、不良（例：ｃｒａｃｋ、ｄｅｌａｍｉｎａｔｉｏｎ）発生の可能性を減らし、安定して製造可能な構造を有することができる。
【0045】
また、積層セラミックキャパシタ１００ａの全般的サイズによって、誘電体層１１１の１層の厚さＴ１も変わってよく、誘電体層１１１の１個の厚さＴ１及び／または積層セラミックキャパシタ１００ａの全般的サイズは、容量領域１１５と複数のカバー層１１２、１１３間の収縮率関係に影響を与え得る。よって、容量領域１１５と複数のカバー層１１２、１１３間の収縮率関係は、正確に予測し難い可能性がある。本発明の一実施形態による積層セラミックキャパシタ１００ａは、容量領域１１５と複数のカバー層１１２、１１３間の収縮率関係が正確に分からない状態でも、安定して製造可能な構造を有することができ、さらに高い設計自由度を提供することができる。
【0046】
例えば、複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂのそれぞれは、第１及び第２方向と異なる第３方向（例：Ｗ方向）に延長した形態（ｄｉｔｃｈ形態とも言われる）であってよい。複数のカバー層１１２、１１３と容量領域１１５間の収縮率差異は、これらの内部の第１方向積層構造の差異に起因し得て、容量領域１１５の第１方向（例：Ｔ方向）への収縮長さと第２及び第３方向への収縮長さ間の差異（等方性に対応）は、複数のカバー層１１２、１１３のそれと異なってよい。複数のカバー層１１２、１１３の収縮挙動は、等方収縮挙動に近くてよく、容量領域１１５の収縮挙動は異方収縮挙動に近くてよい。
【0047】
複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂのそれぞれの延長方向が第１方向と異なる可能性があるため、複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂは、第１方向収縮長さと第２及び第３方向収縮長さ間の差異を相殺することができる。これにより、複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂの引張力の分散作用の効率性は、さらに向上することができる。
【0048】
例えば、複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂは、複数のマージン領域１１４の第３方向（例：Ｗ方向）外面に延長しなくてよい。複数のマージン領域１１４の第３方向外面における陥没が本体１１０の引張力を分散させるのに与える影響は、複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂのそれに比べて小さくてよい。よって、複数のマージン領域１１４は、陥没部を有しないため、複数のマージン領域１１４の全般的な厚さに対して信頼性の向上効率を高めるのにさらに集中して設計されることができる。
【0049】
第１及び第２外部電極１３１、１３２のそれぞれの第２方向ベンディング長さＬ３は、複数のカバー層１１２、１１３のうち一つの第２方向（例：Ｌ方向）外面から複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂのうちさらに近い陥没部までの第２方向最長距離Ｌ４より長くてよい。第１及び第２外部電極１３１、１３２のそれぞれは、第１方向（例：Ｔ方向）外面のうち複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂ間の位置に接触することができる。第１及び第２外部電極１３１、１３２のそれぞれの第２方向ベンディング長さＬ３は、複数のカバー層１１２、１１３の第２方向（例：Ｌ方向）外面から第１及び第２外部電極１３１、１３２のそれぞれの第２方向（例：Ｌ方向）縁部までの長さであることができる。第２方向ベンディング長さＬ３と最長距離Ｌ４間の差異は、第１及び第２外部電極１３１、１３２の設計と実際形成間の差異（工程散布）を考慮して適切に決定されることができる。第２方向ベンディング長さＬ３のベンディング（ｂｅｎｄｉｎｇ）は、第１及び第２外部電極１３１、１３２が第１方向（例：Ｔ方向）から第２方向（例：Ｌ方向）に曲がった形態を意味することができ、第２方向ベンディング長さＬ３が始まる地点は、第１及び第２外部電極１３１、１３２のベンディング（ｂｅｎｄｉｎｇ）が始まる地点である複数のカバー層１１２、１１３の第２方向（例：Ｌ方向）外面であることができる。よって、第２方向ベンディング長さＬ３の開始地点と最長距離Ｌ４の開始地点は同一であってよい。
【0050】
これにより、複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂは、第１及び第２外部電極１３１、１３２によって安定して遮られることができるため、第１及び第２外部電極１３１、１３２により外部の物理的衝突から安定して保護されることができる。よって、複数のカバー層１１２、１１３の外部衝撃の保護性能や全般的な強度はさらに向上することができる。
【0051】
または、複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂのそれぞれは、第１方向（例：Ｔ方向）に第１内部電極１２１と第２内部電極１２２に重畳することができる。複数のカバー層１１２、１１３の第２方向（例：Ｌ方向）外面から複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂのうちさらに近い陥没部までの最短距離Ｌ１は、第２内部電極１２２と第１外部電極１３１間の第２方向（例：Ｌ方向）距離Ｌ２より長くてよく、第１内部電極１２１と第２外部電極１３２間の第２方向距離より長くてよい。最短距離Ｌ１と距離Ｌ２間の差異は、第１内部電極１２１と第２内部電極１２２の総積層数や本体１１０のサイズを考慮して適切に決められることができる。
【0052】
第２内部電極１２２と第１外部電極１３１間の部分と第１内部電極１２１と第２外部電極１３２間の部分は、Ｌ－マージンとも言われ、容量領域１１５の中心部分に比べて相対的に内部電極の総積層数が半分の部分であってよい。本体１１０は、製造過程で第１方向（例：Ｔ方向）に圧着されることができるが、上記Ｌ－マージンと上記中心部分間の内部電極の総積層数の差異は、上記圧着過程で上記Ｌ－マージンと上記中心部分間の段差を引き起こし得る。
【0053】
複数のカバー層１１２、１１３の第２方向（例：Ｌ方向）外面から複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂまでの複数のカバー層１１２、１１３の厚さは、複数のカバー層１１２、１１３において複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂに第１方向（例：Ｔ方向）に重畳する部分の厚さより厚くてよい。よって、複数のカバー層１１２、１１３において、上記Ｌ－マージンに第１方向（例：Ｔ方向）に重畳する部分は、上記圧着過程で上記Ｌ－マージンと上記中心部分間の段差を吸収することができる。よって、本体１１０は、さらに安定した構造を有することができるため、本体１１０の全般的な信頼性や強度がさらに向上することができる。
【0054】
例えば、複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂのそれぞれの深さＴ２は、誘電体層１１１の１層の厚さＴ１より長く、複数のカバー層１１２、１１３のうち１層の厚さより短くてよい。複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂのそれぞれの全般的な大きさ（Ｔ２に対応）は、複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂを形成するための別途の工程を追加することに起因した程度の大きさであってよいが、これに限定されない。複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂのそれぞれの深さＴ２と第１及び第２外部電極１３１、１３２のそれぞれの厚さＴ３間の関係は、積層セラミックキャパシタ１００ａの全般的なサイズや第１及び第２外部電極１３１、１３２の具体的形態によって変わることができる。
【0055】
図５ａを参照すると、複数の突出部４１ａ、４１ｂ、４２ａ、４２ｂをそれぞれ含む複数の圧着板４０ａ、４０ｂは、複数の陥没部が形成されていないカバー層１１２ｐ、１１３ｐの外面を圧着することができる。これにより、カバー層１１２ｐ、１１３ｐの外面が変形されることができ、複数の陥没部が形成されることができる。上記圧着は、焼成（熱処理）前に行われることができる。
【0056】
図５ｂを参照すると、レーザーが、複数の陥没部が形成されていないカバー層１１２ｐ、１１３ｐの外面に照射されることができる。これにより、カバー層１１２ｐ、１１３ｐの一部分が除去されることができ、複数の陥没部が形成されることができる。上記照射は、焼成（熱処理）前に行われることができる。
【0057】
図１ａ、図１ｂ、図２ａ及び図４を参照すると、第１外部電極１３１の一部分は、複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂのうち一つの内部に配置され、第２外部電極１３２の一部分は複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂのうち他の一つの内部に配置されることができる。
【0058】
本体１１０と第１及び第２外部電極１３１、１３２間の隙間は、外部から水分や異物が浸透する経路になる可能性がある。複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂは、上記経路を少なくとも４回折り曲げることができるため、本体１１０と第１及び第２外部電極１３１、１３２間の隙間に浸透する水分を安定して遮断することができる。よって、本発明の一実施形態による積層セラミックキャパシタ１００ａは、外部から水分や異物が浸透することを安定して遮断することで、さらに改善した信頼性を有することができる。
【0059】
図２ｂ～図２ｄを参照すると、本発明の一実施形態による積層セラミックキャパシタ１００ｂ、１００ｃ、１００ｄの第１及び第２外部電極１３１、１３２のうち少なくとも一つは、樹脂を含有する導電性樹脂層１３１ｂ、１３２ｂと、導電性樹脂層１３１ｂ、１３２ｂと本体１１０の間に配置され、導電性樹脂層１３１ｂ、１３２ｂよりさらに高い伝導性を有するベース電極層１３１ａ、１３２ａと、第１及び第２外部電極１３１、１３２のうち一つの外面を提供するめっき層１３１ｃ、１３２ｃのうち少なくとも一つを含むことができる。本体１１０の表面（例：上面、下面）の一部分は、コーティング層１５０によってカバーされることができる。
【0060】
例えば、ベース電極層１３１ａ、１３２ａは、本体１１０の一部分が金属材料及び／またはガラスフリット（ｆｒｉｔ）が含まれたペーストにディッピングされるか、本体１１０の一部分に上記ペーストが印刷された状態で焼成されることによって形成されることができ、シート（Ｓｈｅｅｔ）転写、パッド（Ｐａｄ）転写方式によって形成されてもよい。上記金属材料は、本体１１０に対する電気的連結性を向上させるために、銅（Ｃｕ）であることができるが、これに限定されない。例えば、上記金属材料は、銅（Ｃｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）及び鉛（Ｐｂ）のうち少なくとも一つを含むことができ、本体１１０内の内部電極の金属材料によって変わってもよい。
【0061】
例えば、めっき層１３１ｃ、１３２ｃは、スパッタまたは電解めっき（Ｅｌｅｃｔｒｉｃ Ｄｅｐｏｓｉｔｉｏｎ）によって形成されることができるが、これに限定されない。例えば、めっき層１３１ｃ、１３２ｃは、ニッケル（Ｎｉ）を含有する内側めっき層とスズ（Ｓｎ）を含む外側めっき層を含むことができる。
【0062】
例えば、導電性樹脂層１３１ｂ、１３２ｂは、エポキシ（ｅｐｏｘｙ）のような熱硬化性樹脂と複数の導電性粒子（例：ベース電極層の金属材料と同一）を含むことができる。但し、上記熱硬化性樹脂に限定されず、導電性樹脂層１３１ｂ、１３２ｂは、ビスフェノールＡ樹脂、グリコールエポキシ樹脂、ノボラックエポキシ樹脂またはこれらの誘導体のうち分子量が小さく常温で液状である樹脂を含んでもよい。
【0063】
導電性樹脂層１３１ｂ、１３２ｂは、第１及び第２外部電極１３１、１３２の外部衝撃に対する耐久性を向上させるか、外部からの水分やめっき液が本体１１０に浸透することを防ぐことができる。よって、導電性樹脂層１３１ｂ、１３２ｂは、第１及び第２外部電極１３１、１３２が過酷な環境に晒されても第１及び第２外部電極１３１、１３２の信頼性が低下する速度を低減することができる。
【0064】
コーティング層１５０は、複数のカバー層１１２、１１３の外面をカバーすることができ、設計によって第１及び第２外部電極１３１、１３２の一部分及び／または複数のマージン領域の外面をさらにカバーすることができる。例えば、コーティング層１５０は、本体１１０の耐湿信頼性を向上させるためにＳｉを含む有／無機系化合物で構成されることができ、フッ素（Ｆ）を含む有／無機物及びポリマー成分で構成されることができる。例えば、コーティング層１５０は、撥水性能を有するようにシランカップリング剤、シリコン－レジンとして実現されることができる。
【0065】
図２ｂを参照すると、複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂのそれぞれの幅は、一定であってよい。例えば、複数のカバー層１１２、１１３の収縮率が相対的に低い場合、焼成（熱処理）前の複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂの形態は、図２ｄの複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂの形態に近く形成されてよい。例えば、複数のカバー層１１２、１１３の収縮率が相対的に高い場合、焼成（熱処理）前の複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂの形態は、図２ｃの複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂの形態に近く形成されてよい。
【0066】
図２ｃを参照すると、複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂのそれぞれの幅は、複数のカバー層１１２、１１３のうち一つの第１方向（例：Ｔ方向）外面から複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂのそれぞれの内部に深く入るほど、さらに広くなることができる。例えば、複数のカバー層１１２、１１３の収縮率が相対的に低い場合、焼成（熱処理）前の複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂの形態は、図２ｂの複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂの形態に近く形成されてよい。
【0067】
図２ｄを参照すると、複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂのそれぞれの幅は、複数のカバー層１１２、１１３のうち一つの第１方向（例：Ｔ方向）外面から複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂのそれぞれの内部に深く入るほど、さらに細くなることができる。例えば、複数のカバー層１１２、１１３の収縮率が相対的に高い場合、焼成（熱処理）前の複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂの形態は、図２ｂの複数の陥没部１４１ａ、１４１ｂ、１４２ａ、１４２ｂの形態に近く形成されてよい。
【0068】
一方、本明細書のＬ１、Ｌ２、Ｌ３、Ｌ４、Ｔ１、Ｔ２及びＴ３は、積層セラミックキャパシタをＷ方向に研磨して形成される積層セラミックキャパシタのＬＴ断面（積層セラミックキャパシタの中心を含む）において、Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｔ１、Ｔ２及びＴ３に該当する部分の平均値で測定されることができる。例えば、ＬＴ断面は、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）、ＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）、ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）、光学顕微鏡及び表面形状測定装置（ｓｕｒｆａｃｅ ｐｒｏｆｉｌｅｒ）のうち少なくとも一つを使用した分析に適用されることができ、Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｔ１、Ｔ２及びＴ３は、上記分析により獲得されるイメージに対する目視確認またはイメージ処理（例：ピクセルの色相や明度に基づいたピクセル識別、ピクセル識別の効率のためのピクセル値のフィルタリング、識別されたピクセル間の距離積分など）によって測定されることができる。
【0069】
以上で本発明の実施形態について詳しく説明したが、本発明は、上述した実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定されるものである。
【0070】
したがって、特許請求の範囲に記載された本発明の技術的思想を逸脱しない範囲内で当技術分野の通常の知識を有する者によって多様な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属するといえる。
【符号の説明】
【0071】
１００ａ、１００ｂ、１００ｃ、１００ｄ：積層セラミックキャパシタ
１１０：本体
１１１：誘電体層
１１２、１１３：複数のカバー層
１１４：複数のマージン領域
１１５：容量領域
１２１：第１内部電極
１２２：第２内部電極
１３１：第１外部電極
１３２：第２外部電極
１４１ａ、１４１ｂ、１４２ａ、１４２ｂ：複数の陥没部
１１０：本体
１１１：誘電体層
１１２、１１３：複数のカバー層
１１４：複数のマージン領域
１１５：容量領域
１２１：第１内部電極
１２２：第２内部電極
１３１：第１外部電極
１３２：第２外部電極
１４１ａ、１４１ｂ、１４２ａ、１４２ｂ：複数の陥没部
【図1a】
【図1b】
【図2a】
【図2b】
【図2c】
【図2d】
【図3】
【図4】
【図5a】
【図5b】
