特開 2024-84872 表示装置及び電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024084872

(43)【公開日】2024-06-26

(54)【発明の名称】表示装置及び電子機器

(51)【国際特許分類】

   G09F 9/30 20060101AFI20240619BHJP

   G09G 3/20 20060101ALI20240619BHJP

   G09G 3/3233 20160101ALI20240619BHJP

   H10K 50/10 20230101ALI20240619BHJP

   H10K 59/10 20230101ALI20240619BHJP

   H01L 29/786 20060101ALI20240619BHJP

   H01L 21/8234 20060101ALI20240619BHJP

【ＦＩ】

G09F9/30 338

G09G3/20 624A

G09G3/3233

G09F9/30 365

G09F9/30 349Z

H05B33/14 A

H01L27/32

H01L29/78 612C

H01L27/06 102A

【審査請求】未請求

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2021074288

(22)【出願日】2021-04-26

(71)【出願人】

【識別番号】316005926

【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社

(74)【代理人】

【識別番号】100091487

【弁理士】

【氏名又は名称】中村 行孝

(74)【代理人】

【識別番号】100120031

【弁理士】

【氏名又は名称】宮嶋 学

(72)【発明者】

【氏名】坂口 尭之

(72)【発明者】

【氏名】木村 圭

(72)【発明者】

【氏名】横山 一樹

【テーマコード（参考）】

3K107

5C080

5C094

5C380

5F048

5F110

【Ｆターム（参考）】

3K107AA01

3K107BB01

3K107BB08

3K107CC33

3K107CC45

3K107EE03

3K107FF04

3K107FF15

3K107HH02

3K107HH05

5C080AA05

5C080AA06

5C080AA10

5C080BB05

5C080CC03

5C080DD05

5C080DD27

5C080DD28

5C080FF12

5C080GG09

5C080JJ02

5C080JJ03

5C080JJ04

5C080JJ06

5C080KK07

5C080KK20

5C080KK43

5C094AA02

5C094AA43

5C094BA03

5C094BA27

5C094BA43

5C094CA19

5C094DA13

5C094FA02

5C094FB02

5C094FB12

5C094HA05

5C094HA08

5C380AA01

5C380AB06

5C380AB34

5C380AB36

5C380AC07

5C380AC09

5C380AC10

5C380AC11

5C380AC12

5C380AC13

5C380AC20

5C380BA21

5C380BA28

5C380BA38

5C380BA39

5C380BB05

5C380CC26

5C380CC27

5C380CC33

5C380CC37

5C380CC39

5C380CC63

5C380CC64

5C380CC65

5C380CC71

5C380CD024

5C380CD025

5C380CD029

5C380CD034

5C380CD036

5C380CF66

5C380CF67

5F048AA01

5F048AB10

5F048AC10

5F048BF12

5F048CB02

5F110AA16

5F110BB01

5F110BB02

5F110BB11

5F110NN71

5F110NN72

(57)【要約】      （修正有）

【課題】製造工程をより削減し、かつ、表示特性を向上させる。
【解決手段】表示装置は、発光素子と、第１の電極Ｅ１および第２の電極Ｅ２を有する第１のキャパシタＣｓと、第３の電極Ｅ３および第４の電極Ｅ４を有する第２のキャパシタＣｓｕｂと、前記第１のキャパシタに蓄積された電圧と、第２のキャパシタに蓄積された電圧と、に応じた電流を前記発光素子に供給する駆動トランジスタと、を備え、前記第２の電極は、前記第３の電極と電気的に接続され、前記第２の電極と前記第３の電極は、それぞれ異なる層に配置される。
【選択図】図４

【特許請求の範囲】

【請求項1】

発光素子と、
第１の電極および第２の電極を有する第１のキャパシタと、
第３の電極および第４の電極を有する第２のキャパシタと、
前記第１のキャパシタに蓄積された電圧と、第２のキャパシタに蓄積された電圧と、に応じた電流を前記発光素子に供給する駆動トランジスタと、を備え、
前記第２の電極は、前記第３の電極と電気的に接続され、
前記第２の電極と前記第３の電極は、それぞれ異なる層に配置される、表示装置。

【請求項2】

積層方向から見て、前記第１の電極および前記第２の電極と重なるように、前記第１のキャパシタおよび前記第２のキャパシタとは異なる層に配置され、前記第２の電極および前記第３の電極と電気的に接続される金属層をさらに備える、請求項１に記載の表示装置。

【請求項3】

前記金属層は、積層方向から見て、前記第１の電極および前記第２の電極を覆うように配置される、請求項２に記載の表示装置。

【請求項4】

前記金属層は、積層方向から見て、前記第２の電極を覆うように配置された前記第１の電極と重なるように配置される、請求項２に記載の表示装置。

【請求項5】

前記第１の電極は、前記駆動トランジスタのゲートと電気的に接続され、
前記第２の電極、前記第３の電極及び前記金属層は、前記駆動トランジスタのソースと電気的に接続される、請求項４に記載の表示装置。

【請求項6】

前記第１の電極は、所定の電圧を供給する電圧供給配線と電気的に接続され、
前記第２の電極、前記第３の電極及び前記金属層は、前記駆動トランジスタのゲートと電気的に接続される、請求項４に記載の表示装置。

【請求項7】

前記金属層は、積層方向から見て、所定の電圧を供給する電圧供給配線と重なるように配置される、請求項２に記載の表示装置。

【請求項8】

前記第４の電極は、前記電圧供給配線と電気的に接続される、請求項７に記載の表示装置。

【請求項9】

前記金属層は、積層方向から見て、前記駆動トランジスタのゲートと電気的に接続される前記第１の電極と重なるように配置される、請求項２に記載の表示装置。

【請求項10】

前記ゲートと電気的に接続される前記第１の電極は、積層方向から見て、信号線と重なるように配置され、
前記金属層は、前記第１の電極が配置される層と、前記信号線が配置される層と、の間の層に配置される、請求項９に記載の表示装置。

【請求項11】

積層方向に延伸するように設けられ、前記第２の電極および前記第３の電極のそれぞれと、前記金属層と、を電気的に接続させる複数の柱状電極部をさらに備え、
前記金属層は、複数の前記柱状電極部を介して、前記第２の電極と前記第３の電極とを電気的に接続させるように配置される、請求項２に記載の表示装置。

【請求項12】

前記第１のキャパシタは、前記駆動トランジスタの動作に関する第１電圧を蓄積し、
前記第２のキャパシタは、前記第１電圧とは異なる第２電圧を蓄積する、請求項１に記載の表示装置。

【請求項13】

前記第１のキャパシタ及び前記第２のキャパシタのそれぞれは、ＭＩＭ（Metal-Insulator-Metal）キャパシタ、ＭＯＭ（Metal-Oxide-Metal）キャパシタまたはＭＯＳ（Metal-Oxide-Semiconductor）キャパシタである、請求項１に記載の表示装置。

【請求項14】

発光素子と、
第１の電極および第２の電極を有する第１のキャパシタと、
第３の電極および第４の電極を有する第２のキャパシタと、
前記第１のキャパシタに蓄積された電圧と、第２のキャパシタに蓄積された電圧と、に応じた電流を前記発光素子に供給する駆動トランジスタと、を備え、
前記第２の電極は、前記第３の電極と電気的に接続され、
前記第２の電極と前記第３の電極は、それぞれ異なる層に配置される、電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本開示による実施形態は、表示装置及び電子機器に関する。

【背景技術】

【0002】

近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置された平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。

【0003】

画素回路内に、例えば、トランジスタの特性ばらつきの補正、及び、有機ＥＬ素子の容量の補助等に用いられる複数のキャパシタが設けられる場合がある（特許文献１参照）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００９－４７７６５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、複数のキャパシタを複数の層に分けて配置すると、工程数が多くコストが高くまってしまう。また、レイアウト上の制約等により、キャパシタの静電容量を大きくすることが困難な場合がある。この場合、例えば、トランジスタの特性ばらつきの補正等を適切に行うことができなくなり、画質等の表示特性の向上が困難になってしまう可能性がある。

【0006】

そこで、本開示では、製造工程をより削減することができ、かつ、表示特性を向上させることができる表示装置及び電子機器を提供するものである。

【課題を解決するための手段】

【0007】

上記の課題を解決するために、本開示によれば、
発光素子と、
第１の電極および第２の電極を有する第１のキャパシタと、
第３の電極および第４の電極を有する第２のキャパシタと、
前記第１のキャパシタに蓄積された電圧と、第２のキャパシタに蓄積された電圧と、に応じた電流を前記発光素子に供給する駆動トランジスタと、を備え、
前記第２の電極は、前記第３の電極と電気的に接続され、
前記第２の電極と前記第３の電極は、それぞれ異なる層に配置される、表示装置が提供される。

【0008】

積層方向から見て、前記第１の電極および前記第２の電極と重なるように、前記第１のキャパシタおよび前記第２のキャパシタとは異なる層に配置され、前記第２の電極および前記第３の電極と電気的に接続される金属層をさらに備えてもよい。

【0009】

前記金属層は、積層方向から見て、前記第１の電極および前記第２の電極を覆うように配置されてもよい。

【0010】

前記金属層は、積層方向から見て、前記第２の電極を覆うように配置された前記第１の電極と重なるように配置されてもよい。

【0011】

前記第１の電極は、前記駆動トランジスタのゲートと電気的に接続され、
前記第２の電極、前記第３の電極及び前記金属層は、前記駆動トランジスタのソースと電気的に接続されてもよい。

【0012】

前記第１の電極は、所定の電圧を供給する電圧供給配線と電気的に接続され、
前記第２の電極、前記第３の電極及び前記金属層は、前記駆動トランジスタのゲートと電気的に接続されてもよい。

【0013】

前記金属層は、積層方向から見て、所定の電圧を供給する電圧供給配線と重なるように配置されてもよい。

【0014】

前記第４の電極は、前記電圧供給配線と電気的に接続されてもよい。

【0015】

前記金属層は、積層方向から見て、前記駆動トランジスタのゲートと電気的に接続される前記第１の電極と重なるように配置されてもよい。

【0016】

前記ゲートと電気的に接続される前記第１の電極は、積層方向から見て、信号線と重なるように配置され、
前記金属層は、前記第１の電極が配置される層と、前記信号線が配置される層と、の間の層に配置されてもよい。

【0017】

積層方向に延伸するように設けられ、前記第２の電極および前記第３の電極のそれぞれと、前記金属層と、を電気的に接続させる複数の柱状電極部をさらに備え、
前記金属層は、複数の前記柱状電極部を介して、前記第２の電極と前記第３の電極とを電気的に接続させるように配置されてもよい。

【0018】

前記第１のキャパシタは、前記駆動トランジスタの動作に関する第１電圧を蓄積し、
前記第２のキャパシタは、前記第１電圧とは異なる第２電圧を蓄積してもよい。

【0019】

複数の前記キャパシタは、ＭＩＭ（Metal-Insulator-Metal）キャパシタ、ＭＯＭ（Metal-Oxide-Metal）キャパシタ及びＭＯＳ（Metal-Oxide-Semiconductor）キャパシタのうちの少なくとも１つ以上のキャパシタであってもよい。

【0020】

本開示によれば、発光素子と、
第１の電極および第２の電極を有する第１のキャパシタと、
第３の電極および第４の電極を有する第２のキャパシタと、
前記第１のキャパシタに蓄積された電圧と、第２のキャパシタに蓄積された電圧と、に応じた電流を前記発光素子に供給する駆動トランジスタと、を備え、
前記第２の電極は、前記第３の電極と電気的に接続され、
前記第２の電極と前記第３の電極は、それぞれ異なる層に配置される、電子機器が提供される。

【図面の簡単な説明】

【0021】

【図1】本開示の第１実施形態による表示装置の概略構成を示すブロック図である。

【図2】第１実施形態による画素回路の内部構成の一例を示す回路図である。

【図3】第１実施形態による画素回路１１の動作の一例を示すタイミングチャートである。

【図4】第１実施形態による第１キャパシタ及び第２キャパシタの構成の一例を示す断面図である。

【図5】第１実施形態による第１キャパシタ及び第２キャパシタの構成の一例を示す平面図である。

【図6】第１比較例による第１キャパシタ及び第２キャパシタの構成の一例を示す断面図である。

【図7】第２比較例による第１キャパシタ及び第２キャパシタの構成の一例を示す断面図である。

【図8】第１実施形態の変形例による画素回路の内部構成の一例を示す回路図である。

【図9】第２実施形態による画素回路の内部構成の一例を示す回路図である。

【図10】第３実施形態による画素回路の内部構成の一例を示す回路図である。

【図11】第３実施形態によるキャパシタ及びキャパシタの構成の一例を示す断面図である。

【図12】第３実施形態によるキャパシタ及びキャパシタの構成の一例を示す平面図である。

【図13】第４実施形態による画素回路の内部構成の一例を示す回路図である。

【図14】第５実施形態による画素回路の内部構成の一例を示す回路図である。

【図15】第６実施形態による画素回路の内部構成の一例を示す回路図である。

【図16A】乗物の後方から前方にかけての乗物の内部の様子を示す図である。

【図16B】乗物の斜め後方から斜め前方にかけての乗物の内部の様子を示す図である。

【図17A】電子機器の第２適用例であるデジタルカメラの正面図である。

【図17B】デジタルカメラの背面図である。

【図18A】電子機器の第３適用例であるＨＭＤの外観図である。

【図18B】スマートグラスの外観図である。

【図19】電子機器の第４適用例であるＴＶの外観図である。

【図20】電子機器の第５適用例であるスマートフォンの外観図である。

【発明を実施するための形態】

【0022】

以下、図面を参照して、表示装置及び電子機器の実施形態について説明する。以下では、表示装置及び電子機器の主要な構成部分を中心に説明するが、表示装置及び電子機器には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。

【0023】

（第１実施形態）
図１は本開示の第１実施形態による表示装置１の概略構成を示すブロック図である。図１の表示装置１は、有機ＥＬ表示装置、液晶表示装置、プラズマ表示装置などを例示することができる。これらの表示装置のうち、有機ＥＬ表示装置は、有機材料のエレクトロルミネッセンスを利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子（以下、ＯＬＥＤ：Organic Light Emitting Devise）を画素の発光素子（電気光学素子）として用いている。

【0024】

図１の表示装置１は、画素アレイ部２と、走査線駆動部３と、信号線駆動部４と、映像信号処理部５と、タイミング生成部６とを備えている。

【0025】

画素アレイ部２は、行方向及び列方向に複数個ずつ配置された画素８を有する。各画素８は、複数のサブ画素８ａを有する。複数のサブ画素８ａは、例えば、赤青緑の３つのサブ画素８ａを含む。複数のサブ画素８ａは、赤青緑以外の色（例えば白色）のサブ画素８ａを含んでいてもよい。本明細書では、サブ画素８ａを総称して画素８と呼ぶ場合もある。

【0026】

画素８内の各サブ画素８ａは、後述するように、表示素子と画素回路を有する。表示素子は、例えばＯＬＥＤである。なお、表示素子は、液晶素子でもよいし、ＯＬＥＤ以外の自発光素子でもよい。

【0027】

画素アレイ部２は、行方向の画素群ごとに配置される複数の走査線ＷＳＬと、列方向の画素群ごとに配置される複数の信号線ＳＩＧとを有する。これら走査線ＷＳＬと信号線ＳＩＧの各交点付近に画素８が設けられている。本明細書では、行方向を水平ライン方向と呼び、列方向を垂直ライン方向と呼ぶことがある。

【0028】

走査線駆動部３は、複数の走査線ＷＳＬを順繰りに駆動する。信号線駆動部４は、走査線ＷＳＬが各水平ラインを駆動するタイミングに同期させて、水平ライン方向の複数の信号線ＳＩＧを同タイミングで駆動する。信号線ＳＩＧの駆動とは、各信号線ＳＩＧに対応する階調信号を供給することを意味する。

【0029】

映像信号処理部５は、外部（例えばプロセッサなど）から供給される映像信号に対して所定の信号処理を行って、階調信号を生成する。所定の信号処理は、例えば、ガンマ補正やオーバードライブ補正などの処理である。

【0030】

タイミング生成部６は、外部から供給される同期信号に基づいて、走査線駆動部３と信号線駆動部４に対してタイミング制御信号を供給し、走査線駆動部３と信号線駆動部４を同期して動作させる。

【0031】

図１の画素アレイ部２内の画素数には特に制限はない。画素数が多い高精細の表示装置１では、走査線駆動部３が水平ライン方向の両端側に配置される場合がありうる。また、水平ライン方向の複数の信号線ＳＩＧをいくつかに分けて駆動するために、複数の信号線駆動部４を設ける場合もありうる。

【0032】

図２は第１実施形態による画素回路１１の内部構成の一例を示す回路図である。図２は、表示素子としてＯＬＥＤ１２を用いた場合のＯＬＥＤ１２の発光を制御する画素回路１１の一例を示している。図２の画素回路１１は、４Ｔｒ２Ｃと呼ばれる４つのトランジスタＱ１～Ｑ４と、２つのキャパシタ（第１キャパシタＣsと第２キャパシタＣsub）とを有する。本明細書では、画素回路１１内の４つのトランジスタＱ１～Ｑ４を、ドライブトランジスタＱ１、サンプリングトランジスタＱ２、ドライブスキャントランジスタＱ３、オートゼロトランジスタＱ４と呼ぶ。ドライブトランジスタＱ１を略してＤｒｖトランジスタＱ１、サンプリングトランジスタＱ２をＷＳトランジスタＱ２、ドライブスキャントランジスタＱ３をＤＳトランジスタＱ３、オートゼロトランジスタＱ４をＡＺトランジスタＱ４と呼ぶこともある。

【0033】

図２の画素回路１１では、ＤｒｖトランジスタＱ１、ＷＳトランジスタＱ２、ＤＳトランジスタＱ３、及びＡＺトランジスタＱ４をＰ型ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタで構成する例を示しているが、後述するように、Ｎ型ＭＯＳトランジスタで構成することも可能である。

【0034】

ＤＳトランジスタＱ３とＤｒｖトランジスタＱ１は、電源電圧ノードＶＣＣＰとＯＬＥＤ１２のアノードとの間にカスコード接続されている。ＷＳトランジスタＱ２は、信号線ＳＩＧとＤｒｖトランジスタＱ１のゲートとの間に接続されている。図２では、ＷＳトランジスタＱ２のゲートに入力される信号をＷＳ信号と呼び、ＤＳトランジスタＱ３のゲートに入力される信号をＤＳ信号と呼ぶ。信号線ＳＩＧには、階調信号とオフセット信号とがタイミングをずらして供給される。

【0035】

ＡＺトランジスタＱ４は、ＯＬＥＤ１２のアノードと接地電圧ノードＶＳＳＰとの間に接続されている。ＡＺトランジスタＱ４のゲートにはＡＺ信号が供給される。ＡＺトランジスタＱ４がＰ型ＭＯＳトランジスタの場合、ＡＺ信号がローのときに、ＤｒｖトランジスタＱ１のソース－ドレイン間電流が、ＡＺトランジスタＱ４を通過して接地電圧ノードＶＳＳＰに流れる。よって、ＡＺトランジスタＱ４がオンの期間は、ＯＬＥＤ１２のアノード電圧の上昇が抑制され、ＯＬＥＤ１２に電流が流れなくなる。

【0036】

ＤｒｖトランジスタＱ１のゲートとソースとの間には第１キャパシタＣsが接続されている。また、ＤＳトランジスタＱ３のソースとドレインとの間には第２キャパシタＣsubが接続されている。すなわち、第１キャパシタＣsと第２キャパシタＣsubは、電源電圧ノードＶＣＣＰとＤｒｖトランジスタＱ１のゲートとの間に直列に接続されている。第１キャパシタＣsは画素容量、第２キャパシタＣsubは補助容量と呼ばれることもある。

【0037】

第１キャパシタＣs及び第２キャパシタＣsubは、例えば、ＭＩＭ（Metal-Insulator-Metal）キャパシタである。この場合、例えば、キャパシタの少なくとも一方の電極は、配線層に配置される。

【0038】

ＯＬＥＤ１２のカソードは、所定電圧（例えば接地電圧）に固定されている。

【0039】

次に、図２に示す画素回路１１の動作について説明する。

【0040】

図３は、第１実施形態による画素回路１１の動作の一例を示すタイミングチャートである。

【0041】

信号線駆動部４は、走査線駆動部３が１本の走査線ＷＳＬを駆動するたびに、全信号線ＳＩＧの駆動電圧を生成する。１フレームには、複数の走査線ＷＳＬが設けられており、１本の走査線ＷＳＬに接続された複数の画素を１水平ライン（１Ｈ）と呼ぶ。図３は、１フレーム内の全画素を、１水平ラインごとに順繰りに駆動する場合の画素回路内の代表的な信号のタイミングチャートを示している。信号ＤＳは、ＤＳトランジスタＱ３のゲート信号である。信号ＡＺは、ＡＺトランジスタＱ４のゲート信号である。信号ＷＳはＷＳトランジスタＱ２のゲート信号である。

【0042】

以下、図３のタイミングチャートに基づいて、図２の画素回路の動作を説明する。まず、時刻ｔ１で、信号ＡＺがハイからローに遷移するため、ＡＺトランジスタＱ４はオンし、ＯＬＥＤ１２の発光は停止される。また、ＷＳトランジスタＱ２がオンし、信号線ＳＩＧ上のオフセット電圧Ｖofsが第１キャパシタＣsの一端に供給される。このとき、ＤＳトランジスタＱ３はオンしており、第１キャパシタＣsの他端には電源電圧ＶＣＣＰが供給されている。よって、第１キャパシタＣsの両端には、（ＶＣＣＰ－Ｖofs）の電圧が印加されている。

【0043】

その後、時刻ｔ２になると、ＤＳトランジスタＱ３はオフする。これにより、第１キャパシタＣsに蓄積されていた電荷の一部は、第２キャパシタＣsubに移動し、電荷の分配が行われる。具体的には、ＤｒｖトランジスタＱ１の閾値電圧に応じた電荷が第１キャパシタＣsに蓄積される。

【0044】

その後、時刻ｔ３になると、ＷＳトランジスタＱ２がオフする。その後、時刻ｔ４になると、信号線ＳＩＧ上には、信号線電圧Ｖsigが供給される。その後、時刻ｔ５になると、ＷＳトランジスタＱ２がオンし、ＤｒｖトランジスタＱ１のゲートには、信号線電圧Ｖsigが供給される。第１キャパシタＣsによりＤｒｖトランジスタＱ１の閾値電圧分の補正が行われているため、ＤｒｖトランジスタＱ１のゲート－ソース間には、信号線電圧Ｖsigに対してオフセット補正及び閾値補正された電圧が印加される。

【0045】

このように、第１キャパシタＣs及び第２キャパシタＣsubは、例えば、オフセット補正及び閾値補正に用いられる。閾値補正を行うことにより、ＤｒｖトランジスタＱ１の閾値電圧のばらつきを補正することができ、表示画像の画質の劣化を抑制することができる。閾値補正により、例えば、面ザラを補正することができる。また、第１キャパシタＣs及び第２キャパシタＣsubの容量が大きいほど、補正をより適切に行うことができる。

【0046】

次に、第１キャパシタＣs及び第２キャパシタＣsub、並びに、その周辺の構成について説明する。

【0047】

図４は、第１実施形態による第１キャパシタＣs及び第２キャパシタＣsubの構成の一例を示す断面図である。図５は、第１実施形態による第１キャパシタＣs及び第２キャパシタＣsubの構成の一例を示す平面図である。

【0048】

図４及び図５は、第１キャパシタＣsおよび第２キャパシタＣsubの周辺における画素回路１１の積層構造の一部を示す。レイヤＬ１、Ｌ２、Ｌ３は、配線層であり、例えば、配線及びキャパシタの一方の電極部が配置される層である。レイヤＬ１、Ｌ２、Ｌ３のうち、レイヤＬ１が最下層であり、レイヤＬ３が最上層である。また、レイヤＬ１１は、レイヤＬ１とレイヤＬ２との間の層であり、例えば、キャパシタの他方の電極部が配置される層である。しかし、これに限られず、レイヤＬ１、Ｌ２、Ｌ３が配線層の間の層であってもよく、レイヤＬ１１が配線層であってもよい。また、異なる層に配置される配線同士、並びに、異なる層に配置される配線及び電極部は、例えば、ビアＶ（柱状電極）により、一部において電気的に接続されている。

【0049】

図４及び図５に示す画素回路１１は、第１キャパシタＣsと、第２キャパシタＣsubと、金属層ＭＬと、ビアＶと、を備える。

【0050】

第１キャパシタＣsは、２つの電極部を有し、ＯＬＥＤ１２の動作に関する第１電圧を保持する。より詳細には、第１キャパシタＣsは、第１電極部Ｅ１と、第２電極部Ｅ２と、を有する。第１電極部Ｅ１及び第２電極部Ｅ２は、絶縁層を間に挟むように配置される。

【0051】

第２キャパシタＣsubは、第１キャパシタＣsと同層に配置される。第２キャパシタＣsubは、２つの電極部を有し、ＯＬＥＤ１２の動作に関する第２電圧を保持する。第２電圧は、例えば、第１電圧とは異なる。すなわち、第１キャパシタＣsと第２キャパシタＣsubとは、互いに異なる機能を有する。しかし、第２電圧は、第１電圧と同じであってもよい。第２キャパシタＣsubの２つの電極部は、第１キャパシタＣsの２つの電極部のそれぞれと同層に配置される。より詳細には、第２キャパシタＣsubは、第３電極部Ｅ３と、第４電極部Ｅ４と、を有する。第３電極部Ｅ３及び第４電極部Ｅ４は、絶縁層を間に挟むように配置される。

【0052】

第１電極部Ｅ１（第１の電極）は、例えば、レイヤＬ１に配置される。第２電極部Ｅ２（第２の電極）は、例えば、レイヤＬ１１に配置される。図５に示す例では、製造プロセスによって、下側の第１電極部Ｅ１は、上側の第２電極部Ｅ２よりも大きく形成される。すなわち、第２電極部Ｅ２は、積層方向から見て、第１電極部Ｅ１に含まれる。積層方向は、図４の紙面に沿った上下方向であり、図５の紙面垂直方向である。

【0053】

第３電極部Ｅ３（第３の電極）は、第１電極部Ｅ１と同層であるレイヤＬ１に配置される。第４電極部Ｅ４（第４の電極）は、第２電極部Ｅ２と同層であるレイヤＬ１１に配置される。図５に示す例では、製造プロセスによって、下側の第３電極部Ｅ３は、上側の第４電極部Ｅ４よりも大きく形成される。すなわち、第４電極部Ｅ４は、積層方向から見て、第３電極部Ｅ３に含まれる。

【0054】

また、第１キャパシタＣsの一方の電極部、及び、第２キャパシタＣsubの一方の電極部は、共通電極部である。共通電極部は、或るキャパシタの一方の電極部であり、複数のキャパシタの間で電気的に接続される電極部である。また、共通電極部は、キャパシタの２つの電極部が配置される２つの層のそれぞれに配置される。図４及び図５に示す例では、レイヤＬ１１に配置される第２電極部Ｅ２、及び、レイヤＬ１に配置される第３電極部Ｅ３が、共通電極部である。

【0055】

また、図２に示すように、ＤｒｖトランジスタＱ１のソースＤＲsは、第１キャパシタＣsと第２キャパシタＣsubとの間のノードに接続される。従って、ソースＤＲsは、第１キャパシタＣsと第２キャパシタＣsubとの間で互いに電気的に接続される、それぞれのキャパシタの一方の電極部（一端）と電気的に接続される。図４及び図５に示す例では、ソースＤＲsは、共通電極部、すなわち、第２電極部Ｅ２及び第３電極部Ｅ３と電気的に接続される。

【0056】

また、図２に示すように、ＤｒｖトランジスタＱ１のゲートＤＲgは、第１キャパシタＣsの他端と接続される。図４及び図５に示す例では、ゲートＤＲgは、第１電極部Ｅ１と電気的に接続される。

【0057】

また、図２に示すように、電源電圧ノードＶＣＣＰは、第２キャパシタＣsubの他端と接続される。図４及び図５に示す例では、電源電圧ＶＣＣＰは、レイヤＬ２の配線を介して、第４電極部Ｅ４に入力される。

【0058】

金属層ＭＬは、第１キャパシタＣs及び第２キャパシタＣsubとは異なる層に配置される。金属層ＭＬは、例えば、レイヤＬ２に配置される。金属層ＭＬは、共通電極部、すなわち、第２電極部Ｅ２及び第３電極部Ｅ３と電気的に接続される。従って、金属層ＭＬは、ソースＤＲsとも電気的に接続されている。

【0059】

また、金属層ＭＬは、積層方向から見て、少なくとも１つのキャパシタの少なくとも一方の電極部と重なるように配置される。ここで、「重なる」は、平面視において、金属層ＭＬの外縁が必ずしも電極部の外縁よりも外側に位置しなくてもよいことを示す。より詳細には、金属層ＭＬは、積層方向から見て、少なくとも１つのキャパシタの少なくとも一方の電極部を覆うように配置される。ここで、「覆う」は、平面視において、金属層ＭＬの外縁が電極部の外縁よりも外側に位置することを示す。以下では、金属層ＭＬが平面視で第１電極部Ｅ１を覆うとして説明する。金属層ＭＬは、第１電極部Ｅ１を覆うように配置されることがより好ましい。しかし、金属層ＭＬは、必ずしも第１電極部Ｅ１を覆うように配置されなくてもよい。

【0060】

図５に示す例では、金属層ＭＬは、積層方向から見て、ゲートＤＲgと電気的に接続される第１電極部Ｅ１を覆うように配置される。また、金属層ＭＬは、積層方向からみて、少なくとも一部が第３電極部Ｅ３と重なるように配置される。これは、ビアＶ（ビアＶ２）を介して金属層ＭＬと第３電極部Ｅ３とを接続するためである。

【0061】

ビアＶは、積層方向に延伸するように設けられる。複数のビアＶは、それぞれの共通電極部と金属層ＭＬとを電気的に接続させる。金属層ＭＬは、複数のビアＶを介して、それぞれの共通電極部を電気的に接続させるように配置される。より詳細には、ビアＶは、金属層ＭＬを介して、互いに異なる層に配置される第２電極部Ｅ２と第３電極部Ｅ３とを電気的に接続させる。

【0062】

また、ビアＶは、ビアＶ１と、ビアＶ２と、を有する。

【0063】

ビアＶ１は、第２電極部Ｅ２と金属層ＭＬとを電気的に接続する。ビアＶ２は、第３電極部Ｅ３と金属層ＭＬとを電気的に接続する。

【0064】

次に、第１キャパシタＣs及び第２キャパシタＣsubの静電容量について説明する。

【0065】

第１キャパシタＣsの容量は、通常、積層方向から見た、第１電極部Ｅ１と第２電極部Ｅ２とが重なる面積によって決まる。しかし、重なりの面積を広くすることは、レイアウト上の配置及び面積の制約による限界がある。ここで、回路内で寄生容量を利用することにより、第１キャパシタＣsの静電容量を向上させることができる。

【0066】

上記のように、第１電極部Ｅ１は第２電極部Ｅ２よりも大きく、金属層ＭＬは第１電極部Ｅ１よりも大きい。従って、図５に示すように、金属層ＭＬの一部は、第１電極部Ｅ１の一部と対向する。すなわち、金属層ＭＬは、積層方向から見て、共通電極部（第２電極部Ｅ２）を覆うように配置された、共通電極部とは異なる第１電極部Ｅ１を覆うように配置される。この結果、図４に示すように、互いに対向する金属層ＭＬと第１電極部Ｅ１との間で寄生容量Ｃｐ１が生じる。なお、平面視で第２電極部Ｅ２の領域には、寄生容量Ｃｐ１は生じない。また、上記のように、第２電極部Ｅ２、第３電極部Ｅ３及び金属層ＭＬは、ソースＤＲsと電気的に接続される。金属層ＭＬに覆われ、かつ、共通電極部（第２電極部Ｅ２）とは異なる第１電極部Ｅ１は、ゲートＤＲgと電気的に接続される。従って、寄生容量Ｃｐ１は、ＤｒｖトランジスタＱ１のゲートソース間の寄生容量Ｃgsであり、第１キャパシタＣsの静電容量を向上させることができる。

【0067】

また、レイヤＬ１、Ｌ２の上方のレイヤＬ３には、信号線ＳＩＧが配置される。積層方向から見て、信号線ＳＩＧと第１電極部Ｅ１とが重なる場合、第１電極部Ｅ１と信号線ＳＩＧとの間で寄生容量が生じてしまう。上記のように、第１電極部Ｅ１は、ゲートＤＲgと電気的に接続される。従って、寄生容量によってＤｒｖトランジスタＱ１の動作に悪影響を与え、ノイズが増大してしまう可能性がある。しかし、図４及び図５に示すように、金属層ＭＬは、積層方向から見て、ゲートＤＲgと電気的に接続される、共通電極部とは異なる第１電極部Ｅ１を覆うように配置される。また、金属層ＭＬは、第１電極部Ｅ１が配置されるレイヤＬ１と、信号線ＳＩＧが配置されるレイヤＬ３と、の間のレイヤＬ２に配置される。従って、金属層ＭＬは、第１電極部Ｅ１と信号線ＳＩＧとの間に配置され、第１電極部Ｅ１をシールドする。これにより、第１電極部Ｅ１（ゲートＤＲg）における寄生容量の影響を抑制することができ、ノイズを抑制することができる。なお、電圧供給配線及び信号線ＳＩＧは同じレイヤＬ３に配置されているが、それぞれ別の層に配置されていてもよい。

【0068】

第２キャパシタＣsubの静電容量は、通常、積層方向から見た、第３電極部Ｅ３と第４電極部Ｅ４とが重なる面積によって決まる。しかし、重なりの面積を広くすることは、レイアウト上の配置及び面積の制約による限界がある。ここで、回路内で寄生容量を利用することにより、第２キャパシタＣsubの実効的な静電容量を向上させることができる。

【0069】

レイヤＬ１、Ｌ２の上方のレイヤＬ３には、所定の電圧（電源電圧ＶＣＣＰ）を供給する電圧供給配線が配置される。積層方向から見て、金属層ＭＬが電圧供給配線と重なると、図４に示すように、電源供給配線と金属層ＭＬとの間で寄生容量Ｃｐ２が生じる。また、上記のように、第３電極部Ｅ３及び金属層ＭＬは、ソースＤＲsと電気的に接続される。少なくとも１つのキャパシタ（第２キャパシタＣsub）における共通電極部とは異なる第４電極部Ｅ４は、電圧供給配線と電気的に接続される。従って、寄生容量Ｃｐ２は、第２キャパシタＣsubの実効的な静電容量を向上させることができる。また、電圧供給配線を大きくする等により、金属層ＭＬとの重なり面積を大きくしてもよい。これにより、寄生容量Ｃｐ２をさらに増大させることができる。この結果、第２キャパシタＣsubをさらに大きくすることができる。

【0070】

以上のように、第１実施形態によれば、第１キャパシタＣs及び第２キャパシタＣsubが同層に配置される。これにより、２つのキャパシタを一度で形成することができるため、工程数及びコストを低減することができる。

【0071】

図６は、第１比較例による第１キャパシタＣs及び第２キャパシタＣsubの構成の一例を示す断面図である。第１比較例は、２つの第１キャパシタＣs及び第２キャパシタＣsubがそれぞれ別の層に配置される点で、第１実施形態とは異なっている。

【0072】

図６に示す例では、第３電極部Ｅ３は、レイヤＬ２に配置され、第４電極部Ｅ４は、レイヤＬ２１に配置される。レイヤＬ２１は、レイヤＬ２とレイヤＬ３との間の層である。この場合、第１キャパシタＣs及び第２キャパシタＣsubを分けて形成することになるため、工程数が多くコストが高くなってしまう。

【0073】

これに対して、第１実施形態では、上記のように、第１キャパシタＣs及び第２キャパシタＣsubを一度に形成することができ、工程数及びコストを低減することができる。

【0074】

また、第１実施形態では、共通電極部である第２電極部Ｅ２及び第３電極部Ｅ３が、互いに異なる２つの層に配置される。これにより、回路内の寄生容量によって第１キャパシタＣs及び第２キャパシタＣsubの静電容量を増大させることができる。静電容量の増大により、発光中のリークに伴う輝度変動の耐性を向上させることができ、画質を向上させることができる。また、静電容量の増大により、閾値補正等の補正をより有利にすることができ、例えば、面ザラ等を抑制して画質を向上させることができる。また、ゲートＤＲgと電気的に接続される第１電極部Ｅ１をシールドすることができる。この結果、信号線ＳＩＧからゲートＤＲgへの寄生容量によるノイズの影響を抑制することができ、画質を向上させることができる。

【0075】

図７は、第２比較例による第１キャパシタＣs及び第２キャパシタＣsubの構成の一例を示す断面図である。第２比較例は、２つのキャパシタの共通電極が同層に配置される点で、第１実施形態とは異なっている。

【0076】

図７に示す例では、第１電極部Ｅ１及び第３電極部Ｅ３は、電気的に接続されている。第１電極部Ｅ１及び第３電極部Ｅ３は、ソースＤＲsと電気的に接続されている。第２電極部Ｅ２は、ゲートＤＲgと電気的に接続されている。この場合、信号線ＳＩＧから第２電極部Ｅ２への寄生容量によるノイズの影響が増大してしまう可能性がある。

【0077】

これに対して、第１実施形態では、ゲートＤＲgと電気的に接続される第１電極部Ｅ１が下層のレイヤＬ１に配置される。また、共通電極部（金属層ＭＬ）は、積層方向から見て、第１電極部Ｅ１１を覆うように配置される。これにより、第１電極部Ｅ１をシールドすることができ、寄生容量の発生及びノイズを抑制することができる。この結果、画質を向上させることができる。また、回路内の寄生容量により、第１キャパシタＣs及び第２キャパシタＣsubの実効的な静電容量を向上させることができる。この結果、より適切に閾値補正等を行うことができ、画質を向上させることができる。

【0078】

なお、第１実施形態では、２つの第１キャパシタＣs、第２キャパシタＣsubについて説明した。しかし、キャパシタが３つ以上設けられてもよい。この場合、複数のキャパシタは、互いに同層に配置される。複数のキャパシタは、ＯＬＥＤ１２の動作に関する電圧（電荷）をそれぞれ保持する。また、第１キャパシタＣs及び第２キャパシタＣsubの１セットが複数セット設けられてもよい。この場合、各セット間で配置される層が異なっていてもよい。

【0079】

また、第１実施形態では、第１キャパシタＣs及び第２キャパシタＣsubは、ＤｒｖトランジスタＱ１の閾値補正のため、ＤｒｖトランジスタＱ１と電気的に接続される。ＤｒｖトランジスタＱ１は、第１キャパシタＣsに保持される信号電圧に基づいて、ＯＬＥＤ１２を駆動するトランジスタである。しかし、キャパシタを設ける目的によっては、必ずしもＤｒｖトランジスタＱ１に限られない。第１キャパシタＣs及び第２キャパシタＣsubは、例えば、ＷＳトランジスタＱ２、ＤＳトランジスタＱ３又はＡＺトランジスタＱ４等の、ＯＬＥＤ１２の動作に関する他のトランジスタと電気的に接続されてもよい。

【0080】

また、第１実施形態では、２つの第１キャパシタＣs及び第２キャパシタＣsubの共通電極部は、トランジスタ（ＤｒｖトランジスタＱ１）のソースと電気的に接続される。しかし、第３実施形態を参照して後で説明するように、トランジスタのソース以外の端子が、共通電極部と電気的に接続されてもよい。

【0081】

また、第１実施形態では、第１キャパシタＣs及び第２キャパシタＣsubは、ＭＩＭキャパシタである。しかし、第３実施形態及び第４実施形態を参照して後で説明するように、他のキャパシタであってもよい。

【0082】

また、第１実施形態に限られず、共通の電極を有する複数のキャパシタが設けられる場合、本開示の実施形態を適用することができる。

【0083】

（第１実施形態の変形例）
図８は、第１実施形態の変形例による画素回路１１ａの内部構成の一例を示す回路図である。第１実施形態の変形例は、第１実施形態と比較して、画素回路内のトランジスタの導電型が異なっている。以下では、相違点を中心に説明する。

【0084】

図２の画素回路１１は、Ｐ型ＭＯＳトランジスタからなる４つのトランジスタＱ１～Ｑ４を有するが、Ｎ型ＭＯＳトランジスタで構成してもよい。図８は図２の画素回路１１内のトランジスタＱ１～Ｑ４をＮ型ＭＯＳトランジスタＱ１ａ、Ｑ２ａ、Ｑ３ａ、Ｑ４ａで構成した変形例による画素回路１１ａの回路図である。図８の画素回路１１ａは、導電型が異なるものの、図２の画素回路１１と同様の動作を行う。

【0085】

第１実施形態の変形例のように、トランジスタの導電型が異なっていてもよい。この場合にも、第１実施形態と同等の効果を得ることができる。

【0086】

（第２実施形態）
図９は、第２実施形態による画素回路１１ａの内部構成の一例を示す回路図である。第２実施形態は、第１実施形態と比較して、キャパシタＣoledが設けられている。以下では、相違点を中心に説明する。

【0087】

図９の画素回路１１ｂは、ＯＬＥＤ１２と並列にキャパシタＣoledが配置される。キャパシタＣoledは、補助容量である。キャパシタＣoledを設けることにより、ＯＬＥＤ１２の容量不足分を補い、保持容量である第１キャパシタＣsに対する映像信号の書き込みゲインを高めることができる。

【0088】

第２実施形態のように、キャパシタＣoledが設けられていてもよい。この場合にも、第１実施形態と同等の効果を得ることができる。

【0089】

（第３実施形態）
図１０は、第３実施形態による画素回路１１ｃの内部構成の一例を示す回路図である。第３実施形態は、第１実施形態と比較して、２つのキャパシタの共通電極が異なっている。以下では、相違点を中心に説明する。

【0090】

第１キャパシタＣs、第２キャパシタＣsubに代えて、キャパシタＣ１及びキャパシタＣ２を有する。なお、図１０に示す回路図では、１つのキャパシタしか示されていないが、並列に接続された２つのキャパシタＣ１及びキャパシタＣ２が設けられている。

【0091】

キャパシタＣ１及びキャパシタＣ２は、ゲートＤＲgと接地電圧ノードＶＳＳＰとの間に接続される。キャパシタＣ１及びキャパシタＣ２は、互いに並列に接続されている。従って、キャパシタＣ１及びキャパシタＣ２は、共通電極を有している。また、キャパシタＣ１及びキャパシタＣ２の共通電極は、ＤｒｖトランジスタＱ１のゲートＤＲgと電気的に接続される。

【0092】

キャパシタＣ１及びキャパシタＣ２は、例えば、それぞれＭＩＭキャパシタ及びＭＯＭ（Metal-Oxide-Metal）キャパシタである。

【0093】

次に、キャパシタ以外の他の構成について説明する。

【0094】

図１０では、第１実施形態の図２と比較して、ＷＳトランジスタＱ２がＣＭＯＳ化され、また、ＡＺトランジスタＱ４が設けられない。ＷＳトランジスタＱ２は、トランスファーゲートを構成するように並列接続された、ＷＳトランジスタＱ２ｎ及びＷＳトランジスタＱ２ｐを有する。ＷＳトランジスタＱ２ｎは、Ｎ型ＭＯＳトランジスタであり、ゲートに信号ＷＳｎが入力される。ＷＳトランジスタＷ２ｐは、Ｐ型ＭＯＳトランジスタであり、ゲートに信号ＷＳｐが入力される。例えば、ＷＳトランジスタＷ２ｎとＷＳトランジスタＷ２ｐとの間でオンオフのタイミングが所定の位相差を持つように制御される。これにより、同一行の他画素への信号振幅レベルに関わらず、書込走査パルスの波形鈍りが移動度補正期間に与える影響を緩和でき、表示むらを緩和できる。

【0095】

次に、キャパシタＣ１及びキャパシタＣ２、並びに、その周辺の構成について説明する。

【0096】

図１１は、第３実施形態によるキャパシタＣ１及びキャパシタＣ２の構成の一例を示す断面図である。図１２は、第３実施形態によるキャパシタＣ１及びキャパシタＣ２の構成の一例を示す平面図である。

【0097】

図１１に示す例では、キャパシタＣ１は、第１電極部Ｅ１と、第２電極部Ｅ２と、を有する。キャパシタＣ２は、第３電極部Ｅ３と、第４電極部Ｅ４と、を有する。第１実施形態と同様に、共通電極部は、第２電極部Ｅ２及び第３電極部Ｅ３である。

【0098】

第１実施形態と同様に、第１電極部Ｅ１は第２電極部Ｅ２よりも大きく、金属層ＭＬは第１電極部Ｅ１よりも大きい。従って、図１２に示すように、金属層ＭＬの一部は、第１電極部Ｅ１の一部と対向する。この結果、図１１に示すように、金属層ＭＬと第１電極部Ｅ１との間で寄生容量Ｃｐ１が生じる。

【0099】

また、第２電極部Ｅ２、第３電極部Ｅ３及び金属層ＭＬは、ゲートＤＲgと電気的に接続される。金属層ＭＬに覆われ、かつ、共通電極部（第２電極部Ｅ２）とは異なる第１電極部Ｅ１は、電圧供給配線と電気的に接続される。図１０及び図１１に示す例では、第１電極部Ｅ１は、接地電圧ノードＶＳＳＰと電気的に接続され、電位が固定される。なお、第４電極部Ｅ４も、接地電圧ノードＶＳＳＰと電気的に接続され、電位が固定される。従って、寄生容量Ｃｐ１は、キャパシタＣ１及びキャパシタＣ２の静電容量を向上させることができる。

【0100】

第３実施形態のように、２つのキャパシタＣ１及びキャパシタＣ２の共通電極部は、トランジスタ（ＤｒｖトランジスタＱ１）のゲートＤＲgと電気的に接続されてもよい。この場合にも、第１実施形態と同等の効果を得ることができる。

【0101】

（第４実施形態）
図１３は、第４実施形態による画素回路１１ｄの内部構成の一例を示す回路図である。第４実施形態は、第３実施形態と比較して、回路構成が異なっている。以下では、相違点を中心に説明する。

【0102】

図１３に示す例では、ＤｒｖトランジスタＱ１及びＤＳトランジスタＱ３はＮ型ＭＯＳトランジスタである。また、Ｎ型ＭＯＳトランジスタであるＡＺトランジスタＱ４が設けられている。

【0103】

また、キャパシタＣ１及びキャパシタＣ２は、例えば、それぞれＭＯＭキャパシタ及びＭＯＳキャパシタである。

【0104】

第４実施形態では、第３実施形態と同様に、２つのキャパシタＣ１及びキャパシタＣ２の共通電極部は、ＤｒｖトランジスタＱ１のゲートＤＲgと電気的に接続される。従って、第４実施形態は、第３実施形態と同等の効果を得ることができる。

【0105】

（第５実施形態）
図１４は、第５実施形態による画素回路１１ｅの内部構成の一例を示す回路図である。第５実施形態は、第３実施形態と比較して、回路構成が異なっている。以下では、相違点を中心に説明する。

【0106】

図１４に示す例では、キャパシタＣ１及びキャパシタＣ２は、電源電圧ノードＶＣＣＰと、ＤｒｖトランジスタＱ１のゲートＤＲgと、の間に接続される。

【0107】

また、キャパシタＣ１及びキャパシタＣ２は、例えば、それぞれＭＩＭキャパシタ及びＭＯＭキャパシタである。

【0108】

また、信号線ＳＩＧと、ＤｒｖトランジスタＱ１のゲートＤＲg（ＷＳトランジスタＱ２）と、の間に信号中継線中継線が配置される。また、ＡＺトランジスタＱ４１、Ｑ４２、Ｑ４３及びキャパシタＣａが設けられる。Ｐ型ＭＯＳトランジスタであるＡＺトランジスタＱ４１、Ｑ４２、Ｑ４３のゲートには、それぞれＡＺ１信号、ＡＺ２信号及びＡＺ３信号が入力される。

【0109】

第５実施形態では、第３実施形態と同様に、２つのキャパシタＣ１及びキャパシタＣ２の共通電極部は、ＤｒｖトランジスタＱ１のゲートＤＲgと電気的に接続される。従って、第５実施形態は、第３実施形態と同等の効果を得ることができる。

【0110】

（第６実施形態）
図１５は、第６実施形態による画素回路１１ｆの内部構成の一例を示す回路図である。第６実施形態は、第３実施形態と比較して、回路構成が異なっている。

【0111】

図１５に示す例では、図１４と同様に、キャパシタＣ１及びキャパシタＣ２は、電源電圧ノードＶＣＣＰと、ＤｒｖトランジスタＱ１のゲートＤＲgと、の間に接続される。

【0112】

第６実施形態では、第３実施形態と同様に、２つのキャパシタＣ１及びキャパシタＣ２の共通電極部は、ＤｒｖトランジスタＱ１のゲートＤＲgと電気的に接続される。従って、第６実施形態は、第３実施形態と同等の効果を得ることができる。

【0113】

（本開示による表示装置１及び電子機器５０の適用例）
（第１適用例）
本開示による表示装置１は種々の電子機器に搭載可能である。図１６Ａ及び図１６Ｂは本開示による表示装置１を備えた電子機器５０の第１適用例である乗物１００の内部の構成を示す図である。図１６Ａは乗物１００の後方から前方にかけての乗物１００の内部の様子を示す図、図１６Ｂは乗物１００の斜め後方から斜め前方にかけての乗物１００の内部の様子を示す図である。

【0114】

図１６Ａ及び図１６Ｂの乗物１００は、センターディスプレイ１０１と、コンソールディスプレイ１０２と、ヘッドアップディスプレイ１０３と、デジタルリアミラー１０４と、ステアリングホイールディスプレイ１０５と、リアエンタテイメントディスプレイ１０６とを有する。

【0115】

センターディスプレイ１０１は、ダッシュボード１０７上の運転席１０８及び助手席１０９に対向する場所に配置されている。図１６では、運転席１０８側から助手席１０９側まで延びる横長形状のセンターディスプレイ１０１の例を示すが、センターディスプレイ１０１の画面サイズや配置場所は任意である。センターディスプレイ１０１には、種々のセンサで検知された情報を表示可能である。具体的な一例として、センターディスプレイ１０１には、イメージセンサで撮影した撮影画像、ＴｏＦセンサで計測された乗物前方や側方の障害物までの距離画像、赤外線センサで検出された乗客の体温などを表示可能である。センターディスプレイ１０１は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、及びエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。

【0116】

安全関連情報は、居眠り検知、よそ見検知、同乗している子供のいたずら検知、シートベルト装着有無、乗員の置き去り検知などの情報であり、例えばセンターディスプレイ１０１の裏面側に重ねて配置されたセンサにて検知される情報である。操作関連情報は、センサを用いて乗員の操作に関するジェスチャを検知する。検知されるジェスチャは、乗物１００内の種々の設備の操作を含んでいてもよい。例えば、空調設備、ナビゲーション装置、ＡＶ装置、照明装置等の操作を検知する。ライフログは、乗員全員のライフログを含む。例えば、ライフログは、乗車中の各乗員の行動記録を含む。ライフログを取得及び保存することで、事故時に乗員がどのような状態であったかを確認できる。健康関連情報は、温度センサを用いて乗員の体温を検知し、検知した体温に基づいて乗員の健康状態を推測する。あるいは、イメージセンサを用いて乗員の顔を撮像し、撮像した顔の表情から乗員の健康状態を推測してもよい。さらに、乗員に対して自動音声で会話を行って、乗員の回答内容に基づいて乗員の健康状態を推測してもよい。認証／識別関連情報は、センサを用いて顔認証を行うキーレスエントリ機能や、顔識別でシート高さや位置の自動調整機能などを含む。エンタテイメント関連情報は、センサを用いて乗員によるＡＶ装置の操作情報を検出する機能や、センサで乗員の顔を認識して、乗員に適したコンテンツをＡＶ装置にて提供する機能などを含む。

【0117】

コンソールディスプレイ１０２は、例えばライフログ情報の表示に用いることができる。コンソールディスプレイ１０２は、運転席１０８と助手席１０９の間のセンターコンソール１１０のシフトレバー１１１の近くに配置されている。コンソールディスプレイ１０２にも、種々のセンサで検知された情報を表示可能である。また、コンソールディスプレイ１０２には、イメージセンサで撮像された車両周辺の画像を表示してもよいし、車両周辺の障害物までの距離画像を表示してもよい。

【0118】

ヘッドアップディスプレイ１０３は、運転席１０８の前方のフロントガラス１１２の奥に仮想的に表示される。ヘッドアップディスプレイ１０３は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、及びエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。ヘッドアップディスプレイ１０３は、運転席１０８の正面に仮想的に配置されることが多いため、乗物１００の速度や燃料（バッテリ）残量などの乗物１００の操作に直接関連する情報を表示するのに適している。

【0119】

デジタルリアミラー１０４は、乗物１００の後方を表示できるだけでなく、後部座席の乗員の様子も表示できるため、デジタルリアミラー１０４の裏面側に重ねてセンサを配置することで、例えばライフログ情報の表示に用いることができる。

【0120】

ステアリングホイールディスプレイ１０５は、乗物１００のハンドル１１３の中心付近に配置されている。ステアリングホイールディスプレイ１０５は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、及びエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。特に、ステアリングホイールディスプレイ１０５は、運転者の手の近くにあるため、運転者の体温等のライフログ情報を表示したり、ＡＶ装置や空調設備等の操作に関する情報などを表示するのに適している。

【0121】

リアエンタテイメントディスプレイ１０６は、運転席１０８や助手席１０９の背面側に取り付けられており、後部座席の乗員が視聴するためのものである。リアエンタテイメントディスプレイ１０６は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、及びエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。特に、リアエンタテイメントディスプレイ１０６は、後部座席の乗員の目の前にあるため、後部座席の乗員に関連する情報が表示される。例えば、ＡＶ装置や空調設備の操作に関する情報を表示したり、後部座席の乗員の体温等を温度センサで計測した結果を表示してもよい。

【0122】

センターディスプレイ１０１、コンソールディスプレイ１０２、ヘッドアップディスプレイ１０３、デジタルリアミラー１０４、ステアリングホイールディスプレイ１０５、及び、リアエンタテイメントディスプレイ１０６に、本開示による表示装置１を適用することができる。

【0123】

（第２適用例）
本開示による表示装置１は、乗物で用いられる種々のディスプレイに適用されるだけでなく、種々の電子機器５０に搭載されるディスプレイにも適用可能である。

【0124】

図１７Ａは電子機器５０の第２適用例であるデジタルカメラ１２０の正面図、図１７Ｂはデジタルカメラ１２０の背面図である。図１７Ａ及び図１７Ｂのデジタルカメラ１２０は、レンズ１２１を交換可能な一眼レフカメラの例を示しているが、レンズ１２１を交換できないカメラにも適用可能である。

【0125】

図１７Ａ及び図１７Ｂのカメラは、撮影者がカメラボディ１２２のグリップ１２３を把持した状態で電子ビューファインダ１２４を覗いて構図を決めて、焦点調節を行った状態でシャッタ１２５を押すと、カメラ内のメモリに撮影データが保存される。カメラの背面側には、図１７Ｂに示すように、撮影データ等やライブ画像等を表示するモニタ画面１２６と、電子ビューファインダ１２４とが設けられている。また、カメラの上面には、シャッタ速度や露出値などの設定情報を表示するサブ画面が設けられる場合もある。

【0126】

カメラに用いられるモニタ画面１２６、電子ビューファインダ１２４、サブ画面等に、本開示による表示装置１を適用することで、低コスト化及び表示品質の向上が可能になる。

【0127】

（第３適用例）
本開示による表示装置１は、ヘッドマウントディスプレイ（以下、ＨＭＤと呼ぶ）にも適用可能である。ＨＭＤは、ＶＲ（Virtual Reality）、ＡＲ（Augmented Reality）、ＭＲ（Mixed Reality）、又はＳＲ（Substitutional Reality）等に利用されることができる。

【0128】

図１８Ａは電子機器５０の第３適用例であるＨＭＤ１３０の外観図である。図１８ＡのＨＭＤ１３０は、人間の目を覆うように装着するための装着部材１３１を有する。この装着部材１３１は例えば人間の耳に引っ掛けて固定される。ＨＭＤ１３０の内側には表示装置１３２が設けられており、ＨＭＤ１３０の装着者はこの表示装置１３２にて立体映像等を視認できる。ＨＭＤ１３０は例えば無線通信機能と加速度センサなどを備えており、装着者の姿勢やジェスチャなどに応じて、表示装置１３２に表示される立体映像等を切り換えることができる。図１に示す表示装置１を図１８Ａの表示装置１３２に適用可能である。

【0129】

また、ＨＭＤ１３０にカメラを設けて、装着者の周囲の画像を撮影し、カメラの撮影画像とコンピュータで生成した画像とを合成した画像を表示装置１３２で表示してもよい。例えば、ＨＭＤ１３０の装着者が視認する表示装置１３２の裏面側に重ねてカメラを配置して、このカメラで装着者の目の周辺を撮影し、その撮影画像をＨＭＤ１３０の外表面に設けた別のディスプレイに表示することで、装着者の周囲にいる人間は、装着者の顔の表情や目の動きをリアルタイムに把握可能となる。

【0130】

なお、ＨＭＤ１３０には種々のタイプが考えられる。例えば、図１８Ｂのように、本開示による表示装置１は、メガネ１３４に種々の情報を映し出すスマートグラス１３０ａにも適用可能である。図１８Ｂのスマートグラス１３０ａは、本体部１３５と、アーム部１３６と、鏡筒部１３７とを有する。本体部１３５はアーム部１３６に接続されている。本体部１３５は、メガネ１３４に着脱可能とされている。本体部１３５は、スマートグラス１３０ａの動作を制御するための制御基板や表示部を内蔵している。本体部１３５と鏡筒は、アーム部１３６を介して互いに連結されている。鏡筒部１３７は、本体部１３５からアーム部１３６を介して出射される画像光を、メガネ１３４のレンズ１３８側に出射する。この画像光は、レンズ１３８を通して人間の目に入る。図１８Ｂのスマートグラス１３０ａの装着者は、通常のメガネと同様に、周囲の状況だけでなく、鏡筒部１３７から出射された種々の情報を合わせて視認できる。

【0131】

（第４適用例）
本開示による表示装置１は、テレビジョン装置（以下、ＴＶ）にも適用可能である。

【0132】

図１９は電子機器５０の第４適用例であるＴＶ３３０の外観図である。このＴＶ３３０は、例えば、フロントパネル３３２及びフィルターガラス３３３を含む映像表示画面部３３１を有する。この映像表示画面部３３１には、本開示による表示装置１が適用可能である。

【0133】

上述したように、本開示の表示装置１によれば、低コストかつ優れた表示品質のＴＶ３３０を実現できる。

【0134】

（第５適用例）
本開示による表示装置１は、スマートフォンや携帯電話にも適用可能である。図２０は電子機器５０の第５適用例であるスマートフォン６００の外観図である。スマートフォン６００は、各種情報を表示する表示部６０２、及び、ユーザによる走査入力を受け付けるボタン等を含む操作部等を有する。上記表示部６０２には、本開示による表示装置１が適用可能である。

【0135】

なお、本技術は以下のような構成を取ることができる。
（１）発光素子と、
第１の電極および第２の電極を有する第１のキャパシタと、
第３の電極および第４の電極を有する第２のキャパシタと、
前記第１のキャパシタに蓄積された電圧と、第２のキャパシタに蓄積された電圧と、に応じた電流を前記発光素子に供給する駆動トランジスタと、を備え、
前記第２の電極は、前記第３の電極と電気的に接続され、
前記第２の電極と前記第３の電極は、それぞれ異なる層に配置される、表示装置。
（２）積層方向から見て、前記第１の電極および前記第２の電極と重なるように、前記第１のキャパシタおよび前記第２のキャパシタとは異なる層に配置され、前記第２の電極および前記第３の電極と電気的に接続される金属層をさらに備える、（１）に記載の表示装置。
（３）前記金属層は、積層方向から見て、前記第１の電極および前記第２の電極を覆うように配置される、（２）に記載の表示装置。
（４）前記金属層は、積層方向から見て、前記第２の電極を覆うように配置された前記第１の電極と重なるように配置される、（２）又は（３）に記載の表示装置。
（５）前記第１の電極は、前記駆動トランジスタのゲートと電気的に接続され、
前記第２の電極、前記第３の電極及び前記金属層は、前記駆動トランジスタのソースと電気的に接続される、（４）に記載の表示装置。
（６）前記第１の電極は、所定の電圧を供給する電圧供給配線と電気的に接続され、
前記第２の電極、前記第３の電極及び前記金属層は、前記駆動トランジスタのゲートと電気的に接続される、（４）に記載の表示装置。
（７）前記金属層は、積層方向から見て、所定の電圧を供給する電圧供給配線と重なるように配置される、（２）乃至（６）のいずれか一項に記載の表示装置。
（８）前記第４の電極は、前記電圧供給配線と電気的に接続される、（７）に記載の表示装置。
（９）前記金属層は、積層方向から見て、前記駆動トランジスタのゲートと電気的に接続される前記第１の電極と重なるように配置される、（２）乃至（８）のいずれか一項に記載の表示装置。
（１０）前記ゲートと電気的に接続される前記第１の電極は、積層方向から見て、信号線と重なるように配置され、
前記金属層は、前記第１の電極が配置される層と、前記信号線が配置される層と、の間の層に配置される、（９）に記載の表示装置。
（１１）積層方向に延伸するように設けられ、前記第２の電極および前記第３の電極のそれぞれと、前記金属層と、を電気的に接続させる複数の柱状電極部をさらに備え、
前記金属層は、複数の前記柱状電極部を介して、前記第２の電極と前記第３の電極とを電気的に接続させるように配置される、（２）乃至（１０）のいずれか一項に記載の表示装置。
（１２）前記第１のキャパシタは、前記駆動トランジスタの動作に関する第１電圧を蓄積し、
前記第２のキャパシタは、前記第１電圧とは異なる第２電圧を蓄積する、（１）乃至（１１）に記載の表示装置。
（１３）前記第１のキャパシタ及び前記第２のキャパシタのそれぞれは、ＭＩＭ（Metal-Insulator-Metal）キャパシタ、ＭＯＭ（Metal-Oxide-Metal）キャパシタまたはＭＯＳ（Metal-Oxide-Semiconductor）キャパシタである、（１）乃至（１２）のいずれか一項に記載の表示装置。
（１４）発光素子と、
第１の電極および第２の電極を有する第１のキャパシタと、
第３の電極および第４の電極を有する第２のキャパシタと、
前記第１のキャパシタに蓄積された電圧と、第２のキャパシタに蓄積された電圧と、に応じた電流を前記発光素子に供給する駆動トランジスタと、を備え、
前記第２の電極は、前記第３の電極と電気的に接続され、
前記第２の電極と前記第３の電極は、それぞれ異なる層に配置される、電子機器。

【0136】

本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

【符号の説明】

【0137】

１ 表示装置、１２ ＯＬＥＤ、５０ 電子機器、Ｃs 第１キャパシタ、Ｃsub 第２キャパシタ、Ｃ１ キャパシタ、Ｃ２ キャパシタ、ＶＣＣＰ 電源電圧ノード、Ｑ１ Ｄｒｖトランジスタ、Ｑ２ ＷＳトランジスタ、Ｑ３ ＤＳトランジスタ、Ｑ４ ＡＺトランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16A】

【図16B】

【図17A】

【図17B】

【図18A】

【図18B】

【図19】

【図20】