知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024085571
(43)【公開日】2024-06-27
(54)【発明の名称】ラッチ回路、それを用いた車両用灯具
(51)【国際特許分類】
H05B 47/16 20200101AFI20240620BHJP
H05B 47/105 20200101ALI20240620BHJP
H05B 45/10 20200101ALI20240620BHJP
H05B 45/50 20220101ALI20240620BHJP
H05B 47/20 20200101ALI20240620BHJP
B60Q 1/04 20060101ALI20240620BHJP
【ＦＩ】
H05B47/16
H05B47/105
H05B45/10
H05B45/50
H05B47/20
B60Q1/04 E
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022200153
(22)【出願日】2022-12-15
(71)【出願人】
【識別番号】000001133
【氏名又は名称】株式会社小糸製作所
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(74)【代理人】
【識別番号】100109047
【弁理士】
【氏名又は名称】村田 雄祐
(74)【代理人】
【識別番号】100109081
【弁理士】
【氏名又は名称】三木 友由
(72)【発明者】
【氏名】百瀬 和也
【テーマコード（参考）】
3K273
3K339
【Ｆターム（参考）】
3K273AA02
3K273BA20
3K273BA33
3K273CA02
3K273EA06
3K273EA25
3K273EA36
3K273EA42
3K273FA07
3K273FA14
3K273FA26
3K273FA40
3K273GA06
3K273GA14
3K339AA02
3K339BA01
3K339BA11
3K339BA25
3K339CA01
3K339GB01
3K339JA02
3K339JA11
3K339JA12
3K339JA16
3K339JA18
3K339JA21
3K339KA09
3K339KA18
3K339KA19
3K339KA38
3K339KA39
3K339LA06
3K339MC70
3K339MC77
(57)【要約】
【課題】時間のばらつきを低減したラッチ回路を提供する。
【解決手段】第１キャパシタＣ１は、第１端が接地される。充電経路４３０は、第１キャパシタＣ１の第２端と接続され、第１キャパシタＣ１を充電する。入力回路４１０は、第１キャパシタＣ１の第２端と接続され、入力信号ＩＮがネゲートの状態において第１キャパシタＣ１から接地への放電経路を形成する。オペアンプＯＡ１は、反転入力に基準電圧ＶＴＨを受ける。ダイオードＤ１は、第１キャパシタＣ１の第２端とオペアンプＯＡ１の非反転入力の間に接続される。第１抵抗Ｒ１は、オペアンプＯＡ１の非反転入力とオペアンプＯＡ１の出力の間に接続される。出力回路４２０は、オペアンプＯＡ１の出力の信号に応じた出力信号を出力ノードＯＵＴに発生する。
【選択図】図１
【解決手段】第１キャパシタＣ１は、第１端が接地される。充電経路４３０は、第１キャパシタＣ１の第２端と接続され、第１キャパシタＣ１を充電する。入力回路４１０は、第１キャパシタＣ１の第２端と接続され、入力信号ＩＮがネゲートの状態において第１キャパシタＣ１から接地への放電経路を形成する。オペアンプＯＡ１は、反転入力に基準電圧ＶＴＨを受ける。ダイオードＤ１は、第１キャパシタＣ１の第２端とオペアンプＯＡ１の非反転入力の間に接続される。第１抵抗Ｒ１は、オペアンプＯＡ１の非反転入力とオペアンプＯＡ１の出力の間に接続される。出力回路４２０は、オペアンプＯＡ１の出力の信号に応じた出力信号を出力ノードＯＵＴに発生する。
【選択図】図１
【特許請求の範囲】
【請求項1】
入力信号を受ける入力ノードと、
出力ノードと、
第１端が接地された第１キャパシタと、
前記第１キャパシタの第２端と接続され、前記第１キャパシタを充電する充電経路と、
前記第１キャパシタの前記第２端と接続され、前記入力信号がネゲートの状態において前記第１キャパシタから接地への放電経路を形成する入力回路と、
反転入力に基準電圧を受けるオペアンプと、
前記第１キャパシタの前記第２端と前記オペアンプの非反転入力の間に接続されたダイオードと、
前記オペアンプの前記非反転入力と前記オペアンプの出力の間に接続された第１抵抗と、
を備え、
前記オペアンプの前記出力の信号に応じた出力信号を前記出力ノードに発生する出力回路と、
を備えることを特徴とするラッチ回路。
出力ノードと、
第１端が接地された第１キャパシタと、
前記第１キャパシタの第２端と接続され、前記第１キャパシタを充電する充電経路と、
前記第１キャパシタの前記第２端と接続され、前記入力信号がネゲートの状態において前記第１キャパシタから接地への放電経路を形成する入力回路と、
反転入力に基準電圧を受けるオペアンプと、
前記第１キャパシタの前記第２端と前記オペアンプの非反転入力の間に接続されたダイオードと、
前記オペアンプの前記非反転入力と前記オペアンプの出力の間に接続された第１抵抗と、
を備え、
前記オペアンプの前記出力の信号に応じた出力信号を前記出力ノードに発生する出力回路と、
を備えることを特徴とするラッチ回路。
【請求項2】
前記充電経路は、電源ラインと前記第１キャパシタの前記第２端の間に接続された第２抵抗を含むことを特徴とする請求項１に記載のラッチ回路。
【請求項3】
前記入力信号は、アサートがロー、ネゲートがオープン状態であり、
前記入力回路は、
前記第１キャパシタの前記第２端と接地の間に直列に設けられた第３抵抗および第１トランジスタと、
第１端が接地され、第２端が前記第１トランジスタの制御電極と接続された第２キャパシタと、
電源ラインと前記第２キャパシタの前記第２端の間に接続された第４抵抗と、
前記入力ノードと前記第２キャパシタの前記第２端の間に接続された第５抵抗と、
を含むことを特徴とする請求項１または２に記載のラッチ回路。
前記入力回路は、
前記第１キャパシタの前記第２端と接地の間に直列に設けられた第３抵抗および第１トランジスタと、
第１端が接地され、第２端が前記第１トランジスタの制御電極と接続された第２キャパシタと、
電源ラインと前記第２キャパシタの前記第２端の間に接続された第４抵抗と、
前記入力ノードと前記第２キャパシタの前記第２端の間に接続された第５抵抗と、
を含むことを特徴とする請求項１または２に記載のラッチ回路。
【請求項4】
前記入力信号は、アサートがオープン状態、ネゲートがローであり、
前記入力回路は、
前記入力ノードと前記第１キャパシタの前記第２端の間に接続された第３抵抗を含むことを特徴とする請求項１または２に記載のラッチ回路。
前記入力回路は、
前記入力ノードと前記第１キャパシタの前記第２端の間に接続された第３抵抗を含むことを特徴とする請求項１または２に記載のラッチ回路。
【請求項5】
前記出力信号は、アサートがハイ、ネゲートがローであり、
前記出力回路は、
前記オペアンプの前記出力と接地の間に接続された第３キャパシタと、
電源ラインと前記オペアンプの前記出力の間に接続された第６抵抗と、
を含み、前記オペアンプの前記出力は前記出力ノードと接続されることを特徴とする請求項１または２に記載のラッチ回路。
前記出力回路は、
前記オペアンプの前記出力と接地の間に接続された第３キャパシタと、
電源ラインと前記オペアンプの前記出力の間に接続された第６抵抗と、
を含み、前記オペアンプの前記出力は前記出力ノードと接続されることを特徴とする請求項１または２に記載のラッチ回路。
【請求項6】
前記出力信号は、アサートがロー、ネゲートがハイであり、
前記出力回路は、
前記オペアンプの前記出力と接地の間に接続された第３キャパシタと、
電源ラインと前記オペアンプの前記出力の間に接続された第６抵抗と、
一端が接地され、他端が前記出力ノードと接続され、制御電極が前記オペアンプの前記出力と接続された第２トランジスタと、
電源ラインと前記出力ノードの間に接続された第７抵抗と、
前記出力ノードと接地の間に接続された第８抵抗と、
を含むことを特徴とする請求項１または２に記載のラッチ回路。
前記出力回路は、
前記オペアンプの前記出力と接地の間に接続された第３キャパシタと、
電源ラインと前記オペアンプの前記出力の間に接続された第６抵抗と、
一端が接地され、他端が前記出力ノードと接続され、制御電極が前記オペアンプの前記出力と接続された第２トランジスタと、
電源ラインと前記出力ノードの間に接続された第７抵抗と、
前記出力ノードと接地の間に接続された第８抵抗と、
を含むことを特徴とする請求項１または２に記載のラッチ回路。
【請求項7】
前記入力回路は、複数の入力信号を受け、前記複数の入力信号のすべてがネゲートの状態において、前記第１キャパシタからの前記放電経路を形成することを特徴とする請求項１または２に記載のラッチ回路。
【請求項8】
ディスクリート部品で構成されることを特徴とする請求項１または２に記載のラッチ回路。
【請求項9】
半導体発光素子と、
前記半導体発光素子を点灯するとともに、異常を検出すると、フォルト信号をアサートする点灯回路と、
前記フォルト信号がアサートされると、停止信号をアサートするラッチ回路と、
を備え、
前記ラッチ回路は、請求項１または２に記載のラッチ回路であることを特徴とする車両用灯具。
前記半導体発光素子を点灯するとともに、異常を検出すると、フォルト信号をアサートする点灯回路と、
前記フォルト信号がアサートされると、停止信号をアサートするラッチ回路と、
を備え、
前記ラッチ回路は、請求項１または２に記載のラッチ回路であることを特徴とする車両用灯具。
【請求項10】
ロービーム用の第１半導体発光素子と、
ロービーム用の第２半導体発光素子と、
前記第１半導体発光素子を点灯するとともに、異常を検出すると、第１フォルト信号をアサートする第１点灯回路と、
前記第２半導体発光素子を点灯するとともに、異常を検出すると、第２フォルト信号をアサートする第２点灯回路と、
前記第１フォルト信号と前記第２フォルト信号の少なくとも一方がアサートされると、停止信号をアサートするラッチ回路と、
を備え、
前記第１点灯回路および前記第２点灯回路は、前記停止信号のアサートに応答して、前記第１半導体発光素子および前記第２半導体発光素子を消灯し、
前記ラッチ回路は、請求項７に記載のラッチ回路であることを特徴とする車両用灯具。
ロービーム用の第２半導体発光素子と、
前記第１半導体発光素子を点灯するとともに、異常を検出すると、第１フォルト信号をアサートする第１点灯回路と、
前記第２半導体発光素子を点灯するとともに、異常を検出すると、第２フォルト信号をアサートする第２点灯回路と、
前記第１フォルト信号と前記第２フォルト信号の少なくとも一方がアサートされると、停止信号をアサートするラッチ回路と、
を備え、
前記第１点灯回路および前記第２点灯回路は、前記停止信号のアサートに応答して、前記第１半導体発光素子および前記第２半導体発光素子を消灯し、
前記ラッチ回路は、請求項７に記載のラッチ回路であることを特徴とする車両用灯具。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、タイマー付きのラッチ回路に関する。
【背景技術】
【0002】
異常検出や回路保護のために、あるデジタル信号（フラグ）を監視し、当該デジタル信号がアサートされた状態が所定時間継続すると、出力をラッチするラッチ回路が使用される。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００９－２６６７２３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本開示は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、時間のばらつきを低減したラッチ回路の提供にある。
【課題を解決するための手段】
【0005】
本開示のある態様のラッチ回路は、入力信号を受ける入力ノードと、出力ノードと、第１端が接地された第１キャパシタと、第１キャパシタの第２端と接続され、第１キャパシタを充電する充電経路と、第１キャパシタの第２端と接続され、入力信号がネゲートの状態において第１キャパシタから接地への放電経路を形成する入力回路と、反転入力に基準電圧を受けるオペアンプと、第１キャパシタの第２端とオペアンプの非反転入力の間に接続されたダイオードと、オペアンプの非反転入力とオペアンプの出力の間に接続された第１抵抗と、を備える。オペアンプの出力の信号に応じた出力信号を出力ノードに発生する出力回路と、を備える。
【0006】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【発明の効果】
【0007】
本開示のある態様によれば、入力信号がアサートされてから出力信号がアサートされるまでの時間のばらつきを低減できる。
【図面の簡単な説明】
【0008】
【図1】実施形態に係るラッチ回路の回路図である。
【図3】実施例１に係るラッチ回路の回路図である。
【図4】実施例２に係るラッチ回路の回路図である。
【図5】実施例３に係るラッチ回路の回路図である。
【図6】実施例４に係るラッチ回路の回路図である。
【図7】車両用灯具のブロック図である。
【図8】別の実施例に係る車両用灯具のブロック図である。
【発明を実施するための形態】
【0009】
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【0010】
一実施形態に係るラッチ回路は、入力信号を受ける入力ノードと、出力ノードと、第１端が接地された第１キャパシタと、第１キャパシタの第２端と接続され、第１キャパシタを充電する充電経路と、第１キャパシタの第２端と接続され、入力信号がネゲートの状態において第１キャパシタから接地への放電経路を形成する入力回路と、第１キャパシタの第２端の電圧を受ける非反転入力、基準電圧を受ける反転入力を有するオペアンプと、オペアンプの非反転入力とオペアンプの出力の間に接続された第１抵抗と、を備える。オペアンプの出力の信号に応じた出力信号を出力ノードに発生する出力回路と、を備える。
【0011】
この構成によると、オペアンプを利用してラッチ回路を構成することで、温度特性や部品特性のばらつきによるラッチ時間のばらつきを低減できる。
【0012】
一実施形態において、充電経路は、電源ラインと第１キャパシタの第２端の間に接続された第２抵抗を含んでもよい。
【0013】
一実施形態において、入力信号は、アサートがロー、ネゲートがオープン状態であってもよい。入力回路は、第１キャパシタの第２端と接地の間に直列に設けられた第３抵抗および第１トランジスタと、第１端が接地され、第２端が第１トランジスタの制御電極と接続された第２キャパシタと、電源ラインと第２キャパシタの第２端の間に接続された第４抵抗と、入力ノードと第２キャパシタの第２端の間に接続された第５抵抗と、を含んでもよい。
【0014】
一実施形態において、入力信号は、アサートがオープン状態、ネゲートがローであってもよい。入力回路は、入力ノードと第１キャパシタの第２端の間に接続された第３抵抗を含んでもよい。
【0015】
一実施形態において、出力信号は、アサートがハイ、ネゲートがローであってもよい。出力回路は、オペアンプの出力と接地の間に接続された第３キャパシタと、電源ラインとオペアンプの出力の間に接続された第６抵抗と、を含み、オペアンプの出力は出力ノードと接続されてもよい。
【0016】
一実施形態において、出力信号は、アサートがロー、ネゲートがハイであってもよい。出力回路は、オペアンプの出力と接地の間に接続された第３キャパシタと、電源ラインとオペアンプの出力の間に接続された第６抵抗と、一端が接地され、他端が出力ノードと接続され、制御電極がオペアンプの出力と接続された第２トランジスタと、電源ラインと出力ノードの間に接続された第７抵抗と、出力ノードと接地の間に接続された第８抵抗と、を含んでもよい。
【0017】
一実施形態において、入力回路は、複数の入力信号を受け、複数の入力信号のすべてがネゲートの状態において、第１キャパシタから接地への放電経路を形成してもよい。
【0018】
一実施形態に係る車両用灯具は、半導体発光素子と、半導体発光素子を点灯するとともに、異常を検出すると、フォルト信号をアサートする点灯回路と、フォルト信号がアサートされると、停止信号をアサートするラッチ回路と、を備える。上述のラッチ回路は、このような車両用灯具に利用できる。
【0019】
一実施形態に係る車両用灯具は、ロービーム用の第１半導体発光素子と、ロービーム用の第２半導体発光素子と、第１半導体発光素子を点灯するとともに、異常を検出すると、第１フォルト信号をアサートする第１点灯回路と、第２半導体発光素子を点灯するとともに、異常を検出すると、第２フォルト信号をアサートする第２点灯回路と、第１フォルト信号と第２フォルト信号の少なくとも一方がアサートされると、停止信号をアサートするラッチ回路と、を備えてもよい。第１点灯回路および第２点灯回路は、停止信号のアサートに応答して、第１半導体発光素子および第２半導体発光素子を消灯てもよい。上述のラッチ回路は、このような車両用灯具に利用できる。
【0020】
（実施形態）
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
【0021】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0022】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に接続された（設けられた）状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0023】
また本明細書において、電圧信号、電流信号などの電気信号、あるいは抵抗、キャパシタ、インダクタなどの回路素子に付された符号は、必要に応じてそれぞれの電圧値、電流値、あるいは回路定数（抵抗値、容量値、インダクタンス）を表すものとする。
【0024】
図１は、実施形態に係るラッチ回路４００の回路図である。ラッチ回路４００は、入力ノードＩＮに、入力信号を受ける。入力信号は、アサート、ネゲートの２状態をとるフラグである。ラッチ回路４００は、入力信号のアサートが所定のラッチ時間持続すると、出力ノードＯＵＴの出力信号をアサートする。
【0025】
ラッチ回路４００は、第１キャパシタＣ１、充電経路４３０、入力回路４１０、オペアンプＯＡ１、第１抵抗Ｒ１、出力回路４２０を備え、ディスクリート部品で構成される。
【0026】
第１キャパシタＣ１は、第１端が接地される。充電経路４３０は、第１キャパシタＣ１の第２端と接続され、第１キャパシタＣ１を充電する。たとえば充電経路４３０は、電源ラインと第１キャパシタＣ１の第２端の間に接続された第２抵抗Ｒ２を含む。
【0027】
入力回路４１０は、第１キャパシタＣ１の第２端と接続される。入力回路４１０は、入力信号ＩＮがネゲートの状態において第１キャパシタＣ１から接地への放電経路を形成する。入力回路４１０は、入力信号ＩＮがアサートされるとオープン状態となる。
【0028】
オペアンプＯＡ１の反転入力（－）には、基準電圧ＶＴＨが入力される。ダイオードＤ１は、第１キャパシタＣ１の第２端とオペアンプＯＡ１の非反転入力の間に接続される。第１抵抗Ｒ１は、オペアンプＯＡ１の非反転入力（＋）とオペアンプＯＡ１の出力の間に接続される。
【0029】
出力回路４２０は、オペアンプＯＡ１の出力の信号に応じた出力信号を出力ノードＯＵＴに発生する。
【0030】
以上がラッチ回路４００の基本構成である。続いてラッチ回路４００の動作を説明する。
【0031】
図２は、図１のラッチ回路４００の動作波形図である。図２には上から順に、入力ノードＩＮの状態、電圧信号、出力ノードＯＵＴの状態が示される。ＶＣ１は、第１キャパシタＣ１の電圧であり、ＶＡはオペアンプＯＡ１の非反転入力の電圧であり、ＶＢはオペアンプＯＡ１の出力の電圧である。
【0032】
時刻ｔ０より前において、入力信号ＩＮはネゲートである。このとき、入力回路４１０によって第１キャパシタＣ１が放電されているため、電圧ＶＣ１は０Ｖである。
【0033】
時刻ｔ０に入力信号ＩＮがアサートされる。入力信号ＩＮのアサートに応答して、入力回路４１０の放電経路が遮断されるため、第１キャパシタＣ１は、第２抵抗Ｒ２を介して充電され、電圧ＶＣ１が時間とともに上昇する。電圧ＶＣ１の上昇とともに、オペアンプＯＡ１の非反転入力の電圧ＶＡも、ＶＡ＝ＶＣ１－Ｖｆの関係を保ちながら上昇する。ＶｆはダイオードＤ１の順方向電圧である。ＶＡ＜ＶＴＨであるから、オペアンプＯＡ１の出力の電圧ＶＢはロー（０Ｖ）である。
【0034】
時刻ｔ１に、入力信号ＩＮがネゲートされると、入力回路４１０によって第１キャパシタＣ１が放電されるため、電圧ＶＣ１は０Ｖにリセットされる。ダイオードＤ１の整流作用によって、オペアンプＯＡ１の非反転入力の電荷は、第１キャパシタＣ１側には放電されない。ただし、オペアンプＯＡ１の出力電圧ＶＢは０Ｖであるから、オペアンプＯＡ１の非反転入力の電荷は、第１抵抗Ｒ１を介して、オペアンプＯＡ１の出力に向かって放電され、電圧ＶＡも０Ｖに戻る。
【0035】
時刻ｔ２に、入力信号ＩＮが再びアサートされると、入力回路４１０による放電が停止し、第１キャパシタＣ１の電圧ＶＣ１が時間とともに上昇する。電圧ＶＣ１の上昇とともに、オペアンプＯＡ１の非反転入力の電圧ＶＡも、ＶＡ＝ＶＣ１－Ｖｆの関係を保ちながら上昇する。
【0036】
時刻ｔ３に、入力信号ＩＮのアサートが、所定のラッチ時間τ持続すると、ＶＡ＞ＶＴＨとなり、オペアンプＯＡ１の出力の電圧ＶＢがハイ（Ｖｃｃ）となる。オペアンプＯＡ１の出力の電圧ＶＢがハイ（Ｖｃｃ）となると、出力回路４２０は、出力ノードＯＵＴの信号をアサート状態とする。
【0037】
時刻ｔ４に、入力信号ＩＮがネゲートされると、入力回路４１０によって第１キャパシタＣ１が放電されるため、電圧ＶＣ１は０Ｖにリセットされる。ただし、ダイオードＤ１の整流作用によって、電圧ＶＣ１は電圧ＶＡには影響を与えない。したがって、オペアンプＯＡ１の非反転入力の電圧ＶＡは、第１抵抗Ｒ１を介して、オペアンプＯＡ１のハイ電圧出力にプルアップされることとなり、ＶＡ＝ＶＢ＝Ｖｃｃとなる。つまり、一旦、オペアンプＯＡ１の出力の電圧ＶＢがハイ（Ｖｃｃ）となると、オペアンプＯＡ１の出力は入力ノードＩＮの影響を受けず、ラッチ状態となる。
【0038】
以上がラッチ回路４００の動作である。このラッチ回路４００によれば、ラッチ時間τを、第１キャパシタＣ１の容量、第２抵抗Ｒ２の抵抗値および基準電圧ＶＴＨの３つをパラメータとして正確に決定することができる。
【0039】
トランジスタのゲートソース間（ベースエミッタ間）のしきい値電圧を利用したラッチ回路では、ラッチ時間τが、トランジスタの素子ばらつきの影響や、温度変動の影響を受けやすい。これに対して、実施形態に係るラッチ回路４００では、ラッチ時間τは温度の影響を受けにくく、またトランジスタのしきい値電圧の変動やばらつきの影響も受けにくいため、ラッチ時間τのばらつきや変動を抑制できる。
【0040】
本開示は、図１のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本開示の範囲を狭めるためではなく、本開示や本発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
【0041】
（実施例１）
図３は、実施例１に係るラッチ回路４００Ａの回路図である。本実施例において、入力信号ＩＮは、アサートがロー、ネゲートがオープン状態に割り当てられている。
図３は、実施例１に係るラッチ回路４００Ａの回路図である。本実施例において、入力信号ＩＮは、アサートがロー、ネゲートがオープン状態に割り当てられている。
【0042】
入力回路４１０Ａは、第３抵抗Ｒ３、第１トランジスタＱ１、第２キャパシタＣ２、第４抵抗Ｒ４、第５抵抗Ｒ５を含む。第３抵抗Ｒ３および第１トランジスタＱ１は、第１キャパシタＣ１の第２端と接地の間に直列に接続される。
【0043】
第２キャパシタＣ２は、第１端が接地される。第２キャパシタＣ２の第２端は、第１トランジスタＱ１の制御電極（ベース）と接続される。第４抵抗Ｒ４は、電源ラインと第２キャパシタＣ２の第２端の間に接続される。第５抵抗Ｒ５は、入力ノードＩＮと第２キャパシタＣ２の第２端の間に接続される。
【0044】
本実施例において、出力信号ＯＵＴは、アサートがロー、ネゲートがハイに割り当てられる。出力回路４２０Ａは、第３キャパシタＣ３、第６抵抗Ｒ６、第２トランジスタＱ２、第７抵抗Ｒ７、第８抵抗Ｒ８を含む。
【0045】
第３キャパシタＣ３は、オペアンプＯＡ１の出力と接地の間に接続される。第６抵抗Ｒ６は、電源ラインとオペアンプＯＡ１の出力の間に接続される。第２トランジスタＱ２は、一端（エミッタ）が接地され、他端（コレクタ）が出力ノードＯＵＴと接続され、制御電極（ベース）がオペアンプＯＡ１の出力と接続される。第７抵抗Ｒ７は、電源ラインと出力ノードＯＵＴの間に接続され、第８抵抗Ｒ８は、出力ノードＯＵＴと接地の間に接続される。
【0046】
抵抗Ｒ１１、Ｒ１２は、電源電圧Ｖｃｃを分圧し、しきい値電圧ＶＴＨを生成する。
【0047】
以上がラッチ回路４００Ａの構成である。
【0048】
（実施例２）
図４は、実施例２に係るラッチ回路４００Ｂの回路図である。本実施例において、入力信号ＩＮは、実施例１と同様に、アサートがロー、ネゲートがオープン状態に割り当てられている。したがって入力回路４１０Ｂの構成は、図３の入力回路４１０Ａと同様である。
図４は、実施例２に係るラッチ回路４００Ｂの回路図である。本実施例において、入力信号ＩＮは、実施例１と同様に、アサートがロー、ネゲートがオープン状態に割り当てられている。したがって入力回路４１０Ｂの構成は、図３の入力回路４１０Ａと同様である。
【0049】
本実施例では、出力信号ＯＵＴのアサート、ネゲートの割り当てが実施例１と異なっており、出力信号ＯＵＴは、アサートがハイ、ネゲートがローである。出力回路４２０Ｂは、第３キャパシタＣ３および第６抵抗Ｒ６を含む。第３キャパシタＣ３は、オペアンプＯＡ１の出力と接地の間に接続される。第６抵抗Ｒ６は、電源ラインとオペアンプＯＡ１の出力の間に接続される。
【0050】
（実施例３）
図５は、実施例３に係るラッチ回路４００Ｃの回路図である。本実施例において、入力信号ＩＮは、アサートがオープン状態、ネゲートがローである。入力回路４１０Ｃは、第３抵抗Ｒ３を含む。第３抵抗Ｒ３は、入力ノードＩＮと第１キャパシタＣ１の第２端の間に接続される。
図５は、実施例３に係るラッチ回路４００Ｃの回路図である。本実施例において、入力信号ＩＮは、アサートがオープン状態、ネゲートがローである。入力回路４１０Ｃは、第３抵抗Ｒ３を含む。第３抵抗Ｒ３は、入力ノードＩＮと第１キャパシタＣ１の第２端の間に接続される。
【0051】
出力信号ＯＵＴは、実施例１と同様に、アサートがロー、ネゲートがハイに割り当てられ、出力回路４２０Ｃは、図３の出力回路４２０Ａと同じ構成を有する。
【0052】
（実施例４）
図６は、実施例４に係るラッチ回路４００Ｄの回路図である。本実施例において、入力信号ＩＮは、実施例３と同様に、アサートがオープン状態、ネゲートがローであり、入力回路４１０Ｄは、図５の入力回路４１０Ｃと同じ構成を有する。
図６は、実施例４に係るラッチ回路４００Ｄの回路図である。本実施例において、入力信号ＩＮは、実施例３と同様に、アサートがオープン状態、ネゲートがローであり、入力回路４１０Ｄは、図５の入力回路４１０Ｃと同じ構成を有する。
【0053】
出力信号ＯＵＴは、実施例２と同様に、アサートがハイ、ネゲートがローであり、出力回路４２０Ｄは、図４の出力回路４２０Ｂと同じ構成を有する。
【0054】
（変形例）
ラッチ回路４００は、多入力とすることができる。この場合、ラッチ回路４００は、複数の入力信号ＩＮのすべてがネゲートの状態において、第１キャパシタＣ１から接地への放電経路を形成し、複数の入力信号ＩＮの少なくともひとつがアサートされるときに、放電経路を遮断するように構成される。
ラッチ回路４００は、多入力とすることができる。この場合、ラッチ回路４００は、複数の入力信号ＩＮのすべてがネゲートの状態において、第１キャパシタＣ１から接地への放電経路を形成し、複数の入力信号ＩＮの少なくともひとつがアサートされるときに、放電経路を遮断するように構成される。
【0055】
たとえば図３の入力回路４１０Ａや図４の入力回路４１０Ｂの場合、第５抵抗Ｒ５を、入力信号の個数だけ増やせばよい。同様に、図５の入力回路４１０Ｃや図６の入力回路４１０Ｄの場合、第３抵抗Ｒ３を、入力信号の個数だけ増やせばよい。
【0056】
実施形態では、充電経路４３０を第２抵抗Ｒ２で構成してが本開示はそれに限定されず、トランジスタや電流源で構成してもよい。
【0057】
またバイポーラトランジスタはＭＯＳトランジスタと置き換えることができ、ベースをゲート、ソースをエミッタ、コレクタをドレインと読み替えればよい。
【0058】
続いてラッチ回路４００の用途を説明する。
【0059】
（用途）
図７は、車両用灯具１００のブロック図である。車両用灯具１００は、ロービームランプであり、発光ユニット１１０およびＬＥＤ駆動モジュール（ＬＤＭ）２００を備える。
図７は、車両用灯具１００のブロック図である。車両用灯具１００は、ロービームランプであり、発光ユニット１１０およびＬＥＤ駆動モジュール（ＬＤＭ）２００を備える。
【0060】
発光ユニット１１０は、ロービーム用の第１半導体発光素子１１２を含む。第１半導体発光素子１１２の出射光は、図示しない光学系を通過し、車両前方にロービームの配光を形成する。
【0061】
駆動モジュール２００の入力端子ＩＮは、ロービームスイッチＳＷ１を介してバッテリ２と接続される。ロービームの点灯時には、ロービームスイッチＳＷ１がオンとなり、入力端子ＩＮにバッテリ電圧ＶＢＡＴが供給される。駆動モジュール２００は、入力端子ＩＮに供給されるバッテリ電圧ＶＢＡＴを電源電圧として動作する。つまり、入力電圧ＩＮに対するバッテリ電圧ＶＢＡＴの供給が、車両用灯具１００に対するロービームの点灯指示である。
【0062】
第１点灯回路２１０は、ロービームの点灯指示に応答して動作を開始し、第１半導体発光素子１１２を点灯する。第１点灯回路２１０は、異常検出機能を備え、異常を検出すると、第１フォルト信号ＦＬＴ１をアサートする。
【0063】
第１フォルト信号ＦＬＴ１は、ラッチ回路２３０に入力される。ラッチ回路２３０は、第１フォルト信号ＦＬＴ１がアサートされると、停止信号ＳＴＯＰをアサートする。
【0064】
好ましくはラッチ回路２３０はタイマーラッチ回路であり、第１フォルト信号ＦＬＴ１のアサートが、所定の判定時間（ラッチ時間）にわたり持続すると、ラッチ信号ＬＡＴＣＨをアサートし、固定する。車両用灯具１００は、ラッチ信号ＬＡＴＣＨのアサートに応答して第１半導体発光素子１１２を消灯してもよい。あるいは車両用灯具１００は、ラッチ信号ＬＡＴＣＨのアサートを、車両側のＥＣＵに通知してもよい。
【0065】
ラッチ回路２３０として、上述のラッチ回路４００を好適に用いることができる。
【0066】
第１点灯回路２１０は、第１ＤＣ／ＤＣコンバータ２１２および第１コンバータコントローラ２１４を含む。第１ＤＣ／ＤＣコンバータ２１２は、第１コンバータコントローラ２１４から供給されるパルス変調信号ＳＰ１に応じてスイッチングし、第１半導体発光素子１１２に第１駆動電流ＩＤＲＶ１を供給する。たとえばパルス変調信号ＳＰ１は、パルス幅変調信号であってもよいし、パルス周波数変調信号であってもよい。
【0067】
第１ＤＣ／ＤＣコンバータ２１２は、降圧コンバータであってもよいし、昇降圧コンバータであってもよいし、昇圧コンバータであってもよい。第１ＤＣ／ＤＣコンバータ２１２の形式は、第１半導体発光素子１１２を構成するＬＥＤの直列接続の個数に応じて選択することができる。
【0068】
第１コンバータコントローラ２１４は、第１ＤＣ／ＤＣコンバータが生成する第１駆動電流ＩＤＲＶ１が、その目標量ＩＲＥＦ１に近づくようにパルス変調信号ＳＰ１を生成し、第１ＤＣ／ＤＣコンバータ２１２をフィードバック制御（定電流制御）する。
【0069】
また第１コンバータコントローラ２１４は、第１半導体発光素子１１２の異常を検出可能に構成される。異常の種類や検出方法は特に限定されないが、たとえば第１コンバータコントローラ２１４は、第１半導体発光素子１１２の両端間電圧を監視し、所定の範囲から逸脱すると、異常と判定してもよい。あるいは第１コンバータコントローラ２１４は、第１駆動電流ＩＤＲＶ１を監視し、目標量ＩＲＥＦ１に収束しない場合に、異常と判定してもよい。第１コンバータコントローラ２１４は、地絡や天絡を異常として検出してもよい。
【0070】
第１コンバータコントローラ２１４は、市販のＤＣ／ＤＣコンバータのコントローラＩＣ（Integrated Circuit）と、その周辺回路で構成することができる。
【0071】
たとえばコントローラＩＣが、異常検出機能と、異常検出を外部に通知するためのフォルトピンを有していてもよい。
【0072】
たとえばコントローラＩＣが、異常検出機能を有していない場合、コントローラＩＣの外部に、ディスクリート部品で、異常検出回路を構成すればよい。
【0073】
この構成によると、第１点灯回路２１０、第２点灯回路２２０のいずれかにおいて故障が検出されると、すべてのＬＥＤが消灯する。そのため、視覚テルテールが義務づけられる要件から外れるため、テルテールが不要となる。
【0074】
図８は、別の実施例に係る車両用灯具１００のブロック図である。発光ユニット１１０は、ロービーム用の第１半導体発光素子１１２と、ロービーム用の第２半導体発光素子１１４と、を含む。第１半導体発光素子１１２と第２半導体発光素子１１４の出射光は、図示しない光学系を通過し、車両前方にロービームの配光を形成する。たとえば第１半導体発光素子１１２の出射光は、ロービーム照射領域のうちの、上側部分に向けられ、第２半導体発光素子１１４の出射光はロービーム照射領域のうちの、下側部分に向けられる。
【0075】
第１点灯回路２１０は、ロービームの点灯指示に応答して動作を開始し、第１半導体発光素子１１２を点灯する。第１点灯回路２１０は、異常検出機能を備え、異常を検出すると、第１フォルト信号ＦＬＴ１をアサートする。
【0076】
第２点灯回路２２０は、ロービームの点灯指示に応答して動作を開始し、第２半導体発光素子１１４を点灯する。第２点灯回路２２０は、異常検出機能を備え、異常を検出すると、第２フォルト信号ＦＬＴ２をアサートする。
【0077】
第２点灯回路２２０は、第２ＤＣ／ＤＣコンバータ２２２および第２コンバータコントローラ２２４を含み、第１点灯回路２１０と同様に構成することができる。
【0078】
第１フォルト信号ＦＬＴ１および第２フォルト信号ＦＬＴ２は、ラッチ回路２３０に入力される。ラッチ回路２３０は、第１フォルト信号ＦＬＴ１と第２フォルト信号ＦＬＴ２の少なくとも一方がアサートされると、停止信号ＳＴＯＰをアサートする。
【0079】
好ましくはラッチ回路２３０はタイマーラッチ回路であり、第１フォルト信号ＦＬＴ１および第２フォルト信号ＦＬＴ２の少なくとも一方のアサートが、所定の判定時間にわたり持続すると、停止信号ＳＴＯＰをアサートし、停止信号ＳＴＯＰをアサート状態に固定する。
【0080】
停止信号ＳＴＯＰは、第１点灯回路２１０および第２点灯回路２２０に供給される。第１点灯回路２１０は、停止信号ＳＴＯＰのアサートに応答して、第１駆動電流ＩＤＲＶ１の生成を停止し、第１半導体発光素子１１２を消灯する。第２点灯回路２２０は、停止信号ＳＴＯＰのアサートに応答して、第２駆動電流ＩＤＲＶ２の生成を停止し、第２半導体発光素子１１４を消灯する。
【0081】
コントローラＩＣは、ＰＷＭ調光用のＰＷＭ端子を有しているものを使用してもよい。その場合、停止信号ＳＴＯＰのアサートに応答して、ＰＷＭ端子をローに固定するように周辺回路を構成すればよい。あるいはイネーブル端子を有しているコントローラＩＣを使用し、停止信号ＳＴＯＰのアサートに応答して、イネーブル端子をローに固定するように周辺回路を構成してもよい。
【0082】
図８の車両用灯具１００においても、ラッチ回路２３０を、上述のラッチ回路４００で構成することができる。
【0083】
図９は、図８の車両用灯具１００Ａのロービーム配光８００の一例を示す図である。ロービーム配光８００は、メインロービーム部分８０２と、付加ロービーム部分８０４を含む。メインロービーム部分８０２は、第１半導体発光素子１１２の出射光によって形成され、付加ロービーム部分８０４は、メインロービーム部分８０２の下側および側方を広く照射する補助的な配光であり、第２半導体発光素子１１４の出射光によって形成される。
【0084】
本開示に係る実施形態について、具体的な用語を用いて説明したが、この説明は、理解を助けるための例示に過ぎず、本開示あるいは請求の範囲を限定するものではない。本発明の範囲は、請求の範囲によって規定されるものであり、したがって、ここでは説明しない実施形態、実施例、変形例も、本発明の範囲に含まれる。
【符号の説明】
【0085】
２…バッテリ、ＳＷ１…ロービームスイッチ、１００…車両用灯具、１１０…発光ユニット、１１２…第１半導体発光素子、１１４…第２半導体発光素子、２００…駆動モジュール、２１０…第１点灯回路、２１２…第１ＤＣ／ＤＣコンバータ、２１４…第１コンバータコントローラ、２２０…第２点灯回路、２２２…第２ＤＣ／ＤＣコンバータ、２２４…第２コンバータコントローラ、２３０…ラッチ回路、ＦＬＴ１…第１フォルト信号、ＦＬＴ２…第２フォルト信号、ＳＴＯＰ…停止信号、４００…ラッチ回路、ＯＡ１…オペアンプ、Ｄ１…ダイオード、Ｃ１…第１キャパシタ、Ｃ２…第２キャパシタ、Ｃ３…第３キャパシタ、Ｑ１…第１トランジスタ、Ｑ２…第２トランジスタ、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、Ｒ４…第４抵抗、Ｒ５…第５抵抗、Ｒ６…第６抵抗、Ｒ７…第７抵抗、Ｒ８…第８抵抗、４１０…入力回路、４２０…出力回路、４３０…充電経路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】