知財求人 - 知財ポータルサイト「IP Force」
▶ 日産自動車株式会社の特許一覧 ▶ ルノー エス．ア．エス．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024008582
(43)【公開日】2024-01-19
(54)【発明の名称】共振型電力変換装置
(51)【国際特許分類】
H02M 7/48 20070101AFI20240112BHJP
H02M 3/155 20060101ALI20240112BHJP
H02M 3/28 20060101ALI20240112BHJP
H03K 17/13 20060101ALI20240112BHJP
H03K 17/695 20060101ALI20240112BHJP
【ＦＩ】
H02M7/48 P
H02M3/155 Q
H02M3/28 Q
H03K17/13
H03K17/695
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2022110569
(22)【出願日】2022-07-08
(71)【出願人】
【識別番号】000003997
【氏名又は名称】日産自動車株式会社
(71)【出願人】
【識別番号】507308902
【氏名又は名称】ルノー エス．ア．エス．
【氏名又は名称原語表記】ＲＥＮＡＵＬＴ Ｓ．Ａ．Ｓ．
【住所又は居所原語表記】１２２－１２２ ｂｉｓ， ａｖｅｎｕｅ ｄｕ Ｇｅｎｅｒａｌ Ｌｅｃｌｅｒｃ， ９２１００ Ｂｏｕｌｏｇｎｅ－Ｂｉｌｌａｎｃｏｕｒｔ， Ｆｒａｎｃｅ
(74)【代理人】
【識別番号】100083806
【弁理士】
【氏名又は名称】三好 秀和
(74)【代理人】
【識別番号】100101247
【弁理士】
【氏名又は名称】高橋 俊一
(74)【代理人】
【識別番号】100095500
【弁理士】
【氏名又は名称】伊藤 正和
(74)【代理人】
【識別番号】100098327
【弁理士】
【氏名又は名称】高松 俊雄
(72)【発明者】
【氏名】甲斐 敏祐
(72)【発明者】
【氏名】山上 滋春
【テーマコード（参考）】
5H730
5H770
5J055
【Ｆターム（参考）】
5H730AA14
5H730AA15
5H730BB11
5H730BB21
5H730BB61
5H730EE04
5H730EE08
5H770AA02
5H770DA01
5H770DA18
5H770EA23
5H770JA11X
5H770JA13X
5J055AX25
5J055AX55
5J055BX16
5J055CX07
5J055CX13
5J055CX19
5J055DX13
5J055EY05
5J055EY07
5J055EY10
5J055EY12
5J055EY21
5J055GX01
(57)【要約】
【課題】スイッチング素子にかかる電圧を抑制でき、負荷が変動した時でもＺＶＳを達成できる共振型電力変換装置。
【解決手段】共振型電力変換装置は、スイッチング素子Ｑ０と、スイッチング素子Ｑ０に並列に接続された入力キャパシタＣ０と、入力側がスイッチング素子Ｑ０に並列に接続されたＥ級インバータ回路１３とを備える。Ｅ級インバータ回路１３は、一端がスイッチング素子Ｑ０の一端に接続された第１共振回路１１と、スイッチング素子Ｑ０に並列に接続された第２共振回路１２とを備える。第２共振回路１２の共振周波数は、スイッチング周波数ｆｓの２倍の周波数に設定されている。第２共振回路１２の特性インピーダンスＺ２の絶対値は、出力端子Ｔｏに接続される負荷部３０のインピーダンスの最大値の絶対値よりも大きい値に設定されている。
【選択図】図１
【解決手段】共振型電力変換装置は、スイッチング素子Ｑ０と、スイッチング素子Ｑ０に並列に接続された入力キャパシタＣ０と、入力側がスイッチング素子Ｑ０に並列に接続されたＥ級インバータ回路１３とを備える。Ｅ級インバータ回路１３は、一端がスイッチング素子Ｑ０の一端に接続された第１共振回路１１と、スイッチング素子Ｑ０に並列に接続された第２共振回路１２とを備える。第２共振回路１２の共振周波数は、スイッチング周波数ｆｓの２倍の周波数に設定されている。第２共振回路１２の特性インピーダンスＺ２の絶対値は、出力端子Ｔｏに接続される負荷部３０のインピーダンスの最大値の絶対値よりも大きい値に設定されている。
【選択図】図１
【特許請求の範囲】
【請求項1】
直流入力電源を接続可能な正負一対の入力端子と、
一端が前記正負一対の入力端子の少なくともいずれか一方に接続された入力インダクタと、
前記入力インダクタを介して前記正負一対の入力端子に並列に接続され、所定のスイッチング周波数でスイッチ可能なスイッチング素子と、
前記スイッチング素子に並列に接続された入力キャパシタと、
一端が前記スイッチング素子の一端に接続された第１共振回路と、前記スイッチング素子に並列に接続された第２共振回路とを備えたＥ級インバータ回路と、
前記第１共振回路の他端と、前記スイッチング素子の他端とにそれぞれ接続される一対の出力端子と
を備え、
前記第１共振回路の共振周波数は、前記スイッチング周波数に応じた周波数に設定され、
前記第２共振回路の共振周波数は、前記スイッチング周波数の２倍の周波数に設定され、
前記第２共振回路の特性インピーダンスの絶対値は、前記出力端子に接続される負荷のインピーダンスの最大値の絶対値よりも大きい値に設定される
共振型電力変換装置。
一端が前記正負一対の入力端子の少なくともいずれか一方に接続された入力インダクタと、
前記入力インダクタを介して前記正負一対の入力端子に並列に接続され、所定のスイッチング周波数でスイッチ可能なスイッチング素子と、
前記スイッチング素子に並列に接続された入力キャパシタと、
一端が前記スイッチング素子の一端に接続された第１共振回路と、前記スイッチング素子に並列に接続された第２共振回路とを備えたＥ級インバータ回路と、
前記第１共振回路の他端と、前記スイッチング素子の他端とにそれぞれ接続される一対の出力端子と
を備え、
前記第１共振回路の共振周波数は、前記スイッチング周波数に応じた周波数に設定され、
前記第２共振回路の共振周波数は、前記スイッチング周波数の２倍の周波数に設定され、
前記第２共振回路の特性インピーダンスの絶対値は、前記出力端子に接続される負荷のインピーダンスの最大値の絶対値よりも大きい値に設定される
共振型電力変換装置。
【請求項2】
前記第１共振回路は、第１共振インダクタと第１共振キャパシタが直列に接続された直列共振回路である
請求項１に記載の共振型電力変換装置。
請求項１に記載の共振型電力変換装置。
【請求項3】
前記第２共振回路は、第２共振インダクタと第２共振キャパシタが直列に接続された直列共振回路である
請求項１に記載の共振型電力変換装置。
請求項１に記載の共振型電力変換装置。
【請求項4】
前記負荷は、前記出力端子に接続される整流回路を備え、
前記入力インダクタと、前記スイッチング素子と、前記Ｅ級インバータ回路と、前記整流回路とにより、ＤＣ／ＤＣコンバータが構成されている
請求項１に記載の共振型電力変換装置。
前記入力インダクタと、前記スイッチング素子と、前記Ｅ級インバータ回路と、前記整流回路とにより、ＤＣ／ＤＣコンバータが構成されている
請求項１に記載の共振型電力変換装置。
【請求項5】
前記Ｅ級インバータ回路は、前記第１共振回路と前記第２共振回路の間を絶縁する絶縁部を更に備える
請求項１に記載の共振型電力変換装置。
請求項１に記載の共振型電力変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、共振型電力変換装置に関する。
【背景技術】
【0002】
Ｅ級インバータ回路を用いたＤＣ／ＤＣコンバータ回路のような共振型電力変換装置では、一般に、スイッチング素子の両端に印加される電圧のピーク値が電圧共振によって直流入力電圧の約３．７倍まで上昇する。そのために、このような共振型電力変換装置では、直流入力電圧の値に比べて、高耐圧で、それ故に高オン抵抗のスイッチング素子を使用する必要性が生じ、そのことがコストアップや、変換効率の低下等の要因となっていた。
【0003】
引用文献１では、上述のような課題があると定義し、直流入力端子間にスイッチング素子と共に直列に接続された第２共振回路を付与し、第２共振回路のインピーダンスの周波数特性が２つの共振周波数を有し、２つの共振周波数のうちの低域の第１共振周波数がスイッチング素子のスイッチング周波数より高く、２つの共振周波数のうちの高域の第２共振周波数がスイッチング周波数の略２倍であり、第２共振回路のインピーダンスが、第１共振周波数で極大となり、第２共振周波数で極小となる構成とすることにより、スイッチング素子の両端電圧を直流入力電圧の約２倍まで抑えることのできる電力変換装置が開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許６７８７０７１号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献１のように構成された電力変換装置では、出力側に接続される負荷が定格の場合には、スイッチング素子の両端電圧を直流入力電圧の約２倍まで抑えることができるとともに、スイッチング素子のゼロ電圧スイッチング（ＺＶＳ）を達成することができる。しかしながら、発明者の解析によると、このような電力変換装置では、負荷が変動した時には、スイッチング素子のゼロ電圧スイッチングを達成することができないために、スイッチング損失が悪化し、変換効率が低下することが分った。
【0006】
本発明は、上記課題に鑑みて成されたものであり、その目的は、スイッチング素子の両端電圧の上昇を抑制することができるとともに、負荷が変動した時でもゼロ電圧スイッチングを達成でき、変換効率が低下しない電力変換装置を提供することである。
【課題を解決するための手段】
【0007】
本発明の一態様に係わる共振型電力変換装置は、直流入力電源を接続可能な正負一対の入力端子と、一端が入力端子の少なくともいずれか一方に接続された入力インダクタと、入力インダクタを介して正負一対の入力端子に並列に接続され、所定のスイッチング周波数でスイッチ可能なスイッチング素子と、スイッチング素子に並列に接続された入力キャパシタと、入力側がスイッチング素子に並列に接続されたＥ級インバータ回路とを備える。Ｅ級インバータ回路は、一端がスイッチング素子の一端に接続された第１共振回路と、スイッチング素子に並列に接続された第２共振回路とを備える。第１共振回路の他端と、スイッチング素子の他端とが、それぞれ一対の出力端子に接続されている。第１共振回路の共振周波数は、スイッチング周波数に応じた周波数に設定されている。第２共振回路の共振周波数は、スイッチング周波数の２倍の周波数に設定されている。第２共振回路の特性インピーダンスの絶対値は、出力端子に接続される負荷のインピーダンスの最大値の絶対値よりも大きい値に設定されている。
【発明の効果】
【0008】
本発明によれば、スイッチング素子の両端電圧を抑制することができるとともに、負荷が変動した時でもゼロ電圧スイッチングを達成でき、変換効率が低下しない共振型電力変換装置を提供することができる。
【図面の簡単な説明】
【0009】
【図4】図４は、第１実施形態に係る共振型電力変換装置において、共振型電力変換装置のスイッチング素子のゲート信号を所定のスイッチング周波数でオン・オフさせたときに、スイッチング素子の両端に印加されるデバイス電圧の波形を示す図である。
【図7】図７は、第１実施形態において、第２共振回路に設定した負荷部のインピーダンスの最大値が実際の負荷部のインピーダンスよりも大きい場合に、スイッチング素子を所定のスイッチング周波数のゲート信号でオン・オフさせたときに、スイッチング素子に流れるデバイス電流とスイッチング素子の両端に印加されるデバイス電圧の関係を示す図である。
【発明を実施するための形態】
【0010】
以下、本発明のいくつかの実施形態に係る共振型電力変換装置を、図面を参照しながら詳細に説明する。各実施形態に係る共振型電力変換装置の図中の同一または相当部分には、同一符号を付してその説明を省略する。
【0011】
（第１実施形態）
図１を参照して、第１実施形態に係る共振型電力変換装置１０の構成を説明する。共振型電力変換装置１０は、正負一対の入力端子Ｔｉと、入力インダクタＬ０と、スイッチング素子Ｑ０と、入力キャパシタＣ０と、Ｅ級インバータ回路１３と、一対の出力端子Ｔｏとを備える。正負一対の入力端子Ｔｉには、直流入力電源２０から直流電圧Ｖｉが供給される。正側の入力端子Ｔｉには、入力インダクタＬ０一端が接続される。スイッチング素子Ｑ０が、入力インダクタＬ０の他端と負側の入力端子Ｔｉとの間に接続されている。スイッチング素子Ｑ０には、入力キャパシタＣ０が並列に接続されている。スイッチング素子Ｑ０と入力キャパシタＣ０には、Ｅ級インバータ回路１３の入力側が並列に接続されている。Ｅ級インバータ回路１３は、第１共振回路１１と第２共振回路１２とを備える。第１共振回路１１の一端は、スイッチング素子Ｑ０の正側に接続される。第２共振回路１２は、スイッチング素子Ｑ０と入力キャパシタＣ０に並列に接続されている。一対の出力端子Ｔｏが、第１共振回路１１の他端と、スイッチング素子Ｑ０の負側とにそれぞれ接続されている。一対の出力端子Ｔｏには、負荷部３０が接続される。共振型電力変換装置１０は、出力端子Ｔｏに交流電圧を出力する。
図１を参照して、第１実施形態に係る共振型電力変換装置１０の構成を説明する。共振型電力変換装置１０は、正負一対の入力端子Ｔｉと、入力インダクタＬ０と、スイッチング素子Ｑ０と、入力キャパシタＣ０と、Ｅ級インバータ回路１３と、一対の出力端子Ｔｏとを備える。正負一対の入力端子Ｔｉには、直流入力電源２０から直流電圧Ｖｉが供給される。正側の入力端子Ｔｉには、入力インダクタＬ０一端が接続される。スイッチング素子Ｑ０が、入力インダクタＬ０の他端と負側の入力端子Ｔｉとの間に接続されている。スイッチング素子Ｑ０には、入力キャパシタＣ０が並列に接続されている。スイッチング素子Ｑ０と入力キャパシタＣ０には、Ｅ級インバータ回路１３の入力側が並列に接続されている。Ｅ級インバータ回路１３は、第１共振回路１１と第２共振回路１２とを備える。第１共振回路１１の一端は、スイッチング素子Ｑ０の正側に接続される。第２共振回路１２は、スイッチング素子Ｑ０と入力キャパシタＣ０に並列に接続されている。一対の出力端子Ｔｏが、第１共振回路１１の他端と、スイッチング素子Ｑ０の負側とにそれぞれ接続されている。一対の出力端子Ｔｏには、負荷部３０が接続される。共振型電力変換装置１０は、出力端子Ｔｏに交流電圧を出力する。
【0012】
なお、入力インダクタＬ０の一端が負側の入力端子Ｔｉに接続され、スイッチング素子Ｑ０が正側の入力端子と入力インダクタＬ０の他端との間に接続されていてもよく、入力インダクタＬ０を２つ設け、入力インダクタＬ０の一端が正側及び負側の入力端子Ｔｉにそれぞれ接続され、スイッチング素子Ｑ０が２つの入力インダクタＬ０の他端の間に接続されてもよい。また、第１共振回路１１の一端は、スイッチング素子Ｑ０の負側に接続されていてもよく、この場合、一対の出力端子Ｔｏは、スイッチング素子Ｑ０の正側と第１共振回路１１の他端とにそれぞれ接続されている。
【0013】
スイッチング素子Ｑ０には、本実施形態では、Ｎチャネル型ＭＯＳＦＥＴを用いた例として説明されるが、それ以外の半導体スイッチング素子により構成されていてもよい。
【0014】
スイッチング素子Ｑ０は、所定のスイッチング周波数ｆｓの矩形波パルス状のゲート信号Ｖｇｓをゲートに印加することにより、オンとオフがスイッチされるように制御される。
【0015】
第１共振回路１１の共振周波数ｆ１は、スイッチング周波数ｆｓに応じた周波数に設定される。換言すると、第１共振回路１１の共振周波数ｆ１は、スイッチング周波数ｆｓまたはその近傍の周波数に設定される。
【0016】
第１共振回路１１は、例えば、図１に示すように、第１共振インダクタＬ１と第１共振キャパシタＣ１が直列に接続された直列共振回路により構成されている。この場合、第１共振インダクタＬ１のインダクタンスＬ１と第１共振キャパシタＣ１のキャパシタンスＣ１による共振周波数ｆ１は、式１のようにスイッチング周波数ｆｓに略等しい値に設定される。
…（式１）
【数1】
【0017】
なお、第１共振回路１１は、図１のような形態に限定されず、共振周波数ｆ１がスイッチング周波数ｆｓの近傍となるように構成されていればよい。
【0018】
第２共振回路１２の共振周波数は、スイッチング周波数ｆｓの２倍の周波数２ｆｓに設定されている。また、第２共振回路１２の特性インピーダンスＺ２は、出力端子Ｔｏに接続される負荷部３０のインピーダンスＺＬの絶対値｜ＺＬ｜よりも大きい値に設定されている。
【0019】
第２共振回路１２は、例えば、図２に示すように、第２共振インダクタＬ２と第２共振キャパシタＣ２が直列に接続された直列共振回路により構成される。この場合、第２共振インダクタＬ２のインダクタンスＬ２と第２共振キャパシタＣ２のキャパシタンスＣ２による共振周波数ｆ２は、式２のように、スイッチング周波数ｆｓに対して２倍の周波数２ｆｓに設定されている。
…（式２）
【数2】
【0020】
なお、第２共振回路１２は、図２のような形態に限定されず、共振周波数がスイッチング周波数ｆｓの２倍の周波数２ｆｓに略等しい値となるように構成されていればよい。
第２共振回路１２が、図２に示すように構成されている場合、式３のように、第２共振回路１２の特性インピーダンスＺ２は、負荷部３０のインピーダンスＺＬの絶対値｜ＺＬ｜よりも大きい値に設定されている。
…（式３）
第２共振回路１２が、図２に示すように構成されている場合、式３のように、第２共振回路１２の特性インピーダンスＺ２は、負荷部３０のインピーダンスＺＬの絶対値｜ＺＬ｜よりも大きい値に設定されている。
【数3】
【0021】
図１または図２のように構成された共振型電力変換装置１０において、スイッチング素子Ｑ０がオフ（オープン）の時に、負荷部３０から直流入力電源２０側を見た時のインピーダンスＺの絶対値｜Ｚ｜の周波数特性を図３に示す。
【0022】
式２と式３の条件を満たすことにより、図３に示すように、共振型電力変換装置１０のインピーダンスＺの絶対値｜Ｚ｜の周波数特性に関して、スイッチング周波数ｆｓの時のインピーダンスの絶対値｜Ｚ（ｆｓ）｜、スイッチング周波数ｆｓの３次高調波３ｆｓの時のインピーダンスの絶対値｜Ｚ（３ｆｓ）｜、スイッチング周波数ｆｓの２次高調波２ｆｓの時のインピーダンスの絶対値｜Ｚ（２ｆｓ）｜の順で大きさが小さくなっていく、すなわち、式４のような関係となっている。
…（式４）
【数4】
【0023】
図４は、共振型電力変換装置１０のスイッチング素子Ｑ０を所定のスイッチング周波数ｆｓのゲート信号Ｖｇｓでオン・オフさせたときに、スイッチング素子Ｑ０の両端に印加されるデバイス電圧Ｖｄｓの波形を示す図であり、横軸が時間ｔとなっている。ここで、デバイス電圧Ｖｄｓとは、スイッチング素子Ｑ０のドレイン・ソース間電圧のことである。デバイス電圧Ｖｄｓの波形において、実線が負荷部３０の負荷の大きさが定格の時の波形、鎖線が負荷部３０の負荷の大きさが定格よりも大きいが式３の条件を満たしている時の波形である。このように、スイッチング素子Ｑ０のゲート信号Ｖｇｓが時刻ｔ１１でオフされることにより、スイッチング素子Ｑ０の両端にデバイス電圧Ｖｄｓが発生する。そして、ゲート信号Ｖｇｓがオフの期間に、負荷部３０の負荷の大きさが定格の時（実線）と定格よりも大きいとき（鎖線）のいずれもデバイス電圧Ｖｄｓがゼロとなった状態で、時刻ｔ１２でスイッチング素子Ｑ０のゲート信号Ｖｇｓがオンとされるゼロ電圧スイッチングが達成されている。換言すると、式４のような関係を満たすことにより、デバイス電圧Ｖｄｓの２次高調波２ｆｓ成分が減衰してデバイス電圧Ｖｄｓの大きさが抑制されとともに、負荷が式３の範囲内で変動した場合でも、デバイス電圧Ｖｄｓに３次高調波３ｆｓ成分が発生することを抑制することができるので、ゼロ電圧スイッチングを達成させることができる。
【0024】
比較のために、図５に、特許文献１のような回路構成の比較例の電力変換装置において、スイッチング素子がオフの時に、負荷部から直流入力電源側を見た時のインピーダンスＺの絶対値｜Ｚ｜の周波数特性を示す。また、図６に、比較例の電力変換装置において、スイッチング素子をスイッチング周波数ｆｓのゲート信号Ｖｇｓでオン・オフさせたときに、スイッチング素子の両端に印加されるデバイス電圧Ｖｄｓの波形を示す。図６のデバイス電圧Ｖｄｓの波形において、実線が負荷が定格の時、鎖線が負荷が定格よりも高負荷の時、一点鎖線が負荷が鎖線の時よりもさらに高負荷の時となっている。なお、図５，６共に発明者による解析結果に基づくものである。
【0025】
【0026】
式５のようなインピーダンスＺの絶対値｜Ｚ｜の周波数特性の場合、負荷が定格の時では、図６の実線で表す波形のように、スイッチング素子のゲート信号Ｖｇｓが時刻ｔ２１でオフされることにより、スイッチング素子の両端にデバイス電圧Ｖｄｓが発生する。そして、ゲート信号Ｖｇｓがオフの期間に、デバイス電圧Ｖｄｓに２次高調波２ｆｓ成分が減衰して、デバイス電圧Ｖｄｓの大きさが抑制されとともに、デバイス電圧Ｖｄｓがゼロとなった状態で、時刻ｔ２２でスイッチング素子Ｑ０がオンとされるゼロ電圧スイッチングが達成されている。
【0027】
負荷が定格よりも高負荷になると、図６の破線や一点鎖線で示す波形のように、スイッチング素子のゲート信号Ｖｇｓが時刻ｔ２１でオフされることにより、スイッチング素子の両端にデバイス電圧Ｖｄｓが発生する。この時、デバイス電圧Ｖｄｓの２次高調波２ｆｓ成分が減衰して、デバイス電圧Ｖｄｓの大きさが抑制されているが、デバイス電圧Ｖｄｓに３次高調波３ｆｓ成分が発生することにより、デバイス電圧Ｖｄｓが０Ｖになる前に時刻ｔ２２でゲート信号Ｖｇｓがオンとなってしまう。このように、ゼロ電圧スイッチングを達成することができなくなってしまうために、スイッチング損失が悪化し、変換効率の低下の一因となっている。
【0028】
これに対して、第１実施形態では、図１や図２のような回路構成の共振型電力変換装置１０において、第２共振回路１２を式２と式３の条件を満たすように設計することにより、式４のようなインピーダンスＺの絶対値｜Ｚ｜の周波数特性を実現する。このことにより、負荷部３０のインピーダンスの絶対値｜ＺＬ｜が式３で設定した最大値｜ＺＬ_Max｜よりも小さい範囲内では、スイッチング素子Ｑ０のデバイス電圧Ｖｄｓを抑制することができるとともに、負荷部３０のインピーダンスＺＬが変動した時でもゼロ電圧スイッチングを達成することができる。
【0029】
図７は、式３により設定した負荷部３０のインピーダンスの最大値｜ＺＬ_Max｜が実際の負荷部３０のインピーダンス｜ＺＬ｜よりも大きいときに、スイッチング素子Ｑ０に流れるデバイス電流Ｉｄとスイッチング素子Ｑ０の両端に印加されるデバイス電圧Ｖｄｓの関係を示す図であり、横軸が時間ｔとなっている。ここで、実線が負荷が定格の時、鎖線が負荷が定格よりも高負荷の時、一点鎖線が負荷が鎖線の時よりも更に高負荷の時となっている。図７では、時刻ｔ３１でゲート信号Ｖｇｓがオフとなることにより、デバイス電流（ドレイン電流）Ｉｄが０になるとともに、デバイス電圧Ｖｄｓが発生する。そして、時刻ｔ３２で、デバイス電圧Ｖｄｓが０になっている状態で、ゲート信号Ｖｇｓがオンとなるゼロ電圧スイッチングを達成することができており、デバイス電流Ｉｄも過電流となっていない。このように、｜ＺＬ_Max｜＞｜ＺＬ｜の範囲では、負荷部３０のインピーダンスＺＬが変動しても常にゼロ電圧スイッチングを達成することができる。
【0030】
図８は、式３により設定した負荷部３０のインピーダンスの最大値｜ＺＬ_Max｜が実際の負荷部３０のインピーダンス｜ＺＬ｜よりも小さいときに、スイッチング素子Ｑ０に流れるデバイス電流Ｉｄとスイッチング素子Ｑ０の両端に印加されるデバイス電圧Ｖｄｓの関係を示す図であり、横軸が時間ｔとなっている。図８では、時刻ｔ４１でゲート信号Ｖｇｓがオフとなることにより、デバイス電流（ドレイン電流）Ｉｄが０になるとともに、デバイス電圧Ｖｄｓが発生する。そして、時刻ｔ４２で、デバイス電圧Ｖｄｓが０になっていない状態でゲート信号Ｖｇｓがオンとなってしまっており、ゼロ電圧スイッチングを達成することができず、デバイス電流Ｉｄもパルス状の過電流が発生してしまう。このように、｜ＺＬ_Max｜＜｜ＺＬ｜の範囲では、ゼロ電圧スイッチングを達成することができず、スイッチング素子Ｑ０をオンしたときに、スイッチング素子Ｑ０にパルス電流が多く流れ、スイッチング損失が大きくなり、効率が低下する。
【0031】
次に、第２共振回路１２の第２共振インダクタＬ２のインダクタンスＬ２と第２共振キャパシタＣ２のキャパシタンスＣ２の選び方を説明する。
【0032】
第２共振回路１２の共振周波数ｆ２が、式２のようにスイッチング周波数ｆｓの２倍となるようなインダクタンスＬ２とキャパシタンスＣ２の組み合わせは無限に決まる。しかし、これと同時に、式３のように、第２共振回路１２の特性インピーダンスＺ２が、負荷部３０のインピーダンスの最大値｜ＺＬ_Max｜よりも大きくなるインダクタンスＬ２とキャパシタンスＣ２の組み合わせの選び方は限られたものとなる。このうち、インダクタンスＬ２が最小となるようなインダクタンスＬ２とキャパシタンスＣ２の組み合わせが第２共振回路１２における第２共振インダクタＬ２によるコイル損失が最小となるので、このような条件となるインダクタンスＬ２とキャパシタンスＣ２の組み合わせを選定すればよい。
【0033】
第１実施形態に係る共振型電力変換装置１０によれば、スイッチング素子Ｑ０の両端にかかるデバイス電圧Ｖｄｓの上昇を抑制することができるとともに、負荷部３０が変動した時でもゼロ電圧スイッチングを達成でき、変換効率が低下しない共振型電力変換装置１０を提供することができる。
【0034】
（第２実施形態）
図９を参照して、第２実施形態の構成を説明する。第２実施形態では、共振型電力変換装置１０の構成は第１実施形態と同様であるが、負荷部３０は、共振型電力変換装置１０の一対の出力端子Ｔｏに入力側が接続された整流回路と、整流回路の出力側に接続されて、直流電圧が供給されるバッテリＢを備えた充電回路となっている点が相違している。
図９を参照して、第２実施形態の構成を説明する。第２実施形態では、共振型電力変換装置１０の構成は第１実施形態と同様であるが、負荷部３０は、共振型電力変換装置１０の一対の出力端子Ｔｏに入力側が接続された整流回路と、整流回路の出力側に接続されて、直流電圧が供給されるバッテリＢを備えた充電回路となっている点が相違している。
【0035】
図９に示した例では、整流回路は、ダイオードＤ１とダイオードＤ２が直列に接続された第１直列回路と、第１直列回路に並列に接続される、ダイオードＤ３とダイオードＤ４が直列に接続された第２直列回路と、第１直列回路と第２直列回路の一方の接続点に一端が接続される出力インダクタＬ３と、出力インダクタＬ３の他端と第１直列回路と第２直列回路の他方の接続点との間に接続された出力キャパシタＣ３を備えた全波整流回路である。ダイオードＤ１とダイオードＤ２の接続点が正側の出力端子Ｔｏに接続され、ダイオードＤ３とダイオードＤ４の接続点が負側の出力端子Ｔｏに接続される。バッテリＢは、出力キャパシタＣ３に並列に接続される。
【0036】
なお、整流回路は、図９の例に限定されず、共振型電力変換装置１０の出力端子Ｔｏから出力される交流電圧を直流電圧に変換できるものであれば、何でもよい。
【0037】
共振型電力変換装置１０の出力端子Ｔｏに整流回路を接続することにより、ＤＣ／ＤＣコンバータを構成することができる。
【0038】
第２実施形態に係る共振型電力変換装置１０でも、スイッチング素子Ｑ０の両端にかかるデバイス電圧Ｖｄｓを抑制することができるとともに、負荷部３０が変動した時でもゼロ電圧スイッチングを達成でき、変換効率が低下しない共振型電力変換装置１０を提供することができる。
【0039】
（第３実施形態）
図１０を参照して、第３実施形態の構成を説明する。第３実施形態では、共振型電力変換装置１０ＡのＥ級インバータ回路１３Ａに、Ｅ級インバータ回路１３Ａの入力側と出力側を絶縁する絶縁部１４が設けられている点が第２実施形態と相違している。図１０では、第２共振回路１２と第１共振回路１１の間に絶縁部１４としての高周波トランスが設けられている例を記載したが、これには限定されず、共振型電力変換装置１０Ａの入力端子Ｔｉと出力端子Ｔｏの間で絶縁が取れればどのような構成でもよい。
図１０を参照して、第３実施形態の構成を説明する。第３実施形態では、共振型電力変換装置１０ＡのＥ級インバータ回路１３Ａに、Ｅ級インバータ回路１３Ａの入力側と出力側を絶縁する絶縁部１４が設けられている点が第２実施形態と相違している。図１０では、第２共振回路１２と第１共振回路１１の間に絶縁部１４としての高周波トランスが設けられている例を記載したが、これには限定されず、共振型電力変換装置１０Ａの入力端子Ｔｉと出力端子Ｔｏの間で絶縁が取れればどのような構成でもよい。
【0040】
第３実施形態の共振型電力変換装置１０Ａの出力端子Ｔｏに整流回路を接続することにより、絶縁型ＤＣ／ＤＣコンバータを構成することができる。
【0041】
第３実施形態に係る共振型電力変換装置１０Ａでも、スイッチング素子Ｑ０の両端にかかるデバイス電圧Ｖｄｓを抑制することができるとともに、負荷部３０が変動した時でもゼロ電圧スイッチングを達成でき、変換効率が低下しない共振型電力変換装置１０Ａを提供することができる。
【0042】
上記のように、本発明のいくつかの実施形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替の実施形態、実施例及び運用技術が明らかとなろう。
【符号の説明】
【0043】
１０，１０Ａ 共振型電力変換装置
１１ 第１共振回路
１２ 第２共振回路
１３，１３Ａ Ｅ級インバータ回路
１４ 絶縁部
２０ 直流入力電源
３０ 負荷部
Ｃ０ 入力キャパシタ
Ｃ１ 第１共振キャパシタ
Ｃ２ 第２共振キャパシタ
ｆｓ スイッチング周波数
Ｌ０ 入力インダクタ
Ｌ１ 第１共振インダクタ
Ｌ２ 第２共振インダクタ
Ｑ０ スイッチング素子
Ｔｉ 入力端子
Ｔｏ 出力端子
１１ 第１共振回路
１２ 第２共振回路
１３，１３Ａ Ｅ級インバータ回路
１４ 絶縁部
２０ 直流入力電源
３０ 負荷部
Ｃ０ 入力キャパシタ
Ｃ１ 第１共振キャパシタ
Ｃ２ 第２共振キャパシタ
ｆｓ スイッチング周波数
Ｌ０ 入力インダクタ
Ｌ１ 第１共振インダクタ
Ｌ２ 第２共振インダクタ
Ｑ０ スイッチング素子
Ｔｉ 入力端子
Ｔｏ 出力端子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】