知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024085971
(43)【公開日】2024-06-27
(54)【発明の名称】量子コンピュータ装置
(51)【国際特許分類】
G06N 10/20 20220101AFI20240620BHJP
H10N 60/10 20230101ALI20240620BHJP
G06F 7/38 20060101ALI20240620BHJP
【ＦＩ】
G06N10/20
H10N60/10 K ZAA
G06F7/38 510
G06F7/38 610
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022200784
(22)【出願日】2022-12-16
【国等の委託研究の成果に係る記載事項】（出願人による申告）２０２０年度、国立研究開発法人新エネルギー・産業技術総合開発機構「高効率・高速処理を可能とするＡＩチップ・次世代コンピューティングの技術開発／次世代コンピューティング技術の開発」委託研究、産業技術力強化法第１７条の適用を受ける特許出願
(71)【出願人】
【識別番号】000004237
【氏名又は名称】日本電気株式会社
(74)【代理人】
【識別番号】100080816
【弁理士】
【氏名又は名称】加藤 朝道
(74)【代理人】
【識別番号】100098648
【弁理士】
【氏名又は名称】内田 潔人
(72)【発明者】
【氏名】山口 愛子
【テーマコード（参考）】
4M113
【Ｆターム（参考）】
4M113AC06
4M113AC45
4M113AD23
4M113AD32
4M113CA12
4M113CA13
4M113CA14
4M113CA16
(57)【要約】
【課題】量子ビットや結合器の検査や較正を行う場合の配線数の削減を可能とした量子アニーリングに適用して好適な量子コンピュータ装置の提供。
【解決手段】量子コンピュータ装置は、複数の量子ビットと、複数の結合器と、第１の信号線と、前記第１の信号線に接続された第１のセレクタと、を備え、各量子ビットは、前記複数の結合器の中の１つまたは複数の結合器に接続され、前記第１のセレクタには、前記複数の量子ビットの中の少なくとも２つ以上の量子ビットが接続され、前記第１のセレクタに接続される前記少なくとも２つ以上の量子ビットは、互いに異なる前記結合器にそれぞれ接続されている。
【選択図】図４
【解決手段】量子コンピュータ装置は、複数の量子ビットと、複数の結合器と、第１の信号線と、前記第１の信号線に接続された第１のセレクタと、を備え、各量子ビットは、前記複数の結合器の中の１つまたは複数の結合器に接続され、前記第１のセレクタには、前記複数の量子ビットの中の少なくとも２つ以上の量子ビットが接続され、前記第１のセレクタに接続される前記少なくとも２つ以上の量子ビットは、互いに異なる前記結合器にそれぞれ接続されている。
【選択図】図４
【特許請求の範囲】
【請求項1】
複数の量子ビットと、
複数の結合器と、
第１の信号線と、
前記第１の信号線に接続された第１のセレクタと、
を備え、
各量子ビットは、前記複数の結合器の中の１つまたは複数の結合器に接続され、
前記第１のセレクタには、前記複数の量子ビットの中の少なくとも２つ以上の量子ビットが接続され、
前記第１のセレクタに接続される前記少なくとも２つ以上の量子ビットは、互いに異なる前記結合器にそれぞれ接続されている、
量子回路。
複数の結合器と、
第１の信号線と、
前記第１の信号線に接続された第１のセレクタと、
を備え、
各量子ビットは、前記複数の結合器の中の１つまたは複数の結合器に接続され、
前記第１のセレクタには、前記複数の量子ビットの中の少なくとも２つ以上の量子ビットが接続され、
前記第１のセレクタに接続される前記少なくとも２つ以上の量子ビットは、互いに異なる前記結合器にそれぞれ接続されている、
量子回路。
【請求項2】
４本の前記第１の信号線を備え、
各結合器には４つの前記量子ビットが接続されており、
前記４つの量子ビットは、互いに異なる前記第１の信号線に接続されており、
前記４つの量子ビットのうちの少なくとも１つの前記量子ビットは、前記第１のセレクタを介して前記第１の信号線に接続されている、
請求項１に記載の量子回路。
各結合器には４つの前記量子ビットが接続されており、
前記４つの量子ビットは、互いに異なる前記第１の信号線に接続されており、
前記４つの量子ビットのうちの少なくとも１つの前記量子ビットは、前記第１のセレクタを介して前記第１の信号線に接続されている、
請求項１に記載の量子回路。
【請求項3】
前記第１のセレクタに接続される前記量子ビットは、第１のサーキュレータを介して前記第１のセレクタに接続され、
前記第１のサーキュレータを介して前記量子ビットに接続する第２の信号線をさらに備えている、
請求項１または２に記載の量子回路。
前記第１のサーキュレータを介して前記量子ビットに接続する第２の信号線をさらに備えている、
請求項１または２に記載の量子回路。
【請求項4】
複数の前記量子ビットがLHZ方式で配置される、請求項１または２に記載の量子回路。
【請求項5】
前記量子ビットは、少なくとも二つのジョセフソン接合を含むループ回路を有する共振器を含む、
請求項１または２に記載の量子回路。
請求項１または２に記載の量子回路。
【請求項6】
複数の量子ビットと、少なくとも１つの結合器と、第１の信号線と、第２のセレクタと、を備え、
前記量子ビットは、前記少なくとも１つの結合器の中の１つの結合器または複数の結合器に接続され、
前記複数の量子ビットの中の１つは、前記第２のセレクタを介して前記第１の信号線に接続され、
前記複数の結合器の中の少なくとも１つは、前記第２のセレクタに接続されている、
量子回路。
前記量子ビットは、前記少なくとも１つの結合器の中の１つの結合器または複数の結合器に接続され、
前記複数の量子ビットの中の１つは、前記第２のセレクタを介して前記第１の信号線に接続され、
前記複数の結合器の中の少なくとも１つは、前記第２のセレクタに接続されている、
量子回路。
【請求項7】
前記第２のセレクタと、前記第１の信号線とは、第２のサーキュレータを介して接続されている、
請求項６に記載の量子回路。
請求項６に記載の量子回路。
【請求項8】
請求項３に記載の量子回路と、
前記第１の信号線と前記第２の信号線とを、測定システムに接続する第１の接続状態と、前記第１の信号線と前記第２の信号線とを、入出力装置群に接続する第２の接続状態とを切替える切替部と、
を備える量子コンピュータ装置。
前記第１の信号線と前記第２の信号線とを、測定システムに接続する第１の接続状態と、前記第１の信号線と前記第２の信号線とを、入出力装置群に接続する第２の接続状態とを切替える切替部と、
を備える量子コンピュータ装置。
【請求項9】
前記切替部は、
測定の対象の前記量子ビットを選択するサンプル切替部と、
測定のモードを切り替える測定切替部と、
を備え、
前記測定切替部は、
前記測定システムの第１の信号出力部からの信号を、前記サンプル切替部で選択された前記量子ビットに接続される前記第２の信号線に供給し、前記測定システムの第２の信号出力部からの信号を、前記サンプル切替部で選択された前記量子ビットへポンプ信号として供給し、前記量子ビットに接続された前記第１の信号線からの信号を、前記測定システムの第１の信号入力部に出力する第１の測定モードと、
前記測定システムの前記第１の信号出力部と前記第２の信号出力部からの信号を合わせた信号を、前記サンプル切替部で選択された前記量子ビットに接続される前記第２の信号線に供給し、前記サンプル切替部で選択された前記量子ビットに接続された前記第１の信号線からの信号を、前記測定システムの第１の信号入力部に供給する第２の測定モードと、
前記測定システムの前記第２の信号出力部からの信号を、前記サンプル切替部で選択された前記量子ビットへポンプ信号として供給し、前記サンプル切替部で選択された前記量子ビットに接続された前記第１の信号線からの信号を前記測定システムの第２の信号入力部に供給する第３の測定モード、
のうちの少なくとも２つのモードの間での切り替えを行う、請求項８に記載の量子コンピュータ装置。
測定の対象の前記量子ビットを選択するサンプル切替部と、
測定のモードを切り替える測定切替部と、
を備え、
前記測定切替部は、
前記測定システムの第１の信号出力部からの信号を、前記サンプル切替部で選択された前記量子ビットに接続される前記第２の信号線に供給し、前記測定システムの第２の信号出力部からの信号を、前記サンプル切替部で選択された前記量子ビットへポンプ信号として供給し、前記量子ビットに接続された前記第１の信号線からの信号を、前記測定システムの第１の信号入力部に出力する第１の測定モードと、
前記測定システムの前記第１の信号出力部と前記第２の信号出力部からの信号を合わせた信号を、前記サンプル切替部で選択された前記量子ビットに接続される前記第２の信号線に供給し、前記サンプル切替部で選択された前記量子ビットに接続された前記第１の信号線からの信号を、前記測定システムの第１の信号入力部に供給する第２の測定モードと、
前記測定システムの前記第２の信号出力部からの信号を、前記サンプル切替部で選択された前記量子ビットへポンプ信号として供給し、前記サンプル切替部で選択された前記量子ビットに接続された前記第１の信号線からの信号を前記測定システムの第２の信号入力部に供給する第３の測定モード、
のうちの少なくとも２つのモードの間での切り替えを行う、請求項８に記載の量子コンピュータ装置。
【請求項10】
前記測定切替部は、前記第２の信号出力部と、前記第１の信号出力部と前記第１の信号入力部を含むネットワークアナライザと、前記第２の信号入力部を含むスペクトラムアナライザと、を含む前記測定システムと、前記サンプル切替部との間に配設されている、請求項９に記載の量子コンピュータ装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、量子コンピュータ装置に関し、特に超伝導素子を用いた量子回路あるいは量子コンピュータに関する。
【背景技術】
【0002】
超伝導素子を用いた量子コンピュータ装置として、例えば非特許文献1には、SQUID (Superconducting Quantum Interference Device)ループを含むジョセフソンパラメトリック発振器を量子ビットとして用いた量子アニーリング装置が開示されている。また、非特許文献２には、量子ビットの結合について、LHZ(Lechner, Hauke, Zoller)方式と呼ばれる結合方法が提案されている。
【0003】
量子コンピュータ装置を正しく動作させるために、例えば各量子ビットが発振しているか、共振周波数が正しい値であるか等について動作確認や特性評価（検査・評価）等を行うことが好ましい。また、複数の量子ビットにそれぞれ供給される複数の信号の強度を正しく設定することが好ましい。なお、信号の強度は信号電力を、lmW(milliwatt)を基準とする比率をデシベル(dB)で表したものである。
【0004】
ジョセフソンパラメトリック発振器を用いた量子コンピュータ装置では、量子ビットは冷凍機で極低温に冷却される。量子ビットに入力信号を供給する信号出力部は室温（常温）に設置される。信号出力部から量子ビットの入力ノード（ポート）までの間の信号伝送路には、例えば高周波同軸ケーブルやサーキュレータなどが含まれる。量子ビットに供給される入力信号には伝送損失が発生するが、伝送損失量（減衰量）は厳密に求めることは困難である。このため、量子ビットに適切な信号電力を供給するには信号出力部からどのような電力値の入力信号を出力すればよいかについて求めることで、最子ビットの入力ノードに適切な入力信号を供給することができる。このような較正は、量子ビットヘの入力信号に対する反射信号や透過信号の測定に基づき行われる（非特許文献３、４）。
【先行技術文献】
【非特許文献】
【0005】
【非特許文献1】S. Puri, et al., “Quantum annealing with all-to-all connected nonlinear oscillators,” Nature Comm., 2017
【非特許文献2】W.Lechner,et al.,“A quantum annealing architecture with all to-all connectivity from local interactions,” Science Advances 23, 2015, Vol. 1, no. 9, e1500838
【非特許文献3】T.Yamaji, et al,“Spectroscopic observation of the crossover from a classical Duffing oscillator to a Kerr parametric oscillator,” Phys. Rev. A 105, 023519(2022)
【非特許文献4】S. Masuda, et al.,“Theoretical study of reflection spectroscopy for superconducting quantum parametrons,” New J. Phys.23 093023 (2021)
【発明の概要】
【発明が解決しようとする課題】
【0006】
本開示の目的は、配線数の削減を可能とした量子回路あるいは量子コンピュータ装置を提供することにある。
【課題を解決するための手段】
【0007】
本開示によれば、複数の量子ビットと、複数の結合器と、第１の信号線と、前記第１の信号線に接続された第１のセレクタと、を備え、各量子ビットは、前記複数の結合器の中の１つまたは複数の結合器に接続され、前記第１のセレクタには、前記複数の量子ビットの中の少なくとも２つ以上の量子ビットが接続され、前記第１のセレクタに接続される前記少なくとも２つ以上の量子ビットは、互いに異なる前記結合器にそれぞれ接続されている量子回路、あるいはこれを用いた量子コンピュータ装置が提供される。
【発明の効果】
【0008】
本開示によれば、量子回路あるいは量子コンピュータ装置の配線数を削減することができる。
【図面の簡単な説明】
【0009】
【図1】本開示の実施形態を説明する図である。
【図2】LZH方式の接続例を説明する図である。
【図3】本開示の実施形態の四体相互作用を行う量子ビットを説明する図である。
【図4】本開示の実施形態の量子コンピュータ装置を説明する図である。
【図5A】本開示の実施形態の検査・較正時の接続の一例を説明する図である。
【図5B】本開示の実施形態の演算時の接続の一例を説明する図である。
【図6】本開示の実施形態の演算・測定切替部を説明する図である。
【図7】（ａ）は本開示の実施形態の４つの量子ビットと結合器の基本ユニットの一例、（ｂ）は、（ａ）の量子ビットの構成の一例、（ｃ）は結合器の構成の一例を説明する図である。
【図8】本開示の実施形態における冷凍機内部で４つの量子ビットと結合器の基本ユニットの接続の例を説明する図である。
【図9】本開示の実施形態における較正・演算切替部の構成例を説明する図である。
【図10A】本開示の実施形態における較正・演算切替部の較正時の接続を説明する図である。
【図10B】本開示の実施形態における測定モードの一例を説明する図である。
【図11】本開示の実施形態における較正・演算切替部の演算時の接続を説明する図である。
【図12】本開示の実施形態の８つの量子ビットと３つの結合器からなる基本ユニットの一例を説明する図である。
【図13】本開示の実施形態における冷凍機内部での８つの量子ビットと３つの結合器からなる基本ユニットの接続の例を説明する図である。
【図14A】本開示の実施形態における較正・演算切替部の構成例を説明する図である。
【図14B】本開示の実施形態における較正・演算切替部の構成例を説明する図である。
【図15A】本開示の実施形態における較正・演算切替部の較正時の接続を説明する図である。
【図15B】本開示の実施形態における較正・演算切替部の較正時の接続を説明する図である。
【図16A】本開示の実施形態における較正・演算切替部の演算時の接続を説明する図である。
【図16B】本開示の実施形態における較正・演算切替部の演算時の接続を説明する図である。
【図17】本開示の実施形態における４３個の量子ビットと２８個の結合器からなる基本ユニットの一例を説明する図である。
【発明を実施するための形態】
【0010】
量子ビットの検査や較正を、複数の量子ビットに対して行う場合、配線の問題が存在する。特に、量子ビットを冷凍機で冷凍する場合には次のような問題が存在する。例えば、量子ビットからの反射信号の測定を行う場合、室温の信号出力部から入力信号を量子ビットに入力したうえで、量子ビットからの反射または透過信号を冷凍機内で増幅して取り出す。量子ビットが複数存在する場合、量子ビット分の信号ラインが必要となることがある。この場合、信号ラインは、量子ビットを備えた量子チップやインターポーザを搭載するPCB(Printed Circuit Board）等に実装される同軸コネクタの大きさから、設置できる数が制限される。特に、信号の出力ラインに配置される増幅器、サーキュレータ、アイソレータ等は高価なコンポーネントであることから、これらを大量に用意することは、コストの観点からも望ましくない。
【0011】
また、検査や較正等に用いるネットワークアナライザ等の測定器を、量子ビットそれぞれに用意することは、コストの点から望ましくない。このため、複数（Ｎ本）の信号ライン（配線）を、Ｎよりも少数の測定器につなぎ変えればよく、例えば１台（１組）の測定ユニットに対して複数の配線を用意し、冷凍機内部で配線の切り替えを行えばよいようにも思われる。しかしながら、LHZ方式の量子アニーリング装置では、ピラミッド状に配置した全量子ビットのうち、最終的には最底辺の量子ビットの状態をまとめて読み出す。また、各結合器の四体相互作用の調整には最低でも４ビットの一括読み出しが必要となる。このため、この条件を満たしたうえで、配線数を減らすことが課題となる。上記課題は一つの例であるが、本発明は上記に限らず、たとえば冷却機能のないチャンバー内に配線する場合など、様々な場面で量子回路あるいは量子コンピュータ装置の配線数を削減することができる。上記の課題は一つの例であるが、本発明は上記に限らず、様々な場面で量子回路あるいは量子コンピュータ装置の配線数を削減することができる。
【0012】
本開示の実施形態の一例について説明する。本開示によれば、LHZ配置での最低辺の量子ビットの数または４のうち大きい数と同数の出力ライン（読み出し用ライン）と、全量子ビット数と同数の入力ラインとポンプラインを有し、冷凍機内部と室温部にそれぞれスイッチを有することで、量子アニーリングの演算と全量子ビットの較正を行うことが可能である。スイッチを、冷凍機内部と室温の両方に配置することで、冷凍機内部に設置する出力ラインの本数を削減可能としている。同時読み出しを行う量子ビット数が３の場合、読み出し用ラインの本数は４本、同時読み出しを行うビット数が８の場合、出力ライン（読み出し用ライン）の本数は８本となる。
【0013】
本開示で使用される量子アニーリングマシンの一例について説明する。図１は、量子アニーリングマシンとして動作する量子コンピュータ装置の一例を説明する図である。図１に示した構成では、各四体相互作用の結合器２１はそれぞれ、ジョセフソンパラメトリック発振器（Josephson parametric oscillator, ＪＰＯ）からなる量子ビット２０と４個ずつ接続している。なお、個々のＪＰＯ、結合器を指示する場合を除いて、ＪＰＯと結合器は、それぞれ符号２０、２１で参照される。
【0014】
量子コンピュータ装置に含まれる量子回路１は、４つのＪＰＯ２０と結合器２１からなる単位構造（基本ユニット）を複数有し、少なくとも１個のＪＰＯ２０は、４個の四体相互作用の結合器２１に接続されている。図１では、ピラミッド型に配置された底辺のＪＰＯ２０－７、２０－８、２０－９、２０－１０が並列に読み出される。ＪＰＯ２０－１１、２０－１２、２０－１３は固定ビットとされる。
【0015】
LHZ方式は、最適化問題が、多数のイジング（Ising）スピン間の長距離相互作用の制御を要するという課題を、局所相互作用のグラフにマッピングすることで解決している。N個の論理スピンの対は、K=(N-1)/2個の物理スピンにマッピングされる。一対の論理スピン（両方のスピンは、|0,0> 又は|1,1>（あるいは、|0,1> 又は|1,0>）にアラインされる。論理スピン対Ji,j(i≠j=1,…,N)は物理スピンJk（k=1,…,K）に符号化される。図１８Ａに、N＝５の論理スピンの全結合（fully connected, あるいはall-to-all connected）型イジング問題を示す。図１８Ｂは、図１８ＡのN=5の論理スピンの全結合（fully connected）型イジング問題をK=N（N-1）/2K＝10の物理スピンにマップした図である。〇は結合器を表し、これに接続する４つの長方形は量子ビット（JPO）が基本ユニットを構成している。物理スピンのハミルトニアンは以下で与えられる。
H＝ΣK k=1Jkσz,k-Σ<i,j,k,l>Cσz,iσz,jσz,kσz,l
・・・(1)
H＝ΣK k=1Jkσz,k-Σ<i,j,k,l>Cσz,iσz,jσz,kσz,l
・・・(1)
【0016】
<i,j,k,l>は、守るべき制約が課せられた４つの最近接スピン（基本ユニットのスピン）に対応している。Cは４つの物理スピンの結合定数である。図１８Ｂにおいて、最底辺の下の３つの物理ビットは固定ビット（スピン固定）である。固定ビットを除いた最底辺の物理ビットが表している元の論理ビットの組み合わせとしては、(i, j)=(1,2), (2,3), (3, 4), (4,5), (5, 6)である。このため、最底辺を読み出すことで、論理ビット1に対して論理ビット2以降が同じ状態なのか逆の状態なのかの組み合わせが分かる。なお、図１８Ｂの構成は、図１の構成に対応している。
【0017】
LHZ方式の結合器と量子ビットの接続形態の例について図２を参照してさらに説明する。図２では、説明の容易化のため、図１の各量子ビット（ＪＰＯ）として４つのアーム（電極）を備えた平面形状を有するものとする。2次元平面内に配置されている各結合器（２１－１～２１－６）は４つの端を有するものとし、それぞれの端を、反時計回りにA, B, C, Dとする。各量子ビット（２０－１～２０－１３）も４つの端を有するものとし、反時計回りにa, b, c, dとする。ここで、説明のため、各量子ビットと各結合器のそれぞれの端aと端Aは、時計の０時（１２時）の位置にあるものとする。面内のある方向（図２では、図面の上から下方向）に量子ビットが、N個(Nは2以上の整数)（図２では、４段）並んでいる。これをｎ段目（図２では、ｎ＝１,…,４）の量子ビットと呼ぶ。ｎ段目は、ｎ個の量子ビットとｎ-1個の結合器とから成り、これらの量子ビットと結合器は交互に配置される。すなわち、i番目（i=1,…, n-1）の結合器の端Bは、i番目の量子ビットの端d（i番目の結合器の端Bに左側から対向する端）と接続されており、i番目の結合器の端D（i番目の結合器の端Bと反対側の端）は、i+1番目の量子ビットの端b（i番目の結合器の端Dに右側から対向する端）と接続される。より具体的に書き下すと、n段目において、１番目の量子ビットの端dと１番目の結合器の端Bとが接続されており、１番目の結合器の端Dと２番目の量子ビットの端bとが接続されており（中略）、n-1番目の結合器の端Dとn番目の量子ビットの端bが接続されている。このように、n段目において、結合器の左端と右端には必ず量子ビットが配置される。この構造が、n＝１,2,…,M段(M>2の正整数)存在する。n段目は(n-1)段目の量子ビットの端cと結合器の端Cに対向する側に配置されている。
【0018】
次に、段間での接続に関して、２段目の１番目の結合器２１－１の端Aは１段目の量子ビット２０－１の端ｃに接続され、端Cは、３段目の２番目の量子ビット２０－５の端aに接続されている。３段目の１番目の結合器２１－２の端Aは、２段目の１番目の量子ビット２０－２の端cに接続され、端Cは、４段目の２番目の量子ビット２０－８の端aに接続されている。３段目の２番目の結合器２１－３の端Aは、２段目の２番目の量子ビット２０－３の端cに接続され、端Cは、４段目の３番目の量子ビット２０－９の端aに接続されている。４段目の１番目の結合器２１－４の端Aは、３段目の１番目の量子ビット２０－４の端cに接続され、端Cは、対向する量子ビット２０－１１の端aに接続されている。４段目の２番目の結合器２１－５の端Aは、３段目の２番目の量子ビット２０－５の端cに接続され、端Cは、対向する量子ビット２０－１２の端aに接続されている。４段目の３番目の結合器２１－６の端Aは、３段目の３番目の量子ビット２０－６の端cに接続され、端Cは、対向する量子ビット２０－１３の端aに接続されている。このように、ｎ（2,…,M）段目のi(１,2,…,n-1)番目の結合器の端Aは(n-1)段目のi番目の量子ビットの端cと接続されており、 (n-1)段目のｉ番目の結合器の端Cはｎ段目の(i+1)番目の量子ビットの端aと接続されている。M段目の(M-1)個の結合器のそれぞれの端Cには量子ビットが接続されている。図２では、４段目の３個の結合器２１－４～２１－６の端Ｃにそれぞれ接続される端ａを有するＪＰＯ２０－１１、２０－１２、２０－１３が接続されている。上記M段目の量子ビットを「最底辺のビット」と呼ぶ。図２では、最底辺のビットは、４段目のＪＰＯ２０－７～２０－１０である。
【0019】
図３は、図１の量子回路１における４つのＪＰＯ２０と結合器２１の接続の一例を説明する図である。図３では、図１の結合器２１に接続する最近接の４つのＪＰＯを、符号２０Ａ、２０Ｂ、２０Ｃ、２０Ｄとしている。ＪＰＯ２０Ａ～ＪＰＯ２０Ｄの結合器接続部２４Ａ～２４Ｄと、結合器２１とは、それぞれキャパシタ（結合キャパシタ）３１Ａ～３１Ｄを介して容量結合している。ＪＰＯ２０Ａ～ＪＰＯ２０Ｄの読み出し回路接続部２２Ａ～２２Ｄは、それぞれキャパシタ３２Ａ～３２Ｄを介して、読み出し回路（信号入力部）４０Ａ～４０Ｄに容量結合している。ＪＰＯ２０Ａ～ＪＰＯ２０Ｄは、ＪＰＯ２０Ａ～ＪＰＯ２０Ｄの不図示のＳＱＵＩＤループを貫く磁束を生成するためのポンプ信号（マイクロ波信号）を生成する信号出力部５０Ａ～５０Ｄに制御ライン２３Ａ－２３Ｄを介してそれぞれ接続されている。結合器２１の非線形素子２１０は、ジョセフソン接合（ＪＪ）を非線形インダクタンスとした非線形ＬＣ共振器とみなせる素子である。非線形素子２１０は、複数のジョセフソン接合（ＪＪ）を含むＳＱＵＩＤであってもよい。
【0020】
なお、実施形態において、結合器２１、ＪＰＯ２０Ａ～ＪＰＯ２０Ｄは、例えば、基板上に超伝導体により形成した線路（配線）により実現される。基板はシリコン（Ｓｉ）が用いられるが、サファイアや化合物半導体材料（IV族、III-V族、II-VI族）等の他の電子材料を用いてもよい。また、基板は単結晶である方が望ましいが、多結晶やアモルファスであってもよい。線路の材料（超伝導配線材料）として、例えばＮｂ（ニオブ）又はＡｌ（アルミニウム）が用いられるが、これらに限定されるものでなく、ニオブ窒化物、インジウム（Ｉｎ）、鉛（Ｐｂ）、錫（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、Ｍｏ（モリブデン）、Ｔａ（タンタル）、タンタル窒化物、及び、これらのうちの少なくともいずれかを含む合金等、極低温に冷却すると超伝導状態となる任意の金属が用いられてもよい。また、超伝導状態を実現するために、冷凍機により実現される１０ｍＫ（milli-Kelvin）程度の温度環境において結合器の回路は利用される。
【0021】
図４は、実施形態の量子コンピュータ装置３００の構成の一例を説明する図である。量子回路１において、図１、図３等を参照して説明したように、ＪＰＯからなる量子ビットを複数備え（量子ビット群１１）、複数の結合器（不図示）と、第１の信号線７０１と、第１の信号線７０１に接続されたセレクタ１２（第１のセレクタ）を備えている。図１、図３等を参照して説明したように、量子ビットは、前記１つまたは複数の結合器に接続される。セレクタ１２には、前記複数の量子ビットの中の少なくとも２つ以上の量子ビットが接続され、セレクタ１２に接続されている量子ビットは、それぞれ異なる結合器に接続されている。
【0022】
切替部１１０は、較正等の測定時には、量子回路１に測定システム８０を接続し、アニーリング演算等の演算動作時には、量子回路１に入出力装置群６０を接続する。切替部制御部１４０Ａは第１の制御信号１５１（制御信号１）により、切替部１１０における較正と演算の切替え制御、サンプル（測定対象の量子ビット）の選択制御、測定システム８０による測定モードの切替制御を行う。極低温環境下に配設される量子回路１と、室温（常温）環境の切替部１１０との間は伝送系（複数の伝送線路）７０で接続される。量子回路１内において、伝送線路は超伝導線路を含む構成としてもよい。
【0023】
セレクタ１２（第１のセレクタ）は、一側で量子ビット群１１の中の少なくとも２つ以上の量子ビットが接続され、２つ以上の量子ビットを第１の信号線７０１（伝送系７０の伝送路）の一端に接続する。第１の信号線７０１の他端は、切替部１１０に接続する。
【0024】
セレクタ制御部１４０Ｂは、第２の制御信号１５２（制御信号２）により、セレクタ１２での第１の信号線７０１に接続する量子ビットの選択を制御する。なお、図４では、量子回路１内において、セレクタ１２を一つ含む例が示されているが、複数のセレクタを含む構成としてもよいことは勿論である。この場合、セレクタ制御部１４０Ｂからの第２の制御信号１５２は、各セレクタ１２の選択を制御する第２の制御信号１５２の束となり、複数のセレクタ１２はそれぞれ複数の第１の信号線７０１に接続する構成とされる。
【0025】
制御部１３０は、入出力装置群６０、測定システム８０を制御し、測定、演算のいずれかを実行し、測定時において、測定のためのパラメータ等を測定システム８０に対して設定し、サンプル対象の量子ビットの設定や測定モードを、切替部制御部１４０Ａを介して切替部１１０に設定する。制御部１３０は、測定システム８０からの測定結果（例えば量子ビットの反射測定結果等）を受け、理論計算等に基づき較正データを求める処理を行う構成としてもよい。
【0026】
また、制御部１３０は、アニーリング演算時における入出力装置群６０の信号発生器等に対して較正データに基づき測定パラメータ（信号周波数等）を設定する構成としてもよい。アニーリング演算時におけるイジング模型（ハミルトニアン）は例えば以下で表される。
・・・(2)
ただし、σ：2行2列の行列（パウリ行列）である。
式（２）において、右辺第1項は量子ゆらぎを引き起こす横磁場項であり、右辺第２項は通常の古典的イジング模型（最小化するべき目的関数）である。
Sは時間を表す変数（全計算時間をT、途中の経過時間をtとすると、 s=t/T）、
A(s)は時間sとともに有限値から0まで減少する関数、
B(s)は0から有限値まで増加する関数である。なお、上記イジング模型はスピン表現であるが、量子ビット（ＪＰＯ）は昇降演算子で表現される。制御部１３０は、問題に対応したイジング模型にパラメータ（初期値）をセットし、実質的に、量子効果（横磁場Ａ(s)）を表す項を時間変化させることで、最適解を探索する。例えば、最初は第1項（横磁場項）で大きな量子ゆらぎによりあらゆる可能性を重ね合わせて出発し、次第に目標とする目的関数（第2項）の重みを大きくしていき、最後に後者だけが残って最適解（イジング模型の基底状態）にたどり着くことになる。
ただし、σ：2行2列の行列（パウリ行列）である。
式（２）において、右辺第1項は量子ゆらぎを引き起こす横磁場項であり、右辺第２項は通常の古典的イジング模型（最小化するべき目的関数）である。
Sは時間を表す変数（全計算時間をT、途中の経過時間をtとすると、 s=t/T）、
A(s)は時間sとともに有限値から0まで減少する関数、
B(s)は0から有限値まで増加する関数である。なお、上記イジング模型はスピン表現であるが、量子ビット（ＪＰＯ）は昇降演算子で表現される。制御部１３０は、問題に対応したイジング模型にパラメータ（初期値）をセットし、実質的に、量子効果（横磁場Ａ(s)）を表す項を時間変化させることで、最適解を探索する。例えば、最初は第1項（横磁場項）で大きな量子ゆらぎによりあらゆる可能性を重ね合わせて出発し、次第に目標とする目的関数（第2項）の重みを大きくしていき、最後に後者だけが残って最適解（イジング模型の基底状態）にたどり着くことになる。
【0027】
図５Ａは、本実施形態の量子コンピュータ装置において、アニーリング演算として動作時におけるＪＰＯの接続の一例を示す図である。図５Ａでは、一つのＪＰＯ２０－１が図示されているが、他のＪＰＯも同様とされる。ＪＰＯ２０－ｌは、二つのジョセフソン接合ＪＪ１とＪＪ２をループに含むＳＱＵＩＤを備えている。ＳＱＵＩＤの一端（ジョセフソン接合ＪＪ１とＪＪ２の一端）はグランドに接続され、ＳＱＵＩＤの他端（ジョセフソン接合ＪＪ１とＪＪ２の他端）は、超伝導材料からなる電極（導体）に接続されている。Ｌ１は該電極のインダクタンスを表し、Ｃｌは該電極とグランド間の容量を表している。ＪＰＯ２０－１の結合器接続部２４はキャパシタ３１を介して結合器２１に接続し、読み出し回路接続部２２はキャパシタ３２を介してサーキュレータ７５のポート２に接続する。端子ｉ－１に接続する入力ライン７１－１（高周波同軸ケープル等）はサーキュレータ７５のポート１に接続する。サーキュレータ７５は受動部品からなりポート１からの信号入力は反時計回りにポート２に伝播出力し、ポート２からの信号入力は反時計回りにポート３に伝播出力し、逆向き（時計周り）には信号はほとんどあるいは全く流れない。入出力装置６０の信号出力部６１から出力された信号は、端子ｉ－１から入力ライン７１－１に伝送され、サーキュレータ７５のポート１から反時計回りにポート２に伝播出力される。また、ＪＰＯ２０－１の読み出し回路接続部２２からキャパシタ３２を介してサーキュレータ７５のポート２に伝送された信号（読み出し信号）は、反時計回りにポート３に伝播され、ポート３から出力ライン７２－１（高周波同軸ケーブル等）に伝播出力され、低域通過フィルタ又（Low Pass Filter: LPF）や帯域通過フィルタ（Band Pass Filter: BPF）、アイソレータ７８、HEMT（High Electron Mobility Transistor）増幅器７９等を経て端子ｏ－１に出力され、信号入力部６２に入力される。入力ライン７１－１には、各設定温度範囲に減衰器（Attenuator: Att.）を備えている。なお、サーキュレータ７５は反時計周りのかわりに、時計回りの構成であってもよい。また、端子ｏ－１と信号入力部６２の間に増幅器（マイクロ波増幅器）等を備えた構成としてもよい。
【0028】
ポンプ信号を生成する信号出力部６３からのポンプ信号（マイクロ波信号）は、端子ｐ－１から、ポンプライン（高周波同軸ケーブル等）７３－１を介してバイアスＴ（バイアス・ティ）回路７６に入力される。またＤＣバイアス源６４からのＤＣ（Direct Current）信号は、ツイストペア等のＤＣライン７４－１からバイアスＴ回路７６に入力される。ポンプライン７３－１には各設定温度範囲に減衰器（Attenuator: Att.）を備えている。ＤＣライン７４－１には低域通過フィルタ（LPF）が設けられている。バイアスＴ回路７６は、一端がポンプライン７３－１に接続されたキャパシタＣ２と、一端がＤＣライン７４－１に接続されたインダクタＬ３（チョークコイル）の他端同士の接続点が、制御ライン２３に接続されている。バイアスＴ回路７６は、高周波だけが流れるキャパシタＣ２と、直流や所定周波数より低い周波数の信号を通し所定周波数より高い信号を阻止するインダクタＬ３（チョークコイル）を組み合わせて直流バイアス信号（電流）を高周波信号（マイクロ波信号）に重畳して供給する。バイアスＴ回路７６において、ＤＣ信号は信号出力部６３に対してキャパシタＣ２が直列に接続されているため、信号出力部６３にはＤＣ電圧は印加されず、信号出力部６３に影響を与えることなく、制御ライン２３に直流バイアス信号を印加する。制御ライン２３の端部のインダクタＬ２は、制御ライン２３に流れる電流（直流バイアス電流＋マイクロ波電流）によりＪＰＯ２０－１のＳＱＵＩＤループ（ジョセフソン接合ＪＪ１、ＪＪ２を含むループ）と鎖交する磁束（直流）バイアス磁束＋交流バイアス磁束）を生成する。なお、インダクタＬ２は制御ライン２３の端部を構成し、一端がグランドに接続された伝送線路であってもよいし、ＳＱＵＩＤループに対向して配置される平面型のスパイラルインダクタ等であってもよい。
【0029】
ＪＰＯ２０の共振角周波数ωの２倍程度の角周波数のポンプ信号を信号出力部６３から供給することで、ＪＰＯ２０は角周波数ωでパラメトリック発振する。
【0030】
図５Ｂは、量子コンピュータ装置の較正時におけるＪＰＯの接続の一例を示す図である。なお、図面では、簡単のため、検査（評価）や較正を、単に「較正」と表記している。図５Ｂを参照すると、較正用の信号を、測定対象として選択されたＪＰＯ２０－１に出力する信号出力部８１と、ＪＰＯ２０－１からの信号（ＪＰＯ２０－１からの出力信号（出力シグナル波）あるいはＪＰＯ２０－１への入力信号（入力シグナル波）に対する反射信号（反射波））を入力する信号入力部８２と、ＪＰＯ２０－１の制御ライン２３にポンプ信号を出力する信号出力部８３を含む測定システム８０を備えている。測定システム８０は、サンプル切替部９０で較正対象として選択されたＪＰＯ２０－ｋを選択し、選択されたk番目のＪＰＯ２０－ｋに接続する端子ｉ－k、ｏ－k、ｐ－kに、それぞれ、信号出力部８１、信号入力部８２、信号出力部８３を接続する。図５Ｂでは、サンプル切替部９０において１番目(ｋ＝１)のＪＰＯ２０－１が選択されたものとする。端子ｉ－１と端子ｏ－１は、検査や較正のための測定時には、信号出力部８１に接続され、端子ｏ－１は信号入力部８２に接続される。ＪＰＯ２０－１の状態の読み出しは、例えば、信号出力部８１からの入力信号をサーキュレータ７５のポート１から入力しポート２を介してＪＰＯ２０－１に印加し、ＪＰＯ２０－１からの反射信号をサーキュレータ７５のポート２から入力しポート３を介して出力ライン７２－１から信号入力部８２に伝送することで行われる。なお、端子ｏ－１と信号入力部８２の間に増幅器（マイクロ波増幅器）等を備えた構成としてもよい。
【0031】
図６は、４つの量子ビットに対して演算モードと較正モードの切り替えを行う構成を説明する図である。較正・演算切替部１００において、スイッチＳＷ＃１は、切替部制御部１４０Ａ（図４参照）からの動作切替信号＃１に基づき、演算モードの場合、ＪＰＯ２０－１と入出力装置６０－１とを接続し、較正時には、ＪＰＯ２０－１とサンプル切替部（セレクタ）９０のポート１とを接続する。
【0032】
スイッチＳＷ＃２は、切替部制御部１４０Ａからの動作切替信号＃２に基づき、演算モードの場合、ＪＰＯ２０－２と入出力装置６０－２とを接続し、較正時には、ＪＰＯ２０－２とサンプル切替部９０のポート２とを接続する。
【0033】
スイッチＳＷ＃３は、切替部制御部１４０Ａからの動作切替信号＃３に基づき、演算モードの場合、ＪＰＯ２０－３と入出力装置６０－３とを接続し、較正時には、ＪＰＯ２０－３とサンプル切替部９０のポート３とを接続する。
【0034】
スイッチＳＷ＃４は、切替部制御部１４０Ａからの動作切替信号＃４に基づき、演算モードの場合、ＪＰＯ２０－４と入出力装置６０－４とを接続し、較正時には、ＪＰＯ２０－４とサンプル切替部９０のポート４とを接続する。
【0035】
サンプル切替部９０は、切替部制御部１４０Ａからのサンプル選択信号に基づき、較正対象として選択された一つのＪＰＯと、測定システム８０とを接続する。切替部制御部１４０Ａは、較正時に、例えばＪＰ０２０－１からＪＰＯ２０－４まで順番（巡回的に）に選択するようサンプル切替部９０の切替を制御するようにしてもよい。
【0036】
測定切替部１２０は、切替部制御部１４０Ａからの測定切替信号に基づき、測定システム８０での測定モード（測定システム８０からの信号の組み合わせ等）を切り替える。
【0037】
図６において、動作切替信号＃１～＃４、サンプル選択信号、測定切替信号は、図４の第１の制御信号１５１に含まれる制御信号である。なお、４つのＪＰＯを四体相互作用で結合する結合器２１（図３等参照）は、演算時には、入出力装置６０－１～６０－４には接続されない。また、後述するように、較正時には、結合器２１は、４つのＪＰＯの一つのＪＰＯと較正・演算切替部１００との間の伝送線路を共有しているため、図６では、図示されていない。
【0038】
以下では、４ビットアニーリングマシンの例を挙げて説明する。この場合、四体相互作用の調整のために４ビット分の同時読み出し（並列読み出し）が必要となる。較正を行う対象は４つの量子ビットと１つの結合器である。結合器の較正では、例えば結合器の反射測定を行うことにより結合器の共振周波数を同定する。４つの量子ビットに接続された４組の信号線のうちの一つを、冷凍機内部のスイッチ（マイクロ波スイッチ）にて、結合器への接続に切り替えることで、信号線を共有し、結合器の反射測定に利用することで、４本の信号線で４つの量子ビットと１つの結合器の較正を行うことが可能である。較正のあとに、較正・演算切替部を切り替えて、例えば演算前調整が行われる。演算前調整では、４本の信号線にそれぞれ接続されている４つの量子ビットの同時読み出しを行い、四体相互作用を調整する。
【0039】
本開示の実施形態の一つは、複数の量子ビットと、少なくとも１つの結合器と、第１の信号線と、第２のセレクタと、を備え、前記量子ビットは、前記少なくとも１つの結合器の中の１つの結合器または複数の結合器に接続され、前記複数の量子ビットの中の１つは、前記第２のセレクタを介して前記第１の信号線に接続され、前記複数の結合器の中の少なくとも１つは、前記第２のセレクタに接続されている、量子回路である。ここで、第１の信号線は、出力ラインであり得る。
【0040】
図７（ａ）は、４つの量子ビットＪＰＯ２０－１～ＪＰＯ２０－４と結合器２１の一例を模式的に説明する図である。４つの量子ビットＪＰＯ２０－１～ＪＰＯ２０－４と結合器２１は、量子チップの基板（例えばシリコン基板）上の超伝導材料を成膜しパターニングして形成される。図７（ａ）では、超伝導材料からなる電極は、４つの等しい長さのアームが中央で互いに直角に交差する十字型形状とされる。結合器２１の制御信号の入出力ポートＩＯ－ｃ１は、較正時、結合器２１に制御信号を入力し結合器２１からの信号（反射信号）をモニタするためのポートである。
【0041】
図７（ｂ）は、図７（ａ）のＪＰＯ２０－２と結合器２１との接続、及び、図７（ａ）のＪＰＯ２０－２の十字型の電極において白丸で示すポート（誘導結合ポート）Ｂ－２と色付き丸で示すポート（入出力ポート：容量結合ポート）ＩＯ－２を説明する図である。なお、図７（ａ）のＪＰＯ２０－１、２０－３、２０－４は、ＪＰＯ２０－２と同様の構成とされる。図７（ｂ）を参照すると、ＪＰＯ２０－２の十字型の電極２６の一つのアーム（第１のアーム）の端部である結合器接続部２４は、結合器２１とキャパシタ３１を介して接続する。ＪＰＯ２０－２の十字型の電極２６の別のアーム（第２のアーム）の端部には、ＳＱＵＩＤループが接続される。ＳＱＵＩＤループは、一端がグランドに接続され他端が該別のアーム（第２のアーム）の端部に並列に接続された二つのジョセフソン接合ＪＪ１、ＪＪ２を有する。このＳＱＵＩＤループには、制御ライン２３－２に供給されるポンプ信号により生成された磁場（磁束）が印加される。ポートＢ－２は、ＪＰＯ２０－２のＳＱＵＩＤと一端がグランドに接続された制御ライン２３－２（インダクタＬ２）との誘導結合を表している。ＪＰＯ２０－２の十字型の電極２６のさらに別のアーム（第３のアーム）の端部（読み出し回路接続部２２）の入出力ポートＩＯ－２は、キャパシタ３２を介してサーキュレータ７５のポート２（図５Ａ、図５Ｂ参照）に接続される。ＪＰＯ２０－２の十字型の電極２６の各アームは、その両側を、間隙を介してグランド面（グランドパタン）で囲むようにしてもよい。読み出し回路接続部２２にキャパシタ３２を介して接続する伝送路２５－２や制御ライン２３－２は、それぞれの両側が間隙を介してグランド面（グランドパタン）で囲まれたコプレーナ線路としてもよい。量子チップの配線層の伝送路２５－２は、量子チップの各端子に接続する端子を有する不図示のＰＣＢ(Printed Circuit Board)等に設けられた同軸コネクタ等を介して対応するサーキュレータ７５（図５Ａ、図５Ｂ）のポート２に接続するようにしてもよい。
【0042】
図７（ｃ）を参照すると、結合器２１は、対向する二つの電極２１１、２１２間に並列に接続された二つのジョセフソン接合ＪＪ２１、ＪＪ２２と、シャントキャパシタＣ２１を備えている。ジョセフソン接合ＪＪ２１、電極２１１、ジョセフソン接合ＪＪ２２、電極２１２はＳＱＵＩＤループを形成している。シャントキャパシタＣ２１は、電極２１１、２１２間のキャパシタンスである。電極２１１は、ＪＰＯ２０－１、ＪＰＯ２０－２の電極と容量結合する対向部２１１Ａを備え、さらに入出力ポートＩＯ－ｃ１として、制御信号の伝送路２７とキャパシタ３３を介して容量結合する対向部２１１Ｃを備えている。電極２１２は、ＪＰＯ２０－３、ＪＰＯ２０－４の電極と容量結合する対向部２１２Ａ、２１２Ｂを備えている。ジョセフソン接合ＪＪ２１、ＪＪ２２を含むＳＱＵＩＤループには、不図示の制御ラインのインダクタに供給されるＤＣ電流により生成された磁場（磁束）を印加するようにしてもよい。この場合、図５Ａ、図５ＢのＤＣバイアス源５１とＤＣライン７４－１が、結合器２１に対して設けられることになる。あるいは、結合器２１は、対向する二つの電極２１１、２１２間に、一つのジョセフソン接合を接続し、これと並列にキャパシタ（シャントキャパシタ）を接続する構成としてもよい（この場合、制御ラインは設けられない）。
【0043】
図７（ｃ）では、結合器２１の電極として対向する略Ｌ字型の電極２１１、２１２が例示されているが、電極のパタンはかかる構成に制限されるものでないことは勿論である。結合器２１の対向する二つの電極２１１、２１２は、その周りを間隙を介してグランド面（グランドパタン）で囲むようにしてもよい。伝送路２７は、両側を間隙を介してグランド面（グランドパタン）で囲んだコプレーナ線路として構成してもよい。伝送路２７は、不図示のＰＣＢ等の同軸コネクタ等を介して対応するスイッチ（セレクタ）７７（図８）を介してサーキュレータ７５－３（図８）のポート２に接続する。
【0044】
図８は、図７（ａ）の４つのＪＰＯ２０－１～２０－４と結合器２１と、伝送系７０（図６）との接続の一例を模式的に例示する図である。図８を参照すると、結合器２１の制御信号の入出力ポートＩＯ－ｃ１と、ＪＰＯ２０－３の信号の入出力ポートＩＯ－３と、サーキュレータ７５－３との間に接続されたスイッチ（セレクタ）７７を備えている。スイッチ７７は、図４のセレクタ制御部１４０Ｂからの第２の制御信号１５２に基づき、ＪＰＯ２０－３の入出力ポートＩＯ－３又は結合器２１の入出力ポートＩＯ－ｃ１をサーキュレータ７５－３のポート２に接続する。サーキュレータ７５－１、７５－２、７５－４は、それぞれのポート１を、一端が端子ｉ－１、ｉ－２、ｉ－４にそれぞれ接続された入力ライン７１－１、７１－２、７１－４の他端に接続し、それぞれのポート３を、一端が端子Ｏ－１、Ｏ－２、Ｏ－４にそれぞれ接続された出力ライン７２－１、７２－２、７２－４に接続し、それぞれのポート２を、伝送路２５－１、２５－２、２５－４を介してＪＰＯ２０－１、２０－２、２０－４の入出力ポートＩＯ－１、ＩＯ－２、ＩＯ－４に接続している。バイアスＴ回路７６－１～７６－４は、ＪＰＯ２０－１～２０－４のポートＢ－１～Ｂ－４のＳＱＵＩＤループに印加する磁場を生成する信号（直流信号が重畳したマイクロ波信号）を、それぞれ、制御ライン２３－１～２３－４に供給する。
【0045】
本開示の実施形態の１つは、上述した量子回路１（図４）と、前記第１の信号線と前記第２の信号線とを測定システムに接続する第１の接続状態と、前記第１の信号線と前記第２の信号線とを入出力装置群に接続する第２の接続状態とを切替える切替部１１０（図４）と、を備える量子コンピュータ装置である。ここで、第１の信号線は出力ラインであり得る。第２の信号線は入力ラインであり得る。切替部１１０（図４）は、較正・演算切替部（図６の１００）を含み得る。また、切替部１１０（図４）は、サンプル切替部（図６の９０）を含み得る。さらに、切替部１１０（図４）は、測定切替部（図６の１２０）を含み得る。
【0046】
図９は、図６の詳細な回路図に対応している。図６で用いた交差を表す記号は、図９のように混んだ配線では、煩雑となりかえって図面を見にくくなるため、図９では使用しない。図９の較正・演算切替部１００において、端子ｉ－１、ｐ－ｉ、ｏ－１に接続するスイッチＳＷ１１、ＳＷ６、ＳＷ１は、図６のスイッチＳＷ＃１を構成している。
【0047】
端子ｉ－２、ｐ－２、ｏ－２に接続するスイッチＳＷ１２、ＳＷ７、ＳＷ２は、図６のスイッチＳＷ＃２を構成している。
【0048】
端子ｉ－３、ｐ－３、ｏ－３に接続するスイッチＳＷ１４、ＳＷ９、ＳＷ４は、図６のスイッチＳＷ＃３を構成している。
【0049】
端子ｉ－４、ｐ－４、ｏ－４に接続するスイッチＳＷ１５、ＳＷ１０、ＳＷ５は、図６のスイッチＳＷ＃４を構成している。
【0050】
サンプル切替部９０のスイッチＳＷ１３、ＳＷ８、ＳＷ３は、較正時、不図示の選択信号に基づき、端子ｉ－１～ｉ－４、端子ｐ－１～ｐ－４、端子ｏ－１～ｏ－４のうちいずれかを選択し、第１端子セット（ｉ－１、ｐ－１、ｏ－１）、第２端子セット（ｉ－２、ｐ－２、ｏ－２）、第３端子セット（ｉ－３、ｐ－３、ｏ－３）、第４端子セット（ｉ－４、ｐ－４、ｏ－４）のいずれかの端子セットを、測定システム８０に接続する。
【0051】
本開示の実施形態の１つは、測定の対象の前記量子ビットを選択するサンプル切替部（例えば図９の９０）と、測定のモードを切り替える測定切替部（例えば図９の１２０）とを前記切替部（図４の１１０）の内部に備えている。前記測定切替部（図９の１２０）は、前記測定システム（図９の８０）の第１の信号出力部（図９の８１Ａ）からの信号を、前記サンプル切替部（図９の９０）で選択された前記量子ビットに接続される前記第２の信号線に供給し、前記測定システム（８０）の第２の信号出力部（図９の８３）からの信号を、前記サンプル切替部（９０）で選択された前記量子ビットへポンプ信号として供給し、前記量子ビットに接続された前記第１の信号線からの信号を、前記測定システム（８０）の第１の信号入力部（図９の８１Ａのｃｈ２）に出力する第１の測定モードと、前記測定システム（８０）の前記第１の信号出力部（図９の８１Ａのｃｈ１）と前記第２の信号出力部（８３）からの信号を合わせた信号を、前記サンプル切替部（９０）で選択された前記量子ビットに接続される前記第２の信号線に供給し、前記サンプル切替部（９０）で選択された前記量子ビットに接続された前記第１の信号線からの信号を、前記測定システム（８０）の第１の信号入力部（図９の８１Ａのｃｈ２）に供給する第２の測定モードと、前記測定システム（８０）の前記第２の信号出力部（８３）からの信号を、前記サンプル切替部（９０）で選択された前記量子ビットへポンプ信号として供給し、前記サンプル切替部（９０）で選択された前記量子ビットに接続された前記第１の信号線からの信号を前記測定システム（８０）の第２の信号入力部（図９の８４）に供給する第３の測定モード、のうちの少なくとも２つのモードの間での切り替えを行う、前述の量子コンピュータ装置である。ここで、第１の信号線は、出力ラインまたは入出力ラインであり得る。第２の信号線は、入力ラインまたは入出力ラインであり得る。
【0052】
測定システム８０は、マイクロ波信号を出力する信号出力部８３と、ネットワークアナライザ８１Ａと、スペクトラムアナライザ８４を備えている。ネットワークアナライザ８１Ａは、好ましくは内蔵する信号源と受信機を備え、チャネル１（ｃｈ１）から信号を出力し、チャネル２（ｃｈ２）で信号を受信する。ネットワークアナライザ８１Ａの信号源と受信機は図５Ｂの信号出力部８１と信号入力部８２に対応し、信号出力部８３は、図５Ｂの信号出力部８３に対応させることができる。
【0053】
【0054】
図１０Ａは、図９の回路構成における較正時の接続を説明する図である。第１測定モードでは、測定切替部１２０のスイッチＳＷ１７は、図６の測定切替信号に基づき、その入力端子をＡ端子に接続し、ポンプ信号を発生する信号出力部８３の出力信号（マイクロ波信号）を、ハイパスフィルタ（ＨＰＦ）を介してサンプル切替部９０のスイッチＳＷ８に供給し、スイッチＳＷ８で選択された端子ｐ－１～ｐ－４のいずれかの端子に供給される。また、ネットワークアナライザ８１Ａのチャネル１（ｃｈ１）からの出力信号は、サンプル切替部９０のスイッチＳＷ１３に供給され、図６のサンプル選択信号に基づき、スイッチＳＷ１３で選択された端子ｉ－１～ｉ－４のいずれかの端子に供給される。
【0055】
測定切替部１２０のスイッチＳＷ１８は、図６の測定切替信号に基づき、出力をＡ端子に設定し、端子ｏ－１～ｏ－４のうちサンプル切替部９０のスイッチＳＷ３で選択された端子に伝送された信号（ｏ－３ではＪＰＯ２０－３又は結合器２１の反射信号のいずれか）をネットワークアナライザ８１Ａのチャネル２（ｃｈ２）に入力する。これにより、例えば端子ｐ－１～ｐ－４のうち較正対象として選択された端子に入力したポンプ信号の較正を行うことができる。また、追加のドライブ無しで測定した反射測定の結果からは、較正対象として選択されたＪＰＯのＱ値を求めることができる。
【0056】
第２測定モードでは、測定切替部１２０のスイッチＳＷ１７において、図６の測定切替信号に基づき、出力がＢ端子に切り替えられ、信号出力部８３の出力信号（マイクロ波信号）を、ネットワークアナライザ８１Ａのチャネル１（ｃｈ１）からの出力信号（マイクロ波信号）に方向性結合器ＣＰＬで結合させて、サンプル切替部９０のスイッチＳＷ１３に供給され、端子ｉ－１～ｉ－４のいずれかに供給される。方向性結合器ＣＰＬは、受動素子であるため正逆双方向で動作し、図１０Ａのように、逆方向（ＩＮポートとＯＵＴポートが逆）では、素子の方向性と結合度に応じて信号はメインパスの信号（図１０Ａでは、ネットワークアナライザ８１Ａのチャネル１（ｃｈ１）からの出力信号）と結合し、結合させた信号をサンプル切替部９０のスイッチ１３に供給し、図６のサンプル選択信号に基づき、スイッチ１３で選択された端子ｉ－１～ｉ－４のいずれかの端子に入力する。
【0057】
測定切替部１２０のスイッチＳＷ１８は、図６の測定切替信号に基づき、出力をＡ端子に設定し、端子ｏ－１～ｏ－４のうちサンプル切替部９０のスイッチＳＷ３で選択された端子に伝送された信号（端子ｏではＪＰＯ２０－３又は結合器２１の反射信号）をネットワークアナライザ８１Ａのチャネル２（ｃｈ２）に入力する。
【0058】
図１０Ｂは、第２の測定モードを説明する図である。図１０Ｂは、サンプル切替部９０でＪＰＯ２０－１を選択した場合に対応している。ネットワークアナライザ８１Ａからの角周波数ωprobeのマイクロ波信号（プローブ信号：所定周波数範囲で掃引される）と信号出力部８３からの角周波数ωｄのマイクロ波信号（ドライブ信号）を重畳した信号が、端子ｉ－１から入力ライン７１－１を介してサーキュレータ７５－１のポート１に入力されポート２に伝播出力され、キャパシタ３２を介してＪＰＯ２０－１に伝達され、ＪＰＯ２０－１からの出力信号（反射信号）は、サーキュレータ７５－１のポート２に入力されてポート３に伝播出力され出力ライン７２－１を介して端子ｏ－１に出力される。
【0059】
さらに、第３の測定モードでは、測定切替部１２０のスイッチＳＷ１７において、図６の測定切替信号に基づき、出力がＡ端子に切り替えられ、ポンプ信号（角周波数ωp）を出力する信号出力部８３の出力信号を、ハイパスフィルタ（ＨＰＦ）を介して、サンプル切替部９０のスイッチＳＷ８に供給する。ネットワークアナライザ８１Ａのチャネル１（ｃｈ）は、サンプル切替部９０のスイッチＳＷ１３を介して、端子ｉ－１～ｉ－４のいずれかに接続されるが、ネットワークアナライザ８１Ａのチャネル１（ｃｈ）からは信号は出力せず、測定には使用しない。サンプル切替部９０のスイッチＳＷ８は、図６のサンプル選択信号に基づき、出力をＢ端子に設定し、端子ｏ－１～ｏ－４のうちスイッチＳＷ３で選択された端子に伝送された信号（端子ｏ－３ではＪＰＯ２０－３又は結合器２１の反射信号）をスペクトラムアナライザ８４に入力する。スペクトラムアナライザ８４では、信号出力部８３から入力したポンプ信号の1/2の周波数のスペクトルを観測することにより、パラメトリック発振の評価を行うことができる。
【0060】
図１１は、図９の回路構成における演算時の接続を説明する図である。較正・演算切替部１００のスイッチは、図６の動作切替信号に基づき、Ｂ端子に切り替えられ、端子ｉ－１～ｉ－４は、入出力装置６０－１～６０－４の信号出力部の出力端子（RF OUT）にそれぞれ接続され、端子ｏ－１～ｏ－４は、入出力装置６０－１～６０－４の信号出力部の入力端子（RF IN）にそれぞれ接続され、端子ｐ－１～ｐ－４は、入出力装置６０－１～６０－４の信号出力部のポンプ信号出力端子（PUMP OUT）にそれぞれ接続される。
【0061】
本開示の実施形態の１つは、複数の量子ビットと、複数の結合器と、第１の信号線と、前記第１の信号線に接続された第１のセレクタと、を備え、各量子ビットは、前記複数の結合器の中の１つまたは複数の結合器に接続され、前記第１のセレクタには、前記複数の量子ビットの中の少なくとも２つ以上の量子ビットが接続され、前記第１のセレクタに接続される前記少なくとも２つ以上の量子ビットは、互いに異なる前記結合器にそれぞれ接続されている、量子回路である。
【0062】
本開示の実施形態の１つは、４本の前記第１の信号線を備え、各結合器には４つの前記量子ビットが接続されており、前記４つの量子ビットは、互いに異なる前記第１の信号線に接続されており、前記４つの量子ビットのうちの少なくとも１つの前記量子ビットは、前記第１のセレクタを介して前記第１の信号線に接続されている、上記の量子回路である。
【0063】
本開示の実施形態の１つは、前記第１のセレクタに接続される前記量子ビットは、第１のサーキュレータを介して前記第１のセレクタに接続され、前記第１のサーキュレータを介して前記量子ビットに接続する第２の信号線をさらに備えている、上記の量子回路である。
【0064】
上記において、第１の信号線は出力ラインであり得る。第２の信号線は入力ラインであり得る。セレクタは、スイッチであり得る。
【0065】
図１２は、８個の量子ビットからなるアニーリングマシンの配置説明する図である。図１２には、量子チップ１０の配線層の回路パタンの一例が模式的に示されている。量子チップ１０の配線層は、基板上に超伝導材料を成膜しパターニングすることで形成される。図１２において、ＪＰＯ２０－１～２０－４のポートＢ－１～Ｂ－８には、二つのジョセフソン接合をループに備えたＳＱＵＩＤ（不図示）が接続され、ＩＯ－１～ＩＯ－８は、入出力ポートである。Ｉ０－ｃ１～Ｉ０－ｃ３は、結合器２１－１～２１－３の制御信号の入出力ポートである。ポートＢ－１～Ｂ－８、ＩＯ－１～ＩＯ－８、ＩＯ－ｃ１～ＩＯ－ｃ３は、外部と接続するための端子（パッド）にそれぞれ配線接続されている。特に制限されないが、図１２の量子チップ１０において、配線層では、ＪＰＯ２０－１～２０－８、結合器２１－１～２１－３、端子、端子とポート間を接続する伝送線路（コプレーナ線路）は、それぞれの縁が間隙を介してグランド面（GND面）の縁と対向して配置されている。図１２では、ポートに接続する端子をポートと同じ名前としている。量子チップ１０の端子は例えばＰＣＢの基板の対応する端子に接続され、ＰＣＢのコネクタから、サーキュレータ等に接続される。なお、図１２の回路パタンの例はあくまで説明のための図であり、端子配置、配線接続は、図１２の例に制限されるものでないことは勿論である。また、端子は、量子チップ１０の配線層の周辺に設けられているが、量子チップ１０の配線層の周辺部で囲まれた領域内にパッドを有し、該パッドを量子チップ１０と対向して実装される第２の量子チップ（インターポーザ）（不図示）に配線層のパッドに金属突起等のバンプで接続し、第２の量子チップ（インターポーザ）（不図示）の配線層上で配線の引き回し等を行い、第２の量子チップ（インターポーザ）の端子からＰＣＢ等に接続を行うようにしてもよい。
【0066】
量子ビットが８ビット、結合器２１が３個あるが、４ビット分の同時読み出し配線により、較正と演算前調整とアニーリング動作（演算）が可能である。結合器２１－１は、ＪＰＯ２０－１、２０－２、２０－３、２０－４の十字型電極の一つのアームの端部に容量結合している。このため、これらは同時（並列）に読み出すことが必要とされ、それぞれ別のラインに接続できるようにする。同様に、結合器２１－２はＪＰＯ２０－３、２０－４、２０－７、２０－８の十字型電極の一つのアームの端部に容量結合しており、結合器２１－３には、ＪＰＯ２０－３、２０－５、２０－６、２０－７の十字型電極の一つのアームの端部に容量結合しており、それぞれが測定できるようにする必要がある。このようにすることにより、４ビット分の同時読み出しによる演算前調整を３つの結合器に対して順次行うことができる。また、演算動作時には、LHZ配置の最底辺の３ビットのＪＰＯ２０－１、２０－３、２０－６を、同時に読み出して独立に測定できることが必要である。この場合、LHZ配置の最底辺の量子ビット（ＪＰＯ）の数３は、４よりも小さいため、出力ライン７２は４本に設定される。一方、入力ライン７１、ポンプライン７３は８本とされる。
【0067】
以上の条件を満たすために、例えば図１３に示すような組み合わせで配線を行う。図１３には、図１２に例示した量子チップ１０の８個のＪＰＯ２０－１～２０－８の入出力ポートＩＯ－１～ＩＯ－８（端子ＩＯ－１～ＩＯ－８）、ポートＢ－１～Ｂ－８（端子Ｂ－１～Ｂ－８）と、３個の結合器２１－１～２１－３の入出力ポートＩＯ－ｃ１～ＩＯ－ｃ３（端子ＩＯ－ｃ１～ＩＯ－ｃ３）と、端子ｉ－１～端子ｉ－８、端子ｏ－１～端子ｏ－８、端子ｐ－１～端子ｐ－８、端子ｄ－１～端子ｄ－８の接続例が例示されている。
【0068】
図１３（ａ）を参照すると、端子ｉ－１、ｉ－８、ｉ－５からの信号は、それぞれ、入力ライン７１－１、７１－８、７１－５からサーキュレータ７５－１、７５－２、７５－３のポート１からポート２を介してＪＰＯ２０－１、２０－８、２０－５の入出力ポートＩＯ－１、ＩＯ－８、ＩＯ－５に接続する。また、ＪＰＯ２０－１、２０－８、２０－５の入出力ポートＩＯ－１、ＩＯ－８、ＩＯ－５からの信号は、それぞれ、サーキュレータ７５－１、７５－２、７５－３のポート２からポート３を介してスイッチ７７－１に入力され、図４のセレクタ制御部１４０Ｂからの第２の制御信号１５２に基づき、スイッチ７７－１で選択された信号が出力ライン７２－１から端子ｏ－１に出力される。すなわち、ＪＰＯ２０－１、２０－８、２０－５の入出力ポートＩＯ－１、ＩＯ－８、ＩＯ－５は端子ｏ－１を共有している。ここで、ＪＰＯ２０－１、２０－８、２０－５は、それぞれ、互いに異なる結合器に接続されている。また、ＪＰＯ２０－１、２０－８、２０－５についてどの２つの組み合わせも（ＪＰＯ２０－１と２０－８、ＪＰＯ２０－８と２０－５、ＪＰＯ２０－５と２０－１のいずれも）、同じ結合器に接続されていない。
【0069】
図１３（ｂ）を参照すると、端子ｉ－２、ｉ－７からの信号は、それぞれ、入力ライン７１－２、７１－７からサーキュレータ７５－４、７５－５のポート１からポート２を介してＪＰＯ２０－２、２０－７の入出力ポートＩＯ－２、ＩＯ－７に入力される。また、ＪＰＯ２０－２、２０－７の入出力ポートＩＯ－２、ＩＯ－７からの信号は、それぞれ、サーキュレータ７５－４、７５－５のポート２からポート３を介してスイッチ７７－２に入力され、図４のセレクタ制御部１４０Ｂからの第２の制御信号１５２に基づき、スイッチ７７－２で選択された信号が出力ライン７２－２から端子ｏ－２に出力される。ＪＰＯ２０－２、２０－７の入出力ポートＩＯ－２、ＩＯ－７は端子ｏ－２を共有している。ここで、ＪＰＯ２０－７は結合器２１－２および結合器２１－３に接続されているが、ＪＰＯ２０－２は結合器２１－１のみに接続されている。従って、ＪＰＯ２０－７とＪＰＯ２０－２は同じ結合器に接続されていない。
【0070】
図１３（ｃ）を参照すると、端子ｉ－３からの信号は、入力ライン７１－３からサーキュレータ７５－６のポート１からポート２を介してスイッチ７７－３に入力され、ＪＰＯ２０－３の入出力ポートＩＯ－３、結合器２１－１、２１－２、２１－３の制御信号の入出力ポートＩＯ－ｃ１、ＩＯ－ｃ２、ＩＯ－ｃ３のうち、図４のセレクタ制御部１４０Ｂからの第２の制御信号１５２に基づき、スイッチ７７－３で選択されたポートに入力される。ＪＰＯ２０－３の入出力ポートＩＯ－３、結合器２１－１、２１－２、２１－３の制御信号の入出力ポートＩＯ－ｃ１、ＩＯ－ｃ２、ＩＯ－ｃ３のうち、スイッチ７７－３で選択されたポートからの信号が、サーキュレータ７５－６のポート２からポート３を介して出力ライン７２－３から端子ｏ－３に出力される。ＪＰＯ２０－３の入出力ポートＩＯ－３と、結合器２１－１～２１－３の入出力ポートＩＯ－ｃ１～ＩＯ－ｃ３は、端子ｉ－３、端子ｏ－３を共有している。スイッチ７７－３は、前述の第２のセレクタの１つの実施例である。
【0071】
図１３（ｄ）を参照すると、端子ｉ－４、ｉ－６からの信号は、入力ライン７１－４、７１－６からサーキュレータ７５－７、７５－８のポート１からポート２を介してＪＰＯ２０－４、２０－６のＩＯポートＩＯ－４、ＩＯ－６に入力される。また、ＪＰＯ２０－４、２０－６のＩＯ－４、ＩＯ－６からの信号はサーキュレータ７５－７、７５－８のポート２からポート３を介してスイッチ７７－４に入力され、図４のセレクタ制御部１４０Ｂからの第２の制御信号１５２に基づき、スイッチ７７－４で選択された信号が、出力ライン７２－４から端子ｏ－４に出力される。ＪＰＯ２０－４、２０－６の入出力ポートＩ０－４、Ｉ０－６は端子ｏ－４を共有している。ここで、ＪＰＯ２０－４は結合器２１－２および結合器２１－１に接続されているが、ＪＰＯ２０－６は結合器２１－３のみに接続されている。従って、ＪＰＯ２０－４とＪＰＯ２０－６は同じ結合器に接続されていない。
【0072】
図１３（ｅ）を参照すると、端子ｄ－ｎ、ｐ－ｎ（n=1,…,n）からのＤＣ信号とポンプ信号は、バイアスＴ回路７６－ｎに接続され、ＪＰＯ２０－ｎのポートＢ－ｎ（磁場印加部）に供給される。
【0073】
冷凍機内の各スイッチ７７の切替制御は公知の手法が用いられる。常温部の較正・演算切替部１００、サンプル切替部９０、測定切替部１２０のスイッチもSP6TやSPDT(Single-Pole Double-Throw：単極双投スイッチ）等の高周波電磁式メカニカルリレーを用いてもよい。
【0074】
このように、図１３において、並列（同時）読み出しの対象とされない複数のＪＰＯは、端子ｏを共有し、スイッチ７７－１～７７－４で切り替えて時分割で読み出すことで、伝送系において、ＪＰＯからの出力信号（反射信号）の出力ライン（高周波同軸ケーブル）の本数を４本（ｏ－１～ｏ－４）に削減し、出力ライン上に設けられるサーキュレータ、アイソレータ、HEMT増幅器等の個数を削減している。
【0075】
ＪＰＯには演算時に独立の入力ラインが必要になるため、サーキュレータ７５－１、７５－２、７５－３、サーキュレータ７５－４、７５－５、サーキュレータ７５－７～７５－８を、それぞれ、スイッチ７７－１、スイッチ７７－２、スイッチ７５－４よりも、サンプル（ＪＰＯ又は結合器）側に設置する。－方で、結合器２１－１～２１－３には、較正のときにのみ、ポートＩＯ－ｃｌ～ＩＯ－ｃ３から信号を入力するため、独立な配線は必要ない。そこで、サーキュレータ７５－６とサンプル（ＪＰＯ２０－３、結合器２１－１～２１－３の制御信号のＩＯポート）の間にスイッチ７７－３を配置することにより、サーキュレータの個数を減らすことができる。このような配線により、室温（冷凍機外部の常温部）では、入力ライン８本、出力ライン４本、ポンプライン８本が存在する。図９と同様、較正・演算切替部１００、サンプル切替部９０、測定切替部１２０を備え、上記ラインの切替を行うことで、８個の量子ビットの全てと３個の結合器の全てに対して較正を行うことが可能である。
【0076】
図１４Ａ、図１４Ｂは、図１２に示した８個の量子ビットからなるアニーリングマシンに対して較正・演算切替を行う回路（常温に設置）の構成を説明する図であり、４ビットの図９に対応する８ビットバージョンである。なお、図面作製の都合で二つの図面に分図され、端子ａ、ｂで接続されている。
【0077】
較正・演算切替部１００の各スイッチＳＷ１、ＳＷ２、ＳＷ４～ＳＷ７、ＳＷ９～ＳＷ１２、ＳＷ１４、ＳＷ１５は、端子ｉ－１～ｉ－４、ｏ－１～ｏ－４、ｐ－１～ｐ－ｚｉを較正時には、測定システム８０に接続し、演算時には、それぞれ入出力装置６０－１～６０－４に接続する。
【0078】
較正・演算切替部１００の各スイッチＳＷ２０～ＳＷ２３、ＳＷ２５～ＳＷ２８は、端子ｉ－５～ｉ－８、ｐ－５～ｐ－８を較正時には、測定システム８０に接続し、演算時には、それぞれ入出力装置６０－５～６０－６に接続する。入出力装置６０－５～６０－６は、信号出力部（RF OUT）とポンプ信号出力部（PUMP OUT)を備え、信号出力部は備えていない。
【0079】
図１５Ａ、図１５Ｂは、図１４Ａ、図１４Ｂに示した構成の較正時の接続を説明する図である。較正・演算切替部１００の各スイッチは、図４の第１の制御信号１５１（図６の動作切替信号）に基づき、Ａ端子に切り替えられ、サンプル切替部９０のスイッチＳＷ３、ＳＷ８、ＳＷ１３、ＳＷ２４、ＳＷ２９は、端子の組（ｉ－１、ｏ－１、ｐ－１）～（ｉ－４、ｏ－４、ｐ－４）のいずれかを選択し、測定切替部１２０を介して測定システム８０に接続する。
【0080】
サンプル切替部９０のスイッチＳＷ１８、ＳＷ１９は、図４の第１の制御信号１５１（図６のサンプル選択信号）に基づき、端子の組（ｉ－５、ｐ－５）～（ｉ－８、ｐ－８）のいずれかを選択し、測定切替部１２０を介して測定システム８０に接続する。測定切替部１２０は前述したので説明は省略する。
【0081】
図１６Ａ、図１６Ｂは、図１４Ａ、図１４Ｂに示した構成の演算時の接続を説明する図である。較正・演算切替部１００の各スイッチは、図４の第１の制御信号１５１（図６の動作切替信号）に基づき、Ｂ端子に切り替えられる。
【0082】
まず、演算前調整を行う。演算前調整は、JＰＯ２０－１、２０－２、２０－３、２０－４をそれぞれ入出力装置６０－1、６０－２、６０－３、６０－４に接続して行う。すなわち、
ＪＰＯ２０－１の端子ＩＯ－１（図１２）は、図１３（ａ）のサーキュレータ７５－１、セレクタ７７－１を介して端子ｏ－１に接続される。
JＰＯ２０－２の端子ＩＯ－２（図１２）は、図１３（ｂ）のサーキュレータ７５－４、セレクタ７７－２を介して端子ｏ－２に接続される。
ＪＰＯ２０－３の端子ＩＯ－３（図１２）は、図１３（ｃ）のセレクタ７７－３、サーキュレータ７５－６を介して端子ｉ－１、ｏ－３に接続される。
ＪＰＯ２０－４の端子ＩＯ－４（図１２）は、図１３（ｄ）のサーキュレータ７５－７、セレクタ７７－４を介して端子ｏ－４に接続される。図１６Ａに示すように、ＪＰＯ２０－１～２０－４に接続する端子の組（ｉ－１、ｐ－１、ｏ－１）～（ｉ－４、ｐ－４、ｏ－４）は、それぞれ入出力装置６０－１～６０－４のRF OUT、RF IN、PUMP OUTに接続される。
ＪＰＯ２０－１の端子ＩＯ－１（図１２）は、図１３（ａ）のサーキュレータ７５－１、セレクタ７７－１を介して端子ｏ－１に接続される。
JＰＯ２０－２の端子ＩＯ－２（図１２）は、図１３（ｂ）のサーキュレータ７５－４、セレクタ７７－２を介して端子ｏ－２に接続される。
ＪＰＯ２０－３の端子ＩＯ－３（図１２）は、図１３（ｃ）のセレクタ７７－３、サーキュレータ７５－６を介して端子ｉ－１、ｏ－３に接続される。
ＪＰＯ２０－４の端子ＩＯ－４（図１２）は、図１３（ｄ）のサーキュレータ７５－７、セレクタ７７－４を介して端子ｏ－４に接続される。図１６Ａに示すように、ＪＰＯ２０－１～２０－４に接続する端子の組（ｉ－１、ｐ－１、ｏ－１）～（ｉ－４、ｐ－４、ｏ－４）は、それぞれ入出力装置６０－１～６０－４のRF OUT、RF IN、PUMP OUTに接続される。
【0083】
次に、図１３（ａ）、（ｂ）、（ｃ）、（ｄ）のセレクタ７７－１、７７－２、７７－３、７７－４でそれぞれ、図４の第２の制御信号１５２に基づき、選択されたＪＰＯ２０－８、２０－７、２０－３、２０－４を対応する入出力装置に接続して演算前調整を行う。すなわち、ＪＰＯ２０－８の端子ＩＯ－８は、サーキュレータ７５－２、セレクタ７７－１を介して端子ｏ－１に接続される。すなわち、ＪＰＯ２０－８に接続する端子の組（ｉ－８、ｐ－８、ｏ－１）のうち、ｉ－８、ｐ－８は、図１６Ｂの入出力装置６０－８のRF OUT、PUMP OUTにそれぞれ接続され、ｏ－１は、図１６Ａの入出力装置６０－１のRF INに接続される。
ＪＰＯ２０－７の端子ＩＯ－７は、サーキュレータ７５－５、セレクタ７７－２を介して端子ｏ－２に接続される。ＪＰＯ２０－７に接続する端子の組（ｉ－７、ｐ－７、ｏ－２）のうちｉ－７、ｐ－７は、図１６Ｂの入出力装置６０－７のRF OUT、PUMP OUTにそれぞれ接続され、ｏ－２は、図１６Ａの入出力装置６０－２のRF INに接続される。
ＪＰＯ２０－３の端子ＩＯ－３は、端子ｉ－３、ｏ－３にセレクタ７７－３、サーキュレータ７５－６を介して接続され、端子の組（ｉ－３、ｐ－３、ｏ－３）は、図１６Ａの入出力装置６０－３のRF OUT、PUMP OUT、RF INにそれぞれ接続される。
ＪＰＯ２０－４の端子ＩＯ－４は、サーキュレータ７５－７、セレクタ７７－４を介して端子ｏ－４に接続される。ＪＰＯ２０－４に接続する端子の組（ｉ－４、ｐ－４、ｏ－４）は、図１６Ａの入出力装置６０－４のRF OUT、PUMP OUT、RF INにそれぞれ接続される。
ＪＰＯ２０－７の端子ＩＯ－７は、サーキュレータ７５－５、セレクタ７７－２を介して端子ｏ－２に接続される。ＪＰＯ２０－７に接続する端子の組（ｉ－７、ｐ－７、ｏ－２）のうちｉ－７、ｐ－７は、図１６Ｂの入出力装置６０－７のRF OUT、PUMP OUTにそれぞれ接続され、ｏ－２は、図１６Ａの入出力装置６０－２のRF INに接続される。
ＪＰＯ２０－３の端子ＩＯ－３は、端子ｉ－３、ｏ－３にセレクタ７７－３、サーキュレータ７５－６を介して接続され、端子の組（ｉ－３、ｐ－３、ｏ－３）は、図１６Ａの入出力装置６０－３のRF OUT、PUMP OUT、RF INにそれぞれ接続される。
ＪＰＯ２０－４の端子ＩＯ－４は、サーキュレータ７５－７、セレクタ７７－４を介して端子ｏ－４に接続される。ＪＰＯ２０－４に接続する端子の組（ｉ－４、ｐ－４、ｏ－４）は、図１６Ａの入出力装置６０－４のRF OUT、PUMP OUT、RF INにそれぞれ接続される。
【0084】
次に、図１３（ａ）、（ｂ）、（ｃ）、（ｄ）のセレクタ７７－１、７７－２、７７－３、７７－４でそれぞれ選択されたＪＰＯ２０－５、２０－７、２０－３、２０－６を入出力装置に接続して演算前調整を行う。すなわち、ＪＰＯ２０－５の端子ＩＯ－５は、サーキュレータ７５－３、セレクタ７７－１を介して端子ｏ－１に接続される。ＪＰＯ２０－５に接続する端子の組（ｉ－５、ｐ－５、ｏ－１）のうち、ｉ－５、ｐ－５は、図１６Ｂの入出力装置６０－５のRF OUT、PUMP OUTにそれぞれ接続され、ｏ－１は、図１６Ａの入出力装置６０－１のRF INに接続される。
ＪＰＯ２０－７の端子ＩＯ－７は、サーキュレータ７５－５、セレクタ７７－２を介して端子ｏ－２に接続される。ＪＰＯ２０－７に接続する端子の組（ｉ－７、ｐ－７、ｏ－２）のうちｉ－７、ｐ－７は、図１６Ｂの入出力装置６０－７のRF OUT、PUMP OUTにそれぞれ接続され、ｏ－２は、図１６Ａの入出力装置６０－２のRF INに接続される。
JＰＯ２０－３の端子ＩＯ－３は、セレクタ７７－３、サーキュレータ７５－６を介して端子ｉ－３、ｏ－３に接続される。ＪＰＯ２０－３が接続する端子の組（ｉ－３、ｐ－３、ｏ－３）は、図１６Ａの入出力装置６０－３のRF OUT、PUMP OUT、RF INにそれぞれ接続される。
ＪＰＯ２０－７の端子ＩＯ－４は、サーキュレータ７５－７、セレクタ７７－４を介して端子ｏ－４に接続される。ＪＰＯ２０－４に接続する端子の組（ｉ－４、ｐ－４、ｏ－４）は、図１６Ａの入出力装置６０－４のRF OUT、PUMP OUT、RF INにそれぞれ接続される。
ＪＰＯ２０－７の端子ＩＯ－７は、サーキュレータ７５－５、セレクタ７７－２を介して端子ｏ－２に接続される。ＪＰＯ２０－７に接続する端子の組（ｉ－７、ｐ－７、ｏ－２）のうちｉ－７、ｐ－７は、図１６Ｂの入出力装置６０－７のRF OUT、PUMP OUTにそれぞれ接続され、ｏ－２は、図１６Ａの入出力装置６０－２のRF INに接続される。
JＰＯ２０－３の端子ＩＯ－３は、セレクタ７７－３、サーキュレータ７５－６を介して端子ｉ－３、ｏ－３に接続される。ＪＰＯ２０－３が接続する端子の組（ｉ－３、ｐ－３、ｏ－３）は、図１６Ａの入出力装置６０－３のRF OUT、PUMP OUT、RF INにそれぞれ接続される。
ＪＰＯ２０－７の端子ＩＯ－４は、サーキュレータ７５－７、セレクタ７７－４を介して端子ｏ－４に接続される。ＪＰＯ２０－４に接続する端子の組（ｉ－４、ｐ－４、ｏ－４）は、図１６Ａの入出力装置６０－４のRF OUT、PUMP OUT、RF INにそれぞれ接続される。
【0085】
その後、演算のために、最底辺であるＪＰＯ２０－１、２０－３、２０－６を入出力装置に接続する。ＪＰＯ２０－１、２０－３が接続する端子の組（ｉ－１、ｐ－１、ｏ－１）、（ｉ－３、ｐ－３、ｏ－３）は、それぞれ、図１６Ａの入出力装置６０－１、６０－３のRF OUT、RF IN、PUMP OUTに接続される。
ＪＰＯ２０－６の端子ＩＯ－６（図１２）は、図１３（ｄ）のサーキュレータ７５－８、セレクタ７７－４を介して端子ｏ－４に接続される。ＪＰＯ２０－６に接続する端子の組（ｉ－６、ｐ－６、ｏ－４）のうち、ｉ－６、ｐ－６は、図１６Ｂに示すように、入出力装置６０－６のRF OUT、PUMP OUTにそれぞれ接続され、ｏ－４は、図１６Ａの入出力装置６０－４のRF INに接続される。
ＪＰＯ２０－６の端子ＩＯ－６（図１２）は、図１３（ｄ）のサーキュレータ７５－８、セレクタ７７－４を介して端子ｏ－４に接続される。ＪＰＯ２０－６に接続する端子の組（ｉ－６、ｐ－６、ｏ－４）のうち、ｉ－６、ｐ－６は、図１６Ｂに示すように、入出力装置６０－６のRF OUT、PUMP OUTにそれぞれ接続され、ｏ－４は、図１６Ａの入出力装置６０－４のRF INに接続される。
【0086】
８ビットよりも大きな系として特に、４３ビットアニーリングマシンについて説明する。この場合、同時読み出しが必要な量子ビット数は８となり、読み出しラインを８本用意する。図１７は、４３ビットアニーリングマシンにおいて、どの量子ビットを同じ読み出しラインにまとめるかを模式的に示す図である。ＪＰＯの模様（ボックス内の模様）が同じものを、同－の読み出しラインにつながるスイッチに接続する。ここで、ボックスの模様が同じＪＰＯ同士では、どの２つの組み合わせにおいても、同じ結合器には接続していない。例えばＪＰＯ７は４つの結合器（ＣＰ８、ＣＰ１４、ＣＰ９、ＣＰ２）に接続しているが、ＪＰＯ７と同じ模様のＪＰＯ２、ＪＰＯ１８、ＪＰＯ１０、ＪＰＯ２３、ＪＰＯ２０は、いずれも該４つの結合器（ＣＰ８、ＣＰ１４、ＣＰ９、ＣＰ２）のいずれにも接続していない。なお、８ビットより大きな系では、立体配線が必要となり、入出力ポートとポンプポートは取り方が異なるため、具体的なポート位置の表示は省略している。例えば図１７のように、規則的に読み出しラインをまとめることにより、これより大きな系においても同様に読み出しラインの本数を減らすことが可能である。結合器の読み出しに関しては、同時読み出しに関する制約がないため、いずれの読み出しラインに接続してもよい。
【0087】
室温での配線は、８ビットまでと同様の較正が適応できる。４３ビットの場合には、入力ライン４３個、出力ライン８個、ポンプライン４３個が存在することになる。これらに対し、較正／演算切替部、サンプル切替部、測定切替部、をそれぞれ用意することで、同様に、全量子ビットと結合器に対して較正を行うことが可能である。ＪＰＯの模様が同じものを、同－の読み出しラインにつながるスイッチに接続する。
【0088】
図１７において、右斜め斜辺に見ると、２つのラインが交互に現れている。例えば左端の斜辺には、ＪＰ０１とＪＰ０４、ＪＰ０８とＪＰ０１３、ＪＰＯ１９とＪＰＯ２６、ＪＰＯ３４（ＪＰＯ１と同じ右上がりの対角ストライプ模様であるが、濃淡が異なる）とＪＰＯ４３（ＪＰＯ４と同じ点線模様であるが、濃淡が異なる）という具合であり、ＪＰＯ１、ＪＰ０８、ＪＰＯ１９、ＪＰＯ２６、ＪＰ０３４の入出力ポートは一つのスイッチに接続されて信号入力部（読み出し回路）に接続し、ＪＰＯ４、ＪＰ０１３、ＪＰ０２６、ＪＰＯ３４、ＪＰＯ４３の入出力ポートは、ＪＰＯ１、ＪＰＯ８、ＪＰ０１９、ＪＰ０２６、ＪＰＯ４３の入出力ポートが接続するスイッチとは別のスイッチに接続されて信号入力部（読み出し回路）に接続する。これに平行な並びは、それと異なるラインが交互に現れている。ＪＰ０２とＪＰ０３、ＪＰ０７とＪＰ０１２、ＪＰＯ１８とＪＰＯ２５、ＪＰＯ３３とＪＰＯ４２という具合である。同時読み出しを行うＪＰＯ１、ＪＰＯ３、ＪＰＯ６、ＪＰＯ１０、ＪＰＯ１５、ＪＰＯ２１、ＪＰＯ２８、ＪＰＯ３６は互いに異なる読み出しラインに接続される必要があるが、これ以外のＪＰＯについては、ＪＰＯを表す箱の模様（パタン）が同じであれば、薄い網掛けのものと濃い網掛けのもの（例えばＪＰＯ８とＪＰＯ３０）の組み合わせを入れ替えてもよい。
【0089】
ＪＰＯのＩＯポートへの入力信号によるドライブパワーの較正（機器から出力される信
号のパワーを実際にデバイスに加わるドライブ強度に変換する）の一例についてその概略を説明する。
号のパワーを実際にデバイスに加わるドライブ強度に変換する）の一例についてその概略を説明する。
【0090】
一つのＪＰＯ（ＪＰＯ１）のハミルトニアン(量子化したハミルトニアン)Ｈは例えば次式(3)で与えられる。
・・・(3)
【0091】
式(3)において、
hbarはDirac定数、
al+、a1はマイクロ波光子（フォトン）の生成演算子と消滅演算子、
ω1はＪＰＯ１の共振角周波数、
ωp,1はＪＰＯ１のポンプ信号の角周波数、
ωd,1はＪＰＯ１のドライブ信号の角周波数、
θd,1はドライブ信号の位相、χ1は非線形性、
β1はパラメトリックドライブ強度(ポンプ場の振幅)、
λ1はコヒーレントドライブ強度、
である。
hbarはDirac定数、
al+、a1はマイクロ波光子（フォトン）の生成演算子と消滅演算子、
ω1はＪＰＯ１の共振角周波数、
ωp,1はＪＰＯ１のポンプ信号の角周波数、
ωd,1はＪＰＯ１のドライブ信号の角周波数、
θd,1はドライブ信号の位相、χ1は非線形性、
β1はパラメトリックドライブ強度(ポンプ場の振幅)、
λ1はコヒーレントドライブ強度、
である。
【0092】
式(3)において、β1とλ1は、それぞれ次式(4)、(5)で与えられる。
・・・(4)
【0093】
【0094】
式(4)、(5)において、
κeは外部ロスレート(loss late)（JPO２０からマイクロ波光子が失われていくレート（該光子がロスチャネル（図５Ｂの伝送路２５）へ出ていくレート）、decay rate ともいう）、
df/diは、JPO２０の共振周波数fを電流値i（JPO２０のポンプポートBに入力している電流値i）で微分した値、
p- d、p- pはそれぞれ、コヒーレントドライブとパラメトリックドライブのパワー、
Zoは、ライン（図５Bの２５）の特性インピーダンスである。
ＪはJoule、HzはHertz、dBmは電力を1ミリワット(mW)を基準値とするデシベル(dB)の値で表した単位であり、0[dBm]=1mW、AはAmpereを表している。
κeは外部ロスレート(loss late)（JPO２０からマイクロ波光子が失われていくレート（該光子がロスチャネル（図５Ｂの伝送路２５）へ出ていくレート）、decay rate ともいう）、
df/diは、JPO２０の共振周波数fを電流値i（JPO２０のポンプポートBに入力している電流値i）で微分した値、
p- d、p- pはそれぞれ、コヒーレントドライブとパラメトリックドライブのパワー、
Zoは、ライン（図５Bの２５）の特性インピーダンスである。
ＪはJoule、HzはHertz、dBmは電力を1ミリワット(mW)を基準値とするデシベル(dB)の値で表した単位であり、0[dBm]=1mW、AはAmpereを表している。
【0095】
式(4)、(5)を用いて、β1とλ1を導出する場合には、κeやdf/diをネットワークアナライザを用いたJPO２０の反射測定や、その磁場依存性から求めた上で、ラインの減衰量等も加味して、p-
d、p-
pを高精度で求める必要がある。特に、入力ラインの減衰量等は、同軸ケーブルの個体差等により、精度良く、あたりを決めることは難しい。このため、反射信号の測定から、このドライブ強度自体を直接決定する手法が提案されている（非特許文献３、４等）。パラメトリックドライブやコヒーレントドライブを入力した場合には、JPO２０の共振周波数が変化する。この変化量について理論計算と、測定結果を、不図示のコンピュータで比較することにより、β1とλ1をより正確に求めることが可能とされる。較正の処理を行う不図示のコンピュータは、測定システム８０のネットワークアナライザ８１A、スペクトラムアナライザ８４にGPIB（General Purpose Interface Bus）あるいはUSB（Universal Serial Bus）による接続や、イーサネット等LAN（Local Area Network）を用いて接続しTCP/IP（Transmission Control Protocol/Internet Protocol）等で通信接続する構成としてもよい。
【0096】
実施形態において、ＪＰＯ２０や結合器２１に対する較正とともに（あるいは較正とは別に）、ＪＰＯ２０や結合器２１に入力信号を印加しその出力信号（反射信号）から、ネットワークアナライザ８１Ａ（ベクトルネットワークアナライザ）で、ＪＰＯ２０や結合器２１についてＳパラメータ、自己共振周波数、Ｑ値、結合係数等を求め、検査や評価を行うようにしてもよい。検査・評価の場合も較正と同様、較正・演算切替部１００の各スイッチはＡ端子に切り替える。
【0097】
なお、上記実施形態では、量子ビットとして、図７、図８、図１２等に例示したように十字型電極を有する集中定数型のＪＰＯを例に説明したが、電極の平面形状は十字型に制限されるものでないことは勿論である。また、ＪＰＯは集中定数型に制限されるものでなく、分布定数型であってもよいことは勿論である。
【0098】
なお、上記の実施形態では、制御部として、セレクタ制御部、切替部制御部、全体を制御する制御部からなる構成を例に説明したが、制御部は、三つで構成する構成に制限されるものでなく、例えば、主制御部と外部制御部に分離する構成としてもよい。ここで、外部制御部とは例えば他のPC（Personal Computer）等である。主制御部と外部制御部の間に、Ｌ２スイッチやルータ（Ｌ３スイッチ）等が介在させネットワーク接続する構成としてもよい。主制御部がLANやインターネットに接続されて、１人あるいは複数の外部のユーザがこれらのネットワークを経由して操作できるようにしてもよく、その場合には、ジョブ管理サーバが外部ユーザからの要請を受けて、全体のジョブを管理しながら主制御ユニットに指定のコマンドを送るようにしてもよい。
【0099】
また、上記の実施形態では、サンプル切替部９０と測定切替部１２０が、測定システム８０と別々のユニットとして構成した例について説明したが、これらを一体で構成してもよいことは勿論である。
【0100】
また、上記の実施形態では、較正と演算を切り替える例を説明したが、この切り替えを行わず検査あるいは較正のみの構成であってもよい。この場合、量子ビットの数と同数の信号入出力部は必ずしも用意しなくてもよい。また、測定システムは検査や較正のためのものに限られず、特性評価や、演算などを行うためのものでもよい。
【0101】
さらに、上記の実施形態では、一つの例として冷凍機内の配線削減について説明してきたが、配線削減効果はそれに限られるものではなく、冷凍機能のないチャンバーを使う場合などにも寄与し得る。
【0102】
上記実施形態は以下のように付記される（ただし、以下に制限されないことは勿論である）。
【0103】
（付記１）
量子回路は、複数の量子ビットと、複数の結合器と、第１の信号線と、前記第１の信号線に接続された第１のセレクタと、を備え、各量子ビットは、前記複数の結合器の中の１つまたは複数の結合器に接続され、前記第１のセレクタには、前記複数の量子ビットの中の少なくとも２つ以上の量子ビットが接続され、前記第１のセレクタに接続される前記少なくとも２つ以上の量子ビットは、互いに異なる前記結合器にそれぞれ接続されている。
量子回路は、複数の量子ビットと、複数の結合器と、第１の信号線と、前記第１の信号線に接続された第１のセレクタと、を備え、各量子ビットは、前記複数の結合器の中の１つまたは複数の結合器に接続され、前記第１のセレクタには、前記複数の量子ビットの中の少なくとも２つ以上の量子ビットが接続され、前記第１のセレクタに接続される前記少なくとも２つ以上の量子ビットは、互いに異なる前記結合器にそれぞれ接続されている。
【0104】
（付記２）
付記１の量子回路において、４本の前記第１の信号線を備え、
前記結合器には４つの前記量子ビットが接続されており、
前記４つの量子ビットは、互いに異なる前記第１の信号線に接続されており、
前記４つの量子ビットのうちの少なくとも１つの前記量子ビットは、前記第１のセレクタを介して前記第１の信号線に接続されている。
付記１の量子回路において、４本の前記第１の信号線を備え、
前記結合器には４つの前記量子ビットが接続されており、
前記４つの量子ビットは、互いに異なる前記第１の信号線に接続されており、
前記４つの量子ビットのうちの少なくとも１つの前記量子ビットは、前記第１のセレクタを介して前記第１の信号線に接続されている。
【0105】
（付記３）
付記１または２に記載の量子回路において、前記第１のセレクタに接続される前記量子ビットは、第１のサーキュレータを介して前記第１のセレクタに接続され、前記第１のサーキュレータを介して前記量子ビットに接続する第２の信号線をさらに備えている。
付記１または２に記載の量子回路において、前記第１のセレクタに接続される前記量子ビットは、第１のサーキュレータを介して前記第１のセレクタに接続され、前記第１のサーキュレータを介して前記量子ビットに接続する第２の信号線をさらに備えている。
【0106】
（付記４）
付記１乃至３のいずれかに記載の量子回路において、複数の前記量子ビットがLHZ方式で配置される。
付記１乃至３のいずれかに記載の量子回路において、複数の前記量子ビットがLHZ方式で配置される。
【0107】
（付記５）
付記１乃至４のいずれかに記載の量子回路において、前記量子ビットは、少なくとも二つのジョセフソン接合を含むループ回路を有する共振器を含む。
付記１乃至４のいずれかに記載の量子回路において、前記量子ビットは、少なくとも二つのジョセフソン接合を含むループ回路を有する共振器を含む。
【0108】
（付記６）
付記１乃至５のいずれかに記載の量子回路において、複数の量子ビットと、１つまたは複数の結合器と、第１の信号線と、第２のセレクタと、を備え、前記量子ビットは、前記１つまたは複数の結合器の中の１つまたは複数の結合器に接続され、前記複数の量子ビットの中の１つは、前記第２のセレクタを介して前記第１の信号線に接続され、前記複数の結合器の中の少なくとも１つは、前記第２のセレクタに接続されている。
付記１乃至５のいずれかに記載の量子回路において、複数の量子ビットと、１つまたは複数の結合器と、第１の信号線と、第２のセレクタと、を備え、前記量子ビットは、前記１つまたは複数の結合器の中の１つまたは複数の結合器に接続され、前記複数の量子ビットの中の１つは、前記第２のセレクタを介して前記第１の信号線に接続され、前記複数の結合器の中の少なくとも１つは、前記第２のセレクタに接続されている。
【0109】
（付記７）
付記６に記載の量子回路において、前記第２のセレクタと、前記第１の信号線とは、第２のサーキュレータを介して接続されており、前記第２のサーキュレータには、第２の信号線が設けられている。
付記６に記載の量子回路において、前記第２のセレクタと、前記第１の信号線とは、第２のサーキュレータを介して接続されており、前記第２のサーキュレータには、第２の信号線が設けられている。
【0110】
（付記８）
量子コンピュータ装置は、付記３または付記７に記載の量子回路と、
前記第１の信号線と前記第２の信号線とを、測定システムに接続する第１の接続状態と、前記第１の信号線と前記第２の信号線とを、入出力装置群に接続する第２の接続状態とを切替える切替部と、を備える。
量子コンピュータ装置は、付記３または付記７に記載の量子回路と、
前記第１の信号線と前記第２の信号線とを、測定システムに接続する第１の接続状態と、前記第１の信号線と前記第２の信号線とを、入出力装置群に接続する第２の接続状態とを切替える切替部と、を備える。
【0111】
（付記９）
付記８の量子コンピュータ装置において、前記切替部が、測定の対象の前記量子ビットを選択するサンプル切替部と、測定のモードを切り替える測定切替部と、を備え、
前記測定切替部は、
前記測定システムの第１の信号出力部からの信号を、前記サンプル切替部で選択された前記量子ビットに接続される前記第２の信号線に供給し、前記測定システムの第２の信号出力部からの信号を、前記サンプル切替部で選択された前記量子ビットへポンプ信号として供給し、前記量子ビットに接続された前記第１の信号線からの信号を、前記測定システムの第１の信号入力部に出力する第１の測定モードと、
前記測定システムの前記第１の信号出力部と前記第２の信号出力部からの信号を合わせた信号を、前記サンプル切替部で選択された前記量子ビットに接続される前記第２の信号線に供給し、前記サンプル切替部で選択された前記量子ビットに接続された前記第１の信号線からの信号を、前記測定システムの第１の信号入力部に供給する第２の測定モードと、
前記測定システムの前記第２の信号出力部からの信号を、前記サンプル切替部で選択された前記量子ビットへポンプ信号として供給し、前記サンプル切替部で選択された前記量子ビットに接続された前記第１の信号線からの信号を前記測定システムの第２の信号入力部に供給する第３の測定モード、
のうちの少なくとも２つのモードの間での切り替えを行う。
付記８の量子コンピュータ装置において、前記切替部が、測定の対象の前記量子ビットを選択するサンプル切替部と、測定のモードを切り替える測定切替部と、を備え、
前記測定切替部は、
前記測定システムの第１の信号出力部からの信号を、前記サンプル切替部で選択された前記量子ビットに接続される前記第２の信号線に供給し、前記測定システムの第２の信号出力部からの信号を、前記サンプル切替部で選択された前記量子ビットへポンプ信号として供給し、前記量子ビットに接続された前記第１の信号線からの信号を、前記測定システムの第１の信号入力部に出力する第１の測定モードと、
前記測定システムの前記第１の信号出力部と前記第２の信号出力部からの信号を合わせた信号を、前記サンプル切替部で選択された前記量子ビットに接続される前記第２の信号線に供給し、前記サンプル切替部で選択された前記量子ビットに接続された前記第１の信号線からの信号を、前記測定システムの第１の信号入力部に供給する第２の測定モードと、
前記測定システムの前記第２の信号出力部からの信号を、前記サンプル切替部で選択された前記量子ビットへポンプ信号として供給し、前記サンプル切替部で選択された前記量子ビットに接続された前記第１の信号線からの信号を前記測定システムの第２の信号入力部に供給する第３の測定モード、
のうちの少なくとも２つのモードの間での切り替えを行う。
【0112】
（付記１０）
付記９の量子コンピュータ装置において、前記測定切替部は、前記第２の信号出力部と、前記第１の信号出力部と前記第１の信号入力部を含むネットワークアナライザと、前記第２の信号入力部を含むスペクトラムアナライザと、を含む前記測定システムと、前記サンプル切替部との間に配設されている。
付記９の量子コンピュータ装置において、前記測定切替部は、前記第２の信号出力部と、前記第１の信号出力部と前記第１の信号入力部を含むネットワークアナライザと、前記第２の信号入力部を含むスペクトラムアナライザと、を含む前記測定システムと、前記サンプル切替部との間に配設されている。
【0113】
（付記１１）
付記１乃至７のいずれかに記載の量子回路において、少なくとも１つの量子ビットは、複数の前記結合器に接続され、１つの前記第１のセレクタに接続されている前記量子ビットのうち、どの組み合わせの２つも、同じ結合器に接続されていない。
付記１乃至７のいずれかに記載の量子回路において、少なくとも１つの量子ビットは、複数の前記結合器に接続され、１つの前記第１のセレクタに接続されている前記量子ビットのうち、どの組み合わせの２つも、同じ結合器に接続されていない。
【0114】
（付記１２）
量子回路は、複数の量子ビットと、少なくとも１つの結合器と、第１の信号線と、第２のセレクタと、を備え、
前記量子ビットは、前記少なくとも１つの結合器の中の１つの結合器または複数の結合器に接続され、
前記複数の量子ビットの中の１つは、前記第２のセレクタを介して前記第１の信号線に接続され、
前記複数の結合器の中の少なくとも１つは、前記第２のセレクタに接続されている。
量子回路は、複数の量子ビットと、少なくとも１つの結合器と、第１の信号線と、第２のセレクタと、を備え、
前記量子ビットは、前記少なくとも１つの結合器の中の１つの結合器または複数の結合器に接続され、
前記複数の量子ビットの中の１つは、前記第２のセレクタを介して前記第１の信号線に接続され、
前記複数の結合器の中の少なくとも１つは、前記第２のセレクタに接続されている。
【0115】
（付記１３）
付記１２の量子回路において、前記第２のセレクタと、前記第１の信号線とは、第２のサーキュレータを介して接続されており、前記第２のサーキュレータには、第２の信号線が設けられている。
付記１２の量子回路において、前記第２のセレクタと、前記第１の信号線とは、第２のサーキュレータを介して接続されており、前記第２のサーキュレータには、第２の信号線が設けられている。
【0116】
（付記１４）
量子コンピュータ装置は、付記１３に記載の量子回路と、
前記第１の信号線と前記第２の信号線とを測定システムに接続する第１の接続状態と、前記第１の信号線と前記第２の信号線とを入出力装置群に接続する第２の接続状態とを切替える切替部と、を備える。
量子コンピュータ装置は、付記１３に記載の量子回路と、
前記第１の信号線と前記第２の信号線とを測定システムに接続する第１の接続状態と、前記第１の信号線と前記第２の信号線とを入出力装置群に接続する第２の接続状態とを切替える切替部と、を備える。
【0117】
（付記１５）
量子コンピュータ装置は、４つの量子ビットが結合器を介して四体相互作用で結合する構成の１つ又は複数の単位構造と、同時に読み出される量子ビットの数又は４のうち大きい数と同数の出力ラインと、各量子ビットに対応して設けられ、前記各量子ビットの入出力ポートへの信号を入力する入力ラインと、前記各量子ビットに対応して設けられ、前記各量子ビットへポンプ信号を供給するポンプラインと、前記結合器への信号の入出力を行う入出力ポートと、前記結合器に接続し同時読み出し対象とされない少なくとも一つの前記量子ビットの入出力ポートのうちのいずか一つを選択する第２のセレクタと、を冷凍機内に備え、前記入力ラインと前記出力ラインと前記ポンプラインを、前記量子ビット又は前記結合器の測定のために測定システムに接続するか、量子アニーリングの演算用に信号入出力部に接続するかの切替えを行うスイッチ群を含む切替部を、前記冷凍機外部の室温部に有し、前記１つ又は複数の単位構造の量子ビットの全ビットの検査又は較正のための前記測定と、前記量子アニーリングの演算と、を切替えて実行可能としている。
量子コンピュータ装置は、４つの量子ビットが結合器を介して四体相互作用で結合する構成の１つ又は複数の単位構造と、同時に読み出される量子ビットの数又は４のうち大きい数と同数の出力ラインと、各量子ビットに対応して設けられ、前記各量子ビットの入出力ポートへの信号を入力する入力ラインと、前記各量子ビットに対応して設けられ、前記各量子ビットへポンプ信号を供給するポンプラインと、前記結合器への信号の入出力を行う入出力ポートと、前記結合器に接続し同時読み出し対象とされない少なくとも一つの前記量子ビットの入出力ポートのうちのいずか一つを選択する第２のセレクタと、を冷凍機内に備え、前記入力ラインと前記出力ラインと前記ポンプラインを、前記量子ビット又は前記結合器の測定のために測定システムに接続するか、量子アニーリングの演算用に信号入出力部に接続するかの切替えを行うスイッチ群を含む切替部を、前記冷凍機外部の室温部に有し、前記１つ又は複数の単位構造の量子ビットの全ビットの検査又は較正のための前記測定と、前記量子アニーリングの演算と、を切替えて実行可能としている。
【0118】
（付記１６）
付記１５記載の量子コンピュータ装置において、
第１ポートが前記入力ラインに接続され、第３ポートが前記出力ラインに接続されたサーキュレータとして、
第２ポートが、対応する量子ビットの入出力ポートに接続された複数の第１のサーキュレータと、
第２ポートが、対応するセレクタに接続された少なくとも一つの第２のサーキュレータと、を前記冷凍機内に有し、
前記第２のセレクタは、選択した入出力ポートを前記第２のサーキュレータの前記第２ポートに接続し、
前記第１のサーキュレータは、
信号印加時には、前記入力ラインから前記第１ポートに入力した信号を前記第２ポートから出力して前記量子ビットの入出力ポートに供給し、
前記第２のサーキュレータは、
信号印加時には、前記入力ラインから前記第１ポートに入力した信号を前記第２ポートから出力して前記第２のセレクタに供給し、
前記第１のサーキュレータと前記第２のサーキュレータは、
読み出し時には、前記第２ポートから入力した信号を前記第３ポートから前記出力ラインに出力する。
付記１５記載の量子コンピュータ装置において、
第１ポートが前記入力ラインに接続され、第３ポートが前記出力ラインに接続されたサーキュレータとして、
第２ポートが、対応する量子ビットの入出力ポートに接続された複数の第１のサーキュレータと、
第２ポートが、対応するセレクタに接続された少なくとも一つの第２のサーキュレータと、を前記冷凍機内に有し、
前記第２のセレクタは、選択した入出力ポートを前記第２のサーキュレータの前記第２ポートに接続し、
前記第１のサーキュレータは、
信号印加時には、前記入力ラインから前記第１ポートに入力した信号を前記第２ポートから出力して前記量子ビットの入出力ポートに供給し、
前記第２のサーキュレータは、
信号印加時には、前記入力ラインから前記第１ポートに入力した信号を前記第２ポートから出力して前記第２のセレクタに供給し、
前記第１のサーキュレータと前記第２のサーキュレータは、
読み出し時には、前記第２ポートから入力した信号を前記第３ポートから前記出力ラインに出力する。
【0119】
（付記１７）
付記１５又は１６記載の量子コンピュータ装置において、同時に読み出し対象とされない複数の前記量子ビットに対して、複数の前記量子ビットの複数の入出力ポートのうちいずれか１つを選択する第１のセレクタを、前記冷凍機内にさらに備え、前記第１のセレクタは、選択した入出力ポートを、対応する前記第２のサーキュレータの前記第２ポートに接続する。
付記１５又は１６記載の量子コンピュータ装置において、同時に読み出し対象とされない複数の前記量子ビットに対して、複数の前記量子ビットの複数の入出力ポートのうちいずれか１つを選択する第１のセレクタを、前記冷凍機内にさらに備え、前記第１のセレクタは、選択した入出力ポートを、対応する前記第２のサーキュレータの前記第２ポートに接続する。
【0120】
（付記１８）
付記１５乃至１７のいずれかに記載の量子コンピュータ装置において、複数の前記結合器の入出力ポートと、前記複数の結合器の少なくとも一つに接続し同時読み出し対象とされない少なくとも一つの前記量子ビットの入出力ポートのうちいずれか１つを選択する第３のセレクタを前記冷凍機内にさらに備え、前記第３のセレクタは、選択した入出力ポートを、対応する前記第２のサーキュレータの前記第２ポートに接続する。
付記１５乃至１７のいずれかに記載の量子コンピュータ装置において、複数の前記結合器の入出力ポートと、前記複数の結合器の少なくとも一つに接続し同時読み出し対象とされない少なくとも一つの前記量子ビットの入出力ポートのうちいずれか１つを選択する第３のセレクタを前記冷凍機内にさらに備え、前記第３のセレクタは、選択した入出力ポートを、対応する前記第２のサーキュレータの前記第２ポートに接続する。
【0121】
（付記１９）
付記１５乃至１８のいずれかに記載の量子コンピュータ装置において、前記測定の対象の前記量子ビットを選択するサンプル切替部を前記室温部に備える。
付記１５乃至１８のいずれかに記載の量子コンピュータ装置において、前記測定の対象の前記量子ビットを選択するサンプル切替部を前記室温部に備える。
【0122】
（付記２０）
付記１９に記載の量子コンピュータ装置において、前記測定のモードを切り替える測定切替部を前記室温部に備え、前記測定切替部は、
前記測定システムの第１の信号出力部からの信号を、前記サンプル切替部で選択された前記量子ビットの入出力ポートに供給し、前記測定システムの第２の信号出力部からの信号を、前記サンプル切替部で選択された前記量子ビットへポンプ信号として供給し、前記量子ビットの前記入出力ポートからの信号を、前記測定システムの第１の信号入力部に出力する第１の測定モードと、
前記測定システムの前記第１の信号出力部と前記第２の信号出力部からの信号を合わせた信号を、前記サンプル切替部で選択された前記量子ビットの入出力ポートに供給し、前記サンプル切替部で選択された前記量子ビットの前記入出力ポートからの信号を、前記測定システムの第１の信号入力部に供給する第２の測定モードと、
前記測定システムの前記第２の信号出力部からの信号を、前記サンプル切替部で選択された前記量子ビットへポンプ信号として供給し、前記サンプル切替部で選択された前記量子ビットの前記入出力ポートからの信号を前記測定システムの第２の信号入力部に供給する第３の測定モードと、
のうちの少なくとも２つのモードの間での切り替えを行う。
付記１９に記載の量子コンピュータ装置において、前記測定のモードを切り替える測定切替部を前記室温部に備え、前記測定切替部は、
前記測定システムの第１の信号出力部からの信号を、前記サンプル切替部で選択された前記量子ビットの入出力ポートに供給し、前記測定システムの第２の信号出力部からの信号を、前記サンプル切替部で選択された前記量子ビットへポンプ信号として供給し、前記量子ビットの前記入出力ポートからの信号を、前記測定システムの第１の信号入力部に出力する第１の測定モードと、
前記測定システムの前記第１の信号出力部と前記第２の信号出力部からの信号を合わせた信号を、前記サンプル切替部で選択された前記量子ビットの入出力ポートに供給し、前記サンプル切替部で選択された前記量子ビットの前記入出力ポートからの信号を、前記測定システムの第１の信号入力部に供給する第２の測定モードと、
前記測定システムの前記第２の信号出力部からの信号を、前記サンプル切替部で選択された前記量子ビットへポンプ信号として供給し、前記サンプル切替部で選択された前記量子ビットの前記入出力ポートからの信号を前記測定システムの第２の信号入力部に供給する第３の測定モードと、
のうちの少なくとも２つのモードの間での切り替えを行う。
【0123】
（付記２１）
付記２０に記載の量子コンピュータ装置において、前記測定切替部は、前記第２の信号出力部と、前記第１の信号出力部と前記第１の信号入力部を含むネットワークアナライザと、前記第２の信号入力部を含むスペクトラムアナライザと、を含む前記測定システムと、前記サンプル切替部との間に配設されている。
付記２０に記載の量子コンピュータ装置において、前記測定切替部は、前記第２の信号出力部と、前記第１の信号出力部と前記第１の信号入力部を含むネットワークアナライザと、前記第２の信号入力部を含むスペクトラムアナライザと、を含む前記測定システムと、前記サンプル切替部との間に配設されている。
【0124】
（付記２２）
付記１５乃至２１のいずれかに記載の量子コンピュータ装置において、前記単位構造を複数有し、前記単位構造が、前記単位構造を構成する前記４つの量子ビットのうち少なくとも一つの量子ビットを、一又は複数の他の前記単位構造と共有している。
付記１５乃至２１のいずれかに記載の量子コンピュータ装置において、前記単位構造を複数有し、前記単位構造が、前記単位構造を構成する前記４つの量子ビットのうち少なくとも一つの量子ビットを、一又は複数の他の前記単位構造と共有している。
【0125】
（付記２３）
付記１５乃至２２のいずれかに記載の量子コンピュータ装置において、複数の前記量子ビットがLHZ方式で配置され、前記出力ラインの本数は、最低辺の量子ビットの数または４のうち大きい数と同数とされる。
付記１５乃至２２のいずれかに記載の量子コンピュータ装置において、複数の前記量子ビットがLHZ方式で配置され、前記出力ラインの本数は、最低辺の量子ビットの数または４のうち大きい数と同数とされる。
【0126】
（付記２４）
付記１５乃至２３のいずれかに記載の量子コンピュータ装置において、前記量子ビットは、ジョセフソンパラメトリック発振器を含む。
付記１５乃至２３のいずれかに記載の量子コンピュータ装置において、前記量子ビットは、ジョセフソンパラメトリック発振器を含む。
【0127】
なお、上記の非特許文献１乃至４の各開示を、本書に引用をもって繰り込むものとする。本開示の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本開示の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ乃至選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【0128】
１ 量子回路
１０ 量子チップ
１１ 量子ビット群
１２ セレクタ
２０－１～２０－１３、２０Ａ～２０Ｄ 量子ビット（ＪＰＯ）
２１、２１－１～２１－６ 結合器
２２Ａ～２２Ｄ 読み出し回路接続部
２３Ａ～２３Ｄ、２３－１～２３－４ 制御ライン（フラックスライン）
２４Ａ～２４Ｄ 結合器接続部
２５、２５－２ 伝送路
２６ 電極
２７ 伝送路
３１Ａ～３１Ｄ キャパシタ（結合キャパシタ）
３２Ａ～３２Ｄ キャパシタ
３３ キャパシタ
４０Ａ～４０Ｄ 読み出し回路
５０Ａ～５０Ｄ 信号出力部
６０、６０－１～６０－８ 入出力装置（群）
６１ 信号出力部
６２ 信号入力部
６３ 信号出力部
６４ ＤＣバイアス源
７０ 伝送系
７１－１～７１－８ 入力ライン
７２－１～７２－４ 出力ライン
７３－１～７３－８ ポンプライン
７４－１～７４－８ ＤＣライン
７５、７５－１～７５－８ サーキュレータ
７６、７６－１～７６－４ バイアスＴ回路
７７、７７－１～７７－４ スイッチ（セレクタ）
７８ アイソレータ
７９ ＨＥＭＴ増幅器
８０ 測定システム
８１ 信号出力部
８１Ａ ネットワークアナライザ
８２ 信号入力部
８３ 信号出力部
８４ スペクトラムアナライザ
９０ サンプル切替部
１００ 較正・演算切替部
１１０ 切替部
１２０ 測定切替部
１３０ 制御部
１４０Ａ 切替部制御部
１４０Ｂ セレクタ制御部
１５１ 第１の制御信号
１５２ 第２の制御信号
２１０ 非線形素子
２１１ 第１の電極
２１１Ａ－２１１Ｃ 対向部
２１２ 第２の電極
２１２Ａ、２１２Ｂ 対向部
３００ 量子コンピュータ装置
７０１ 第１の信号線
１０ 量子チップ
１１ 量子ビット群
１２ セレクタ
２０－１～２０－１３、２０Ａ～２０Ｄ 量子ビット（ＪＰＯ）
２１、２１－１～２１－６ 結合器
２２Ａ～２２Ｄ 読み出し回路接続部
２３Ａ～２３Ｄ、２３－１～２３－４ 制御ライン（フラックスライン）
２４Ａ～２４Ｄ 結合器接続部
２５、２５－２ 伝送路
２６ 電極
２７ 伝送路
３１Ａ～３１Ｄ キャパシタ（結合キャパシタ）
３２Ａ～３２Ｄ キャパシタ
３３ キャパシタ
４０Ａ～４０Ｄ 読み出し回路
５０Ａ～５０Ｄ 信号出力部
６０、６０－１～６０－８ 入出力装置（群）
６１ 信号出力部
６２ 信号入力部
６３ 信号出力部
６４ ＤＣバイアス源
７０ 伝送系
７１－１～７１－８ 入力ライン
７２－１～７２－４ 出力ライン
７３－１～７３－８ ポンプライン
７４－１～７４－８ ＤＣライン
７５、７５－１～７５－８ サーキュレータ
７６、７６－１～７６－４ バイアスＴ回路
７７、７７－１～７７－４ スイッチ（セレクタ）
７８ アイソレータ
７９ ＨＥＭＴ増幅器
８０ 測定システム
８１ 信号出力部
８１Ａ ネットワークアナライザ
８２ 信号入力部
８３ 信号出力部
８４ スペクトラムアナライザ
９０ サンプル切替部
１００ 較正・演算切替部
１１０ 切替部
１２０ 測定切替部
１３０ 制御部
１４０Ａ 切替部制御部
１４０Ｂ セレクタ制御部
１５１ 第１の制御信号
１５２ 第２の制御信号
２１０ 非線形素子
２１１ 第１の電極
２１１Ａ－２１１Ｃ 対向部
２１２ 第２の電極
２１２Ａ、２１２Ｂ 対向部
３００ 量子コンピュータ装置
７０１ 第１の信号線
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図6】
【図7】
【図8】
【図9】
【図10A】
【図10B】
【図11】
【図12】
【図13】
【図14A】
【図14B】
【図15A】
【図15B】
【図16A】
【図16B】
【図17】
【図18A】
【図18B】