特開 2024-86405 電源回路及び駆動回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024086405

(43)【公開日】2024-06-27

(54)【発明の名称】電源回路及び駆動回路

(51)【国際特許分類】

   H02M 3/07 20060101AFI20240620BHJP

【ＦＩ】

H02M3/07

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2022201514

(22)【出願日】2022-12-16

(71)【出願人】

【識別番号】000006220

【氏名又は名称】ミツミ電機株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】山本 康介

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AS04

5H730AS13

5H730BB02

5H730BB57

5H730CC21

5H730DD04

5H730FD01

5H730FF01

5H730FG01

5H730XX03

5H730XX13

5H730XX23

5H730XX33

(57)【要約】

【課題】出力電圧生成回路によって入力電圧よりも高く生成される出力電圧が閾値電圧よりも上昇すると、出力信号を適切にアサート可能な電源回路の提供。
【解決手段】入力電圧よりも高い出力電圧を生成する出力電圧生成回路と、前記入力電圧よりも低い閾値電圧を生成する閾値電圧生成回路と、前記出力電圧が前記閾値電圧よりも上昇すると、出力信号をアサートする比較回路と、前記入力電圧が基準電圧よりも上昇すると、前記閾値電圧を低下させる閾値電圧変更回路と、を備える、電源回路。
【選択図】図２

【特許請求の範囲】

【請求項1】

入力電圧よりも高い出力電圧を生成する出力電圧生成回路と、
前記入力電圧よりも低い閾値電圧を生成する閾値電圧生成回路と、
前記出力電圧が前記閾値電圧よりも上昇すると、出力信号をアサートする比較回路と、
前記入力電圧が基準電圧よりも上昇すると、前記閾値電圧を低下させる閾値電圧変更回路と、を備える、電源回路。

【請求項2】

前記閾値電圧生成回路は、前記入力電圧を分圧することで前記閾値電圧を生成し、
前記閾値電圧変更回路は、前記入力電圧の分圧比を変更することで前記閾値電圧を低下させる、請求項１に記載の電源回路。

【請求項3】

前記閾値電圧生成回路は、第１入力ノードと第２入力ノードとの間の電位差である前記入力電圧を、前記第１入力ノードと生成ノードとの間の第１抵抗および前記第２入力ノードと前記生成ノードとの間の第２抵抗を用いて分圧することで、前記閾値電圧を前記生成ノードから出力し、
前記閾値電圧変更回路は、前記第２抵抗の抵抗値を変更することで前記分圧比を変更する、請求項２に記載の電源回路。

【請求項4】

前記入力電圧よりも低い定電圧を生成するレギュレータを備え、
前記出力電圧生成回路は、前記定電圧に前記入力電圧を加えることで前記出力電圧を生成する、請求項１から３のいずれか一項に記載の電源回路。

【請求項5】

請求項１から３のいずれか一項に記載の電源回路と、
前記出力電圧を使用する駆動源と、
前記出力信号がアサートされると、前記駆動源の動作を許可するロジック回路と、を備える、駆動回路。

【請求項6】

請求項４に記載の電源回路と、
前記出力電圧を使用する第１駆動源と、
前記定電圧を使用する第２駆動源と、
前記出力信号がアサートされると、前記第１駆動源の動作を許可するロジック回路と、を備える、駆動回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電源回路及び駆動回路に関する。

【背景技術】

【0002】

従来、入力電圧端子に印加された直流の入力電圧を昇圧し、得られた昇圧電圧を出力電圧端子に出力するチャージポンプ回路が知られている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２０－１７８４８３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

チャージポンプ回路によって生成される昇圧電圧の検出電圧が閾値電圧よりも上昇すると、出力信号をアサートする構成を採用することで、昇圧電圧がある程度上昇したことを検知することができる。しかしながら、チャージポンプ回路は直流の入力電圧よりも高い昇圧電圧を生成するので、直流の入力電圧の変動に伴って昇圧電圧が変動することがある。このため、昇圧電圧の検出電圧を一つの閾値電圧と比較する構成では、昇圧電圧がある程度上昇しても、出力信号が適切にアサートされないおそれがある。

【0005】

本開示は、出力電圧生成回路によって入力電圧よりも高く生成される出力電圧が閾値電圧よりも上昇すると、出力信号を適切にアサート可能な電源回路及び駆動回路を提供する。

【課題を解決するための手段】

【0006】

本開示の第１態様として、
入力電圧よりも高い出力電圧を生成する出力電圧生成回路と、
前記入力電圧よりも低い閾値電圧を生成する閾値電圧生成回路と、
前記出力電圧が前記閾値電圧よりも上昇すると、出力信号をアサートする比較回路と、
前記入力電圧が基準電圧よりも上昇すると、前記閾値電圧を低下させる閾値電圧変更回路と、を備える、電源回路が提供される。

【0007】

本開示の第２態様として、
前記電源回路と、
前記出力電圧を使用する駆動源と、
前記出力信号がアサートされると、前記駆動源の動作を許可するロジック回路と、を備える、駆動回路が提供される。

【発明の効果】

【0008】

本開示によれば、出力電圧生成回路によって入力電圧よりも高く生成される出力電圧が閾値電圧よりも上昇すると、出力信号を適切にアサート可能な電源回路及び駆動回路を提供できる。

【図面の簡単な説明】

【0009】

【図1】一実施形態の電源回路を備える駆動回路の第１構成例を示す図である。

【図2】一実施形態の電源回路における電圧監視回路の一構成例を示す図である。

【図3】電圧監視回路における各数値の具体例を示す表である。

【図4】直流の入力電圧（直流電圧ＶＤＤ）と、チャージポンプにより生成される昇圧電圧（電源電圧ＶＣＰＨ）の昇圧目標電圧値ＶＣＰＨｇを１００としたときの、出力信号ＲＤＹがアサートになる時の電源電圧ＶＣＰＨの割合との関係を示す一比較例である。

【図5】直流の入力電圧（直流電圧ＶＤＤ）と、チャージポンプにより生成される昇圧電圧（電源電圧ＶＣＰＨ）の昇圧目標電圧値ＶＣＰＨｇを１００としたときの、出力信号ＲＤＹがアサートになる時の電源電圧ＶＣＰＨの割合との関係を示す一実施例である。

【図6】一実施形態の電源回路の一構成例を示す図である。

【図7】一実施形態の電源回路におけるチャージポンプの一構成例を示す図である。

【図8】チャージポンプの制御タイミングの一例を示すタイミングチャートである。

【図9】一実施形態の駆動回路を備える電力変換装置の一構成例を示す図である。

【発明を実施するための形態】

【0010】

以下、実施形態を図面に従って説明する。

【0011】

図１は、一実施形態の電源回路を備える駆動回路の第１構成例を示す図である。駆動回路１００は、電源回路４００によって生成される電源電圧ＶＣＰＨを用いて動作する駆動源１０によって駆動対象３００を駆動する。駆動回路１００は、例えは、集積回路によって形成される。駆動回路１００は、電源回路４００、駆動源１０及びロジック回路３１を備える。

【0012】

電源回路４００は、直流の入力電圧（直流電圧ＶＤＤ）を用いて電源電圧ＶＣＰＨを生成する。電源回路４００は、チャージポンプ９０及び電圧監視回路２３を備える。

【0013】

チャージポンプ９０は、直流の入力電圧（直流電圧ＶＤＤ）よりも高い昇圧電圧（電源電圧ＶＣＰＨ）を生成する回路である。チャージポンプ９０は、入力される直流電圧ＶＤＤを昇圧し、得られた昇圧電圧である電源電圧ＶＣＰＨを出力する。

【0014】

電圧監視回路２３は、チャージポンプ９０によって直流電圧ＶＤＤよりも高く生成される昇圧電圧（電源電圧ＶＣＰＨ）を監視する。電圧監視回路２３は、電源電圧ＶＣＰＨの検出電圧が後述の閾値電圧Ｖｔｈよりも上昇すると、出力信号ＲＤＹをアサートする構成を有する。電圧監視回路２３は、出力信号ＲＤＹをアサートすることで、チャージポンプ９０の昇圧動作により生成された電源電圧ＶＣＰＨが、閾値電圧Ｖｔｈに対応する電圧よりも超えたことをロジック回路３１に通知できる。出力信号ＲＤＹは、電源電圧ＶＣＰＨが安定した電圧まで上昇したことを知らせる準備信号として使用されてもよい。

【0015】

ロジック回路３１は、出力信号ＲＤＹがアサートされると、電源電圧ＶＣＰＨを使用する駆動源１０の動作の許否を表すイネーブル信号ＤＲＥＮをアサートする。駆動源１０は、イネーブル信号ＤＲＥＮがアサートされると、電源電圧ＶＣＰＨを使用して駆動対象３００の駆動を開始する。このように、出力信号ＲＤＹがアサートされることで、駆動源１０は、チャージポンプ９０の昇圧動作により生成された電源電圧ＶＣＰＨが十分に上昇していない状態で駆動対象３００を駆動することを防止できる。

【0016】

次に、電圧監視回路２３の構成例について説明する。

【0017】

図２は、電圧監視回路の一構成例を示す図である。電圧監視回路２３は、上述のチャージポンプ９０によって生成される電源電圧ＶＣＰＨの検出電圧ＶＣＰＨｄが閾値電圧Ｖｔｈよりも上昇すると、出力信号ＲＤＹをアサートする。電圧監視回路２３は、閾値電圧生成回路２４、比較回路２５及び閾値電圧変更回路２６を備える。

【0018】

閾値電圧生成回路２４は、直流の入力電圧（直流電圧ＶＤＤ）よりも低い閾値電圧Ｖｔｈを生成する。閾値電圧Ｖｔｈは、直流の入力電圧よりも低い閾値電圧の一例である。閾値電圧生成回路２４は、この例では、直流電圧ＶＤＤを分圧するための抵抗Ｒ３，Ｒ４，Ｒ５を含む。閾値電圧生成回路２４は、第１入力ノード２４ａと第２入力ノード２４ｂとの間の電位差である直流電圧ＶＤＤを抵抗Ｒ３，Ｒ４，Ｒ５を用いて分圧することで、閾値電圧Ｖｔｈを生成ノード２４ｃから出力する。第１入力ノード２４ａは、直流電圧ＶＤＤの電源入力端子に接続され、第２入力ノード２４ｂは、アナロググランド端子ＡＧＮＤに接続され、生成ノード２４ｃは、比較器２５ａの反転入力端子に接続される。

【0019】

閾値電圧生成回路２４は、第１入力ノード２４ａと生成ノード２４ｃとの間に接続される第１抵抗として抵抗Ｒ３を有し、第２入力ノード２４ｂと生成ノード２４ｃとの間に接続される第２抵抗として抵抗Ｒ４，Ｒ５を有する。抵抗Ｒ４と抵抗Ｒ５は、接続ノード２４ｄで接続される。

【0020】

比較回路２５は、電源電圧ＶＣＰＨの検出電圧ＶＣＰＨｄが閾値電圧Ｖｔｈよりも上昇すると、出力信号ＲＤＹをアサートする。この例では、比較回路２５は、ハイアクティブの出力信号ＲＤＹをアサートすることで、出力信号ＲＤＹのレベルをローレベルからハイレベルに切り替える。

【0021】

比較回路２５は、この例では、チャージポンプ９０により生成される昇圧電圧（電源電圧ＶＣＰＨ）を抵抗Ｒ６，Ｒ７により検出する昇圧電圧検出回路２５ｂと、電源電圧ＶＣＰＨの検出電圧ＶＣＰＨｄを閾値電圧Ｖｔｈ１と比較する比較器２５ａと、を有する。

【0022】

昇圧電圧検出回路２５ｂは、電源電圧ＶＣＰＨを抵抗Ｒ６，Ｒ７により検出し、電源電圧ＶＣＰＨを抵抗Ｒ６，Ｒ７により分圧することで、検出電圧ＶＣＰＨｄを生成する。

【0023】

比較器２５ａは、検出電圧ＶＣＰＨｄを閾値電圧Ｖｔｈと比較し、その比較結果を表す出力信号ＲＤＹを出力する。比較器２５ａは、検出電圧ＶＣＰＨｄが閾値電圧Ｖｔｈよりも高い場合、出力信号ＲＤＹをアサートし、出力信号ＲＤＹのレベルをハイレベルとする。一方、比較器２５ａは、検出電圧ＶＣＰＨｄが閾値電圧Ｖｔｈよりも低い場合、出力信号ＲＤＹをネゲートし、出力信号ＲＤＹのレベルをローレベルとする。比較器２５ａは、直流電圧ＶＤＤよりも低い電源電圧Ｖ５で動作する。

【0024】

閾値電圧変更回路２６は、直流電圧ＶＤＤの検出電圧ＶＤＤｄが基準電圧ＶＲＥＦよりも上昇すると、閾値電圧Ｖｔｈを低下させる。この例では、閾値電圧変更回路２６は、閾値電圧生成回路２４によって直流電圧ＶＤＤが分圧されるときの直流電圧ＶＤＤの分圧比を変更することで、閾値電圧Ｖｔｈを低下させる。

【0025】

閾値電圧変更回路２６は、この例では、直流の入力電圧（直流電圧ＶＤＤ）を抵抗Ｒ１，Ｒ２により検出する入力電圧検出回路２６ｃと、直流電圧ＶＤＤの検出電圧ＶＤＤｄを基準電圧ＶＲＥＦと比較する比較器２６ａと、閾値電圧Ｖｔｈを低下させるスイッチ２６ｂと、を有する。

【0026】

入力電圧検出回路２６ｃは、直流の入力電圧（直流電圧ＶＤＤ）を抵抗Ｒ１，Ｒ２により検出し、直流電圧ＶＤＤを抵抗Ｒ１，Ｒ２により分圧することで、検出電圧ＶＤＤｄを生成する。

【0027】

比較器２６ａは、検出電圧ＶＤＤｄを基準電圧ＶＲＥＦと比較し、その比較結果を表す出力信号Ｓを出力する。比較器２６ａは、検出電圧ＶＤＤｄが基準電圧ＶＲＥＦよりも高い場合、出力信号Ｓをアサートし、出力信号Ｓのレベルをハイレベルとする。一方、比較器２６ａは、検出電圧ＶＤＤｄが基準電圧ＶＲＥＦよりも低い場合、出力信号Ｓをネゲートし、出力信号Ｓのレベルをローレベルとする。比較器２６ａは、直流電圧ＶＤＤよりも低い電源電圧Ｖ５で動作する。

【0028】

スイッチ２６ｂは、出力信号Ｓに応じてオン又はオフとなる半導体スイッチであり、この例では、Ｎチャネル型の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。出力信号Ｓのアサートにより、スイッチ２６ｂはオンし、出力信号Ｓのネゲートにより、スイッチ２６ｂはオフする。スイッチ２６ｂのオンにより、抵抗Ｒ５は短絡され、スイッチ２６ｂのオフにより、抵抗Ｒ５の短絡は解除される。

【0029】

閾値電圧変更回路２６は、検出電圧ＶＤＤｄが基準電圧ＶＲＥＦよりも高い場合、スイッチ２６ｂをオンすることで、第２抵抗の一部（この例では、抵抗Ｒ５）を短絡し、第１入力ノード２４ａと第２入力ノード２４ｂとの間の抵抗値を小さくする。これにより、閾値電圧Ｖｔｈが下がるように直流電圧ＶＤＤの分圧比は変更される。一方、閾値電圧変更回路２６は、検出電圧ＶＤＤｄが基準電圧ＶＲＥＦよりも低い場合、スイッチ２６ｂをオフすることで、第２抵抗の一部（この例では、抵抗Ｒ５）の短絡を解除し、第１入力ノード２４ａと第２入力ノード２４ｂとの間の抵抗値を大きくする。これにより、閾値電圧Ｖｔｈが上がるように直流電圧ＶＤＤの分圧比は変更される。

【0030】

次に、電圧監視回路２３における閾値電圧変更回路２６の効果について、図３、図４及び図５を参照して説明する。

【0031】

図３は、図２に示す電圧監視回路２３における基準電圧ＶＲＥＦと各抵抗のティピカル値の具体例を示す表である。図４は、直流の入力電圧（直流電圧ＶＤＤ）と、チャージポンプ９０により生成される昇圧電圧（電源電圧ＶＣＰＨ）の昇圧目標電圧値ＶＣＰＨｇを１００としたときの、出力信号ＲＤＹがアサートになる時の電源電圧ＶＣＰＨの割合との関係を示す一比較例である。図４は、図２に示す電圧監視回路２３のうち閾値電圧変更回路２６を除いた構成で測定されたデータを示す。図５は、直流の入力電圧（直流電圧ＶＤＤ）と、チャージポンプ９０により生成される昇圧電圧（電源電圧ＶＣＰＨ）の昇圧目標電圧値ＶＣＰＨｇを１００としたときの、出力信号ＲＤＹがアサートになる時の電源電圧ＶＣＰＨの割合との関係を示す一実施例である。図５は、図２に示す電圧監視回路２３の構成で測定されたデータを示す。

【0032】

図４及び図５の凡例において、「Ｔｙｐ」は、図３に示す数値の場合を示し、「Ｍａｘ」は、チャージポンプ９０により生成される電源電圧ＶＣＰＨの誤差によって昇圧率Ｂが最大になる場合を示し、「Ｍｉｎ」は、チャージポンプ９０により生成される電源電圧ＶＣＰＨの誤差によって昇圧率Ｂが最小になる場合を示す。

【0033】

閾値電圧変更回路２６が無い図４の"Ｍａｘ"によると、直流電圧ＶＤＤが例えば15[V]のとき、チャージポンプ９０により生成される昇圧電圧（電源電圧ＶＣＰＨ）が、昇圧目標電圧値ＶＣＰＨｇの約９１％まで上昇すると、出力信号ＲＤＹがアサートになる。しかしながら、直流電圧ＶＤＤが約20[V]よりも高い領域では、出力信号ＲＤＹがアサートになる時の電源電圧ＶＣＰＨの割合は１００％を超えている。これは、チャージポンプ９０により生成される昇圧電圧（電源電圧ＶＣＰＨ）が昇圧目標電圧値ＶＣＰＨｇまで上昇しても、出力信号ＲＤＹがアサートされないことを意味する。

【0034】

このように、閾値電圧変更回路２６が無い場合（閾値電圧Ｖｔｈが直流電圧ＶＤＤの上昇によって低下しない場合）、チャージポンプ９０により生成される昇圧電圧（電源電圧ＶＣＰＨ）が十分に上昇しても、出力信号ＲＤＹが適切にアサートされないことがある。

【0035】

これに対し、閾値電圧変更回路２６が存在する図５によると、直流電圧ＶＤＤが20[V]よりも高い領域でも、出力信号ＲＤＹがアサートになる時の昇圧電圧（電源電圧ＶＣＰＨ）の割合は１００％を超えない。この例では、閾値電圧変更回路２６は、直流電圧ＶＤＤの検出電圧ＶＤＤｄが基準電圧ＶＲＥＦよりも上昇すると（直流電圧ＶＤＤが約13[V]よりも上昇すると）、閾値電圧Ｖｔｈを低下させる。これにより、直流電圧ＶＤＤが広く変動しても、チャージポンプ９０により生成される昇圧電圧（電源電圧ＶＣＰＨ）が、昇圧目標電圧値ＶＣＰＨｇの約６５％～９５％の範囲内で、出力信号ＲＤＹがアサートされる。

【0036】

このように、本実施形態によれば、チャージポンプ９０によって生成される昇圧電圧（電源電圧ＶＣＰＨ）の検出電圧ＶＣＨＰｄが閾値電圧Ｖｔｈよりも上昇すると、出力信号ＲＤＹを適切にアサートできる。出力信号ＲＤＹが適切にアサートされることで、例えば、駆動源１０（図１参照）は、チャージポンプ９０の昇圧動作により生成された電源電圧ＶＣＰＨが十分に上昇していない状態で駆動対象３００を駆動することを防止できる。

【0037】

次に、電源回路の他の構成例について説明する。

【0038】

図６は、一実施形態の電源回路の一構成例を示す図である。電源回路４０１は、チャージポンプ９０及び電圧監視回路２３の他に、レギュレータ９５を備える。レギュレータ９５は、直流の入力電圧（直流電圧ＶＤＤ）よりも低いレギュレータ電圧ＶＣＰＬを生成する回路である。レギュレータ９５は、直流の入力電圧（直流電圧ＶＤＤ）を所定の目標電圧まで降圧するレギュレート動作を行うことで、レギュレートされた定電圧（レギュレータ電圧ＶＣＰＬ）を生成する。レギュレータ９５の回路構成は、公知の構成でよい。

【0039】

チャージポンプ９０は、レギュレータ電圧ＶＣＰＬに直流の入力電圧（直流電圧ＶＤＤ）を加えることで、昇圧電圧（電源電圧ＶＣＰＨ）を生成する。これにより、昇圧電圧（電源電圧ＶＣＰＨ）は、レギュレータ電圧ＶＣＰＬと直流電圧ＶＤＤの和に等しくなる（ＶＣＰＨ＝ＶＣＰＬ＋ＶＤＤ）。

【0040】

例えば、電源回路４０１に入力される直流電圧ＶＤＤが6.5[V]～24[V]の範囲で変化し、レギュレータ電圧ＶＣＰＬが5.0[V]～5.5[V]の範囲でレギュレートされると、チャージポンプ９０により生成される電源電圧ＶＣＰＨは、11.5[V]～29.5[V]の範囲で変化する。このように、電源回路４０１は、広い入力電圧範囲に対応可能である。

【0041】

図７は、一実施形態の電源回路におけるチャージポンプの一構成例を示す図である。チャージポンプ９０は、レギュレータ９５により生成されたレギュレータ電圧ＶＣＰＬに、コンデンサＣｐに充電された直流電圧ＶＤＤを加えることで、昇圧電圧（電源電圧ＶＣＰＨ）をコンデンサＣｐｈに発生させる。

【0042】

図７において、チャージポンプ９０は、複数のスイッチ９１，９２，９３，９４、コンデンサＣｐ，Ｃｐｈ及びポンプ制御回路９６を備える。

【0043】

スイッチ９１とスイッチ９２は、直流電圧ＶＤＤの電源ノードと電源電圧ＶＣＰＨの電源ノードとの間に直列に接続されている。スイッチ９１は、制御電圧ＨＰＩＮに応じてオン又はオフとなる半導体スイッチである。スイッチ９２は、制御電圧ＨＮＩＮに応じてオン又はオフとなる半導体スイッチである。スイッチ９３とスイッチ９４は、レギュレータ電圧ＶＣＰＬの電源ノードとパワーグランドＰＧＮＤとの間に直列に接続されている。スイッチ９３は、制御電圧ＬＰＩＮに応じてオン又はオフとなる半導体スイッチである。スイッチ９４は、制御電圧ＬＮＩＮに応じてオン又はオフとなる半導体スイッチである。この例では、スイッチ９１，９３は、Ｐチャネル型のＭＯＳＦＥＴであり、スイッチ９２，９４は、Ｎチャネル型のＭＯＳＦＥＴである。

【0044】

コンデンサＣｐｈは、スイッチ９１とスイッチ９２との直列回路の両端に接続されている。コンデンサＣｐは、スイッチ９１とスイッチ９２との間の接続ノードＣＰ１と、スイッチ９３とスイッチ９４との間の接続ノードＣＰ２との間に接続されている。

【0045】

ポンプ制御回路９６は、ポンプイネーブル信号ＣＰＥＮがアサートされると、クロックＣＰＣＬＫに同期して、図８に例示する制御タイミングに従って制御電圧ＨＰＩＮ，ＨＮＩＮ，ＬＰＩＮ，ＬＮＩＮを生成する。これにより、チャージポンプ９０は、レギュレータ電圧ＶＣＰＬに直流の入力電圧（直流電圧ＶＤＤ）が重畳した昇圧電圧（電源電圧ＶＣＰＨ）を生成できる。

【0046】

図９は、一実施形態の駆動回路を備える電力変換回路の一構成例を示す図である。電力変換回路２０１は、直流電源から供給される直流電圧ＶＤＤを、モータＭ等の負荷３０１に供給する交流電圧に変換する。電力変換回路２０１は、ハイサイドのトランジスタＭ１、ローサイドのトランジスタＭ２、及びトランジスタＭ１，Ｍ２を駆動する駆動回路１０１を備える。

【0047】

電力変換回路２０１が例えばＵ，Ｖ，Ｗ相の三相の交流電力を生成するインバータの場合、トランジスタＭ１，Ｍ２及び駆動回路１０１をそれぞれ有する同一構成の３つのスイッチング回路を備える。図１０は、電力変換回路２０１が備える複数のスイッチング回路（例えば、Ｕ，Ｖ，Ｗ相の３つのスイッチング回路）のうちの一つのスイッチング回路を示している。

【0048】

電力変換回路２０１は、直流を交流に変換するインバータに限られず、直流を直流に変換するコンバータでもよい。電力変換回路２０１は、電源回路として使用されてもよい。負荷３０１は、例えば、冷却用のファン等を回転させるモータであるが、負荷３０１の種類は、これに限られない。

【0049】

駆動回路１０１は、駆動回路１０１に外付けされたトランジスタＭ１，Ｍ２を駆動する。トランジスタＭ１，Ｍ２は、第１主電極、第２主電極及びゲート電極を有するゲート駆動型のスイッチング素子である。その具体例として、ドレイン、ソース及びゲートを有するＮチャネル型の電界効果トランジスタ（ＦＥＴ）、コレクタ、エミッタ及びゲートを有する絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などがある。ＦＥＴの具体例として、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）などがある。ドレイン又はコレクタは、第１主電極の一例である。ソース又はエミッタは、第２主電極の一例である。図９は、トランジスタＭ１，Ｍ２がＮチャネル型のＦＥＴの場合を例示する。

【0050】

駆動回路１０１は、モータＭ等の負荷３０１を駆動するトランジスタＭ１，Ｍ２を駆動するプリドライバである。駆動回路１０１は、例えは、集積回路によって形成される。

【0051】

駆動回路１０１は、不図示のコントローラから供給される信号（クロックＣＬＫ、ハイサイド指令信号ＨＩＮ及びローサイド指令信号ＬＩＮ）に従って、トランジスタＭ１，Ｍ２を駆動することで、トランジスタＭ１，Ｍ２をスイッチング（オン又はオフ）させる。ハイサイド指令信号ＨＩＮ及びローサイド指令信号ＬＩＮは、クロックＣＬＫと同期して変化する。ハイサイド指令信号ＨＩＮは、ハイサイドのトランジスタＭ１のオンを指令するオン指令、及び、ハイサイドのトランジスタＭ１のオフを指令するオフ指令を含む。ローサイド指令信号ＬＩＮは、ローサイドのトランジスタＭ２のオンを指令するオン指令、及び、ローサイドのトランジスタＭ２のオフを指令するオフ指令を含む。駆動回路１０１は、ハイサイド指令信号ＨＩＮ及びローサイド指令信号ＬＩＮに従って、トランジスタＭ１，Ｍ２をオフさせるデッドタイムを挟んでトランジスタＭ１，Ｍ２を交互にオンさせる。

【0052】

駆動回路１０１は、制御回路３０、ハイサイドのソース電流源４０Ｈ、ハイサイドのシンク電流源５０Ｈ、ローサイドのソース電流源４０Ｌ及びローサイドのシンク電流源５０Ｌを備える。また、駆動回路１０１は、ハイサイドの駆動端子ＯＵＴＨ、中間端子ＯＵＴＭ、ローサイドの駆動端子ＯＵＴＬ及びグランド端子ＰＧＮＤを備える。さらに、駆動回路１０１は、上述の電源回路４０１（図６）を備える。

【0053】

制御回路３０は、トランジスタＭ１をオンさせるソース電流源４０Ｈを制御し、且つ、トランジスタＭ１をオフさせるシンク電流源５０Ｈを制御する。制御回路３０は、トランジスタＭ２をオンさせるソース電流源４０Ｌを制御し、且つ、トランジスタＭ２をオフさせるシンク電流源５０Ｌを制御する。制御回路３０は、ロジック回路３１、ハイサイド制御回路３２及びローサイド制御回路３３を備える。

【0054】

ロジック回路３１は、ハイサイド指令信号ＨＩＮ及びローサイド指令信号ＬＩＮに基づいて、ソース制御の駆動指令ＨＨＩＮとシンク制御の駆動指令ＨＬＩＮを生成する。ロジック回路３１は、ハイサイド指令信号ＨＩＮ及びローサイド指令信号ＬＩＮに基づいて、ソース制御の駆動指令ＬＨＩＮとシンク制御の駆動指令ＬＬＩＮを生成する。ロジック回路３１は、制御回路３０又は駆動回路１０１の外部にあってもよい。駆動指令ＨＨＩＮは、ソース駆動指令の一例である。駆動指令ＨＬＩＮは、シンク駆動指令の一例である。

【0055】

ハイサイド制御回路３２は、ソース制御の駆動指令ＨＨＩＮに従って、ハイサイドのソース電流源４０Ｈにより生成されるソース電流を制御する。ハイサイド制御回路３２は、シンク制御の駆動指令ＨＬＩＮに従って、ハイサイドのシンク電流源５０Ｈにより生成されるシンク電流を制御する。ハイサイド制御回路３２は、駆動指令ＨＨＩＮ及び駆動指令ＨＬＩＮに従って、電流源４０Ｈ，５０Ｈの出力トランジスタをオフさせるデッドタイムを挟んで電流源４０Ｈ，５０Ｈの出力トランジスタを交互にオンさせる。

【0056】

ローサイド制御回路３３は、ソース制御の駆動指令ＬＨＩＮに従って、ローサイドのソース電流源４０Ｌにより生成されるソース電流を制御する。ローサイド制御回路３３は、シンク制御の駆動指令ＬＬＩＮに従って、ローサイドのシンク電流源５０Ｌにより生成されるシンク電流を制御する。ローサイド制御回路３３は、駆動指令ＬＨＩＮ及び駆動指令ＬＬＩＮに従って、電流源４０Ｌ，５０Ｌの出力トランジスタをオフさせるデッドタイムを挟んで電流源４０Ｌ，５０Ｌの出力トランジスタを交互にオンさせる。

【0057】

ソース電流源４０Ｈは、Ｐチャネル型のＭＯＳＦＥＴにより形成された出力トランジスタを含み、トランジスタＭ１のゲートに流し込むソース電流を生成する。ソース電流源４０Ｈは、トランジスタＭ１のゲートに接続される駆動端子ＯＵＴＨと、ハイサイドの電源電圧ＶＣＰＨの電源ノードとの間に接続されている。

【0058】

電源電圧ＶＣＰＨは、直流電圧ＶＤＤとローサイドの電源電圧（レギュレータ電圧ＶＣＰＬ）との和に等しい。電源電圧ＶＣＰＨは、例えば、直流電圧ＶＤＤとレギュレータ電圧ＶＣＰＬを用いて、電源回路４０１内の上述のチャージポンプ９０により生成される。

【0059】

シンク電流源５０Ｈは、Ｎチャネル型のＭＯＳＦＥＴにより形成された出力トランジスタを含み、トランジスタＭ１のゲートから引き込むシンク電流を生成する。シンク電流源５０Ｈは、トランジスタＭ１のゲートに接続される駆動端子ＯＵＴＨと、負荷３０１に接続される中間端子ＯＵＴＭとの間に接続されている。

【0060】

ソース電流源４０Ｌは、Ｐチャネル型のＭＯＳＦＥＴにより形成された出力トランジスタを含み、トランジスタＭ２のゲートに流し込むソース電流を生成する。ソース電流源４０Ｌは、トランジスタＭ２のゲートに接続される駆動端子ＯＵＴＬと、ローサイドの電源電圧（レギュレータ電圧ＶＣＰＬ）の電源ノードとの間に接続されている。

【0061】

シンク電流源５０Ｌは、Ｎチャネル型のＭＯＳＦＥＴにより形成された出力トランジスタを含み、トランジスタＭ２のゲートから引き込むシンク電流を生成する。シンク電流源５０Ｌは、トランジスタＭ２のゲートに接続される駆動端子ＯＵＴＬと、グランドに接続されるグランド端子ＰＧＮＤとの間に接続されている。

【0062】

駆動回路１０１は、トランジスタＭ１，Ｍ２を定電流駆動方式で駆動する。駆動回路１０１は、ソース電流源４０ＨのＰＭＯＳの出力トランジスタから駆動端子ＯＵＴＨにソース電流を流し込むことで、トランジスタＭ１のゲートを充電し、トランジスタＭ１をオンさせる。駆動回路１０１は、シンク電流源５０ＨのＮＭＯＳの出力トランジスタに駆動端子ＯＵＴＨからシンク電流を引き込むことで、トランジスタＭ１のゲートを放電させ、トランジスタＭ１をオフさせる。同様に、駆動回路１０１は、ソース電流源４０ＬのＰＭＯＳの出力トランジスタから駆動端子ＯＵＴＬにソース電流を流し込むことで、トランジスタＭ２のゲートを充電し、トランジスタＭ２をオンさせる。駆動回路１０１は、シンク電流源５０ＬのＮＭＯＳの出力トランジスタに駆動端子ＯＵＴＬからシンク電流を引き込むことで、トランジスタＭ２のゲートを放電させ、トランジスタＭ２をオフさせる。

【0063】

駆動回路１０１は、電源回路４０１内のチャージポンプ９０によって生成される昇圧電圧（電源電圧ＶＣＰＨ）を使用する第１駆動源１１として、ハイサイドのソース電流源４０Ｈを備える。駆動回路１０１は、電源回路４０１内のレギュレータ９５によって生成されるレギュレータ電圧ＶＣＰＬを使用する第２駆動源１２として、ローサイドのソース電流源４０Ｌを備える。チャージポンプ９０は、駆動端子ＯＵＴＨにソース電流を流し込むソース電流源４０Ｈを動作させるための電源電圧として、電源電圧ＶＣＰＨを生成する。

【0064】

ロジック回路３１は、電源回路４０１内の電圧監視回路２３によって生成される出力信号ＲＤＹがアサートされると、ハイサイドのソース電流源４０Ｈ及びローサイドのソース電流源４０Ｌの動作を許可する。これにより、ロジック回路３１は、ハイサイド指令信号ＨＩＮ及びローサイド指令信号ＬＩＮに基づいて、ソース制御の駆動指令ＨＨＩＮとシンク制御の駆動指令ＨＬＩＮの生成を開始する。ロジック回路３１は、ハイサイド指令信号ＨＩＮ及びローサイド指令信号ＬＩＮに基づいて、ソース制御の駆動指令ＬＨＩＮとシンク制御の駆動指令ＬＬＩＮの生成を開始する。このように、出力信号ＲＤＹがアサートされることで、第１駆動源１１及び第２駆動源１２は、チャージポンプ９０の昇圧動作により生成された電源電圧ＶＣＰＨが十分に上昇していない状態で駆動対象（トランジスタＭ１，Ｍ２及び負荷３０１）を駆動することを防止できる。なお、トランジスタＭ１，Ｍ２及び負荷３０１は、駆動対象３００（図１）の一例であり、第１駆動源１１は、駆動源１０（図１）の一例である。

【0065】

以上の通り、実施形態を説明したが、上記実施形態は、例として提示したものであり、上記実施形態により本発明が限定されるものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の組み合わせ、省略、置き換え、変更などを行うことが可能である。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【0066】

例えば、上記実施形態におけるチャージポンプ９０は、入力電圧よりも高い出力電圧を生成する出力電圧生成回路の一例である。出力電圧生成回路は、図７に示すチャージポンプ９０の回路構成に限られない。

【符号の説明】

【0067】

１０ 駆動源
１１ 第１駆動源
１２ 第２駆動源
２３ 電圧監視回路
２４ 閾値電圧生成回路
２５ 比較回路
２６ 閾値電圧変更回路
３０ 制御回路
３１ ロジック回路
３２ ハイサイド制御回路
３３ ローサイド制御回路
４０Ｈ，４０Ｌ ソース電流源
５０Ｈ，５０Ｌ シンク電流源
９０ チャージポンプ
９１、９２，９３，９４ スイッチ
９５ レギュレータ
９６ ポンプ制御回路
１００，１０１ 駆動回路
２０１ 電力変換回路
３００ 駆動対象
３０１ 負荷
４００，４０１ 電源回路
Ｍ１，Ｍ２ トランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】