知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024086493
(43)【公開日】2024-06-27
(54)【発明の名称】液晶パネルおよび液晶表示装置の製造方法
(51)【国際特許分類】
G02F 1/133 20060101AFI20240620BHJP
G02F 1/1368 20060101ALI20240620BHJP
G02F 1/1345 20060101ALI20240620BHJP
【ＦＩ】
G02F1/133 550
G02F1/1368
G02F1/1345
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2022201651
(22)【出願日】2022-12-16
(71)【出願人】
【識別番号】520487808
【氏名又は名称】シャープディスプレイテクノロジー株式会社
(74)【代理人】
【識別番号】100120662
【弁理士】
【氏名又は名称】川上 桂子
(74)【代理人】
【識別番号】100216770
【弁理士】
【氏名又は名称】三品 明生
(74)【代理人】
【識別番号】100217364
【弁理士】
【氏名又は名称】田端 豊
(74)【代理人】
【識別番号】100180529
【弁理士】
【氏名又は名称】梶谷 美道
(72)【発明者】
【氏名】高橋 功
(72)【発明者】
【氏名】藤川 陽介
(72)【発明者】
【氏名】鉢田 卓也
(72)【発明者】
【氏名】飯沼 駿
【テーマコード（参考）】
2H092
2H192
2H193
【Ｆターム（参考）】
2H092GA35
2H092GA50
2H092JA24
2H092MA55
2H092MA57
2H092NA30
2H092PA06
2H092PA11
2H192AA24
2H192FA65
2H192FA72
2H192FB02
2H192FB27
2H192HB03
2H192HB04
2H192HB14
2H192HB25
2H193ZA04
2H193ZF20
2H193ZF43
2H193ZF45
2H193ZF52
2H193ZK02
2H193ZK09
2H193ZK13
2H193ZK14
2H193ZP15
(57)【要約】
【課題】製造工程中の複数の段階で検査を行うことが可能な液晶パネルおよび液晶表示装置の製造方法を提供する。
【解決手段】液晶パネルは、ゲートドライバ回路２３、デマルチプレクサ回路２４およびゲートスイッチ回路２２を含むアクティブマトリクス基板２０を備える。アクティブマトリクス基板は非表示領域ＮＲおよび非表示領域の外側に位置する検査用端子領域ＴＲを含み、非表示領域に、第１および第２パネル内検査端子２６Ａ、２６Ｂを有し、検査端子領域に、第１および第２パネル外検査端子２７Ａ、２７Ｃを含む。第２パネル外検査端子は、ゲートドライバ回路に接続され、第１パネル外検査端子はデマルチプレクサ回路に接続され、第２パネル内検査端子は、ゲートスイッチ回路に接続され、第１パネル内検査端子はデマルチプレクサ回路に接続されている。
【選択図】図２
【解決手段】液晶パネルは、ゲートドライバ回路２３、デマルチプレクサ回路２４およびゲートスイッチ回路２２を含むアクティブマトリクス基板２０を備える。アクティブマトリクス基板は非表示領域ＮＲおよび非表示領域の外側に位置する検査用端子領域ＴＲを含み、非表示領域に、第１および第２パネル内検査端子２６Ａ、２６Ｂを有し、検査端子領域に、第１および第２パネル外検査端子２７Ａ、２７Ｃを含む。第２パネル外検査端子は、ゲートドライバ回路に接続され、第１パネル外検査端子はデマルチプレクサ回路に接続され、第２パネル内検査端子は、ゲートスイッチ回路に接続され、第１パネル内検査端子はデマルチプレクサ回路に接続されている。
【選択図】図２
【特許請求の範囲】
【請求項1】
アクティブマトリクス基板と、対向基板と、前記アクティブマトリクス基板および前記対向基板に挟まれた液晶層とを備えた液晶パネルであって、
前記アクティブマトリクス基板は、
表示領域と、表示領域の周囲に位置する非表示領域と、前記非表示領域の外側において前記非表示領域に隣接する検査用端子領域とを含む主面を有する基板と、
前記基板の表示領域にそれぞれ配置された、第１方向に伸びる複数のソースバスラインおよび前記第１方向と交差する第２方向に伸びる前記複数のゲートバスラインと、
前記基板の表示領域に配置された複数の画素であって、各画素が前記複数のソースバスラインの１つおよび前記複数のゲートバスラインの１つとそれぞれ接続されたＴＦＴを含む、複数の画素と、
前記基板の検査用端子領域に配置された第１パネル外検査端子および第２パネル外検査端子と、
前記基板の非表示領域に配置された第１パネル内検査端子および第２パネル内検査端子と、
前記基板の非表示領域に配置され、前記複数のゲートバスラインおよび前記第２パネル外検査端子と接続されたゲートドライバ回路と、
前記基板の非表示領域に配置され、前記複数のゲートバスラインおよび前記第２パネル内検査端子と接続されたゲートスイッチ回路であって、前記第２パネル内検査端子から入力される信号に基づき、前記複数のゲートバスラインに制御信号を出力するゲートスイッチ回路と、
前記基板の非表示領域に配置され、前記複数のソースバスライン、前記第１パネル外検査端子および前記第１パネル内検査端子と接続されたデマルチプレクサ回路と、
を備えた液晶パネル。
前記アクティブマトリクス基板は、
表示領域と、表示領域の周囲に位置する非表示領域と、前記非表示領域の外側において前記非表示領域に隣接する検査用端子領域とを含む主面を有する基板と、
前記基板の表示領域にそれぞれ配置された、第１方向に伸びる複数のソースバスラインおよび前記第１方向と交差する第２方向に伸びる前記複数のゲートバスラインと、
前記基板の表示領域に配置された複数の画素であって、各画素が前記複数のソースバスラインの１つおよび前記複数のゲートバスラインの１つとそれぞれ接続されたＴＦＴを含む、複数の画素と、
前記基板の検査用端子領域に配置された第１パネル外検査端子および第２パネル外検査端子と、
前記基板の非表示領域に配置された第１パネル内検査端子および第２パネル内検査端子と、
前記基板の非表示領域に配置され、前記複数のゲートバスラインおよび前記第２パネル外検査端子と接続されたゲートドライバ回路と、
前記基板の非表示領域に配置され、前記複数のゲートバスラインおよび前記第２パネル内検査端子と接続されたゲートスイッチ回路であって、前記第２パネル内検査端子から入力される信号に基づき、前記複数のゲートバスラインに制御信号を出力するゲートスイッチ回路と、
前記基板の非表示領域に配置され、前記複数のソースバスライン、前記第１パネル外検査端子および前記第１パネル内検査端子と接続されたデマルチプレクサ回路と、
を備えた液晶パネル。
【請求項2】
アクティブマトリクス基板と、対向基板と、前記アクティブマトリクス基板および前記対向基板に挟まれた液晶層とを備えた液晶パネルであって、
前記アクティブマトリクス基板は、
表示領域と、表示領域の周囲に位置する非表示領域と、前記非表示領域の外側において前記非表示領域に隣接する検査用端子領域とを含む主面を有する基板と、
前記基板の表示領域にそれぞれ配置された、第１方向に伸びる複数のソースバスラインおよび前記第１方向と交差する第２方向に伸びる前記複数のゲートバスラインと、
前記基板の表示領域に配置された複数の画素であって、各画素が前記複数のソースバスラインの１つおよび前記複数のゲートバスラインの１つとそれぞれ接続されたＴＦＴを含む、複数の画素と、
前記基板の検査用端子領域に配置された第１パネル外検査端子および第２パネル外検査端子と、
前記基板の非表示領域に配置された第２パネル内検査端子および第３パネル内検査端子と、
前記基板の非表示領域に配置され、前記複数のゲートバスラインおよび前記第２パネル外検査端子と接続されたゲートドライバ回路と、
前記基板の非表示領域に配置され、前記複数のゲートバスラインおよび前記第２パネル内検査端子と接続されたゲートスイッチ回路であって、前記第２パネル内検査端子から入力される信号に基づき、前記複数のゲートバスラインに制御信号を出力するゲートスイッチ回路と、
前記基板の非表示領域に配置され、前記複数のソースバスラインおよび前記第１パネル外検査端子と接続されたデマルチプレクサ回路と、
前記基板の非表示領域に配置され、前記複数のソースバスラインおよび前記第３パネル内検査端子と接続されたソーススイッチ回路であって、前記第３パネル内検査端子から入力される信号に基づき、前記複数のソースバスラインに所定の電圧を印加するソーススイッチ回路と、
を備えた液晶パネル。
前記アクティブマトリクス基板は、
表示領域と、表示領域の周囲に位置する非表示領域と、前記非表示領域の外側において前記非表示領域に隣接する検査用端子領域とを含む主面を有する基板と、
前記基板の表示領域にそれぞれ配置された、第１方向に伸びる複数のソースバスラインおよび前記第１方向と交差する第２方向に伸びる前記複数のゲートバスラインと、
前記基板の表示領域に配置された複数の画素であって、各画素が前記複数のソースバスラインの１つおよび前記複数のゲートバスラインの１つとそれぞれ接続されたＴＦＴを含む、複数の画素と、
前記基板の検査用端子領域に配置された第１パネル外検査端子および第２パネル外検査端子と、
前記基板の非表示領域に配置された第２パネル内検査端子および第３パネル内検査端子と、
前記基板の非表示領域に配置され、前記複数のゲートバスラインおよび前記第２パネル外検査端子と接続されたゲートドライバ回路と、
前記基板の非表示領域に配置され、前記複数のゲートバスラインおよび前記第２パネル内検査端子と接続されたゲートスイッチ回路であって、前記第２パネル内検査端子から入力される信号に基づき、前記複数のゲートバスラインに制御信号を出力するゲートスイッチ回路と、
前記基板の非表示領域に配置され、前記複数のソースバスラインおよび前記第１パネル外検査端子と接続されたデマルチプレクサ回路と、
前記基板の非表示領域に配置され、前記複数のソースバスラインおよび前記第３パネル内検査端子と接続されたソーススイッチ回路であって、前記第３パネル内検査端子から入力される信号に基づき、前記複数のソースバスラインに所定の電圧を印加するソーススイッチ回路と、
を備えた液晶パネル。
【請求項3】
前記デマルチプレクサ回路と前記第１パネル外検査端子および前記第１パネル内検査端子とを接続する第１配線と、
前記ゲートスイッチ回路と前記第２パネル内検査端子とを接続する第２配線と、
前記ゲートドライバ回路と前記第２パネル外検査端子とを接続する第３配線と、
をさらに備え、
前記第１パネル内検査端子の一部は、前記第２配線および前記第３配線の少なくとも一方の上方に配置され、
前記第２パネル内検査端子の一部は、前記第１配線および前記第３配線の少なくとも一方の上方に配置されている、請求項１に記載の液晶パネル。
前記ゲートスイッチ回路と前記第２パネル内検査端子とを接続する第２配線と、
前記ゲートドライバ回路と前記第２パネル外検査端子とを接続する第３配線と、
をさらに備え、
前記第１パネル内検査端子の一部は、前記第２配線および前記第３配線の少なくとも一方の上方に配置され、
前記第２パネル内検査端子の一部は、前記第１配線および前記第３配線の少なくとも一方の上方に配置されている、請求項１に記載の液晶パネル。
【請求項4】
前記デマルチプレクサ回路と前記第１パネル外検査端子とを接続する第１配線と、
前記ソーススイッチ回路と前記第３パネル内検査端子とを接続する第５配線と、
前記ゲートスイッチ回路と前記第２パネル内検査端子とを接続する第２配線と、
前記ゲートドライバ回路と前記第２パネル外検査端子とを接続する第３配線と、
をさらに備え、
前記第２パネル内検査端子の一部は、前記第１配線、前記第３配線および前記第５配線の少なくとも１つの上方に配置され、
前記第３パネル内検査端子の一部は、前記第１配線、前記第２配線および前記第３配線の少なくとも１つの上方に配置されている、請求項２に記載の液晶パネル。
前記ソーススイッチ回路と前記第３パネル内検査端子とを接続する第５配線と、
前記ゲートスイッチ回路と前記第２パネル内検査端子とを接続する第２配線と、
前記ゲートドライバ回路と前記第２パネル外検査端子とを接続する第３配線と、
をさらに備え、
前記第２パネル内検査端子の一部は、前記第１配線、前記第３配線および前記第５配線の少なくとも１つの上方に配置され、
前記第３パネル内検査端子の一部は、前記第１配線、前記第２配線および前記第３配線の少なくとも１つの上方に配置されている、請求項２に記載の液晶パネル。
【請求項5】
前記基板の非表示領域は、ソースドライバＩＣを実装するための実装領域を含む、請求項１に記載の液晶パネル。
【請求項6】
前記基板の非表示領域は、ソースドライバＩＣを実装するための実装領域を含む、請求項２に記載の液晶パネル。
【請求項7】
請求項１から４のいずれか１項に記載の液晶パネルを用意する工程と、
前記第１パネル外検査端子および前記第２パネル外検査端子を用いて、前記ゲートドライバ回路、前記デマルチプレクサ回路および前記複数の画素の動作検査を行う工程と、
前記動作検査に合格した液晶パネルに対して、前記基板の前記検査用端子領域を切除する工程と、
前記液晶パネルに一対の偏光フィルムを貼付する工程と、
前記第１パネル内検査端子または前記第３パネル内検査端子と、前記第２パネル内検査端子を用いて前記画素の点灯検査を行う工程と、
を備えた液晶表示装置の製造方法。
前記第１パネル外検査端子および前記第２パネル外検査端子を用いて、前記ゲートドライバ回路、前記デマルチプレクサ回路および前記複数の画素の動作検査を行う工程と、
前記動作検査に合格した液晶パネルに対して、前記基板の前記検査用端子領域を切除する工程と、
前記液晶パネルに一対の偏光フィルムを貼付する工程と、
前記第１パネル内検査端子または前記第３パネル内検査端子と、前記第２パネル内検査端子を用いて前記画素の点灯検査を行う工程と、
を備えた液晶表示装置の製造方法。
【請求項8】
前記基板の非表示領域は、ソースドライバＩＣを実装するための実装領域を含み、
前記点灯検査に合格した液晶パネルについて、前記実装領域に前記ソースドライバＩＣを実装する工程をさらに含む、請求項7に記載の液晶表示装置の製造方法。
前記点灯検査に合格した液晶パネルについて、前記実装領域に前記ソースドライバＩＣを実装する工程をさらに含む、請求項7に記載の液晶表示装置の製造方法。
【請求項9】
前記液晶パネルにおいて、前記ゲートドライバ回路および前記デマルチプレクサ回路は、前記基板にモノリシックに形成されている、請求項７に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、液晶パネルおよび液晶表示装置の製造方法に関する。
【背景技術】
【0002】
液晶表示装置は、一般にアクティブマトリクス基板を含み、アクティブマトリクス基板にドライバＩＣが実装されている。ドライバＩＣの無駄をなくすという観点では、ドライバＩＣを実装する前に、液晶表示装置の動作検査を行うことが好ましい。例えば、特許文献１は、ドライバＩＣの実装前に点灯検査を行うことが可能な液晶表示装置を開示している。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００４－２０５８５２号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本開示は、製造工程中の複数の段階で検査を行うことが可能な液晶パネルおよび液晶表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0005】
本開示の実施形態に係る液晶パネルは、
アクティブマトリクス基板と、対向基板と、前記アクティブマトリクス基板および前記対向基板に挟まれた液晶層とを備えた液晶パネルであって、
前記アクティブマトリクス基板は、
表示領域と、表示領域の周囲に位置する非表示領域と、前記非表示領域の外側において前記非表示領域に隣接する検査用端子領域とを含む主面を有する基板と、
前記基板の表示領域にそれぞれ配置された、第１方向に伸びる複数のソースバスラインおよび前記第１方向と交差する第２方向に伸びる前記複数のゲートバスラインと、
前記基板の表示領域に配置された複数の画素であって、各画素が前記複数のソースバスラインの１つおよび前記複数のゲートバスラインの１つとそれぞれ接続されたＴＦＴを含む、複数の画素と、
前記基板の検査用端子領域に配置された第１パネル外検査端子および第２パネル外検査端子と、
前記基板の非表示領域に配置された第１パネル内検査端子および第２パネル内検査端子と、
前記基板の非表示領域に配置され、前記複数のゲートバスラインおよび前記第２パネル外検査端子と接続されたゲートドライバ回路と、
前記基板の非表示領域に配置され、前記複数のゲートバスラインおよび前記第２パネル内検査端子と接続されたゲートスイッチ回路であって、前記第２パネル内検査端子から入力される信号に基づき、前記複数のゲートバスラインに制御信号を出力するゲートスイッチ回路と、
前記基板の非表示領域に配置され、前記複数のソースバスライン、前記第１パネル外検査端子および前記第１パネル内検査端子と接続されたデマルチプレクサ回路と、
を備える。
アクティブマトリクス基板と、対向基板と、前記アクティブマトリクス基板および前記対向基板に挟まれた液晶層とを備えた液晶パネルであって、
前記アクティブマトリクス基板は、
表示領域と、表示領域の周囲に位置する非表示領域と、前記非表示領域の外側において前記非表示領域に隣接する検査用端子領域とを含む主面を有する基板と、
前記基板の表示領域にそれぞれ配置された、第１方向に伸びる複数のソースバスラインおよび前記第１方向と交差する第２方向に伸びる前記複数のゲートバスラインと、
前記基板の表示領域に配置された複数の画素であって、各画素が前記複数のソースバスラインの１つおよび前記複数のゲートバスラインの１つとそれぞれ接続されたＴＦＴを含む、複数の画素と、
前記基板の検査用端子領域に配置された第１パネル外検査端子および第２パネル外検査端子と、
前記基板の非表示領域に配置された第１パネル内検査端子および第２パネル内検査端子と、
前記基板の非表示領域に配置され、前記複数のゲートバスラインおよび前記第２パネル外検査端子と接続されたゲートドライバ回路と、
前記基板の非表示領域に配置され、前記複数のゲートバスラインおよび前記第２パネル内検査端子と接続されたゲートスイッチ回路であって、前記第２パネル内検査端子から入力される信号に基づき、前記複数のゲートバスラインに制御信号を出力するゲートスイッチ回路と、
前記基板の非表示領域に配置され、前記複数のソースバスライン、前記第１パネル外検査端子および前記第１パネル内検査端子と接続されたデマルチプレクサ回路と、
を備える。
【発明の効果】
【0006】
本開示の一実施形態によれば、製造工程中の複数の段階で検査を行うことが可能な液晶パネルおよび液晶表示装置の製造方法が提供される。
【図面の簡単な説明】
【0007】
【発明を実施するための形態】
【0008】
中小型の液晶表示装置では、小型化、低消費電力化あるいは薄型化の観点から、ドライバＩＣの一部または全部をモノリシックにアクティブマトリクス基板に形成する場合がある。例えば、ゲートドライバ回路は、主としてシフトレジスタで構成が可能であるため、ゲートドライバ回路全体を、画素を構成するＴＦＴと同じ半導体材料を用いて、アクティブマトリクス基板にモノリシックに形成することができる。一方、ソースドライバ回路は、回路規模が大きいため、デマルチプレクサ回路だけをアクティブマトリクス基板にモノリシックに形成し、ソースドライバの残りの回路を、ベアチップ、パッケージチップなどの形態のＩＣチップで構成し、ソースドライバＩＣをアクティブマトリクス基板に実装することが考えられる。
【0009】
この場合、ソースドライバＩＣをアクティブマトリクス基板に実装しないと、液晶表示装置の動作検査を行うことはできない。しかし、ソースドライバＩＣを実装した後に、検査によって液晶表示装置が不合格となった場合、実装したソースドライバＩＣは無駄になってしまう。
【0010】
また、液晶表示装置がヘッドマウントディスプレイに用いられる場合、使用者の目から液晶表示装置までの距離が短く、かつ、光学系を介して液晶表示装置を観察することになるため、微小な輝点であっても液晶表示装置の表示品位に影響を与える。このような微小輝点の有無を検査するためには、液晶パネルに偏光板を張り付けた状態で検査を行うことが好ましい。偏光板と液晶パネルとの間に空気層があると、屈折によって光が散乱し、輝点がぼやけるからである。
【0011】
しかし、偏光板を液晶パネルに貼り付けた後、液晶パネルの輝点欠陥が検査の基準を超え、液晶パネルが検査に不合格となる場合、貼り付けた偏光板は無駄になってしまう。
【0012】
このようなことから、液晶表示装置は、製造工程中の複数の段階で検査を行うことができることが好ましい。本願発明者はこのような課題に鑑み、新規な液晶表示装置および液晶表示装置の製造方法を想到した。
【0013】
以下本開示の実施形態を図面に基づいて説明する。本開示は、以下の実施形態に限定されず、本開示の構成を充足する範囲内で、適宜設計変更を行うことが可能である。また、以下の説明において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、実施形態および変形例に記載された各構成は、本開示の要旨を逸脱しない範囲において適宜組み合わされてもよいし、変更されてもよい。説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されていたり、一部の構成部材が省略されていたりする場合がある。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。
【0014】
（第１実施形態）
図１は、本実施形態の液晶パネル１０１の一構成例を示す模式的な断面図である。液晶パネル１０１は、アクティブマトリクス基板２０と、対向基板４０と、液晶層５０とを含む。
図１は、本実施形態の液晶パネル１０１の一構成例を示す模式的な断面図である。液晶パネル１０１は、アクティブマトリクス基板２０と、対向基板４０と、液晶層５０とを含む。
【0015】
液晶層５０は、アクティブマトリクス基板２０と対向基板４０との間に位置しており、シール５１によって、アクティブマトリクス基板２０と対向基板４０との間で封止されている。
【0016】
図２は、アクティブマトリクス基板２０の一構成例を示す模式図である。アクティブマトリクス基板２０は、基板２１と、複数のソースバスラインＳＬと、複数のゲートバスラインＧＬと、複数の画素ＰＸとを含む。
【0017】
基板２１は、例えば透光性材料によって構成されており、主面２１ａにおいて、表示領域ＤＲと、非表示領域ＮＲと検査用端子領域ＴＲとを含む。
【0018】
表示領域ＤＲは主面２１ａの中央に配置されており、非表示領域ＮＲは、表示領域ＤＲの周囲に位置し、表示領域ＤＲを囲んでいる。検査用端子領域ＴＲは、非表示領域ＮＲの外側において、非表示領域ＮＲに隣接して位置している。
【0019】
本実施形態では、表示領域ＤＲは矩形形状を有しており、ｘ軸に平行な辺ＤＲｂおよびＤＲｃと、ｙ軸に平行な辺ＤＲｄおよびＤＲｅとを含む。非表示領域ＮＲは辺ＤＲｂ、ＤＲｃ、ＤＲｄ、ＤＲｅに接して表示領域ＤＲを囲んでいる。検査用端子領域ＴＲは、非表示領域ＮＲを挟んで辺ＤＲｃに隣接している。
【0020】
複数のゲートバスラインＧＬ、複数のソースバスラインＳＬおよび複数の画素ＰＸは、表示領域ＤＲに配置されている。具体的には、複数のゲートバスラインＧＬは、第１方向であるx軸方向に伸びており、第１方向に直交する第２方向であるy軸方向に所定の間隔で配置されている。また、ソースバスラインＳＬは、ｙ軸方向に伸びており、ｘ軸方向に所定の間隔で配置されている。隣接する一対のゲートバスラインＧＬおよび隣接する一対のソースバスラインＳＬに囲まれる領域に画素ＰＸが配置される。
【0021】
ゲートバスラインＧＬおよびソースバスラインＳＬの一端は、非表示領域ＮＲに伸びており、後述する画素ＰＸを駆動するための駆動回路およびスイッチ回路と接続されている。本実施形態では、複数のゲートバスラインＧＬは、非表示領域ＮＲの辺ＤＲｅに隣接する部分および辺ＤＲｄに隣接する部分へ交互に伸びている。またソースバスラインＳＬは非表示領域ＮＲの辺ＤＲｃに隣接する部分へ伸びている。
【0022】
図３は、画素ＰＸの構成を示す模式図である。画素ＰＸは、画素電極ＰＥとＴＦＴとを含む。例えば各画素ＰＸのＴＦＴにおいて、ゲート電極ＧがゲートバスラインＧＬに接続され、ソース電極ＳがソースバスラインＳＬに接続され、画素電極ＰＥがドレイン電極Ｄに接続されている。
【0023】
図２に示すように、アクティブマトリクス基板２０は、ゲートスイッチ回路２２と、ゲートドライバ回路２３と、デマルチプレクサ回路２４とを含む。また、アクティブマトリクス基板２０は、第１パネル内検査端子２６Ａと、第２パネル内検査端子２６Ｂと、第１パネル外検査端子２７Ａと、第２パネル外検査端子２７Ｃと、外部端子２８とを含む。
【0024】
本実施形態では、ゲートスイッチ回路２２は２つの分割されており、２つのゲートスイッチ回路２２は、非表示領域ＮＲの、辺ＤＲｄおよび辺ＤＲｅに隣接した部分に配置されている。２つのゲートスイッチ回路２２は、それぞれ非表示領域ＮＲまで伸びているゲートバスラインＧＬと接続されている。
【0025】
ゲートスイッチ回路２２は、液晶パネル１０１の検査のために設けられた回路であり、液晶パネル１０１の輝点欠陥および黒点欠陥を発見するために、液晶パネル１０１の画素ＰＸを同時に点灯／消灯させる。具体的には、各画素ＰＸのＴＦＴをＯＮにするゲート信号を、複数のゲートバスラインＧＬに同時に出力する。ゲートドライバ回路のように、ゲートバスラインＧＬを順次走査する場合に比べて、ゲートスイッチ回路２２を構成するのに必要なＴＦＴの数は少なくてよく、回路規模は小さい。
【0026】
ゲートドライバ回路２３も２つに分割されており、２つのゲートドライバ回路２３は、非表示領域ＮＲのうち、辺ＤＲｄおよび辺ＤＲｅに隣接した部分に配置されている。２つのゲートドライバ回路２３は、それぞれ非表示領域ＮＲまで伸びているゲートバスラインＧＬと接続されている。
【0027】
ゲートドライバ回路２３は、複数のゲートバスラインＧＬを駆動する。具体的には、ゲートドライバ回路２３は、各ゲートバスラインＧＬに接続された画素ＰＸのＴＦＴをオンにするための制御信号を、順次ゲートバスラインＧＬに印加する。
【0028】
デマルチプレクサ回路２４は、非表示領域ＮＲに配置され、非表示領域ＮＲまで伸びているソースバスラインＳＬに接続されている。本実施形態では、デマルチプレクサ回路２４は、表示領域ＤＲの辺ＤＲｃに隣接して配置されている。
【0029】
デマルチプレクサ回路２４は、例えば、画素ごとのＲＧＢの輝度情報をシリアルに含む表示データ信号をソースドライバＩＣから受け取り、ＲＧＢの画素の輝度情報をパラレルに含む表示データ信号を出力する。
【0030】
ゲートスイッチ回路２２、ゲートドライバ回路２３およびデマルチプレクサ回路２４は、アクティブマトリクス基板２０にモノリシックに形成されていることが好ましい。例えば、ゲートスイッチ回路２２、ゲートドライバ回路２３およびデマルチプレクサ回路２４は、それぞれＴＦＴで構成されており、アクティブマトリクス基板２０を製造する工程中に基板２１上に形成されることが好ましい。画素ＰＸのＴＦＴと、ゲートスイッチ回路２２、ゲートドライバ回路２３およびデマルチプレクサ回路２４を構成するＴＦＴとは同じ材料の半導体層を含んでいてもよい。この場合、画素ＰＸのＴＦＴと、ゲートスイッチ回路２２、ゲートドライバ回路２３およびデマルチプレクサ回路２４を構成するＴＦＴとは同時に形成することができる。画素ＰＸのＴＦＴと、ゲートスイッチ回路２２、ゲートドライバ回路２３およびデマルチプレクサ回路２４を構成するＴＦＴとは、例えば、ポリシリコン、アモルファスシリコン、酸化物半導体からなる群から選ばれる一種を含んでいてもよい。
【0031】
また、本実施形態では、ゲートスイッチ回路２２およびゲートドライバ回路２３はそれぞれ２つに分割されているが、ゲートスイッチ回路２２およびゲートドライバ回路２３はそれぞれ１つでもあってもよいし、３以上に分割されていてもよい。
【0032】
アクティブマトリクス基板２０は、非表示領域ＮＲ内に、実装領域ＭＲを有している。実装領域ＭＲは、例えば、デマルチプレクサ回路２４に隣接している。実装領域ＭＲには、後述するソースドライバＩＣが配置される。実装領域ＭＲ内には、ソースドライバＩＣの端子が接続されるパッド３０が配置されている。
【0033】
第１パネル内検査端子２６Ａ、第２パネル内検査端子２６Ｂおよび外部端子２８は、非表示領域ＮＲに配置されている。一方、第１パネル外検査端子２７Ａおよび第２パネル外検査端子２７Ｃは、検査用端子領域ＴＲに配置されている。外部端子２８には、液晶表示装置を駆動するためのタイミングコントローラから出力される信号を伝送するフレキシブル回路基板が接続される。
【0034】
これらの端子と、ゲートスイッチ回路２２、ゲートドライバ回路２３およびデマルチプレクサ回路２４とを接続するために、アクティブマトリクス基板２０は、第１配線２５Ａ、第２配線２５Ｂ、第３配線２５Ｃ、第４配線２５Ｄをさらに備える。
【0035】
第１配線２５Ａは、デマルチプレクサ回路２４と、第１パネル内検査端子２６Ａおよび第１パネル外検査端子２７Ａとを接続している。第２配線２５Ｂは、ゲートスイッチ回路２２と第２パネル内検査端子２６Ｂとを接続している。第３配線２５Ｃは、ゲートドライバ回路２３と、第２パネル外検査端子２７Ｃおよび外部端子２８とを接続している。第４配線２５Ｄは、デマルチプレクサ回路２４と、実装領域ＭＲ内のパッド３０および外部端子２８とを接続している。
【0036】
図２において、配線および端子の数、位置および形状等は模式的に示されている。第１パネル外検査端子２７Ａおよび第２パネル外検査端子２７Ｃは、ゲートドライバ回路２３およびデマルチプレクサ回路２４および画素ＰＸの動作検査、つまり、液晶パネル１０１が正しく動作するか否かの検査を行うために用いられる。画素ＰＸを個別に制御するために多数の第１パネル外検査端子２７Ａおよび第２パネル外検査端子２７Ｃが必要である。
【0037】
一方、第１パネル内検査端子２６Ａおよび第２パネル内検査端子２６Ｂは、液晶パネル１０１の全画素ＰＸを同時に制御して輝点欠陥および黒点欠陥の有無を検査するために用いられる。画素ＰＸを個別に制御する必要がないため、第１パネル内検査端子２６Ａおよび第２パネル内検査端子２６Ｂの数は少なくてよい。つまり、第１パネル内検査端子２６Ａおよび第２パネル内検査端子２６Ｂの合計数は、第１パネル外検査端子２７Ａおよび第２パネル外検査端子２７Ｃの合計数よりも少ない。
【0038】
ただし、検査用端子領域ＴＲは、液晶パネル１０１の検査後、切除され、完成した液晶表示装置には含まれない。このため、製造工程におけるアクティブマトリクス基板２０の取り扱いが可能な範囲で、検査用端子領域ＴＲを広くとり、第１パネル外検査端子２７Ａおよび第２パネル外検査端子２７Ｃを検査に適した大きさおよび形状で形成し、検査用端子領域ＴＲに配置することができる。
【0039】
これに対し、非表示領域ＮＲは、完成した液晶表示装置において、額縁領域として含まれるため、非表示領域ＮＲは小さい方が好ましい。この点で、第１パネル内検査端子２６Ａおよび第２パネル内検査端子２６Ｂの合計数は少なくてよいので、非表示領域ＮＲを大きくとることなく、第１パネル内検査端子２６Ａおよび第２パネル内検査端子２６Ｂを配置し得る。
【0040】
第１配線２５Ａ、第２配線２５Ｂおよび第３配線２５Ｃは、デマルチプレクサ回路２４および実装領域ＭＲを避けて非表示領域ＮＲに配置するため、これらの配線の幅は小さくかつ配線間の間隔も狭くなる。このため、非表示領域ＮＲに配置する第１パネル内検査端子２６Ａおよび第２パネル内検査端子２６Ｂの一部は、これらの配線上にも配置されている。図４Ａおよび図４Ｂは、第１パネル内検査端子２６Ａの断面構造および主要な構成要素の平面構造を模式的に示している。
【0041】
基板２１上に、第１配線２５Ａおよび配線３６が配置されている、配線３６は、第２配線２５Ｂおよび第３配線２５Ｃのいずれかである。第１配線２５Ａおよび配線３６は、例えば、画素ＰＸのＴＦＴを構成するゲート電極と同じ金属材料によって、かつ、同時に形成されている。
【0042】
第１配線２５Ａおよび配線３６を覆って基板２１上に第１絶縁層３３が配置されている。第１絶縁層３３は、例えば、酸化ケイ素、窒化ケイ素などの無機絶縁材料によって構成されている。好ましくは画素ＰＸに含まれる無機絶縁層の１つと同時に形成されている。第１絶縁層３３には第１配線２５Ａの一部を露出するコンタクトホール３３ｃが形成されており、コンタクトホール３３ｃ内および第１絶縁層３３上に第１金属層３５が配置されている。第１金属層３５は、例えば、画素ＰＸのＴＦＴのソース電極と同じ金属材料によって、かつ、同時に形成されている。
【0043】
第１金属層３５を覆って第１絶縁層３３上に第２絶縁層３４が配置されている。第２絶縁層３４は、例えば、酸化ケイ素、窒化ケイ素などの無機絶縁材料によって構成されており、好ましくは、画素ＰＸに含まれる無機絶縁層の１つと同時に形成されている。第２絶縁層３４には第１金属層３５の一部を露出するコンタクトホール３４ｃが形成されており、コンタクトホール３４ｃ内および第２絶縁層３４上に第１パネル内検査端子２６Ａが配置されている。第１パネル内検査端子２６Ａの一部は、配線３６の上方にも位置している。言い換えると、第１パネル内検査端子２６Ａの一部は、第２配線２５Ｂおよび第３配線２５Ｃの少なくとも一方の上方に配置されている。
【0044】
第１パネル内検査端子２６Ａは、例えば、画素ＰＸの画素電極ＰＥと同じ金属材料によって、かつ、同時に形成されている。つまり、第１パネル内検査端子２６Ａは透光性導電材料によって構成されていてもよい。
【0045】
第２パネル内検査端子２６Ｂも同様の構造を備えている。第２パネル内検査端子２６Ｂの一部は、第１配線２５Ａおよび第３配線２５Ｃの少なくとも一方の上方に配置されている。
【0046】
このような構成を第１パネル内検査端子２６Ａおよび第２パネル内検査端子２６Ｂが備えていることによって、第１パネル内検査端子２６Ａおよび第２パネル内検査端子２６Ｂは、検査装置のプローブピン等を確実に接続させることができる十分に大きな面積を有することができる。よって、第１配線２５Ａ、第２配線２５Ｂおよび第３配線２５Ｃが密に配置されていても、非表示領域ＮＲに検査に使用することのできる第１パネル内検査端子２６Ａおよび第２パネル内検査端子２６Ｂを配置することができる。
【0047】
次に本実施形態の液晶表示装置の製造方法を説明する。図５は、本実施形態の液晶表示装置の製造方法を示すフローチャートである。図６Ａから図６Ｃは、本実施形態の液晶表示装置の製造方法の工程断面図である。本実施形態の液晶表示装置の製造方法は、液晶パネルを用意する工程、液晶パネルの動作検査を行う工程、検査用端子領域を切除する工程、偏光板を貼付する工程、点灯検査を行う工程およびソースドライバＩＣを実装する工程を含む。以下、各工程を詳細に説明する。
【0048】
【0049】
（２）液晶パネルの動作検査を行う工程（Ｓ－２）
次に、第１パネル外検査端子２７Ａおよび第２パネル外検査端子２７Ｃを用いて、液晶パネルの動作検査を行う。動作検査には、ゲートドライバ回路２３、デマルチプレクサ回路２４および複数の画素ＰＸの動作検査が含まれる。まず図６Ａに示すように、液晶パネル１０１の上下に、偏光フィルム２０２が透明基板２０３で支持された一対の偏光板２０１を液晶パネル１０１の上下に配置する。液晶パネル１０１の背面にバックライト２０４を配置し、点灯させる。
次に、第１パネル外検査端子２７Ａおよび第２パネル外検査端子２７Ｃを用いて、液晶パネルの動作検査を行う。動作検査には、ゲートドライバ回路２３、デマルチプレクサ回路２４および複数の画素ＰＸの動作検査が含まれる。まず図６Ａに示すように、液晶パネル１０１の上下に、偏光フィルム２０２が透明基板２０３で支持された一対の偏光板２０１を液晶パネル１０１の上下に配置する。液晶パネル１０１の背面にバックライト２０４を配置し、点灯させる。
【0050】
この工程は、偏光フィルム２０２を液晶パネル１０１に貼り付けて動作検査を行うことも可能である。しかし、この場合、液晶パネル１０１が、動作検査に合格しなければ、貼り付けた偏光フィルム２０２は廃棄され無駄になってしまう。
【0051】
また、偏光板２０１は、液晶パネル１０１との間に間隙Ｐを確保して配置することが好ましい。偏光板２０１を液晶パネル１０１に接触させると、液晶パネル１０１にゴミなどが付着したり、液晶パネル１０１の表面に傷がつく可能性がある。
【0052】
プローブピンを備えた検査装置を用意し、この状態で、液晶パネル１０１の第１パネル外検査端子２７Ａおよび第２パネル外検査端子２７Ｃに、プローブピンを接触させる。検査装置は、少なくとも、動作検査のための制御信号を発生させ、第１パネル外検査端子２７Ａおよび第２パネル外検査端子２７Ｃに印加する。検査装置は、ゲートバスラインＧＬを走査するゲート信号を発生させるよう第２パネル外検査端子２７Ｃを介して、ゲートドライバ回路２３に制御信号を出力する。また、検査装置は、画素ごとのＲＧＢの輝度情報をシリアルに含む表示データ信号を、第１パネル外検査端子２７Ａを介してデマルチプレクサ回路２４へ出力する。これにより、ゲートドライバ回路２３およびデマルチプレクサ回路２４が動作し、画素ＰＸが動作する。
【0053】
検査装置は、液晶パネル１０１から第１パネル外検査端子２７Ａおよび／または第２パネル外検査端子２７Ｃを介してゲートドライバ回路２３およびデマルチプレクサ回路２４が正しく動作しているか否かを判定するための信号を受け取ってもよい。
【0054】
続いて、検査装置によって駆動された画素ＰＸによる画像を検査する。液晶パネル１０１に白表示（点灯）および黒表示（消灯）を行わせ、それぞれ黒点欠陥および輝点欠陥を検出する。検査は、目視によって行ってもよいし、撮像装置によって画像を撮影し、パターン認識によって検査を行ってもよい。図７は、検査画像例を模式的に示している。白表示によって黒点欠陥が検出され、黒表示によって輝点欠陥が検出されるが、図７では、便宜的に両方の欠陥を一緒に示している。
【0055】
例えば、図７に示すように、線状の輝点欠陥２１１や、複数の画素にまたがった点状の黒点欠陥２１２および輝点欠陥２１３などが生じ得る。一方、１または数画素の輝点／黒点欠陥２１４は、微小であり、かつ偏光板２０１と液晶パネル１０１との間に間隙Ｐが設けられていることによって、欠陥の領域とその周囲の領域との境界とで光が相互に拡散することによって輝点／黒点欠陥２１４が目立たなくなる。このため、輝点／黒点欠陥２１４は、検査で見つけることが困難な場合がある。
【0056】
上述した検査によって検出した欠陥の数や分布を、基準値と比較し、値や分布が基準を超える場合には、液晶パネル１０１を不合格と判定する。
【0057】
（３）検査用端子領域を切除する工程（Ｓ－３）
動作検査に合格した液晶パネル１０１の検査用端子領域ＴＲを切除する。検査用端子領域ＴＲに配置された第１パネル外検査端子２７Ａおよび第２パネル外検査端子２７Ｃは上述した動作検査にのみ必要であるため、動作検査終了後、ソーブレードなどを備えた基板切断装置を用い、液晶パネル１０１のアクティブマトリクス基板２０を検査用端子領域ＴＲと非表示領域ＮＲとの境界ＣＬの位置（図２）で切断する。これにより図８に示すアクティブマトリクス基板２０’を含む液晶パネル１０１’が得られる。
動作検査に合格した液晶パネル１０１の検査用端子領域ＴＲを切除する。検査用端子領域ＴＲに配置された第１パネル外検査端子２７Ａおよび第２パネル外検査端子２７Ｃは上述した動作検査にのみ必要であるため、動作検査終了後、ソーブレードなどを備えた基板切断装置を用い、液晶パネル１０１のアクティブマトリクス基板２０を検査用端子領域ＴＲと非表示領域ＮＲとの境界ＣＬの位置（図２）で切断する。これにより図８に示すアクティブマトリクス基板２０’を含む液晶パネル１０１’が得られる。
【0058】
（４）偏光板を貼付する工程（Ｓ－４）
図６Ｂに示すように、一対の偏光フィルム２０２を液晶パネル１０１’に貼り付ける。接着剤や接着層を用いて偏光フィルム２０２を液晶パネル１０１’に貼り付けることができる。
図６Ｂに示すように、一対の偏光フィルム２０２を液晶パネル１０１’に貼り付ける。接着剤や接着層を用いて偏光フィルム２０２を液晶パネル１０１’に貼り付けることができる。
【0059】
（５）点灯検査を行う工程（Ｓ－５）
次に、第１パネル内検査端子２６Ａおよび第２パネル内検査端子２６Ｂを用いて、偏光フィルム２０２が貼り付けられた液晶パネル１０１’の画素の点灯検査を行う。液晶パネル１０１’はすでに動作検査に合格しているので、ここでは、白表示および黒表示によって、動作検査の際に検出できなかった微小な輝点欠陥および黒点欠陥を検出する。
次に、第１パネル内検査端子２６Ａおよび第２パネル内検査端子２６Ｂを用いて、偏光フィルム２０２が貼り付けられた液晶パネル１０１’の画素の点灯検査を行う。液晶パネル１０１’はすでに動作検査に合格しているので、ここでは、白表示および黒表示によって、動作検査の際に検出できなかった微小な輝点欠陥および黒点欠陥を検出する。
【0060】
まず、液晶パネル１０１’の背面に間隙Ｐを介してバックライト２０４を配置し、点灯させる。次に、プローブピンを備えた検査装置を用意し、この状態で、液晶パネル１０１’の第１パネル内検査端子２６Ａおよび第２パネル内検査端子２６Ｂに、プローブピンを接触させる。検査装置は、液晶パネル１０１’の画素ＰＸ全体を同時に白表示（点灯）および黒表示（消灯）させる制御信号を第１パネル内検査端子２６Ａおよび第２パネル内検査端子２６Ｂを介してゲートスイッチ回路２２およびデマルチプレクサ回路２４に印加する。白表示ではなく、灰色などの中間階調の表示を行ってもよい。
【0061】
図９は、点灯検査による検査画像例を模式的に示している。図７と同様、図９では、便宜的に輝点欠陥と黒点欠陥を一緒に示している。例えば、図９に示すように、画面内に１または数画素の黒点欠陥２１５および輝点欠陥２１６が存在している。前述したように、偏光フィルム２０２を液晶パネル１０１’に貼り付けていることによって、偏光フィルム２０２を透過する際、液晶パネル１０１’を透過した光の拡散が抑制され、より、黒点欠陥２１５および輝点欠陥２１６が検出しやすくなる。
【0062】
目視または撮影した画像のパターン認識によって、検出した欠陥の数や分布を、基準値と比較し、数や分布が基準を超える場合には、液晶パネル１０１’を不合格と判定する。
【0063】
（６）ソースドライバＩＣを実装する工程（Ｓ－７）
点灯検査に合格した液晶パネル１０１’にソースドライバＩＣを実装する。図６Ｃおよび図１０に示すように、ベアチップあるいは樹脂で封止されたパッケージ状のソースドライバＩＣ２０５をアクティブマトリクス基板２０’の実装領域ＭＲに配置し、ソースドライバＩＣ２０５の端子をパッド３０と半田などによって接続する。これにより、ソースドライバＩＣ２０５がデマルチプレクサ回路２４および外部端子２８と第４配線２５Ｄによって接続される。その後バックライト２０４を液晶パネル１０１’に取り付ける。これにより、本実施形態の液晶表示装置１５１が完成する。
点灯検査に合格した液晶パネル１０１’にソースドライバＩＣを実装する。図６Ｃおよび図１０に示すように、ベアチップあるいは樹脂で封止されたパッケージ状のソースドライバＩＣ２０５をアクティブマトリクス基板２０’の実装領域ＭＲに配置し、ソースドライバＩＣ２０５の端子をパッド３０と半田などによって接続する。これにより、ソースドライバＩＣ２０５がデマルチプレクサ回路２４および外部端子２８と第４配線２５Ｄによって接続される。その後バックライト２０４を液晶パネル１０１’に取り付ける。これにより、本実施形態の液晶表示装置１５１が完成する。
【0064】
本実施形態の液晶パネルおよび液晶表示装置の製造方法によれば、ゲートドライバ回路２３に接続された第１パネル外検査端子２７Ａ、デマルチプレクサ回路２４に接続された第２パネル外検査端子２７Ｃと、ゲートスイッチ回路２２に接続された、第１パネル内検査端子２６Ａ、デマルチプレクサ回路に接続された第２パネル内検査端子２６Ｂとを備えるため、製造工程中の異なる段階で液晶パネルの検査を行うことが可能である。具体的には、第１パネル外検査端子２７Ａおよび第２パネル外検査端子２７Ｃを用いて、ゲートドライバ回路２３、デマルチプレクサ回路２４および画素ＰＸの動作を検査することができる。検査用端子領域ＴＲはその後、切除されるので、検査用端子領域ＴＲを広くとって、十分な大きさの第１パネル外検査端子２７Ａおよび第２パネル外検査端子２７Ｃを配置することができる。また、動作検査後、検査用端子領域ＴＲを切除することによって、液晶表示装置１５１の額縁が大きくなることが抑制される。
【0065】
また、検査用端子領域ＴＲを除去した後も、第１パネル内検査端子２６Ａおよび第２パネル内検査端子２６Ｂを用いてゲートスイッチ回路２２およびデマルチプレクサ回路２４を制御し、画素を点灯させ検査を行うことができるため、動作検査に合格した液晶パネルに偏光フィルムを貼付して、微小な輝点／黒点欠陥を見つけることができる。また、この検査は、動作検査に合格した液晶パネルに対して行うため、簡易な検査であってもよい。このため、第１パネル内検査端子２６Ａおよび第２パネル内検査端子２６Ｂの数を制限して、液晶表示装置１５１の額縁が大きくなることを抑制できる。
【0066】
さらに、検査を複数回に分けて行うことによって、液晶パネル１０１の作製後、偏光フィルムの貼付、ソースドライバＩＣの実装など、各工程の前に液晶パネルの検査を行うことができ、液晶パネルが検査に不合格になることによって一緒に無駄になってしまう部品や部材をできるだけ抑制することができる。
【0067】
（第２実施形態）
図１１は、本実施形態の液晶パネルのアクティブマトリクス基板１２０の一構成例を示す模式図である。本実施形態の液晶パネルは、アクティブマトリクス基板１２０が、第１パネル内検査端子２６Ａを備えておらず、ソーススイッチ回路３１および第３パネル内検査端子２６Ｃをさらに備えている点で第１実施形態の液晶表パネルと異なる。
図１１は、本実施形態の液晶パネルのアクティブマトリクス基板１２０の一構成例を示す模式図である。本実施形態の液晶パネルは、アクティブマトリクス基板１２０が、第１パネル内検査端子２６Ａを備えておらず、ソーススイッチ回路３１および第３パネル内検査端子２６Ｃをさらに備えている点で第１実施形態の液晶表パネルと異なる。
【0068】
具体的には、アクティブマトリクス基板１２０は、第１パネル内検査端子２６Ａを備えておらず、第１配線２５Ａがデマルチプレクサ回路２４と第１パネル外検査端子２７Ａとを接続している。
【0069】
一方、アクティブマトリクス基板１２０は、基板２１上の非表示領域ＮＲに配置されたソーススイッチ回路３１と、第３パネル内検査端子２６Ｃと第５配線２５Ｅとを更に含む。
【0070】
ソーススイッチ回路３１と、第３パネル内検査端子２６Ｃと第５配線２５Ｅは、いずれもアクティブマトリクス基板１２０の非表示領域ＮＲに配置されている。
【0071】
ソーススイッチ回路３１は、表示領域ＤＲの辺ＤＲｄに隣接して配置されており、ソースバスラインＳＬの一端と接続されている。
【0072】
第５配線２５Ｅは、ソーススイッチ回路３１と、第３パネル内検査端子２６Ｃとを接続している。
【0073】
ソーススイッチ回路３１は、本実施形態の液晶パネルの検査のために設けられた回路であり、本実施形態の液晶パネルの輝点欠陥および黒点欠陥を発見するために、本実施形態の液晶パネルの画素ＰＸを同時に点灯／消灯させる。具体的には、各画素ＰＸの画素電極ＰＥに電圧を印加するための表示データ信号を、複数のソースバスラインＳＬに同時に出力する。
【0074】
ソーススイッチ回路３１は画素ＰＸを個別に制御しないため、デマルチプレクサ回路２４を用いて本実施形態の液晶パネルの画素ＰＸを同時に点灯／消灯させる場合に比べて、駆動させるのに必要な端子は、少なくてよい。つまり第３パネル内検査端子２６Ｃの数は、第１パネル内検査端子２６Ａの数よりも少なくてよい。このため、第３パネル内検査端子２６Ｃの面積を大きくとることができる。
【0075】
例えば図１２に示すように、第３パネル内検査端子２６Ｃの一部は、複数の配線３６の上方に配置することができる。ここで複数の配線３６は、第１配線２５Ａ、第２配線２５Ｂまたは第３配線２５Ｃである。つまり、第３パネル内検査端子２６Ｃの一部は、第１配線２５Ａ、第２配線２５Ｂおよび第３配線２５Ｃの少なくとも１つの上方に配置されていてもよい。第２パネル内検査端子２６Ｂについても同様の構造を採用することができる。具体的には、第２パネル内検査端子２６Ｂの一部は、第１配線２５Ａ、第３配線２５Ｃおよび第５配線２５Ｅの少なくとも１つの上方に配置されていてもよい。
【0076】
本実施形態によれば、例えば、第３パネル内検査端子２６Ｃは、第１実施形態の第１パネル内検査端子２６Ａよりも多くの配線３６を覆う形状に形成することによって、第３パネル内検査端子２６Ｃの面積をより大きくとることができる。よって、検査用端子領域ＴＲを除去した後の画素点灯の検査において、検査装置のプローブピン等を第３パネル内検査端子２６Ｃにより確実に接続させることができる。
【0077】
本実施形態の液晶表示装置を作製する場合には、第１の実施形態と同様にして作製することができる。
【0078】
本実施形態の液晶パネルおよび液晶表示装置の製造方法によれば、ゲートドライバ回路２３に接続された第１パネル外検査端子２７Ａ、デマルチプレクサ回路２４に接続された第２パネル外検査端子２７Ｃと、ゲートスイッチ回路２２に接続された第１パネル内検査端子２６Ａ、ソーススイッチ回路に接続された第３パネル内検査端子２６Ｃとを備えるため、製造工程中の異なる段階で液晶パネルの検査を行うことが可能である。また、本実施形態の液晶パネルによれば、第１実施形態と同様の効果を得ることができる。
【0079】
（他の形態）
本開示の液晶パネルおよび液晶表示装置の製造方法は上記実施形態に限られず、種々の改変が可能である、例えば、上述したようにゲートドライバ回路、ゲートスイッチ回路、デマルチプレクサ回路の数は配置する位置などは上記実施形態に限られない。また、パネル外検査端子およびパネル内検査端子の数、形状、位置なども上記実施形態に限られない。
本開示の液晶パネルおよび液晶表示装置の製造方法は上記実施形態に限られず、種々の改変が可能である、例えば、上述したようにゲートドライバ回路、ゲートスイッチ回路、デマルチプレクサ回路の数は配置する位置などは上記実施形態に限られない。また、パネル外検査端子およびパネル内検査端子の数、形状、位置なども上記実施形態に限られない。
【0080】
本開示の液晶パネルおよび液晶表示装置の製造方法は以下のようにも説明できる。
【0081】
第１の構成に係る液晶パネルは、アクティブマトリクス基板と、対向基板と、アクティブマトリクス基板および対向基板に挟まれた液晶層とを備えた液晶パネルであって、
アクティブマトリクス基板は、
表示領域と、表示領域の周囲に位置する非表示領域と、非表示領域の外側において非表示領域に隣接する検査用端子領域とを含む主面を有する基板と、
基板の表示領域にそれぞれ配置された、第１方向に伸びる複数のソースバスラインおよび第１方向と交差する第２方向に伸びる複数のゲートバスラインと、
基板の表示領域に配置された複数の画素であって、各画素が複数のソースバスラインの１つおよび複数のゲートバスラインの１つとそれぞれ接続されたＴＦＴを含む、複数の画素と、
基板の検査用端子領域に配置された第１パネル外検査端子および第２パネル外検査端子と、
基板の非表示領域に配置された第１パネル内検査端子および第２パネル内検査端子と、
基板の非表示領域に配置され、複数のゲートバスラインおよび第２パネル外検査端子と接続されたゲートドライバ回路と、
基板の非表示領域に配置され、複数のゲートバスラインおよび第２パネル内検査端子と接続されたゲートスイッチ回路であって、第２パネル内検査端子から入力される信号に基づき、複数のゲートバスラインに制御信号を出力するゲートスイッチ回路と、
基板の非表示領域に配置され、複数のソースバスライン、第１パネル外検査端子および第１パネル内検査端子と接続されたデマルチプレクサ回路とを備える。
アクティブマトリクス基板は、
表示領域と、表示領域の周囲に位置する非表示領域と、非表示領域の外側において非表示領域に隣接する検査用端子領域とを含む主面を有する基板と、
基板の表示領域にそれぞれ配置された、第１方向に伸びる複数のソースバスラインおよび第１方向と交差する第２方向に伸びる複数のゲートバスラインと、
基板の表示領域に配置された複数の画素であって、各画素が複数のソースバスラインの１つおよび複数のゲートバスラインの１つとそれぞれ接続されたＴＦＴを含む、複数の画素と、
基板の検査用端子領域に配置された第１パネル外検査端子および第２パネル外検査端子と、
基板の非表示領域に配置された第１パネル内検査端子および第２パネル内検査端子と、
基板の非表示領域に配置され、複数のゲートバスラインおよび第２パネル外検査端子と接続されたゲートドライバ回路と、
基板の非表示領域に配置され、複数のゲートバスラインおよび第２パネル内検査端子と接続されたゲートスイッチ回路であって、第２パネル内検査端子から入力される信号に基づき、複数のゲートバスラインに制御信号を出力するゲートスイッチ回路と、
基板の非表示領域に配置され、複数のソースバスライン、第１パネル外検査端子および第１パネル内検査端子と接続されたデマルチプレクサ回路とを備える。
【0082】
第１の構成によれば、ゲートドライバ回路に接続された第１パネル外検査端子、デマルチプレクサ回路に接続された第２パネル外検査端子と、ゲートスイッチ回路に接続された、第２パネル内検査端子と、デマルチプレクサ回路に接続された第２パネル内検査端子とを備えるため、製造工程中の異なる段階で液晶パネルの検査を行うことが可能である。
【0083】
第２の構成に係る液晶パネルは、アクティブマトリクス基板と、対向基板と、アクティブマトリクス基板および対向基板に挟まれた液晶層とを備えた液晶パネルであって、
アクティブマトリクス基板は、
表示領域と、表示領域の周囲に位置する非表示領域と、非表示領域の外側において非表示領域に隣接する検査用端子領域とを含む主面を有する基板と、
基板の表示領域にそれぞれ配置された、第１方向に伸びる複数のソースバスラインおよび第１方向と交差する第２方向に伸びる複数のゲートバスラインと、
基板の表示領域に配置された複数の画素であって、各画素が複数のソースバスラインの１つおよび複数のゲートバスラインの１つとそれぞれ接続されたＴＦＴを含む、複数の画素と、
基板の検査用端子領域に配置された第１パネル外検査端子および第２パネル外検査端子と、
基板の非表示領域に配置された第２パネル内検査端子および第３パネル内検査端子と、
基板の非表示領域に配置され、複数のゲートバスラインおよび第２パネル外検査端子と接続されたゲートドライバ回路と、
基板の非表示領域に配置され、複数のゲートバスラインおよび第２パネル内検査端子と接続されたゲートスイッチ回路であって、第２パネル内検査端子から入力される信号に基づき、複数のゲートバスラインに制御信号を出力するゲートスイッチ回路と、
基板の非表示領域に配置され、複数のソースバスラインおよび第１パネル外検査端子と接続されたデマルチプレクサ回路と、
基板の非表示領域に配置され、複数のソースバスラインおよび第３パネル内検査端子と接続されたソーススイッチ回路であって、第３パネル内検査端子から入力される信号に基づき、複数のソースバスラインに所定の電圧を印加するソーススイッチ回路と、を備える。
アクティブマトリクス基板は、
表示領域と、表示領域の周囲に位置する非表示領域と、非表示領域の外側において非表示領域に隣接する検査用端子領域とを含む主面を有する基板と、
基板の表示領域にそれぞれ配置された、第１方向に伸びる複数のソースバスラインおよび第１方向と交差する第２方向に伸びる複数のゲートバスラインと、
基板の表示領域に配置された複数の画素であって、各画素が複数のソースバスラインの１つおよび複数のゲートバスラインの１つとそれぞれ接続されたＴＦＴを含む、複数の画素と、
基板の検査用端子領域に配置された第１パネル外検査端子および第２パネル外検査端子と、
基板の非表示領域に配置された第２パネル内検査端子および第３パネル内検査端子と、
基板の非表示領域に配置され、複数のゲートバスラインおよび第２パネル外検査端子と接続されたゲートドライバ回路と、
基板の非表示領域に配置され、複数のゲートバスラインおよび第２パネル内検査端子と接続されたゲートスイッチ回路であって、第２パネル内検査端子から入力される信号に基づき、複数のゲートバスラインに制御信号を出力するゲートスイッチ回路と、
基板の非表示領域に配置され、複数のソースバスラインおよび第１パネル外検査端子と接続されたデマルチプレクサ回路と、
基板の非表示領域に配置され、複数のソースバスラインおよび第３パネル内検査端子と接続されたソーススイッチ回路であって、第３パネル内検査端子から入力される信号に基づき、複数のソースバスラインに所定の電圧を印加するソーススイッチ回路と、を備える。
【0084】
第２の構成によれば、ゲートドライバ回路に接続された第１パネル外検査端子、デマルチプレクサ回路に接続された第２パネル外検査端子と、ゲートスイッチ回路に接続された第１パネル内検査端子、ソーススイッチ回路に接続された第３パネル内検査端子２６とを備えるため、製造工程中の異なる段階で液晶パネルの検査を行うことが可能である。
【0085】
第３の構成に係る液晶パネルは第１の構成において、
デマルチプレクサ回路と第１パネル外検査端子および第１パネル内検査端子とを接続する第１配線と、
ゲートスイッチ回路と第２パネル内検査端子とを接続する第２配線と、
ゲートドライバ回路と第２パネル外検査端子とを接続する第３配線と、
をさらに備え、
第１パネル内検査端子の一部は、第２配線および第３配線の少なくとも一方の上方に配置され、
第２パネル内検査端子の一部は、第１配線および第３配線の少なくとも一方の上方に配置されていてもよい。
デマルチプレクサ回路と第１パネル外検査端子および第１パネル内検査端子とを接続する第１配線と、
ゲートスイッチ回路と第２パネル内検査端子とを接続する第２配線と、
ゲートドライバ回路と第２パネル外検査端子とを接続する第３配線と、
をさらに備え、
第１パネル内検査端子の一部は、第２配線および第３配線の少なくとも一方の上方に配置され、
第２パネル内検査端子の一部は、第１配線および第３配線の少なくとも一方の上方に配置されていてもよい。
【0086】
第４の構成に係る液晶パネルは第２の構成において、
デマルチプレクサ回路と第１パネル外検査端子とを接続する第１配線と、
ソーススイッチ回路と第３パネル内検査端子とを接続する第５配線と、
ゲートスイッチ回路と第２パネル内検査端子とを接続する第２配線と、
ゲートドライバ回路と第２パネル外検査端子とを接続する第３配線と、
をさらに備え、
第２パネル内検査端子の一部は、第１配線、第３配線および第５配線の少なくとも１つの上方に配置され、
第３パネル内検査端子の一部は、第１配線、第２配線および第３配線の少なくとも１つの上方に配置されていてもよい。
デマルチプレクサ回路と第１パネル外検査端子とを接続する第１配線と、
ソーススイッチ回路と第３パネル内検査端子とを接続する第５配線と、
ゲートスイッチ回路と第２パネル内検査端子とを接続する第２配線と、
ゲートドライバ回路と第２パネル外検査端子とを接続する第３配線と、
をさらに備え、
第２パネル内検査端子の一部は、第１配線、第３配線および第５配線の少なくとも１つの上方に配置され、
第３パネル内検査端子の一部は、第１配線、第２配線および第３配線の少なくとも１つの上方に配置されていてもよい。
【0087】
第５の構成に係る液晶パネルは第１～第４の構成のいずれか１つにおいて、基板の非表示領域は、ソースドライバＩＣを実装するための実装領域を含んでいてもよい。
【0088】
第６の構成に係る液晶表示装置の製造方法は、第１～第４の構成のいずれか１の液晶パネルを用意する工程と、
第１パネル外検査端子および第２パネル外検査端子を用いて、ゲートドライバ回路、デマルチプレクサ回路および複数の画素の動作検査を行う工程と、
動作検査に合格した液晶パネルに対して、基板の検査用端子領域を切除する工程と、
液晶パネルに一対の偏光フィルムを貼付する工程と、
第１パネル内検査端子または第３パネル内検査端子と、第２パネル内検査端子を用いて画素の点灯検査を行う工程と、
を備える。
第１パネル外検査端子および第２パネル外検査端子を用いて、ゲートドライバ回路、デマルチプレクサ回路および複数の画素の動作検査を行う工程と、
動作検査に合格した液晶パネルに対して、基板の検査用端子領域を切除する工程と、
液晶パネルに一対の偏光フィルムを貼付する工程と、
第１パネル内検査端子または第３パネル内検査端子と、第２パネル内検査端子を用いて画素の点灯検査を行う工程と、
を備える。
【0089】
第６の構成によれば、製造工程中の異なる段階で液晶パネルの検査を行うことが可能である。
【0090】
第７の構成に係る液晶表示装置の製造方法は、第６の構成において、基板の非表示領域は、ソースドライバＩＣを実装するための実装領域を含み、
点灯検査に合格した液晶パネルについて、実装領域にソースドライバＩＣを実装する工程をさらに含んでいてもよい。
点灯検査に合格した液晶パネルについて、実装領域にソースドライバＩＣを実装する工程をさらに含んでいてもよい。
【0091】
第８の構成に係る液晶表示装置の製造方法は、第６または第７の構成において、ゲートドライバ回路およびデマルチプレクサ回路は、基板にモノリシックに形成されていてもよい。
【符号の説明】
【0092】
２０，２０’，１２０…アクティブマトリクス基板、２１…基板、２１ａ…主面、２２…ゲートスイッチ回路、２３…ゲートドライバ回路、２４…デマルチプレクサ回路、２５Ａ…第１配線、２５Ｂ…第２配線、２５Ｃ…第３配線、２５Ｄ…第４配線、２５Ｅ…第５配線、２６Ａ…第１パネル内検査端子、２６Ｂ…第２パネル内検査端子、２６Ｃ…第３パネル内検査端子、２７Ａ…第１パネル外検査端子、２７Ｃ…第２パネル外検査端子、２８…外部端子、３０…パッド、３１…ソーススイッチ回路、３３…第１絶縁層、３３ｃ，３４ｃ…コンタクトホール、３４…第２絶縁層、３５…第１金属層、３６…配線、４０…対向基板、５０…液晶層、５１…シール、１０１，１０１’…液晶パネル、１５１…液晶表示装置、２０１…偏光板、２０２…偏光フィルム、２０３…透明基板、２０４…バックライト、２０５…ソースドライバＩＣ、２１１，２１３，２１６…輝点欠陥、２１２，２１５…黒点欠陥
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図5】
【図6A】
【図6B】
【図6C】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】