特開 2024-86603 表示装置およびその駆動方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024086603

(43)【公開日】2024-06-27

(54)【発明の名称】表示装置およびその駆動方法

(51)【国際特許分類】

   G09G 3/20 20060101AFI20240620BHJP

   G09G 3/3225 20160101ALI20240620BHJP

【ＦＩ】

G09G3/20 622A

G09G3/20 612J

G09G3/20 623

G09G3/20 622R

G09G3/20 621L

G09G3/20 612T

G09G3/20 650C

G09G3/20 622E

G09G3/20 621K

G09G3/20 650J

G09G3/3225

【審査請求】有

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2023198739

(22)【出願日】2023-11-24

(31)【優先権主張番号】10-2022-0177236

(32)【優先日】2022-12-16

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】501426046

【氏名又は名称】エルジー ディスプレイ カンパニー リミテッド

(74)【代理人】

【識別番号】100094112

【弁理士】

【氏名又は名称】岡部 讓

(74)【代理人】

【識別番号】100106183

【弁理士】

【氏名又は名称】吉澤 弘司

(74)【代理人】

【識別番号】100114915

【弁理士】

【氏名又は名称】三村 治彦

(74)【代理人】

【識別番号】100125139

【弁理士】

【氏名又は名称】岡部 洋

(74)【代理人】

【識別番号】100209808

【弁理士】

【氏名又は名称】三宅 高志

(72)【発明者】

【氏名】金 民 会

(72)【発明者】

【氏名】金 兌 穹

【テーマコード（参考）】

5C080

5C380

【Ｆターム（参考）】

5C080AA06

5C080AA07

5C080AA10

5C080BB05

5C080CC03

5C080FF11

5C080JJ02

5C080JJ04

5C080JJ07

5C080KK07

5C080KK43

5C380AA01

5C380AA02

5C380AA03

5C380AB06

5C380AB18

5C380AB34

5C380AB36

5C380BB04

5C380CB09

5C380CB29

5C380CC26

5C380CC33

5C380CE01

5C380CE19

5C380CF07

5C380CF24

5C380DA49

5C380DA50

5C380EA13

5C380EA16

5C380FA03

(57)【要約】

【課題】印加される画像の解像度または駆動周波数に応じて表示パネルの駆動方式を切り替える表示装置を提供する。
【解決手段】一実施形態の表示装置は、画像を表示する表示パネルと、前記表示パネルにゲート信号を供給するゲート駆動部と、前記表示パネルに接続されたデータ駆動部と、前記ゲート駆動部を制御するタイミング制御部とを含み、前記タイミング制御部は、外部から印加された画像に対応して、前記ゲート信号が１つのゲートライン毎に１つずつ印加され、または、少なくとも２つのゲートライン毎に１つずつ印加されるように、前記ゲート駆動部の出力態様を制御する。
【選択図】 図８

【特許請求の範囲】

【請求項1】

画像を表示する表示パネルと、
前記表示パネルにゲート信号を供給するゲート駆動部と、
前記表示パネルに接続されたデータ駆動部と、
前記ゲート駆動部を制御するタイミング制御部とを含み、
前記タイミング制御部は、外部から印加された画像に対応して、前記ゲート信号が１つのゲートライン毎に１つずつ印加され、または、少なくとも２つのゲートライン毎に１つずつ印加されるように、前記ゲート駆動部の出力態様を制御する表示装置。

【請求項2】

前記ゲート駆動部は、
前記ゲート信号を出力するシフトレジスタと、
前記シフトレジスタを駆動するためのスキャンクロック信号を出力するレベルシフタと、
前記タイミング制御部の制御において、活性化または非活性化され、前記シフトレジスタまたは前記レベルシフタの出力を制御する出力切替回路部を含む、請求項１に記載の表示装置。

【請求項3】

前記出力切替回路部は、
前記タイミング制御部の制御において、活性化されて前記シフトレジスタから出力される前記ゲート信号を制御し、または、前記レベルシフタから出力される前記スキャンクロック信号を制御する、請求項２に記載の表示装置。

【請求項4】

前記タイミング制御部は、
前記外部から印加された画像における解像度情報及び周波数情報の少なくとも一方に基づいて前記ゲート駆動部の出力態様を制御するための出力切替信号を生成する、請求項２に記載の表示装置。

【請求項5】

前記出力切替信号は、
前記外部から印加された画像によって解像度が変更されたことに応じて、画像を表示するアクティブ期間に対応してハイ論理で生成され、画像を表示しないブランク期間に対応してロー論理でされる、請求項４に記載の表示装置。

【請求項6】

前記出力切替信号が前記画像を表示しないブランク期間に対応してロー論理で生成されたことに応じて、
前記データ駆動部は、センシングラインを介して前記表示パネルをセンシングし、センシング値を設ける、請求項４に記載の表示装置。

【請求項7】

前記外部から印加された画像によって解像度が変更される場合、変更された駆動条件で装置を動作させるための解像度切替期間にわたって、前記ゲート信号が出力されない、請求項１に記載の表示装置。

【請求項8】

前記周波数情報は、前記表示装置の駆動周波数を含み、
前記駆動周波数が第１の周波数である場合、前記出力切替信号はロー論理として生成され
前記駆動周波数が第２の周波数である場合、前記出力切替信号は、画像が表示されるアクティブ期間に基づいてハイ論理として生成され、画像が表示されないブランク期間に基づいてロー論理として生成され、
前記第１の周波数は、前記第２の周波数よりも小さいことを特徴とする、請求項４に記載の表示装置。

【請求項9】

前記出力切替回路部は、
前記出力切替信号が伝達される出力切替信号ラインにゲート電極が接続され、前記ゲート駆動部に含まれる前記シフトレジスタの第１出力段及び第１ゲートラインに第１電極が接続され、前記シフトレジスタの第２出力段及び第２ゲートラインに第２電極が接続された第１タイプのトランジスタと、
前記出力切替信号ラインにゲート電極が接続され、前記シフトレジスタの前記第２出力段に第１電極が接続され、前記第２ゲートラインに第２電極が接続され、前記第１タイプと異なる第２タイプのトランジスタとを含む、請求項４に記載の表示装置。

【請求項10】

外部から印加された画像内の解像度情報を検出するステップと、
前記外部から印加された画像によって解像度が変更された場合、出力切替信号を生成するステップと、
画像を表示するアクティブ期間に対応して第１論理の出力切替信号を生成し、画像を表示しないブランク期間に対応して、前記第１論理と反対の第２論理の出力切替信号を生成するステップと、
前記第１論理の出力切替信号に対応して１つのゲートライン当たり１つずつゲート信号が印加されるか、前記第２論理の出力切替信号に対応して２つのゲートライン当たり１つずつゲート信号が印加されるように制御するステップとを含む、表示装置の駆動方法。

【請求項11】

前記出力切替信号は、
前記解像度が所定の解像度より高い高解像度から、前記所定の解像度以下の低解像度に変化したとき、前記第１論理として生成される、請求項１０に記載の表示装置の駆動方法。

【請求項12】

前記出力切替信号が前記第２論理として生成されると、前記表示パネルをセンシングし、センシング値を用意する、請求項１０に記載の表示装置の駆動方法。

【請求項13】

前記外部から印加された画像によって解像度が変更された場合、変更された駆動条件で装置を動作させるための解像度切替期間にわたって、前記ゲート信号が出力されない、請求項１０に記載の表示装置の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示装置およびその駆動方法に関する。

【背景技術】

【0002】

情報化技術が発展するにつれて、ユーザと情報との接続媒体である表示装置の市場が大きくなっている。これにより、発光表示装置（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ （ＤＩＳ）ｐｌａｙ Ｄｅｖｉｃｅ：ＬＥＤ）、量子ドット表示装置（Ｑｕａｎｔｕｍ Ｄｏｔ （ＤＩＳ）ｐｌａｙ Ｄｅｖｉｃｅ；ＱＤＤ）、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ （ＤＩＳ）ｐｌａｙ Ｄｅｖｉｃｅ：ＬＣＤ）などのような表示装置の使用が増加している。

【0003】

上述した表示装置は、サブピクセルを含む表示パネル、表示パネルを駆動する駆動信号を出力する駆動部、表示パネルまたは駆動部に供給する電源を生成する電源部などを含む。

【0004】

このような表示装置は、表示パネルに形成されたサブピクセルに駆動信号、例えばスキャン信号、データ信号などが供給されると、選択されたサブピクセルが光を透過させたり、光を直接発光して画像を表示し得る。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、表示装置に印加される画像の解像度または駆動周波数に応じて表示パネルの駆動方式を切り替えることができ、駆動走査率を上げたり下げたりするための装置の具現する時において、回路のプラットフォーム（Ｐｌａｔｆｏｒｍ）を統合して汎用性を広げることが可能な表示装置を提供する。また、本発明は、表示パネルのセンシング及び補償が要求される方式又はそうでない方式においても、駆動走査率を変更できる汎用切替回路を提供する。

【課題を解決するための手段】

【0006】

本発明の一実施形態は、画像を表示する表示パネルと、前記表示パネルにゲート信号を供給するゲート駆動部と、前記表示パネルに接続されたデータ駆動部と、前記ゲート駆動部を制御するタイミング制御部を含み、前記タイミング制御部は、外部から印加された画像に対応して、前記ゲート信号が１つのゲートライン毎に１つずつ印加され、または、少なくとも２つのゲートライン毎に１つずつ印加されるように、ゲート駆動部の出力態様を制御する表示装置を提供する。

【0007】

前記ゲート駆動部は、前記ゲート信号を出力するシフトレジスタと、前記シフトレジスタを駆動するためのスキャンクロック信号を出力するレベルシフタと、前記タイミング制御部の制御下で活性化又は非活性化され、前記シフトレジスタ又は前記レベルシフタの出力を制御する出力切替回路部を含み得る。

【0008】

前記出力切替回路部は、タイミング制御部の制御下で活性化され、シフトレジスタから出力されるゲート信号を制御するか、またはレベルシフタから出力されるスキャンクロック信号を制御し得る。

【0009】

前記タイミング制御部は、外部から印加された画像における解像度情報および周波数情報の少なくとも一方に基づいてゲート駆動部の出力態様を制御するための出力切替信号を生成し得る。

【0010】

前記出力切替信号は、前記外部から印加された画像によって解像度が変更された場合、画像を表示するアクティブ期間に対応してハイ論理で生成され、画像を表示しないブランク期間に対応してロー論理で生成され得る。

【0011】

前記出力切替信号が画像を表示しないブランク期間に対応してロー論理で発生した場合、データ駆動部はセンシングラインを介して表示パネルをセンシングしてセンシング値を設けられ得る。

【0012】

表示パネルは、外部から印加された画像によって解像度が変更された場合、変更された駆動条件で装置を動作させるための解像度切り替え期間を含み、解像度切り替え期間にわたってゲート信号が出力されない。

【0013】

前記出力切替回路部は、前記出力切替信号が伝達される出力切替信号ラインにゲート電極が接続され、前記ゲート駆動部に含まれるシフトレジスタの第１出力段及び第１ゲートラインに第１電極が接続され、前記シフトレジスタの第２出力段及び第２ゲートラインに第２電極が接続された第１タイプのトランジスタと、前記出力切替信号ラインにゲート電極が接続され、前記シフトレジスタの第２出力端に第１電極が接続され、前記第２ゲートラインに第２電極が接続され、第１タイプとは異なる第２タイプのトランジスタとを含み得る。

【0014】

別の態様では、本発明の他の実施形態は、外部から印加された画像から解像度情報を検出するステップと、前記外部から印加された画像によって解像度が変更された場合、出力切替信号を発生するが、画像を表示するアクティブ期間に対応してハイ論理の出力切替信号を発生するとともに、画像を表示しないブランク期間に対応してロー論理の出力遷移信号を生成するステップと、ハイ論理の出力切替信号に対応して１つのゲートライン毎に１つずつゲート信号を印加し、または前記ロー論理の出力切替信号に対応して２つのゲートライン毎に１つずつゲート信号を印加するように制御するステップを含む表示装置の駆動方法を提供する。

【0015】

前記出力切替信号は、前記解像度が高解像度から低解像度に変更されたときに、ハイ論理で生成され得る。

【発明の効果】

【0016】

本発明は、表示装置に印加される画像の解像度または駆動周波数に応じて表示パネルの駆動方式を切り替える効果を奏することができる。また、本発明は、表示装置の駆動走査率を上げたり下げたりするための装置の実装時に回路のプラットフォーム（Ｐｌａｔｆｏｒｍ）を統合して汎用性を広げる効果がある。また、本発明は、表示パネルのセンシング及び補償が要求される方式、または他の方式において、駆動走査率を変更できる汎用切替回路を提供する効果がある。

【図面の簡単な説明】

【0017】

【図1】表示装置を概略的に示すブロック図である。

【図2】図１に示すサブピクセルを概略的に示すブロック図である。

【図3】ゲートインパネル方式ゲート駆動部の構成を説明するための図である。

【図4】ゲートインパネル方式ゲート駆動部の構成を説明するための図である。

【図5】ゲートインパネル方式ゲート駆動部の配置例を示す図である。

【図6】本発明の第１実施形態による表示装置の第１モード駆動時のゲート信号の出力態様を示すブロック図である。

【図7】本発明の第１実施形態による表示装置の第２モード駆動の時、シーゲート信号の出力態様を示すブロック図である。

【図8】本発明の第１実施形態による表示装置の主要構成図である。

【図9】図８に示す出力切替回路部に印加される出力切替信号を説明するための波形図である。

【図10】本発明の第１実施形態に係る出力切替回路部を説明するための例示図である。

【図11】本発明の第１実施形態の変形例に係る出力切替回路部の配置例示図である。

【図12】本発明の第１実施形態の変形例に係る出力切替回路部の配置例示図である。

【図13】出力切替回路部の詳細構成図である。

【図14】出力切替回路部の動作を説明する図である。

【図15】出力切替回路部の動作を説明する図である。

【図16】表示パネルの駆動状態に応じた出力切替回路部の動作を説明するためのフローチャートである。

【図17】本発明の第２実施形態に係る表示装置の主要構成図である。

【図18】本発明の第２実施形態に係る出力切替回路部を説明するための例示図である。

【図19】出力切替回路部の動作を説明する図である。

【図20】出力切替回路部の動作を説明する図である。

【図21】本発明の第３実施形態に係る表示装置の出力切替回路部を説明するための図である。

【図22】本発明の第３実施形態に係る表示装置の出力切替回路部を説明するための図である。

【図23】本発明の第３実施形態に係る表示装置の構成例図である。

【発明を実施するための形態】

【0018】

本発明による表示装置は、テレビ、画像プレーヤー、パーソナルコンピュータ（ＰＣ）、ホームシアター、自動車電気装置、スマートフォンなどで具現し得る。が、これに限定されるものではない。本発明による表示装置は、発光表示装置（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ （ＤＩＳ）ｐｌａｙ Ｄｅｖｉｃｅ：ＬＥＤ）、量子ドット表示装置（Ｑｕａｎｔｕｍ Ｄｏｔ （ＤＩＳ）ｐｌａｙ Ｄｅｖｉｃｅ；ＱＤＤ）、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ （ＤＩＳ）ｐｌａｙ Ｄｅｖｉｃｅ：ＬＣＤ）などで構成され得る。ただし、以下では説明の便宜のために、無機発光ダイオードまたは有機発光ダイオードに基づいて光を直接発光する発光表示装置を一例として説明する。

【0019】

なお、以下に説明する薄膜トランジスタは、ｎ型薄膜トランジスタ、ｐ型薄膜トランジスタ、またはｎ型とｐ型が一緒に存在する形態で構成され得る。薄膜トランジスタは、ゲート（ｇａｔｅ）、ソース（ｓｏｕｒｃｅ）、ドレイン（ｄｒａｉｎ）を含む３電極の素子である。ソースはキャリア（ｃａｒｒｉｅｒ）をトランジスタに供給する電極である。薄膜トランジスタ内で、キャリアはソースから流れ始める。ドレインは、薄膜トランジスタにおいてキャリアが外部に出る電極である。すなわち、薄膜トランジスタにおけるキャリアの流れはソースからドレインに流れる。

【0020】

ｐ型薄膜トランジスタの場合、キャリアが正孔（ｈｏｌｅ）であるため、ソースからドレインに正孔が流れるようにソース電圧がドレイン電圧より高い。ｐ型薄膜トランジスタでは、正孔がソースからドレインに向かって流れるので、電流がソースからドレインに向かって流れる。対照的に、ｎ型薄膜トランジスタの場合、キャリアが電子（ｅｌｅｃｔｒｏｎ）であるため、ソースからドレインに電子が流れるように、ソース電圧がドレイン電圧より低い電圧を有する。ｎ型薄膜トランジスタでは、電子がソースからドレインに向かって流れるので、電流の方向はドレインからソースに向かって流れる。しかしながら、薄膜トランジスタのソースとドレインは印加電圧に応じて変更され得る。以下の説明では、ソースとドレインのいずれかを第１の電極、ソースとドレインの残りの一方を第２の電極として説明する。

【0021】

図１は表示装置を概略的に示すブロック図であり、図２は図１に示すサブピクセルを概略的に示すブロック図である。

【0022】

図１及び図２に示すように、表示装置は、画像供給部１１０、タイミング制御部１２０、ゲート駆動部１３０、データ駆動部１４０、表示パネル１５０及び電源供給部１８０等を含み得る。

【0023】

画像供給部（セットまたはホストシステム）１１０は、外部から供給された画像データ信号または内部メモリに記憶された画像データ信号（画像データ信号）と共に、各種の駆動信号を出力し得る。画像供給部１１０は、データ信号と各種駆動信号をタイミング制御部１２０に供給し得る。

【0024】

タイミング制御部１２０は、ゲート駆動部１３０の動作タイミングを制御するためのゲートタイミング制御信号（ＧＤＣ）、データ駆動部１４０の動作タイミングを制御するためのデータタイミング制御信号（ＤＤＣ）、各種同期信号（垂直同期信号であるＶＳＹＮＣ、水平同期信号であるＨＳＹＮＣなど）を出力し得る。タイミング制御部１２０は、データタイミング制御信号（ＤＤＣ）とともに、画像供給部１１０から供給されたデータ信号ＤＡＴＡをデータ駆動部１４０に供給し得る。タイミング制御部１２０は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の形態で形成され、印刷回路基板に実装されてもよいが、これに限定されない。

【0025】

ゲート駆動部１３０は、タイミング制御部１２０から供給されたゲートタイミング制御信号（ＧＤＣ）などに応答してゲート信号（またはゲート電圧）を出力し得る。ゲート駆動部１３０は、ゲートライン（ＧＬ１～ＧＬｍ）を介して表示パネル１５０に含まれるサブピクセルにゲート信号を供給し得る。ゲート駆動部１３０は、ＩＣ形態で形成され、ゲートインパネル（Ｇａｔｅ Ｉｎ Ｐａｎｅｌ）方式で表示パネル１５０上に直接形成され得るがあるが、これに限定されない。

【0026】

データ駆動部１４０は、タイミング制御部１２０から供給されたデータタイミング制御信号（ＤＤＣ）等に応答してデータ信号（ＤＡＴＡ）をサンプリング及びラッチし、ガンマ基準電圧に基づいてデジタル形式のデータ信号をアナログ形式のデータ電圧に変換して出力し得る。データ駆動部１４０は、データライン（ＤＬ１～ＤＬｎ）を介して表示パネル１５０に含まれるサブピクセルにデータ電圧を供給し得る。データ駆動部１４０は、ＩＣ形態で形成され、表示パネル１５０に実装されてもよいし、プリント回路基板に実装されてもよいが、これに限定されない。

【0027】

電源部１８０は、外部から供給される外部入力電圧に基づいて高電位電圧と低電位電圧を生成し、第１電源ラインＥＶＤＤと第２電源ラインＥＶＳＳを介して出力し得る。電源部１８０は、高電位電圧と低電位電圧だけでなく、ゲート駆動部１３０の駆動に必要な電圧（例えば、ゲートハイ電圧とゲートロー電圧を含むゲート電圧）やデータ駆動部１４０の駆動に必要な電圧（ドレイン電圧とハーフドレイン電圧を含むドレイン電圧）などを生成および出力し得る。

【0028】

表示パネル１５０は、ゲート信号とデータ電圧を含む駆動信号と、高電位電圧と低電位電圧とを含む駆動電圧などに対応して画像（イメージ）を表示し得る。表示パネル１５０のサブピクセルは直接光を発光する。表示パネル１５０は、ガラス、シリコン、ポリイミドなどの剛性または延性を有する基板に基づいて作製し得る。そして、光を発光するサブピクセルは、赤、緑、青を含むピクセル、または赤、緑、青および白を含むピクセルから構成され得る。

【0029】

例えば、１つのサブピクセルＳＰは、第１データラインＤＬ１、第１ゲートラインＧＬ１、第１電源ラインＥＶＤＤ及び第２電源ラインＥＶＳＳに接続され、スイッチングトランジスタ、駆動トランジスタ、コンデンサ、有機発光ダイオードなどからなるピクセル回路を含み得る。発光表示装置で使用されるサブピクセルＳＰは、光を直接発光するため、回路の構成が複雑である。また、光を発光する有機発光ダイオードはもちろん、有機発光ダイオードの駆動に必要な駆動電流を供給する駆動トランジスタなどの劣化を補償する補償回路も多様である。したがって、サブピクセルＳＰはブロックの形で単純に示されていることを示す。

【0030】

一方、上記の説明では、タイミング制御部１２０、ゲート駆動部１３０、データ駆動部１４０などをそれぞれ個別の構成として説明した。しかし、発光表示装置の構成方式に応じて、タイミング制御部１２０、ゲート駆動部１３０、データ駆動部１４０のうちの１つ以上を１つのＩＣに統合してもよい。

【0031】

図３および図４はゲートインパネル方式ゲート駆動部の構成を説明するための図であり、図５はゲートインパネル方式ゲート駆動部の配置例を示す図である。

【0032】

図３に示すように、ゲートインパネル型ゲート駆動部１３０は、シフトレジスタ１３１とレベルシフタ１３５とを含み得る。レベルシフタ１３５は、タイミング制御部１２０及び電源部１８０から出力された信号及び電圧に基づいてクロック信号（Ｃｌｋｓ）及びスタート信号（Ｖｓｔ）等を生成し得る。シフトレジスタ１３１は、レベルシフタ１３５から出力されたクロック信号（Ｃｌｋｓ）とスタート信号Ｖｓｔなどに基づいて動作し、ゲート信号（Ｇｏｕｔ［１］～Ｇｏｕｔ［ｍ］）を出力し得る。

【0033】

図３および図４に示すように、レベルシフタ１３５は、シフトレジスタ１３１とは異なり、ＩＣ形態で独立して形成されてもよく、電源部１８０の内部に含まれてもよい。しかしながら、これは一例に過ぎず、これに限定されない。

【0034】

図５に示すように、ゲートインパネル方式ゲート駆動部でゲート信号を出力する第１及び第２シフトレジスタ１３１ａ、１３１ｂを表示パネル１５０の非表示領域（ＮＡ）に配置し得る。第１及び第２シフトレジスタ１３１ａ、１３１ｂは、ゲートインパネル方式により表示パネル１５０上に薄膜状に形成し得る。第１及び第２シフトレジスタ１３１ａ、１３１ｂは、表示パネル１５０の左右非表示領域（ＮＡ）にそれぞれ配置されたものを一例として示したが、これに限定されない。

【0035】

図６は、本発明の第１実施形態による表示装置の第１モード駆動の時、ゲート信号の出力態様を示すブロック図であり、図７は、本発明の第１実施形態による表示装置の第２モード駆動の時、ゲート信号の出力態様を示すブロック図であり、図８は、本発明の第１実施形態による表示装置の主要構成図であり、図９は、図８に示す出力切替回路部に印加される出力切替信号を説明するための波形図である。

【0036】

図６に示すように、本発明の第１実施形態に係る表示装置は、第１モードで駆動時に表示パネル１５０に供給するゲート信号（Ｇｏｕｔ［１］～Ｇｏｕｔ［８］）を順次に区分して出力するが、１つのゲートラインごとに１つずつ出力し得る。よって、第１ゲートラインを介して第１ゲート信号（Ｇｏｕｔ［１］）が出力され、第１ゲート信号（Ｇｏｕｔ［１］）と一部の期間が重なるように第２ゲートラインを介して第２ゲート信号（Ｇｏｕｔ［２］）を出力し得る。

【0037】

図７に示すように、本発明の第１実施形態による表示装置は、第２モードで駆動時に表示パネル１５０に供給するゲート信号（Ｇｏｕｔ［１］～Ｇｏｕｔ［８］）を順次分割して出力するが、２つのゲートラインごとに１つずつ出力し得る。よって、第１ゲートラインと第２ゲートラインを介して第１ゲート信号（Ｇｏｕｔ［１］）が出力され、次に第１ゲート信号（Ｇｏｕｔ［１］）と一部の期間が重なるように第３ゲートラインと第２４ゲートラインを通じて第３ゲート信号（Ｇｏｕｔ［３］）を出力し得る。すなわち、上下に隣接する２つのゲートラインは、同一に発生した１つのゲート信号を伝達し得る。

【0038】

一方、図６及び図７では、ハイ電圧（Ｈ）のゲート信号が発生することを信号が出力される、ロー電圧（Ｌ）のゲート信号が発生することを信号が出力されない構成を説明した。なお、当該構成は表示パネル１５０のサブピクセルに含まれるトランジスタがハイ電圧（Ｈ）によってターンオンされることを例示したものである。すなわち、表示パネル１５０のサブピクセルに含まれるトランジスタがロー電圧（Ｌ）によってターンオンされる場合、図示された位相と逆の位相を有するとき、ゲート信号が出力される構成として説明され得る。

【0039】

図８に示すように、本発明の第１実施形態による表示装置は、タイミング制御部１２０、レベルシフタ１３５、シフトレジスタ１３１、出力切替回路部１３２及び表示パネル１５０などを含み得る。

【0040】

タイミング制御部１２０は、レベルシフタ１３５の動作に必要な第１クロック信号を出力し得る。レベルシフタ１３５は、第１クロック信号等に基づいてシフトレジスタ１３１の動作に必要な第２クロック信号等を出力し得る。タイミング制御部１２０は、出力切替信号線（ＤＬＧ＿ｅｎ）を介して出力切替信号を出力し得る。

【0041】

出力切替回路部１３２はシフトレジスタ１３１に含まれ得る。出力切替回路部１３２は、タイミング制御部１２０から出力された出力切替信号の論理状態に応じてシフトレジスタ１３１から出力されるゲート信号（Ｇｏｕｔ［１］～Ｇｏｕｔ［ｍ］）の出力態様を変更できる。例えば、出力切替回路部１３２は、図６または図７の形態でゲート信号（Ｇｏｕｔ［１］～Ｇｏｕｔ［ｍ］）の出力態様を変更し得る。

【0042】

図８および図９に示すように、出力切替信号（ＤＬＧ＿ｅｎ）は、ハイ論理またはロー論理の形態で発生できる。出力切替信号（ＤＬＧ＿ｅｎ）において、ハイ論理状態は出力切替回路部１３２の動作を活性化する活性化信号（Ｅ（ＮＡ））と定義することができ、ロー論理状態は出力切替回路部１３２の動作を無効化する無効化信号（ＤＩＳ）として定義し得る。

【0043】

出力切替信号（ＤＬＧ＿ｅｎ）は、表示装置の駆動周波数Ｄｆｒｅｑ情報または表示パネルの解像度情報に対応して活性化信号（Ｅ（ＮＡ））の形態で生成されたり、非活性化信号（ＤＩＳ）の形態で生成され得る。例えば、表示装置の駆動周波数ＤｆｒｅｑがＡＨｚであれば、非活性化信号（ＤＩＳ）の形態で生成されながら、ＢＨｚに変更すると、活性化信号（Ｅ（ＮＡ））の形態で生成され得る。このとき、ＡＨｚとＢＨｚとの関係は、ＡＨｚ（相対的低周波数または低速駆動）＜ＢＨｚ（相対的高周波または高速駆動）である可能性があるが、これに限定されない。なお、出力切替信号ＤＬＧ＿ｅｎは、表示装置の駆動周波数ＤｆｒｅｑがＢＨｚの状態でも場合によっては一時的に非活性化信号（ＤＩＳ）の形態で生成され得る。以下、その例を説明する。

【0044】

図１０は本発明の第１実施形態に係る出力切替回路部を説明するための例示図であり、図１１及び図１２は本発明の第１実施形態の変形例に係る出力切替回路部の配置例図である。図１３は出力切替回路部の詳細構成図であり、図１４および図１５は出力切替回路部の動作を説明する図であり、図１６は表示パネルの駆動状態に応じた出力切替回路部の動作を説明するためのフローチャートである。

【0045】

図８及び図１０に示すように、出力切替信号ＤＬＧ＿ｅｎは、表示パネルに画像を表示するアクティブ期間（ＡＣＴＩＶＥ）の間、ハイ論理で生成され、表示パネルに画像を表示しないブランク期間ＢＬＡＮＫ中にロー論理で生成され得る。

【0046】

表示装置の駆動周波数ＤｆｒｅｑがＡＨｚの場合、出力切替信号ＤＬＧ＿ｅｎは、アクティブ期間及びブランク期間とは無関係にロー論理で生成され得る。この場合、出力切替回路部１３２は非活性状態であるので、表示パネル１５０に供給するゲート信号（Ｇｏｕｔ［１］～Ｇｏｕｔ［８］）は順次区分されて出力されるが、１つのゲートラインごとに１つずつ出力され得る。

【0047】

表示装置の駆動周波数ＤｆｒｅｑがＢＨｚの場合、出力切替信号ＤＬＧ＿ｅｎはアクティブ期間ＡＣＴＩＶＥに対応してハイ論理で発生し得る。この場合、出力切替回路部１３２は活性化状態であるので、表示パネル１５０に供給するゲート信号（Ｇｏｕｔ［１］～Ｇｏｕｔ［８］）は順次区分されて出力されるが、２つのゲートラインごとに１つずつ出力され得る。

【0048】

表示装置の駆動周波数ＤｆｒｅｑがＢＨｚの場合、出力切換信号ＤＬＧ＿ｅｎはブランク期間ＢＬＡＮＫに対応してロー論理で発生し得る。この場合、出力切替回路部１３２は非活性状態であるが、表示パネル１５０には選択されたゲートラインに供給するゲート信号のみを出力し得る。図１０では、第１ブランク期間ＢＬＡＮＫに第１ゲート信号（Ｇｏｕｔ［１］）が出力され、第２ブランク期間ＢＬＡＮＫに第２ゲート信号（Ｇｏｕｔ［２］）が出力されたことを一例としたが、ゲート信号は様々な位置で少なくとも１つ以上出力され得る。

【0049】

図１１に示すように、出力切替回路部１３２は、表示パネル１５０の非表示領域（ＮＡ）に位置すると共に、シフトレジスタ１３１と表示領域（ＡＡ）との間に配置され得る。また、図１２に示すように、出力切替回路部１３２は、表示パネル１５０の非表示領域（ＮＡ）に位置するが、表示領域（ＡＡ）に隣接して配置されてもよい。なお、図８、図１１及び図１２では、タイミング制御部１２０とレベルシフタ１３５とが同一基板上にＩＣ形態で実装された構成を一例としているが、本発明はこれに限定されない。

【0050】

出力切替回路部１３２を図８、図１１または図１２のように配置するのは、これを構成する回路が表示パネル１５０に含まれる素子のような薄膜プロセスによって形成可能であるからである。以下、出力切替回路部１３２を構成する素子について説明する。

【0051】

図１３に示すように、出力切替回路部１３２は、ＡトランジスタＴＡ１、ＴＡ２とＢトランジスタＴＢ１、ＴＢ２とを含み得る。ＡトランジスタＴＡ１、ＴＡ２はｎ型として選択し、ＢトランジスタＴＢ１、ＴＢ２はｐ型として選択し得る。ＡトランジスタＴＡ１、ＴＡ２とＢトランジスタＴＢ１、ＴＢ２とは、出力切替信号線ＤＬＧ＿ｅｎにゲート電極（制御電極）が共通に接続される。第１ＡトランジスタＴＡ１と第１ＢトランジスタＴＢ１を基準にこれらの接続関係を説明すれば次の通りである。

【0052】

第１ＡトランジスタＴＡ１は、出力切替信号ラインＤＬＧ＿ｅｎにゲート電極が接続され、シフトレジスタ１３１の第１出力段ＧＯ１及び第１ゲートラインＧＬ１に第１電極が接続され、シフトレジスタ１３１の第２出力段ＧＯ２及び第２ゲートラインＧＬ２に第２電極を接続され得る。第１ＢトランジスタＴＢ１は、出力切替信号線ＤＬＧ＿ｅｎにゲート電極が接続され、シフトレジスタ１３１の第２出力段ＧＯ２に第１電極が接続され、第２ゲートラインＧＬ２に第２電極に接続され得る。

【0053】

ＡトランジスタＴＡ１、ＴＡ２とＢトランジスタＴＢ１、ＴＢ２は、出力切替信号線ＤＬＧ＿ｅｎを介して供給された出力切替信号の論理状態に対応して次のように動作し得る。ＡトランジスタＴＡ１、ＴＡ２は、互いに隣接する２つのゲートラインを接続するように動作し得る。そして、ＢトランジスタＴＢ１、ＴＢ２は、互いに隣接する２つのゲートラインのうち選択された１つのゲートライン（奇数ゲートラインまたは偶数ゲートライン）を介して出力されるゲート信号をマスキング（非出力）するように動作し得る。

【0054】

図１４に示すように、出力切替信号がロー状態のとき、ＢトランジスタＴＢ１、ＴＢ２はターンオン状態であるが、ＡトランジスタＴＡ１、ＴＡ２はターンオフ状態であり得る。この場合、第１～第４ゲートラインＧＬ１～ＧＬ４には、図６のような形態でゲート信号を出力し得る。

【0055】

図１５に示すように、出力切替信号がハイ状態のとき、ＢトランジスタＴＢ１、ＴＢ２はターンオフ状態であり、ＡトランジスタＴＡ１、ＴＡ２はターンオン状態であり得る。この場合、第１～第４ゲートラインＧＬ１～ＧＬ４には、図７のような形態でゲート信号を出力し得る。

【0056】

図８及び図１６に示すように、タイミング制御部１２０は、表示パネル１５０の駆動状態を確認し（Ｓ１０）、正常に画像を表示するための駆動中であるかを確認し得る（Ｓ２０）。正常に画像を表示するための駆動中の場合（Ｙ）、タイミング制御部１２０は、出力切替信号ＤＬＧ＿ｅｎを確認し（Ｓ３０）、ハイ論理（ＨＩＧＨ）またはロー論理（ＬＯＷ）を出力し得る（Ｓ４０）。

【0057】

しかし、正常に画像を表示するための駆動中でない場合（Ｎ）、再度駆動状態を確認し得る（Ｓ１０）。ここで、正常に画像を表示するための駆動中でない場合とは、表示パネル１５０のセンシング動作、補償動作などを含み得る。

【0058】

タイミング制御部１２０からハイ論理（ＨＩＧＨ）の出力切替信号ＤＬＧ＿ｅｎが出力された場合、出力切替回路部１３２は活性化状態（ＤＬＧ：ＯＮ）となり、出力切替動作を行い得る（Ｓ５０）。これとは異なり、タイミング制御部１２０からロー論理ＬＯＷの出力切替信号ＤＬＧ＿ｅｎが出力された場合、出力切替回路部１３２は非活性状態（ＤＬＧ：ＯＦＦ）となり、出力切替動作を実行しない（Ｓ６０）。

【0059】

図１７は本発明の第２実施形態に係る表示装置の主要構成図であり、図１８は本発明の第２実施形態に係る出力切替回路部を説明するための例示図であり、図１９及び図２０は出力切替回路部の動作を説明する図である。

【0060】

図１７に示すように、本発明の第２実施形態による表示装置は、タイミング制御部１２０、レベルシフタ１３５、シフトレジスタ１３１、出力切替回路部１３２及び表示パネル１５０などを含み得る。

【0061】

タイミング制御部１２０は、レベルシフタ１３５の動作に必要な第１クロック信号を出力し得る。レベルシフタ１３５は、第１クロック信号等に基づいてシフトレジスタ１３１の動作に必要な第２クロック信号等を出力し得る。タイミング制御部１２０は、出力切替信号線ＤＬＧ＿ｅｎを介して出力切替信号を出力し得る。

【0062】

出力切替回路部１３２は、レベルシフタ１３５に含まれることがある。出力切替回路部１３２は、タイミング制御部１２０から出力された出力切替信号の論理状態に応じてレベルシフタ１３５から出力される第２クロック信号の出力態様を変更し得る。レベルシフタ１３５から出力される第２クロック信号の出力態様の変化は、以下で説明する。

【0063】

図１７及び図１８に示すように、出力切替信号ＤＬＧ＿ｅｎは、表示パネルに画像を表示するアクティブ期間（ＡＣＴＩＶＥ）の間、ハイ論理で生成され、表示パネルに画像を表示しないブランク期間ＢＬＡＮＫ中にロー論理で生成され得る。

【0064】

表示装置の駆動周波数ＤｆｒｅｑがＡＨｚの場合、出力切替信号ＤＬＧ＿ｅｎは、アクティブ期間及びブランク期間とは無関係にロー論理で生成され得る。この場合、出力切替回路部１３２は非活性状態であるので、表示パネル１５０に供給するゲート信号（Ｇｏｕｔ［１］～Ｇｏｕｔ［８］）は順次区分されて出力されるが、１つのゲートラインごとに１つずつ出力され得る。

【0065】

表示装置の駆動周波数ＤｆｒｅｑがＢＨｚの場合、出力切替信号ＤＬＧ＿ｅｎはアクティブ期間（ＡＣＴＩＶＥ）に対応してハイ論理で生成され得る。この場合、出力切替回路部１３２は活性化状態であるので、表示パネル１５０に供給するゲート信号（Ｇｏｕｔ［１］～Ｇｏｕｔ［８］）は順次区分されて出力されるが、２つのゲートラインごとに１つずつ出力し得る。

【0066】

表示装置の駆動周波数ＤｆｒｅｑがＢＨｚの場合、出力切換信号ＤＬＧ＿ｅｎはブランク期間ＢＬＡＮＫに対応してロー論理で生成され得る。この場合、出力切替回路部１３２は非活性状態であるが、表示パネル１５０には選択されたゲートラインに供給するゲート信号のみを出力し得る。

【0067】

図１７、図１９及び図２０に示すように、レベルシフタ１３５は、タイミング制御部１２０から出力された第１クロック信号ＩＣｌｋｓ等の供給を受け得る。第１クロック信号ＩＣｌｋｓは、第１駆動クロック信号Ｇｃｌｋと第２駆動クロック信号Ｍｃｌｋとを含み得る。

【0068】

例えば、第１駆動クロック信号Ｇｃｌｋは、一定の周期を有し、ハイ論理とロー論理とが交互に現れるパルスとして生成され得る。また、第２駆動クロック信号（Ｍｃｌｋ）も、ハイ論理とロー論理とが交互に現れるパルスとして生成され得るが、ハイ論理の時間がロー論理の時間よりも長くなり得る。しかしながら、これは一例に過ぎず、本発明はこれに限定されない。

【0069】

レベルシフタ１３５は、タイミング制御部１２０から供給された第１クロック信号ＩＣｌｋｓ等に基づいてシフトレジスタ１３１の動作に必要な第２クロック信号ＯＣｌｋｓ等を出力し得る。第２クロック信号ＯＣｌｋｓは、第１スキャンクロック信号Ｓｃｌｋ１～第ｉスキャンクロック信号Ｓｃｌｋｉ（ここで、ｉは４以上の整数）を含み得る。

【0070】

例えば、第１スキャンクロック信号Ｓｃｌｋ１は、第１駆動クロック信号Ｇｃｌｋの第１ライジングエッジに同期してハイ論理で生成され、第２駆動クロック信号Ｍｃｌｋの第１ポーリングエッジに同期してロー論理で生成され得る。そして、第２スキャンクロック信号Ｓｃｌｋ２は、第１駆動クロック信号Ｇｃｌｋの第２ライジングエッジに同期してハイ論理で生成され、第２駆動クロック信号Ｍｃｌｋの第２ポーリングエッジに同期してロー論理で生成され得る。しかしながら、これは一例に過ぎず、本発明はこれに限定されない。

【0071】

タイミング制御部１２０からロー論理の出力切替信号が出力された場合、レベルシフタ１３５は、図１９のように隣接するスキャンクロック信号同士が一定期間重なるように順次生成されたスキャンクロック信号Ｓｃｌｋ１～Ｓｃｌｋｉを含む第２クロック信号ＯＣｌｋｓを出力し得る。

【0072】

一方、タイミング制御部１２０からハイ論理の出力切替信号が出力された場合、レベルシフタ１３５は、図２０のように隣接するスキャンクロック信号同士が一定期間重なるように順次発生されるが、隣接する２つのスキャンクロック信号が同時に発生するように対をなす形態で構成されたスキャンクロック信号Ｓｃｌｋ１～Ｓｃｌｋｉを含む第２クロック信号ＯＣｌｋｓを出力し得る。すなわち、上下に隣接する２つのスキャンクロック信号は一対になって、同じ形態で発生し得る。

【0073】

レベルシフタ１３５は、タイミング制御部１２０から供給された出力切替信号の論理状態に応じて第２クロック信号ＯＣｌｋｓの出力態様を変更し得る。そして、シフトレジスタ１３１は、第２クロック信号ＯＣｌｋｓの出力態様を変化に対応して図１８のような形態でゲート信号（Ｇｏｕｔ［１］～Ｇｏｕｔ［８］）を出力し得る。

【0074】

図２１及び図２２は、本発明の第３実施形態に係る表示装置の出力切替回路部を説明するための図であり、図２３は、本発明の第３実施形態に係る表示装置の構成例図である。

【0075】

図２１に示すように、本発明の第３実施形態に係る表示装置は、表示パネル１５０に表示される解像度に応じて出力切替回路部１３２を非活性化（ＤＬＧ：ＯＦＦ）又は活性化（ＤＬＧ：ＯＮ）し得る。

【0076】

例えば、表示パネル１５０にＡ解像度の画像を表示する場合、出力切替回路部１３２を非活性化（ＤＬＧ：ＯＦＦ）し、Ｂ解像度の画像を表示する場合、出力切換回路部１３２は、活性化（ＤＬＧ：ＯＮ）し得る。このとき、Ａ解像度とＢ解像度との関係は、Ａ解像度（相対的高解像度）＞Ｂ解像度（相対的低解像度）であるが、これに限定されない。

【0077】

図２２に示すように、出力切替信号ＤＬＧ＿ｅｎは、表示パネル１５０にＵＨＤ解像度（Ｒｅｓｏｌｕｔｉｏｎ）の画像が印加される場合ロー論理で生成されるが、ＦＨＤ解像度（Ｒｅｓｏｌｕｔｉｏｎ）の画像が印加される場合ハイ論理で生成され得る。そして、出力切替信号ＤＬＧ＿ｅｎは、ＦＨＤ解像度（Ｒｅｓｏｌｕｔｉｏｎ）の画像が印加された場合でも表示パネル１５０のアクティブ期間（ＡＣＴＩＶＥ）の間ハイ論理で生成され、表示パネル１５０のブランク期間ＢＬＡＮＫ中にロー論理で生成され得る。

【0078】

一方、表示パネル１５０に印加される画像の解像度（Ｒｅｓｏｌｕｔｉｏｎ）がＵＨＤからＦＨＤに変更される場合、それらの間には解像度切替期間（ＴＲＳ）を含み得る。解像度切替期間ＴＲＳは、出力切替信号ＤＬＧ＿ｅｎの発生タイミングと表示パネル１５０の駆動タイミングとを同期（マッチング）させる期間と定義し得る。解像度切り替え期間（ＴＲＳ）中に表示装置の駆動に含まれる装置は、変更された駆動条件に同期し得る。このため、解像度切り替え時に装置が異常な状態（例えば、異常画面出力）で動作する現象を防止することができる。

【0079】

出力切替信号ＤＬＧ＿ｅｎは、ＵＨＤ画像の印加が終了し、解像度切替期間ＴＲＳに進入すると同時にハイ論理で生成され得る。しかし、出力切替信号ＤＬＧ＿ｅｎが出力切替回路部１３０に印加され、新たな駆動条件で更新（Ｕｐｄａｔｅ）する時間が存在し得る。したがって、出力切替回路部１３０は、出力切替信号ＤＬＧ＿ｅｎが生成された後、一定の遅延時間を有する後活性化（ＤＬＧ：ＯＮ）し得る。

【0080】

表示パネル１５０にＵＨＤ画像が印加される期間は、ノーマル駆動期間（ＮＤＲＶ）（または第１モード駆動期間）と定義し得る。ノーマル駆動期間ＮＤＲＶの間、ゲート信号Ｇｏｕｔは順次出力されるが、１つのゲートラインごとに１つずつ印加されるように出力され得る。

【0081】

表示パネル１５０に印加される画像の解像度変更される解像度切り替え期間ＴＲＳは、非駆動期間ＸＤＲＶとして定義し得る。非駆動期間ＸＤＲＶの間、ゲート信号（Ｇｏｕｔ）は出力されない。一方、図２２では、解像度切替期間ＴＲＳが生成された後、所定の遅延時間後（タイミング制御部から出力された信号に基づいてスキャン駆動部やデータ駆動部などが制御されるのに要する時間が存在するため）、非駆動期間ＸＤＲＶが設けられている。

【0082】

表示パネル１５０にＦＨＤ画像が印加される期間においても、アクティブ期間ＡＣＴＩＶＥは、ダブル駆動期間ＤＤＲＶ（または第２モード駆動期間）と定義し得る。ダブル駆動期間ＤＤＲＶの間、ゲート信号Ｇｏｕｔは順次出力されるが、２つのゲートラインごとに１つずつ印加されるように出力され得る。

【0083】

表示パネル１５０にＦＨＤ画像が印加される期間においても、ブランク期間ＢＬＡＮＫはセンシング駆動期間ＳＤＲＶ（または第３モード駆動期間）と定義し得る。センシング駆動期間ＳＤＲＶの間、ゲート信号Ｇｏｕｔは、選択されたゲートラインに供給するゲート信号のみを出力し得る。

【0084】

図２２及び図２３に示すように、タイミング制御部１２０は、解像度検出部ＲＥＳ、信号検出部ＤＥＤ、信号生成部ＧＥＮ及び補償部ＣＯＭＰ等を含み得る。解像度検出部ＲＥＳと信号検出部ＤＥＤは、タイミング制御部１２０に入力されたデータ信号ＤＡＴＡから解像度情報とデータ信号の出力を活性化するデータイネーブル信号（または周波数情報を含む）を検出し、これを信号発生部ＧＥＮに供給し得る。信号発生部ＧＥＮは、解像度情報とデータイネーブル信号とに基づいて出力切替信号ＤＬＧ＿ｅｎを生成し、これを出力切替回路部１３０に供給し得る。

【0085】

データ駆動部１４０は、タイミング制御部１２０から供給されたデータ信号ＤＡＴＡに基づいて表示パネル１５０を駆動し得る。データ駆動部１４０は、ノーマル駆動期間ＮＤＲＶまたはダブル駆動期間ＤＤＲＶの間、表示パネル１５０のデータラインＤＬを介してサブピクセルにデータ電圧を供給し得る。

【0086】

データ駆動部１４０は、センシング駆動期間ＳＤＲＶの間、表示パネル１５０のセンシングラインＳＬを介してサブピクセルに含まれる素子の特性（閾値電圧、移動度など）をセンシングし得る。データ駆動部１４０は、センシングラインＳＬを介して取得した素子の特性に対応するセンシング値ＳＥＮをデジタル形式に変換してタイミング制御部１４０に供給し得る。

【0087】

補償部ＣＯＭＰは、タイミング制御部１４０に供給されたセンシング値ＳＥＮに基づいて素子の特性と劣化の有無を把握し、劣化などを補償し得る。補償データ信号ＣＤＡＴＡを生成し得る。補償部ＣＯＭＰは、サブピクセルに含まれる有機発光ダイオードまたは駆動トランジスタのしきい値電圧の変化に対応して補償データ信号ＣＤＡＴＡを生成し得る。さらに、補償部ＣＯＭＰは、メモリ等に基づいて劣化が進んだ（複数の）素子の位置、補償値等の補償に関する情報を更新及び記憶し得る。

【0088】

以上、本発明は、表示装置に印加される画像の解像度または駆動周波数に応じて表示パネルの駆動方式を切り替える効果がある。また、本発明は、表示装置の駆動走査率を上げたり下げたりするための装置の構成する場合に、回路のプラットフォーム（Ｐｌａｔｆｏｒｍ）を統合して汎用性を広げる効果がある。また、本発明は、表示パネルのセンシング及び補償が要求される方式、他の方式においても、駆動走査率を変更できる汎用切替回路を提供する効果がある。

【符号の説明】

【0089】

１２０ タイミング制御部
１３５ レベルシフタ
１３１ シフトレジスタ
１３２ 出力切替回路部
１５０ 表示パネル
１３０ ゲート駆動部
ＤＬＧ＿ＥＮ 出力切替信号ライン
ＤＬＧ＿ｅｎ 出力切替信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】