(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024086932
(43)【公開日】2024-06-28
(54)【発明の名称】積層型キャパシタ
(51)【国際特許分類】
H01G 4/30 20060101AFI20240621BHJP
【FI】
H01G4/30 201C
H01G4/30 201F
H01G4/30 513
【審査請求】有
【請求項の数】18
【出願形態】OL
(21)【出願番号】P 2024066780
(22)【出願日】2024-04-17
(62)【分割の表示】P 2022171650の分割
【原出願日】2018-06-28
(31)【優先権主張番号】10-2017-0149825
(32)【優先日】2017-11-10
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ-メカニックス カンパニーリミテッド.
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人RYUKA国際特許事務所
(72)【発明者】
【氏名】リ、ジョン ピル
(72)【発明者】
【氏名】ジュ、ジン キュン
(72)【発明者】
【氏名】キム、ヨン キー
(72)【発明者】
【氏名】リ、タク ジュン
(57)【要約】
【課題】キャパシタの小型化及び高容量化に従いながらも、高い実装自由度を確保することができる積層型キャパシタを提供する。
【解決手段】絶縁部を間に挟んで互い離隔して配置される第1及び第2内部電極を含む第1内部電極層と、第3内部電極を含む第2内部電極層と、を含み、且つ前記第1及び第2内部電極層が誘電体層を間に挟んで交互に配置される本体と、前記本体に前記第1及び第2内部電極とそれぞれ接続されるように配置される第1及び第2外部電極と、前記本体を貫通して前記第3内部電極と接続される連結電極と、前記本体に前記連結電極と接続されるように配置される第3外部電極と、を含み、前記第1及び第2内部電極の離間距離は前記連結電極の周囲において、それ以外の部分より大きい、積層型キャパシタ。
【選択図】
図2
【特許請求の範囲】
【請求項1】
絶縁部を間に挟んで互い離隔して配置される第1及び第2内部電極を含む第1内部電極層と、第3内部電極を含む第2内部電極層と、を含み、且つ前記第1及び第2内部電極層が誘電体層を間に挟んで交互に配置される本体と、
前記本体に前記第1及び第2内部電極とそれぞれ接続されるように配置される第1及び第2外部電極と、
前記本体を貫通して前記第3内部電極と接続される連結電極と、
前記本体に前記連結電極と接続されるように配置される第3外部電極と、を含み、
前記第1及び第2内部電極の離間距離は前記連結電極の周囲において、それ以外の部分より大きい、積層型キャパシタ。
【請求項2】
前記第1から第3外部電極は互いに接続されていない、請求項1に記載の積層型キャパシタ。
【請求項3】
前記第1内部電極と前記第3内部電極が重なる面積は、前記第2内部電極と前記第3内部電極が重なる面積と異なる、請求項1または2に記載の積層型キャパシタ。
【請求項4】
前記第1内部電極の面積は前記第2内部電極の面積と異なる、請求項1から3のいずれか一項に記載の積層型キャパシタ。
【請求項5】
前記第3内部電極と前記第1外部電極の離隔距離は、前記第3内部電極と前記第2外部電極の離隔距離と異なる、請求項1から4のいずれか一項に記載の積層型キャパシタ。
【請求項6】
前記連結電極は、前記絶縁部及び第3内部電極を貫通し、前記第1及び第2内部電極と離隔して形成される、請求項1から5のいずれか一項に記載の積層型キャパシタ。
【請求項7】
前記連結電極は、前記本体を厚さ方向に貫通し、複数個形成される、請求項1から6のいずれか一項に記載の積層型キャパシタ。
【請求項8】
前記第3外部電極は、前記本体の厚さ方向における両面のうち少なくとも一面に配置される、請求項1から7のいずれか一項に記載の積層型キャパシタ。
【請求項9】
前記第1及び第2外部電極は、前記本体の長さ方向における両面に対向配置される、請求項1から8のいずれか一項に記載の積層型キャパシタ。
【請求項10】
前記第3外部電極は、前記本体の長さ方向における両面を除外した面を囲むように形成され、前記第1及び第2外部電極と離隔して形成される、請求項9に記載の積層型キャパシタ。
【請求項11】
絶縁部を間に挟んで互い離隔して配置される第1及び第2内部電極を含む第1内部電極層と、第3内部電極を含む第2内部電極層と、第4内部電極を含む第3内部電極層と、を含み、且つ前記第1から第3内部電極層が誘電体層を間に挟んで交互に配置される本体と、
前記本体に前記第1及び第4内部電極と接続されるように配置される第1外部電極と、
前記本体に前記第2内部電極と接続されるように配置される第2外部電極と、
前記本体を貫通して前記第3内部電極と接続される連結電極と、
前記本体に前記連結電極と接続されるように配置される第3外部電極と、を含み、
前記第4内部電極は、前記第1及び第3内部電極と一部重なるように積層され、前記第2内部電極とは重ならないように積層されるみ、
前記第1及び第2内部電極の離間距離は前記連結電極の周囲において、それ以外の部分より大きい、積層型キャパシタ。
【請求項12】
第1絶縁部を間に挟んで互い離隔して配置される第1及び第2内部電極を含む第1内部電極層と、第3内部電極を含む第2内部電極層と、第2絶縁部を間に挟んで対向配置されるダミー電極及び第4内部電極を含む第3内部電極層と、を含み、且つ前記第1から第3内部電極層が誘電体層を間に挟んで交互に配置される本体と、
前記本体に前記第1内部電極と接続されるように配置される第1外部電極と、
前記本体に前記第2及び第4内部電極と接続されるように配置される第2外部電極と、
前記本体を貫通して前記第3内部電極と接続される連結電極と、
前記本体に前記連結電極と接続されるように配置される第3外部電極と、を含み、
前記ダミー電極は、前記第1から第3外部電極と絶縁されているみ、
前記第1及び第2内部電極の離間距離は前記連結電極の周囲において、それ以外の部分より大きい、積層型キャパシタ。
【請求項13】
前記第1から第3外部電極は互いに絶縁されている、請求項12に記載の積層型キャパシタ。
【請求項14】
前記連結電極は、前記第1絶縁部及び第2絶縁部ならびに第3内部電極を貫通し、前記第1内部電極、第2内部電極、及び第4内部電極ならびにダミー電極と離隔して形成される、請求項12または13に記載の積層型キャパシタ。
【請求項15】
前記連結電極は、前記本体を厚さ方向に貫通し、複数個形成される、請求項12から14のいずれか一項に記載の積層型キャパシタ。
【請求項16】
前記第3外部電極は、前記本体の厚さ方向における両面のうち少なくとも一面に配置される、請求項12から15のいずれか一項に記載の積層型キャパシタ。
【請求項17】
前記第1及び第2外部電極は、前記本体の長さ方向の両面に対向配置される、請求項12から16のいずれか一項に記載の積層型キャパシタ。
【請求項18】
前記第3外部電極は、前記本体の長さ方向における両面を除外した面を囲むように形成され、前記第1及び第2外部電極と離隔して形成される、請求項17に記載の積層型キャパシタ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層型キャパシタに関するものである。
【背景技術】
【0002】
セラミック電子部品のうち積層セラミックキャパシタ(MLCC:Multi-Layered Ceramic Capacitor)は、小型でありながら高容量が保証され、実装が容易であるという利点を有する。
【0003】
積層セラミックキャパシタは、液晶表示装置(LCD:Liquid Crystal Display)やプラズマ表示装置パネル(PDP:Plasma Display Panel)などの映像機器、コンピュータ、個人携帯用端末(PDA(登録商標):Personal Digital Assistants)及び携帯電話などの様々な電子製品の回路基板に装着されて、電気を充電又は放電させる重要な役割を果たすチップ形態のコンデンサである。
【0004】
積層セラミックキャパシタは、用いられる用途及び容量に応じて、様々なサイズ及び積層形態を有する。
【0005】
特に、最近の電子製品の傾向である小型軽量化及び多機能化に従って、上記電子製品に用いられる積層セラミックキャパシタにも、小型化、高容量化及び昇圧化が求められる。
【0006】
そこで、製品の超小型化のために誘電体層及び内部電極層の厚さを薄くし、超高容量化のためにできる限り多くの数の誘電体層を積層した積層セラミックキャパシタが製造されている。
【0007】
しかし、キャパシタの超小型化が進む一方で、かかる超小型キャパシタを実装することができる実装技術力は確保されていないのが現実であるため、実際の製品への適用は難しいという問題がある。
【先行技術文献】
【特許文献】
【0008】
【発明の概要】
【発明が解決しようとする課題】
【0009】
本発明の目的は、キャパシタの小型化及び高容量化に符合しながらも、高い実装自由度を確保することができる積層型キャパシタを提供することである。
【課題を解決するための手段】
【0010】
本発明の一側面は、絶縁部を間に挟んで互い離隔して配置される第1及び第2内部電極を含む第1内部電極層と、第3内部電極を含む第2内部電極層と、を含み、且つ前記第1及び第2内部電極層が誘電体層を間に挟んで交互に配置される本体と、前記本体に前記第1及び第2内部電極とそれぞれ接続されるように配置される第1及び第2外部電極と、
前記本体を貫通して前記第3内部電極と接続される連結電極と、前記本体に前記連結電極と接続されるように配置される第3外部電極と、を含み、前記第1及び第2内部電極の離間距離は前記連結電極の周囲において、それ以外の部分より大きい、積層型キャパシタを提供する。
【0011】
本発明の他の一側面は、絶縁部を間に挟んで互い離隔して配置される第1及び第2内部電極を含む第1内部電極層と、第3内部電極を含む第2内部電極層と、第4内部電極を含む第3内部電極層と、を含み、且つ前記第1から第3内部電極層が誘電体層を間に挟んで交互に配置される本体と、前記本体に前記第1及び第4内部電極と接続されるように配置される第1外部電極と、前記本体に前記第2内部電極と接続されるように配置される第2外部電極と、前記本体を貫通して前記第3内部電極と接続される連結電極と、前記本体に前記連結電極と接続されるように配置される第3外部電極と、を含み、前記第4内部電極は、前記第1及び第3内部電極と一部重なるように積層され、前記第2内部電極とは重ならないように積層されるみ、前記第1及び第2内部電極の離間距離は前記連結電極の周囲において、それ以外の部分より大きい、積層型キャパシタを提供する。
【0012】
本発明のさらに他の一側面は、第1絶縁部を間に挟んで互い離隔して配置される第1及び第2内部電極を含む第1内部電極層と、第3内部電極を含む第2内部電極層と、第2絶縁部を間に挟んで対向配置されるダミー電極及び第4内部電極を含む第3内部電極層と、を含み、且つ前記第1から第3内部電極層が誘電体層を間に挟んで交互に配置される本体と、前記本体に前記第1内部電極と接続されるように配置される第1外部電極と、前記本体に前記第2及び第4内部電極と接続されるように配置される第2外部電極と、前記本体を貫通して前記第3内部電極と接続される連結電極と、前記本体に前記連結電極と接続されるように配置される第3外部電極と、を含み、前記ダミー電極は、前記第1から第3外部電極と絶縁されているみ、前記第1及び第2内部電極の離間距離は前記連結電極の周囲において、それ以外の部分より大きい、積層型キャパシタを提供する。
【発明の効果】
【0013】
本発明の一実施形態によると、2つのキャパシタが接続されるのと同一の効果を有する積層型キャパシタを提供することにより、キャパシタの小型化につれて実装が難しくなるという問題を解決することができるとともに、実装面積を最小限に抑え、実装工程数を減少させることができるという効果を奏する。
【0014】
また、内部電極の形状及び位置を制御することにより、容量が異なる2つのキャパシタが接続されるのと同一の効果を確保することができる。これにより、設計自由度を向上させることができる。
【図面の簡単な説明】
【0015】
【
図1】本発明の一実施形態による積層型キャパシタを概略的に示した斜視図である。
【
図3a】
図2の第1内部電極層を形成するためのセラミックシートを示した図である。
【
図3b】
図2の第2内部電極層を形成するためのセラミックシートを示した図である。
【
図3c】
図2の積層型キャパシタを製造するための積層プロセスを示した図である。
【
図4】本発明の他の一実施形態による積層型キャパシタのI-I'線に沿った断面図である。
【
図5a】
図4の第1内部電極層を形成するためのセラミックシートを示した図である。
【
図5b】
図4の第2内部電極層を形成するためのセラミックシートを示した図である。
【
図5c】
図4の積層型キャパシタを製造するための積層プロセスを示した図である。
【
図6】本発明のさらに他の一実施形態による積層型キャパシタのI-I'線に沿った断面図である。
【
図7a】
図6の第1内部電極層を形成するためのセラミックシートを示した図である。
【
図7b】
図6の第2内部電極層を形成するためのセラミックシートを示した図である。
【
図7c】
図6の積層型キャパシタを製造するための積層プロセスを示した図である。
【
図8】本発明のさらに他の一側面による積層型キャパシタのI-I'線に沿った断面図である。
【
図9a】
図8の第1内部電極層を形成するためのセラミックシートを示した図である。
【
図9b】
図8の第2内部電極層を形成するためのセラミックシートを示した図である。
【
図9c】
図8の第3内部電極層を形成するためのセラミックシートを示した図である。
【
図9d】
図8の積層型キャパシタを製造するための積層プロセスを示した図である。
【
図10】本発明のさらに他の一側面による積層型キャパシタのI-I'線に沿った断面図である。
【
図11a】
図10の第1内部電極層を形成するためのセラミックシートを示した図である。
【
図11b】
図10の第2内部電極層を形成するためのセラミックシートを示した図である。
【
図11c】
図10の第3内部電極層を形成するためのセラミックシートを示した図である。
【
図11d】
図10の積層型キャパシタを製造するための積層プロセスを示した図である。
【
図12】本発明の一実施形態による積層型キャパシタの基本的な回路図である。
【
図13】本発明の一実施形態による積層型キャパシタを2つのキャパシタが並列に接続されるのと同一の効果を有するように構成した回路を示したものである。
【
図14】本発明の一実施形態による積層型キャパシタを2つのキャパシタが直列に接続されるのと同一の効果を有するように構成した回路を示したものである。
【発明を実施するための形態】
【0016】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示(又は強調表示や簡略化表示)がされることがあり、図面上の同一の符号で示される要素は同一の要素である。
【0017】
なお、本発明を明確に説明すべく、図面において説明と関係ない部分は省略し、様々な層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。さらに、明細書全体において、ある構成要素を「含む」というのは、特に反対である記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができるということを意味する。
【0018】
図面において、X方向は第1方向又は長さ方向、Y方向は第2方向又は幅方向、及びZ方向は第3方向、厚さ方向もしくは積層方向と定義することができる。
【0019】
図1は本発明の一実施形態による積層型キャパシタを概略的に示した斜視図であり、
図2は
図1のI-I'線に沿った断面図であり、
図3aは
図2の第1内部電極層を形成するためのセラミックシートを示した図であり、
図3bは
図2の第2内部電極層を形成するためのセラミックシートを示した図であり、
図3cは
図2の積層型キャパシタを製造するための積層プロセスを示した図である。
【0020】
図1及び
図2を参照すると、本発明の一実施形態による積層型キャパシタ100は、本体110と、第1から第3外部電極141、142、143と、を含む。
【0021】
本体110は、キャパシタの容量形成に寄与する部分としての活性領域と、上下マージン部としての活性領域の上下部にそれぞれ形成される上部及び下部カバー112と、を含むことができる。
【0022】
本発明の一実施形態において、本体110は、形状に特に制限はないが、実質的に六面体形状であることができる。
【0023】
すなわち、本体110は、内部電極の配置による厚さ差と端部の研磨により、完全な六面体形状ではないが、実質的に六面体に近い形状を有することができる。
【0024】
本発明の実施形態を明確に説明するために、六面体の方向を定義すると、本体110において、Z方向において互いに対向する両面を第1面及び第2面1、2と定義し、第1面及び第2面1、2と接続され、X方向において互いに対向する両面を第3面及び第4面3、4と定義し、第1面及び第2面1、2と接続され、第3面及び第4面3、4と接続され、且つY方向において互いに対向する両面を第5面及び第6面5、6と定義する。この際、第1面1は、実装面となり得る。
【0025】
図3cを参照すると、上記活性領域は、複数の誘電体層111を有し、誘電体層111を間に挟んで複数の第1内部電極層120及び第2内部電極層130が交互に積層される構造からなることができる。
【0026】
活性領域は、第1内部電極121と第3内部電極131が重なることで容量を形成する第1活性領域と、第2内部電極122と第3内部電極131が重なることで容量を形成する第2活性領域と、を含むことができる。これにより、2つのキャパシタが接続されるのと同一の効果を奏するため、実装時の工程を簡略化するとともに、実装面積を減らすことができるという効果を奏する。また、後述するように、第1活性領域による容量と第2活性領域による容量を異ならせて設計することができるため、より多様な容量を実現することができるという長所がある。
【0027】
誘電体層111は、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム(BaTiO3)系又はチタン酸ストロンチウム(SrTiO3)系粉末を含むことができるが、本発明はこれに限定されるものではない。
【0028】
この際、誘電体層111の厚さは、積層セラミックキャパシタ100の容量設計に合わせて任意に変更することができ、本体110のサイズ及び容量を考えて、焼成後の1層の厚さが0.1~10μmとなるように構成することができるが、本発明はこれに限定されるものではない。
【0029】
第1内部電極層120は、絶縁部123を間に挟んで対向配置される第1及び第2内部電極121、122を含む。
【0030】
図3aを参照すると、第1及び第2内部電極121、122は、誘電体層111上に所定の厚さで導電性金属を含む導電性ペーストを印刷して形成されることができる。第1内部電極121は、本体110の第3面3に露出し、第2内部電極122は、本体110の第4面4に露出するように形成されることができる。また、上記第1内部電極121及び第2内部電極122は、中間に配置される絶縁部123によって互いに電気的に絶縁されることができる。すなわち、第1内部電極121は、本体110の長さ方向(X方向)における両面のうち一面に露出し、上記第2内部電極122は、第1内部電極121が露出した面と対向する他面に露出することができる。
【0031】
かかる第1及び第2内部電極121、122は、本体に形成された第1及び第2外部電極141、142とそれぞれ電気的に接続される。
【0032】
第2内部電極層130は第3内部電極131を含む。第2内部電極層130は、第3内部電極131を第1及び第2外部電極141、142と絶縁させるべく、第3面及び第4面3、4と離隔した空間132を含むことができる。
【0033】
図3bを参照すると、第3内部電極131は、誘電体層111上に所定の厚さで導電性金属を含む導電性ペーストを印刷して形成することができ、本体110の外側に露出しないように形成することができる。すなわち、第3内部電極131は、本体110の第3面、第4面、第5面、及び第6面から所定距離離隔して形成されることができる。
【0034】
第3内部電極131は、連結電極151により、本体110に形成された第3外部電極143と電気的に接続される。
【0035】
第1から第3内部電極121、122、131の厚さは、用途に応じて決定されることができ、例えば、セラミックからなる本体110のサイズ及び容量を考えて0.2~1.0μmの範囲内にあるように決定することができるが、本発明はこれに限定されるものではない。
【0036】
また、第1から第3内部電極121、122、131に含まれる導電性金属は、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、又はこれらの合金であってもよいが、本発明はこれに限定されるものではない。
【0037】
上部及び下部カバー112は、内部電極を含まない点を除いては、上記活性領域の誘電体層111と同一の材料及び構成を有することができる。
【0038】
すなわち、上部及び下部カバー112は、単一の誘電体層又は2つ以上の誘電体層を上記活性領域の上下面にそれぞれZ方向に積層することで形成したものと見なすことができ、基本的に物理的又は化学的ストレスによる第1から第3内部電極121、122、131の損傷を防止する役割を果たすことができる。
【0039】
第1及び第2外部電極141、142は、第1及び第2内部電極121、122とそれぞれ接続されるように本体110に配置される。従来の積層型キャパシタは、ESL(Equivalent series inductance)を低減させるためのものであって、第1及び第2外部電極が内部電極を介して電気的に接続される形態を有していた。これに対し、本発明の積層型キャパシタには、第1及び第2内部電極121、122が絶縁部123によって絶縁されるため、電気的に接続されない状態で第1及び第2外部電極141、142を用いることができ、様々な活用が可能となるという長所がある。
【0040】
第1及び第2外部電極141、142は、本体110の長さ方向(X方向)の両面において対向配置されることができる。
【0041】
連結電極151は、本体110を貫通して第3内部電極131と接続される。
【0042】
図3aから
図3cに示す連結電極が形成される位置151aを参照すると、連結電極151は、絶縁部123及び第3内部電極131を貫通し、且つ第1及び第2内部電極121、122と離隔して形成されることができる。
【0043】
この際、連結電極151は、本体110を厚さ方向(Z方向)に貫通し、複数個形成されることができる。
【0044】
また、連結電極151の形状は、円形に図示したが、四角形又は三角形などの形状を有することができ、その形状を特に限定する必要はない。
【0045】
また、連結電極151は、本体110の幅方向(Y方向)を基準に、10~65%を占めるように形成することができるが、これに限定されるものではない。
【0046】
連結電極151は、本体110にビアを形成した後、ビアに導電性物質を充填することで形成することができる。ビアを形成するためには、穿孔機(Mechanical Pin Puncher)などを用いた物理的貫通法を利用するか、又はレーザードリル(Laser Drill)を用いることができる。但し、本体110の厚さが厚すぎる場合にレーザードリルを用いると、ビアの周辺が破損して電極連結性が弱くなるという問題があるため、物理的貫通法を利用することが好ましい。
【0047】
第3外部電極143は、連結電極151と接続されるように本体110に配置される。第3外部電極143は、第3内部電極131と接続された連結電極151と接続されることにより、第3内部電極131と電気的に接続されることができる。
【0048】
第3外部電極143は、本体110の厚さ方向(Z方向)における両面1、2のうち少なくとも一面に配置されることができ、
図1に示すように、両面1、2に形成されることもできる。
【0049】
また、第3外部電極143は、上記本体110の長さ方向(X方向)の両面3、4を除外した面を囲むように形成され、上記第1及び第2外部電極141、142と離隔して形成されることができる。
【0050】
この際、第1から第3外部電極141、142、143は、互いに絶縁されることができる。但し、回路に適用することで互いに接続される場合まで除外するものではないことに留意する必要がある。
【0051】
本発明の積層型キャパシタは、第1から第3外部電極をいかなる電極又は端子に設計するかにより、様々な容量を有するキャパシタを実現することができる。
【0052】
図12は本発明の一実施形態による3端子積層型キャパシタの基本的な回路図である。上述のように、活性領域は、第1内部電極121と第3内部電極131が重なることで容量を形成する第1活性領域と、第2内部電極122と第3内部電極131が重なることで容量を形成する第2活性領域と、を含むことができ、第1活性領域によって形成された容量C1を有するキャパシタと、第2活性領域によって形成された容量C2を有するキャパシタとが接続されるのと同一の効果を示す。
【0053】
図12を参照して説明すると、第2外部電極142はフローティング(floating)させ、且つ第1外部電極141を入力端子、第3外部電極143を出力端子に設定することにより、容量C1を有するキャパシタを実現することができる。
【0054】
また、第1外部電極141はフローティング(floating)させ、且つ第2外部電極142を入力端子、第3外部電極143を出力端子に設定することにより、容量C2を有するキャパシタを実現することができる。
【0055】
図13は本発明の一実施形態による積層型キャパシタを2つのキャパシタが並列に接続されるのと同一の効果を有するように構成した回路を示したものであり、
図14は本発明の一実施形態による積層型キャパシタを2つのキャパシタが直列に接続されるのと同一の効果を有するように構成した回路を示したものである。
【0056】
図13のように、第1及び第2外部電極141、142をGND(接地)端子、第3外部電極143を信号用端子に設定すると、容量C1及びC2を有する2つのキャパシタが並列接続されることで、総容量がC1+C2であるキャパシタを実現することができるようになる。
【0057】
また、
図14のように、第3外部電極はフローティング(floating)させ、且つ第1外部電極141を入力端子、第2外部電極142を出力端子に設定すると、容量C1及びC2を有する2つのキャパシタが直列接続されることで、総容量がC1×C2/(C1+C2)であるキャパシタを実現することができる。
【0058】
さらに、後述する様々な実施形態に示すとおり、容量が異なる2つのキャパシタが接続されるのと同一の効果を確保することができる。これにより、設計自由度をさらに向上させることができる。
【0059】
図4は本発明の他の一実施形態による積層型キャパシタのI-I'線に沿った断面図であり、
図5aは
図4の第1内部電極層を形成するためのセラミックシートを示した図であり、
図5bは
図4の第2内部電極層を形成するためのセラミックシートを示した図であり、
図5cは
図4の積層型キャパシタを製造するための積層プロセスを示した図である。
【0060】
図4、及び
図5aから
図5cを参照すると、本発明の他の一実施形態による積層型キャパシタ200は、第1内部電極221と第3内部電極231が重なる面積が、第2内部電極222と第3内部電極231が重なる面積と異なり得る。
【0061】
図5aに示すように、第1内部電極221の面積と第2内部電極222の面積を異ならせることにより、所望の容量に合わせて、第1内部電極221と第3内部電極231が重なる面積、及び第2内部電極222と第3内部電極231が重なる面積を制御することができるため、容量が異なる2つのキャパシタが接続されるのと同一の効果を奏することができる。
【0062】
図5aから
図5cに示す連結電極が形成される位置251aを参照すると、連結電極251は、絶縁部223及び第3内部電極231を貫通し、且つ第1及び第2内部電極221、222と離隔して形成されることができる。
【0063】
また、連結電極251は、第1内部電極221の面積と第2内部電極222の面積が異なるため、第3面3又は第4面4の方に偏った位置に形成されることができる。これにより、連結電極251と接続される第3外部電極243も、第3面3又は第4面4の方に偏った位置に形成されることができる。
【0064】
図6は本発明のさらに他の一実施形態による積層型キャパシタ300のI-I'線に沿った断面図であり、
図7aは
図6の第1内部電極層を形成するためのセラミックシートを示した図であり、
図7bは
図6の第2内部電極層を形成するためのセラミックシートを示した図であり、
図7cは
図6の積層型キャパシタを製造するための積層プロセスを示した図である。
【0065】
図6、及び
図7aから
図7cを参照すると、第3内部電極331と上記第1外部電極341の離隔距離L1は、第3内部電極331と第2外部電極342の離隔距離L2と異なり得る。
【0066】
すなわち、第2内部電極層330は、第3内部電極331が第1及び第2外部電極341、342と絶縁されるようにすべく、第3面及び第4面と離隔した空間332、332'を含むことができる。また、上記離隔した空間332、332'のサイズは互いに異なり得る。
【0067】
これにより、所望の容量に合わせて、第1内部電極321と第3内部電極331が重なる面積、及び第2内部電極322と第3内部電極331が重なる面積を制御することができる。
【0068】
本発明のさらに他の一側面による積層型キャパシタ400は、絶縁部を間に挟んで対向配置される第1及び第2内部電極を含む第1内部電極層と、第3内部電極を含む第2内部電極層と、第4内部電極を含む第3内部電極層と、を含み、且つ上記第1から第3内部電極層が誘電体層を間に挟んで交互に配置される本体と、上記本体に上記第1及び第4内部電極と接続されるように配置される第1外部電極と、上記本体に上記第2内部電極と接続されるように配置される第2外部電極と、上記本体を貫通して上記第3内部電極と接続される連結電極と、上記本体に上記連結電極と接続されるように配置される第3外部電極と、を含み、上記第4内部電極は、上記第1及び第3内部電極と一部重なるように積層され、上記第2内部電極とは重ならないように積層される。
【0069】
図8は本発明のさらに他の一側面による積層型キャパシタ400のI-I'線に沿った断面図であり、
図9aは
図8の第1内部電極層を形成するためのセラミックシートを示した図であり、
図9bは
図8の第2内部電極層を形成するためのセラミックシートを示した図であり、
図9cは
図8の第3内部電極層を形成するためのセラミックシートを示した図であり、
図9dは
図8の積層型キャパシタを製造するための積層プロセスを示した図である。
【0070】
図8を参照すると、第1外部電極441は、第1及び第4内部電極421、421'と接続されるように配置され、第2外部電極442は、第2内部電極422と接続されるように配置される。
【0071】
連結電極451は本体410を貫通して第3内部電極431と接続され、第3外部電極443は連結電極451と接続されるように配置することで、第3内部電極431と第3外部電極443が電気的に接続できるようにする。
【0072】
図9aを参照すると、第1内部電極層420は、絶縁部423を間に挟んで対向配置される第1及び第2内部電極421、422を含む。
【0073】
図9bを参照すると、本発明のさらに他の一側面による積層型キャパシタ400の第2内部電極層430は、上述した本発明の一実施形態による第2内部電極層130と同一の構成要素を有することができる。また、本発明のさらに他の一実施形態による第2内部電極層330とも同一の構成要素を有することができる。
【0074】
図9cを参照すると、第3内部電極層420'は第4内部電極421'を含む。第4内部電極421'は、第1及び第3内部電極421、431と一部重なるように積層され、上記第2内部電極422とは重ならないように積層される。すなわち、第3内部電極層421'は、第1内部電極層420から第2内部電極422が除外された形態と同一である。これにより、容量が異なる2つのキャパシタが接続されるのと同一の効果を奏することができる。
【0075】
本発明のさらに他の一側面による積層型キャパシタ500は、第1絶縁部を間に挟んで対向配置される第1及び第2内部電極を含む第1内部電極層と、第3内部電極を含む第2内部電極層と、第2絶縁部を間に挟んで対向配置されるダミー電極及び第4内部電極を含む第3内部電極層と、を含み、且つ上記第1から第3内部電極層が誘電体層を間に挟んで交互に配置される本体と、上記本体に上記第1内部電極と接続されるように配置される第1外部電極と、上記本体に上記第2及び第4内部電極と接続されるように配置される第2外部電極と、上記本体を貫通して上記第3内部電極と接続される連結電極と、上記本体に上記連結電極と接続されるように配置される第3外部電極と、を含み、上記ダミー電極は、上記第1から第3外部電極と絶縁される。
【0076】
図10は本発明のさらに他の一側面による積層型キャパシタ500のI-I'線に沿った断面図であり、
図11aは
図10の第1内部電極層を形成するためのセラミックシートを示した図であり、
図11bは
図10の第2内部電極層を形成するためのセラミックシートを示した図であり、
図11cは
図10の第3内部電極層を形成するためのセラミックシートを示した図であり、
図11dは
図10の積層型キャパシタを製造するための積層プロセスを示した図である。
【0077】
図10を参照すると、第1外部電極541は、第1内部電極521と接続されるように配置され、第2外部電極542は、第2及び第4内部電極522、522'と接続されるように配置される。
【0078】
連結電極551は本体510を貫通して第3内部電極531と接続され、第3外部電極543は連結電極551と接続されるように配置することで、第3内部電極531と第3外部電極543が電気的に接続できるようにする。
【0079】
図11aを参照すると、第1内部電極層520は、第1絶縁部523を間に挟んで対向配置される第1及び第2内部電極521、522を含む。
【0080】
図11bを参照すると、本発明のさらに他の一側面による積層型キャパシタ500の第2内部電極層530は、上述した本発明の一実施形態による第2内部電極層130と同一の構成要素を有することができる。また、本発明のさらに他の一実施形態による第2内部電極層330とも同一の構成要素を有することができる。
【0081】
図11cを参照すると、第3内部電極層520'は、第2絶縁部523'を間に挟んで対向配置されるダミー電極521'及び第4内部電極522'を含む。ダミー電極521'は、第1から第3外部電極541、542、543と絶縁される。第1内部電極層520の第1内部電極521とは異なり、第3面と離隔した空間524'が形成されるため、第1外部電極541と絶縁されることができる。
【0082】
ダミー電極521'は、第1から第3外部電極541、542、543と絶縁され、且つ容量形成に寄与しないため、本発明のさらに他の一側面による積層型キャパシタ500は、容量が異なる2つのキャパシタが接続されるのと同一の効果を奏することができる。
【0083】
また、本発明のさらに他の一側面による積層型キャパシタ400のように、内部電極が形成されない領域422'を形成して容量を制御する場合には、積層数が増加するにつれて、内部電極の厚さによる積層不良の問題が発生するおそれがある。これに対し、ダミー電極521'を形成して容量を制御する場合には、内部電極の厚さによる積層不良の問題を解消することができる。
【0084】
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
(他の可能な項目)
(項目1)
絶縁部を間に挟んで互いに離隔して配置される第1及び第2内部電極を含む第1内部電極層と、第3内部電極を含む第2内部電極層と、を含み、且つ前記第1内部電極層及び前記第2内部電極層が誘電体層を間に挟んで交互に配置される本体と、
前記本体に前記第1及び第2内部電極とそれぞれ接続されるように配置される第1及び第2外部電極と、
前記本体を貫通して前記第3内部電極と接続される連結電極と、
前記本体に前記連結電極と接続されるように配置される第3外部電極と、を含む、積層型キャパシタ。
(項目2)
前記第1外部電極から前記第3外部電極は互いに接続されていない、項目1に記載の積層型キャパシタ。
(項目3)
前記第1内部電極と前記第3内部電極が重なる面積は、前記第2内部電極と前記第3内部電極が重なる面積と異なる、項目1または2に記載の積層型キャパシタ。
(項目4)
前記第1内部電極の面積は前記第2内部電極の面積と異なる、項目1から3のいずれか一項に記載の積層型キャパシタ。
(項目5)
前記第3内部電極と前記第1外部電極の離隔距離は、前記第3内部電極と前記第2外部電極の離隔距離と異なる、項目1から4のいずれか一項に記載の積層型キャパシタ。
(項目6)
前記連結電極は、前記絶縁部及び第3内部電極を貫通し、前記第1及び第2内部電極と離隔して形成される、項目1から5のいずれか一項に記載の積層型キャパシタ。
(項目7)
前記連結電極は、前記本体を厚さ方向に貫通し、複数個形成される、項目1から6のいずれか一項に記載の積層型キャパシタ。
(項目8)
前記第3外部電極は、前記本体の厚さ方向における両面のうち少なくとも一面に配置される、項目1から7のいずれか一項に記載の積層型キャパシタ。
(項目9)
前記第1及び第2外部電極は、前記本体の長さ方向における両面に対向配置される、項目1から8のいずれか一項に記載の積層型キャパシタ。
(項目10)
前記第3外部電極は、前記本体の長さ方向における両面を除外した面を囲むように形成され、前記第1及び第2外部電極と離隔して形成される、項目9に記載の積層型キャパシタ。
(項目11)
絶縁部を間に挟んで互いに離隔して配置される第1及び第2内部電極を含む第1内部電極層と、第3内部電極を含む第2内部電極層と、第4内部電極を含む第3内部電極層と、を含み、且つ前記第1内部電極層から前記第3内部電極層が誘電体層を間に挟んで交互に配置される本体と、
前記本体に前記第1内部電極及び前記第4内部電極と接続されるように配置される第1外部電極と、
前記本体に前記第2内部電極と接続されるように配置される第2外部電極と、
前記本体を貫通して前記第3内部電極と接続される連結電極と、
前記本体に前記連結電極と接続されるように配置される第3外部電極と、を含み、
前記第4内部電極は、前記第1内部電極及び前記第3内部電極と一部重なるように積層され、前記第2内部電極とは重ならないように積層される、積層型キャパシタ。
(項目12)
第1絶縁部を間に挟んで対向配置される第1及び第2内部電極を含む第1内部電極層と、第3内部電極を含む第2内部電極層と、第2絶縁部を間に挟んで対向配置されるダミー電極及び第4内部電極を含む第3内部電極層と、を含み、且つ前記第1内部電極層から前記第3内部電極層が誘電体層を間に挟んで交互に配置される本体と、
前記本体に前記第1内部電極と接続されるように配置される第1外部電極と、
前記本体に前記第2内部電極及び前記第4内部電極と接続されるように配置される第2外部電極と、
前記本体を貫通して前記第3内部電極と接続される連結電極と、
前記本体に前記連結電極と接続されるように配置される第3外部電極と、を含み、
前記ダミー電極は、前記第1外部電極から前記第3外部電極と絶縁されている、積層型キャパシタ。
(項目13)
前記第1外部電極から前記第3外部電極は互いに絶縁されている、項目12に記載の積層型キャパシタ。
(項目14)
前記連結電極は、前記第1絶縁部及び第2絶縁部ならびに第3内部電極を貫通し、前記第1内部電極、第2内部電極、及び第4内部電極ならびにダミー電極と離隔して形成される、項目12または13に記載の積層型キャパシタ。
(項目15)
前記連結電極は、前記本体を厚さ方向に貫通し、複数個形成される、項目12から14のいずれか一項に記載の積層型キャパシタ。
(項目16)
前記第3外部電極は、前記本体の厚さ方向における両面のうち少なくとも一面に配置される、項目12から15のいずれか一項に記載の積層型キャパシタ。
(項目17)
前記第1外部電極及び前記第2外部電極は、前記本体の長さ方向の両面に対向配置される、項目12から16のいずれか一項に記載の積層型キャパシタ。
(項目18)
前記第3外部電極は、前記本体の長さ方向における両面を除外した面を囲むように形成され、前記第1外部電極及び前記第2外部電極と離隔して形成される、項目17に記載の積層型キャパシタ。
【符号の説明】
【0085】
100 積層型キャパシタ
110 本体
111 誘電体層
112 カバー
120 第1内部電極層
121 第1内部電極
122 第2内部電極
123 絶縁部
131 第3内部電極
151 連結電極
141 第1外部電極
142 第2外部電極
143 第3外部電極