特開 2024-88241 電力増幅器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024088241

(43)【公開日】2024-07-02

(54)【発明の名称】電力増幅器

(51)【国際特許分類】

   H03F 1/02 20060101AFI20240625BHJP

   H03F 3/21 20060101ALI20240625BHJP

   H03F 3/68 20060101ALI20240625BHJP

【ＦＩ】

H03F1/02 188

H03F3/21

H03F3/68 220

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2022203315

(22)【出願日】2022-12-20

(71)【出願人】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】榎本 純

(72)【発明者】

【氏名】今井 翔平

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AA01

5J500AA21

5J500AA41

5J500AC16

5J500AC52

5J500AC92

5J500AF15

5J500AF16

5J500AH06

5J500AH24

5J500AH29

5J500AH33

5J500AH35

5J500AK29

5J500AK68

5J500AM08

5J500AQ04

5J500AT01

5J500CK03

5J500CK06

5J500CK07

5J500LV08

(57)【要約】

【課題】搭載デバイスやモジュール上の配線簡略化や小型化及び性能向上が可能な電力増幅器を実現する。
【解決手段】電力増幅器１は、第１高周波信号を増幅する第１増幅器１０３と、少なくとも第１高周波信号を９０度遅らせた第２高周波信号を増幅する第２増幅器１０４と、第１伝送線路１０５１及び第２伝送線路１０５２を有するハイブリッドカプラ１０５と、第１増幅器１０３に電源を供給する第１電源供給回路１０９と、第２増幅器に電源を供給する第２電源供給回路１１０と、出力整合回路１０６と、を備える。ハイブリッドカプラ１０５は、第１伝送線路１０５１の一方端に第１増幅器１０３の出力端が接続される。第１伝送線路１０５１の他方端に第１電源供給回路１０９と出力整合回路１０６とが接続される。第２伝送線路１０５２の一方端に第２増幅器１０４の出力端が接続される。第２伝送線路１０５２の他方端に第２電源供給回路１１０が接続される。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１高周波信号を増幅する第１増幅器と、
少なくとも前記第１高周波信号を９０度遅らせた第２高周波信号を増幅する第２増幅器と、
第１伝送線路及び第２伝送線路を有するハイブリッドカプラと、
前記第１増幅器に電源を供給する第１電源供給回路と、
前記第２増幅器に前記電源を供給する第２電源供給回路と、
出力整合回路と、
を備え、
前記ハイブリッドカプラは、
前記第１伝送線路の一方端に前記第１増幅器の出力端が接続され、
前記第１伝送線路の他方端に前記第１電源供給回路と前記出力整合回路とが接続され、
前記第２伝送線路の一方端に前記第２増幅器の出力端が接続され、
前記第２伝送線路の他方端に前記第２電源供給回路が接続される、
電力増幅器。

【請求項2】

請求項１に記載の電力増幅器であって、
前記第１増幅器、前記第２増幅器、及び前記ハイブリッドカプラは、基板に実装されるチップデバイス上に構成され、
前記出力整合回路の少なくとも一部は、前記基板上に設けられ、
前記チップデバイスは、
前記第１電源供給回路に接続される第１端子と、
前記第２電源供給回路に接続される第２端子と、
を備え、
前記第１端子及び前記第２端子は、前記基板上に設けられた電源端子から前記電源が供給される、
電力増幅器。

【請求項3】

請求項２に記載の電力増幅器であって、
前記第１電源供給回路及び前記第２電源供給回路は、前記基板上に設けられ、
前記第１端子は、前記電源端子から前記基板に設けられた電源供給線路及び前記第１電源供給回路を介して、前記電源が供給され、
前記第２端子は、前記電源端子から前記電源供給線路及び前記第２電源供給回路を介して、前記電源が供給される、
電力増幅器。

【請求項4】

請求項３に記載の電力増幅器であって、
前記チップデバイスは、出力端子をさらに備え、
前記第１伝送線路から前記出力整合回路への信号出力線路上に前記出力端子が設けられている、
電力増幅器。

【請求項5】

請求項４に記載の電力増幅器であって、
前記出力端子は、前記基板上において、前記ハイブリッドカプラに対して前記第１端子と前記第２端子と同じ側に設けられている、
電力増幅器。

【請求項6】

請求項２に記載の電力増幅器であって、
前記第１電源供給回路及び前記第２電源供給回路は、前記チップデバイス上に設けられ、
前記第１端子は、前記電源端子から前記基板に設けられた電源供給線路を介して、前記電源が供給され、
前記第２端子は、前記電源端子から前記電源供給線路を介して、前記電源が供給され、
前記チップデバイスは、出力端子をさらに備え、
前記第１伝送線路から前記出力整合回路への信号出力線路上に前記出力端子が設けられている、
電力増幅器。

【請求項7】

請求項２に記載の電力増幅器であって、
前記ハイブリッドカプラは、前記チップデバイス上において、
前記第１伝送線路及び前記第２伝送線路がＺ方向に互いに誘電体層を挟んで構成されている、
電力増幅器。

【請求項8】

請求項７に記載の電力増幅器であって、
前記ハイブリッドカプラは、前記第１伝送線路の電流通流方向に直交する平面に平行な前記第１伝送線路の断面積が前記第２伝送線路の電流通流方向に直交する平面に平行な前記第２伝送線路の断面積よりも大きい、
電力増幅器。

【請求項9】

請求項２から８の何れか一項に記載の電力増幅器であって、
前記第１電源供給回路は、チョークインダクタを含み、
前記チョークインダクタは、前記第１伝送線路の他方端と前記電源端子との間に電気的に直列接続される、
電力増幅器。

【請求項10】

請求項２から８の何れか一項に記載の電力増幅器であって、
前記第１電源供給回路は、第１巻線及び第２巻線を有するオートトランスを含み、
前記第１巻線は、前記第１伝送線路の他方端と前記出力整合回路との間に電気的に直列接続され、
前記第２巻線は、前記第１巻線の一方端と前記第１伝送線路の他方端との接続点と、前記電源端子との間に電気的に直列接続される、
電力増幅器。

【請求項11】

請求項２から８の何れか一項に記載の電力増幅器であって、
前記第１電源供給回路は、第１線路及び第２線路を有する伝送線路トランスを含み、
前記第１線路は、前記第１伝送線路の他方端と前記出力整合回路との間に電気的に直列接続され、
前記第２線路は、前記第１巻線の一方端と前記第１伝送線路の他方端との接続点と、前記電源端子との間に電気的に直列接続される、
電力増幅器。

【請求項12】

請求項２から８の何れか一項に記載の電力増幅器であって、
前記第１電源供給回路は、１次巻線及び２次巻線を有するコンベンショナルトランスを含み、
前記１次巻線は、前記第１伝送線路の他方端と前記電源端子との間に電気的に直列接続され、
前記２次巻線は、基準電位と前記出力整合回路との間に電気的に直列接続される、
電力増幅器。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電力増幅器に関する。

【背景技術】

【0002】

高効率な電力増幅器として、ドハティ（Doherty）増幅回路が知られている。ドハティ増幅回路は、一般的に、高周波入力信号の電力レベルにかかわらず動作するキャリアアンプと、高周波入力信号の電力レベルが小さい場合はオフとなり、大きい場合にオンとなるピークアンプとが並列に接続された構成である。当該構成では、高周波入力信号の電力レベルが大きい場合、キャリアアンプが飽和出力電力レベルで飽和を維持しながら動作する。これにより、ドハティ増幅回路は、通常の電力増幅回路に比べて効率を向上させることができる。

【0003】

このようなドハティ増幅回路において、第１伝送線路及び第２伝送線路を有するハイブリッドカプラを備えた構成が開示されている（例えば、特許文献１）。特許文献１では、第１伝送線路の一方端にキャリアアンプから出力されるＲＦ信号が入力され、第２伝送線路の一方端にピークアンプから出力されるＲＦ信号が入力され、第２伝送線路の他方端が開放され、キャリアアンプから出力されるＲＦ信号とピークアンプから出力されるＲＦ信号との合成信号が第１伝送線路の他方端から出力される。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２１－０９３７１５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

例えばフロントエンドモジュールにフリップチップ実装されるチップデバイスのダイ上に、上記従来技術に係るドハティ増幅回路の主要な回路ブロックが設けられる場合、回路ブロック間で電磁気的な結合が生じ、性能低下のリスクが生じてしまう場合がある。

【0006】

本開示は、上記に鑑みてなされたものであって、性能低下のリスクを抑制可能な電力増幅器を実現することを目的とする。

【課題を解決するための手段】

【0007】

本開示の一側面の電力増幅器は、第１高周波信号を増幅する第１増幅器と、少なくとも前記第１高周波信号を９０度遅らせた第２高周波信号を増幅するピークアンプと、第１伝送線路及び第２伝送線路を有するハイブリッドカプラと、前記第１増幅器に電源を供給する第１電源供給回路と、前記ピークアンプに前記電源を供給する第２電源供給回路と、出力整合回路と、を備え、前記ハイブリッドカプラは、前記第１伝送線路の一方端に前記第１増幅器の出力端が接続され、前記第１伝送線路の他方端に前記第１電源供給回路と前記出力整合回路とが接続され、前記第２伝送線路の一方端に前記ピークアンプの出力端が接続され、前記第２伝送線路の他方端に前記第２電源供給回路が接続される。

【0008】

この構成では、第１伝送線路への電源供給線路と、出力整合回路への信号出力線路とを共通化することができる。この結果として、電力増幅器への電源供給線路が出力整合回路に跨って配線されることを回避することができる。これにより、電源供給線路と出力整合回路との間での電磁気的な結合による性能低下のリスクを低減することができる。また、出力整合回路やチップデバイスへの高周波信号の供給経路を避けて電源供給線路を配線する等による配線の複雑化を回避することができる。これにより、小型化の阻害要因を低減することができる。

【発明の効果】

【0009】

本開示によれば、搭載デバイスやモジュール上の配線簡略化や小型化及び性能向上が可能な電力増幅器を実現することができる。

【図面の簡単な説明】

【0010】

【図1】図１は、実施形態１に係る電力増幅器の構成の一例を示す図である。

【図2】図２は、実施形態１に係る電力増幅器の主要な回路ブロックが設けられるチップデバイスのフロントエンドモジュール基板上における概念的な配置例を示す平面図である。

【図3】図３は、ドハティ増幅回路におけるキャリアアンプ及びピークアンプの動作特性の一例を示す図である。

【図4】図４は、ハイブリッドカプラのＸＺ平面断面図である。

【図5】図５は、ハイブリッドカプラに流れる直流電流特性の一例を示す図である。

【図6】図６は、比較例に係る電力増幅器の構成の一例を示す図である。

【図7】図７は、比較例に係る電力増幅器の主要な回路ブロックが設けられるチップデバイスのフロントエンドモジュール基板上における概念的な配置例を示す平面図である。

【図8】図８は、実施形態１の第１変形例に係る電力増幅器の構成の一例を示す図である。

【図9】図９は、実施形態１の第１変形例に係る電力増幅器の主要な回路ブロックが設けられるチップデバイスのフロントエンドモジュール基板上における概念的な配置例を示す平面図である。

【図10】図１０は、実施形態１の第２変形例に係る電力増幅器の構成の一例を示す図である。

【図11】図１１は、実施形態１の第２変形例に係る電力増幅器の主要な回路ブロックが設けられるチップデバイスのフロントエンドモジュール基板上における概念的な配置例を示す平面図である。

【図12】図１２は、実施形態２に係る電力増幅器の第１電源供給回路の一例を示す図である。

【図13】図１３は、実施形態３に係る電力増幅器の第１電源供給回路の一例を示す図である。

【図14】図１４は、実施形態４に係る電力増幅器の第１電源供給回路の一例を示す図である。

【発明を実施するための形態】

【0011】

以下に、実施形態に係る電力増幅器を図面に基づいて詳細に説明する。なお、この実施形態により本開示が限定されるものではない。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。実施形態２以降では実施形態１と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

【0012】

（実施形態１）
図１は、実施形態１に係る電力増幅器の構成の一例を示す図である。電力増幅器１は、高周波入力信号ＲＦｉｎを増幅して、高周波出力信号ＲＦｏｕｔを出力する。図２は、実施形態１に係る電力増幅器の主要な回路ブロックが設けられるチップデバイスのフロントエンドモジュール基板上における概念的な配置例を示す平面図である。

【0013】

図２では、電力増幅器１の一例として、フロントエンドモジュールに実装される例を示している。フロントエンドモジュールは、図２に示すＸ方向及び当該Ｘ方向に直交するＹ方向を含むＸＹ平面に平行な基板２上に、ＸＹ平面に直交するＺ方向に実装された複数の集積回路、及び各種機能部品を一体化した小型集積モジュールである。なお、ＸＹ平面に平行な基板２は、表面に多少凹凸がある基板などＸＹ平面に略平行な基板も含むものとする。基板２は、例えば低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramics）基板等のセラミック積層基板や、樹脂多層基板やフィルム基板等が例示される。

【0014】

図１に示すように、電力増幅器１は、初段アンプ１０１、位相回路（分配器）１０２、キャリアアンプ（第１増幅器）１０３、ピークアンプ（第２増幅器）１０４、ハイブリッドカプラ１０５、出力整合回路１０６、入力整合回路１０７、チョークインダクタ１０８、第１電源供給回路１０９、第２電源供給回路１１０、キャパシタ１１１を備える。本開示において、電力増幅器１は、ドハティ増幅回路である。

【0015】

電力増幅器１の主要な回路ブロックは、フロントエンドモジュールの基板２に対してＺ方向にフリップチップ実装されるＸＹ平面に平行なチップデバイス３のダイ上に構成される。図２では、少なくとも、キャリアアンプ（第１増幅器）１０３、ピークアンプ（第２増幅器）１０４、及びハイブリッドカプラ１０５がチップデバイス３のダイ上に構成される例を示している。なお、本開示において、出力整合回路１０６は、フロントエンドモジュールの基板２上に設けられる。また、図１及び図２に示す実施形態１の構成において、第１電源供給回路１０９（チョークインダクタ１０９１）及び第２電源供給回路１１０（チョークインダクタ１１０１）は、フロントエンドモジュールの基板２上に設けられる。

【0016】

初段アンプ１０１は、入力整合回路１０７を介して入力される高周波入力信号ＲＦｉｎを増幅し、第１ＲＦ信号ＲＦ１を出力する。高周波入力信号ＲＦｉｎの周波数は、例えば、数ＧＨｚ程度である。初段アンプ１０１には、チョークインダクタ１０８を介して、電源電圧Ｖｃｃが供給される。

【0017】

キャリアアンプ（第１増幅器）１０３、ピークアンプ（第２増幅器）１０４、及びハイブリッドカプラ１０５は、初段アンプ１０１から出力される第１ＲＦ信号ＲＦ１を増幅する二段目の増幅回路である。

【0018】

位相回路（分配器）１０２は、キャパシタ１１１を介して初段アンプ１０１から出力される第１ＲＦ信号ＲＦ１を、キャリアアンプ（第１増幅器）１０３への第２ＲＦ信号ＲＦ２（第１高周波信号）と、ピークアンプ（第２増幅器）１０４への第３ＲＦ信号ＲＦ３（第２高周波信号）とに分配する。位相回路（分配器）１０２は、第３ＲＦ信号ＲＦ３（第２高周波信号）の位相を、第２ＲＦ信号ＲＦ２（第１高周波信号）の位相に対して約９０度（λ／４）遅らせる回路である。なお、位相回路（分配器）１０２が、第３ＲＦ信号ＲＦ３（第２高周波信号）の位相を、第２ＲＦ信号ＲＦ２（第１高周波信号）の位相に対して９０度遅らせる場合には、位相回路（分配器）１０２が、第３ＲＦ信号ＲＦ３（第２高周波信号）の位相を、第２ＲＦ信号ＲＦ２（第１高周波信号）の位相に対して９０度±４５度遅らせる場合も含むものとする。

【0019】

具体的に、位相回路（分配器）１０２は、例えば、伝送線路や９０度ハイブリッドカプラなどにより構成される。図１に示す例において、位相回路（分配器）１０２は、２つの伝送線路で構成される９０度ハイブリッドカプラである。この場合、ピークアンプ（第２増幅器）１０４の入力端には、一方の伝送線路を介して第３ＲＦ信号ＲＦ３（第２高周波信号）が入力され、キャリアアンプ（第１増幅器）１０３の入力端には、一方の伝送線路と電磁気的に結合した他方の伝送線路の一方端から第２ＲＦ信号ＲＦ２（第１高周波信号）が入力される。他方の伝送線路の他方端は、終端抵抗１０２１を介して基準電位（ＧＮＤ電位）に接続されている。

【0020】

キャリアアンプ（第１増幅器）１０３は、位相回路（分配器）１０２からの第２ＲＦ信号ＲＦ２（第１高周波信号）を増幅し、キャリアアンプ（第１増幅器）１０３の出力端から第４ＲＦ信号ＲＦ４を出力する。

【0021】

ピークアンプ（第２増幅器）１０４は、位相回路（分配器）１０２からの第３ＲＦ信号ＲＦ３を増幅し、ピークアンプ（第２増幅器）１０４の出力端から第５ＲＦ信号ＲＦ５を出力する。

【0022】

ハイブリッドカプラ１０５は、第１伝送線路１０５１及び第２伝送線路１０５２を含む。本開示において、ハイブリッドカプラ１０５は、９０度ハイブリッドカプラである。ハイブリッドカプラ１０５は、第１伝送線路１０５１の一方端にキャリアアンプ（第１増幅器）１０３から出力される第４ＲＦ信号ＲＦ４が入力され、第２伝送線路１０５２の一方端にピークアンプ（第２増幅器）１０４から出力される第５ＲＦ信号ＲＦ５が入力される。ハイブリッドカプラ１０５は、キャリアアンプ（第１増幅器）１０３から出力される第４ＲＦ信号ＲＦ４とピークアンプ（第２増幅器）１０４から出力される第５ＲＦ信号ＲＦ５との合成信号である第６ＲＦ信号ＲＦ６を第１伝送線路１０５１の他方端から出力する。

【0023】

本開示において、第１伝送線路１０５１の他方端には、第１電源供給回路１０９を介して電源電圧Ｖｃｃが供給される。言い換えると、キャリアアンプ（第１増幅器）１０３には、第１電源供給回路１０９及び第１伝送線路１０５１を介して、電源電圧Ｖｃｃが供給される。実施形態１において、第１電源供給回路１０９は、チョークインダクタ１０９１及びキャパシタ１０９２を含む。

【0024】

チョークインダクタ１０９１は、ハイブリッドカプラ１０５の第１伝送線路１０５１の他方端と出力整合回路１０６との接続点と、フロントエンドモジュールの電源端子ＶＴとの間に電気的に直列接続される。電源端子ＶＴは、外部電源（不図示）からフロントエンドモジュールへの電源入力端子である。チョークインダクタ１０９１の一方端は、ハイブリッドカプラ１０５の第１伝送線路１０５１の他方端と出力整合回路１０６との接続点に電気的に接続される。チョークインダクタ１０９１の他方端は、電源供給線路２０を介してフロントエンドモジュールの電源端子ＶＴと電気的に接続される。電源電圧Ｖｃｃは、チョークインダクタ１０９１及びハイブリッドカプラ１０５の第１伝送線路１０５１を介して、キャリアアンプ（第１増幅器）１０３に印加される。

【0025】

キャパシタ１０９２は、一方端がチョークインダクタ１０９１の他方端に電気的に接続され、他方端が基準電位（ＧＮＤ電位）に電気的に接続される。

【0026】

また、本開示において、第２伝送線路１０５２の他方端には、第２電源供給回路１１０を介して電源電圧Ｖｃｃが供給される。言い換えると、ピークアンプ（第２増幅器）１０４には、第２電源供給回路１１０及び第２伝送線路１０５２を介して、電源電圧Ｖｃｃが供給される。本開示において、第２電源供給回路１１０は、チョークインダクタ１１０１及びキャパシタ１１０２を含む。

【0027】

チョークインダクタ１１０１は、ハイブリッドカプラ１０５の第２伝送線路１０５２の他方端とフロントエンドモジュールの電源端子ＶＴとの間に電気的に直列接続される。チョークインダクタ１１０１の一方端は、ハイブリッドカプラ１０５の第２伝送線路１０５２の他方端に電気的に接続される。チョークインダクタ１１０１の他方端は、電源供給線路２０を介してフロントエンドモジュールの電源端子ＶＴと電気的に接続される。電源電圧Ｖｃｃは、チョークインダクタ１１０１及びハイブリッドカプラ１０５の第２伝送線路１０５２を介して、ピークアンプ（第２増幅器）１０４に印加される。

【0028】

キャパシタ１１０２は、一方端がチョークインダクタ１１０１の他方端に電気的に接続され、他方端が基準電位（ＧＮＤ電位）に電気的に接続される。

【0029】

入力整合回路１０７は、電力増幅器１の入力側と初段アンプ１０１とのインピーダンスを整合させる。出力整合回路１０６は、第１伝送線路１０５１の他端と電力増幅器１の出力側とのインピーダンスを整合させる。第６ＲＦ信号ＲＦ６は、出力整合回路１０６を介して、高周波出力信号ＲＦｏｕｔとして出力される。

【0030】

ここで、電力増幅器１におけるキャリアアンプ（第１増幅器）１０３及びピークアンプ（第２増幅器）１０４の動作特性について、図３を参照して説明する。図３は、ドハティ増幅回路におけるキャリアアンプ及びピークアンプの動作特性の一例を示す図である。

【0031】

図３において、横軸は高周波入力信号ＲＦｉｎの電圧［Ｖ］を示し、縦軸は図３において、横軸はキャリアアンプ（第１増幅器）１０３及びピークアンプ（第２増幅器）１０４の電流［Ａ］を示している。図３に示す例では、キャリアアンプ（第１増幅器）１０３の電流の変化を直線Ｉｃで示し、ピークアンプ（第２増幅器）１０４の電流の変化を直線Ｉｐで示している。

【0032】

上述した電力増幅器１の構成において、キャリアアンプ（第１増幅器）１０３は、高周波入力信号ＲＦｉｎの電圧レベルに関わらず動作する。言い換えると、キャリアアンプ（第１増幅器）１０３は、高周波入力信号ＲＦｉｎがゼロ（第１レベル）より高いレベルにおいて動作する。

【0033】

ピークアンプ（第２増幅器）１０４は、高周波入力信号ＲＦｉｎの電圧レベルが最大レベルＶｍａｘから、所定レベル（例えば３［ｄＢ］）だけ低いＶｂａｃｋ（第２レベル）以上の領域において動作する。

【0034】

キャリアアンプ（第１増幅器）１０３のみがオンとなる際の動作をバックオフ動作と称し、キャリアアンプ（第１増幅器）１０３及びピークアンプ（第２増幅器）１０４がオンとなる際の動作をピーク動作と称する。

【0035】

電力増幅器１の主要な回路ブロックが構成されるチップデバイス３は、例えばＧａＡｓ（ガリウム砒素）系のヘテロ接合バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）で構成されるＨＢＴデバイス（集積回路、ＩＣ：Integrated Circuit）である。図２では、チップデバイス３のダイ上に、キャリアアンプ（第１増幅器）１０３、ピークアンプ（第２増幅器）１０４、及びハイブリッドカプラ１０５が構成された例を示している。チップデバイス３は、フロントエンドモジュールの基板２上に、例えば銅ピラー等でバンプボンディングされる。

【0036】

実施形態１に係る電力増幅器１の構成において、第１端子ＶＴ１は、フロントエンドモジュールの基板２上の第１電源供給回路１０９（チョークインダクタ１０９１）が電気的に接続される端子である。第１端子ＶＴ１は、チップデバイス３がフロントエンドモジュールの基板２上に実装される際に、例えば銅ピラー等でバンプボンディングされる端子であり、チップデバイス３上のハイブリッドカプラ１０５の第１伝送線路１０５１の他方端に接続される。

【0037】

また、実施形態１に係る電力増幅器１の構成において、第２端子ＶＴ２は、フロントエンドモジュールの基板２上の第２電源供給回路１１０（チョークインダクタ１１０１）が電気的に接続される端子である。第２端子ＶＴ２は、チップデバイス３がフロントエンドモジュールの基板２上に実装される際に、例えば銅ピラー等でバンプボンディングされる端子であり、チップデバイス３上のハイブリッドカプラ１０５の第２伝送線路１０５２の他方端に接続される。

【0038】

実施形態１において、第１端子ＶＴ１は、チップデバイス３から出力整合回路１０６への第６ＲＦ信号ＲＦ６の出力端子を兼ねている。すなわち、実施形態１において、第１端子ＶＴ１は、チップデバイス３上のキャリアアンプ（第１増幅器）１０３に電源電圧Ｖｃｃを供給するための電源供給端子であると共に、チップデバイス３から出力される第６ＲＦ信号ＲＦ６の出力端子である。

【0039】

図２に示す例において、基板２は、複数の配線層が絶縁層を挟んで積層された多層基板である。また、チップデバイス３は、複数の配線層や半導体層が誘電体層を挟んで積層された多層構造を有している。本開示において、ハイブリッドカプラ１０５の第１伝送線路１０５１及び第２伝送線路１０５２は、互いに誘電体層を挟んでチップデバイス３に設けられたストリップライン又はマイクロストリップラインで構成される。

【0040】

図２に示す例において、ハイブリッドカプラ１０５は、一方向に延びて形成される。より具体的に、図２に示す例において、ハイブリッドカプラ１０５は、Ｘ方向に延びて形成される。

【0041】

ハイブリッドカプラ１０５は、第１伝送線路１０５１を介してキャリアアンプ（第１増幅器）１０３に電源電圧Ｖｃｃを供給する際に流れる電流方向と、第２伝送線路１０５２を介してピークアンプ（第２増幅器）１０４に電源電圧Ｖｃｃを供給する際に流れる電流方向とは、互いに１８０度異なっている。図４は、ハイブリッドカプラのＸＺ平面断面図である。

【0042】

図４に示すように、ハイブリッドカプラ１０５は、チップデバイス３の内層に設けられている。チップデバイス３の各層には、ＧＮＤ配線が設けられている。各層のＧＮＤ配線は、例えば非貫通ビア（ＩＶＨ：Interstitial Via Hole）で接続され、例えばバンプボンディングによってチップデバイス３上の接地端子に接続される。

【0043】

ハイブリッドカプラ１０５の第１伝送線路１０５１及び第２伝送線路１０５２は、ＧＮＤ配線Ｇ１とＧＮＤ配線Ｇ２との間に、Ｚ方向に互いに誘電体層を挟んで設けられている。具体的には、例えば、図２に示すように、Ｚ方向に見てチップデバイス３のＧＮＤ配線Ｇ１及びＧＮＤ配線Ｇ２に重なる領域にハイブリッドカプラ１０５の第１伝送線路１０５１及び第２伝送線路１０５２が設けられる。

【0044】

また、本開示では、第１伝送線路１０５１の電流通流方向（図２に示す例では、ハイブリッドカプラ１０５の延伸方向（Ｘ方向））に直交する平面（図２では、ＸＺ平面）に平行な第１伝送線路１０５１の断面積を、第２伝送線路１０５２の電流通流方向（図２では、ハイブリッドカプラ１０５の延伸方向（Ｘ方向））に直交する平面（図２では、ＸＺ平面）に平行な第２伝送線路１０５２の断面積よりも大きくしている。図５は、ハイブリッドカプラに流れる直流電流特性の一例を示す図である。図５の横軸はドハティ増幅回路の出力電力（Ｐｏｕｔ）を示し、縦軸は各アンプにそれぞれ供給される直流電流Ｉを示している。図５に示す破線は、キャリアアンプにおける直流電流特性の一例を示し、実線は、ピークアンプにおける直流電流特性の一例を示している。

【0045】

一般に、ドハティ増幅回路は、ＰＡＰＲ（Peak‐to‐Average Power Ratio：ピーク対平均電力比）の高い高周波信号を増幅する場合において、高効率動作を可能とする構成である。したがって、平均電力としては、バックオフレベル（ピークアンプが動作しない、もしくは入出力レベルが小さい状態）での動作となるため、電源からハイブリッドカプラを介して各アンプにそれぞれ供給される直流電流の大きさの関係は、図５に示すように、（ピークアンプ電流）≦（キャリアアンプ電流）となる。

【0046】

図５に示す例において、飽和出力レベル（Ｐｏｕｔ＝３６［ｄＢｍ］付近）よりも約６［ｄＢｍ］低いバックオフレベル（Ｐｏｕｔ＝３０［ｄＢｍ］付近）では、キャリアアンプに供給される直流電流に比べ、ピークアンプに供給される直流電流が略半値となっている。なお、飽和出力レベルでは、キャリアアンプに供給される直流電流と、ピークアンプに供給される直流電流とが略一致しているが、一般に、飽和出力レベルでの高周波信号の増幅動作は行われない。

【0047】

このため、本開示では、上述したように、第１伝送線路１０５１の電流通流方向に直交する平面に平行な第１伝送線路１０５１の断面積を、第２伝送線路１０５２の電流通流方向に直交する平面に平行な第２伝送線路１０５２の断面積よりも大きくする。具体的には、ハイブリッドカプラ１０５の第１伝送線路１０５１に流れる電流量及び第２伝送線路１０５２に流れる電流量に応じて、第１伝送線路１０５１の電流通流方向に直交する平面に平行な第１伝送線路１０５１の断面積、及び、第２伝送線路１０５２の電流通流方向に直交する平面に平行な第２伝送線路１０５２の断面積を最適化する。これにより、第１伝送線路１０５１の断面積と第２伝送線路１０５２の断面積とを同一とする場合に比べて、ハイブリッドカプラ１０５を含む電力増幅器１の主要な回路ブロックが搭載されるチップデバイス３の小型化が可能となる。

【0048】

図６は、比較例に係る電力増幅器の構成の一例を示す図である。図７は、比較例に係る電力増幅器の主要な回路ブロックが設けられるチップデバイスのフロントエンドモジュール基板上における概念的な配置例を示す平面図である。なお、実施形態１と同様の構成については、詳細な説明を省略している。

【0049】

図６及び図７に示す比較例において、第１端子ＶＴ１は、キャリアアンプ（第１増幅器）１０３に接続されるハイブリッドカプラ１０５の第１伝送線路１０５１の一方端に接続されている。また、第２端子ＶＴ２は、ピークアンプ（第２増幅器）１０４に接続されるハイブリッドカプラ１０５の第２伝送線路１０５２の一方端に接続され、第２伝送線路１０５２の他方端は開放されている。この比較例に係る構成では、チップデバイス３から出力整合回路１０６への第６ＲＦ信号ＲＦ６の出力端子ＯＴが設けられている。

【0050】

比較例では、図７に示すように、第１端子ＶＴ１及び第２端子ＶＴ２が、ハイブリッドカプラ１０５とキャリアアンプ（第１増幅器）１０３の出力及びピークアンプ（第２増幅器）１０４の出力との間において、ハイブリッドカプラ１０５のＹ方向両端部付近にそれぞれ対象配置されている。また、比較例の構成では、図７に示すように、出力端子ＯＴがハイブリッドカプラ１０５を挟んで第１端子ＶＴ１と第２端子ＶＴ２との反対側に設けられている。この比較例に係る構成では、第２端子ＶＴ２に接続される第２電源供給回路１１０（チョークインダクタ１１０１）から基板２上に設けられたフロントエンドモジュールの電源端子ＶＴまでの電源供給線路２０ａを出力整合回路１０６にＺ方向に重ねて配線するか、あるいは、出力整合回路１０６やチップデバイス３への高周波入力信号ＲＦｉｎの供給経路を避けて電源供給線路２０ａを配線する必要がある。電源供給線路２０ａを出力整合回路１０６にＺ方向に重ねて配線した場合、電源供給線路２０ａと出力整合回路１０６との間で電磁気的な結合が生じ、性能低下のリスクが生じる。また、出力整合回路１０６やチップデバイス３への高周波入力信号ＲＦｉｎの供給経路を避けて電源供給線路２０ａを配線した場合、フロントエンドモジュールの基板２上の配線の複雑化や小型化の阻害要因となる場合がある。

【0051】

図１及び図２に示す実施形態１に係る構成では、上述したように、第１端子ＶＴ１がチップデバイス３から出力整合回路１０６への第６ＲＦ信号ＲＦ６の出力端子を兼ねている。このため、第１端子ＶＴ１に接続される第１電源供給回路１０９（チョークインダクタ１０９１）から基板２上に設けられたフロントエンドモジュールの電源端子ＶＴまでの電源供給線路２０が出力整合回路１０６に跨って配線されることを回避することができる。これにより、電源供給線路２０と出力整合回路１０６との間での電磁気的な結合による性能低下のリスクを低減することができる。また、出力整合回路１０６やチップデバイス３への高周波入力信号ＲＦｉｎの供給経路を避けて電源供給線路２０を配線する等による配線の複雑化を回避することができる。これにより、フロントエンドモジュールの小型化の阻害要因を低減することができる。

【0052】

また、図１及び図２に示す実施形態１に係る構成では、上述したように、第１端子ＶＴ１と第２端子ＶＴ２とがそれぞれ第１伝送線路１０５１及び第２伝送線路１０５２の他方端に接続されている。言い換えれば、キャリアアンプ（第１増幅器）１０３には、第１伝送線路１０５１を介して電源電圧Ｖｃｃが供給され、ピークアンプ（第２増幅器）１０４には、第２伝送線路１０５２を介して、電源電圧Ｖｃｃが供給されている。このため、ハイブリッドカプラ１０５とキャリアアンプ（第１増幅器）１０３の出力及びピークアンプ（第２増幅器）１０４の出力との間に第１端子ＶＴ１及び第２端子ＶＴ２を配置する必要がなくなる。これにより、キャリアアンプ（第１増幅器）１０３、ピークアンプ（第２増幅器）１０４、及び、ハイブリッドカプラ１０５を比較的短い距離で接続できて寄生インダクタンスの発生を低減できるため、特性劣化を抑制できる。

【0053】

（第１変形例）
図８は、実施形態１の第１変形例に係る電力増幅器の構成の一例を示す図である。図９は、実施形態１の第１変形例に係る電力増幅器の主要な回路ブロックが設けられるチップデバイスのフロントエンドモジュール基板上における概念的な配置例を示す平面図である。なお、実施形態１と同様の構成については、詳細な説明を省略する。

【0054】

図８及び図９に示す実施形態１の第１変形例に係る構成では、図１及び図２に示す実施形態１に係る構成と同様に、ハイブリッドカプラ１０５は、第１伝送線路１０５１の一方端にキャリアアンプ（第１増幅器）１０３から出力される第４ＲＦ信号ＲＦ４が入力され、第１伝送線路１０５１の他方端には、第１電源供給回路１０９を介して電源電圧Ｖｃｃが供給される。

【0055】

実施形態１の第１変形例において、第１端子ＶＴ１は、チップデバイス３から出力整合回路１０６への第６ＲＦ信号ＲＦ６の出力端子を兼ねず、第１伝送線路１０５１の他方端に、第１電源供給回路１０９が接続される第１端子ＶＴ１と、チップデバイス３から出力整合回路１０６への第６ＲＦ信号ＲＦ６の出力端子ＯＴとが設けられている。言い換えると、出力端子ＯＴは、第１伝送線路１０５１から出力整合回路１０６への第６ＲＦ信号ＲＦ６の信号出力線路上に設けられている。

【0056】

実施形態１の第１変形例に係る構成においては、図９に示すように、出力端子ОＴを、ハイブリッドカプラ１０５に対して第１端子ＶＴおよび第２端子ＶＴと同じ側に設けている。また、第１端子ＶＴ１と第２端子ＶＴ２との間に出力端子ＯＴを配置しない構成とすることで、第１端子ＶＴ１に接続される第１電源供給回路１０９（チョークインダクタ１０９１）から基板２上に設けられたフロントエンドモジュールの電源端子ＶＴまでの電源供給線路２０が出力整合回路１０６に跨って配線されることを回避することができる。これにより、実施形態１と同様に、電源供給線路２０と出力整合回路１０６との間での電磁気的な結合による性能低下のリスクを低減することができる。また、実施形態１と同様に、出力整合回路１０６やチップデバイス３への高周波入力信号ＲＦｉｎの供給経路を避けて電源供給線路２０を配線する等による配線の複雑化を回避することができる。これにより、フロントエンドモジュールの小型化の阻害要因を低減することができる。

【0057】

（第２変形例）
図１０は、実施形態１の第２変形例に係る電力増幅器の構成の一例を示す図である。図１１は、実施形態１の第２変形例に係る電力増幅器の主要な回路ブロックが設けられるチップデバイスのフロントエンドモジュール基板上における概念的な配置例を示す平面図である。なお、実施形態１及び第１変形例と同様の構成については、詳細な説明を省略する。

【0058】

図１０及び図１１に示す実施形態１の第２変形例に係る構成では、第１電源供給回路１０９（チョークインダクタ１０９１）及び第２電源供給回路１１０（チョークインダクタ１１０１）をチップデバイス３のダイ上に設けた例を示している。チョークインダクタ１０９１及びチョークインダクタ１１０１は、例えば、チップデバイス３の配線により構成される。

【0059】

この実施形態１の第２変形例において、第１端子ＶＴ１は、電源供給線路２０を介してフロントエンドモジュールの電源端子ＶＴに接続される。第１端子ＶＴ１に供給された電源電圧Ｖｃｃは、チップデバイス３のダイ上に設けられた第１電源供給回路１０９（チョークインダクタ１０９１）及びハイブリッドカプラ１０５の第１伝送線路１０５１を介して、キャリアアンプ（第１増幅器）１０３に供給される。

【0060】

また、第２端子ＶＴ２は、電源供給線路２０を介してフロントエンドモジュールの電源端子ＶＴに接続される。第２端子ＶＴ２に供給された電源電圧Ｖｃｃは、チップデバイス３のダイ上に設けられた第２電源供給回路１１０（チョークインダクタ１１０１）及びハイブリッドカプラ１０５の第２伝送線路１０５２を介して、ピークアンプ（第２増幅器）１０４に供給される。

【0061】

また、図１０及び図１１に示す実施形態１の第２変形例に係る構成において、第１端子ＶＴ１は、第１電源供給回路１０９（チョークインダクタ１０９１）の他方端に設けられている。また、出力端子ＯＴは、第１伝送線路１０５１の他方端と第１電源供給回路１０９（チョークインダクタ１０９１）の一方端との接続点に設けられている。言い換えると、出力端子ＯＴは、第１伝送線路１０５１から出力整合回路１０６への第６ＲＦ信号ＲＦ６の信号出力線路上に設けられている。

【0062】

実施形態１の第２変形例に係る構成においても、図１１に示すように、第１端子ＶＴ１と第２端子ＶＴ２との間に出力端子ＯＴを配置しない構成とすることで、第１端子ＶＴ１から基板２上に設けられたフロントエンドモジュールの電源端子ＶＴまでの電源供給線路２０が出力整合回路１０６に跨って配線されることを回避することができる。これにより、実施形態１及び第１変形例と同様に、電源供給線路２０と出力整合回路１０６との間での電磁気的な結合による性能低下のリスクを低減することができる。また、実施形態１及び第１変形例と同様に、出力整合回路１０６やチップデバイス３への高周波入力信号ＲＦｉｎの供給経路を避けて電源供給線路２０を配線する等による配線の複雑化を回避することができる。これにより、フロントエンドモジュールの小型化の阻害要因を低減することができる。

【0063】

（実施形態２）
図１２は、実施形態２に係る電力増幅器の第１電源供給回路の一例を示す図である。なお、第１電源供給回路１０９ａ以外の構成は、実施形態１と同様であるので、ここでの詳細な説明を省略する。

【0064】

図１２に示すように、実施形態２に係る第１電源供給回路１０９ａは、オートトランス１０９３とキャパシタ１０９４とを含むオートトランス整合回路である。

【0065】

オートトランス１０９３は、第１巻線１０９３ａ及び第２巻線１０９３ｂを有する。第１巻線１０９３ａと第２巻線１０９３ｂとは、電気的に直列接続されている。

【0066】

第１巻線１０９３ａは、ハイブリッドカプラ１０５の第１伝送線路１０５１の他方端と出力整合回路１０６との間に電気的に直列接続される。第１巻線１０９３ａの一方端は、ハイブリッドカプラ１０５の第１伝送線路１０５１の他方端と電気的に接続される。第１巻線１０９３ａの他方端は、出力整合回路１０６と電気的に接続される。第１伝送線路１０５１の他方端から出力される第６ＲＦ信号ＲＦ６は、オートトランス１０９３の第１巻線１０９３ａを介して、出力整合回路１０６に出力される。

【0067】

第２巻線１０９３ｂは、第１巻線１０９３ａの一方端とハイブリッドカプラ１０５の第１伝送線路１０５１の他方端との接続点と、フロントエンドモジュールの電源端子ＶＴとの間に電気的に直列接続される。第２巻線１０９３ｂの一方端は、第１巻線１０９３ａの一方端とハイブリッドカプラ１０５の第１伝送線路１０５１の他方端との接続点に電気的に接続される。第２巻線１０９３ｂの他方端は、電源供給線路２０を介してフロントエンドモジュールの電源端子ＶＴと電気的に接続される。電源電圧Ｖｃｃは、オートトランス１０９３の第２巻線１０９３ｂ及びハイブリッドカプラ１０５の第１伝送線路１０５１を介して、キャリアアンプ（第１増幅器）１０３に印加される。

【0068】

キャパシタ１０９４は、一方端がオートトランス１０９３の第２巻線１０９３ｂの他方端に電気的に接続され、他方端が基準電位（ＧＮＤ電位）に電気的に接続される。

【0069】

このような構成とすることで、後段の出力整合回路６の構成要素の一部を第１電源供給回路１０９ａに含めた構成とすることができる。具体的には、例えば、オートトランス１０９３の第１巻線１０９３ａを出力整合回路６の構成要素の一部として設計することができる。これにより、チップデバイス３が実装されるフロントエンドモジュールの小型化が可能となる。

【0070】

（実施形態３）
図１３は、実施形態３に係る電力増幅器の第１電源供給回路の一例を示す図である。なお、第１電源供給回路１０９ｂ以外の構成は、実施形態１及び実施形態２と同様であるので、ここでの詳細な説明を省略する。

【0071】

図１３に示すように、実施形態３に係る第１電源供給回路１０９ｂは、伝送線路トランス（Transmission Line Transformer：ＴＬＴ）１０９５とキャパシタ１０９６とを含む伝送線路整合回路である。実施形態３に係る第１電源供給回路１０９ｂは、実施形態２のオートトランス１０９３に代えて、伝送線路トランス１０９５を設けた構成である。

【0072】

伝送線路トランス１０９５は、第１線路１０９５ａ及び第２線路１０９５ｂを有する。第１線路１０９５ａと第２線路１０９５ｂとは、電気的に直列接続されている。

【0073】

第１線路１０９５ａは、ハイブリッドカプラ１０５の第１伝送線路１０５１の他方端と出力整合回路１０６との間に電気的に直列接続される。第１線路１０９５ａの一方端は、ハイブリッドカプラ１０５の第１伝送線路１０５１の他方端と電気的に接続される。第１線路１０９５ａの他方端は、出力整合回路１０６と電気的に接続される。第１伝送線路１０５１の他方端から出力される第６ＲＦ信号ＲＦ６は、伝送線路トランス１０９５の第１線路１０９５ａを介して、出力整合回路１０６に出力される。

【0074】

第２線路１０９５ｂは、第１線路１０９５ａの一方端とハイブリッドカプラ１０５の第１伝送線路１０５１の他方端との接続点と、フロントエンドモジュールの電源端子ＶＴとの間に電気的に直列接続される。第２線路１０９５ｂの一方端は、第１線路１０９５ａの一方端とハイブリッドカプラ１０５の第１伝送線路１０５１の他方端との接続点に電気的に接続される。第２線路１０９５ｂの他方端は、電源供給線路２０を介してフロントエンドモジュールの電源端子ＶＴと電気的に接続される。電源電圧Ｖｃｃは、伝送線路トランス１０９５の第２線路１０９５ｂ及びハイブリッドカプラ１０５の第１伝送線路１０５１を介して、キャリアアンプ（第１増幅器）１０３に印加される。

【0075】

キャパシタ１０９６は、一方端が伝送線路トランス１０９５の第２線路１０９５ｂの他方端に電気的に接続され、他方端が基準電位（ＧＮＤ電位）に電気的に接続される。

【0076】

このような構成とすることで、後段の出力整合回路６の構成要素の一部を第１電源供給回路１０９ｂに含めた構成とすることができる。具体的には、例えば、伝送線路トランス１０９５の第１線路１０９５ａを出力整合回路６の構成要素の一部として設計することができる。これにより、チップデバイス３が実装されるフロントエンドモジュールの小型化が可能となる。

【0077】

（実施形態４）
図１４は、実施形態４に係る電力増幅器の第１電源供給回路の一例を示す図である。なお、第１電源供給回路１０９ｃ以外の構成は、上述した各実施形態と同様であるので、ここでの詳細な説明を省略する。

【0078】

図１４に示すように、実施形態４に係る第１電源供給回路１０９ｃは、コンベンショナルトランス１０９７とキャパシタ１０９８とを含むコンベンショナルトランス整合回路である。

【0079】

コンベンショナルトランス１０９７は、１次巻線１０９７ａ及び２次巻線１０９７ｂを有する。コンベンショナルトランス１０９７は、巻線比を１：ｎとする１次巻線１０９７ａ及び２次巻線１０９７ｂを磁気結合させることにより変換比１：ｎ^２のインピーダンス変換を実現するトランスである。

【0080】

１次巻線１０９７ａは、ハイブリッドカプラ１０５の第１伝送線路１０５１の他方端とフロントエンドモジュールの電源端子ＶＴとの間に電気的に直列接続される。１次巻線１０９７ａの一方端は、ハイブリッドカプラ１０５の第１伝送線路１０５１の他方端に電気的に接続される。１次巻線１０９７ａの他方端は、電源供給線路２０を介してフロントエンドモジュールの電源端子ＶＴと電気的に接続される。電源電圧Ｖｃｃは、コンベンショナルトランス１０９７の１次巻線１０９７ａ及びハイブリッドカプラ１０５の第１伝送線路１０５１を介して、キャリアアンプ（第１増幅器）１０３に印加される。

【0081】

２次巻線１０９７ｂは、基準電位（ＧＮＤ電位）と出力整合回路１０６との間に電気的に直列接続される。２次巻線１０９７ｂの一方端は、出力整合回路１０６と電気的に接続される。２次巻線１０９７ｂの他方端は、基準電位（ＧＮＤ電位）に電気的に接続される。第１伝送線路１０５１の他方端から出力される第６ＲＦ信号ＲＦ６は、コンベンショナルトランス１０９７を介して、出力整合回路１０６に出力される。

【0082】

キャパシタ１０９８は、一方端がコンベンショナルトランス１０９７の１次巻線１０９７ａの他方端に電気的に接続され、他方端が基準電位（ＧＮＤ電位）に電気的に接続される。

【0083】

このような構成とすることで、後段の出力整合回路６の構成要素の一部を第１電源供給回路１０９ｃに含めた構成とすることができる。具体的には、例えば、コンベンショナルトランス１０９７の２次巻線１０９７ｂを出力整合回路６の構成要素の一部として設計することができる。これにより、チップデバイス３が実装されるフロントエンドモジュールの小型化が可能となる。

【0084】

なお、上述した各実施形態及び各変形例では、各電源供給回路がキャパシタを含む構成を例示したが、本開示はこれに限定されない。

【0085】

また、上述した各実施形態及び変形例は、本開示の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本開示は、その趣旨を逸脱することなく、変更／改良され得るとともに、本開示にはその等価物も含まれる。

【0086】

本開示は、上述したように、あるいは、上述に代えて、以下の構成をとることができる。

【0087】

（１）本開示の一側面の電力増幅器は、第１高周波信号を増幅する第１増幅器と、少なくとも前記第１高周波信号を９０度遅らせた第２高周波信号を増幅する第２増幅器と、第１伝送線路及び第２伝送線路を有するハイブリッドカプラと、前記第１増幅器に電源を供給する第１電源供給回路と、前記第２増幅器に前記電源を供給する第２電源供給回路と、出力整合回路と、を備え、前記ハイブリッドカプラは、前記第１伝送線路の一方端に前記第１増幅器の出力端が接続され、前記第１伝送線路の他方端に前記第１電源供給回路と前記出力整合回路とが接続され、前記第２伝送線路の一方端に前記第２増幅器の出力端が接続され、前記第２伝送線路の他方端に前記第２電源供給回路が接続される。

【0088】

この構成では、第１伝送線路への電源供給線路と、出力整合回路への信号出力線路とを共通化することができる。この結果として、電力増幅器への電源供給線路が出力整合回路に跨って配線されることを回避することができる。これにより、電源供給線路と出力整合回路との間での電磁気的な結合による性能低下のリスクを低減することができる。また、出力整合回路やチップデバイスへの高周波信号の供給経路を避けて電源供給線路を配線する等による配線の複雑化を回避することができる。これにより、小型化の阻害要因を低減することができる。

【0089】

（２）上記（１）の電力増幅器において、前記第１増幅器、前記第２増幅器、及び前記ハイブリッドカプラは、基板に実装されるチップデバイス上に構成され、前記出力整合回路の少なくとも一部は、前記基板上に設けられ、前記チップデバイスは、前記第１電源供給回路に接続される第１端子と、前記第２電源供給回路に接続される第２端子と、を備え、前記第１端子及び前記第２端子は、前記基板上に設けられた電源端子から前記電源が供給される。

【0090】

この構成では、基板上において、電源端子と第１端子及び第２端子との間の電源供給線路が出力整合回路に跨って配線されることを回避することができる。これにより、電源供給線路と出力整合回路との間での電磁気的な結合による性能低下のリスクを低減することができる。また、基板上において、出力整合回路やチップデバイスへの高周波信号の供給経路を避けて電源供給線路を配線する等による配線の複雑化を回避することができる。これにより、基板の小型化が可能となる。

【0091】

（３）上記（２）の電力増幅器において、前記第１電源供給回路及び前記第２電源供給回路は、前記基板上に設けられ、前記第１端子は、前記電源端子から前記基板に設けられた電源供給線路及び前記第１電源供給回路を介して、前記電源が供給され、前記第２端子は、前記電源端子から前記電源供給線路及び前記第２電源供給回路を介して、前記電源が供給される。

【0092】

（４）上記（３）の電力増幅器において、前記チップデバイスは、出力端子をさらに備え、前記第１伝送線路から前記出力整合回路への信号出力線路上に前記出力端子が設けられている。

【0093】

（５）上記（４）の電力増幅器において、前記出力端子は、前記基板上において、前記ハイブリッドカプラに対して前記第１端子と前記第２端子と同じ側に設けられている。

【0094】

（６）上記（２）の電力増幅器において、前記第１電源供給回路及び前記第２電源供給回路は、前記チップデバイス上に設けられ、前記第１端子は、前記電源端子から前記基板に設けられた電源供給線路を介して、前記電源が供給され、前記第２端子は、前記電源端子から前記電源供給線路を介して、前記電源が供給され、前記チップデバイスは、出力端子をさらに備え、前記第１伝送線路から前記出力整合回路への信号出力線路上に前記出力端子が設けられている。

【0095】

（７）上記（２）から（６）の電力増幅器において、前記ハイブリッドカプラは、前記チップデバイス上において、前記第１伝送線路及び前記第２伝送線路がＺ方向に互いに誘電体層を挟んで構成されている。

【0096】

（８）上記（７）の電力増幅器において、前記ハイブリッドカプラは、前記第１伝送線路の電流通流方向に直交する平面に平行な前記第１伝送線路の断面積が前記第２伝送線路の電流通流方向に直交する平面に平行な前記第２伝送線路の断面積よりも大きい。

【0097】

この構成では、第１伝送線路に流れる電流量及び第２伝送線路に流れる電流量に応じて、第１伝送線路の電流通流方向に直交する平面に平行な第１伝送線路の断面積、及び、第２伝送線路の電流通流方向に直交する平面に平行な第２伝送線路の断面積を最適化する。これにより、チップデバイスの小型化が可能となる。

【0098】

（９）上記（２）から（８）の電力増幅器において、前記第１電源供給回路は、チョークインダクタを含み、前記チョークインダクタは、前記第１伝送線路の他方端と前記電源端子との間に電気的に直列接続される。

【0099】

（１０）上記（２）から（８）の電力増幅器において、前記第１電源供給回路は、第１巻線及び第２巻線を有するオートトランスを含み、前記第１巻線は、前記第１伝送線路の他方端と前記出力整合回路との間に電気的に直列接続され、前記第２巻線は、前記第１巻線の一方端と前記第１伝送線路の他方端との接続点と、前記電源端子との間に電気的に直列接続される。

【0100】

この構成では、後段の出力整合回路の構成要素の一部を第１電源供給回路に含めた構成とすることができる。具体的には、例えば、オートトランスの第１巻線を出力整合回路の構成要素の一部として設計することができる。これにより、基板の小型化が可能となる。

【0101】

（１１）上記（２）から（８）の電力増幅器において、前記第１電源供給回路は、第１線路及び第２線路を有する伝送線路トランスを含み、前記第１線路は、前記第１伝送線路の他方端と前記出力整合回路との間に電気的に直列接続され、前記第２線路は、前記第１巻線の一方端と前記第１伝送線路の他方端との接続点と、前記電源端子との間に電気的に直列接続される。

【0102】

この構成では、後段の出力整合回路の構成要素の一部を第１電源供給回路に含めた構成とすることができる。具体的には、例えば、伝送線路トランスの第１線路を出力整合回路の構成要素の一部として設計することができる。これにより、基板の小型化が可能となる。

【0103】

（１２）上記（２）から（８）の電力増幅器において、前記第１電源供給回路は、１次巻線及び２次巻線を有するコンベンショナルトランスを含み、前記１次巻線は、前記第１伝送線路の他方端と前記電源端子との間に電気的に直列接続され、前記２次巻線は、基準電位と前記出力整合回路との間に電気的に直列接続される。

【0104】

この構成では、後段の出力整合回路の構成要素の一部を第１電源供給回路に含めた構成とすることができる。具体的には、例えば、コンベンショナルトランスの２次巻線を出力整合回路の構成要素の一部として設計することができる。これにより、基板の小型化が可能となる。

【0105】

本開示により、搭載デバイスやモジュール上の配線簡略化や小型化及び性能向上が可能な電力増幅器を実現することができる。

【符号の説明】

【0106】

１ 電力増幅器
２ 基板
３ チップデバイス
２０，２０ａ 電源供給線路
１０１ 初段アンプ
１０２ 位相回路
１０３ キャリアアンプ（第１増幅器）
１０４ ピークアンプ（第２増幅器）
１０５ ハイブリッドカプラ
１０６ 出力整合回路
１０７ 入力整合回路
１０８ チョークインダクタ
１０９，１０９ａ，１０９ｂ，１０９ｃ 第１電源供給回路
１１０ 第２電源供給回路
１１１ キャパシタ
１０２１ 終端抵抗
１０５１ 第１伝送線路
１０５２ 第２伝送線路
１０９１ チョークインダクタ
１０９２ キャパシタ
１０９３ オートトランス
１０９３ａ 第１巻線
１０９３ｂ 第２巻線
１０９４ キャパシタ
１０９５ 伝送線路トランス
１０９５ａ 第１線路
１０９５ｂ 第２線路
１０９６ キャパシタ
１０９７ コンベンショナルトランス
１０９７ａ １次巻線
１０９７ｂ ２次巻線
１１０１ チョークインダクタ
１１０２ キャパシタ
Ｇ１，Ｇ２ ＧＮＤ配線
ＯＴ 出力端子
ＶＴ 電源端子
ＶＴ１ 第１端子
ＶＴ２ 第２端子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】