特開 2024-8846 絶縁型電源装置及び電源制御用半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024008846

(43)【公開日】2024-01-19

(54)【発明の名称】絶縁型電源装置及び電源制御用半導体装置

(51)【国際特許分類】

   H02M 3/00 20060101AFI20240112BHJP

【ＦＩ】

H02M3/00 H

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2023092251

(22)【出願日】2023-06-05

(31)【優先権主張番号】P 2022109659

(32)【優先日】2022-07-07

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】000006220

【氏名又は名称】ミツミ電機株式会社

(74)【代理人】

【識別番号】100090033

【弁理士】

【氏名又は名称】荒船 博司

(74)【代理人】

【識別番号】100093045

【弁理士】

【氏名又は名称】荒船 良男

(72)【発明者】

【氏名】今出 大佑

(72)【発明者】

【氏名】松田 裕樹

(72)【発明者】

【氏名】日向寺 拓未

(72)【発明者】

【氏名】村田 幸雄

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA14

5H730AS01

5H730BB43

5H730BB57

5H730CC01

5H730DD04

5H730DD41

5H730EE02

5H730EE07

5H730EE59

5H730FD01

5H730FF19

(57)【要約】

【課題】中負荷～軽負荷の領域においても効率の低下を抑制し、平均効率の高い絶縁型電源装置及び電源制御用半導体装置を提供する。
【解決手段】トランスの一次側巻線と直列に接続されたスイッチング素子と、一次側巻線の端子間に接続されたアクティブクランプ回路と、電源制御用半導体装置とを備えた絶縁型電源装置において、前記電源制御用半導体装置は、スイッチング素子と直列に接続された電流－電圧変換素子により変換された電圧と所定のしきい値レベルとに基づきスイッチング素子をオフさせるタイミングを生成する回路と、重負荷時には連続モードでオン・オフ制御を行い中負荷～軽負荷時にはバーストモードでオン・オフ制御を行う回路と、バーストモードにおいては１バースト周期におけるスイッチング回数を固定した上で、負荷電流が小さいほどバースト周波数が低くなるようにする回路を備えるようにした。
【選択図】図２

【特許請求の範囲】

【請求項1】

電圧変換用のトランスと、該トランスの一次側巻線と直列に接続されたスイッチング素子と、前記トランスの一次側巻線の端子間に接続されたアクティブクランプ回路と、前記スイッチング素子および前記アクティブクランプ回路を制御する電源制御用半導体装置と、を備えた絶縁型電源装置であって、
前記スイッチング素子と直列に電流－電圧変換素子が接続されており、
前記電源制御用半導体装置は、
前記電流－電圧変換素子により変換された電圧と所定のターンオフしきい値レベルとに基づき前記スイッチング素子をオフさせるタイミングを生成する回路と、
所定の負荷以下ではバーストモードで前記スイッチング素子のオン・オフ制御を行う回路と、
前記バーストモードにおいては、１バースト周期における前記スイッチング素子のスイッチング回数を固定し、負荷電流が小さいほどバースト周波数が低くなるように変化させる回路と、
を備えていることを特徴とする絶縁型電源装置。

【請求項2】

前記所定の負荷よりも大きな負荷の領域においては連続動作モードで前記スイッチング素子のオン・オフ制御が行われ、
前記バーストモードにおいては、前記連続動作モードに近い一部の範囲では、バースト周波数の変化率が大きくなるような制御が行われ、前記一部の範囲を除く範囲では、バースト周波数の変化率が小さくなるような制御が行われるように構成されていることを特徴とする請求項１に記載の絶縁型電源装置。

【請求項3】

前記バーストモードにおいては、前記負荷電流が大きくなるにつれて前記ターンオフしきい値レベルが高くなるように設定されていることを特徴とする請求項２に記載の絶縁型電源装置。

【請求項4】

前記所定の負荷以下となったときに連続モードから前記バーストモードへ切り換わる際の負荷電流値に対応するバースト周波数は、前記連続モードから前記バーストモードへ切り換わる直前の周波数を、１バースト周期における前記スイッチング回数で割った周波数に設定されることを特徴とする請求項１に記載の絶縁型電源装置。

【請求項5】

前記電源制御用半導体装置は、
前記バーストモードにおいては、前記１バースト周期の間にそれぞれ前記スイッチング素子を前記スイッチング回数だけ連続してオン・オフ制御することを特徴とする請求項１～４のいずれかに記載の絶縁型電源装置。

【請求項6】

電圧変換用のトランスと、該トランスの一次側巻線と直列に接続されたスイッチング素子と、前記トランスの一次側巻線の端子間に接続されたアクティブクランプ回路と、を備えた絶縁型電源装置を構成し前記スイッチング素子および前記アクティブクランプ回路を制御する電源制御用半導体装置であって、
前記電源制御用半導体装置は、
前記スイッチング素子と直列に接続された電流－電圧変換素子により変換された電圧と所定のターンオフしきい値レベルとに基づき前記スイッチング素子をオフさせるタイミングを生成するオフタイミング生成回路と、
所定の負荷以下ではバーストモードで前記スイッチング素子のオン・オフ制御を行い、前記バーストモードにおいては、１バースト周期における前記スイッチング素子のスイッチング回数を固定し、負荷電流が小さいほどバースト周波数が低くなるように変化させる制御回路と、
を備えていることを特徴とする電源制御用半導体装置。

【請求項7】

前記トランスの二次側から供給される出力電圧に応じたフィードバックが入力される外部端子と、
前記外部端子の電圧に基づいて前記ターンオフしきい値レベルを生成するしきい値レベル生成回路と、をさらに備え、
前記制御回路は、前記所定の負荷よりも大きな負荷の領域においては連続動作モードで前記スイッチング素子のオン・オフ制御を行い、
前記しきい値レベル生成回路は、前記バーストモードのための第１特性線を生成する回路と、前記連続動作モードのための第２特性線を生成する回路と、前記バーストモードと前記連続動作モードの切替え点に応じて前記第１特性線より抽出された特性と前記第２特性線より抽出された特性とを合成する回路と、合成された特性線の最小値を制限する回路と、を備えていることを特徴とする請求項６に記載の電源制御用半導体装置。

【請求項8】

前記第２特性線を生成する回路は、前記外部端子の電圧値から所定の設定値を減算する減算回路と、該減算回路の出力を分圧する分圧回路と、から構成されており、
出力電圧値に応じて前記切替え点および前記所定の設定値を変更可能な設定値調整回路を備えていることを特徴とする請求項７に記載の電源制御用半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電圧変換用トランスの一次側巻線と直列に接続されたスイッチング素子を制御する電源制御用半導体装置に関し、特にアクティブクランプ回路を備えた絶縁型電源装置及びこれを構成する電源制御用半導体装置に利用して有用な技術に関する。

【背景技術】

【0002】

従来、スイッチング電源装置の１つとして、トランスの一次側巻線に間欠的に電流を流すためのスイッチング素子としてのトランジスタ（シリコン基板の他、ＧａＮやＳｉＣの基板上のトランジスタを含む）および該スイッチング素子をオン、オフ制御する制御回路（ＩＣ）を備え、一次側巻線に電流を流すことで二次側巻線に誘起された電流をダイオードにより整流し、コンデンサで平滑して出力するスイッチング電源装置（絶縁型ＤＣ－ＤＣコンバータ）がある。

【0003】

また、直流電源装置には、交流電源を整流するダイオード・ブリッジ回路と、該回路で整流された直流電圧を、上記スイッチング電源装置（絶縁型ＤＣ－ＤＣコンバータ）で降圧して所望の電位の直流電圧に変換する絶縁型ＡＣ－ＤＣコンバータがある。
絶縁型ＡＣ－ＤＣコンバータには、高周波共振現象を利用しスイッチング素子の印加電圧が０Ｖあるいは導通電流が０Ａになってから、スイッチング素子のオン／オフを行うソフトスイッチングと呼ばれるスイッチング方式があり、電圧がゼロのタイミングでスイッチングを行う方式はゼロ電圧スイッチングと呼ばれている。

【0004】

従来、トランスを有する絶縁型ＡＣ－ＤＣコンバータや絶縁型ＤＣ－ＤＣコンバータ（絶縁型電源装置と記す）には、効率を向上させるため、トランスの一次側巻線の端子間にエネルギー回生機能を有するアクティブクランプ回路を設けるように構成したものがある。
アクティブクランプ回路を設けたスイッチング電源装置（絶縁型電源装置）に関する発明は、例えば特許文献１に記載されている。

【0005】

また、絶縁型電源装置には、例えば重負荷の領域では一次側のスイッチ素子（主スイッチ素子）を連続モードでオン／オフ駆動し、中負荷～軽負荷の領域ではスイッチングのオン／オフ駆動を休止する期間をさらに設けたバーストモードを備えているものがある。特許文献１には、負荷電流が所定レベルを下回ったときに可変スイッチング周波数を有する不連続導通モードでフライバックコンバータを動作させるように、主スイッチ素子およびクランプ用のスイッチ素子を制御するようにした絶縁型電源装置に関する発明が記載されている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】米国特許第９９９１８００号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

昨今の絶縁型電源装置特にＡＣアダプタは小型化の要求がある。小型化のためには、高出力高電力密度が必要であり、そのためには一次側の主スイッチ素子のスイッチング周波数を高くすることでトランスサイズを低減することが有効である。しかるに、ＰＷＭ制御／擬似共振制御で主スイッチ素子をオン／オフ駆動する一次側制御ＩＣを用いたＡＣアダプタ（絶縁型電源装置）にあっては、スイッチング周波数を高くすると、電力損失が増加し効率が低下してしまうという課題がある。さらに、アクティブクランプ回路には、中負荷～軽負荷の領域においてスイッチング周波数が上昇し、効率が著しく低下するという課題があることが分かった。

【0008】

本発明は上記のような課題に着目してなされたもので、その目的とするところは、中負荷～軽負荷の領域においても効率の低下を抑制し、平均効率の高い絶縁型電源装置及びこれを構成する電源制御用半導体装置を提供することにある。

【課題を解決するための手段】

【0009】

上記目的を達成するため本発明は、
電圧変換用のトランスと、該トランスの一次側巻線と直列に接続されたスイッチング素子と、前記トランスの一次側巻線の端子間に接続されたアクティブクランプ回路と、前記スイッチング素子および前記アクティブクランプ回路を制御する電源制御用半導体装置と、を備えた絶縁型電源装置であって、
前記スイッチング素子と直列に電流－電圧変換素子が接続されており、
前記電源制御用半導体装置は、
前記電流－電圧変換素子により変換された電圧と所定のターンオフしきい値レベルとに基づき前記スイッチング素子をオフさせるタイミングを生成する回路と、
所定の負荷以下ではバーストモードで前記スイッチング素子のオン・オフ制御を行う回路と、
前記バーストモードにおいては、１バースト周期における前記スイッチング素子のスイッチング回数を固定し、負荷電流が小さいほどバースト周波数が低くなるように変化させる回路と、
を備えるようにしたものである。

【0010】

上記のような構成によれば、バーストモードにおける中負荷～軽負荷時においては、１バースト周期におけるスイッチング素子（主スイッチ素子）のスイッチング回数が多い状態で固定しつつ、バースト周波数が低くなるように変化される。そのため、単位時間当りのハードスイッチング回数を減らすことができ、バーストモードによるスイッチング制御が実行される中負荷～軽負荷時における効率を向上させることが可能となる。

【発明の効果】

【0011】

本発明に係る絶縁型電源装置及び電源制御用半導体装置によれば、中負荷～軽負荷の領域においても電力損失が増加して効率が低下しないようにすることができるという効果がある。

【図面の簡単な説明】

【0012】

【図1】本発明に係る絶縁型電源装置としてのＡＣ－ＤＣコンバータの一実施形態を示す回路構成図である。

【図2】図１のＡＣ－ＤＣコンバータのバーストモードにおける負荷電流－バースト周波数特性の一例を示す特性図である。

【図3】図１のＡＣ－ＤＣコンバータにおけるフィードバック電圧－バースト周波数特性の一例を示す特性図である。

【図4】図１のＡＣ－ＤＣコンバータにおけるフィードバック電圧－ターンオフしきい値レベル特性の一例を示す特性図である。

【図5】図１のＡＣ－ＤＣコンバータにおける負荷電流－スイッチング周波数特性の一例を示す特性図である。

【図6】図１のＡＣ－ＤＣコンバータのバーストモードにおける主スイッチ素子のオンパルスのタイミング例を示すタイミングチャートである。

【図7】（Ａ）は図１のＡＣ－ＤＣコンバータにおける負荷電流－効率特性を示す特性図、（Ｂ）は（Ａ）の一部を拡大して示す特性図である。

【図8】（Ａ）、（Ｂ）は図１のＡＣ－ＤＣコンバータの１バースト周期における主スイッチ素子のオンパルスのタイミング例を示すタイミングチャートである。

【図9】（Ａ）、（Ｂ）、（Ｃ）は図１の実施形態のＡＣ－ＤＣコンバータと変形例のＡＣ－ＤＣコンバータにおける負荷電流－ターンオフしきい値レベル特性の違いを示す図である。

【図10】本発明の第２実施例のＡＣ－ＤＣコンバータにおける負荷電流に対するバースト周波数およびスイッチング周波数の特性を示す特性図である。

【図11】第２実施例における負荷電流に対するターンオフしきい値レベルＶCSTの特性の一例を示す特性図である。

【図12】第１実施例のＡＣ－ＤＣコンバータにおける負荷電流－効率特性と第２実施例のＡＣ－ＤＣコンバータにおける負荷電流－効率特性との差異を示す特性図である。

【図13】第２実施例におけるフィードバック電圧に対するターンオフしきい値レベルＶCSTの特性を示す特性図である。

【図14】本発明に係るＡＣ－ＤＣコンバータを構成する電源制御用ＩＣの機能構成例を示すブロック構成図である。

【図15】図１４に示す電源制御用ＩＣに設けられているしきい値レベル生成回路の機能構成例を示すブロック構成図である。

【図16】実施例のＡＣ－ＤＣコンバータにおいて、軽～重領域でＢＭモードによる制御を行った場合と軽～重領域でＴＭモードによる制御を行った場合における負荷電流－効率特性を示す特性図である。

【図17】（Ａ）は第２実施例における出力電圧に応じて負荷電流－ターンオフしきい値レベル特性を変化させた場合の特性図、（Ｂ）はフィードバック電圧に対するバースト周波数の特性を示す特性図である。

【図18】第２実施例において出力電圧に応じて負荷電流－ターンオフしきい値レベル特性を変化させる場合のＴＭ特性線の切片および切替えポイントと出力電圧との関係を示す図である。

【図19】第２実施例において入力電圧に応じて負荷電流ターンオフしきい値レベル特性を変化させる場合の出力電圧と設定値との関係を示すもので、（Ａ）はＴＭ特性線の切片の値の調整例を示す図、（Ｂ）は切替えポイントの電圧値の調整例を示す図である。

【発明を実施するための形態】

【0013】

以下、本発明の好適な実施形態を、図面を参照しながら説明する。
図１は、本発明に係る絶縁型電源装置としてのＡＣ－ＤＣコンバータの一実施形態を示す回路構成図である。

【0014】

本実施形態のＡＣ－ＤＣコンバータは、フライバック方式のコンバータであり、ＡＣ電源１１からの交流電圧を整流するダイオード・ブリッジ回路１２および平滑コンデンサＣ１と、一次側巻線Ｎｐと二次側巻線Ｎｓおよび補助巻線Ｎｂとを有し電圧入力端子ＩＮに接続された電圧変換用のトランス１３と、このトランス１３の一次側巻線Ｎｐと直列に接続されたスイッチングトランジスタ（以下、主スイッチと称する）ＳＷ１と、該主スイッチＳＷ１をオン、オフ駆動する電源制御用半導体装置（以下、電源制御用ＩＣと称する）１４を備える。

【0015】

上記トランス１３の二次側には、二次側巻線Ｎｓと直列に接続された整流用ダイオードＤ２と、このダイオードＤ２のカソード端子と二次側巻線Ｎｓの他方の端子との間に接続された平滑用コンデンサＣ２とが設けられ、一次側巻線Ｎｐに間欠的に電流を流すことで二次側巻線Ｎｓに誘起される交流電圧を整流し平滑することによって直流出力電圧Ｖoutを生成し出力端子ＯＵＴ1，ＯＵＴ２より出力する。

【0016】

また、上記トランス１３の二次側には、誤差アンプを備えたシャントレギュレータなどから構成され出力電圧Ｖoutを検出する出力電圧検出回路１５と、検出された電圧に応じた出力電圧検出信号をトランス１３の一次側へ伝達するためのフォトカプラを構成する発光ダイオードＰＤが設けられている。

【0017】

一方、上記トランス１３の一次側には、上記発光ダイオードＰＤと共にフォトカプラを構成するフォトトランジスタＰＴが設けられ、電源制御用ＩＣ１４にはフォトトランジスタＰＴが接続される外部端子ＦＢが設けられている。つまり、発光ダイオードＰＤには、出力電圧検出回路１５によって検出された電圧に応じた電流が流され、検出電圧に応じた強度を有する光信号として一次側へ伝達（フィードバック）されることで、光強度に応じた電流がフォトトランジスタＰＴに流れ、その電流が電源制御用ＩＣ１４内部のプルアップ抵抗等で電圧ＶFBに変換されて内部回路へ供給される。

【0018】

本実施形態のＡＣ－ＤＣコンバータでは、二次側の出力電圧Ｖoutが高いほど発光ダイオードＰＤに流れる電流およびフォトトランジスタＰＴに流れる電流が多くなり、電源制御用ＩＣ１４の外部端子ＦＢの電圧ＶFBが低くなるように構成されている。
また、電源制御用ＩＣ１４には、電流検出端子としての外部端子ＣＳが設けられている。この外部端子ＣＳには、主スイッチＳＷ１のソース端子と接地点との間に接続された電流検出用の抵抗Ｒsによって、主スイッチＳＷ１のドレイン電流を電流－電圧変換した電圧Ｖcsが入力される。尚、ここでは外部端子ＦＢは電圧をフィードバックする様に構成されているが、電流をフィードバックする様に構成されても良い。

【0019】

さらに、本実施形態では、上記トランス１３の一次側巻線Ｎｐのロー側端子と電圧入力端子ＩＮとの間に直列形態に接続されたトランジスタＭACおよびコンデンサＣACからなるアクティブクランプ回路１６が設けられている。そして、電源制御用ＩＣ１４には、アクティブクランプ回路１６のトランジスタＭACを制御するアクティブクランプ制御回路が内蔵されている。また、特に限定されるものではないが、コンデンサＣACにはこれと並列に該コンデンサＣACの電荷を放電するための放電用抵抗Ｒdcが接続されている。

【0020】

また、本実施形態のＤＣ－ＤＣコンバータでは、トランス１３の補助巻線Ｎｂと直列に接続された整流用ダイオードＤ０と、このダイオードＤ０のカソード端子と接地点との間に接続された平滑用コンデンサＣ０とからなる整流平滑回路が設けられている。この整流平滑回路によって整流、平滑された電圧が、電源制御用ＩＣ１４の電源電圧端子ＶＤＤに印加され、ＩＣの内部回路の電源電圧となる。

【0021】

なお、本実施形態では、上記主スイッチＳＷ１とアクティブクランプ用のトランジスタＭACは、ＮチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）により、ディスクリートの部品として構成されている。上記ＭＯＳＦＥＴはＧａＮ系が適しているが、これに限らない。
また、電源制御用ＩＣ１４には、主スイッチＳＷ１のゲート端子を駆動する信号を出力する外部端子ＧＡＴＥ１と、トランジスタＭACのゲート端子を駆動する信号を出力する外部端子ＧＡＴＥ２と、主スイッチＳＷ１のドレイン電圧が入力される外部端子ＶＤとが設けられている。上記外部端子ＶＤには、主スイッチＳＷ１のドレイン電圧を外付けの直列抵抗で分圧した電圧として入力するようにしても良い。

【0022】

本実施形態における電源制御用ＩＣ１４は、主スイッチＳＷ１のドレイン電圧が入力される外部端子ＶＤの電圧ＶDを監視して主スイッチＳＷ１のターンオン信号を生成する機能と共に、電流検出端子ＣＳの電圧Ｖcsと所定の参照電圧（例えばフィードバック端子ＦＢの電圧ＶFB）とを比較して主スイッチＳＷ１のターンオフ信号を生成する機能（コンパレータ）を備えている。
また、電源制御用ＩＣ１４は、主スイッチＳＷ１のドレイン電圧ＶDの共振のボトムを検出する機能、ＶDが所定の閾値以下になったことを検出して主スイッチＳＷ１をターンオンするＺＶＳ（ゼロ電圧スイッチング）制御機能を備えている。

【0023】

図示しないが、電源制御用ＩＣ１４のアクティブクランプ制御回路には、例えば外部端子ＣＳの入力電圧に基づいて、主スイッチＳＷ１のドレイン側の電圧がゼロ電圧となったことを判定し、ゼロ電圧スイッチング制御が行われているか否か判定するＺＶＳ判定回路が設けられる。また、電源制御用ＩＣ１４はアクティブクランプ回路を制御する制御信号を生成する信号生成回路を備え、信号生成回路は、上記ＺＶＳ判定回路によってゼロ電圧スイッチング制御が行われていないと判定した場合に、アクティブクランプ回路１６を構成する上記トランジスタＭACのオン時間を所定量だけ延ばす機能を有するように構成される。なお、上記構成は一例であり、これに限定されるものではない。上記のような構成は、特願２０２１－２０７６６２や特願２０２１－２０７６６６に記載されている。

【0024】

さらに、本実施形態の電源制御用ＩＣ１４は、重負荷の領域ではＰＷＭ制御／擬似共振制御で主スイッチＳＷ１をオン／オフ制御する連続動作モードと、中負荷～軽負荷の領域では主スイッチＳＷ１をオン／オフ制御し、さらにスイッチングの休止期間を設けたバーストモードを備えている。(アクティブクランプフライバックにおいては、重負荷の領域ではアクティブクランプフライバック制御で主スイッチＳＷ１とアクティブクランプ用のトランジスタＭACのオン／オフを制御する連続動作モードと、中負荷～軽負荷の領域では主スイッチＳＷ１とアクティブクランプ用のトランジスタＭACをオン／オフ制御し、さらにスイッチングの休止期間を設けたバーストモードを備えている。）なお、ここでは便宜上、擬似共振型やアクティブクランプフライバックにおけるトランジションモードや臨界モードも連続動作モードに含まれることとする。

【0025】

上記バーストモードの動作（スイッチング制御）が、本実施形態の電源制御用ＩＣ１４が有する最も特徴的な動作であり従来のＩＣにはない独創的な動作である。以下、このバーストモードの動作について詳細に説明する。
本実施形態の電源制御用ＩＣ１４は、負荷電流Ｉｏが予め設定された所定値以下になると、ＰＷＭ制御を行う連続動作モードからバーストモードへ移行する。

【0026】

連続動作モードからバーストモードへの切替え点においては、バースト周波数はスイッチング周波数よりも低い所定の周波数（例えば、ｆt／４）で動作する。そして、バーストモードにおいては、図２に示すように、負荷電流Ｉｏが少なくなるほどバースト周波数ｆbを下げるとともに、バースト１周期の間に主スイッチＳＷ１(及びアクティブクランプ用のトランジスタＭAC)をオンさせる回数を、所定回数例えば４回(及びトランジスタＭACを３回)に固定する。

【0027】

また、本実施形態の電源制御用ＩＣ１４においては、図２に示すように、バーストモードＢＭを実施する領域よりも負荷電流Ｉｏの少ない低電力モードの領域ＭＭではバースト周波数ｆbをバーストモードＢＭの切替え点の周波数に固定し、負荷電流Ｉｏがさらに少ないウェイティングモードの領域ＷＭでは負荷電流Ｉｏが小さいほどバースト周波数を下げるようにしている。
さらに、電流検出端子ＣＳの電圧Ｖcsとフィードバック端子ＦＢの電圧ＶFBとを比較して主スイッチＳＷ１のターンオフ信号を生成する回路構成の場合、上述したようなバースト動作を可能にするため、フィードバック電圧ＶFBに対するバースト周波数ｆbの変化が図３に示すような特性に設定される。また、フィードバック電圧ＶFBに対する主スイッチＳＷ１のターンオフしきい値レベルＶCSTの変化が、図４に示すような特性に設定される。

【0028】

主スイッチＳＷ１のターンオフしきい値レベルＶCSTの変化が、図４に示すような特性に設定されることによって、主スイッチＳＷ１のスイッチング周波数ｆswは、図５に示すような変化となる。なお、図４には、バーストモードＢＭの他、連続動作モードＴＭにおけるターンオフしきい値レベルＶCSTの設定例が、また図５にはこのようなＶCSTの設定による連続動作モードＴＭにおけるスイッチング周波数ｆswの変化の例も示されている。ただし、連続動作モードＴＭにおけるスイッチング周波数ｆswの特性は、図５に示すものに限定されるものでない。

【0029】

さらに、本実施形態の電源制御用ＩＣ１４においては、上記バーストモード中にバースト１周期当り主スイッチＳＷ１を例えば４回オンさせるに際して、４個のオンパルス(及びアクティブクランプ用のトランジスタＭACのオンパルスを３個)を連続して生成、つまり主スイッチＳＷ１を４回連続してオンさせるようにしている。
このように主スイッチＳＷ１を４回連続してオンさせることで、４回のうち２回目～４回目の主スイッチＳＷ１のオン／オフの際に、ＺＶＳ(ゼロボルトスイッチング）を行え、それによって主スイッチＳＷ１における損失を低減することができる。

【0030】

図６には、上記のように、４個のオンパルスを連続して生成するようにした場合のオンパルスのタイミングが示されている。図６において、Ａは連続動作モードからバーストモードへ移行する直前のＰＷＭ制御のパルスの生成タイミングを、Ｂ～Ｌは図２に矢印Ｂ～Ｌで示した負荷電流値におけるオンパルスの生成タイミングをそれぞれ表しており、ＢからＬに向かうほど負荷電流値が小さくなりバースト周波数が低くなる。

【0031】

本発明者らは、上記のような機能を有する電源制御用ＩＣ１４を、ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）を用いて試作し、各部の電流値および電圧値を測定して、図１の電源装置の効率を算出した。その結果を図７（Ａ）に示す。図７（Ａ）より、重負荷領域から軽負荷領域まで、９０％に近い高い効率を達成でき、損失が少ないことが分かる。

【0032】

なお、図２から分かるように、上記実施形態の電源制御用ＩＣにおいては、負荷電流Ｉoの小さな領域でバースト周波数ｆbが可聴域（２０ｋＨｚ以下）に入ってしまう。そこで、可聴域に近づく軽負荷領域（例えば０.２Ａ近傍）では、バースト周波数ｆbを高くすることが考えられる。具体的には、例えばバースト周波数ｆbを上記実施形態における周波数の２倍（周期は１/２）にしかつ１周期における主スイッチＳＷ１のオン回数を、上記実施形態における４回の１／２の回数である２回にする。このようにしても、バースト周期よりも充分に長い同一期間内におけるトータルのオン回数は同一に保たれる。

【0033】

図８に、バースト周波数ｆbを２倍にする前と２倍にした後のそれぞれの主スイッチＳＷ１のドレイン・ソース間電圧Ｖds、ＳＷ１のゲート駆動パルスおよび一次側巻線電流の変化を示す。（Ａ）がｆbを２倍にする前の波形、（Ｂ）がｆbを２倍にした場合の波形である。図８（Ａ）、（Ｂ）より、同一期間におけるパルスの数は同一であることが分かる。

【0034】

また、図７（Ｂ）に、（Ａ）における負荷電流が０～０．５Ａの領域の効率を拡大して示す。図７（Ｂ）において、Ｅ１はｆbを２倍にする前の効率、Ｅ２はｆbを２倍にした場合の効率である。同図より、ｆbを２倍にする前の効率Ｅ１の方が、０．１５～０．４Ａの範囲で高いことが分かる。
一方、図８（Ａ）、（Ｂ）において、楕円で囲まれた部分は、ＺＶＳ（ゼロボルトスイッチング）が行われている箇所である。図８より、（Ａ）の方が（Ｂ）よりもＺＶＳの回数が多いことが分かる。これが、負荷電流が０．１５～０．４Ａの範囲では、ｆbを２倍にする前の効率Ｅ１の方が、ｆbを２倍にした場合の効率Ｅ２よりも高い理由である。

【0035】

上述したように、本実施形態の電源制御用ＩＣ１４を使用した絶縁型電源装置によれば、バーストモードにおいては、１バースト周期におけるスイッチング素子（主スイッチ素子）のスイッチング回数が固定され、負荷電流が小さいほどバースト周波数が低くなるように変化される。そのため、バーストモードによるスイッチング制御が実行される中負荷～軽負荷時における効率を向上させることが可能となる。また、１バースト周期中、主スイッチ素子が所定回数連続してオンされ、かつ主スイッチ素子のオン／オフの際にＺＶＳ(ゼロボルトスイッチング）が行われることで、さらに効率を向上させることができる。

【0036】

（変形例）
次に、図９を用いて、上記実施形態の変形例について説明する。
上述したように、バーストモードにおける主スイッチＳＷ１のオン回数を固定すると、軽負荷領域でバースト周波数ｆbが可聴域に入ってしまう。そこで、これを回避するため、本変形例においては、図９（Ｂ）に示すように、バーストモードの軽負荷側で、主スイッチＳＷ１のターンオフしきい値ＶCSTを低下させる軽負荷時ピーク電流変調モードへ移行して、バースト周波数ｆbが可聴域に入らないようにしたものである。なお、図９（Ａ）は、上述した実施形態の電源制御用ＩＣ１４における主スイッチＳＷ１のターンオフしきい値ＶCSTの設定例（図４に相当）を、比較のために示したものである。
また、図９（Ｃ）に示すように、バーストモード動作領域において、主スイッチＳＷ１のターンオフしきい値ＶCSTを任意に変化させるピーク電流変調モードへ移行しても良い。例えば図９（Ｃ）では、モードＴＭからＢＭに切替わる付近の負荷領域では、負荷電流（若しくはＦＢ端子電圧）対ＣＳ端子電圧の特性に逆スロープを付けている。これにより、この領域でのバースト周波数を強制的に引き下げ、時間当たりのハードスイッチングの回数を減らして効率低下を抑制できる。

【0037】

なお、前記実施形態では、バーストモードでは、バースト１周期の間に主スイッチＳＷ１をオンさせる回数を４回に固定しているが、バースト１周期におけるオン回数は４回に限定されるものでなく、５回、６回等であっても良い、ただし、オン回数をＮとした場合、バーストモードへ移行する際における周波数は、連続動作モードからバーストモードへの切替え点におけるスイッチング周波数ｆtの１／Ｎに相当するｆt／Ｎに設定するのが良い。

【0038】

（第２実施例）
次に、本発明の第２の実施例について説明する。
上記実施例（第１実施例）においては、図２に示すように、バーストモードＢＭでバースト周波数が負荷電流Ｉｏに対してほぼリニアに変化されていた。これに対し、第２の実施例は、図１０に破線で示すように、バーストモードＢＭの連続動作モードＴＭに近い範囲を除く広い範囲ＢＭａにおいて、第１実施例に比べて全体的にバースト周波数ｆburstの変化率（特性線の傾き）が小さくなるような制御が行われる。そして、連続動作モードＴＭに近い比較的狭い範囲ＢＭｂでは、バースト周波数ｆburstを急変させる、つまり負荷電流Ｉｏの変化量に対する周波数変化率が大きくなるような制御が行われる。なお、バースト周波数ｆburstの小さい変化率から大きい変化率に移行するポイントＰｔを、周波数の切替え点と称する。

【0039】

また、本実施例のバーストモードＢＭにおいては、主スイッチＳＷ１のスイッチング周波数ｆswは、図１０に実線で示すように、負荷電流Ｉｏの増加に従いゆっくりと下がるような制御が行われる。なお、スイッチング周波数ｆswは、負荷電流の増加に従い上昇し、ｆsw＜ｆtとなっても問題ない。
上記のような制御が行われることにより、バーストモードＢＭの大部分の領域においてバースト周波数を第１実施例に比べて低く保つことができ、単位時間当たりの主スイッチＳＷ１のハードスイッチング回数を抑制することが可能となる。その結果、主スイッチＳＷ１におけるスイッチング損失とゲート容量の充放電に伴うドライブ損失を軽減することができ、電源装置の電力効率を向上させることができる。

【0040】

なお、本実施例においては、ロジックにより誤動作が防止されている、つまりバーストモードＢＭで動作している際に負荷電流が増加してバースト周波数が高くなって、図６のＡに示すように４個のパルス（パケット）が連続するようになり、さらに負荷電流が増加した場合にも、パケットが重複するのを防止してパケット同士が正しく結合されるように構成されている。具体的には、バーストモードＢＭで負荷電流が増加してパケットが連続するようになった場合、自動的に連続動作モードＴＭによる制御が実行されるように構成されている。これにより、本実施例においては、バーストモードＢＭから連続動作モードＴＭへ切替わるポイント（切替え周波数）を明確に定める必要がないようになっている。

【0041】

さらに、上記のように、比較的広い範囲ＢＭａにおいて、バースト周波数の変化率（特性線の傾き）が小さくなるようなスイッチング制御が行われるようにした場合、傾きを小さくした分だけ、単位時間当たりのトランス１３へのエネルギー供給量が不足することとなる。そこで、その不足分を補うため、本実施例においては、図１１に示すように、バーストモードＢＭで、負荷電流Ｉｏが増加するほど、図１０に示されているバースト周波数の変化に対して、ターンオフしきい値レベルＶCSTが高くなるように設定されている。なお、前記第１実施例においては、図９（Ａ）に示されているように、バーストモードＢＭにおけるターンオフしきい値レベルＶCSTは平坦になるように設定されている。連続動作モードＴＭにおけるターンオフしきい値レベルＶCSTは、第２実施例においても第１実施例と同じで良い。

【0042】

バーストモードＢＭで上記のような制御を行うことにより、第２の実施例の電源装置（ＡＣ－ＤＣコンバータ）は、負荷電流の小さな軽負荷の領域において第１実施例の電源装置に比べて効率を向上させることができる。
本発明者らは、上記のような制御機能を有する電源装置の効率を、ＦＰＧＡを用いた実機検証によって算出した。その結果を図１２に示す。図１２において、実線は第２実施例の電源装置の効率を、破線は第１実施例の電源装置の効率を表わしている。図１２より、０.２～０．９Ａ（アンペア）の負荷電流の範囲すなわち中負荷～軽負荷の領域において。第２実施例の電源装置は第１実施例の電源装置よりも高い効率を達成できることが分かる。

【0043】

ところで、第２実施例の電源装置においては、電流検出端子ＣＳの電圧Ｖcsに基づいて主スイッチＳＷ１のターンオフ信号を生成するように回路が構成されており、バーストモードにおける上述したような動作を可能にするため、主スイッチＳＷ１のターンオフしきい値レベルＶCSTが、フィードバック電圧ＶFBに対して図１３に示すような特性に従って変化するように設定される。

【0044】

図１４には、第２実施例の電源装置（ＡＣ－ＤＣコンバータ）を構成する電源制御用ＩＣ１４の構成例が示されている。なお、前述の第１実施例では図示を省略したが、第1実施例の電源装置を構成する電源制御用ＩＣ１４も図１４と同様な構成を採り得る。
図１４に示すように、本実施例における電源制御用ＩＣ１４は、主スイッチＳＷ１のドレイン電圧が入力される外部端子ＶＤの電圧ＶDを監視して主スイッチＳＷ１のターンオン信号を生成するターンオントリガ生成回路４１と、電流検出端子ＣＳの電圧Ｖcsに基づいて主スイッチＳＷ１のターンオフ信号を生成するコンパレータなどからなるターンオフトリガ生成回路４２を備えている。

【0045】

また、電源制御用ＩＣ１４は、上記ターンオントリガ生成回路４１の出力とターンオフトリガ生成回路４２の出力を入力とする主スイッチ制御回路４３と、主スイッチ制御回路４３の出力に応じて前記主スイッチＳＷ１を駆動するゲート駆動信号VG_MAINを生成して外部端子ＧＡＴＥ１より出力するドライバ回路４４、タイマ回路４５およびアクティブクランプ用のトランジスタＭACのゲート端子を駆動する信号VG_ACを生成して外部端子ＧＡＴＥ２より出力するアクティブクランプ制御回路４６を備えている。なお、図示しないが、アクティブクランプ制御回路４６にも、上記ドライバ回路４４と同様なドライバ回路が設けられる。

【0046】

上記ターンオントリガ生成回路４１は、「外部端子ＶＤに入力されるＳＷ１のドレイン電圧ＶDが所定の閾値以下になったこと」または「オンとならない所定期間を経過したこと（バースト時等のゼロ電圧に到達しない場合）」を検出するコンパレータなどからなるターンオンタイミング検出回路４１Ａと、上記ドレイン電圧ＶDの共振のボトムを検出する共振ボトム検出回路４１Ｂと、これらの検出回路４１Ａ，４１Ｂの検出信号の論理和をとるＯＲゲートなどからなるロジック回路４１Ｃを備えている。
また、ドレイン電圧ＶDの共振のボトムを検出する回路４１Ｂの代わりに、トランス１３の補助巻線Ｎｂの誘起電圧のボトムを検出する回路を設けても良い。

【0047】

一方、上記ターンオフトリガ生成回路４２は、フィードバック端子ＦＢの電圧ＶFBに基づいて図１３に示すような特性を有するターンオフしきい値レベルＶCSTを生成するしきい値レベル生成回路４２Ａおよび生成されたＶCSTと電流検出端子ＣＳの電圧Ｖcsとを比較するコンパレータ４２Ｂなどから構成されている。また、ターンオフトリガ生成回路４２の後段には、タイマ回路４５からの信号ＭＳＫによって、主スイッチＳＷ１のターンオンから所定時間（最小オン時間）だけ、主スイッチ制御回路４３へのターンオフ信号の伝達を遮断するため、ＡＮＤゲートなどの論理ゲートからなるマスク回路４７が設けられている。主スイッチ制御回路４３は、バーストモードにおける連続パルスの生成や連続動作モードにおけるＰＷＭ制御／擬似共振制御を実行する機能を有している。

【0048】

さらに、本実施例においては、上記ターンオフトリガ生成回路４２内のコンパレータ４２Ｂの出力がアクティブクランプ制御回路４６に供給される。そして、アクティブクランプ制御回路４６は、主スイッチＳＷ１のターンオンから所定時間内に前記ターンオフトリガ生成回路４２からのパルス状の信号ＳＰＤがあった場合に、ドレイン電圧がゼロ電圧まで低下しておらずゼロ電圧スイッチング制御が行われていないと判定し、上記所定時間内に前記パルス状の信号ＳＰＤがなかった場合にゼロ電圧スイッチング制御が行われていると判定する機能を有するように構成されてもよい。

【0049】

また、アクティブクランプ制御回路４６は、ターンオフトリガ生成回路４２からの出力に基づいてゼロ電圧スイッチング制御が行われていないと判定した場合に、トランジスタＭACのゲート駆動信号VG_ACのオン時間を所定時間Δｔだけ延長可能に構成されてもよい。
上記の機能を実現するため、タイマ回路４５には、最小オン時間ＭＯＴを計時するタイマや、ＭACオンの延長時間を計時するタイマなど複数のタイマが設けられ、タイマ回路４５からアクティブクランプ制御回路４６へタイミングに関する信号が供給される。
なお、図１４におけるタイマ回路４５は、本実施例を説明するために便宜的に記載したもので、他の回路ブロック内にタイマがあっても良い。

【0050】

図１５には、図１４に示す電源制御用ＩＣ１４に設けられているターンオフしきい値レベルＶCSTを生成するしきい値レベル生成回路４２Ａの回路構成例が示されている。
このしきい値レベル生成回路４２Ａは、ＢＭ特性線（延長部分を含む）を生成するＢＭ特性線生成部２１と、ＴＭ特性線（延長部分を含む）を生成するＴＭ特性線生成部２２と、上記特性線生成部２１及び２２の出力に基づいて図１３のＷＭ～ＴＭ範囲に亘るＶCST線を生成する合成部２３と、合成部２３の出力レベルを制限することで図１３のＷＭ～ＭＭの範囲の平坦部を生成するレベル制限部２４を備えている。

【0051】

また、しきい値レベル生成回路４２Ａは、ＢＭ特性線の切片ＢＭｓを与える定電圧源２５Ａ、切替えポイントＰｔを与える定電圧源２５Ｂ、ＴＭ特性線の切片ＴＭｓを与える定電圧源２５Ｃ、上記定電圧源２５Ｂからの電圧と抵抗Ｒｐにより電流－電圧変換されたフィードバック端子ＦＢの電圧ＶFBと切替えポイントＰｔとを比較するコンパレータ２６Ａ，２６Ｂ、上記切替えポイントＰｔとＴＭ特性線の切片ＴＭｓの値を調整するための設定値調整回路２７を備えている。設定値調整回路２７を設けた理由と回路の機能については、後に詳しく説明する。

【0052】

上記ＢＭ特性線生成部２１は、フィードバック端子ＦＢの電圧ＶFBを所定の抵抗比で分圧することにより図１３のＢＭ特性線の傾きＢＭｔを決定し延長部分を含むＢＭ特性線を生成する分圧回路２１Ａと、分圧回路２１Ａの出力に定電圧源２５Ａからの電圧を加算することで切片ＢＭｓに応じてＢＭ特性線をシフトする加算回路２１Ｂを備える。
上記ＴＭ特性線生成部２２は、フィードバック端子ＦＢの電圧ＶFBから定電圧源２５Ｃの電圧を減算することでＴＭ特性線の開始点すなわち切片ＴＭｓを決定する加算回路２２Ａと、加算回路２２Ａの出力を所定の抵抗比で分圧することによりＴＭ特性線の傾きＴＭｔを決定し延長部分を含むＴＭ特性線を生成する分圧回路２２Ｂを備える。

【0053】

上記ＶCST合成部２３は、ＢＭ特性線生成部２１の出力と上記コンパレータ２６Ａの出力に基づき、延長部分を含むＢＭ特性線から切替えポイントＰｔよりも負荷電流の大きな領域に延びる範囲を取捨して切替えポイントＰｔよりも負荷電流の小さな領域のＢＭ特性線を抽出する取捨回路２３Ａと、延長部分を含むＴＭ特性線から切替えポイントＰｔよりも負荷電流の小さな領域に延びる範囲を取捨して切替えポイントＰｔよりも負荷電流の大きな領域のＴＭ特性線を抽出する取捨回路２３Ｂと、抽出されたＢＭ特性線とＴＭ特性線を合成する合算回路２３Ｃを備える。なお、合成を行う際に、ＢＭ特性線の終端とＴＭ特性線の始端は一致しない。その場合、例えば上記ＢＭ終端とＴＭ始端を結ぶ線を補間することで、連続したＶCST線とすることができる。

【0054】

上記レベル制限部２４は、合算回路２３Ｃの出力を２倍に増幅する２倍回路２４Ａと、２倍回路２４Ａの出力を１／２に圧縮する１／２倍回路２４Ｂと、ＢＭ特性線とＴＭ特性線を合成した特性線の最小値を所定のレベルＬｍに制限することで図１３のモードＷＭからＭＭの範囲の平坦部を生成する最小クランプ回路２４Ｃを備えている。
２倍回路２４Ａで増幅した後に１／２倍回路２４Ｂで１／２に圧縮して元に戻しているのは、最小クランプ回路２４Ｃによるクランプレベルの精度を高めるためであり、省略することも可能である。

【0055】

次に、設定値調整回路２７を設けた理由と回路の機能について説明する。
図１６には、軽負荷から重負荷の領域に亘ってバーストモードによるスイッチング制御を行った場合における電力効率と、軽負荷から重負荷の領域に亘って連続動作モードによるスイッチング制御を行った場合における電力効率が示されている。なお、実線がバーストモードによるのもの、破線が連続動作モードによるものである。また、(Ａ)は出力電圧を２０Ｖとした場合、(Ｂ)は出力電圧を１５Ｖとした場合、(Ｃ)は出力電圧を１２Ｖとした場合である。

【0056】

図１６(Ａ)～(Ｃ)より、いずれの場合も負荷電流の変化の途中で効率が逆転している。そして、効率が逆転する負荷電流のポイントは出力電圧の大きさによって異なることが分かる。また、ＵＳＢ－ＰＤ対応の電源装置においては、出力電圧が切り替わることがあり、出力電圧が切り替わると、最高効率を実現するためのモード切替えポイントが変わることとなる。
上記のことから、本発明者らは、効率が逆転するポイントでバーストモードと連続動作モードを切り替えるのが良いこと、出力電圧が変わった場合、出力電圧に応じてモードを切り替えるポイントを変えるのが良いことを見出した。

【0057】

そこで、図１７(Ａ)に示すように、ＶFB－ＶCST特性線を出力電圧Ｖoutに応じて変化させることとし、図１７(Ａ)の特性におけるバースト周波数の対フィードバック電圧特性を図１７（Ｂ）に示すような特性とした。具体的には、切替えポイントＰｔおよびＴＭ特性線の切片ＴＭｓの値を、出力電圧Ｖoutが低いほど小さな値にすることとした。また、これを可能にするため、図１５に示されている設定値調整回路２７を設けることとした。なお、図１７(Ａ)においては、出力電圧Ｖoutが異なっても、ＴＭ特性線の傾きは同一である。
図１８には、出力電圧Ｖoutに対する切替えポイントＰｔおよびＴＭ特性線の切片ＴＭｓの値の調整例が示されている。図１８に示すように、本実施例においては、切替えポイントＰｔおよびＴＭ特性線の切片ＴＭｓの値は、出力電圧Ｖoutの変化に対してリニアに変化される。

【0058】

さらに、本発明者らは、出力電圧Ｖoutに対する切替えポイントＰｔおよびＴＭ特性線の切片ＴＭｓの値は、ＡＣ入力の電圧値ＶACが異なる場合にも調整するのが望ましいことを、ＦＰＧＡを用いた実機検証による測定結果から見出した。図１９に、ＡＣ入力の電圧値ＶACが１１５Ｖである場合と、ＶACが２３０Ｖである場合におけるＴＭ特性線の切片ＴＭｓの値および切替えポイントＰｔの電圧値の設定例を示す。このうち、(Ａ)はＡＣ入力の電圧値ＶACが異なる場合におけるＦＢ電圧に換算したＴＭ特性線の切片ＴＭｓの値の設定例を、 (Ｂ)はＦＢ電圧に換算した切替えポイントＰｔの電圧値の設定例を示す。

【0059】

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態では、主スイッチＳＷ１を、電源制御用ＩＣ１４とは別個の素子としているが、主スイッチＳＷ１を電源制御用ＩＣ１４に取り込んで１つの半導体集積回路として構成してもよい。また、二次側回路としてダイオード整流方式の回路を使用したものを示したが、同期整流方式の回路を使用するようにしても良い。
さらに、前記実施形態では、本発明をＡＣ－ＤＣコンバータに適用した場合について説明したが、本発明はダイオード・ブリッジ回路１２を省略したＤＣ－ＤＣコンバータに適用することができる。

【符号の説明】

【0060】

１１…交流電源、１２…ダイオード・ブリッジ回路、１３トランス、１４…スイッチング電源用半導体装置（電源制御用ＩＣ）、１５…出力電圧検出回路、１６…アクティブクランプ回路、４１…ターンオントリガ生成回路、４２…ターンオフトリガ生成回路、４３…主スイッチ制御回路、４４…ドライバ回路、４５…タイマ回路、４６…アクティブクランプ制御回路、４７…マスク回路、ＳＷ１…スイッチングトランジスタ（主スイッチ）、ＶＤ…外部端子（第１外部端子）、ＣＳ…電流検出端子（第２外部端子）

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】