知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024008882
(43)【公開日】2024-01-19
(54)【発明の名称】イメージセンサ
(51)【国際特許分類】
H01L 21/339 20060101AFI20240112BHJP
【ＦＩ】
H01L29/76 301A
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023109144
(22)【出願日】2023-07-03
(31)【優先権主張番号】10-2022-0084620
(32)【優先日】2022-07-08
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】李 旭
(72)【発明者】
【氏名】高 聖勳
(72)【発明者】
【氏名】金 宰浩
【テーマコード（参考）】
4M118
【Ｆターム（参考）】
4M118AA05
4M118AB01
4M118BA14
4M118CA02
4M118CA34
4M118CB01
4M118DA11
4M118DA18
4M118DD04
4M118FA28
4M118GC09
4M118GD07
(57)【要約】
【課題】イメージセンサを提供する。
【解決手段】分離領域によって第１方向に互いに離隔され、基板の内部に垂直に延びる２つの垂直部分、及び２つの垂直部分の上部に位置し、２つの垂直部分を互いに連結する連結部分を含むデュアル垂直ゲートと、第１方向に垂直部分の側面に配置される素子分離膜と、を含み、２つの垂直部分それぞれは、上部垂直部分及び下部垂直部分を含み、上部垂直部分の側壁と、第１方向に沿って延びた線とは、第１傾斜角をなし、下部垂直部分の側壁と、第１方向に沿って延びた線とは、第２傾斜角をなし、第１傾斜角と第２傾斜角とは互いに異なっている、イメージセンサである。
【選択図】図４
【解決手段】分離領域によって第１方向に互いに離隔され、基板の内部に垂直に延びる２つの垂直部分、及び２つの垂直部分の上部に位置し、２つの垂直部分を互いに連結する連結部分を含むデュアル垂直ゲートと、第１方向に垂直部分の側面に配置される素子分離膜と、を含み、２つの垂直部分それぞれは、上部垂直部分及び下部垂直部分を含み、上部垂直部分の側壁と、第１方向に沿って延びた線とは、第１傾斜角をなし、下部垂直部分の側壁と、第１方向に沿って延びた線とは、第２傾斜角をなし、第１傾斜角と第２傾斜角とは互いに異なっている、イメージセンサである。
【選択図】図４
【特許請求の範囲】
【請求項1】
分離領域によって第１方向に互いに離隔され、前記第１方向と垂直な第２方向に沿って基板の内部に延びる２つの垂直部分、及び２つの垂直部分の上部に位置し、２つの前記垂直部分を互いに連結する連結部分を含むデュアル垂直ゲートと、
前記第１方向に前記垂直部分の側面に配置される素子分離膜と、を含み、
２つの前記垂直部分それぞれは、上部垂直部分及び下部垂直部分を含み、前記上部垂直部分の側壁と、前記第１方向に沿って延びた線とは、第１傾斜角をなし、前記下部垂直部分の側壁と、前記第１方向に沿って延びた線とは、第２傾斜角をなし、前記第１傾斜角と前記第２傾斜角とは互いに異なっている、イメージセンサ。
前記第１方向に前記垂直部分の側面に配置される素子分離膜と、を含み、
２つの前記垂直部分それぞれは、上部垂直部分及び下部垂直部分を含み、前記上部垂直部分の側壁と、前記第１方向に沿って延びた線とは、第１傾斜角をなし、前記下部垂直部分の側壁と、前記第１方向に沿って延びた線とは、第２傾斜角をなし、前記第１傾斜角と前記第２傾斜角とは互いに異なっている、イメージセンサ。
【請求項2】
前記分離領域は、シリコンで充填され、前記第１方向及び前記第２方向と垂直な第３方向に延びる、請求項１に記載のイメージセンサ。
【請求項3】
前記第２方向に垂直な前記分離領域の断面は、長方形状を有する、請求項１に記載のイメージセンサ。
【請求項4】
前記第２方向に垂直な前記分離領域の断面は、長方形状を有し、前記分離領域の断面の第３方向への長さは、前記デュアル垂直ゲートの第３方向への長さより短い、請求項１に記載のイメージセンサ。
【請求項5】
前記第２方向に垂直な前記分離領域の断面は、台形状を有する、請求項１に記載のイメージセンサ。
【請求項6】
前記第２方向に垂直な前記分離領域の断面は、Ｔ字状を有する、請求項１に記載のイメージセンサ。
【請求項7】
前記連結部分は、２つの前記垂直部分とオーバーラップされる第１領域、及び前記第１領域を除いた残り領域である第２領域を含み、前記連結部分の前記第２領域の下面は、前記連結部分の前記第１領域の下面より高い垂直レベルに位置する、請求項１に記載のイメージセンサ。
【請求項8】
基板と、
前記基板の上部部分に配置されたデュアル垂直ゲートと、
前記基板の内部で前記デュアル垂直ゲートの下部に配置された光電変換素子と、
前記基板の上面に平行な第１方向に前記デュアル垂直ゲートに隣接して配置された素子分離膜と、
前記デュアル垂直ゲートに隣接し、前記基板の上部部分に配置されたフローティング拡散領域と、を含み、
前記デュアル垂直ゲートは、
分離領域によって前記第１方向に互いに離隔され、前記第１方向と垂直な第２方向に沿って前記基板の内部に延びる２つの垂直部分、及び２つの前記垂直部分の上部で２つの前記垂直部分を互いに連結する連結部分を含み、
２つの前記垂直部分それぞれは、上部垂直部分及び下部垂直部分を含み、前記上部垂直部分の側壁と、前記第１方向に沿って延びた線とは、第１傾斜角をなし、前記下部垂直部分の側壁と、前記第１方向に沿って延びた線とは、第２傾斜角をなし、前記第１傾斜角と前記第２傾斜角とは互いに異なっている、イメージセンサ。
前記基板の上部部分に配置されたデュアル垂直ゲートと、
前記基板の内部で前記デュアル垂直ゲートの下部に配置された光電変換素子と、
前記基板の上面に平行な第１方向に前記デュアル垂直ゲートに隣接して配置された素子分離膜と、
前記デュアル垂直ゲートに隣接し、前記基板の上部部分に配置されたフローティング拡散領域と、を含み、
前記デュアル垂直ゲートは、
分離領域によって前記第１方向に互いに離隔され、前記第１方向と垂直な第２方向に沿って前記基板の内部に延びる２つの垂直部分、及び２つの前記垂直部分の上部で２つの前記垂直部分を互いに連結する連結部分を含み、
２つの前記垂直部分それぞれは、上部垂直部分及び下部垂直部分を含み、前記上部垂直部分の側壁と、前記第１方向に沿って延びた線とは、第１傾斜角をなし、前記下部垂直部分の側壁と、前記第１方向に沿って延びた線とは、第２傾斜角をなし、前記第１傾斜角と前記第２傾斜角とは互いに異なっている、イメージセンサ。
【請求項9】
前記下部垂直部分の側壁のうち、前記素子分離膜と隣接する側壁と、前記第１方向に沿って延びた線とは、第２傾斜角をなし、前記下部垂直部分の側壁のうち、前記分離領域と隣接する側壁と、前記第１方向に沿って延びた線とは、第４傾斜角をなし、前記第２傾斜角と前記第４傾斜角とは互いに異なっている、請求項８に記載のイメージセンサ。
【請求項10】
基板と、
前記基板の上部部分に配置されたデュアル垂直ゲートと、
前記デュアル垂直ゲートの少なくとも一部を取り囲むゲート絶縁膜と、
前記基板の内部で前記デュアル垂直ゲートの下部に配置された光電変換素子と、
前記基板の上部部分で前記基板の上面と平行な第１方向に前記デュアル垂直ゲートに隣接して配置された素子分離膜と、
前記デュアル垂直ゲートに隣接し、前記基板の上部部分に配置されたフローティング拡散領域と、を含み、
前記デュアル垂直ゲートは、
分離領域によって前記第１方向に互いに離隔され、前記第１方向と垂直な第２方向に沿って前記基板の内部に垂直に延びる２つの垂直部分、及び２つの前記垂直部分の上部で２つの前記垂直部分を互いに連結する連結部分を含み、
２つの前記垂直部分それぞれは、上部垂直部分及び下部垂直部分を含み、前記上部垂直部分の側壁と、前記第１方向に沿って延びた線とは、第１傾斜角をなし、前記下部垂直部分の側壁と、前記第１方向に沿って延びた線とは、前記第１傾斜角と相異なる第２傾斜角をなし、
前記上部垂直部分の上面は、前記素子分離膜の上面と同一垂直レベルに位置し、前記上部垂直部分の下面は、前記素子分離膜の下面と同一垂直レベルに位置し、前記上部垂直部分は、前記素子分離膜と接する、イメージセンサ。
前記基板の上部部分に配置されたデュアル垂直ゲートと、
前記デュアル垂直ゲートの少なくとも一部を取り囲むゲート絶縁膜と、
前記基板の内部で前記デュアル垂直ゲートの下部に配置された光電変換素子と、
前記基板の上部部分で前記基板の上面と平行な第１方向に前記デュアル垂直ゲートに隣接して配置された素子分離膜と、
前記デュアル垂直ゲートに隣接し、前記基板の上部部分に配置されたフローティング拡散領域と、を含み、
前記デュアル垂直ゲートは、
分離領域によって前記第１方向に互いに離隔され、前記第１方向と垂直な第２方向に沿って前記基板の内部に垂直に延びる２つの垂直部分、及び２つの前記垂直部分の上部で２つの前記垂直部分を互いに連結する連結部分を含み、
２つの前記垂直部分それぞれは、上部垂直部分及び下部垂直部分を含み、前記上部垂直部分の側壁と、前記第１方向に沿って延びた線とは、第１傾斜角をなし、前記下部垂直部分の側壁と、前記第１方向に沿って延びた線とは、前記第１傾斜角と相異なる第２傾斜角をなし、
前記上部垂直部分の上面は、前記素子分離膜の上面と同一垂直レベルに位置し、前記上部垂直部分の下面は、前記素子分離膜の下面と同一垂直レベルに位置し、前記上部垂直部分は、前記素子分離膜と接する、イメージセンサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、イメージセンサに係り、具体的には、デュアル垂直ゲートを含むイメージセンサに関する。
【背景技術】
【0002】
イメージセンサは、光学映像を電気信号に変換させる。一般に使用されるイメージセンサには、ＣＣＤ（Charge Coupled Device）型イメージセンサと、ＣＭＯＳ（complementary metal oxide semiconductor）型イメージセンサ（CMOS Image Sensor：CIS）がある。そのようなイメージセンサは、二次元マトリックス形態に配置された複数のピクセルを具備し、それぞれのピクセルは、光エネルギーからイメージ信号を出力する。複数のピクセルそれぞれは、光電変換素子を介して入射された光の量に相応する光電荷を蓄積し、蓄積された光電荷に基づいてピクセル信号を出力する。最近、イメージセンサの集積度が大きく増加するにつれて、ピクセルのサイズが小さくなり、ピクセル回路の構成要素のサイズも小さくなる傾向がある。これにより、垂直ゲート構造を含むイメージセンサが開発されている。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明が解決しようとする課題は、微細ピクセル領域にも形成可能であり、界面特性及びノイズ特性が改善され、ミスアライン（misalign）を防止することができるデュアル垂直ゲートを含むイメージセンサを提供することである。
【課題を解決するための手段】
【0004】
前述の課題を解決するために、本発明の技術的思想は、分離領域によって第１方向に互いに離隔され、前記第１方向と垂直な第２方向に沿って基板の内部に延びる２つの垂直部分、及び２つの垂直部分の上部に位置し、２つの前記垂直部分を互いに連結する連結部分を含むデュアル垂直ゲートと、前記第１方向に前記垂直部分の側面に配置される素子分離膜と、を含み、２つの前記垂直部分それぞれは、上部垂直部分及び下部垂直部分を含み、前記上部垂直部分の側壁と、前記第１方向に沿って延びた線とは、第１傾斜角をなし、前記下部垂直部分の側壁と、前記第１方向に沿って延びた線とは、第２傾斜角をなし、前記第１傾斜角と前記第２傾斜角とは互いに異なっている、イメージセンサを提供する。
【0005】
前述の課題を解決するために、本発明の技術的思想は、基板と、前記基板の上部部分に配置されたデュアル垂直ゲートと、前記基板の内部で前記デュアル垂直ゲートの下部に配置された光電変換素子と、前記基板の上面に平行な第１方向に前記デュアル垂直ゲートに隣接して配置された素子分離膜と、前記デュアル垂直ゲートに隣接し、前記基板の上部部分に配置されたフローティング拡散領域と、を含み、前記デュアル垂直ゲートは、分離領域によって前記第１方向に互いに離隔され、前記第１方向と垂直な第２方向に沿って前記基板の内部に延びる２つの垂直部分、及び２つの前記垂直部分の上部で２つの前記垂直部分を互いに連結する連結部分を含み、２つの前記垂直部分それぞれは、上部垂直部分及び下部垂直部分を含み、前記上部垂直部分の側壁と、前記第１方向に沿って延びた線とは、第１傾斜角をなし、前記下部垂直部分の側壁と、前記第１方向に沿って延びた線とは、第２傾斜角をなし、前記第１傾斜角と前記第２傾斜角とは互いに異なっている、イメージセンサを提供する。
【0006】
前述の課題を解決するために、本発明の技術的思想は、基板と、前記基板の上部部分に配置されたデュアル垂直ゲートと、前記デュアル垂直ゲートの少なくとも一部を取り囲むゲート絶縁膜と、前記基板の内部で前記デュアル垂直ゲートの下部に配置された光電変換素子と、前記基板の上部部分で前記基板の上面と平行な第１方向に前記デュアル垂直ゲートに隣接して配置された素子分離膜と、前記デュアル垂直ゲートに隣接し、前記基板の上部部分に配置されたフローティング拡散領域と、を含み、前記デュアル垂直ゲートは、分離領域によって前記第１方向に互いに離隔され、前記第１方向と垂直な第２方向に沿って前記基板の内部に垂直に延びる２つの垂直部分、及び２つの前記垂直部分の上部で２つの前記垂直部分を互いに連結する連結部分を含み、２つの前記垂直部分それぞれは、上部垂直部分及び下部垂直部分を含み、前記上部垂直部分の側壁と、前記第１方向に沿って延びた線とは、第１傾斜角をなし、前記下部垂直部分の側壁と、前記第１方向に沿って延びた線とは、前記第１傾斜角と相異なる第２傾斜角をなし、前記上部垂直部分の上面は、前記素子分離膜の上面と同一垂直レベルに位置し、前記上部垂直部分の下面は、前記素子分離膜の下面と同一垂直レベルに位置し、前記上部垂直部分は、前記素子分離膜と接する、イメージセンサを提供する。
【図面の簡単な説明】
【0007】
【図1】本発明の例示的な実施形態によるイメージセンサを説明するためのブロック図である。
【図2】本発明の例示的な実施形態によるイメージセンサのピクセルアレイの回路図である。
【図3】本発明の例示的な実施形態によるイメージセンサのピクセルを示す平面図である。
【図5A】本発明の例示的な実施形態によるデュアル垂直ゲートを示す断面図である。
【図5B】本発明の例示的な実施形態によるデュアル垂直ゲートを示す断面図である。
【図5C】本発明の例示的な実施形態によるデュアル垂直ゲートを示す断面図である。
【図5D】本発明の例示的な実施形態によるデュアル垂直ゲートを示す断面図である。
【図5E】本発明の例示的な実施形態によるデュアル垂直ゲートを示す断面図である。
【図6A】本発明の例示的な実施形態によるイメージセンサのピクセルを示す平面図である。
【図6B】本発明の例示的な実施形態によるイメージセンサのピクセルを示す平面図である。
【図6C】本発明の例示的な実施形態によるイメージセンサのピクセルを示す平面図である。
【図7A】本発明の例示的な実施形態によるデュアル垂直ゲート製造方法の段階を示す断面図である。
【図7B】本発明の例示的な実施形態によるデュアル垂直ゲート製造方法の段階を示す断面図である。
【図7C】本発明の例示的な実施形態によるデュアル垂直ゲート製造方法の段階を示す断面図である。
【図7D】本発明の例示的な実施形態によるデュアル垂直ゲート製造方法の段階を示す断面図である。
【図7E】本発明の例示的な実施形態によるデュアル垂直ゲート製造方法の段階を示す断面図である。
【図7F】本発明の例示的な実施形態によるデュアル垂直ゲート製造方法の段階を示す断面図である。
【図7G】本発明の例示的な実施形態によるデュアル垂直ゲート製造方法の段階を示す断面図である。
【図8A】本発明の例示的な実施形態による電子システムを示すブロック図である。
【発明を実施するための形態】
【0008】
以下、添付した図面を参照して、本発明の技術的思想の実施形態について詳細に説明する。図面上の同一構成要素に対しては同一参照符号を使用し、それらに係わる重複説明は省略する。
【0009】
図１は、本発明の例示的な実施形態によるイメージセンサを説明するためのブロック図である。
【0010】
図１を参照すれば、本発明の例示的な実施形態によるイメージセンサ１００は、ピクセルアレイ１０と、ピクセルアレイ１０を制御するための回路とを含みうる。例示的な実施形態において、ピクセルアレイ１０を制御するための回路は、カラムドライバ２０、ロウドライバ３０、タイミングコントローラ４０及びリードアウト回路５０を含んでもよい。
【0011】
イメージセンサ１００は、イメージプロセッサ７０から受信する制御命令によって動作することができ、外部のオブジェクト（object）から伝達される光を電気信号に変換し、イメージプロセッサ７０に出力することができる。イメージセンサ１００は、ＣＭＯＳイメージセンサとしうる。
【0012】
ピクセルアレイ１０は、複数のロウ（row）ライン及び複数のカラム（column）ラインに沿ってマトリックス形態に配列された二次元アレイ構造を有する複数の単位ピクセルＰＸＵを含む。
【0013】
複数の単位ピクセルＰＸＵは、それぞれ光電変換素子を含む。光電変換素子は、前記オブジェクトから伝達される光を受光し、電荷を生成することができる。イメージセンサ１００は、複数の単位ピクセルＰＸＵに含まれた複数の光電変換素子から生成されるピクセル信号の位相差を利用して、自動焦点（autofocus）機能を行うことができる。複数の単位ピクセルＰＸＵは、それぞれ光電変換素子で生成される電荷からピクセル信号を生成するためのピクセル回路を含みうる。
【0014】
カラムドライバ２０は、相関二重サンプラー（Correlated Double Sampler：CDS）、アナログ・デジタルコンバータ（Analog-to-Digital Converter：ADC）などを含む。前記相関二重サンプラーは、ロウドライバ３０が供給するロウ選択信号によって選択されるロウに含まれる単位ピクセルＰＸＵとカラムラインを介して連結され、相関二重サンプリングを遂行し、リセット電圧及びピクセル電圧を検出することができる。前記アナログ・デジタルコンバータは、前記相関二重サンプラーが検出したリセット電圧及びピクセル電圧をデジタル信号に変換し、リードアウト回路５０に伝達することができる。
【0015】
リードアウト回路５０は、デジタル信号を一時保存可能なラッチまたはバッファ回路、増幅回路などを含み、カラムドライバ２０から受信したデジタル信号を一時保存または増幅し、イメージデータを生成することができる。カラムドライバ２０、ロウドライバ３０及びリードアウト回路５０の動作タイミングは、タイミングコントローラ４０によって決定され、タイミングコントローラ４０は、イメージプロセッサ７０が伝送する制御命令によって動作することができる。
【0016】
イメージプロセッサ７０は、リードアウト回路５０が出力するイメージデータを信号処理し、ディスプレイ装置に出力するか、あるいはメモリのような保存装置に保存することができる。イメージセンサ１００が自律走行車両に搭載される場合、イメージプロセッサ７０は、イメージデータを信号処理し、前記自律走行車両を制御するメインコントローラなどへ伝送することができる。
【0017】
図２は、本発明の例示的な実施形態によるイメージセンサのピクセルアレイの回路図である。
【0018】
図２を参照すれば、転送トランジスタＴＸ及びロジックトランジスタＲＸ、ＳＸ、ＳＦＸを含む単位ピクセルＰＸＵをアレイ形態に示す。
【0019】
単位ピクセルＰＸＵは、複数に配置されうる。例示的な実施形態において、複数の単位ピクセルＰＸＵは、マトリックス形態に配置されうる。ここで、ロジックトランジスタは、リセットトランジスタＲＸ、選択トランジスタＳＸ及びソースフォロワトランジスタＳＦＸを含みうる。前記リセットトランジスタＲＸは、リセットゲートＲＧを含み、前記選択トランジスタＳＸは、選択ゲートＳＧを含む。また、本発明の例示的な実施形態において、転送トランジスタＴＸは、デュアル垂直ゲート１１０（図３参照）を含みうる。転送トランジスタＴＸ及びデュアル垂直ゲート１１０については、以下、図３及び図４を参照してより詳細に説明する。
【0020】
前記単位ピクセルＰＸＵは、光電変換素子ＰＤ及びフローティング拡散領域ＦＤを含む。前記光電変換素子ＰＤは、外部から入射された光の量に比例し、光電荷を生成して蓄積することができ、フォトダイオード（Photo Diode）、フォトトランジスタ（Photo Transistor）、フォトゲート、ピンドフォトダイオード（Pinned Photo Diode：PPD）またはそれらの組み合わせが使用可能である。
【0021】
転送トランジスタＴＸは、光電変換素子ＰＤで生成された光電荷をフローティング拡散領域ＦＤへ転送することができる。フローティング拡散領域ＦＤは、前記光電変換素子ＰＤで生成された光電荷を転送され、累積的に保存することができる。前記フローティング拡散領域ＦＤに蓄積された光電荷の量によって、ソースフォロワトランジスタＳＦＸが制御される。
【0022】
リセットトランジスタＲＸは、フローティング拡散領域ＦＤに蓄積された光電荷を周期的にリセットさせることができる。前記リセットトランジスタＲＸのドレイン（drain）電極は、フローティング拡散領域ＦＤと連結され、前記リセットトランジスタＲＸのソース（source）電極は、電源電圧ＶＤＤに連結されうる。
【0023】
リセットトランジスタＲＸがターンオン（turn-on）されると、前記リセットトランジスタＲＸのソース電極と連結された電源電圧ＶＤＤが前記フローティング拡散領域ＦＤに伝達されうる。前記リセットトランジスタＲＸがターンオンされるとき、前記フローティング拡散領域ＦＤに蓄積された光電荷が排出され、前記フローティング拡散領域ＦＤがリセットされうる。
【0024】
ソースフォロワトランジスタＳＦＸは、単位ピクセルＰＸＵの外部に位置する電流源（図示せず）と連結され、ソースフォロワバッファ増幅器（Source Follower Buffer Amplifier）として機能することができ、フローティング拡散領域ＦＤにおける電位変化を増幅し、それを出力ラインＶＯＵＴに出力することができる。
【0025】
選択トランジスタＳＸは、ロウ単位で複数の単位ピクセルＰＸＵを選択することができ、前記選択トランジスタＳＸがターンオンされるとき、電源電圧ＶＤＤがソースフォロワトランジスタＳＦＸのソース電極に伝達されうる。
【0026】
【0027】
図３及び図４を参照すれば、イメージセンサ１００は、ピクセル領域ＰＸを有する基板１０１を含む。図３には、１つのピクセル領域ＰＸが例示されているが、基板１０１は、複数のピクセル領域ＰＸを含むことができる。基板１０１において、ピクセル領域ＰＸは、ピクセル分離膜１３０によって定義されうる。ピクセル領域ＰＸは、基板１０１内に形成された光電変換素子ＰＤを含みうる。ピクセル領域ＰＸは、外部から入射される光をセンシングする領域としうる。
【0028】
基板１０１は、半導体層を含む。例示的な実施形態において、基板１０１は、Ｐ型不純物でドーピングされた半導体層を含みうる。例えば、基板１０１は、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＩＩ－ＶＩ族化合物半導体、ＩＩＩ－Ｖ族化合物半導体またはそれらの組み合わせからなる半導体層、あるいはＳＯＩ（Silicon on insulator）基板を含んでもよい。例示的な実施形態において、基板１０１は、Ｐ型バルク（ｂｕｌｋ）シリコン基板からエピタキシャル成長したＰ型エピタキシャル半導体層を含むこともできる。基板１０１は、前面１０１Ａと、前記前面１０１Ａに対向する背面１０１Ｂとを含みうる。
【0029】
ピクセル分離膜１３０は、光電変換素子ＰＤを取り囲む平面構造を有することができる。ピクセル分離膜１３０は、基板１０１の前面１０１Ａから背面１０１Ｂまで、基板１０１の厚み方向に長く延びる。例示的な実施形態において、ピクセル分離膜１３０は、シリコン酸化物、シリコン窒化物、ＳｉＣＮ、ＳｉＯＮ、ＳｉＯＣ、ポリシリコン、金属、金属窒化物、金属酸化物、ＢＳＧ（borosilicate glass）、ＰＳＧ（phosphosilicate glass）、ＢＰＳＧ（borophosphosilicate glass）、ＰＥ－ＴＥＯＳ（plasma enhanced tetraethyl orthosilicate）、ＦＳＧ（fluoride silicate glass）、ＣＤＯ（carbon doped silicon oxide）、ＯＳＧ（organosilicate glass）、エア（air）またはそれらの組み合わせを含みうる。例えば、ピクセル分離膜１３０に含まれる金属は、タングステン（Ｗ）、銅（Ｃｕ）またはそれらの組み合わせとしうる。ピクセル分離膜１３０に含まれる金属窒化物は、ＴｉＮ、ＴａＮまたはそれらの組み合わせとしうる。ピクセル分離膜１３０に含まれる金属酸化物は、ＩＴＯ（indium tin oxide）、酸化アルミニウム（Ａｌ２Ｏ３）またはそれらの組み合わせとしうる。
【0030】
ピクセル分離膜１３０は、多様な形態を有することができる。例えば、ピクセル分離膜１３０は、基板１０１を完全に貫通しなくてもよい。また、ピクセル分離膜１３０は、素子分離膜１２０を貫通する構造を有してもよく、素子分離膜１２０を貫通せず、素子分離膜１２０の下面にコンタクトする構造を有してもよい。
【0031】
基板１０１の前面１０１Ａ上には、複数の活性領域ＡＣ１、ＡＣ２、ＡＣ３を定義する素子分離膜１２０が配置されうる。複数の活性領域ＡＣ１、ＡＣ２、ＡＣ３は、第１活性領域ＡＣ１、第２活性領域ＡＣ２及び第３活性領域ＡＣ３を含む。素子分離膜１２０の下面は、光電変換素子ＰＤから垂直に離隔されうる。素子分離膜１２０の深さは、ピクセル分離膜１３０の深さよりも浅い。例示的な実施形態において、素子分離膜１２０は、シリコン酸化膜、シリコン窒化膜またはそれらの組み合わせを含む絶縁膜からなりうる。
【0032】
平面（Ｘ－Ｙ平面）視において、第１活性領域ＡＣ１は、Ｔ字状を有し、第２活性領域ＡＣ２は、Ｌ字状を有し、第３活性領域ＡＣ３は、長方形状を有することができる。但し、それに限定されるものではなく、第１ないし第３活性領域ＡＣ１、ＡＣ２、ＡＣ３は、多様な形状を有することができる。例えば、第２活性領域ＡＣ２は、１つの水平方向に沿って長く延びた長方形状を有することもできる。
【0033】
第１活性領域ＡＣ１には、転送トランジスタＴＸ（図２参照）及びフローティング拡散領域ＦＤが配置されうる。前記転送トランジスタＴＸは、デュアル垂直ゲート１１０を含むものとしうる。
【0034】
デュアル垂直ゲート１１０は、連結部分１１１及び２つの垂直部分１１３を含むものとしうる。デュアル垂直ゲート１１０は、Ｘ－Ｙ平面上で、垂直レベルによって互いに異なる形態を有することができる。具体的には、Ｘ－Ｙ平面上で、デュアル垂直ゲート１１０は、分離領域ＳＡ１の上面より高い垂直レベルでは、１つの長方形状を有し、分離領域ＳＡ１の上面以下の垂直レベルでは、２つの長方形状が第１方向（Ｘ方向）に互いに離隔された形態を有することができる。
【0035】
２つの垂直部分１１３それぞれは、基板１０１の内部に垂直に延び、分離領域ＳＡ１によって第１方向（Ｘ方向）に互いに離隔されうる。ここで、垂直とは、基板１０１の上面と垂直な第２方向（Ｚ方向）を意味する。分離領域ＳＡ１は、デュアル垂直ゲート１１０によってカバーされ、２つの垂直部分１１３間に配置される半導体基板１０１の一部分を示す。
【0036】
半導体基板１０１に２つのトレンチ１１３Ｔが分離領域ＳＡ１を挟んで離隔されて配置され、２つのトレンチ１１３Ｔ内に２つの垂直部分１１３がそれぞれ配置されうる。２つのトレンチ１１３Ｔの互いに対向する第１側壁に、半導体基板１０１の分離領域ＳＡ１が露出され、２つのトレンチの前記第１側壁と反対側の第２側壁の少なくとも一部分に（例えば、前記第２側壁の上側に）、素子分離膜１２０が露出される。
【0037】
２つの垂直部分１１３それぞれは、上部垂直部分１１３Ｕ及び下部垂直部分１１３Ｄを含みうる。上部垂直部分１１３Ｕは、下部垂直部分１１３Ｄ上に配置され、上部垂直部分１１３Ｕと下部垂直部分１１３Ｄとは互いに接することができる。すなわち、上部垂直部分１１３Ｕの下面は、下部垂直部分１１３Ｄの上面と接することができる。上部垂直部分１１３Ｕの第２方向への長さｈ２は、素子分離膜１２０の第２方向への長さｈ１と実質的に同一としうる。すなわち、上部垂直部分１１３Ｕの上面は、素子分離膜１２０の上面と同一垂直レベルに位置し、上部垂直部分１１３Ｕの下面は、素子分離膜１２０の下面と同一垂直レベルに位置することができる。例示的な実施形態において、下部垂直部分１１３Ｄの上面は、素子分離膜１２０の下面と同一垂直レベルに位置することができる。
【0038】
上部垂直部分１１３Ｕの側壁は、第１方向（ｘ方向）と平行な仮想の線と第１傾斜角θ１をなすことができる。下部垂直部分１１３Ｄの側壁は、第１方向（ｘ方向）と平行な仮想の線と第２傾斜角θ２をなすことができる。このとき、前記第１傾斜角θ１及び前記第２傾斜角θ２は、互いに異なっている。そのような傾斜角の差は、図７Ａ及び図７Ｇを参照して後述するように、２回のエッチング工程を遂行してデュアル垂直ゲート１１０を形成するために発生しうる。例示的な実施形態において、第１傾斜角θ１は９０°であり、第２傾斜角θ２は、前記第１傾斜角θ１よりも小さい。そのような傾斜角の差は、まず、精密なエッチング工程を通じて、第１方向（ｘ方向）と平行な仮想の線と第１傾斜角θ１をなす側壁を有する長方形状のトレンチ１１３Ｔの上側が形成され、次いで、一般エッチング工程を通じて、第１方向（ｘ方向）と平行な仮想の線と第２傾斜角θ２をなす側壁を有する、下部へ行くほど狭くなる形態のトレンチ１１３Ｔの下側が形成されることによって発生しうる。
【0039】
連結部分１１１は、２つの垂直部分１１３の上部で、２つの垂直部分１１３を連結することができる。連結部分１１１は、垂直部分１１３と第２方向（ｚ方向）にオーバーラップされる第１領域Ｓ１、及び前記第１領域を除いた残り領域である第２領域Ｓ２を含みうる。例示的な実施形態において、連結部分１１１の上面は、素子分離膜１２０の上面より高いレベルに位置しうる。例示的な実施形態において、連結部分１１１の第２領域Ｓ２の下面は、連結部分１１１の第１領域Ｓ１の下面より高い垂直レベルに位置しうる。
【0040】
【0041】
図５Ａないし図５Ｅは、本発明の例示的な実施形態によるデュアル垂直ゲートを示す断面図である。具体的には、図５Ａないし図５Ｅは、図４のＢ領域に対応する領域を拡大した拡大断面図である。図５Ａないし図５Ｅの各構成は、図４を参照して説明したイメージセンサ１００の各構成と同様であるので、以下、相違点を中心に説明する。
【0042】
図５Ａを参照すれば、デュアル垂直ゲート１１０ａは、連結部分１１１ａ及び垂直部分１１３ａを含むものでもある。垂直部分１１３ａは、上部垂直部分１１３Ｕａ及び下部垂直部分１１３Ｄａを含みうる。上部垂直部分１１３Ｕａの側壁は、第１方向（ｘ方向）と平行な仮想の線と第１傾斜角θ１ａをなすことができる。下部垂直部分１１３Ｄａの側壁は、第１方向（ｘ方向）と平行な仮想の線と第２傾斜角θ２ａをなすことができる。例示的な実施形態において、第２傾斜角θ２ａは９０°であり、第１傾斜角θ１ａは、第２傾斜角θ２ａよりも小さい。そのような傾斜角の差は、まず、一般エッチング工程を通じて、第１方向（ｘ方向）と平行な仮想の線と第１傾斜角θ１をなす側壁を有する、下部へ行くほど狭くなる形態のトレンチが形成され、次いで、精密なエッチング工程を通じて、第１方向（ｘ方向）と平行な仮想の線と第２傾斜角θ２をなす側壁を有する長方形状のトレンチが形成されることによって発生しうる。第１傾斜角θ１ａ及び第２傾斜角θ２ａによって、分離領域ＳＡ１ａの形態は、図４に示された分離領域ＳＡ１と互いに異なっている。
【0043】
図５Ｂを参照すれば、デュアル垂直ゲート１１０ｂは、連結部分１１１ｂ及び垂直部分１１３ｂを含みうる。垂直部分１１３ｂは、上部垂直部分１１３Ｕｂ及び下部垂直部分１１３Ｄｂを含みうる。上部垂直部分１１３Ｕｂの側壁は、第１方向（ｘ方向）と平行な仮想の線と第１傾斜角θ１ｂをなすことができる。下部垂直部分１１３Ｄｂの側壁は、第１方向（ｘ方向）と平行な仮想の線と第２傾斜角θ２ｂをなすことができる。例示的な実施形態において、第１傾斜角θ１ｂは、第２傾斜角θ２ｂよりも大きい。第１傾斜角θ１ｂ及び第２傾斜角θ２ｂによって、分離領域ＳＡ１ｂの形態は、図４に示された分離領域ＳＡ１と互いに異なっている。
【0044】
図５Ｃを参照すれば、デュアル垂直ゲート１１０ｃは、連結部分１１１ｃ及び垂直部分１１３ｃを含みうる。垂直部分１１３ｃは、上部垂直部分１１３Ｕｃ及び下部垂直部分１１３Ｄｃを含みうる。上部垂直部分１１３Ｕｃの側壁は、第１方向（ｘ方向）と平行な仮想の線と第１傾斜角θ１ｃをなすことができる。下部垂直部分１１３Ｄｃの側壁は、第１方向（ｘ方向）と平行な仮想の線と第２傾斜角θ２ｃをなすことができる。例示的な実施形態において、第１傾斜角θ１ｃは、第２傾斜角θ２ｃよりも小さい。第１傾斜角θ１ｃ及び第２傾斜角θ２ｃによって、分離領域ＳＡ１ｃの形態は、図４に示された分離領域ＳＡ１と互いに異なっている。
【0045】
図５Ｄを参照すれば、デュアル垂直ゲート１１０ｄは、連結部分１１１ｄ及び垂直部分１１３ｄを含みうる。垂直部分１１３ｄは、上部垂直部分１１３Ｕｄ及び下部垂直部分１１３Ｄｄを含みうる。上部垂直部分１１３Ｕｄの側壁のうち、素子分離膜１２０と隣接した側壁は、第１方向（Ｘ方向）と平行な仮想の線と第１傾斜角θ１ｄをなし、上部垂直部分１１３Ｕｄの側壁のうち、分離領域ＳＡ１ｄと隣接した側壁は、第１方向（Ｘ方向）と平行な仮想の線と第３傾斜角θ３ｄをなすことができる。下部垂直部分１１３Ｄｄの側壁のうち、素子分離膜１２０と隣接した側壁は、第１方向（Ｘ方向）と平行な仮想の線と第２傾斜角θ２ｄをなし、下部垂直部分１１３Ｄｄの側壁のうち、分離領域ＳＡ１ｄと隣接した側壁は、第１方向（Ｘ方向）と平行な仮想の線と第４傾斜角θ４ｄをなすことができる。例示的な実施形態において、第１傾斜角θ１ｄと第３傾斜角θ３ｄとは互いに異なっており、第２傾斜角θ２ｄと第４傾斜角θ４ｄとは互いに同一であるとしうる。他の例示的な実施形態において、第１傾斜角θ１ｄと第３傾斜角θ３ｄとは互いに同一であり、第２傾斜角θ２ｄと第４傾斜角θ４ｄとは互いに異なっているとしうる。第１傾斜角θ１ｄ、第２傾斜角θ２ｄ、第３傾斜角θ３ｄ及び第４傾斜角θ４ｄによって、分離領域ＳＡ１ｄの形態は、図４に示された分離領域ＳＡ１と互いに異なっている。
【0046】
図５Ｅを参照すれば、デュアル垂直ゲート１１０ｅは、連結部分１１１ｅ及び垂直部分１１３ｅを含みうる。垂直部分１１３ｅは、上部垂直部分１１３Ｕｅ及び下部垂直部分１１３Ｄｅを含みうる。上部垂直部分１１３Ｕｅの側壁のうち、素子分離膜１２０と隣接した側壁は、第１方向（Ｘ方向）と平行な仮想の線と第１傾斜角θ１ｅをなし、上部垂直部分１１３Ｕｅの側壁のうち、分離領域ＳＡ１ｅと隣接した側壁は、第１方向（Ｘ方向）と平行な仮想の線と第３傾斜角θ３ｅをなすことができる。下部垂直部分１１３Ｄｅの側壁のうち、素子分離膜１２０と隣接した側壁は、第１方向（Ｘ方向）と平行な仮想の線と第２傾斜角θ２ｅをなし、下部垂直部分１１３Ｄｅの側壁のうち、分離領域ＳＡ１ｅと隣接した側壁は、第１方向（Ｘ方向）と平行な仮想の線と第４傾斜角θ４ｅをなすことができる。例示的な実施形態において、第１傾斜角θ１ｅと第３傾斜角θ３ｅとは互いに異なっており、第２傾斜角θ２ｅと第４傾斜角θ４ｅも互いに異なっているとしうる。第１傾斜角θ１ｅ、第２傾斜角θ２ｅ、第３傾斜角θ３ｅ及び第４傾斜角θ４ｅによって、分離領域ＳＡ１ｅの形態は、図４に示された分離領域ＳＡ１と互いに異なっている。
【0047】
【0048】
本発明の例示的な実施形態によるイメージセンサ１００、１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅそれぞれは、それぞれの側壁が第１方向（Ｘ方向）に沿って延びる線となす傾斜角が互いに異なる上部垂直部分及び下部垂直部分を含むデュアル垂直ゲート１１０、１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１０ｅを含む。図７Ａ及び図７Ｇを参照して後述するように、デュアル垂直ゲート１１０は、１つのオープニングのみを有するフォトレジストパターンＰＲ２を通じて形成されるので、２つのオープニングを有するフォトレジストパターンを通じてデュアル垂直ゲートが形成される場合に比べて、小さいデュアル垂直ゲートを形成することができ、故に、ピクセル領域の微細化を図ることができる。また、デュアルＳＴＩ（shallow trench isolation）工程を通じて素子分離膜１２０を形成する過程においてトレンチＴ１、Ｔ２が形成されるので、従来に比べて基板１０１のエッチングが最小化され、デュアル垂直ゲート１１０の界面特性及びノイズが改善されうる。
【0049】
再び図３及び図４を参照すれば、分離領域ＳＡ１は、２つの垂直部分１１３間に配置されうる。例示的な実施形態において、分離領域ＳＡ１の上面は、素子分離膜１２０の上面と同一垂直レベルに位置しうる。Ｘ－Ｚ平面において、分離領域ＳＡ１の形状は、第１傾斜角θ１及び第２傾斜角θ２によって異なりうる。分離領域ＳＡ１は、第１方向（Ｘ方向）及び第２方向（Ｚ方向）と垂直な第３方向（Ｙ方向）にも延びる。このとき、Ｘ－Ｙ平面において、分離領域ＳＡ１の形状は、長方形状であるとしうる。以下、図６Ａないし図６Ｃを参照して、分離領域の多様な実施形態について説明する。
【0050】
図６Ａないし図６Ｃは、本発明の例示的な実施形態によるイメージセンサのピクセルを示す平面図である。図６Ａないし図６Ｃの各構成は、図３を参照して説明したイメージセンサ１００の各構成と同様であるので、以下、相違点を中心に説明する。
【0051】
例示的な実施形態において、図６Ａを参照すれば、Ｘ－Ｙ平面上で、分離領域ＳＡ２は、Ｔ字状を有することができる。この場合、第１活性領域ＡＣ１内でデュアル垂直ゲート１１０と半導体基板１０１との間の面積、すなわち、チャネル領域の面積が増大し、イメージセンサ１００ｆのトランスファ特性が改善されうる。
【0052】
他の例示的な実施形態において、図６Ｂを参照すれば、Ｘ－Ｙ平面上で、分離領域ＳＡ３は、台形状を有することができる。同様に、この場合、第１活性領域ＡＣ１内でデュアル垂直ゲート１１０と半導体基板１０１との間の面積、すなわち、チャネル領域の面積が増大し、イメージセンサ１００ｇのトランスファ特性が改善されうる。
【0053】
さらに他の例示的な実施形態において、図６Ｃを参照すれば、Ｘ－Ｙ平面上で、分離領域ＳＡ４は、長方形状を有することができる。このとき、図３に示された分離領域ＳＡ１とは異なり、図６Ｃに示された分離領域ＳＡ４の第３方向（Ｙ方向）への長さは、デュアル垂直ゲート１１０の第３方向（Ｙ方向）への長さよりも短い。この場合、図３のイメージセンサ１００とは異なり、図６のイメージセンサ１００ｈの第１活性領域ＡＣ１内でデュアル垂直ゲート１１０と半導体基板１０１との接する面が３つになる。したがって、第１活性領域ＡＣ１内でデュアル垂直ゲート１１０と半導体基板１０１との間の面積、すなわち、チャネル領域の面積が増大し、イメージセンサ１００ｇのトランスファ特性が改善されうる。
【0054】
再び図４を参照すれば、一方、分離領域ＳＡ１とデュアル垂直ゲート１１０との間には、ゲート絶縁膜１１５が配置される。ゲート絶縁膜１１５は、例えば、シリコン酸化物としうる。
【0055】
第２活性領域ＡＣ２には、ロジックトランジスタが配置されうる。例えば、第２活性領域ＡＣ２には、リセットトランジスタＲＸ、ソースフォロワトランジスタＳＦＸ及び選択トランジスタＳＸのうち少なくとも１つが配置されうる。他の例において、第２活性領域ＡＣ２には、３つのトランジスタがいずれも配置されうる。また、実施形態によって、いずれか１つのピクセル領域ＰＸの第２活性領域ＡＣ２に、ソースフォロワトランジスタＳＦＸと選択トランジスタＳＸとが配置され、隣接する他のピクセル領域ＰＸの第２活性領域ＡＣ２に、リセットトランジスタＲＸが配置されてもよい。そのような構造の場合、隣接する２つのピクセル領域ＰＸがロジックトランジスタを共有することができる。第２活性領域ＡＣ２には、ピクセルゲートＰＸＧが配置されうる。ピクセルゲートＰＸＧは、例えば、リセットゲートＲＧ（図２参照）または選択ゲートＳＧ（図２参照）としうる。第２活性領域ＡＣ２には、コンタクトプラグ１４１が配置されうる。コンタクトプラグ１４１は、電源電圧コンタクトプラグとしうる。
【0056】
第３活性領域ＡＣ３は、不純物領域（図示せず）を含み、第３活性領域ＡＣ３の前記不純物領域には、コンタクトプラグ１４３が連結される。第３活性領域ＡＣ３の前記不純物領域は、接地領域であり、前記不純物領域に連結されたコンタクトプラグ１４３は、接地コンタクトプラグとしうる。
【0057】
基板１０１の前面１０１Ａ上で、複数のトランジスタＴＸ、ＲＸ、ＳＸ、ＳＦＸ及び素子分離膜１２０は、配線構造物１５０によって覆われうる。光電変換素子ＰＤで変換された電気信号は、基板１０１の前面１０１Ａ上に配置された複数のトランジスタＴＸ、ＲＸ、ＳＸ、ＳＦＸと配線構造物１５０とにおいて信号処理されうる。配線構造物１５０は、転送トランジスタＴＸを含む複数のトランジスタＴＸ、ＲＸ、ＳＸ、ＳＦＸに選択的に連結される複数のコンタクトプラグ１６１と、コンタクトプラグ１６１を介して前記複数のトランジスタに選択的に連結されるように構成された複数の導電ライン１６３、１６５と、複数の導電ライン１６３、１６５を覆う複数の層間絶縁膜１５１、１５３、１５５とを含みうる。
【0058】
複数のコンタクトプラグ１６１及び複数の導電ライン１６３、１６５は、それぞれ金属、導電性金属窒化物またはそれらの組み合わせを含みうる。例えば、複数のコンタクトプラグ１６１及び複数の導電ライン１６３、１６５は、それぞれＣｕ、Ａｌ、Ｗ、Ｔｉ、Ｍｏ、Ｔａ、ＴｉＮ、ＴａＮ、ＺｒＮ、ＷＮまたはそれらの組み合わせを含むが、それらに限定されるものではない。複数の層間絶縁膜１５１、１５３、１５５は、それぞれ酸化膜、窒化膜またはそれらの組み合わせを含みうる。
【0059】
複数の層間絶縁膜１５１、１５３、１５５及び複数の導電ライン１６３、１６５それぞれの層数及び配置は、図４に示されたところに限定されず、必要に応じて多様な変更及び変形が可能である。配線構造物１５０に含まれた複数の導電ライン１６３、１６５は、ピクセル領域ＰＸに形成された光電変換素子ＰＤと電気的に連結された複数のトランジスタに連結される配線を含みうる。複数の導電ライン１６３、１６５は、光電変換素子ＰＤ（例えば、フォトダイオード）の配置と関係なく自由に配置可能である。
【0060】
基板１０１の背面１０１Ｂ上には、反射防止膜１７０、カラーフィルタＣＦ及びマイクロレンズＭＬが順に積層されうる。
【0061】
反射防止膜１７０は、カラーフィルタＣＦを通過する入射光が側面に反射または散乱されることを防止する役割を行うことができる。反射防止膜１７０は、金属を含みうる。例えば、反射防止膜１７０は、Ｗ、Ａｌ、Ｃｕまたはそれらの組み合わせを含んでもよい。図４に示されたところと異なり、反射防止膜１７０は、複数層を含むこともできる。例えば、反射防止膜１７０は、第１反射防止層（図示せず）、第２反射防止層（図示せず）及び第３反射防止層（図示せず）を含んでもよい。前記第１反射防止層、前記第２反射防止層及び前記第３反射防止層それぞれは、互いに同一の金属を含んでもよい。例えば、前記第１反射防止層、前記第２反射防止層及び前記第３反射防止層それぞれは、Ｗを含んでもよい。しかし、それに限定されるものではなく、前記第１反射防止層、前記第２反射防止層及び前記第３反射防止層それぞれは、互いに異なる金属を含むこともできる。
【0062】
カラーフィルタＣＦは、集光された光をフィルタリングし、ピクセル領域ＰＸに提供することができる。例示的な実施形態において、カラーフィルタＣＦは、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタまたはホワイトカラーフィルタを含みうる。前記ホワイトカラーフィルタは、可視光波長帯域の光を透過させる透明カラーフィルタであるとしうる。他の例示的な実施形態において、カラーフィルタＣＦは、シアン（cyan）、マゼンタ（magenta）またはイエロー（yellow）のような他のカラーを有することもできる。
【0063】
マイクロレンズＭＬは、入射光を集光することができる。マイクロレンズＭＬは、光電変換素子ＰＤに対応するように配置される。マイクロレンズＭＬは、光電変換素子ＰＤに入射される光を集光するように、外側に膨らんだ形状を有することができる。マイクロレンズＭＬは、透明であるとしうる。例えば、マイクロレンズＭＬは、可視光線領域の光に対して９０％以上の透過率を有することができる。マイクロレンズＭＬは、例えば、スチレン系樹脂、アクリル系樹脂、スチレン・アクリル共重合系樹脂またはシロキサン系樹脂などの物質で形成されうる。
【0064】
イメージセンサ１００の基板１０１は、図１を参照して説明した複数の単位ピクセルＰＸＵが配置される領域と、それらの周囲に配置される周辺回路領域（図示せず）と、パッド領域（図示せず）とをさらに含んでもよい。前記周辺回路領域は、複数の単位ピクセルＰＸＵ（図１参照）を制御するための多様な種類の回路を含む領域であるとしうる。例えば、前記周辺回路領域は、複数のトランジスタを含みうる。前記周辺回路領域に配置された複数のトランジスタは、ピクセル領域ＰＸに形成された光電変換素子ＰＤに一定の信号を提供するか、あるいは光電変換素子ＰＤからの出力信号を制御するように駆動されうる。例えば、前記周辺回路領域に配置された前記複数のトランジスタは、タイミング発生器（timing generator）、ロウデコーダ（row decoder）、ロウドライバ（row driver）、ＣＤＳ、ＡＤＣ、ラッチ部（latch）、カラムデコーダ（column decoder）など多様な種類のロジック回路を構成することができる。前記パッド領域は、複数の単位ピクセルＰＸＵと、前記周辺回路領域にある回路とに電気的に連結される導電パッドを含みうる。前記導電パッドは、外部から複数の単位ピクセルＰＸＵ（図１参照）と前記周辺回路領域にある回路とに電源及び信号を提供する接続端子として機能することができる。
【0065】
図７Ａないし図７Ｇは、本発明の例示的な実施形態によるデュアル垂直ゲート製造方法の各段階を示す断面図である。図７Ａないし図７Ｇは、図４に示されたデュアル垂直ゲート１１０を基準としてデュアル垂直ゲート製造方法について説明するが、本発明の技術的思想の範囲内で多様な変形及び変更を加え、図５Ａないし図５Ｅを参照して説明したデュアル垂直ゲート１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１０ｅを製造可能であることは当業者に自明であろう。
【0066】
図７Ａを参照すれば、まず、基板１０１上に酸化膜ＯＬ及び窒化膜ＮＬが順次形成され、窒化膜ＮＬ上にフォトレジストパターンＰＲ１が形成される。フォトレジストパターンＰＲ１は、２つのオープニングを有することができる。
【0067】
図７Ｂを参照すれば、次いで、２つのオープニングを有するフォトレジストパターンＰＲ１（図７Ａ）を利用して、第１エッチング工程が遂行され、第１トレンチＴ１が基板１０１に形成される。第１トレンチＴ１の側壁は、第１方向（Ｘ方向）に沿って延びた線と第１傾斜角θ１（図４参照）をなすことができる。前記第１エッチング工程は、例えば、精密なエッチング工程としうる。この場合、第１トレンチＴ１は、９０°の第１傾斜角θ１を有する長方形状の断面を有することができる。
【0068】
図７Ｃを参照すれば、基板１０１上に第２フォトレジストパターンＰＲ２を形成することができる。第２フォトレジストパターンＰＲ２は、１つのオープニングのみを有する。前記１つのオープニングは、２つの第１トレンチＴ１のうち一部及び２つの第１トレンチＴ１間に位置する基板１０１を露出させることができる。第２フォトレジストパターンＰＲ２が１つのオープニングのみを有するとしても、２つの第１トレンチＴ１間に位置する基板１０１上に酸化膜ＯＬ及び窒化膜ＮＬが残存し、図７Ｄを参照して後述する第２エッチング工程において、２つの第１トレンチＴ１間に位置する基板１０１が保護されうる。
【0069】
図７Ｄを参照すれば、第２フォトレジストパターンＰＲ２を利用して、第２エッチング工程を遂行し、第２トレンチＴ２を形成することができる。第２トレンチＴ２は、第１トレンチＴ１よりさらに深く基板１０１を貫通することができる。第２トレンチＴ２の側壁は、第１方向（Ｘ方向）に沿って延びた線と第２傾斜角θ２（図４参照）をなすことができる。前記第２エッチング工程は、例えば、一般エッチング工程としうる。この場合、第２トレンチＴ２は、９０°より小さい第２傾斜角θ２を有する台形状の断面を有することができる。
【0070】
図７Ｅを参照すれば、第１トレンチＴ１及び第２トレンチＴ２に絶縁物質を充填し、前記絶縁物質のうち一部をエッチングし、素子分離膜１２０を形成することができる。前記絶縁物質は、例えば、シリコン酸化物としうる。
【0071】
図７Ｆを参照すれば、基板１０１上のトレンチＴ１、Ｔ２の内壁にゲート絶縁膜１１５を形成することができる。ゲート絶縁膜１１５は、例えば、シリコン酸化物としうる。
【0072】
図７Ｇを参照すれば、トレンチＴ１、Ｔ２を充填する垂直部分１１３Ｕ、１１３Ｄ、及び該垂直部分１１３Ｕ、１１３Ｄを上部で連結する連結部分１１１を形成し、デュアル垂直ゲート１１０を形成することができる。
【0073】
１つのオープニングのみを有するフォトレジストパターンＰＲ２を介してデュアル垂直ゲートを形成する場合、２つのオープニングを有するフォトレジストパターンを介してデュアル垂直ゲートを形成する場合に比べて、さらに微細なピクセル領域でもデュアル垂直ゲートが形成されうる。したがって、ピクセル領域の微細化が図られる。また、デュアルＳＴＩ工程を利用して素子分離膜１２０を形成する過程において、トレンチＴ１、Ｔ２が形成されるので、従来に比べて基板１０１のエッチングが最小化され、デュアル垂直ゲート１１０の界面特性及びノイズが改善されうる。また、図７Ｃ及び図７Ｄを参照して説明したように、第２エッチング工程を遂行するとき、基板１０１上の酸化膜ＯＬ及び窒化膜ＮＬが第１トレンチＴ１間に位置する基板１０１を保護するので、セルフアライン（Self-align）方式により、第１トレンチＴ１の一部に第２トレンチＴ２が形成される。これにより、エッチング工程を遂行する際に発生するミスアライン問題を改善することができる。
【0074】
【0075】
図８Ａを参照すれば、電子システム１０００は、カメラモジュールグループ１１００、アプリケーションプロセッサ１２００、ＰＭＩＣ（power management integrated circuit）１３００及び外部メモリ１４００を含むものでもある。
【0076】
カメラモジュールグループ１１００は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃを含むものでもある。たとえ、図面には、３つのカメラモジュール１１００ａ、１１００ｂ、１１００ｃが配置された実施形態が示されているとしても、本発明の技術的思想がそれに限定されるものではない。一部実施形態において、カメラモジュールグループ１１００は、２つのカメラモジュールのみを含むように変形されて実施されることも可能である。また、一部実施形態において、カメラモジュールグループ１１００は、ｎ個（ｎは、４以上の自然数）のカメラモジュールを含むように変形されて実施されることも可能である。
【0077】
以下、図８Ｂを参照して、カメラモジュール１１００ｂの詳細構成についてより具体的に説明するが、以下の説明は、実施形態によって、他のカメラモジュール１１００ａ、１１００ｃについても同様に適用可能である。
【0078】
図８Ｂを参照すれば、カメラモジュール１１００ｂは、プリズム１１０５、ＯＰＦＥ（Optical Path Folding Element）１１１０、アクチュエータ１１３０、イメージセンシング装置１１４０及び保存部１１５０を含むものでもある。
【0079】
プリズム１１０５は、光反射物質の反射面１１０７を含み、外部から入射される光Ｌの経路を変えることができる。
【0080】
一部実施形態において、プリズム１１０５は、第１方向（図８ＢにおけるＸ方向）に入射される光Ｌの経路を、前記第１方向に垂直な第３方向（図８ＢにおけるＹ方向）に変えることができる。また、プリズム１１０５は、光反射物質の反射面１１０７の中心軸１１０６を中心にＡ方向に回転させるか、あるいは中心軸１１０６をＢ方向に回転させ、第１方向（Ｘ方向）に入射される光Ｌの経路を、垂直な第３方向（Ｙ方向）に変えることができる。このとき、ＯＰＦＥ １１１０も、第１方向（Ｘ方向）及び第３方向（Ｙ方向）と垂直な第２方向（図８ＢにおけるＺ方向）に移動することができる。
【0081】
一部実施形態において、図８Ｂに示されたように、プリズム１１０５のＡ方向の最大回転角度は、プラス（＋）Ａ方向には１５°以下であり、マイナス（－）Ａ方向には１５°より大きいが、本発明の技術的思想がそれに限定されるものではない。
【0082】
一部実施形態において、プリズム１１０５は、プラス（＋）またはマイナス（－）Ｂ方向に、２０°前後、または１０°～２０°、または１５°～２０°の範囲で回転することができ、ここで、回転角度は、プラス（＋）またはマイナス（－）Ｂ方向に同一角度で回転するか、あるいは１°前後の範囲でほぼ類似した角度まで回転することができる。
【0083】
一部実施形態において、プリズム１１０５は、光反射物質の反射面１１０７を、中心軸１１０６の延長方向と平行な第２方向（例えば、Ｚ方向）に移動することができる。
【0084】
ＯＰＦＥ １１１０は、例えば、ｍ個（ここで、ｍは自然数）のグループからなる光学レンズを含むものでもある。前記ｍ個のレンズは、第３方向（Ｙ方向）に移動し、カメラモジュール１１００ｂの光学ズーム倍率（optical zoom ratio）を変更することができる。例えば、カメラモジュール１１００ｂの基本の光学ズーム倍率をＺとするとき、ＯＰＦＥ １１１０に含まれたｍ個の光学レンズを移動させる場合、カメラモジュール１１００ｂの光学ズーム倍率は、３Ｚ、または５Ｚ以上の光学ズーム倍率にも変更される。
【0085】
アクチュエータ１１３０は、ＯＰＦＥ １１１０または光学レンズ（以下、光学レンズという）を特定位置に移動させることができる。例えば、アクチュエータ１１３０は、正確なセンシングのために、イメージセンサ１１４２が光学レンズの焦点距離（focal length）に位置するように、光学レンズの位置を調整することができる。
【0086】
イメージセンシング装置１１４０は、イメージセンサ１１４２、制御ロジック１１４４及びメモリ１１４６を含むものでもある。イメージセンサ１１４２は、光学レンズを介して提供される光Ｌを利用して、センシング対象のイメージをセンシングすることができる。制御ロジック１１４４は、カメラモジュール１１００ｂの全般的な動作を制御することができる。例えば、制御ロジック１１４４は、制御信号ラインＣＳＬｂを介して提供された制御信号によって、カメラモジュール１１００ｂの動作を制御することができる。
【0087】
メモリ１１４６は、キャリブレーションデータ１１４７のような、カメラモジュール１１００ｂの動作に必要な情報を保存することができる。キャリブレーションデータ１１４７は、カメラモジュール１１００ｂが外部から提供された光Ｌを利用してイメージデータを生成するのに必要な情報を含むこともできる。キャリブレーションデータ１１４７は、例えば、前述の回転度（degree of rotation)に係わる情報、焦点距離に係わる情報、光学軸（optical axis）に係わる情報などを含んでもよい。カメラモジュール１１００ｂが、光学レンズの位置によって焦点距離が変わるマルチステート（multi-state）カメラ形態に具現される場合、キャリブレーションデータ１１４７は、光学レンズの各位置別（または、ステート別）の焦点距離値と、オートフォーカシング（auto-focusing）に係わる情報とを含むこともできる。
【0088】
保存部１１５０は、イメージセンサ１１４２を介してセンシングされたイメージデータを保存することができる。保存部１１５０は、イメージセンシング装置１１４０の外部に配置され、イメージセンシング装置１１４０を構成するセンサチップとスタックされた（stacked）形態にも具現される。一部実施形態において、保存部１１５０は、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）によって具現されるが、本発明の技術的思想がそれに限定されるものではない。
【0089】
イメージセンサ１１４２は、図１ないし図６Ｂを参照して説明したイメージセンサ１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ、１００ｆ、１００ｇ、またはそれらから本発明の技術的思想の範囲内で多様に変形及び変更されたイメージセンサを含んでもよい。
【0090】
図８Ａ及び図８Ｂを参照すれば、一部実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれは、アクチュエータ１１３０を含むものでもある。これにより、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれは、その内部に含まれたアクチュエータ１１３０の動作による、互いに同一のまたは互いに異なるキャリブレーションデータ１１４７を含む。
【0091】
一部実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうち１つのカメラモジュール（例えば、カメラモジュール１１００ｂ）は、前述のプリズム１１０５とＯＰＦＥ １１１０とを含む折り畳みレンズ（folded lens）形態のカメラモジュールであり、残りカメラモジュール（例えば、カメラモジュール１１００ａ及び１１００ｃ）は、プリズム１１０５とＯＰＦＥ １１１０とが含まれていないバーティカル（vertical）形態のカメラモジュールでもあるが、本発明の技術的思想がそれに限定されるものではない。
【0092】
一部実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうち１つのカメラモジュール（例えば、カメラモジュール１１００ｃ）は、例えば、ＩＲ（Infrared Ray）を利用してデプス（depth）情報を抽出するバーティカル形態のデプスカメラ（depth camera）でもある。この場合、アプリケーションプロセッサ１２００は、当該デプスカメラから提供されたイメージデータと、他のカメラモジュール（例えば、カメラモジュール１１００ａまたは１１００ｂ）から提供されたイメージデータとを併合（merge）し、三次元デプスイメージ（3D depth image）を生成することができる。
【0093】
一部実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうち少なくとも２つのカメラモジュール（例えば、カメラモジュール１１００ａ及び１１００ｂ）は、互いに異なる観測視野（Field of View、視野角）を有することができる。この場合、例えば、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうち少なくとも２つのカメラモジュール（例えば、カメラモジュール１１００ａ及び１１００ｂ）の光学レンズが互いに異なっているが、それに限定されるものではない。
【0094】
また、一部実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれの視野角は、互いに異なっている。この場合、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれに含まれた光学レンズも互いに異なっているが、それに限定されるものではない。
【0095】
一部実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれは、互いに物理的に分離されて配置されることが可能である。すなわち、１つのイメージセンサ１１４２のセンシング領域を、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃが分割して使用するものではなく、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれの内部に独立したイメージセンサ１１４２が配置されることが可能である。
【0096】
図８Ａを参照すれば、アプリケーションプロセッサ１２００は、イメージ処理装置１２１０、メモリコントローラ１２２０及び内部メモリ１２３０を含むものでもある。アプリケーションプロセッサ１２００は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃと分離されて具現可能である。例えば、アプリケーションプロセッサ１２００と、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃとは、別途の半導体チップによって互いに分離されて具現可能である。
【0097】
イメージ処理装置１２１０は、複数のサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃ、イメージ生成器１２１４及びカメラモジュールコントローラ１２１６を含むものでもある。イメージ処理装置１２１０は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃの個数に対応する個数のサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃを含むこともできる。
【0098】
それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃから生成されたイメージデータは、互いに分離されたイメージ信号ラインＩＳＬａ、ＩＳＬｂ、ＩＳＬｃを介して、対応するサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃにも提供される。例えば、カメラモジュール１１００ａから生成されたイメージデータは、イメージ信号ラインＩＳＬａを介して、サブプロセッサ１２１２ａに提供され、カメラモジュール１１００ｂから生成されたイメージデータは、イメージ信号ラインＩＳＬｂを介して、サブプロセッサ１２１２ｂに提供され、カメラモジュール１１００ｃから生成されたイメージデータは、イメージ信号ラインＩＳＬｃを介して、サブプロセッサ１２１２ｃに提供される。そのようなイメージデータ伝送は、例えば、ＭＩＰＩ（Mobile Industry Processor Interface）に基づいたＣＳＩ（Camera Serial Interface）を利用して行われるが、本発明の技術的思想がそれに限定されるものではない。
【0099】
一方、一部実施形態において、１つのサブプロセッサが複数のカメラモジュールに対応するように配置されることも可能である。例えば、サブプロセッサ１２１２ａとサブプロセッサ１２１２ｃとが、図示されたように互いに分離されて具現されるものではなく、１つのサブプロセッサに統合されて具現され、カメラモジュール１１００ａとカメラモジュール１１００ｃから提供されたイメージデータは、選択素子（例えば、マルチプレクサ）などを介して選択された後、統合されたサブプロセッサに提供されうる。
【0100】
それぞれのサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃに提供されたイメージデータは、イメージ生成器１２１４にも提供される。イメージ生成器１２１４は、イメージ生成情報（Generating Information）またはモード信号（Mode Signal）によって、それぞれのサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃから提供されたイメージデータを利用して、出力イメージを生成することができる。
【0101】
具体的には、イメージ生成器１２１４は、イメージ生成情報またはモード信号によって、互いに異なる視野角を有するカメラモジュール１１００ａ、１１００ｂ、１１００ｃから生成されたイメージデータのうち少なくとも一部を併合（merge）し、出力イメージを生成することができる。また、イメージ生成器１２１４は、イメージ生成情報またはモード信号によって、互いに異なる視野角を有するカメラモジュール１１００ａ、１１００ｂ、１１００ｃから生成されたイメージデータのうちいずれか１つを選択し、出力イメージを生成することができる。
【0102】
一部実施形態において、イメージ生成情報は、ズーム信号またはズームファクターを含むこともできる。また、一部実施形態において、モード信号は、例えば、ユーザ（user）から選択されたモードに基づいた信号でもある。
【0103】
イメージ生成情報がズーム信号（ズームファクター）であり、それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃが互いに異なる観測視野（視野角）を有する場合、イメージ生成器１２１４は、ズーム信号の種類によって互いに異なる動作を行うことができる。例えば、ズーム信号が第１信号である場合、カメラモジュール１１００ａから出力されたイメージデータと、カメラモジュール１１００ｃから出力されたイメージデータとを併合した後、併合されたイメージ信号と、併合に使用しないカメラモジュール１１００ｂから出力されたイメージデータとを利用して、出力イメージを生成することができる。若し、ズーム信号が第１信号と異なる第２信号である場合、イメージ生成器１２１４は、そのようなイメージデータ併合を行わず、それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃから出力されたイメージデータのうちいずれか１つを選択し、出力イメージを生成することができる。しかし、本発明の技術的思想がそれに限定されるものではなく、必要に応じて、イメージデータを処理する方法は、いつでも変形されて実施可能である。
【0104】
一部実施形態において、イメージ生成器１２１４は、複数のサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃのうち少なくとも１つから、露出時間が互いに異なる複数のイメージデータを受信し、複数のイメージデータに対してＨＤＲ（high dynamic range）処理を行うことにより、ダイナミックレンジが増加した併合されたイメージデータを生成することができる。
【0105】
カメラモジュールコントローラ１２１６は、それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃに制御信号を提供することができる。カメラモジュールコントローラ１２１６から生成された制御信号は、互いに分離された制御信号ラインＣＳＬａ、ＣＳＬｂ、ＣＳＬｃを介して、対応するカメラモジュール１１００ａ、１１００ｂ、１１００ｃにも提供される。
【0106】
複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうちいずれか１つ、例えば、カメラモジュール１１００ｂは、ズーム信号を含むイメージ生成情報またはモード信号によって、マスター（master）カメラモジュールと指定され、残りカメラモジュール、例えば、カメラモジュール１１００ａ、１１００ｃは、スレーブ（slave）カメラとも指定される。そのような情報は、制御信号に含まれ、互いに分離された制御信号ラインＣＳＬａ、ＣＳＬｂ、ＣＳＬｃを介して、対応するカメラモジュール１１００ａ、１１００ｂ、１１００ｃにも提供される。
【0107】
ズームファクターまたは動作モード信号によって、マスター及びスレーブとして動作するカメラモジュールが変更されもする。例えば、カメラモジュール１１００ａの視野角がカメラモジュール１１００ｂの視野角より広く、ズームファクターが低いズーム倍率を示す場合、カメラモジュール１１００ｂがマスターとして動作し、カメラモジュール１１００ａがスレーブとして動作することができる。一方、ズームファクターが高いズーム倍率を示す場合、カメラモジュール１１００ａがマスターとして動作し、カメラモジュール１１００ｂがスレーブとして動作することができる。
【0108】
一部実施形態において、カメラモジュールコントローラ１２１６からそれぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃに提供される制御信号は、シンクイネーブル（sync enable）信号を含むものでもある。例えば、カメラモジュール１１００ｂがマスターカメラであり、カメラモジュール１１００ａ、１１００ｃがスレーブカメラである場合、カメラモジュールコントローラ１２１６は、カメラモジュール１１００ｂにシンクイネーブル信号を伝送することができる。そのようなシンクイネーブル信号を提供されたカメラモジュール１１００ｂは、提供されたシンクイネーブル信号に基づいてシンク信号（sync signal）を生成し、生成されたシンク信号を、シンク信号ラインＳＳＬを介してカメラモジュール１１００ａ、１１００ｃに提供することができる。カメラモジュール１１００ｂとカメラモジュール１１００ａ、１１００ｃとは、そのようなシンク信号に同期化され、イメージデータをアプリケーションプロセッサ１２００へ伝送することができる。
【0109】
一部実施形態において、カメラモジュールコントローラ１２１６から複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃに提供される制御信号は、モード信号によるモード情報を含むものでもある。そのようなモード情報に基づいて、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは、センシング速度と関連して、第１動作モード及び第２動作モードで動作することができる。
【0110】
複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは、第１動作モードにおいて、第１速度でイメージ信号を生成（例えば、第１フレームレートのイメージ信号を生成）し、それを第１速度より高い第２速度でエンコーディング（例えば、第１フレームレートより高い第２フレームレートのイメージ信号をエンコーディング）し、エンコーディングされたイメージ信号をアプリケーションプロセッサ１２００へ伝送することができる。このとき、第２速度は、第１速度の３０倍以下でもある。
【0111】
アプリケーションプロセッサ１２００は、受信されたイメージ信号、すなわち、エンコーディングされたイメージ信号を、内部メモリ１２３０、またはアプリケーションプロセッサ１２００の外部にある外部メモリ１４００に保存し、以後、内部メモリ１２３０または外部メモリ１４００からエンコーディングされたイメージ信号を読み出してデコーディングし、デコーディングされたイメージ信号に基づいて生成されるイメージデータをディスプレイすることができる。例えば、イメージ処理装置１２１０の複数のサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃのうち対応するサブプロセッサがデコーディングを行うことができ、デコーディングされたイメージ信号に対してイメージ処理を行うことができる。
【0112】
複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは、第２動作モードにおいて、第１速度より低い第３速度でイメージ信号を生成（例えば、第１フレームレートより低い第３フレームレートのイメージ信号を生成）し、イメージ信号をアプリケーションプロセッサ１２００へ伝送することができる。アプリケーションプロセッサ１２００に提供されるイメージ信号は、エンコーディングされていない信号でもある。アプリケーションプロセッサ１２００は、受信されるイメージ信号に対してイメージ処理を行ったり、イメージ信号を内部メモリ１２３０または外部メモリ１４００に保存したりする。
【0113】
ＰＭＩＣ １３００は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれに電力、例えば、電源電圧を供給することができる。例えば、ＰＭＩＣ １３００は、アプリケーションプロセッサ１２００の制御下、パワー信号ラインＰＳＬａを介して、カメラモジュール１１００ａに第１電力を供給し、パワー信号ラインＰＳＬｂを介して、カメラモジュール１１００ｂに第２電力を供給し、パワー信号ラインＰＳＬｃを介して、カメラモジュール１１００ｃに第３電力を供給することができる。
【0114】
ＰＭＩＣ １３００は、アプリケーションプロセッサ１２００からの電力制御信号ＰＣＯＮに応答して、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれに対応する電力を生成し、かつ、電力のレベルを調整することができる。電力制御信号ＰＣＯＮは、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃの動作モード別の電力調整信号を含むものでもある。例えば、動作モードは、低電力モード（low power mode）を含み、このとき、電力制御信号ＰＣＯＮは、低電力モードで動作するカメラモジュール及び設定される電力レベルに係わる情報を含むこともできる。複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれに提供される電力のレベルは、互いに同一であっても、互いに異なっていてもよい。また、電力のレベルは、動的に変更されもする。
【0115】
以上のように、図面と明細書で例示的な実施形態が開示された。本明細書において、特定用語を使用して実施形態を説明したが、それは、単に本発明の技術的思想を説明するための目的で使用されたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。したがって、当該技術分野における通常の知識を有する者であれば、それらから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まらなければならない。
【符号の説明】
【0116】
１０１ 基板
１０１Ａ 前面
１０１Ｂ 背面
１１０ デュアル垂直ゲート
１１１ 連結部分
１１３ 垂直部分
１１３Ｄ 下部垂直部分
１１３Ｕ 上部垂直部分
１１３Ｔ トレンチ
１１５ ゲート絶縁膜
１２０ 素子分離膜
１５０ 配線構造物
１５１，１５３，１５５ 層間絶縁膜
１６１ コンタクトプラグ
１６３，１６５ 導電ライン
１７０ 反射防止膜
ＣＦ カラーフィルタ
ＭＬ マイクロレンズ
ＰＤ 光電変換素子
ＳＡ１ 分離領域
１０１Ａ 前面
１０１Ｂ 背面
１１０ デュアル垂直ゲート
１１１ 連結部分
１１３ 垂直部分
１１３Ｄ 下部垂直部分
１１３Ｕ 上部垂直部分
１１３Ｔ トレンチ
１１５ ゲート絶縁膜
１２０ 素子分離膜
１５０ 配線構造物
１５１，１５３，１５５ 層間絶縁膜
１６１ コンタクトプラグ
１６３，１６５ 導電ライン
１７０ 反射防止膜
ＣＦ カラーフィルタ
ＭＬ マイクロレンズ
ＰＤ 光電変換素子
ＳＡ１ 分離領域
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図6A】
【図6B】
【図6C】
【図7A】
【図7B】
【図7C】
【図7D】
【図7E】
【図7F】
【図7G】
【図8A】
【図8B】