特開2024-89472 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ ブリルニクス　シンガポール　プライベート　リミテッドの特許一覧

特開2024-89472固体撮像装置、固体撮像装置の製造方法、および電子機器

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024089472

(43)【公開日】2024-07-03

(54)【発明の名称】固体撮像装置、固体撮像装置の製造方法、および電子機器

(51)【国際特許分類】

H04N 25/70 20230101AFI20240626BHJP

H01L 27/146 20060101ALI20240626BHJP

【ＦＩ】

H04N25/70

H01L27/146 D

【審査請求】未請求

【請求項の数】26

【出願形態】ＯＬ

(21)【出願番号】P 2022204860

(22)【出願日】2022-12-21

(71)【出願人】

【識別番号】521182560

【氏名又は名称】ブリルニクスシンガポールプライベートリミテッド

(74)【代理人】

【識別番号】110001863

【氏名又は名称】弁理士法人アテンダ国際特許事務所

(72)【発明者】

【氏名】盛一也

(72)【発明者】

【氏名】宮内健

【テーマコード（参考）】

4M118

5C024

【Ｆターム（参考）】

4M118AA02

4M118AB01

4M118BA14

4M118CA02

4M118CA04

4M118DD04

4M118DD12

4M118FA06

4M118FA27

4M118FA33

4M118GC08

4M118GC09

4M118GD04

4M118GD07

5C024CX03

5C024CX37

5C024CX43

5C024EX52

5C024GX02

5C024GY18

5C024HX23

5C024HX28

5C024HX35

(57)【要約】

【課題】最大限の光応答を確保することが可能で、再現性に加えて低光ＳＮＲを確保することが可能であり、しかもさらなる画素サイズの縮小化を図ることが可能で、ダイナミックレンジ、応答性、解像度などの性能を効率的に向上させることが可能な固体撮像装置、固体撮像装置の製造方法、および電子機器を提供する。
【解決手段】第１の光電変換素子ＰＤ０は、集積された電荷は蓄積ノードに蓄積され、オーバーフローした電荷はフローティングディフュージョンＦＤに蓄積され、第２の光電変換素子ＰＤ１は、集積された電荷は蓄積ノードに蓄積され、オーバーフローした電荷はフローティングディフュージョンＦＤ外領域に排出される。
【選択図】図３

【特許請求の範囲】

【請求項1】

共有画素が配置された画素部と、
前記画素部の前記共有画素から画素信号を読み出す読み出し部と、を有し、
前記共有画素は、
光電変換により生成した電荷を蓄積する少なくとも２つの光電変換素子と、
前記光電変換素子の各々に蓄積された電荷をそれぞれ個別に転送可能な少なくとも２つの転送素子と、
前記転送素子の各々を通じて前記光電変換素子各々の蓄積電荷が転送されるフローティングディフュージョンと、を含み、
１つの前記フローティングディフュージョンが前記複数の光電変換素子および前記複数の転送素子により共有され、
少なくとも一の前記光電変換素子から一の前記転送素子を介して前記フローティングディフュージョンに至る電荷転送経路部には、当該一の光電変換素子からの飽和信号を前記フローティングディフュージョンにオーバーフローさせることが可能なオーバーフローパス部が形成され、
少なくとも他の前記光電変換素子から一の前記フローティングディフュージョン外領域に至る電荷転送経路部には、当該他の光電変換素子からの飽和信号を前記フローティングディフュージョン外領域に排出させることが可能な電荷排出パス部が形成され、
一の前記光電変換素子からの第１の飽和信号は一の前記転送素子を介して前記フローティングディフュージョンに転送され、
他の前記光電変換素子からの第２の飽和信号は前記電荷排出パス部を介して排出される
固体撮像装置。

【請求項2】

前記共有画素は、
光電変換により生成した電荷を蓄積する第１の光電変換素子と、
前記第１の光電変換素子に蓄積された電荷を転送可能な第１の転送素子と、
光電変換により生成した電荷を蓄積する第２の光電変換素子と、
前記第２の光電変換素子に蓄積された電荷を転送可能な第２の転送素子と、を少なくとも含み、
前記フローティングディフュージョンは、少なくとも
前記第１の転送素子を通じて前記第１の光電変換素子の蓄積電荷、前記第２の転送素子を通じて前記第２の光電変換素子の蓄積電荷が転送され、
前記第１の光電変換素子は、
集積された電荷は蓄積ノードに蓄積され、オーバーフローした電荷は前記フローティングディフュージョンに蓄積され、
前記第２の光電変換素子は、
集積された電荷は蓄積ノードに蓄積され、オーバーフローした電荷は前記フローティングディフュージョン外領域に排出される
請求項１記載の固体撮像装置。

【請求項3】

前記第１の光電変換素子は、
飽和信号は前記フローティングディフュージョンの飽和によって制限され、フルウェル容量（ＦＷＣ）は前記第２の光電変換素子のＦＷＣより小さく形成され、
光電荷は異なる利得で少なくとも２回読み取ることが可能で、
前記第２の光電変換素子は、
飽和信号は光電変換素子の飽和によって制限され、フルウェル容量（ＦＷＣ）は前記第１の光電変換素子のＦＷＣより大きく形成される
請求項２記載の固体撮像装置。

【請求項4】

前記読み出し部は、
前記共有画素の読み出しシーケンスにおいて、
前記第１の光電変換素子からの読み出し信号(Ｑｐｄ０)の読み出し処理で開始し、
次いで、オーバーフロー信号(Ｑｆｄ) の読み出し処理を行い、総処理光電荷が拡張させ、
その後、前記第２の光電変換素子からの読み出し信号（Ｑｐｄ１)の読み出し処理を行い、
光電荷の総量は、前記第１の光電変換素子による（Ｑｐｄ０＋Qｆｄ）と前記第２の光電変換素子のＱｐｄ１とにより与えられる
請求項３記載の固体撮像装置。

【請求項5】

前記読み出し部は、
蓄積された光電荷信号のそれぞれは、列または画素単位のアナログデジタルコンバータ（ＡＤＣ）の各信号用のメモリのペアを使用して、単一フレームで読み出すことが可能である
請求項４記載の固体撮像装置。

【請求項6】

前記読み出し部は、
蓄積された光電荷ごとにＡＤ変換を行うことができ、異なる変換利得のために少なくとも複数のＡＤＣ変換を利用する
請求項５記載の固体撮像装置。

【請求項7】

前記共有画素は、
各光電変換素子に対応するように配置されるカラーフィルタを含み、
対応するオーバーフロー光電荷が前記フローティングディフュージョンに蓄積される前記第１の光電変換素子に高透過カラーフィルタが適用され、より低い透過カラーフィルタは、対応する光電荷が蓄積された読み出し信号を格納する前記第２の光電変換素子に適用される
請求項６記載の固体撮像装置。

【請求項8】

前記共有画素は、
高透過フィルタを前記第１の光電変換素子に割り当てて、光電変換素子からのすべての信号が飽和するまで信号応答範囲を拡張することにより、前記第２の光電変換素子に低透過フィルタを割り当てることができるように形成されている
請求項７記載の固体撮像装置。

【請求項9】

前記共有画素は、
クロストークの抑制を許容範囲内に維持するＤＴＩ構造であって、光電変換素子間で発生する色信号のクロストークを防ぐことができるパーシャルフルＤＴＩ構造を備えている
請求項７記載の固体撮像装置。

【請求項10】

オーバーフロー電荷蓄積が発生した前記共有画素内の高透過光電変換素子に対してフルウェル容量を拡張することが可能である
請求項７記載の固体撮像装置。

【請求項11】

前記共有画素は、
光電変換により生成した電荷を蓄積する第１の光電変換素子と、
前記第１の光電変換素子に蓄積された電荷を転送可能な第１の転送素子と、
光電変換により生成した電荷を蓄積する第２の光電変換素子と、
前記第２の光電変換素子に蓄積された電荷を転送可能な第２の転送素子と、
光電変換により生成した電荷を蓄積する第３の光電変換素子と、
前記第３の光電変換素子に蓄積された電荷を転送可能な第３の転送素子と、
光電変換により生成した電荷を蓄積する第４の光電変換素子と、
前記第４の光電変換素子に蓄積された電荷を転送可能な第４の転送素子と、を少なくとも含み、
前記フローティングディフュージョンは、少なくとも
前記第１の転送素子を通じて前記第１の光電変換素子の蓄積電荷、前記第２の転送素子を通じて前記第２の光電変換素子の蓄積電荷、前記第３の転送素子を通じて前記第３の光電変換素子の蓄積電荷、および、前記第４の転送素子を通じて前記第４の光電変換素子の蓄積電荷が転送され、
前記第１の光電変換素子、前記第２の光電変換素子、前記第３の光電変換素子、および前記第４の光電変換素子による飽和信号が対応する前記第１の転送素子、前記第２の転送素子、前記第３の転送素子、および前記第４の転送素子の一端子側を介して前記フローティングディフュージョンに転送され、
前記第１の光電変換素子、前記第２の光電変換素子、前記第３の光電変換素子、および前記第４の光電変換素子によるオーバーフロー電荷は前記第１の転送素子、前記第２の転送素子、前記第３の転送素子、および前記第４の転送素子の他端子側を介して前記フローティングディフュージョン外領域に排出される
請求項１記載の固体撮像装置。

【請求項12】

前記共有画素は、
各光電変換素子に対応するように配置されるカラーフィルタを含み、
前記カラーフィルタは、
前記フローティングディフュージョンを共有する複数の光電変換素子のｍ×ｍブロック（ｍは２以上の整数）に適用されている
請求項１１記載の固体撮像装置。

【請求項13】

前記共有画素は、
各光電変換素子を含む画素に対応するように配置されるカラーフィルタを含み、
対応するオーバーフロー光電荷が前記フローティングディフュージョンに蓄積される１番目の前記第１の光電変換素子に感度の高い高透過カラーフィルタが適用され、感度のより低い透過カラーフィルタは、対応する光電荷が蓄積された読み出し信号を格納する２番目以降の前記第２の光電変換素子に適用され、
感度の高い画素のオーバーフロー信号を拡張する場合に、感度の高い画素以外の画素のカラーフィルタを、より低い透過カラーフィルタのいずれかに感度を持つものと組み合わせている
請求項７または請求項１１記載の固体撮像装置。

【請求項14】

前記共有画素は、
クロストークの抑制を許容範囲内に維持するＤＴＩ構造であって、光電変換素子間で発生する色信号のクロストークを防ぐことができるパーシャルフルＤＴＩ構造を備えている
請求項１２記載の固体撮像装置。

【請求項15】

前記読み出し部は、
前記フローティングディフュージョンを共有する複数の光電変換素子のビニング機能を適用可能であり、
ｍ×ｍビニングではオーバーフロー電荷が前記フローティングディフュージョンに拡張されて保存される
請求項１４記載の固体撮像装置。

【請求項16】

２×２ビニング機能は、
有効な画素サイズを２倍にする一方で、光電変換素子のより高い（×４）感度とウェル（×４の飽和点）を提供する
請求項１５記載の固体撮像装置。

【請求項17】

共有する少なくとも一部の光電変換素子からのオーバーフロー電荷の蓄積が発生した前記フローティングディフュージョンを共有する所望の光電変換素子のフルウェル容量（ＦＷＣ）を拡張することが可能である
請求項１５記載の固体撮像装置。

【請求項18】

前記読み出し部は、
前記共有画素の読み出しシーケンスにおいて、
１番目の前記電変換素子からの読み出し信号(Ｑｐｄ０)の読み出し処理で開始し、
次いで、オーバーフロー信号(Ｑｆｄ) の読み出し処理を行い、総処理光電荷が拡張させ、
その後、２番目以降の前記光電変換素子からの読み出し信号（Ｑｐｄｎ)の読み出し処理を行い、
光電荷の総量は、前記第１の光電変換素子による（Ｑｐｄ０＋Qｆｄ）と前記２番目以降の前記光電変換素子のＱｐｄｎとにより与えられる
請求項１５記載の固体撮像装置。

【請求項19】

前記読み出し部は、
複数の動作シーケンスを有する画素毎にアナログサンプルホールド回路ないは各信号シーケンスのデジタル変換（ＡＤＣ）によるグローバル読み出しを実施するように構成される
請求項１８記載の固体撮像装置。

【請求項20】

前記共有画素は、
前記フローティングディフュージョンに接続された蓄積素子と、
前記蓄積素子を介して前記フローティングディフュージョンの電荷を蓄積する蓄積容量素子と、を含む
請求項１から１２，１４から１９のいずれか一に記載の固体撮像装置。

【請求項21】

前記転送素子の少なくともチャネル形成領域より深い層にオーバーフローパスが形成されている
請求項２０記載の固体撮像装置。

【請求項22】

前記電荷オーバーフローゲート素子の少なくともチャネル形成領域下にオーバーフローパスが形成される
請求項２１記載の固体撮像装置。

【請求項23】

前記電荷オーバーフローゲート素子は、前記光電変換素子の蓄積電荷を前記出力ノードとしてのフローティングディフュージョン領域外に転送するシャッタゲートとして機能する
請求項２２記載の固体撮像装置。

【請求項24】

前記転送素子と前記電荷オーバーフローゲート素子はそれぞれ個別のタイミングで駆動制御される
請求項２３記載の固体撮像装置。

【請求項25】

共有画素が配置された画素部と、
前記画素部の前記共有画素から画素信号を読み出す読み出し部と、を有し、
前記共有画素は、
光電変換により生成した電荷を蓄積する少なくとも２つの光電変換素子と、
前記光電変換素子の各々に蓄積された電荷をそれぞれ個別に転送可能な少なくとも２つの転送素子と、
前記転送素子の各々を通じて前記光電変換素子各々の蓄積電荷が転送されるフローティングディフュージョンと、を含み、
１つの前記フローティングディフュージョンが前記複数の光電変換素子および前記複数の転送素子により共有される
固体撮像装置の製造方法であって、
少なくとも一の前記光電変換素子から一の前記転送素子を介して前記フローティングディフュージョンに至る電荷転送経路部には、当該一の光電変換素子からの飽和信号を前記フローティングディフュージョンにオーバーフローさせることが可能なオーバーフローパス部を形成し、
少なくとも他の前記光電変換素子から一の前記フローティングディフュージョン外領域に至る電荷転送経路部には、当該他の光電変換素子からの飽和信号を前記フローティングディフュージョン外領域に排出させることが可能な電荷排出パス部を形成し、
一の前記光電変換素子からの第１の飽和信号は一の前記転送素子を介して前記フローティングディフュージョンに転送されるように形成し、
他の前記光電変換素子からの第２の飽和信号は前記電荷排出パス部を介して排出されるように形成する
固体撮像装置の製造方法。

【請求項26】

固体撮像装置と、
前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置は、
共有画素が配置された画素部と、
前記画素部の前記共有画素から画素信号を読み出す読み出し部と、を有し、
前記共有画素は、
光電変換により生成した電荷を蓄積する少なくとも２つの光電変換素子と、
前記光電変換素子の各々に蓄積された電荷をそれぞれ個別に転送可能な少なくとも２つの転送素子と、
前記転送素子の各々を通じて前記光電変換素子各々の蓄積電荷が転送されるフローティングディフュージョンと、を含み、
１つの前記フローティングディフュージョンが前記複数の光電変換素子および前記複数の転送素子により共有され、
少なくとも一の前記光電変換素子から一の前記転送素子を介して前記フローティングディフュージョンに至る電荷転送経路部には、当該一の光電変換素子からの飽和信号を前記フローティングディフュージョンにオーバーフローさせることが可能なオーバーフローパス部が形成され、
少なくとも他の前記光電変換素子から一の前記フローティングディフュージョン外領域に至る電荷転送経路部には、当該他の光電変換素子からの飽和信号を前記フローティングディフュージョン外領域に排出させることが可能な電荷排出パス部が形成され、
一の前記光電変換素子からの第１の飽和信号は一の前記転送素子を介して前記フローティングディフュージョンに転送され、
他の前記光電変換素子からの第２の飽和信号は前記電荷排出パス部を介して排出される
電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、固体撮像装置、固体撮像装置の製造方法、および電子機器に関するものである。

【背景技術】

【0002】

光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。

【0003】

ＣＭＯＳイメージセンサは、画素毎にフォトダイオード（光電変換素子）および浮遊拡散層（ＦＤ：Floating Diffusion、フローティングディフュージョン)を有するＦＤアンプを持ち合わせており、その読み出しは、画素アレイの中のある一行を選択し、それらを同時に列（カラム）出力方向へと読み出すような列並列出力型が主流である。

【0004】

一般的に、ＣＭＯＳイメージセンサの各画素は、たとえば１個のフォトダイオードに対して、転送素子としての転送トランジスタ、リセット素子としてのリセットトランジスタ、ソースフォロワ素子（増幅素子）としてのソースフォロワトランジスタ、および選択素子としての選択トランジスタの４素子を能動素子として含んで構成される。

【0005】

ＣＭＯＳイメージセンサは、一般的に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色フィルタやシアン、マゼンタ、イエロー、グリーンの４色補色フィルタを用いてカラー画像を撮像する。

【0006】

一般的に、ＣＭＯＳイメージセンサにおいて、画素（ピクセル）は個別にフィルタを備えている。フィルタは、主として赤色光を透過させる赤（Ｒ）フィルタ、主として緑色光を透過させる緑（Ｇｒ，Ｇｂ）フィルタ、および主として青色光を透過させる青（Ｂ）フィルタの４つを正方配列したサブピクセル群が単位ＲＧＢサブピクセルグループであるマルチピクセルとして２次元状に配列されている。

【0007】

また、ＣＭＯＳイメージセンサへの入射光はフィルタを介してフォトダイオードで受光される。フォトダイオードは、人間の可視領域（３８０ｎｍ～７８０ｎｍ程度）より広いい波長域（３８０ｎｍ～１１００ｎｍ）の光を受光して信号電荷を発生させることから、赤外光分の誤差が生じて、色再現性が低下する。
このため、あらかじめ赤外線カットフィルタ（ＩＲカットフィルタ）により赤外光を除去するのが一般的である。

【0008】

赤外線カット（IR-Cut）フィルタを備えたＲＧＢピクセルを使用することで、飽和光強度の高い可視光までの良好な色再現性を得られ、高ダイナミックレンジ化を図ることが可能となる。
また、ＩＲなしのＷ（ホワイト/クリア）ピクセルを使用することにより可視から近赤外線の波長帯に対する高感度性能なカットフィルタを得ることができる（たとえば非特許文献１参照）。

【0009】

「W」フィルタは、Ｒ、Ｇ、Ｂなどの他のフィルタよりも可視光条件に対する応答性がはるかに高いため、「ホワイト / クリア」フィルタテクノロジーをカラーマトリックスで使用することにより、光応答性パフォーマンスを向上させ、低照度性能を向上させることが可能となる。

【0010】

図１は、Ｗ，Ｒ，Ｇ，Ｂ等の種々のカラーマトリックスにおける光応答特性を示す図である。

【0011】

図１からわかるように、可視光の飽和点は、カラーマトリックスの高透過率のカラーフィルタ（ＣＦ）によって制限される。
したがって、ＷやＧの飽和点だけを伸ばせば、画素サイズを増やさずにダイナミックレンズ（ＤＲ）を伸ばす、すなわち高ダイナミック化を図ることができる。

【0012】

また、高ダイナミックレンジ化のアプローチの一つとして、横型オーバーフロー蓄積容量（LOFIC: Lateral Overflow Integration Capacitor）の構成を挙げることができる。

【0013】

ところで近年、ＣＭＯＳイメージセンサにおいては、画素数の増加に伴い、画素サイズの微細化の要求が高まり、これに対応すべく、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタを複数のフォトダイオードおよび転送トランジスタで共有する複数画素共有技術が提案されている（たとえば特許文献１または２参照）。

【0014】

特許文献１には、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタを２組のフォトダイオードおよび転送トランジスタで共有する２画素共有構造を有するＣＭＯＳイメージセンサの画素の一例が示されている。
また、特許文献２には、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタを４組のフォトダイオードおよび転送トランジスタで共有する４画素共有構造を有するＣＭＯＳイメージセンサの画素の一例が示されている。

【0015】

共有画素ＰＸＬ１は、素子の形成領域として、中央部分の中央領域ＣＴＡＲ１、並びに、中央領域ＣＴＡＲ１を挟んで両側（Ｙ方向）の第１の領域ＦＳＡＲ１および第２の領域ＳＣＡＲ１を含んで、矩形領域ＲＣＴ１が割り当てられている。
共有画素のレイアウトは、基本的に、素子形成領域の中央部分にフローティングディフュージョンＦＤが配置され、このフローティングディフュージョンＦＤを中心として複数の光電変換素子であるフォトダイオードＰＤが放射状に配置される。

【0016】

たとえば、２画素共有構造の場合、中央領域ＣＴＡＲ１には、フローティングディフュージョンＦＤがＸ方向およびＹ方向の中央部に形成され、そのＸ方向の図中右側に、リセットトランジスタＲＳＴ－Ｔｒが形成され、左側にソースフォロワトランジスタＳＦ－Ｔｒ、選択トランジスタＳＥＬ－Ｔｒが形成されている。
なお、これらの左右等の配置は、一例であって図示する例であることを問わない。

【0017】

第１の領域ＦＳＡＲ１には、第１のフォトダイオードＰＤ０、第１の転送トランジスタＴＧ０－Ｔｒが隣接するように形成されている。
第１の転送トランジスタＴＧ０－Ｔｒが中央領域ＣＴＡＲ１側にフローティングディフュージョンＦＤと接続するように矩形状に形成されている。

【0018】

第２の領域ＳＣＡＲ１には、第２のフォトダイオードＰＤ１、第２の転送トランジスタＴＧ１－Ｔｒが形成されている。
第２の転送トランジスタＴＧ１－Ｔｒが中央領域ＣＴＡＲ１側にフローティングディフュージョンＦＤと接続するように形成されている。

【0019】

このような構成を採用することにより、画素構成要素を２つ、４つの複数の画素で共通化できるため、１画素当たりのフォトダイオードＰＤのサイズを最大化できることから、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となる。

【0020】

また、共有ＦＤ構造を有することから、フォトダイオードＰＤ間で発生する色信号のクロストークを防ぐことができるＤＴＩ（Deep Trench Isolation）技術が適用される。
この場合、共有ＦＤ領域の下では、完全なディープトレンチ分離を行うためのフルＤＴＩの代わりに、サブディープトレンチ分離を行うためのサブＤＴＩが使用される。

【先行技術文献】

【特許文献】

【0021】

【特許文献1】特開２００７－８１０３３号公報

【特許文献2】特開２０１３－６２７８９５号公報

【非特許文献】

【0022】

【非特許文献1】S. Kawada、S. Sakai、N. Akahane、R. Kuroda、S. Sugawa、「IR-Cut RGB および可視-近-IR ピクセルを備えたワイドダイナミックレンジの市松模様カラー CMOS イメージセンサー」、SENSORS、2009 年 IEEE、2009 年、pp. 1648-1651、doi: 10.1109/ICSENS.2009.5398511。

【発明の概要】

【発明が解決しようとする課題】

【0023】

しかしながら、上記した各種ＣＭＯＳイメージセンサには、それぞれ以下に示すような不利益や利益がある。

【0024】

「ホワイト / クリア」フィルタテクノロジーをカラーマトリックスで使用するＣＭＯＳイメージセンサにおいては、強い光量下での実際の使用では、対応するＡＤＣコードで白の飽和信号が最初にクリップされ、その後、Ｒ、Ｇ、Ｂなどの他の信号が静止していない間に色再現性が崩壊し、飽和点差による高照度性能の低下を招く。

【0025】

ＬＯＦＩＣを用いた飽和点最適化技術が適用されたシングルチップのワイドダイナミックレンジ (DR) ＣＭＯＳイメージセンサは、可視波長帯の良好な色再現性と高感度で実証されている。
ＬＯＦＩＣアーキテクチャに基づくＣＭＯＳイメージセンサは、ダイナミックレンジを最大化するために感度に応じて各カラー画素（ピクセル）の静電容量値が最適化される。

【0026】

また、画素サイズの縮小とＨＤＲ技術を採用したＣＭＯＳイメージセンサは、ＦＤ共有ＰＤレイアウトとオーバーフロー方向制御を備えた画素（ピクセル）回路を有している。
これにより、さらなる画素サイズの縮小が可能になるが、ＨＤＲではＬＯＦＩＣを使用し、フローティングディフュージョンＦＤ（ＦＤノード）は個々のフォトダイオードＰＤのオーバーフロー信号電荷を保持することは困難である。

【0027】

また、フルＤＴＩ構造を採用したＣＭＯＳイメージセンサにおいては、クロストークの抑制を許容範囲内に維持することを含む、背面照射型ピクセルのスケーリングにおける主要な課題を有しており、高性能のＤＴＩ構造が適切に配置されていないと、クロストークの問題が制限要因になる。

【0028】

以下に、画素サイズやクロストークによる課題についてさらに考察する。
上述した２画素共有あるいは４画素共有の共有画素は、画素構成要素を２つまたは４つの画素で共通化できるため、１画素当たりのフォトダイオードＰＤのサイズを最大化できることから、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となる。

【0029】

しかしながら、たとえば４画素共有構造の場合、フローティングディフュージョンＦＤ部の面積が大きくなり、これにより、フローティングディフュージョンＦＤの容量が大きくなって変換利得が下がり、ノイズが増大するという不利益がある。

【0030】

また、共有画素は、基本的に、たとえばフローティングディフュージョンＦＤを中心に放射状にフォトダイオードＰＤが形成される。そのため、リセットトランジスタＲＳＴ－Ｔｒは電気的に接続されることから、画素のうちの近接した領域に形成された別ノードのフローティングディフュージョンＦＤに接続される。
このため、接合（ジャンクション）容量および、電気的に接続するための配線容量が増えて、ＦＤノードの容量（Cｆｄ）が増加して、変換利得が低減して、ノイズ特性が劣化するという不利益がある。

【0031】

また、一般に、所定のフォトダイオードＰＤの蓄積電荷を超えた信号（オーバーフロー電荷）は、隣接画素へ流れ込むと、電荷の混合（偽信号となる）が起きる。
これを防止するために、オーバーフロー電荷が隣接画素に漏れこむ前に接続されたフローティングディフュージョンＦＤに流れこむような構成がとられる。
この構成の場合には、フローティングディフュージョンＦＤの電荷を読み出し中に共有する画素からの電荷の漏れこみが発生した場合には偽信号が発生する。たとえば、ベイヤ配列の場合、Ｒ信号を読み出し中にＧ信号のオーバーフロー電荷が発生した場合、出力ノードとしてのフローティングディフュージョンＦＤで電荷混合が発生する。

【0032】

以上のように共有構造を有する従来のＣＭＯＳイメージセンサにおいては、カラーマトリックスで「白」を使用する場合、最大の光応答を確保することは困難であり、再現性に加えて低光ＳＮＲを確保することは困難で、これらの技術的な制限を緩和することで、さらに画素サイズを縮小することは困難である。

【0033】

本発明は、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となることはもとより、接合容量および配線容量の増加を抑えることができ、出力ノードとしてのフローティングディフュージョンの容量の増加を抑止して、変換利得の低下を防止でき、ひいてはノイズ特性の向上を図ることが可能で、しかもフローティングディフュージョンにおける電荷混合を防止することが可能な固体撮像装置、固体撮像装置の製造方法、および電子機器を提供することにある。
さらに本発明は、最大限の光応答を確保することが可能で、再現性に加えて低光ＳＮＲを確保することが可能であり、しかもさらなる画素サイズの縮小化を図ることが可能で、ダイナミックレンジ、応答性、解像度などの性能を効率的に向上させることができる固体撮像装置、固体撮像装置の製造方法、および電子機器を提供することにある。

【課題を解決するための手段】

【0034】

本発明の第１の観点の固体撮像装置は、共有画素が配置された画素部と、前記画素部の前記共有画素から画素信号を読み出す読み出し部と、を有し、前記共有画素は、光電変換により生成した電荷を蓄積する少なくとも２つの光電変換素子と、前記光電変換素子の各々に蓄積された電荷をそれぞれ個別に転送可能な少なくとも２つの転送素子と、前記転送素子の各々を通じて前記光電変換素子各々の蓄積電荷が転送されるフローティングディフュージョンと、を含み、１つの前記フローティングディフュージョンが前記複数の光電変換素子および前記複数の転送素子により共有され、少なくとも一の前記光電変換素子から一の前記転送素子を介して前記フローティングディフュージョンに至る電荷転送経路部には、当該一の光電変換素子からの飽和信号を前記フローティングディフュージョンにオーバーフローさせることが可能なオーバーフローパス部が形成され、少なくとも他の前記光電変換素子から一の前記フローティングディフュージョン外領域に至る電荷転送経路部には、当該他の光電変換素子からの飽和信号を前記フローティングディフュージョン外領域に排出させることが可能な電荷排出パス部が形成され、一の前記光電変換素子からの第１の飽和信号は一の前記転送素子を介して前記フローティングディフュージョンに転送され、他の前記光電変換素子からの第２の飽和信号は前記電荷排出パス部を介して排出される。

【0035】

本発明の第２の観点は、共有画素が配置された画素部と、前記画素部の前記共有画素から画素信号を読み出す読み出し部と、を有し、前記共有画素は、光電変換により生成した電荷を蓄積する少なくとも２つの光電変換素子と、前記光電変換素子の各々に蓄積された電荷をそれぞれ個別に転送可能な少なくとも２つの転送素子と、前記転送素子の各々を通じて前記光電変換素子各々の蓄積電荷が転送されるフローティングディフュージョンと、を含み、１つの前記フローティングディフュージョンが前記複数の光電変換素子および前記複数の転送素子により共有される固体撮像装置の製造方法であって、少なくとも一の前記光電変換素子から一の前記転送素子を介して前記フローティングディフュージョンに至る電荷転送経路部には、当該一の光電変換素子からの飽和信号を前記フローティングディフュージョンにオーバーフローさせることが可能なオーバーフローパス部を形成し、少なくとも他の前記光電変換素子から一の前記フローティングディフュージョン外領域に至る電荷転送経路部には、当該他の光電変換素子からの飽和信号を前記フローティングディフュージョン外領域に排出させることが可能な電荷排出パス部を形成し、一の前記光電変換素子からの第１の飽和信号は一の前記転送素子を介して前記フローティングディフュージョンに転送されるように形成し、他の前記光電変換素子からの第２の飽和信号は前記電荷排出パス部を介して排出されるように形成する。

【0036】

本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、共有画素が配置された画素部と、前記画素部の前記共有画素から画素信号を読み出す読み出し部と、を有し、前記共有画素は、光電変換により生成した電荷を蓄積する少なくとも２つの光電変換素子と、前記光電変換素子の各々に蓄積された電荷をそれぞれ個別に転送可能な少なくとも２つの転送素子と、前記転送素子の各々を通じて前記光電変換素子各々の蓄積電荷が転送されるフローティングディフュージョンと、を含み、１つの前記フローティングディフュージョンが前記複数の光電変換素子および前記複数の転送素子により共有され、少なくとも一の前記光電変換素子から一の前記転送素子を介して前記フローティングディフュージョンに至る電荷転送経路部には、当該一の光電変換素子からの飽和信号を前記フローティングディフュージョンにオーバーフローさせることが可能なオーバーフローパス部が形成され、少なくとも他の前記光電変換素子から一の前記フローティングディフュージョン外領域に至る電荷転送経路部には、当該他の光電変換素子からの飽和信号を前記フローティングディフュージョン外領域に排出させることが可能な電荷排出パス部が形成され、一の前記光電変換素子からの第１の飽和信号は一の前記転送素子を介して前記フローティングディフュージョンに転送され、他の前記光電変換素子からの第２の飽和信号は前記電荷排出パス部を介して排出される。

【発明の効果】

【0037】

本発明によれば、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となることはもとより、接合容量および配線容量の増加を抑えることができ、出力ノードとしてのフローティングディフュージョンの容量の増加を抑止して、変換利得の低下を防止でき、ひいてはノイズ特性の向上を図ることが可能で、しかもフローティングディフュージョンにおける電荷混合を防止することが可能となる。
さらに本発明によれば、最大限の光応答を確保することが可能で、再現性に加えて低光ＳＮＲを確保することが可能であり、しかもさらなる画素サイズの縮小化を図ることが可能で、ダイナミックレンジ、応答性、解像度などの重要な性能を効率的に向上させることが可能となる。

【図面の簡単な説明】

【0038】

【図1】Ｗ，Ｒ，Ｇ，Ｂ等の種々のカラーマトリックスにおける光応答特性を示す図である。

【図2】本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。

【図3】本発明の第１の実施形態に係る固体撮像装置の共有画素の一例を示す回路図である。

【図4】本発明の第１の実施形態に係る共有画素の主要部であるシャッタゲートトランジスタを有する電荷蓄積転送系のＹ方向から見た構成例を示す簡略断面図である。

【図5】本発明の第１の実施形態に係る共有画素の主要部であるシャッタゲートトランジスタを有する電荷蓄積転送系のＸ方向から見た構成例を示す簡略断面図である。

【図6】本発明の第１の実施形態に係る共有画素に配置されるフルＤＴＩ（ＦＤＴＩ）の配置方法を説明するための図である。

【図7】本第１の実施形態に係る同一の光電変換読み出し部内で２つのフォトダイオードで一つのフローティングディフュージョンＦＤを共有する場合の各トランジスタ、キャパシタ等の配置例を示す簡略平面図である。

【図8】２つのフォトダイオードのポテンシャル遷移の一例を示す図である。

【図9】本発明の第１の実施形態に係る固体撮像装置のＦＤ共有画素におけるフルＤＴＩ構造の形成パターン例について説明するための図である。

【図10】本発明の第１の実施形態に係る固体撮像装置の画素アレイ内におけるフルＤＴＩの形成パターン例について説明するための図である。

【図11】本発明の第１の実施形態において採用可能なカラーマトリックスの構成例について説明するための図である。

【図12】共有ＦＤ構造とカラーマトリックス補間を使用したＲＷＷＢ（ＲＣＣＢ）構成での光応答例について説明するための図である。

【図13】通常のカラーフィルタの透過率、並びに、Ｇフィルタの透過率を示す図である。

【図14】ＦＤ共有型ＰＤの光電荷状態についてポテンシャル遷移に関連付けて説明するための図である。

【図15】本発明の実施形態に係る固体撮像装置の画素部の列出力の読み出し系に採用されるカラムＡＤＣの構成例を示す図である。

【図16】線形化のための読み出し操作と電荷混合スキームのそれぞれの光電荷カバレッジを示す図である。

【図17】本発明の第１の実施形態に係る固体撮像装置に採用可能な読み出し動作例を示す図である。

【図18】本発明の第１の実施形態に係る固体撮像装置の共有画素に採用可能な読み出し動作例を示す図であって、共有画素の回路例、タイミングチャート、およびポテンシャル遷移を関連付けて示す図である。

【図19】本第１の実施形態に係る固体撮像装置の効果について説明するための図である。

【図20】本発明の第２の実施形態に係る固体撮像装置の共有画素の一例を示す回路図である。

【図21】２×２ＦＤ共有画素用カラーマトリックスの形成例を示す図である。

【図22】本発明の第２の実施形態に係る共有画素の４つのフォトダイオード、転送トランジスタ、並びに、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタの配置例を示す簡略平面図である。

【図23】本発明の第２の実施形態に係る固体撮像装置のＦＤ共有画素におけるフルＤＴＩ構造の形成パターン例について説明するための図である。

【図24】本発明の第２の実施形態において採用可能なブロックベイヤ構成とカラーフィルタ構成について説明するための図である。

【図25】第２の実施形態において採用可能なカラーマトリックスの構成例について説明するための図である。

【図26】共有ＦＤ構造とカラーマトリックス補間を使用した（ＩＲ）ＲＢＷ構成での光応答例について説明するための図である。

【図27】本発明の実施形態に係る固体撮像装置の画素部の列出力の読み出し系に採用されるカラムＡＤＣの構成例を示す図である。

【図28】線形化のための読み出し操作と電荷混合スキームのそれぞれの光電荷カバレッジを示す第１図である。

【図29】線形化のための読み出し操作と電荷混合スキームのそれぞれの光電荷カバレッジを示す第２図である。

【図30】線形化のための読み出し操作と電荷混合スキームのそれぞれの光電荷カバレッジを示す第３図である。

【図31】２×２ブロックベイヤ構成を有し、４つのフォトダイオードＰＤで１つのフローティングディフュージョンＦＤを共有するシャッタ機能付き画素回路の読み出しシステム例を示し、すべてのオーバーフロー信号を使用していない場合の読み出しシステム例を示す図である。

【図32】２×２ブロックベイヤ構成を有し、４つのフォトダイオードＰＤで１つのフローティングディフュージョンＦＤを共有するシャッタ機能付き画素回路の読み出しシステム例を示し、すべてのオーバーフロー信号を使用している場合のシステム例を示す図である。

【図33】２×２ブロックベイヤ構成を有し、４つのフォトダイオードＰＤで１つのフローティングディフュージョンＦＤを共有するシャッタ機能付き画素回路の読み出しシステム例を示し、一部のオーバーフロー信号を使用している場合のシステム例を示す図である。

【図34】本発明の第２の実施形態に係る固体撮像装置に採用可能な光電荷蓄積読み出し動作シーケンス例を示す図である。

【図35】本発明の第２の実施形態に係る固体撮像装置の共有画素に採用可能な全画素読み出し動作例を示すタイミングチャートであって、共有画素の読み出し回路例に関連付けて示す図である。

【図36】本発明の第２の実施形態に係る固体撮像装置の共有画素に採用可能な４共有ＰＤビニング読み出し動作例を示すタイミングチャートであって、共有画素の読み出し回路例に関連付けて示す図である。

【図37】本発明の第２の実施形態に係る固体撮像装置の共有画素に採用可能なＬＯＦＩＣ時の４共有ＰＤビニング読み出し動作例を示すタイミングチャートであって、共有画素の読み出し回路例に関連付けて示す図である。

【図38】本発明の第２の実施形態に係る固体撮像装置の共有画素に採用可能なＬＯＦＩＣおよびＳＥＨＤＲの全利用時の４共有ＰＤビニング読み出し動作例を示すタイミングチャートであって、共有画素の読み出し回路例に関連付けて示す図である。

【図39】本発明の第２の実施形態に係る固体撮像装置の共有画素に採用可能なＬＯＦＩＣおよびＳＥＨＤＲの部分利用時の４共有ＰＤビニング読み出し動作例を示すタイミングチャートであって、共有画素の読み出し回路例に関連付けて示す図である。

【図40】本発明の第２の実施形態に係る固体撮像装置に採用可能なＬＯＦＩＣおよびＳＥＨＤＲの全利用時の読み出し動作例を示す図である。

【図41】本発明の第２の実施形態に係る固体撮像装置に採用可能なＬＯＦＩＣの部分利用時およびＳＥＨＤＲの読み出し動作例を示す図である。

【図42】本第２の実施形態に係る固体撮像装置の効果について説明するための図である。

【図43】本発明の実施形態に係る固体撮像装置が適用される電子機器の構成の一例を示す図である。

【発明を実施するための形態】

【0039】

以下、本発明の実施形態を図面に関連付けて説明する。

【0040】

（第１の実施形態）
図２は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
図３は、本発明の第１の実施形態に係る固体撮像装置の共有画素の一例を示す回路図である。
本実施形態において、固体撮像装置１０は、たとえばＣＭＯＳイメージセンサにより構成される。

【0041】

この固体撮像装置１０は、図２に示すように、撮像部としての画素部２０、垂直走査回路（行走査回路）３０、読み出し回路（カラム読み出し回路）４０、水平走査回路（列走査回路）５０、およびタイミング制御回路６０を主構成要素として有している。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、およびタイミング制御回路６０により画素信号の読み出し部７０が構成される。

【0042】

本第１の実施形態において、固体撮像装置１０、後で詳述するように、画素部２０に行列状に配列される画素（または画素部２０）は、出力ノードとしての１つのフローティングディフュージョンＦＤおよび出力バッファを形成するソースフォロワ素子（ソースフォロワトランジスタ）を、２つの光電変換素子（フォトダイオードＰＤ）および転送素子（転送トランジスタ）により共有されている。
共有画素の素子形成領域の中央部分にフローティングディフュージョンＦＤが配置され、このフローティングディフュージョンＦＤを中心として複数の光電変換素子が放射状（本実施形態では上下（Ｙ）方向）に配置されている。

【0043】

そして、本実施形態に係る固体撮像装置１０の共有画素は、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となることはもとより、接合容量および配線容量の増加を抑えることができ、出力ノードとしてのフローティングディフュージョンの容量の増加を抑止して、変換利得の低下を防止でき、ひいてはノイズ特性の向上を図ることが可能となるように、そして、最大限の光応答を確保することが可能で、再現性に加えて低光ＳＮＲを確保することが可能であり、しかもさらなる画素サイズの縮小化を図ることが可能で、ダイナミックレンジ、応答性、解像度などの重要な性能を効率的に向上させることが可能となるように、次に示すような特徴的な構成が採用されている。

【0044】

以下に、本第１の実施形態に係る固体撮像装置１０の共有画素や画素部のカラーフィルタマトリックス等の特徴的な構成の概要を説明した後、共有画素構造や配列等の構成、機能等の詳細について順を追って説明する。

【0045】

（本第１の実施形態に係る固体撮像装置１０の共有画素等の特徴的な構成の概要）
本第１の実施形態に係る固体撮像装置１０において、共有画素ＰＸＬ２０の共有ＦＤ構造は、第１のフォトダイオードＰＤ０と第２のフォトダイオードＰＤ１を含んで構成され、第１のフォトダイオードＰＤ０で飽和した第１の飽和信号がフローティングディフュージョンＦDに完全に転送(オーバーフロー)される。
共有画素ＰＸＬ２０において、他の共有ＰＤである第２のフォトダイオードＰＤ１からフローティングディフュージョンＦDへのオーバーフロー信号はシャッタゲートＳＧ（ＡＢ）の他側を介してドレインに放出（排出）される。そのため、フローティングディフュージョンＦDへのオーバーフロー信号はなく。そのため、この構成要素は共通のＦＤ構造でありながら、信号のクロストークとしてオーバーフロー信号が混入することはない。

【0046】

各フォトダイオードＰＤ０、ＰＤ１には、それぞれ２つの転送ゲートが接続されており、蓄積された電荷を排出して蓄積時間を個別に制御することができる。また、上述のように、オーバーフロー方向がフローティングディフュージョンＦDに混入しないように制御することができる。

【0047】

共有画素ＰＸＬ２０は、第１のフォトダイオードＰＤ０と第２のフォトダイオードＰＤ１により共有されるフローティングディフュージョンＦD、転送トランジスタＴＧ－Ｔｒ、リセットトランジスタＲＳＴ－Ｔｒ、ビニング(ＢＩＮ)トランジスタＢＩＮ－Ｔｒ、ソースフォロワ（ＳＦ)トランジスタＳＦ－Ｔｒを含んで構成されている。

【0048】

フォトダイオードＰＤ（０，１）は、転送トランジスタＴＧ－ＴｒがフローティングディフュージョンＦDへの電荷転送に接続されている固定フォトダイオードによって形成される。
リセットトランジスタＲＳＴ－Ｔｒは、電荷転送の前に強制的にフローティングディフュージョンＦDをリセットレベル（Ｖｒｓｔ）にするために接続される。
なお、光電気変換された電子はフォトダイオードＰＤに蓄積され、転送トランジスタＴＧ－ＴｒによってフローティングディフュージョンＦDに転送される。

【0049】

本実施形態に係る読み出しシーケンスは、１番目のＰＤ読み出し信号Ｑｐｄ０で開始できる。
次に、２番目の蓄積ノードとして利用できるオーバーフロー信号Ｑｆｄが続き、総処理光電荷が拡張される。
その後、2番目のＰＤ信号Ｑｐｄ１が読み出される。
したがって、光電荷の総量は、第１のフォトダイオードＰＤ０と第２のフォトダイオードＰＤ１のそれぞれ（Ｑｐｄ１ + Ｑｆｄ）とＱｐｄ１で与えられる。

【0050】

蓄積された光電荷信号のそれぞれは、列またはピクセル単位のADCの各信号用のメモリのペアを使用して、単一フレームで読み出すことができる。
複数ノードのマルチゲイン読み出しにより、低照度（高ゲイン）から明光（低ゲイン）まで信号範囲を確保できるダイナミックレンジ拡張が可能である。

【0051】

ＡＤＣ変換は、蓄積された光電荷ごとに発生する可能性があり、少なくとも複数のＡＤＣ変換が異なる変換利得（変換ゲイン）に利用可能である。
これらのデジタルコードは、ポストデータ処理後に線形化されたコードにすることができる。

【0052】

共有画素ＰＸＬ２０において、共有ＰＤの１つは大きなフルウェル容量（ＦＷＣ）を保持できるため、対応するオーバーフロー光電荷がフローティングディフュージョンＦDに蓄積される第１のフォトダイオードＰＤ０に高透過カラーフィルタが適用される。
低透過カラーフィルタは、対応する光電荷（フォトチャージ）が蓄積されたフォーカスピクセルＰＤのみを格納する第２のフォトダイオードＰＤ１に適用される。

【0053】

この構成では、第１のフォトダイオードＰＤ０の最大フォト領域が拡張され、信号比が高飽和のために維持される。

【0054】

カラーマトリックスのＲＢＷ構成の例として、クリア (Ｗ) などの最高透過フィルタを第１のフォトダイオードＰＤ０に割り当てて、フォトダイオードＰＤ０からのすべての信号が飽和するまで信号応答範囲を拡張し、ＲまたはＢフィルタの低透過フィルタを第２のフォトダイオードＰＤ１に割り当てることがでる。
この構成により、単一のフォトダイオードＰＤ０の信号応答範囲を十分に拡張して、大幅な画素縮小を伴うすべての画素の色再現性を確保できる。

【0055】

また、共有ＦＤ構造のため、フォトダイオードＰＤ間発生する色信号のクロストークを防ぐことができる、部分的に開いたフルＤＴＩを備えたＢＳＩ (Back Sided Isolation) 構造上に画素（ピクセル）を形成することができる。

【0056】

以上に、本第１の実施形態に係る固体撮像装置１０の共有画素や画素部のカラーフィルタマトリックス等の特徴的な構成の概要を説明した。
以下に、本第１の実施形態に係る固体撮像装置１０の信号読み出し形態、共有画素構造や配列等の構成、機能等の詳細について順を追って説明する。

【0057】

（信号読み出し形態例）
まず、本第１の実施形態に係る固体撮像装置１０の信号読み出し形態例について説明する。

【0058】

本第１の実施形態において、固体撮像装置１０は、画素部２０において、画素として光電変換読み出し部、ＡＤ（アナログデジタル）変換部、およびメモリ部を含み、たとえば積層型のＣＭＯＳイメージセンサとして構成されている。なお、固体撮像装置１０は、グローバルシャッタの動作機能を持つように構成されてもよい。
本第１の実施形態に係る固体撮像装置１０において、後で詳述するように、各画素がＡＤ（アナログデジタル）変換機能を有しており、ＡＤ変換部は、光電変換読み出し部により読み出される電圧信号と参照電圧とを比較し、読み出される電圧信号ＶＳＬに対してアナログデジタル（ＡＤ）変換処理を行い、デジタル化した比較結果信号を出力する比較器（コンパレータ）を有している。

【0059】

比較器は、読み出し部７０の制御の下、蓄積期間（露光期間）に光電変換素子から出力ノード（フローティングディフュージョン）に溢れ出たオーバーフロー電荷に応じた電圧信号に対するデジタル化した第１の比較結果信号を出力する第１の比較処理と、蓄積期間後の転送期間に出力ノードに転送された光電変換素子の蓄積電荷に応じた電圧信号に対するデジタル化した第２の比較結果信号を出力する第２の比較処理と、を行う。

【0060】

そして、本実施形態においては、第２の比較処理中に不規則な強い光が光電変換素子に入射したとしても、光電変換素子から不要な電荷をフローティングディフュージョンＦＤ領域外に放出し、光電変換素子からフローティングディフュージョンＦＤに電荷がオーバーフローしてＦＤレベルが変動することを防止するシャッタゲート（ＳＧ）を有している。
これにより、第２の比較処理中に、不規則な強い光が光電変換素子に入射したとしてもＦＤレベルが変動することを防止し、正常なＡＤ変換処理を実現可能に構成されている。

【0061】

そして、本第１の実施形態に係る固体撮像装置１０は、小さな画素サイズで所定の読み出しモードによりダイナミックレンジを拡大し画素を実現することを可能とするため、読み出し部７０はデジタル画素からの画素信号の読み出し処理およびＡＤ変換処理後のデータ格納を以下のように実行する。

【0062】

固体撮像装置１０において、比較器は、読み出し部７０の制御の下、異なる光電変換素子の蓄積電荷に対して異なる読み出しシーケンスで読み出された少なくとも２系統のモード読み出し信号に対する比較処理を行うことが可能である。
より具体的には、比較器は、異なる２つのフォトダイオード（光電変換素子）ＰＤで一つの出力ノードとしてのフローティングディフュージョンＦＤを共有する一つの光電変換読み出し部（画素）に接続されており、同一の光電変換読み出し部内の異なるフォトダイオードＰＤの蓄積電荷に対して異なる読み出しシーケンスで読み出された少なくとも２系統のモード読み出し信号に対する比較処理を行うことが可能に構成されている。
また、比較器は、それぞれ一つまたは複数（本例では２）のフォトダイオードＰＤを含む複数の光電変換読み出し部が選択的に接続されて、一つの比較器が複数の光電変換読み出し部で共有されており、異なる光電変換読み出し部内の異なるフォトダイオードＰＤ０，ＰＤ１の蓄積電荷に対して異なる読み出しシーケンスで読み出された少なくとも２系統のモード読み出し信号に対する比較処理を行うことが可能に構成されている。

【0063】

本実施形態において、読み出し部７０は、少なくとも第１の読み出しモードＲＭＤ１、第２の読み出しモードＲＭＤ２、第３の読み出しモードＲＭＤ３、および第４の読み出しモードＲＭＤ４の４系統の読み出しモードうちの少なくとも２系統の読み出しモードで前記画素信号の読み出しが可能である。

【0064】

読み出し部７０は、第１の読み出しモードＲＭＤ１時には、リセット期間ＰＲ後のリセット読み出し期間ＰＲＲＤに、出力バッファ部から出力ノード（フローティングディフュージョン）の第２電荷量に応じた第２変換利得（たとえば低変換利得：ＬＣＧ）で変換した読み出しリセット信号ＬＣＧＶＲＳＴを読み出し、比較器でこの読み出しリセット信号ＬＣＧＶＲＳＴに対する比較処理を行う第２変換利得リセット読み出し処理ＬＣＧＲＲＤを行うことが可能である。
さらに、読み出し部７０は、第１の読み出しモードＲＭＤ１時には、リセット読み出し期間ＰＲＲＤ後の転送期間ＰＴに続く読み出し期間ＰＲＤに、出力バッファ部から出力ノードの第２電荷量に応じた第２変換利得で変換した読み出し信号ＬＣＧＶＳＩＧを読み出し、比較器でこの読み出し信号ＬＣＧＶＳＩＧに対する比較処理を行う第２変換利得読み出し処理ＬＣＧＳＲＤを行うことが可能である。

【0065】

または、読み出し部７０は、第１の読み出しモードＲＭＤ１時には、リセット期間ＰＲ後のリセット読み出し期間ＰＲＲＤに、出力バッファ部から出力ノード（フローティングディフュージョン）の第１電荷量に応じた第１変換利得（たとえば高変換利得：ＨＣＧ）で変換した読み出しリセット信号ＨＣＧＶＲＳＴを読み出し、比較器でこの読み出しリセット信号ＨＣＧＶＲＳＴに対する比較処理を行う第１変換利得リセット読み出し処理ＨＣＧＲＲＤを行うことが可能である。
さらに、読み出し部７０は、第１の読み出しモードＲＭＤ１時には、リセット読み出し期間ＰＲＲＤ後の転送期間ＰＴに続く読み出し期間ＰＲＤに、出力バッファ部から出力ノードの第１電荷量に応じた第１変換利得で変換した読み出し信号ＨＣＧＶＳＩＧを読み出し、比較器でこの読み出し信号ＨＣＧＶＳＩＧに対する比較処理を行う第１変換利得読み出し処理ＨＣＧＳＲＤを行うことが可能である。

【0066】

読み出し部７０は、第２の読み出しモードＲＭＤ２時には、リセット期間ＰＲ後のリセット読み出し期間ＰＲＲＤに、出力バッファ部から出力ノードの第２電荷量に応じた第２変換利得で変換した第２の読み出しリセット信号ＬＣＧＶＲＳＴを読み出し、比較器で第２の読み出しリセット信号ＬＣＧＶＲＳＴに対する比較処理を行う第２変換利得リセット読み出し処理ＬＣＧＲＲＤを行うことが可能である。
さらに、読み出し部７０は、第２読み出しモードＲＭＤ２時には、利得切換部により利得を切り換えて、出力バッファ部から出力ノードの第１電荷量に応じた第１変換利得で変換した第１の読み出しリセット信号ＨＣＧＶＲＳＴを読み出し、比較器でこの第１の読み出しリセット信号ＨＣＧＶＲＳＴに対する比較処理を行う第１変換利得リセット読み出し処理ＨＣＧＲＲＤを行うことが可能である。
さらに、読み出し部７０は、第２読み出しモードＲＭＤ２時には、リセット読み出し期間ＰＲＲＤ後の第１の転送期間ＰＴ１に続く第１の読み出し期間ＰＲＤ１に、出力バッファ部から出力ノードの第１電荷量に応じた第１変換利得で変換した第１の読み出し信号ＨＣＧＶＳＩＧを読み出し、比較器でこの第１の読み出し信号ＨＣＧＶＳＩＧに対する比較処理を行う第１変換利得読み出し処理ＨＣＧＳＲＤを行うことが可能である。
さらに、読み出し部７０は、第２読み出しモードＲＭＤ２時には、第１の読み出し期間ＰＲＤ１後に利得切換部により利得を切り換えて、第１の読み出し期間ＰＲＤ１後の第２の転送期間ＰＴ２に続く第２の読み出し期間ＰＲＤ２に、出力バッファ部から出力ノードの第２電荷量に応じた第２変換利得で変換した第２の読み出し信号ＬＣＧＶＳＩＧを読み出し、比較器でこの第２の読み出し信号ＬＣＧＶＳＩＧに対する比較処理を行う第２変換利得読み出し処理ＬＣＧＳＲＤを行うことが可能である。

【0067】

読み出し部７０は、第３の読み出しモードＲＭＤ３時には、第１のリセット期間ＰＲ１後の第１のリセット読み出し期間ＰＲＲＤ１に、出力バッファ部から出力ノードの第１電荷量に応じた第１変換利得で変換した第１の読み出しリセット信号ＨＣＧＶＲＳＴを読み出し、比較器でこの第１の読み出しリセット信号ＨＣＧＶＲＳＴに対する比較処理を行う第１変換利得リセット読み出し処理ＨＣＧＲＲＤを行うことが可能である。
さらに、読み出し部７０は、第３の読み出しモードＲＭＤ３時には、第１のリセット読み出し期間ＰＲＲＤ１後の第１の転送期間ＰＴ１に続く第１の読み出し期間ＰＲＤ１に、出力バッファ部から出力ノードの第１電荷量に応じた第１変換利得で変換した第１の読み出し信号ＨＣＧＶＳＩＧを読み出し、比較器でこの第１の読み出し信号ＨＣＧＶＳＩＧに対する比較処理を行う第１変換利得読み出し処理ＨＣＧＳＲＤを行うことが可能である。
さらに、読み出し部７０は、第３の読み出しモードＲＭＤ３時には、第１の読み出し期間ＰＲＤ１後に利得切換部により利得を切り換えて、第１の読み出し期間ＰＲＤ１後の第２の転送期間ＰＴ２に続く第２の読み出し期間ＰＲＤ２に、出力バッファ部から出力ノードの第２電荷量に応じた第２変換利得で変換した第２の読み出し信号ＬＣＧＶＳＩＧを読み出し、比較器でこの第２の読み出し信号ＬＣＧＶＳＩＧに対する比較処理を行う第２変換利得読み出し処理ＬＣＧＳＲＤを行うことが可能である。
さらに、読み出し部７０は、第３の読み出しモードＲＭＤ３時には、第２の読み出し期間ＰＲＤ２後の第２のリセット期間ＰＲ２に続く第２のリセット読み出し期間ＰＲＲＤ２に、出力バッファ部から出力ノードの第２電荷量に応じた第２変換利得で変換した第２の読み出しリセット信号ＬＣＧＶＲＳＴを読み出し、比較器でこの第２の読み出しリセット信号ＬＣＧＶＲＳＴに対する比較処理を行う第２変換利得リセット読み出し処理ＬＣＧＲＳＤを行うことが可能である。

【0068】

読み出し部７０は、第４の読み出しモードＲＭＤ４時には、不規則な強い光が光電変換素子に入射した場合であって、オーバーフロー電荷によって出力ノード（フローティングディフュージョンＦＤ）の電位が変動し比較器の出力が反転するまでの時間をクロックで数えて信号量を予測し、第１のリセット読み出し期間ＰＲＲＤ１に、出力バッファ部から出力ノードの第１電荷量に応じた第１変換利得で変換した第１の読み出しリセット信号ＨＣＧＶＲＳＴを読み出し、比較器でこの第１の読み出しリセット信号ＨＣＧＶＲＳＴに対する比較処理を行う第１変換利得リセット読み出し処理ＨＣＧＲＲＤを行うことが可能である。
さらに、読み出し部７０は、第４の読み出しモードＲＭＤ４時には、第１のリセット読み出し期間ＰＲＲＤ１後の第１の転送期間ＰＴ１に続く第１の読み出し期間ＰＲＤ１に、出力バッファ部から出力ノードの第１電荷量に応じた第１変換利得で変換した第１の読み出し信号ＨＣＧＶＳＩＧを読み出し、比較器でこの第１の読み出し信号ＨＣＧＶＳＩＧに対する比較処理を行う第１変換利得読み出し処理ＨＣＧＳＲＤを行うことが可能である。
さらに、読み出し部７０は、第４の読み出しモードＲＭＤ４時には、第１の読み出し期間ＰＲＤ１後に利得切換部により利得を切り換えて、第１の読み出し期間ＰＲＤ１後の第２の転送期間ＰＴ２に続く第２の読み出し期間ＰＲＤ２に、出力バッファ部から出力ノードの第２電荷量に応じた第２変換利得で変換した第２の読み出し信号ＬＣＧＶＳＩＧを読み出し、比較器でこの第２の読み出し信号ＬＣＧＶＳＩＧに対する比較処理を行う第２変換利得読み出し処理ＬＣＧＳＲＤを行うことが可能である。
さらに、読み出し部７０は、第４の読み出しモードＲＭＤ４時には、第２の読み出し期間ＰＲＤ２後の第２のリセット期間ＰＲ２に続く第２のリセット読み出し期間ＰＲＲＤ２に、出力バッファ部から出力ノードの第２電荷量に応じた第２変換利得で変換した第２の読み出しリセット信号ＬＣＧＶＲＳＴを読み出し、比較器でこの第２の読み出しリセット信号ＬＣＧＶＲＳＴに対する比較処理を行う第２変換利得リセット読み出し処理ＬＣＧＲＳＤを行うことが可能である。

【0069】

以下、固体撮像装置１０の各部の構成および機能の概要、特に、画素部２０および画素の構成および機能、それらに関連した読み出し処理等について詳述する。

【0070】

（共有画素ＰＸＬ２０の構成例）
図３は、本発明の第１の実施形態に係る固体撮像装置１０の共有画素の一例を示す回路図である。

【0071】

画素部２０は、複数の画素２００がＮ行Ｍ列の行列状（マトリクス状）に配列されている。

【0072】

本第１の実施形態に係る共有画素ＰＸＬ２０は、光電変換読み出し部２１０、ＡＤ変換部２２０、およびメモリ部２３０を含んで構成されている。
本第１の実施形態の画素部２０は、第１の基板１１０と第２の基板１２０の積層型のＣＭＯＳイメージセンサとして構成されるが、本例では、図３に示すように、第１の基板１１０に光電変換読み出し部２１０が形成され、第２の基板１２０にＡＤ変換部２２０およびメモリ部２３０が形成されている。

【0073】

共有画素ＰＸＬ２０の光電変換読み出し部２１０は、２つのフォトダイオード（光電変換素子）と１つの画素内アンプとを含んで構成される。
具体的には、この光電変換読み出し部２１０は、たとえば第１の光電変換素子である第１のフォトダイオードＰＤ０、および第２の光電変換部であるフォトダイオードＰＤ１を有する。
本第１の実施形態の共有画素ＰＸＬ２０は、第１のフォトダイオードＰＤ０および第２のフォトダイオードＰＤ１が、出力ノードＮＤ０としてのフローティングディフュージョンＦＤを共有している。

【0074】

第１のフォトダイオードＰＤ０および第２のフォトダイオードＰＤ１は、蓄積期間に光電変換により生成した電荷を蓄積する。
第１のフォトダイオードＰＤ０の蓄積部ＰＮＤ０とフローティングディフュージョンＦＤとの間に第１の転送素子としての第１の転送トランジスタＴＧ０－Ｔｒが接続され、蓄積部ＰＮＤ０と所定の固定電位ＶＡＡＰＩＸとの間に第１の電荷オーバーフローゲート素子としての第１のシャッタゲートトランジスタＳＧ０－Ｔｒが接続されている。
また、第２のフォトダイオードＰＤ１の蓄積部ＰＮＤ１とフローティングディフュージョンＦＤとの間に第２の転送素子としての第２の転送トランジスタＴＧ１－Ｔｒが接続され、蓄積部ＰＮＤ１と所定の固定電位ＶＡＡＰＩＸとの間に第２の電荷オーバーフローゲート素子としての第２のシャッタゲートトランジスタＳＧ１－Ｔｒが接続されている。

【0075】

そして、光電変換読み出し部２１０は、一つの出力ノードＮＤ０としてのフローティングディフュージョンＦＤに対応して、リセット素子としてのリセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワ素子としてのソースフォロワトランジスタＳＦ－Ｔｒ、蓄積素子としての蓄積トランジスタＢＩＮ－Ｔｒ、蓄積容量素子としての蓄積キャパシタＣＳ、および読み出しノードＮＤ１をそれぞれ一つずつ有する。
なお、光電変換読み出し部２１０は、さらに選択素子としての選択トランジスタＳＥＬ-Ｔｒを有する構成をとり得る。

【0076】

そして、本第１の実施形態においては、ソースフォロワトランジスタＳＦ－Ｔｒおよび読み出しノードＮＤ１を含んで出力バッファ部２１１が構成されている。
また、蓄積トランジスタＢＩＮ－Ｔｒおよび蓄積キャパシタＣＳを含んで利得切換部２１２が構成されている。

【0077】

本第１の実施形態に係る光電変換読み出し部２１０は、出力バッファ部２１１の読み出しノードＮＤ１がＡＤ変換部２２０の入力部に接続されている。
光電変換読み出し部２１０は、出力ノードとしてのフローティングディフュージョンＦＤの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号ＶＳＬをＡＤ変換部２２０に出力する。

【0078】

本第１の実施形態に係る光電変換読み出し部２１０は、読み出し部７０の制御の下、第１の光電変換素子としての第１のフォトダイオードＰＤ０の蓄積電荷に対して第４の読み出しモードＲＭＤ４または前記第３の読み出しモードＲＭＤ３による読み出しを行う。
光電変換読み出し部２１０は、続いて、第２の光電変換素子としての第２のフォトダイオードＰＤ１の蓄積電荷に対して第１の読み出しモードＲＭＤ１または第２の読み出しモードＲＭＤ２による読み出しを行う。
本第１の実施形態においては、第１の光電変換素子としての第１のフォトダイオードＰＤ０の蓄積電荷に対して第４の読み出しモードＲＭＤ４による読み出しを行い、第２の光電変換素子としての第２のフォトダイオードＰＤ１の蓄積電荷に対して第２の読み出しモードＲＭＤ２による読み出しを行う。

【0079】

たとえば、光電変換読み出し部２１０は、ＡＤ変換部２２０の第１の比較処理期間ＰＣＭＰ１において、蓄積期間ＰＩに光電変換素子であるフォトダイオードＰＤ０から出力ノードとしてのフローティングディフュージョンＦＤに溢れ出たオーバーフロー電荷に応じた電圧信号ＶＳＬを出力する。

【0080】

さらに、光電変換読み出し部２１０は、ＡＤ変換部２２０の第２の比較処理期間ＰＣＭＰ２において、蓄積期間ＰＩ後の転送期間ＰＴに出力ノードとしてのフローティングディフュージョンＦＤに転送されたフォトダイオードＰＤ１の蓄積電荷に応じた電圧信号ＶＳＬを出力する。
光電変換読み出し部２１０は、第２の比較処理期間ＰＣＭＰ２において、画素信号としての読み出しリセット信号(信号電圧)（ＶＲＳＴ）および読み出し信号(信号電圧)（ＶＳＩＧ）をＡＤ変換部２２０に出力する。

【0081】

第１のフォトダイオードＰＤ０および第２のフォトダイオードＰＤ１は、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷が正孔（ホール）であったり、各トランジスタがｐ型トランジスタであっても構わない。

【0082】

各共有画素ＰＸＬ２０において、フォトダイオード（ＰＤ）としては、埋め込み型フォトダイオード（ＰＰＤ）が用いられる。
フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による界面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまう。
埋め込み型フォトダイオード（ＰＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。

【0083】

光電変換読み出し部２１０の第１の転送トランジスタＴＧ０－Ｔｒは、第１のフォトダイオードＰＤ０の蓄積部ＰＮＤ０とフローティングディフュージョンＦＤの間に接続され、制御線を通じてゲートに印加される制御信号ＴＧ０により制御される。
第１の転送トランジスタＴＧ０－Ｔｒは、制御信号ＴＧ０がハイ（Ｈ）レベルの転送期間ＰＴに選択されて導通状態となり、第１のフォトダイオードＰＤ０で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤに転送する。
なお、第１のフォトダイオードＰＤ０およびフローティングディフュージョンＦＤが所定のリセット電位にリセットされた後、第１の転送トランジスタＴＧ０－Ｔｒは、制御信号ＴＧ０がロー（Ｌ）レベルの非導通状態となり、第１のフォトダイオードＰＤ０は蓄積期間ＰＩとなるが、このとき、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が第１の転送トランジスタＴＧ０―Ｔｒ下のオーバーフローパスを通じてオーバーフロー電荷としてフローティングディフュージョンＦＤに溢れ出す。

【0084】

第１の電荷オーバーフローゲート素子としての第１のシャッタゲートトランジスタＳＧ０－Ｔｒは、第１のフォトダイオードＰＤ０の蓄積部ＰＮＤ０と所定の固定電位ＶＡＡＰＩＸとの間が接続され、制御線を通じて印加される制御信号ＳＧ０により制御される。
第１のシャッタゲートトランジスタＳＧ０－Ｔｒは、制御信号ＳＧ０がＨレベルの期間に選択されて導通状態となり、第１のフォトダイオードＰＤ０の電荷蓄積部ＰＮＤ０と所定の固定電位ＶＡＡＰＩＸ間にアンチブルーミングとしての電荷放出（排出）パスを形成し、不要な電荷を固定電位ＶＡＡＰＩＸに放出させる。

【0085】

このように、第１の転送トランジスタＴＧ０－Ｔｒと第１のシャッタゲートトランジスタＳＧ０－Ｔｒは、それぞれ個別のタイミングで駆動制御される。

【0086】

光電変換読み出し部２１０の第２の転送トランジスタＴＧ１－Ｔｒは、第２のフォトダイオードＰＤ１の蓄積部ＰＮＤ１とフローティングディフュージョンＦＤの間に接続され、制御線を通じてゲートに印加される制御信号ＴＧ１により制御される。
第２の転送トランジスタＴＧ１－Ｔｒは、制御信号ＴＧ１がハイ（Ｈ）レベルの転送期間ＰＴに選択されて導通状態となり、第２のフォトダイオードＰＤ１で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤに転送する。
なお、第２のフォトダイオードＰＤ１およびフローティングディフュージョンＦＤが所定のリセット電位にリセットされた後、第２の転送トランジスタＴＧ１－Ｔｒは、制御信号ＴＧ１がロー（Ｌ）レベルの非導通状態となり、第２のフォトダイオードＰＤ１は蓄積期間ＰＩとなるが、このとき、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が第２のシャッタゲートトランジスタＳＧ１―Ｔｒ下のオーバーフローパスを通じてオーバーフロー電荷として固定電位ＶＡＡＰＩＸに溢れ出す。

【0087】

第２の電荷オーバーフローゲート素子としての第２のシャッタゲートトランジスタＳＧ１－Ｔｒは、第２のフォトダイオードＰＤ１の蓄積部ＰＮＤ１と所定の固定電位ＶＡＡＰＩＸとの間が接続され、制御線を通じて印加される制御信号ＳＧ１により制御される。
第２のシャッタゲートトランジスタＳＧ１－Ｔｒは、制御信号ＳＧ１がＨレベルの期間に選択されて導通状態となり、第２のフォトダイオードＰＤ１の電荷蓄積部ＰＮＤ１と所定の固定電位ＶＡＡＰＩＸ間にアンチブルーミングとしての電荷放出（排出）パス（経路）を形成し、不要な電荷を固定電位ＶＡＡＰＩＸに放出させる。

【0088】

このように、第２の転送トランジスタＴＧ１－Ｔｒと第２のシャッタゲートトランジスタＳＧ１－Ｔｒは、それぞれ個別のタイミングで駆動制御される。

【0089】

リセットトランジスタＲＳＴ－Ｔｒは、電源電圧ＶＡＡＰＩＸの電源線ＶaapixとフローティングディフュージョンＦＤの間に接続され、制御線を通じてゲートに印加される制御信号ＲＳＴにより制御される。
リセットトランジスタＲＳＴ－Ｔｒは、制御信号ＲＳＴがＨレベルのリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源電圧ＶＡＡＰＩＸの電源線Ｖaapixの電位（Ｖrst）にリセットする。

【0090】

蓄積トランジスタＢＩＮ―Ｔｒは、フローティングディフュージョンＦＤとリセットトランジスタＲＳＴ―Ｔｒとの間に接続され、その接続ノードＮＤ２と基準電位ＶＳＳとの間に蓄積キャパシタＣＳが接続されている。
蓄積トランジスタＢＩＮ－Ｔｒは、制御線を通じてゲートに印加される制御信号ＢＩＮにより制御される。
蓄積トランジスタＢＩＮ１－Ｔｒは、制御信号ＢＩＮがＨレベルのリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤと蓄積キャパシタＣＳとを接続する。

【0091】

第１変換利得信号読み出し処理ＨＣＧＳＲＤ時には、蓄積トランジスタＢＩＮ－Ｔｒは非導通状態に保持され、出力ノードＮＤ０であるフローティングディフュージョンＦＤの電荷と蓄積キャパシタＣＳの電荷を分離させて読み出し処理が実行される。
第２変換利得信号読み出し処理ＬＣＧＳＲＤ時には、蓄積トランジスタＢＩＮ－Ｔｒは導通状態に保持され、出力ノードＮＤ０であるフローティングディフュージョンＦＤの電荷と蓄積キャパシタＣＳの電荷を共有させて読み出し処理が実行される。
第２変換利得リセット読み出し処理ＬＣＧＲＲＤ時には、リセットトランジスタＲＳＴ－Ｔｒおよび蓄積トランジスタＢＩＮ－Ｔｒが導通状態に保持され、出力ノードＮＤであるフローティングディフュージョンＦＤの電荷と蓄積キャパシタＣＳの電荷をクリアさせて読み出し処理が実行される。

【0092】

ソースフォロワ素子としてのソースフォロワトランジスタＳＦ－Ｔｒは、ソースが読み出しノードＮＤ１に接続され、ドレイン側が電源線Ｖaapixに接続され、ゲートがフローティングディフュージョンＦＤに接続されている。
そして、出力バッファ部２１１を形成する出力ノードＮＤ１は、ＡＤ変換部２２０の入力部に接続された信号線ＬＳＧＮ１に接続されている。
読み出しノードＮＤ１が接続された信号線ＬＳＧＮ１と基準電位ＶＳＳ（たとえばＧＮＤ）の間に電流源素子としてのカレントトランジスタＩＣ－Ｔｒのドレイン、ソースが接続されている。カレントトランジスタＩＣ－Ｔｒのゲートは制御信号ＶＢＮＰＩＸの供給ラインに接続されている。
そして、読み出しノードＮＤ１とＡＤ変換部２２０の入力部間の信号線ＬＳＧＮ１は、電流源素子としてのカレントトランジスタＩＣ－Ｔｒにより駆動される。

【0093】

図４は、本発明の第１の実施形態に係る共有画素の主要部であるシャッタゲートトランジスタを有する電荷蓄積転送系のＹ方向から見た構成例を示す簡略断面図である。
図５は、本発明の第１の実施形態に係る共有画素の主要部であるシャッタゲートトランジスタを有する電荷蓄積転送系のＸ方向から見た構成例を示す簡略断面図である。
図６（Ａ）および（Ｂ）は、本発明の第１の実施形態に係る共有画素に配置されるフルＤＴＩ（ＦＤＴＩ）の配置方法を説明するための図である。

【0094】

各画素セルＰＸＬＣは、光Ｌが照射される第１基板面２１１０側（たとえば裏面側）と、この第１基板面２１１０側と対向する側の第２基板面２１２０側とを有する基板（本例では第１の基板１１０）に形成され、ｐ型分離層ＳＰＬ１，ＳＰＬ２，ＳＰＬ３により第１のフォトダイオードＰＤ０と第２のフォトダイオードＰＤ１が分離されている。
そして、図４および図５の本実施形態に係る画素セルＰＬＸＣは、光電変換読み出し部２１０を形成する、たとえば第１のフォトダイオードＰＤ０、第２のフォトダイオードＰＤ１、第１の転送トランジスタＴＧ０－Ｔｒ、第２の転送トランジスタＴＧ１－Ｔｒ、フローティングディフュージョンＦＤ、第１のシャッタゲートトランジスタＳＧ０－Ｔｒ、第２のシャッタゲートトランジスタＳＧ１-Ｔｒ、分離層ＳＰＬ１、ＳＰＬ２，ＳＰＬ３、中央部を除き左右の分離層ＳＰＬ１，ＳＰＬ３に形成されたフルＤＴＩ（ＦＤＴＩ）２３０１，２３０２、さらにはカラーフィルタ部ＣＦおよびマイクロレンズＭＬを含んで構成されている。

【0095】

なお、図４および図５の画素は裏面照射型を一例として示しているが、本発明は、表面照射型であってもよい。

【0096】

（フォトダイオードの構成）
半導体基板２１００は、第１のフォトダイオードＰＤ０および第２のフォトダイオードＰＤ１が、第１基板面２１１０側と、第１基板面２１１０側と対向する側の第２基板面２１２０側とを有する半導体基板２１００の第２導電型（本実施形態ではｐ型）層２１０１に対して、埋め込むようにかつ並列となるように形成された第１導電型（本実施形態ではｎ型）半導体層（本実施形態ではｎ層）２１０２を含み、受光した光の光電変換機能および電荷蓄積機能を有するように形成されている。
第１のフォトダイオードＰＤ０および第２のフォトダイオードＰＤ１の基板の法線に直交する方向（Ｘ方向）における両側部および中央部には、ｐ型層２１０１Ｒ、２１０１Ｃ、２１０１Ｌからなる分離層ＳＰＬ１，ＳＰＬ２，ＳＰＬ３が形成されている。

【0097】

このように、本実施形態では、各画素セルＰＸＬＣにおいて、フォトダイオード（ＰＤ）としては、埋め込み型フォトダイオード（ＰＰＤ）が用いられる。
フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による界面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまう。
埋め込み型フォトダイオード（ＰＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。

【0098】

図４の第１のフォトダイオードＰＤ０および第２のフォトダイオードＰＤ１においては、ｎ層（第１導電型半導体層）２１０２の第２基板面２１２０側にｐ＋層２１０３が形成されている。
なお、ｐ型層２１０１の光入射側には、カラーフィルタ部ＣＦが形成され、さらに、カラーフィルタ部の光入射側であって、第１のフォトダイオードＰＤ０、第２のフォトダイオードＰＤ１、および分離層ＳＰＬの一部に対応するようにマイクロレンズＭＬが形成されている。

【0099】

（Ｘ方向（列方向）における分離層の構成）
図４のＸ方向（列方向）中央部におけるｐ型分離層２１０１Ｃ（ＳＰＬ２）の第２の基板面２１２０側にはフローティングディフュージョンＦＤとなるｎ＋層２１０４が形成されている。
図４のＸ方向（列方向）左側におけるｐ型分離層２１０１Ｌ（ＳＰＬ１）の第２の基板面２１２０側にはシャッタゲートトランジスタＳＧ０－Ｔｒのドレインとなるとなるｎ＋層２１０５が形成されている。
図４のＸ方向（列方向）右側におけるｐ型分離層２１０１Ｒ（ＳＰＬ３）の第２の基板面２１２０側にはシャッタゲートトランジスタＳＧ１－Ｔｒのドレインとなるとなるｎ＋層２１０６が形成されている。

【0100】

そして、図４～図６に示すように、中央部の分離層ＰＳＬ２を除き左右の分離層ＳＰＬ１，ＳＰＬ３には、第２の基板面２１２０と第１の基板面２１１０間をＹ方向に貫通するようにフルＤＴＩ２３０１，２３０２が形成されている。
一方、中央部の分離層ＳＰＬ２には、フローティングディフュージョンＦＤが形成されているが、このＤＴＩ構造は画素共有用のフローティングディフュージョンＦＤの下では有効ではないとの理由から、この中央部の分離層ＳＰＬ２にはフルＤＴＩは形成されていない。
すなわち、ＦＤ共有画素用ＦＤのような画素コンポーネントの下に配置される場合、フルＤＴＩの形成領域は部分的に空き状態とされる。

【0101】

そして、第２基板面２１２０側のｐ型層２１０１Ｌ上に、ゲート絶縁膜を介して、第１の転送トランジスタＴＧ０－Ｔｒのゲート電極２１０８、および第１のシャッタゲートトランジスタＳＧ０－Ｔｒのゲート電極２１０９が形成されている。
第１の転送トランジスタＴＧ０－Ｔｒ下には第１のフォトダイオードＰＤ０からフローティングディフュージョンＦＤにいたるオーバーフローＯＶＰが形成される。
なお、オーバーフローパスＯＶＰの電位は、たとえばゲート制御により行うことも可能である。

【0102】

一方、第２基板面２１２０側のｐ型層２１０１Ｒ上に、ゲート絶縁膜を介して、第２の転送トランジスタＴＧ１-Ｔｒのゲート電極２１１０，および第２のシャッタゲートトランジスタＳＧ１－Ｔｒのゲート電極２１１１が形成されている。
第２のシャッタゲートトランジスタＳＧ１－Ｔｒ下にはフォトダイオードＰＤ０からｎ＋層２１０７にいたる電荷放出パスＤＭＰが形成される。

【0103】

このような構造において、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が第１の転送トランジスタＴＧ０―Ｔｒ下のオーバーフローパスＯＶＰを通じてオーバーフロー電荷としてフローティングディフュージョンＦＤに溢れ出す。
比較器２２１の第１の比較処理ＣＭＰＲ１ではオーバーフロー電荷が使用される。

【0104】

これに対して、ＡＤ変換の第２の比較処理中に、不規則な強い光が第１のフォトダイオードＰＤ０に入射すると、フォトダイオードＰＤ０からフローティングディフュージョンＦＤに電荷がオーバーフローして出力ノードであるフローティングディフュージョンＦＤのレベルが変動してしまい、正常なＡＤ変換処理を実現できないおそれがある。
そこで、本実施形態においては、第２の比較処理中に不規則な強い光が第１のフォトダイオードＰＤ０に入射したとしても、第１のフォトダイオードＰＤ０から不要な電荷をフローティングディフュージョンＦＤ領域外に放出し、第１のフォトダイオードＰＤ０からフローティングディフュージョンＦＤに電荷がオーバーフローしてＦＤレベルが変動することを防止する第１のシャッタゲートトランジスタＳＧ０－Ｔｒを有している。
これにより、第２の比較処理中に、不規則な強い光が第１のフォトダイオードＰＤ０に入射したとしてもＦＤレベルが変動することを防止し、正常なＡＤ変換処理を実現可能に構成されている。

【0105】

このような２組の第１のフォトダイオードＰＤ０、第１の転送ゲートトランジスタＴＧ０－Ｔｒ、および第１のシャッタゲートトランジスタＳＧ０－Ｔｒ、並びに、第２のフォトダイオードＰＤ１、第２の転送ゲートトランジスタＴＧ１－Ｔｒ、および第２のシャッタゲートトランジスタＳＧ１－Ｔｒにより一つの出力ノードＮＤ０としてのフローティングディフュージョンＦＤを共有する画素２００の光電変換読み出し部２１０は、ダイナミックレンジを向上させるために、対応する読み出しモードに応じて、フォトダイオードＰＤの容量を異ならせている。
本第１の実施形態においては、第１のフォトダイオードＰＤ０の蓄積電荷に対して第４の読み出しモードＲＭＤ４による読み出しが行われ、第２のフォトダイオードＰＤ１の蓄積電荷に対して、たとえば第２の読み出しモードＲＭＤ２による読み出しを行うことに対応して、同一の光電変換読み出し部２１０内に形成された第１のフォトダイオードＰＤ０の容量が同一光電変換読み出し部２１０内に隣接して形成された第２のフォトダイオードＰＤ１の容量より小さく形成されている。

【0106】

第４の読み出しモードＲＭＤ４による読み出しが行われる第１のフォトダイオードＰＤ０のＦＷＣはＰＤ飽和によって制限され、フォトダイオード自身のＦＷＣ(Full Well Capacity)には制限されない。
一方、第１の読み出しモードＲＭＤ１等による読み出しが行われる第１のフォトダイオードＰＤ１のＦＷＣはフォトダイオードのＦＷＣに制限される。
したがって、第４の読み出しモードＲＭＤ４による読み出しが行われる第１のフォトダイオードＰＤ０はＦＷＣが小さくなるように形成され、第１の読み出しモードＲＭＤ１等による読み出しが行われる第２のフォトダイオードＰＤ１はＦＷＣが大きくなるように形成される。

【0107】

図７は、本第１の実施形態に係る同一の光電変換読み出し部内で２つのフォトダイオードで一つのフローティングディフュージョンＦＤを共有する場合の各トランジスタ、キャパシタ等の配置例を示す簡略平面図である。
図８（Ａ）および（Ｂ）は、２つのフォトダイオードのポテンシャル遷移の一例を示す図である。

【0108】

画素セルＰＸＬＣは、素子の形成領域として、中央部分の中央領域ＣＴＡＲ、並びに、中央領域ＣＴＡＲを挟んで両側（Ｙ方向）の第１の領域ＦＳＡＲおよび第２の領域ＳＣＡＲを含んで、矩形領域ＲＣＴが割り当てられている。

【0109】

中央領域ＣＴＡＲには、フローティングディフュージョンＦＤがＸ方向の中央部に形成され、そのＸ方向の図中右側に、蓄積トランジスタＢＩＮ－Ｔｒ、リセットトランジスタＲＳＴ－Ｔｒが形成され、左側にソースフォロワトランジスタＳＦ－Ｔｒ、選択トランジスタＳＥＬ-Ｔｒが形成されている。

【0110】

第１の領域ＦＳＡＲには、少なくとも第４の読み出しモードＲＭＤ４または第３の読み出しモードＲＭＤ３でアクセスされる第１の光電変換素子としての第１のフォトダイオードＰＤ０（ＭＱＰＤ）、第１の転送素子としての第１の転送トランジスタＴＧ０－Ｔｒ、第１の電荷オーバーフローゲート素子としての第１のシャッタゲートトランジスタＳＧ０－Ｔｒ、および蓄積容量素子としての蓄積キャパシタＣＳが隣接するように形成されている。
図７の例では、蓄積キャパシタＣＳが２分割されて第１の領域ＦＳＡＲのＸ方向の縁部側（両側）に形成されている。
そして、２つの蓄積キャパシタＣＳの形成領域に挟まれた中央部に、第１のフォトダイオードＰＤ０（ＭＱＰＤ）、第１の転送トランジスタＴＧ０－Ｔｒ、第１のシャッタゲートトランジスタＳＧ０－Ｔｒが形成されている。
この場合、第１の転送トランジスタＴＧ０－Ｔｒが中央領域ＣＴＡＲ側にフローティングディフュージョンＦＤと接続するように形成され、第１のシャッタゲートトランジスタＳＧ０－Ｔｒが矩形領域ＲＣＴの縁部側（外周側、図中上側）に形成されている。

【0111】

第２の領域ＳＣＡＲには、第４の読み出しモードＲＭＤ４または第３の読み出しモードＲＭＤ３以外の読み出しモード、たとえば第２の読み出しモードＲＭＤ２でアクセスされる第２の光電変換素子としての第２のフォトダイオードＰＤ１（ＳＱＰＤ）、第２の転送素子としての第２の転送トランジスタＴＧ１－Ｔｒ、第２の電荷オーバーフローゲート素子としての第２のシャッタゲートトランジスタＳＧ１－Ｔｒが形成されている。
この場合、第２のフォトダイオードＰＤ１（ＳＱＰＤ）が第２の領域ＳＣＡＲの全体にわたって、第１のフォトダイオードＰＤ０（ＭＱＰＤ）より容量が大きく形成されている。
そして、第２の転送トランジスタＴＧ１－Ｔｒが中央領域ＣＴＡＲ側にフローティングディフュージョンＦＤと接続するように形成され、第２のシャッタゲートトランジスタＳＧ１－Ｔｒが矩形領域ＲＣＴの縁部側（外周側、図中下側）に形成されている。

【0112】

図７のような構成を採用することにより、第４の読み出しモード（または第３の読み出しモード）のみならず、他の第１の読み出しモード、第２の読み出しモードのダイナミックレンジを向上させることが可能となる。

【0113】

ＭＱＰＤ（ＰＤ０）：
このような画素セルＰＸＬＣの第１のフォトダイオードＰＤ０（ＭＱＰＤ）において、蓄積された電荷はＰＤノードＰＮＤ０に蓄積され、オーバーフローした電荷はＦＤノードに蓄積される。そのため、飽和信号はＰＤのＦＷＣではなくＦＤ飽和によって制限される。
したがって、第１のフォトダイオードＰＤ０（ＭＱＰＤ）はＦＷＣを小さく構成され、第２のフォトダイオードＰＤ１（ＳＱＰＤ）はＦＷＣを大きく構成される。
光電荷は、それぞれの信号全体を変換するために、異なるゲインで少なくとも２回読み取ることができる。

【0114】

ＳＱＰＤ（ＰＤ１）：
第２のフォトダイオードＰＤ１（ＳＱＰＤ）において、蓄積された電荷はＰＤノードＰＮＤ１に蓄積され、オーバーフローした電荷は電荷放出パスＤＭＰを通してドレインノードに排出される。
したがって、飽和信号はＦＤのＦＷＣではなくＰＤ飽和によって制限される。したがって、ＰＤはＦＷＣを小さく構成され、ＳＱＰＤはＦＷＣを大きく構成される。

【0115】

次に、上記したＦＤ共有画素のレイアウトに関連付けて、フルＤＴＩ（ＦＤＴＩ）構造の形成パターン例について説明する。

【0116】

図９（Ａ）～（Ｃ）は、本発明の第１の実施形態に係る固体撮像装置のＦＤ共有画素におけるフルＤＴＩ構造の形成パターン例について説明するための図である。
図９（Ａ）は本第１の実施形態に係るフルＤＴＩ構造が採用されていない比較例を示し、図９（Ｂ）は本第１の実施形態に係るフルＤＴＩ構造が採用されている第１の本例を示し、図９（Ｃ）は本第１の実施形態に係るフルＤＴＩ構造が採用されている第２の本例を示している。
図９（Ｃ）の共有画素のレイアウトは上記した図７のレイアウトと同じである。
図９（Ａ）および（Ｂ）の共有画素のレイアウトは、図７の第１の領域ＦＳＡＲにおける容量がなく、その空き領域に、Ｘ方向の図中右側に、蓄積トランジスタＢＩＮ－Ｔｒ、リセットトランジスタＲＳＴ－Ｔｒが形成され、左側にソースフォロワトランジスタＳＦ－Ｔｒ、選択トランジスタＳＥＬ-Ｔｒが形成されている。

【0117】

図９（Ａ）の比較例では、矩形領域ＲＣＴの外縁辺に沿って全体にフルＤＴＩが隙間なく形成され、中央領域ＣＴＡＲにおいてＸ方向にフローティングディフュージョンＦＤの形成領域と対応する領域を含めて直線状にフルＤＴＩが形成されている。

【0118】

これに対して、図９（Ｂ）の第１の本例および図９（Ｃ）の第２の本例では、矩形領域ＲＣＴの外縁辺に沿って全体にフルＤＴＩが隙間なく形成され、中央領域ＣＴＡＲにおいてＸ方向にフローティングディフュージョンＦＤの形成領域と対応する領域を除いて部分的（選択的）かつ直線状にフルＤＴＩが形成されている。

【0119】

ｐｎ接合、ＭＯＳトランジスタのいずれの画素コンポーネントもフルＤＴＩ構造にすることはできない。
本第１の実施形態においては、フルＤＴＩ領域は、ＦＤ共有画素のＦＤなどの画素コンポーネントの下で部分的に削除される。
すなわち、ＦＤ共有画素用ＦＤのような画素コンポーネントの下に配置される場合、フルＤＴＩの形成領域は部分的に空き状態とされる。
オーバーフロー方向は、ＦＤノードに結合されたゲートの下にｎ領域を形成することにより、転送トランジスタＴＧまたはアンチブルーミングのためのシャッタゲートトランジスタＳＧのいずれかで制御できる。

【0120】

次に、本第１の実施形態に係る固体撮像装置の画素アレイ内におけるフルＤＴＩの形成パターン例について説明する。
図１０（Ａ）～（Ｄ）は、本発明の第１の実施形態に係る固体撮像装置の画素アレイ内におけるフルＤＴＩの形成パターン例について説明するための図である。
図１０（Ａ）はフルＤＴＩが形成されていない画素アレイを比較例として示している。

【0121】

図１０の例において、フルＤＴＩは、画素アレイ２００内の正方形のブロックのように形成される。
本第１の実施形態では、フルＤＴＩ構造を部分的に除去して、画素間のクロストークを最小限に抑えて画素コンポーネント領域を確保する。

【0122】

次に、本第１の実施形態において採用可能なカラーマトリックスの構成例について説明する。
図１１（Ａ）および（Ｂ）は、本発明の第１の実施形態において採用可能なカラーマトリックスの構成例について説明するための図である。
本例では、ＲＣＣ（Ｗ）Ｂのカラーマトリックスの一例を示している。

【0123】

カラーマトリックス構成では、ＦＤ共有ＰＤ用に、透過度の高いフィルタを透過度の低いフィルタマトリックスに結合する。
たとえば、透過度の高いクリアＣ（ホワイトＷ）フィルタは、透過度の低いＲとＧに結合される。

【0124】

本第１の実施形態に係るカラーフィルタの形成についてさらに説明する。
ここでは、対応するＦＤ共用ＰＤ上にカラーフィルタを形成する。
たとえば、ＲＧＢ，Ｇフィルタのカラーフィルタ構成は、ＦＤ共有ＰＤの２ｘ２ブロックに適用される。
本第１の実施形態においては、共有ＦＤ構造を採用しているため、ＰＤ間で発生する色信号のクロストークを防ぐことができるパーシャルフルＤＴＩを使用したＢＳＩ (Back Sided Isolation) 構造上にピクセルを形成できる。
この構成により、共有ＰＤのビニング機能が可能になる。
さらに、２ｘ２ビニングでは、すべてのオーバーフロー電荷がフローティングディフュージョンＦＤ（ＦＤノード）に完全に拡張されて保存される。

【0125】

次に、共有ＦＤ構造とカラーマトリックス補間を使用したＲＷＷＢ（ＲＣＣＢ）等の構成での光応答例について説明する。
図１２（Ａ）および（Ｂ）は、共有ＦＤ構造とカラーマトリックス補間を使用したＲＷＷＢ（ＲＣＣＢ）構成での光応答例について説明するための図である。
図１２（Ａ）は光応答特性の一例を示し、図１２（Ｂ）はＲＷＷＢ（ＲＣＣＢ）のカラーマトリックスでの補間例を示している。
図１３（Ａ）および（Ｂ）は、通常のカラーフィルタの透過率、並びに、Ｇフィルタの透過率を示す図である。
図１３（Ａ）はＲＧＢ,ＩＲＢカラーフィルタの透過率を示し、図１３（Ｂ）は補間前後のＧフィルタの透過率を示している。

【0126】

図１２の構成では、図１２（Ａ）に示すように、Ｗのダイナミックレンジは、フローティングディフュージョンＦＤへの電荷蓄積により大きく拡張する。
また、図１２（Ｂ）のカラーマトリックスの補間処理では、Ｗ（Ｃ），Ｂ，Ｒを使用して、演算Ｇ＝Ｗ－Ｂ－Ｒをすることにより、グリーンＧフィルタの性能を、オリジナルのＧフィルタの性能に近い性能まで再生することができる。

【0127】

図１３の構成では、図１３（Ｂ）のカラーマトリックスの補間処理では、Ｗ（Ｃ），Ｂ，Ｒ，ＩＲＢを使用して、演算Ｇ‘＝Ｗ－Ｒ－Ｂ－ＩＲＢをすることにより、グリーンＧ’フィルタの性能を、オリジナルのＧフィルタの性能に近い性能まで再生することができる。

【0128】

次に、ＦＤ共有型ＰＤの光電荷状態について説明する。
図１４は、ＦＤ共有型ＰＤの光電荷状態についてポテンシャル遷移に関連付けて説明するための図である。

【0129】

この例では、「Ｗ」ピクセルの応答性 [e-/lux] は４倍高いと推定され、フローティングディフュージョンＦＤ（ＦＤノード）の蓄積電荷 (Ｑｆｄ) も４倍であると推定される。
次に、Ｗの高い透過度フィルタの飽和点 [lux] を拡張して、飽和点を等しくする。
この例では、クリア (白) フィルタのオーバーフロー電荷をフローティングディフュージョンＦＤ（ＦＤノード）に保存できる。
Ｒ/Ｂのオーバーフロー電荷は、露光中にＦＤノードにカップリングされず、読み出し期間のみ、ＲとＧがＦＤノードに結合される。

【0130】

ここで、図１および図２の説明に戻る。

【0131】

画素２００のＡＤ変換部２２０は、光電変換読み出し部２１０により出力されるアナログの電圧信号ＶＳＬを、所定の傾きを持たせて変化させたランプ波形または固定電圧の参照電圧ＶＲＥＦと比較して、デジタル信号に変換する機能する。

【0132】

ＡＤ変換部２２０は、図２に示すように、比較器（ＣＯＭＰ）２２１、出力側の負荷キャパシタＣＬ１、およびリセットスイッチＳＷ－ＲＳＴを含んで構成されている。

【0133】

比較器２２１は、第１の入力端子としての反転入力端子（－）に、光電変換読み出し部２１０の出力バッファ部２１１から信号線ＬＳＧＮ１に出力された電圧信号ＶＳＬが供給され、第２の入力端子としての非反転入力端子（＋）に参照電圧ＶＲＥＦが供給され、電圧信号ＶＳＴと参照電圧ＶＲＥＦとを比較し、デジタル化した比較結果信号ＳＣＭＰを出力するＡＤ変換処理（比較処理）を行う。

【0134】

比較器２２１は、第１の入力端子としての反転入力端子（－）に結合キャパシタＣＣ１が接続されており、第１の基板１１０側の光電変換読み出し部２１０の出力バッファ部２１１と第２の基板１２０側のＡＤ変換部２２０の比較器２２１の入力部をＡＣ結合することにより、低ノイズ化を図り、低照度時に高ＳＮＲを実現可能なように構成されている。

【0135】

また、比較器２２１は、出力端子と第１の入力端子としての反転入力端子（－）との間にリセットスイッチＳＷ－ＲＳＴが接続され、出力端子と基準電位ＶＳＳとの間に負荷キャパシタＣＬ１が接続されている。

【0136】

基本的に、ＡＤ変換部２２０においては、光電変換読み出し部２１０の出力バッファ部２１１から信号線ＬＳＧＮ１に読み出されたアナログ信号（電位ＶＳＬ）は比較器２２１で参照電圧ＶＲＥＦ、たとえばある傾きを持った線形に変化するスロープ波形であるランプ信号ＲＡＭＰと比較される。
このとき、たとえば比較器２２１と同様に列毎に配置された図示しないカウンタが動作しており、ランプ波形のあるランプ信号ＲＡＭＰとカウンタ値が一対一の対応を取りながら変化することで電圧信号ＶＳＬをデジタル信号に変換する。
基本的に、ＡＤ変換部２２０は、参照電圧ＶＲＥＦ（たとえばランプ信号ＲＡＭＰ）の変化は電圧の変化を時間の変化に変換するものであり、その時間をある周期(クロック)で数えることでデジタル値に変換する。
そして、アナログ信号ＶＳＬとランプ信号ＲＡＭＰ（参照電圧ＶＲＥＦ）が交わったとき、比較器２２１の出力が反転し、図示しないカウンタの入力クロックを停止し、または、入力を停止していたクロックを図示しないカウンタに入力し、そのときのカウンタの値（データ）がメモリ部２３０に記憶されてＡＤ変換を完了させる。
以上のＡＤ変換期間終了後、各画素２００のメモリ部２３０に格納されたデータ（信号）は読み出し力回路４０から図示しない信号処理回路に出力され、所定の信号処理により２次元画像が生成される。

【0137】

メモリ部２３０はＳＲＡＭやＤＲＡＭにより構成され、デジタル変換された信号が供給され、フォトコンバージョン符号に対応し、画素アレイ周辺の読み出し回路４０の外部ＩＯバッファにより読み出すことができる。
本例では、メモリ部２３０は、比較器２２１の出力に２つのメモリ２３１，２３２が接続されている。

【0138】

垂直走査回路３０は、タイミング制御回路５０の制御に応じてシャッタ行および読み出し行において行走査制御線を通してデジタル画素２００の光電変換読み出し部２１０の駆動を行う。
垂直走査回路３０は、タイミング制御回路５０の制御に応じて、各画素２００の比較器２２１に対して、比較処理に準じて設定される参照電圧ＶＲＥＦを供給する。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッタ行の行アドレスの行選択信号を出力する。

【0139】

読み出し回路４０は、画素部２０の各列出力に対応して配置された複数の列信号処理回路（図示せず）を含み、複数の列信号処理回路で列並列処理が可能に構成されてもよい。

【0140】

読み出し回路４０は、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）回路やＡＤＣ（アナログデジタルコンバータ；ＡＤ変換器）、アンプ（ＡＭＰ，増幅器）、サンプルホールド（Ｓ／Ｈ）回路等を含んで構成可能である。

【0141】

図１５は、本発明の実施形態に係る固体撮像装置の画素部の列出力の読み出し系に採用されるカラムＡＤＣの構成例を示す図である。
図１６は、線形化のための読み出し操作と電荷混合スキームのそれぞれの光電荷カバレッジを示す図である。

【0142】

読み出し回路４０は、たとえば図１５および図１６に示すように、上記したＡＤ変換部２２０を複数採用し、画素部２０の各列出力の読み出し信号ＶＳＬをデジタル信号に変換する、いわゆるカラムＡＤＣ４１０を含んで構成されてもよい。

【0143】

タイミング制御回路５０は、画素部２０、垂直走査回路３０、読み出し回路４０等の信号処理に必要なタイミング信号を生成する。

【0144】

本第１の実施形態において、読み出し部７０は、画素２００からの画素信号の読み出し制御を行う。

【0145】

次に、第１の実施形態における画素信号の読み出し動作方法についてさらに説明する。
図１７（Ａ）、（Ｂ）、および（Ｃ）は、本発明の第１の実施形態に係る固体撮像装置に採用可能な読み出し動作例を示す図である。

【0146】

共有画素に採用可能な読み出し動作方法としては、たとえば、図１７（Ａ）、（Ｂ）、および（Ｃ）に記載のケースに適用可能な方法を例示することができる。

【0147】

図１７（A）に記載のケースは、全画素読み出しまたはビニング時に適用される。読み出し利得（ゲイン）はシングル利得で高変換利得（第１の変換利得）ＨＣＧまたは低変換利得（第２の変換利得）ＬＣＧのいずれかが適用される。
この場合の読み出し対象は、第１のフォトダイオードＰＤ０または第２のフォトダイオードＰＤ１のいずれかである。

【0148】

図１７（Ｂ）に記載のケースは、単一露光（シングルエクスポージャー）のハイダイナミックレンジ（SEHDR）パフォーマンス時に適用される。読み出し利得（ゲイン）はデュワル変換利得で高変換利得（第１の変換利得）ＨＣＧおよび低変換利得（第２の変換利得）ＬＣＧの両利得が適用される。
この場合の読み出し対象は、第１に第１のフォトダイオードＰＤ０の電荷を高変換利得ＨＣＧで読み出し、第２に第２のフォトダイオードＰＤ１の電荷を低変換利得ＬＣＧで読み出す。

【0149】

図１７（Ｃ）に記載のケースは、ＬＯＦＩＣモード時に適用される。読み出し利得（ゲイン）はデュワル変換利得で高変換利得（第１の変換利得）ＨＣＧおよび低変換利得（第２の変換利得）ＬＣＧの両利得が適用される。
この場合の読み出し対象は、第１に第１のフォトダイオードＰＤ０の電荷を高変換利得ＨＣＧで読み出し、第２にフローティングディフュージョンＦＤの電荷を低変換利得ＬＣＧで読み出す。

【0150】

図１８（Ａ）、（Ｂ）、および（Ｃ）は、本発明の第１の実施形態に係る固体撮像装置の共有画素に採用可能な読み出し動作例を示す図であって、共有画素の回路例、タイミングチャート、およびポテンシャル遷移を関連付けて示す図である。

【0151】

この例では、電荷蓄積期間を経過した後、まず、第１のフォトダイオードＰＤ０を読み出し対象としてＬＯＦＩＣによるデュワル変換利得動作が行われる。
具体的には、第１のフォトダイオードＰＤ０に対し、高変換利得リセット信号読み出し処理ＨＣＧＲＳＴ（ＰＤ０）、高変換利得輝度信号読み出し処理ＨＣＧＳＩＧ（ＰＤ０）、および低変換利得輝度信号読み出し処理ＬＣＧＳＩＧ（ＰＤ０）が順を追って行われる。

【0152】

次に、第２のフォトダイオードＰＤ１を読み出し対象としてＳEＨＤＲによるデュワル変換利得動作が行われる。
まず、第１のフォトダイオードＰＤ０または第２のフォトダイオードＰＤ１に対し、低変換利得リセット信号読み出し処理ＬＣＧＲＳＴ（ＰＤ０/１）が行われた後、高変換利得リセット信号読み出し処理ＨＣＧＲＳＴ（ＰＤ１）、高変換利得輝度信号読み出し処理ＨＣＧＳＩＧ（ＰＤ１）、および低変換利得輝度信号読み出し処理ＬＣＧＳＩＧ（ＰＤ１）が順を追って行われる。

【0153】

以上、第１の実施形態に係る固体撮像装置１０として、2つのフォトダイオードＰＤ０，ＰＤ１で１つのフローティングディフュージョンＦＤを共有する共有画素を含む固体撮像装置の特徴的な構成、機能について説明した。
以下に、本第１の実施形態に係る固体撮像装置１０の効果について図１９に関連付けて説明する。

【0154】

（第１の実施形態の効果）
通常のＲＧＢベイヤの飽和点は、グリーンフィルタの特性によって制限される。
Ｗ（クリアＣ）フィルタでより高い透過度を提供するＲＧＢ（Ｗ）フィルタ構成の場合、飽和点はWフィルタによって制限される。
そのため、通常は逆に色再現性を確保するための最高照度を下げている。

【0155】

本第１の実施形態においては、フルウェル容量（ＦＷＣ）は、オーバーフロー電荷蓄積が起こったＦＤ共有ＰＤ内の最も高い透過ＰＤに対して拡張することができる。
この構成では、Ｑｐｄによって支配される完全なウェル容量拡張のための画素サイズのオーバーヘッドを持つ必要はない。
したがって、本第１の実施形態に係る固体撮像装置１０は、前述のように、応答性が高く、低照度ＳＮＲ性能が高く、ダイナミックレンジが高く、色再現性に優れている。

【0156】

（第２の実施形態）
図２０は、本発明の第２の実施形態に係る固体撮像装置の共有画素の一例を示す回路図である。

【0157】

本発明の第２の実施形態に係る固体撮像装置１０Ａの共有画素ＰＸＬ２０Ａが上述した第１の実施形態に係る固体撮像装置１の共有画素ＰＸＬ２０と異なる点は、次の通りである

【0158】

第１の実施形態に係る固体撮像装置１０の共有画素ＰＸＬ２０は、２つのフォトダイオードＰＤ０，ＰＤ１で１つのフローティングディフュージョンＦＤを共有する。
第１の実施形態に係る固体撮像装置１０は、第１の転送トランジスタＴＧ０－Ｔｒに接続された第１のフォトダイオードＰＤ０と、第２の転送トランジスタＴＧ１－Ｔｒに接続された第２のフォトダイオードＰＤ１と、第１の転送トランジスタＴＧ０－Ｔｒおよび第２の転送トランジスタＴＧ１－Ｔｒに接続されたフローティングディフュージョンＦＤと、第１のフォトダイオードＰＤ０に接続されたアンチブルーミングゲートとしての第１のシャッタゲートトランジスタＳＧ０－Ｔｒと、第２のフォトダイオードＰＤ１に接続されたアンチブルーミングゲートとしての第２のシャッタゲートトランジスタＳＧ１－Ｔｒとを備えている。
そして、本第１の実施形態に係る固体撮像装置１０の共有画素ＰＸＬ２０において、第１のフォトダイオードＰＤ０からの第１の飽和信号ＳＡＴ０は、第１の転送トランジスタＴＧ０－Ｔｒを介してフローティングディフュージョンＦＤに完全にオーバーフローし、第２のフォトダイオードＰＤ１からの第２の飽和信号ＳＡＴ１は第２のシャッタゲートトランジスタＳＧ１－Ｔｒを介して排出される。

【0159】

第２の実施形態に係る固体撮像装置１０Ａの共有画素ＰＸＬ２０Ａは、２つのフォトダイオードＰＤ０，ＰＤ１に、さらに２つのフォトダイオードＰＤ２、ＰＤ３を加えた４つのフォトダイオードＰＤ０～ＰＤ３で１つのフローティングディフュージョンＦＤを共有する。
具体的には、本第２の実施形態に係る固体撮像装置１０Ａは、第１の転送トランジスタＴＧ０－Ｔｒに接続された第１のフォトダイオードＰＤ０と、第２の転送トランジスタＴＧ１－Ｔｒに接続された第２のフォトダイオードＰＤ１と、第３の転送トランジスタＴＧ２－Ｔｒに接続された第３のフォトダイオードＰＤ２と、第４の転送トランジスタＴＧ３－Ｔｒに接続された第４のフォトダイオードＰＤ３と、第１の転送トランジスタＴＧ０－Ｔｒ、第２の転送トランジスタＴＧ１－Ｔｒ、第３の転送トランジスタＴＧ２－Ｔｒ、および第４の転送トランジスタＴＧ３－Ｔｒに接続されたフローティングディフュージョンＦＤと、第１のフォトダイオードＰＤ０に接続されたアンチブルーミングゲートとしての第１のシャッタゲートトランジスタＳＧ０－Ｔｒと、第２のフォトダイオードＰＤ１に接続されたアンチブルーミングゲートとしての第２のシャッタゲートトランジスタＳＧ１－Ｔｒと、第３のフォトダイオードＰＤ２に接続されたアンチブルーミングゲートとしての第３のシャッタゲートトランジスタＳＧ２－Ｔｒと、第４のフォトダイオードＰＤ３に接続されたアンチブルーミングゲートとしての第４のシャッタゲートトランジスタＳＧ３－Ｔｒとを備えている。

【0160】

このように、本第２の実施形態に係る固体撮像装置１０Ａの共有画素ＰＸＬ２０Ａは、第３の転送トランジスタＴＧ２－Ｔｒおよび第４の転送トランジスタＴＧ３－Ｔｒにそれぞれ結合された第３のフォトダイオードＰＤ２および第４のフォトダイオードＰＤ３をさらに備えている。
ＦＤ共有画素ＰＸＬ２０Ａのレイアウトは、第１のフォトダイオードＰＤ０，第２のフォトダイオードＰＤ１、第３のフォトダイオードＰＤ２、および第４のフォトダイオードＰＤ３を含んで形成され、ＰＤ０～ＰＤ３の飽和信号ＳＡＴ０～ＳＡＴ３のすべてがフローティングディフュージョンＦＤに完全に転送（オーバーフロー)され、転送トランジスタＴＧ（シャッタゲートトランジスタＳＧ）の反対側は、それ自体のオーバーフロー電荷をドレインに排出することができる。
また、ＰＤ０～ＰＤ３の飽和信号ＳＡＴ０～ＳＡＴ３の少なくとも１つがフローティングディフュージョンＦＤに完全に転送（オーバーフロー）されるように構成されているが、転送トランジスタＴＧ(シャッタゲートトランジスタＳＧ)の反対側はそれ自体のオーバーフロー電荷をドレインに排出できる。

【0161】

共有画素ＰＸＬ２０Ａは、各ＰＤ０～ＰＤ３にはそれぞれ２つの電荷転送用トランジスタが接続されており、蓄積された電荷を排出し、蓄積時間を個別に制御できる。
また、共有画素ＰＸＬ２０Ａは、対応するＦＤ共有ＰＤ上にカラーフィルタが形成される。たとえば、ＲＧＢ,Ｇフィルタのカラーフィルタ構成は、ＦＤ共有ＰＤの２ｘ２ブロックに適用される。
また、共有ＦＤ構造のため、フォトダイオードＰＤ０～ＰＤ３間で発生する色信号のクロストークを防ぐことができるパーシャルフルＤＴＩを使用したＢＳＩ (Back Sided Isolations) 構造上にピクセルを形成することができる。

【0162】

共有画素ＰＸＬ２０Ａは、各光電変換素子を含む画素に対応するように配置されるカラーフィルタを含み、対応するオーバーフロー光電荷がフローティングディフュージョンＦＤに蓄積される１番目の第１の光電変換素子に感度の高い高透過カラーフィルタＷ（Ｃ）が適用され、感度のより低い透過カラーフィルタは、対応する光電荷が蓄積された読み出し信号を格納する２番目以降の第２の光電変換素子に適用され、感度の高い画素のオーバーフロー信号を拡張する場合に、感度の高い画素以外の画素のカラーフィルタを、Ｒ－Ｇ－Ｂ－ＩＲ、より低い透過カラーフィルタのいずれかに感度を持つものと組み合わせている。

【0163】

以上に、本第２の実施形態に係る固体撮像装置１０Ａの共有画素構造や画素部のカラーフィルタマトリックス等の特徴的な構成の概要を説明した。
以下に、本第２の実施形態に係る固体撮像装置１０Ａの共有画素の構成や配列等、カラーマトリックスの構成、機能等、さらには信号読み出し方法の詳細について順を追って説明する。

【0164】

（２×２カラーマトリックスの例）
まず、２×２カラーマトリックスの形成例について説明する。
図２１（Ａ）～（Ｄ）は、２×２ＦＤ共有画素用カラーマトリックスの形成例を示す図である。

【0165】

図２１（Ａ）は、ＲＧＧＢ画素を２×２の正方配列した通常のベイヤ配列を示している。
図２１（Ｂ）は、ＲＧＢＷ画素を２×２の正方配列したカラーマトリックスの形成例を示している。
図２１（Ｃ）は、ＲＧＧＢ画素のうちの同色画素の４つを２×２の正方配列した画素ユニットを形成し、４つの画素ユニットを２×２の正方配列したブロックベイヤ配列を示している。
図２１（Ｄ）は、ＲＧＢＷ画素のうちの同色画素の４つを２×２の正方配列した画素ユニットを形成し、４つの画素ユニットを２×２の正方配列したカラーマトリックスの形成例を示している。

【0166】

（共有画素ＰＸＬ２０Ａの４つのＰＤ、１つのＦＤ等の配置例）
次に、共有画素ＰＸＬ２０Ａのレイアウト例について説明する。
図２２（A）、（Ｂ）、および（Ｃ）は、本発明の第２の実施形態に係る共有画素の４つのフォトダイオード、転送トランジスタ、並びに、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタの配置例を示す簡略平面図である。

【0167】

本例では、共有画素ＰＸＬ２０Ａの４つのフォトダイオードＰＤ０，ＰＤ１，ＰＤ２，ＰＤ３、転送トランジスタＴＧ０－Ｔｒ，ＴＧ１－Ｔｒ，ＴＧ２－Ｔｒ，ＴＧ３－Ｔｒ、シャッタゲートトランジスタＳＧ０－Ｔｒ，ＳＧ１－Ｔｒ，ＳＧ２－Ｔｒ，ＳＧ３－Ｔｒ、並びに、１つのフローティングディフュージョンＦＤ、蓄積トランジスタＢＩＮ－Ｔｒ、リセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワＳトランジスタＳＦ－Ｔｒ、および選択トランジスタＳＥＬ－Ｔｒの配置例について説明する。
なお、以下の説明において、各素子の左右等の配置位置は、一例であって図示する例であることを問わない。

【0168】

共有画素ＰＸＬ２０Ａは、素子の形成領域として、中央部分の中央領域ＣＴＡＲ２０、並びに、中央領域ＣＴＡＲ２０を挟んで両側（Ｙ方向）の第１の領域ＦＳＡＲ２０および第２の領域ＳＣＡＲ２０を含んで、矩形領域ＲＣＴ２０が割り当てられている。

【0169】

第１の領域ＦＳＡＲ２０には、第１のフォトダイオードＰＤ０、第１の転送トランジスタＴＧ０－Ｔｒ、第１のシャッタゲートトランジスタＳＧ０－Ｔｒ、並びに、第３のフォトダイオードＰＤ２、第３の転送トランジスタＴＧ２－Ｔｒ、第３のシャッタゲートトランジスタＳＧ２－ＴｒがＸ方向に隣接するように形成されている。
図２２の例では、第１のフォトダイオードＰＤ０、第１の転送トランジスタＴＧ０－Ｔｒ、第１のシャッタゲートトランジスタＳＧ０－Ｔｒが第１の領域ＦＳＡＲ２０の図中左側（左半分の領域）に形成され、第３のフォトダイオードＰＤ２、第３の転送トランジスタＴＧ２－Ｔｒ、第１のシャッタゲートトランジスタＳＧ０－Ｔｒが第１の領域ＦＳＡＲ２０の図中右側（右半分の領域）に形成されている。
第１の転送トランジスタＴＧ０－Ｔｒおよび第３の転送トランジスタＴＧ２－Ｔｒが中央領域ＣＴＡＲ２０側に、平面視して三角形状に形成されている。
第１のシャッタゲートトランジスタＳＧ０－Ｔｒおよび第３のシャッタゲートトランジスタＳＧ２－Ｔｒが外側矩形領域ＲＣＴの角部側に、平面視して三角形状に形成されている。

【0170】

第２の領域ＳＣＡＲ２０には、第２のフォトダイオードＰＤ１、第２の転送トランジスタＴＧ１－Ｔｒ、第２のシャッタゲートトランジスタＳＧ１－Ｔｒ、並びに、第４のフォトダイオードＰＤ３、第４の転送トランジスタＴＧ３－Ｔｒ、第４のシャッタゲートトランジスタＳＧ３－ＴｒがＸ方向に隣接するように形成されている。
図２２の例では、第２のフォトダイオードＰＤ１、第２の転送トランジスタＴＧ１－Ｔｒ、第２のシャッタゲートトランジスタＳＧ１－Ｔｒが第２の領域ＳＣＡＲ２０の図中左側（左半分の領域）に形成され、第４のフォトダイオードＰＤ３、第４の転送トランジスタＴＧ３－Ｔｒ、第４のシャッタゲートトランジスタＳＧ３－Ｔｒが第２の領域ＣＳＡＲ２０の図中右側（右半分の領域）に形成されている。
第２の転送トランジスタＴＧ１－Ｔｒおよび第４の転送トランジスタＴＧ３－Ｔｒが中央領域ＣＴＡＲ２０側に、平面視して三角形状に形成されている。
第２のシャッタゲートトランジスタＳＧ１－Ｔｒおよび第４のシャッタゲートトランジスタＳＧ３－Ｔｒが外側矩形領域ＲＣＴの角部側に、平面視して三角形状に形成されている。

【0171】

図２２（Ａ）の例では、第１の領域ＦＳＡＲ２０には、フローティングディフュージョンＦＤがＸ方向およびＹ方向の中央部に形成され、そのＸ方向の図中右側に、リセットトランジスタＲＳＴ－Ｔｒが形成され、左側にソースフォロワトランジスタＳＦ－Ｔｒ、選択トランジスタＳＥＬ－Ｔｒが形成されている。

【0172】

図２２（Ｂ）の例では、中央領域ＣＴＡＲ２０には、フローティングディフュージョンＦＤがＸ方向およびＹ方向の中央部に形成され、そのＸ方向の図中右側に、リセットトランジスタＲＳＴ－Ｔｒが形成され、左側にソースフォロワトランジスタＳＦ－Ｔｒ、選択トランジスタＳＥＬ－Ｔｒが形成されている。

【0173】

図２２（Ｃ）の例では、第２の領域ＳＣＡＲ２０には、そのＸ方向の図中右側に、フローティングディフュージョンＦＤ、蓄積トランジスタＢＩＮ-Ｔｒ、リセットトランジスタＲＳＴ－Ｔｒが形成され、第１の領域ＦＳＡＲ２０の上左側にソースフォロワトランジスタＳＦ－Ｔｒ、選択トランジスタＳＥＬ－Ｔｒが形成されている。

【0174】

これらの画素レイアウトにおいて、４つのフォトダイオードＰＤ０～ＰＤ３は４つの対応する転送トランジスタＴＧ０－Ｔｒ～ＴＧ３－Ｔｒを介して１つのフローティングディフュージョンＦＤに結合される。
オーバーフローの方向は、転送トランジスタＴＧの下のチャネル形成によって歪曲される可能性がある。
ＰＤ領域のいずれかに配置された画素トランジスタコンポーネントは、そのＰＤサイズを調整して、そのスペースを確保できる。

【0175】

次に、上記したＦＤ共有画素のレイアウトに関連付けて、フルＤＴＩ（ＦＤＴＩ）構造の形成パターン例について説明する。

【0176】

図２３（Ａ）～（Ｃ）は、本発明の第１の実施形態に係る固体撮像装置のＦＤ共有画素におけるフルＤＴＩ構造の形成パターン例について説明するための図である。
図２３（Ａ）は図２２（Ａ）のレイアウトに対応した本第２の実施形態に係るフルＤＴＩ構造が採用され、図２３（Ｂ）は図２２（Ｂ）のレイアウトに対応した本第２の実施形態に係るフルＤＴＩ構造が採用され、図２３（Ｃ）は図２２（Ｃ）に対応した本第２の実施形態に係るフルＤＴＩ構造が採用されている。

【0177】

図９（Ａ）の比較例と同様に、従来は矩形領域ＲＣＴの外縁辺に沿って全体にフルＤＴＩが隙間なく形成され、中央領域ＣＴＡＲにおいてＸ方向にフローティングディフュージョンＦＤの形成領域と対応する領域を含めて直線状にフルＤＴＩが形成されている。

【0178】

これに対して、図２３（Ａ）～（Ｃ）の本例では、矩形領域ＲＣＴの外縁辺に沿って全体にフルＤＴＩが隙間なく形成され、中央領域ＣＴＡＲにおいてＸ方向にフローティングディフュージョンＦＤの形成領域等と対応する中央部領域を除いて部分的（選択的）かつ直線状にフルＤＴＩが形成されている。

【0179】

ｐｎ接合、ＭＯＳトランジスタのいずれの画素コンポーネントもフルＤＴＩ構造にすることはできない。
本第２の実施形態においては、フルＤＴＩ領域は、ＦＤ共有画素のＦＤなどの画素コンポーネントの下で部分的に削除される。
すなわち、ＦＤ共有画素用ＦＤのような画素コンポーネントの下に配置される場合、フルＤＴＩの形成領域は部分的に空き状態とされる。
オーバーフロー方向は、ＦＤノードに結合されたゲートの下にｎ領域を形成することにより、転送トランジスタＴＧまたはアンチブルーミングのためのシャッタゲートトランジスタＳＧのいずれかで制御できる。
フルＤＴＩは、フォトダイオードＰＤと画素トランジスタの間に配置され、隣接するフォトダイオードＰＤからのクロストークをシールドする。

【0180】

次に、本第２の実施形態において採用可能なブロックベイヤ構成とカラーフィルタ構成について説明する。
図２４（Ａ）および（Ｂ）は、本発明の第２の実施形態において採用可能なブロックベイヤ構成とカラーフィルタ構成について説明するための図である。

【0181】

ブロックベイヤ配列は、たとえばＲＧＧＢ画素のうちの同色画素の４つを２×２の正方配列した画素ユニットＰＵを形成し、４つの画素ユニットＰＵを２×２の正方配列して構成されている。
図２４（Ａ）は、ブロックベイヤ配列のフル解像モードに対応したカラーマトリックスを示している。
図２４（Ｂ）は、２×２ビニング時のカラーマトリックスを示している。２×２ビニングによってハイダイナミックレンジ（ＨＤＲ）で、高速性と低ノイズ応答性を実現することが可能となる。

【0182】

次に、本第２の実施形態において採用可能なカラーマトリックスの構成例について説明する。
図２５（Ａ）、（Ｂ）、および（Ｃ）は、本発明の第２の実施形態において採用可能なカラーマトリックスの構成例について説明するための図である。
図２５（Ａ）の例では、ＲＣＣ（Ｗ）Ｂのカラーマトリックスの一例を示している。
図２５（Ｂ）の例では、ＲＧＣ（Ｗ）Ｂのカラーマトリックスの一例を示している。
図２５（Ｃ）の例では、Ｒ（ＩＲ）Ｃ（Ｗ）Ｂのカラーマトリックスの一例を示している。

【0183】

カラーマトリックス構成では、ＦＤ共有ＰＤ用に、透過度の高いフィルタを透過度の低いフィルタマトリックスに結合する。
たとえば、透過度の高いクリアＣ（ホワイトＷ）フィルタは、透過度の低いＲとＧに結合される。
最高応答時のオーバーフロー電荷はフローティングディフュージョンＦＤ（ＦＤノード）に蓄積され、その飽和レベルを拡張して飽和点を均等化する。

【0184】

本第２の実施形態に係るカラーフィルタの形成についてさらに説明する。
ここでは、対応するＦＤ共用ＰＤ上にカラーフィルタを形成する。
たとえば、ＲＧＢ，Ｇフィルタのカラーフィルタ構成は、ＦＤ共有ＰＤの２ｘ２ブロックに適用される。
本第２の実施形態においては、共有ＦＤ構造を採用しているため、ＰＤ間で発生する色信号のクロストークを防ぐことができるパーシャルフルＤＴＩを使用したＢＳＩ (Back Sided Isolation) 構造上にピクセルを形成できる。
この構成により、共有ＰＤのビニング機能が可能になる。
さらに、２ｘ２ビニングでは、すべてのオーバーフロー電荷がフローティングディフュージョンＦＤ（ＦＤノード）に完全に拡張されて保存される。

【0185】

次に、共有ＦＤ構造とカラーマトリックス補間を使用した（ＩＲ）ＲＢＷ等の構成での光応答例について説明する。
図２６（Ａ）および（Ｂ）は、共有ＦＤ構造とカラーマトリックス補間を使用した（ＩＲ）ＲＢＷ構成での光応答例について説明するための図である。
図２６（Ａ）はカラーフィルタの透過率の一例を示し、図２６（Ｂ）は（ＩＲ）ＲＢＷのカラーマトリックスでの補間例を示している。
図２６（Ａ）は、通常のカラーフィルタの透過率、並びに、ＩＲノッチフィルタの透過率を示している。

【0186】

図２６の構成では、Ｗのダイナミックレンジは、フローティングディフュージョンＦＤへの電荷蓄積により大きく拡張する。
また、図２６（Ｂ）のカラーマトリックスの補間処理では、Ｗ（Ｃ），Ｂ，Ｒ，ＩＲを使用して、演算Ｇ＝Ｗ－Ｂ－Ｒ－ＩＲ、Ｒ＝Ｒ－ＩＲ、Ｂ＝Ｂ－ＩＲ、ＩＲ＝ＩＲをすることにより、ＧＲＢフィルタの性能を、オリジナルのＧＲＢフィルタの性能に近い性能まで再生することができる。

【0187】

次に、本第２の実施形態に係る画素部２０の所定のカラーマトリックスを用いた共有画素ＰＸＬ２０Ａの列出力の読み出し系回路および読み出し方法について説明する。

【0188】

図２７は、本発明の実施形態に係る固体撮像装置の画素部の列出力の読み出し系に採用されるカラムＡＤＣの構成例を示す図である。
図２８は、線形化のための読み出し操作と電荷混合スキームのそれぞれの光電荷カバレッジを示す第１図である。
図２９は、線形化のための読み出し操作と電荷混合スキームのそれぞれの光電荷カバレッジを示す第２図である。
図３０は、線形化のための読み出し操作と電荷混合スキームのそれぞれの光電荷カバレッジを示す第３図である。

【0189】

本実施形態に係る読み出し回路４０Ａは、カラムＡＤＣ４１０Ａを備えている。
これらの例では、図２８に示すように、たとえばケースＡとして、単一露光（シングルエクスポージャー）のハイダイナミックレンジ（SEHDR）パフォーマンス時に適用される。読み出し利得（ゲイン）はデュワル変換利得で高変換利得（第１の変換利得）ＨＣＧおよび低変換利得（第２の変換利得）ＬＣＧの両利得が適用される。
この場合の読み出し対象は、第１にフォトダイオードＰＤの電荷を高変換利得ＨＣＧで読み出した信号と、第２にフォトダイオードＰＤの電荷を画素利得PixGainを乗算した低変換利得ＬＣＧで読み出した信号とを加算する。

【0190】

ケースＢとしては、ＬＯＦＩＣモード時に適用される。読み出し利得（ゲイン）はデュワル変換利得で高変換利得（第１の変換利得）ＨＣＧおよび低変換利得（第２の変換利得）ＬＣＧの両利得が適用される。
この場合の読み出し対象は、第１にフォトダイオードＰＤ０の電荷を高変換利得ＨＣＧで読み出した信号と、第２にフローティングディフュージョンＦＤの電荷に応じた利得に画素利得PinGainを乗算した信号とを加算する。
この加算処理を行うことにより、図３０に示すような、高度な線形処理結果を得ることができる。

【0191】

この場合、図２９に示すように、蓄積された光電荷ごとにＡＤ変換を行うことができ、異なる変換ゲインのために少なくとも複数のAD 変換器が利用される。
これらのデジタルコードは、ポストデータ処理後に線形化されたコードにすることができる。

【0192】

本第２の実施形態に係るＦD共有読み出し系回路は、複数の動作シーケンスを有する画素ワイズＡＤＣ（３ＱＤＰＳ）によるグローバル読み出しを実施するように構成される。

【0193】

次に、本第２の実施形態に係るブロックベイヤ構成を有し、４つのフォトダイオードＰＤでフローティングディフュージョンＦＤを共有するシャッタ機能付き画素回路の読み出しシステム例を図３１、図３２、および図３３に示す。

【0194】

いよう
図３１は、２×２ブロックベイヤ構成を有し、４つのフォトダイオードＰＤで１つのフローティングディフュージョンＦＤを共有するシャッタ機能付き画素回路の読み出しシステム例を示し、すべてのオーバーフロー信号を使用していない場合の読み出しシステム例を示している。

【0195】

図３２は、２×２ブロックベイヤ構成を有し、４つのフォトダイオードＰＤで１つのフローティングディフュージョンＦＤを共有するシャッタ機能付き画素回路の読み出しシステム例を示し、すべてのオーバーフロー信号を使用している場合のシステム例を示している。

【0196】

図３３は、２×２ブロックベイヤ構成を有し、４つのフォトダイオードＰＤで１つのフローティングディフュージョンＦＤを共有するシャッタ機能付き画素回路の読み出しシステム例を示し、一部のオーバーフロー信号を使用している場合のシステム例を示している。
本例では、フォトダイオードＰＤ０のオーバーフロー信号が使用されている。

【0197】

次に、本第２の実施形態における画素信号の読み出し動作方法についてさらに説明する。
図３４（Ａ）、（Ｂ）、および（Ｃ）は、本発明の第２の実施形態に係る固体撮像装置に採用可能な光電荷蓄積読み出し動作シーケンス例を示す図である。
内容は、理解を容易にするために、第１の実施形態で参照した図１７と同様としている。

【0198】

共有画素に採用可能な読み出し動作方法としては、たとえば、図３４（Ａ）、（Ｂ）、および（Ｃ）に記載のケースに適用可能な方法を例示することができる。

【0199】

図３４（A）に記載のケースは、全画素読み出しまたはビニング時に適用される。読み出し利得（ゲイン）はシングル利得で高変換利得（第１の変換利得）ＨＣＧまたは低変換利得（第２の変換利得）ＬＣＧのいずれかが適用される。
この場合の読み出し対象は、たとえば第１のフォトダイオードＰＤ０または第２のフォトダイオードＰＤ１のいずれかである。

【0200】

図３４（Ｂ）に記載のケースは、単一露光（シングルエクスポージャー）のハイダイナミックレンジ（SEHDR）パフォーマンス時に適用される。読み出し利得（ゲイン）はデュワル変換利得で高変換利得（第１の変換利得）ＨＣＧおよび低変換利得（第２の変換利得）ＬＣＧの両利得が適用される。
この場合の読み出し対象は、たとえば第１に第１のフォトダイオードＰＤ０の電荷を高変換利得ＨＣＧで読み出し、第２にフォトダイオードＰＤの電荷を低変換利得ＬＣＧで読み出す。

【0201】

図３４（Ｃ）に記載のケースは、ＬＯＦＩＣモード時に適用される。読み出し利得（ゲイン）はデュワル変換利得で高変換利得（第１の変換利得）ＨＣＧおよび低変換利得（第２の変換利得）ＬＣＧの両利得が適用される。
この場合の読み出し対象は、たとえば第１に第１のフォトダイオードＰＤ０の電荷を高変換利得ＨＣＧで読み出し、第２にフローティングディフュージョンＦＤの電荷を低変換利得ＬＣＧで読み出す。

【0202】

図３５（Ａ）および（Ｂ）は、本発明の第２の実施形態に係る固体撮像装置の共有画素に採用可能な全画素読み出し動作例を示すタイミングチャートであって、共有画素の読み出し回路例に関連付けて示す図である。

【0203】

この例では、電荷蓄積期間を経過した後、まず、第１のフォトダイオードＰＤ０を読み出し対象としてＬＯＦＩＣによるデュワル変換利得動作が行われる。
具体的には、第１のフォトダイオードＰＤ０に対し、高変換利得リセット信号読み出し処理ＨＣＧＲＳＴ（ＰＤ０）、および高変換利得輝度信号読み出し処理ＨＣＧＳＩＧ（ＰＤ０）が順を追って行われる。
次に、第２のフォトダイオードＰＤ１に対し、高変換利得リセット信号読み出し処理ＨＣＧＲＳＴ（ＰＤ１）、および高変換利得輝度信号読み出し処理ＨＣＧＳＩＧ（ＰＤ１）が順を追って行われる。
次に、第３のフォトダイオードＰＤ２に対し、高変換利得リセット信号読み出し処理ＨＣＧＲＳＴ（ＰＤ２）、および高変換利得輝度信号読み出し処理ＨＣＧＳＩＧ（ＰＤ２）が順を追って行われる。
次に、第４のフォトダイオードＰＤ３に対し、高変換利得リセット信号読み出し処理ＨＣＧＲＳＴ（ＰＤ３）、および高変換利得輝度信号読み出し処理ＨＣＧＳＩＧ（ＰＤ３）が順を追って行われる。

【0204】

【0205】

図３６（Ａ）および（Ｂ）は、本発明の第２の実施形態に係る固体撮像装置の共有画素に採用可能な４共有ＰＤビニング読み出し動作例を示すタイミングチャートであって、共有画素の読み出し回路例に関連付けて示す図である。

【0206】

この例では、電荷蓄積期間を経過した後、まず、所定の、たとえば第１のフォトダイオードＰＤ０を読み出し対象としてＳＥＨＤＲによるデュワル変換利得動作が行われる。
具体的には、第１のフォトダイオードＰＤ０に対し、低変換利得リセット信号読み出し処理ＬＣＧＲＳＴ（ＰＤ）、高変換利得リセット信号読み出し処理ＨＣＧＲＳＴ（ＰＤ）、高変換利得輝度信号読み出し処理ＨＣＧＳＩＧ（ＰＤ）、および低変換利得輝度信号読み出し処理ＬＣＧＳＩＧ（ＰＤ）が順を追って行われる。

【0207】

以下、図３７、図３８、図３９にも、第２の実施形態に係る固体撮像装置の共有画素に採用可能な読み出し動作例のタイミングチャートが、各読み出し処理とともに示されている。

【0208】

図３７（Ａ）および（Ｂ）は、本発明の第２の実施形態に係る固体撮像装置の共有画素に採用可能なＬＯＦＩＣ時の４共有ＰＤビニング読み出し動作例を示すタイミングチャートであって、共有画素の読み出し回路例に関連付けて示す図である。
図３８（Ａ）および（Ｂ）は、本発明の第２の実施形態に係る固体撮像装置の共有画素に採用可能なＬＯＦＩＣおよびＳＥＨＤＲの全利用時の４共有ＰＤビニング読み出し動作例を示すタイミングチャートであって、共有画素の読み出し回路例に関連付けて示す図である。
図３９（Ａ）および（Ｂ）は、本発明の第２の実施形態に係る固体撮像装置の共有画素に採用可能なＬＯＦＩＣおよびＳＥＨＤＲの部分利用時の４共有ＰＤビニング読み出し動作例を示すタイミングチャートであって、共有画素の読み出し回路例に関連付けて示す図である。

【0209】

また、図４０（Ａ）、（Ｂ）、および（Ｃ）は、本発明の第２の実施形態に係る固体撮像装置に採用可能なＬＯＦＩＣおよびＳＥＨＤＲの全利用時の読み出し動作例を示す図である。
図４１（Ａ）、（Ｂ）、（C）および（Ｄ）は、本発明の第２の実施形態に係る固体撮像装置に採用可能なＬＯＦＩＣの部分利用時およびＳＥＨＤＲの読み出し動作例を示す図である。

【0210】

共有画素に採用可能なＬＯＦＩＣおよびＳＥＨＤＲの部分利用時の読み出し動作方法としては、たとえば、図４０および図４１の（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）に記載のケースに適用可能な方法を例示することができる。

【0211】

図４０（Ａ）は、フォトダイオードＰＤの電荷を高変換利得により読み出す方法を例示している。
図４０（Ｂ）は、フォトダイオードＰＤの電荷を低変換利得により読み出す方法を例示している。
図４０は、オーバーフロー電荷を含むフローティングディフュージョンＦＤを読み出す方法を例示している。

【0212】

図４１（Ａ）は、フォトダイオードＰＤ０の電荷を高変換利得により読み出す方法を例示している。
図４１（Ｂ）は、フォトダイオードＰＤ０のオーバーフロー電荷を含むフローティングディフュージョンＦＤを読み出す方法を例示している。
図４１（Ｃ）は、フォトダイオードＰＤ１,ＰＤ２，ＰＤ３の電荷を高変換利得により読み出す方法を例示している。
図４１（Ｄ）は、フォトダイオードＰＤ１,ＰＤ２，ＰＤ３の電荷を低変換利得により読み出す方法を例示している。

【0213】

以上、第２の実施形態に係る固体撮像装置１０Ａとして、４つのフォトダイオードＰＤ０，ＰＤ１、ＰＤ２，ＰＤ３で１つのフローティングディフュージョンＦＤを共有する共有画素を含む固体撮像装置の特徴的な構成、機能について説明した。
以下に、本第２の実施形態に係る固体撮像装置１０Ａの効果について図４２に関連付けて説明する。

【0214】

（第２の実施形態の効果）
通常のＲＧＢベイヤの飽和点は、グリーンフィルタの特性によって制限される。２ｘ２フィルタ構成のＦＤビニングの場合、２ｘ２ピクセルビニングスキームにより、有効な画素サイズが２倍になる一方で、より高い (x４) 透過性と完全なウェル (x４飽和点) を提供する。
本第２の実施形態では、オーバーフロー電荷蓄積が発生したＦＤ共有ＰＤについて、フルウェル容量（ＦＷＣ）を拡張することができる。ＦＤノードでＰＤ信号のみを結合する従来のビニング方式と比較して、オーバーフロー電荷Ｑｆｄを使用してさらにフルウェル容量拡張を実現するために、画素サイズと完全なウェル容量拡張のためのオーバーヘッドのいずれも必要がない。
以上説明したように、本第２の実施形態に係る固体撮像装置は、従来のビニング方式と比較して、より高い低照度ＳＮＲ性能と、画素サイズのオーバーヘッドなしでより高いダイナミックレンジを実現するためのより高い応答性を達成できる。

【0215】

以上説明した固体撮像装置１０，１０Ａは、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。

【0216】

図４３は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載し
た電子機器の構成の一例を示す図である。

【0217】

本電子機器３００は、図４３に示すように、本実施形態に係る固体撮像装置１０，１０Ａが適用可能なＣＭＯＳイメージセンサ３１０を有する。
さらに、電子機器３００は、このＣＭＯＳイメージセンサ３１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）３２０を有する。
電子機器３００は、ＣＭＯＳイメージセンサ３１０の出力信号を処理する信号処理回路(ＰＲＣ)３３０を有する。

【0218】

信号処理回路３３０は、ＣＭＯＳイメージセンサ３１０の出力信号に対して所定の信号処理を施す。
信号処理回路３３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。

【0219】

上述したように、ＣＭＯＳイメージセンサ３１０として、前述した固体撮像装置１０，１０Ａを搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。

【符号の説明】

【0220】

１０，１０Ａ・・・固体撮像装置、２０・・・画素部、ＰＤ０・・・第１のフォトダイオード、ＰＤ１・・・第２のフォトダイオード、ＰＤ２・・・第３のフォトダイオード、ＰＤ３・・・第４のフォトダイオード、ＴＧ０－Ｔｒ・・・第１の転送トランジスタ、ＴＧ１－Ｔｒ・・・第２の転送トランジスタ、ＴＧ２－Ｔｒ・・・第３の転送トランジスタ、ＴＧ３－Ｔｒ・・・第４の転送トランジスタ、ＳＧ０－Ｔｒ・・・第１のシャッタゲートトランジスタ、ＳＧ１－Ｔｒ・・・第２のシャッタゲートトランジスタ、ＳＧ２－Ｔｒ・・・第３のシャッタゲートトランジスタ、ＳＧ３－Ｔｒ・・・第４のシャッタゲートトランジスタ、ＦD・・・フローティングディフュージョン、ＲＳＴ－Ｔｒ・・・リセットトランジスタ、ＳＦ－Ｔｒ・・・ソースフォロワトランジスタ、ＢＩＮ－Ｔｒ・・・蓄積トランジスタ、ＣＳ・・・蓄積キャパシタ、２２０・・・光電変換読み出し部、２３０・・・信号保持部、３０・・・垂直走査回路、４０・・・出力回路、５０・・・タイミング制御回路、６０・・・読み出し部、３００・・・電子機器、３１０・・・ＣＭＯＳイメージセンサ、３２０・・・光学系、３３０・・・信号処理回路（ＰＲＣ）。

【図1】