特開 2024-89781 表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024089781

(43)【公開日】2024-07-04

(54)【発明の名称】表示装置

(51)【国際特許分類】

   G09G 3/3233 20160101AFI20240627BHJP

   G09G 3/3266 20160101ALI20240627BHJP

   G09G 3/20 20060101ALI20240627BHJP

   G09F 9/30 20060101ALI20240627BHJP

   H10K 59/12 20230101ALI20240627BHJP

【ＦＩ】

G09G3/3233

G09G3/3266

G09G3/20 624B

G09G3/20 680G

G09G3/20 622B

G09G3/20 622G

G09G3/20 622Q

G09G3/20 611E

G09G3/20 670E

G09G3/20 611A

G09G3/20 660U

G09G3/20 621M

G09F9/30 365

G09F9/30 338

H10K59/12

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2022205194

(22)【出願日】2022-12-22

(71)【出願人】

【識別番号】521515757

【氏名又は名称】厦門天馬顕示科技有限公司

(74)【代理人】

【識別番号】110001678

【氏名又は名称】藤央弁理士法人

(72)【発明者】

【氏名】河内 玄士朗

【テーマコード（参考）】

3K107

5C080

5C094

5C380

【Ｆターム（参考）】

3K107AA01

3K107BB01

3K107CC31

3K107CC43

3K107EE04

3K107HH05

5C080AA06

5C080BB05

5C080CC03

5C080DD06

5C080DD09

5C080DD12

5C080DD23

5C080DD26

5C080EE29

5C080FF11

5C080JJ02

5C080JJ03

5C080JJ04

5C080JJ06

5C094BA03

5C094BA27

5C094DA09

5C380AA01

5C380AB06

5C380AB19

5C380AB21

5C380AB24

5C380AB34

5C380BA01

5C380BA08

5C380BA10

5C380BA12

5C380BA17

5C380BA39

5C380BB09

5C380CB01

5C380CB17

5C380CB26

5C380CB31

5C380CB37

5C380CC06

5C380CC07

5C380CC26

5C380CC33

5C380CC39

5C380CC65

5C380CD017

5C380CD026

5C380CD027

5C380CE19

5C380CF07

5C380CF51

5C380CF53

5C380DA02

5C380DA06

5C380DA32

5C380DA33

5C380EA16

(57)【要約】

【課題】表示品質を改善する。
【解決手段】複数の画素回路それぞれは、少なくとも第１走査信号と第２走査信号とにより制御される。第１走査信号は、画素回路へのデータ電圧書き込みを含むリフレッシュ動作のために画素回路のＮ型トランジスタをＯＮ／ＯＦＦする。第２走査信号は、画素回路の発光素子への発光電流の供給の有無を制御する。クランプスイッチ回路の出力は、第１走査信号線に接続される。クランプスイッチ回路は、第２走査信号を使用して、発光素子の発光期間における少なくとも一部の期間において第１走査信号線をローレベル電位に維持するように制御される。
【選択図】図３Ａ

【特許請求の範囲】

【請求項1】

表示装置であって、
複数の画素回路を含む表示領域と、
第１走査回路と、
第２走査回路と、
クランプスイッチ回路と、
を含み、
前記複数の画素回路それぞれは、少なくとも第１走査信号と第２走査信号とにより制御され、
前記第１走査回路は、前記第１走査信号を前記複数の画素回路の第１走査信号線それぞれに供給し、
前記第２走査回路は、前記第２走査信号を前記複数の画素回路の第２走査信号線それぞれに供給し、
前記第１走査信号は、前記画素回路へのデータ電圧書き込みを含むリフレッシュ動作のために前記画素回路のＮ型トランジスタをＯＮ／ＯＦＦする走査信号であり、
前記第２走査信号は、前記画素回路の発光素子への発光電流の供給の有無を制御する走査信号であり、
前記クランプスイッチ回路の出力は、前記第１走査信号線に接続され、
前記クランプスイッチ回路は、前記第２走査信号を使用して、前記発光素子の発光期間における少なくとも一部の期間において前記第１走査信号線をローレベル電位に維持するように制御される、
表示装置。

【請求項2】

請求項１の表示装置であって、
前記第１走査回路及び前記第２走査回路の全てのトランジスタは、Ｐ型トランジスタであり、
１フレーム期間において、前記第１走査信号のハイレベル電位の時間長は、ローレベル電位の時間長よりも短い、
表示装置。

【請求項3】

請求項２の表示装置であって、
リフレッシュ周期は、２フレーム期間以上である、
表示装置。

【請求項4】

請求項１の表示装置であって、
前記画素回路はＰ型薄膜トランジスタとＮ型トランジスタを含み、
前記第２走査信号は、前記画素回路に含まれるＰ型トランジスタのＯＮ／ＯＦＦを制御する、
表示装置。

【請求項5】

請求項１の表示装置であって、
前記第１走査信号がハイレベル電位である期間、前記クランプスイッチ回路の出力は、前記第１走査信号線と電気的に遮断されている、
表示装置。

【請求項6】

請求項１の表示装置であって、
前記クランプスイッチ回路は、
第１Ｎ型スイッチトランジスタと、
前記第１Ｎ型スイッチトランジスタのゲートとソースとの間の容量素子と、
を含み、
前記第１Ｎ型スイッチトランジスタのソースはローレベル電位線に接続され、
前記第１Ｎ型スイッチトランジスタのドレインは前記第１走査信号線に接続され、
前記容量素子は、前記少なくとも一部の期間において、前記第１Ｎ型スイッチトランジスタをＯＮ状態に維持する電圧を保持する、
表示装置。

【請求項7】

請求項６の表示装置であって、
前記第１Ｎ型スイッチトランジスタは、前記第１走査信号がハイレベル電位である期間、ＯＦＦ状態に維持される、
表示装置。

【請求項8】

請求項６に記載の表示装置であって、
前記第２走査信号は、前記画素回路に含まれるＰ型トランジスタのＯＮ／ＯＦＦを制御し、
前記クランプスイッチ回路は、第２Ｎ型スイッチトランジスタを含み、
前記第２Ｎ型スイッチトランジスタのゲートは、前記第２走査信号線に接続され、
前記第２Ｎ型スイッチトランジスタのソース／ドレインの一方は、前記第１Ｎ型スイッチトランジスタのゲート及び前記容量素子に接続されている、
表示装置。

【請求項9】

請求項８に記載の表示装置であって、
前記第２Ｎ型スイッチトランジスタの前記ソース／ドレインの他方は、前記第２Ｎ型スイッチトランジスタの前記ゲートの前記第２走査信号線より後段の前記第２走査信号線に接続されている、
表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、表示装置に関する。

【背景技術】

【0002】

表示装置として、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示装置のように、自発光素子を含む表示装置が広く利用されている。これら表示装置は、データ信号を画素に書き込むための走査信号を順次出力する駆動回路を含む。データ書き込みのため、１又は複数の走査信号が使用され得る。

【0003】

同一基板上に低温ポリシリコン（ＬＴＰＳ）薄膜トランジスタ（ＴＦＴ）と、酸化物半導体ＴＦＴ、例えば、ＩＧＺＯ－ＴＦＴとを集積したＬＴＰＯ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ）技術が、表示パネルへ適用されてきている。例えば、リーク電流が問題となる箇所には酸化物半導体ＴＦＴを適用し、駆動能力が必要な箇所にはＬＴＰＳ－ＴＦＴを適用するといった、デバイス特性に合わせた設計が可能となる。

【0004】

ＬＴＰＯ技術は、ＯＬＥＤの低消費電力化を進める技術として使用され得る。ＯＬＥＤの低消費電力技術の一つは、データリフレッシュ周波数を、従来の６０Ｈｚから１Ｈｚ程度に低下させ、データリフレッシュに伴うデータドライバの消費電力を低減する。フレーム周波数低減のためには、ＯＬＥＤの発光電流量を決定するデータ信号電圧を保持する画素内の保持容量素子Ｃｓｔからの電荷リークを低減することが必要である。このため、Ｃｓｔに接続されるスイッチＴＦＴを、リーク電流が低いＮ型の酸化物半導体ＴＦＴで構成し、ＯＬＥＤ素子の発光電流が通過するＴＦＴを、駆動能力が高いＰ型のＬＴＰＳ－ＴＦＴで構成する。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】米国特許出願公開第２０１７／０２４９９０１号

【特許文献2】米国特許出願公開第２０１４／０１６８１８２号

【発明の概要】

【発明が解決しようとする課題】

【0006】

額縁を小さくするという要求から、画素行を順次選択する走査回路は、移動度の大きいＰ型のＬＴＰＳ－ＴＦＴを利用することが好ましい。シフトレジスタ回路において、ほとんどの時間の間物理ローレベル電位（Ｐ型ＴＦＴの論理ＯＮレベル）を維持する信号は作りにくく、そのため、物理ローレベル電位を維持できず、電位上昇を生じることがある。

【0007】

Ｎ型ＴＦＴを含む画素回路に対する走査信号をシフトとレジスタ回路のＰ型ＴＦＴで駆動する場合、そのＰ型ＴＦＴは、その論理ハイレベル電位を、ほぼ１フレーム期間、保持する必要がある。しかし、このＰ型ＴＦＴは、シフトレジスタ回路内の容量に蓄積した電荷を利用して駆動されるため、駆動周波数が低下すると蓄積電荷のリークによって、Ｐ型ＴＦＴからの出力電位が変動し得る。

【0008】

駆動周波数の低下により、フレーム期間中に、シフトレジスタ回路内のＰ型トランジスタに対する論理ハイレベル電位が低下すると（物理電位が上昇すると）、画素内のＮ型ＴＦＴに対する選択信号の物理電位が上昇する。シフトレジスタ内の論理ハイレベル電位の低下が一定値を超えると、画素内のＮ型ＴＦＴは、わずかにオン状態となる。つまり、保持容量素子Ｃｓｔに接続されているＮ型ＴＦＴのリーク電流増大とこれに伴う画素回路内のＣｓｔの電荷損失が発生する。

【0009】

リークによりＣｓｔの電荷損失が生じると、発光電流（輝度）も変動するため、周波数の低いフリッカとして視認されるという問題が発生し得る。

【課題を解決するための手段】

【0010】

本開示の一態様の表示装置は、複数の画素回路を含む表示領域と、第１走査回路と、第２走査回路と、クランプスイッチ回路と、を含む。前記複数の画素回路それぞれは、少なくとも第１走査信号と第２走査信号とにより制御される。前記第１走査回路は、前記第１走査信号を前記複数の画素回路の第１走査信号線それぞれに供給する。前記第２走査回路は、前記第２走査信号を前記複数の画素回路の第２走査信号線それぞれに供給する。前記第１走査信号は、前記画素回路へのデータ電圧書き込みを含むリフレッシュ動作のために前記画素回路のＮ型トランジスタをＯＮ／ＯＦＦする走査信号である。前記第２走査信号は、前記画素回路の発光素子への発光電流の供給の有無を制御する走査信号である。前記クランプスイッチ回路の出力は、前記第１走査信号線に接続される。前記クランプスイッチ回路は、前記第２走査信号を使用して、前記発光素子の発光期間における少なくとも一部の期間において前記第１走査信号線をローレベル電位に維持するように制御される。

【発明の効果】

【0011】

本開示の一態様によれば、表示装置の表示品質を改善することができる。

【図面の簡単な説明】

【0012】

【図1】ＯＬＥＤ表示装置の構成例を模式的に示す。

【図2】画素回路の構成例を示す。

【図3A】クランプスイッチ回路に含まれる、クランプスイッチブロックの構成例を示す。

【図3B】クランプスイッチ回路に含まれる、クランプスイッチブロックの他の構成例を示す。

【図4】図３Ａに示すクランプスイッチブロックを制御する信号のタイミングチャートを示す。

【図5】クランプスイッチ回路の全体構成及び他の回路との関係を模式的に示す。

【図6】通常動作における、連続する２フレームでのクランプスイッチブロックを制御する信号のタイミングチャートを示す。

【図7】低リフレッシュレート動作時の連続する２フレームでのクランプスイッチブロックを制御する信号のタイミングチャートを示す。

【図8】クランプスイッチブロックの一部の断面構造を模式的に示す断面図である。

【図9】シフトレジスタブロックの構成例を示す。

【図10】画素回路の例を示す。

【図11】図１０に示す画素回路の平面構造を模式的に示す。

【図12】図１１のＸＩＩ－ＸＩＩ´切断線における断面構造を模式的に示す。

【図13】クランプスイッチ回路に含まれる、クランプスイッチブロックの構成例を示す。

【図14】図１３に示すクランプスイッチブロックを制御する信号のタイミングチャートを示す。

【図15】画素回路の構成例を示す。

【図16】クランプスイッチ回路に含まれる、クランプスイッチブロックの構成例を示す。

【図17】図１６に示すクランプスイッチブロックを制御する信号のタイミングチャートを示す。

【発明を実施するための形態】

【0013】

以下、添付図面を参照して本発明の実施形態を説明する。本実施形態は本発明を実現するための一例に過ぎず、本発明の技術的範囲を限定するものではないことに注意すべきである。

【0014】

［概観］
以下において、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示装置等のシフトレジスタに適用可能な回路構成を説明する。以下に開示する回路は、ＯＬＥＤ表示装置と異なる自発光素子を含む表示装置に適用することができる。

【0015】

本明細書の一実施形態に係る画素回路は、低温ポリシリコン（ＬＴＰＳ）薄膜トランジスタ（ＴＦＴ）と、酸化物半導体ＴＦＴ、例えば、ＩＧＺＯ－ＴＦＴとを集積したＬＴＰＯ技術を利用する。ＬＴＰＯは、Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅを表す。当該回路は、例えば、ＰＭＯＳ型（単にＰ型とも呼ぶ）のＬＴＰＳ－ＴＦＴとＮＭＯＳ型（単にＮ型とも呼ぶ）の酸化物半導体を用いる。

【0016】

ＬＴＰＯ技術は、ＯＬＥＤの低消費電力化を進める技術として使用される。ＯＬＥＤの低消費電力技術の一つは、データリフレッシュ周波数を、従来の６０Ｈｚから１Ｈｚ程度に低下させ、データリフレッシュに伴うデータドライバの消費電力を低減する。データリフレッシュ周波数低減のためには、画素内の保持容量素子Ｃｓｔからの電荷リークを低減することが必要である。このため、Ｃｓｔに接続されるスイッチＴＦＴを、リーク電流が低いＮ型の酸化物半導体ＴＦＴで構成し、ＯＬＥＤ素子の発光電流が通過するＴＦＴを、駆動能力が高いＰ型のＬＴＰＳ－ＴＦＴで構成する。

【0017】

一方、額縁を小さくするという要求から、画素行を順次選択する走査回路は、移動度の大きいＰ型のＬＴＰＳ－ＴＦＴを利用することが好ましい。画素回路で用いられるＮ型ＴＦＴの論理ローレベルは、Ｐ型ＴＦＴにとって論理ハイレベルである。ここで、ＴＦＴの論理ハイレベルは、当該ＴＦＴをＯＮする電位レベルであり、論理ローレベルは当該ＴＦＴをＯＦＦする電位レベルである。つまり、Ｎ型ＴＦＴの論理ローレベルは物理的なロー電位レベルであり、論理ハイレベルは物理的なハイ電位レベルである。一方、Ｐ型ＴＦＴの論理ローレベルは物理的なハイ電位レベルであり、論理ハイレベルは物理的なロー電位レベルである。

【0018】

Ｎ型ＴＦＴを含む画素回路に対する走査信号をシフトレジスタ回路のＰ型ＴＦＴで駆動する場合、そのＰ型ＴＦＴは、その論理ハイレベル電位を、ほぼ１フレーム期間、保持する必要がある。また、低データリフレッシュレート動作においては、複数フレーム期間の間、Ｐ型ＴＦＴは、その論理ハイレベル電位を維持することが必要である。低データリフレッシュレート動作は、通常動作における一定のフレームレートより低い周波数で画素回路にデータ信号を書き込む。

【0019】

しかし、このＰ型ＴＦＴは、シフトレジスタ回路内の容量に蓄積した電荷を利用して駆動されるため、駆動周波数が低下すると蓄積電荷のリークによって、Ｐ型ＴＦＴからの出力電位が変動し得る。

【0020】

駆動周波数の低下により、フレーム期間中に、シフトレジスタ回路内のＰ型トランジスタに対する論理ハイレベル電位が低下すると（物理電位が上昇すると）、画素内のＮ型ＴＦＴに対する選択信号の物理電位が上昇する。シフトレジスタ内の論理ハイレベル電位の低下が一定値を超えると、画素内のＮ型ＴＦＴは、わずかにオン状態となる。つまり、保持容量素子Ｃｓｔに接続されているＮ型ＴＦＴのリーク電流増大とこれに伴う画素回路内のＣｓｔの電荷損失が発生する。

【0021】

リークによりＣｓｔの電荷損失が生じると、発光電流（輝度）も変動するため、周波数の低いフリッカとして視認されるという問題が発生し得る。特に、Ｐ型ＴＦＴだけを用いたシフトレジスタ回路では、ほとんどの時間物理ローレベル電位（Ｐ型ＴＦＴの論理ハイレベル）を維持する信号は作りにくい。特に周波数が低い場合、物理ローレベル電位を維持できず、画素回路のＮ型ＴＦＴに対するゲート信号の電位上昇を生じることがある。

【0022】

本明細書の一実形態は、所定期間において、画素回路内のＮ型ＴＦＴの走査線の電位をＮ型ＴＦＴの論理ローレベル（物理ロー電位レベル）に維持するための、クランプスイッチ回路を表示装置に実装する。所定期間は、発光期間における少なくとも一部を含む。画素回路は、Ｎ型ＴＦＴ及びＰ型ＴＦＴを含むＬＴＰＯ型画素回路であってよい。クランプスイッチ回路は、Ｎ型ＴＦＴ及び容量素子を含む。Ｎ型ＴＦＴは、ＯＮ状態において、走査線に、電源線から物理ローレベル電位を与える。容量素子は、Ｎ型ＴＦＴをＯＮ状態に維持するゲート電圧を保持する。

【0023】

本明細書の一実形態は、クランプスイッチ回路のＮ型ＴＦＴのＯＮ／ＯＦＦを、画素回路の発光制御信号によって制御する。これにより、効率的な構成により表示品位の低下を抑制することができる。なお、本明細書の実施例の回路は、低フレームレート制御を行う又は行わない自発光型表示装置に適用できる。

【0024】

以下において、図面を参照して実施形態を具体的に説明する。各図において共通の構成については同一の参照符号が付されている。説明をわかりやすくするため、図示した物の寸法、形状については、誇張して記載している場合もある。

【0025】

［全体構成］
図１は、本明細書の一実施形態の表示装置である、ＯＬＥＤ表示装置１の構成例を模式的に示す。図１における横方向はＸ軸方向であり、縦方向はＸ軸方向に垂直なＹ軸方向である。ＯＬＥＤ表示装置１は、ＯＬＥＤ素子（発光素子）が形成されるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板１０と、有機発光素子を封止する封止構造部２０とを含んで構成されている。

【0026】

ＴＦＴ基板１０の表示領域（画素回路アレイ）２５の周囲に、ＳＣＡＮ－Ｐ走査回路３１、ＳＣＡＮ－Ｎ走査回路３２、ＥＭＩＴ－Ｐ走査回路３３、クランプスイッチ回路３４、画素回路アレイの保護回路３５、デマルチプレクサ３６、ドライバＩＣ３７が配置されている。ドライバＩＣ３７は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）３８を介して外部の装置と接続される。

【0027】

ドライバＩＣ３７は、例えば、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を用いて実装される。ドライバＩＣ３７は、走査回路３１、３３に電源及びタイミング信号（制御信号）を与え、クランプスイッチ回路３４に電源を与える。さらに、ドライバＩＣ３７は、デマルチプレクサ３６に、データ信号を与える。

【0028】

デマルチプレクサ３６は、ドライバＩＣ３７の一つのピンの出力を、ｄ本（ｄは２以上の整数）のデータ線に順次出力する。デマルチプレクサ３６は、ドライバＩＣ３７からのデータ信号の出力先データ線を、走査期間内にｄ回切り替えることで、ドライバＩＣ３７の出力ピン数のｄ倍のデータ線を駆動する。

【0029】

表示領域２５は、複数の画素回路を含み、各画素回路はＯＬＥＤ素子の発光を制御する。カラーＯＬＥＤ表示装置において、各ＯＬＥＤ素子は、例えば、赤、青又は緑のいずれかの色を発光する。複数の画素回路は、画素回路アレイを構成する。

【0030】

後述するように、各画素回路は、駆動ＴＦＴ（駆動トランジスタ）、駆動ＴＦＴの駆動電流を決める信号電圧を保持する保持容量、及びＯＬＥＤ素子への発光電流の供給の有無を制御する発光制御ＴＦＴを含む。データ線が伝送するデータ信号は、駆動トランジスタの閾値電圧Ｖｔｈのために補正されて、保持容量に蓄積される。保持容量の電圧は、駆動ＴＦＴのゲート電圧（Ｖｇｓ）を決定する。保持容量の補正された制御電圧が、駆動ＴＦＴのコンダクタンスをアナログ的に変化させ、発光階調に対応した順バイアス電流をＯＬＥＤ素子に供給する。

【0031】

後述するように、本明細書の一実施形態において、画素回路は、Ｎ導電型のＴＦＴ（Ｎ型ＴＦＴ）及びＰ導電型のＴＦＴ（Ｐ型ＴＦＴ）を含む。Ｎ型ＴＦＴは例えば、酸化物半導体ＴＦＴであり、Ｐ型ＴＦＴは、例えば、低温ポリシリコンＴＦＴである。なお、Ｎ型ＴＦＴ及びＰ型ＴＦＴは、他の半導体材料で構成されてもよい。

【0032】

ＳＣＡＮ－Ｐ走査回路３１及びＳＣＡＮ－Ｎ走査回路３２は、画素回路にデータ信号を書き込むための動作を各画素回路行にさせるため、走査信号を順次出力する。データ信号を書き込むための動作は、後述するように、特定ノード電位のリセット、駆動ＴＦＴの閾値補償、保持容量へのデータ信号の書き込み等を含み得る。

【0033】

ＳＣＡＮ－Ｐ走査回路３１は、ＴＦＴ基板１００の走査線を駆動し、画素回路内のＰ型ＴＦＴに対する走査信号を順次出力する。ＳＣＡＮ－Ｎ走査回路３２、ＴＦＴ基板１００の他の走査線を駆動し、画素回路内のＰ型ＴＦＴに対する走査信号を順次出力する。走査回路３１、３２は、同時に１又は複数の走査線に論理ハイレベルの信号（選択パルス）を出力し得る。論理ハイレベルの信号は、制御対象のトランジスタをＯＮする信号であり、論理ローレベルの信号はＯＦＦにする信号である。

【0034】

ＥＭＩＴ－Ｐ走査回路３３は、画素回路行の発光の有無を制御する発光制御信号を順次出力する。発光制御信号は、画素回路の発光制御ＴＦＴのＯＮ／ＯＦＦを切り替える。本明細書の一実施形態において、発光制御ＴＦＴはＰ型ＴＦＴである。走査回路３３は、同時に１又は複数の発光制御線に論理ハイレベルの信号（選択パルス）を出力し得る。

【0035】

クランプスイッチ回路３４は、後に詳述するように、ＳＣＡＮ－Ｎ走査回路３２が駆動する走査線を論理ローレベル、つまり、物理的ローレベル電位に維持するための回路である。これにより、ＳＣＡＮ－Ｎ走査回路３２に駆動されるＳＣＡＮ－Ｎ信号線の電位ドリフトを抑制し、それに起因するフリッカの発生を抑制する。

【0036】

［画素回路構成］
図２は、本明細書の一実施形態に係る画素回路２００の構成例を示す。画素回路２００は、駆動トランジスタの電流量を制御する制御電圧を保持する保持容量を含む。保持容量が保持する制御電圧は、駆動トランジスタの駆動電圧とも呼ぶ。保持容量は、ドライバＩＣ３７からデータ線により伝送されるデータ信号（電位）に応じた制御電圧を保持する。制御電圧は、データ信号に対して駆動ＴＦＴの閾値電圧Ｖｔｈのための補正（Ｖｔｈ補正）を行った電圧であり、補正されたデータ電圧と呼ぶことがある。

【0037】

画素回路２００は、ドライバＩＣ３７から供給されるデータ信号を補正し、その補正した信号によりＯＬＥＤ素子Ｅ１の発光を制御する。画素回路２００は、ゲート、ソースおよびドレインを持った７つのトランジスタ（ＴＦＴ）Ｍ１～Ｍ７を含む。本例において、トランジスタＭ１、Ｍ２、Ｍ３、Ｍ６、Ｍ７はＰ型ＴＦＴであり、トランジスタＭ４及びＭ５はＮ型ＴＦＴである。駆動トランジスタＭ３以外のトランジスタはスイッチトランジスタである。なお、少なくとも一部のトランジスタの導電型は逆の導電型であってもよい。

【0038】

画素回路２００は、さらに、保持容量素子Ｃｓｔを含む。保持容量素子Ｃｓｔは、電源電位ＰＶＤＤを与えるアノード電源と駆動トランジスタＭ３のゲート（ノードＮ１）との間で接続されている。駆動トランジスタＭ３のゲート－ソース間電圧を保持する。

【0039】

トランジスタＭ３は、ＯＬＥＤ素子Ｅ１への発光電流量を制御する駆動トランジスタである。駆動トランジスタＭ３は、アノード電源からＯＬＥＤ素子Ｅ１に与える電流量を、保持容量素子Ｃｓｔが保持する電圧に応じて制御する。ＯＬＥＤ素子Ｅ１のカソードは、カソード電位ＰＶＥＥを与えるカソード電源に接続されている。

【0040】

トランジスタＭ１及びＭ６は、ＯＬＥＤ素子Ｅ１の発光の有無を制御する発光制御トランジスタである。トランジスタＭ１は、ソース／ドレインの一方がアノード電源に接続され、ソース／ドレインの他方に接続された駆動トランジスタＭ３への電流供給をＯＮ／ＯＦＦする。トランジスタＭ６は、ソース／ドレインの一方が駆動トランジスタＭ３のドレインに接続され、他方に接続されたＯＬＥＤ素子Ｅ１への電流供給をＯＮ／ＯＦＦする。トランジスタＭ１及びＭ６は、共に、ＥＭＩＴ－Ｐ走査回路３３からゲートに入力される発光制御走査信号ＥＭＩＴ－Ｐにより制御される。ソース／ドレインは、ソースとドレインの総称である。ソース／ドレインは、トランジスタのチャネル領域を流されるキャリアの方向によって、ソース又はドレインとなり得る。

【0041】

トランジスタＭ７は、ＯＬＥＤ素子Ｅ１のアノードへの基準電位（リセット電位）Ｖ－ＲＥＦの供給のために動作する。トランジスタＭ７は、ＳＣＡＮ－Ｐ走査回路３１からゲートに入力される選択信号ＳＣＡＮ－ＰによりＯＮにされると、基準電源から一定の基準電位Ｖ－ＲＥＦをＯＬＥＤ素子Ｅ１のアノードへ与える。基準電位Ｖ－ＲＥＦは、例えば、グランド（ＧＮＤ）電位以下でよい。リセット電源のもう一端は、ＧＮＤに接続されている。

【0042】

トランジスタＭ５は、駆動トランジスタＭ３のゲートへの基準電位Ｖ－ＲＥＦの供給の有無を制御する。トランジスタＭ５は、ＳＣＡＮ－Ｎ走査回路３２からゲートに入力される選択信号ＳＣＡＮ－Ｎ１によりＯＮにされると、ソース／ドレインの一方に接続された基準電源から一定の基準電位Ｖ－ＲＥＦを駆動トランジスタＭ３のゲートに与える。基準電源のもう一端は、ＧＮＤに接続されている。なお、ＯＬＥＤ素子Ｅ１のアノード電極への基準電位と駆動トランジスタＭ３のゲートへのリセット電位は異なっていてもよい。

【0043】

トランジスタＭ２は、データ信号を供給するための選択トランジスタである。トランジスタＭ２は、保持容量素子Ｃｓｔへのデータ信号の伝送の有無を切り替える。トランジスタＭ２のゲート電圧は、ＳＣＡＮ－Ｐ走査回路３１からゲートに入力される選択信号ＳＣＡＮ－Ｐにより制御される。選択トランジスタＭ２は、ＯＮのとき、ドライバＩＣ３７からデータ線を介して供給されるデータ信号Ｖ－ＤＡＴＡを、保持容量素子Ｃｓｔに与える。

【0044】

本例において、トランジスタＭ２のソース／ドレインは、データ線と駆動トランジスタＭ３のソース（ノードＮ２）との間に接続されている。トランジスタＭ４は、駆動トランジスタＭ３のドレインとゲートとの間に接続されている。トランジスタＭ４は、ＳＣＡＮ－Ｎ走査回路３２から供給される選択信号ＳＣＡＮ－Ｎ２により制御される。トランジスタＭ４は、駆動トランジスタＭ３の閾値電圧Ｖｔｈを補正するために動作する。トランジスタＭ４は、駆動トランジスタＭ３のゲートとドレインとの間の接続と切断とを切り替える。トランジスタＭ４がＯＮであるとき、駆動トランジスタＭ３はダイオード接続状態のトランジスタを構成する。トランジスタＭ４がＯＦＦであるとき、駆動トランジスタＭ３は通常状態である。

【0045】

データ線からのデータ信号Ｖ－ＤＡＴＡは、ＯＮであるトランジスタＭ２、ダイオード接続状態の駆動トランジスタＭ３及びＯＮであるトランジスタＭ４を介して、保持容量素子Ｃｓｔに与えられる。この時、Ｖｔｈ補正が行われる。保持容量素子Ｃｓｔは、駆動トランジスタＭ３のゲート－ソース間電圧を保持し、駆動トランジスタＭ３がＯＬＥＤ素子Ｅ１に与える電流量を制御する。上述のように、保持容量素子Ｃｓｔは、駆動トランジスタＭ３の閾値電圧Ｖｔｈに応じて補正された電圧を保持する。

【0046】

［クランプスイッチ回路の構成及び動作］
次に、クランプスイッチ回路３４を説明する。図３Ａは、クランプスイッチ回路３４に含まれる、クランプスイッチブロック３４１の構成例を示す。一つのクランプスイッチブロック３４１は、一つの画素回路行２１０の１又は複数のＮ型ＴＦＴのゲート電位を、論理ローレベルに維持すべき期間の少なくとも一部において、論理ローレベル、つまり、物理ローレベル電位を与える。

【0047】

以下においては、図２を参照して説明した画素回路２００の構成例を使用する。図２を参照して説明したように、Ｋ番目の画素回路行の各画素回路２００は、ＳＣＡＮ－Ｎ１（Ｋ）信号、ＳＣＡＮ－Ｎ２（Ｋ）、ＳＣＡＮ－Ｐ（Ｋ）、ＥＭＩＴ－Ｐ（Ｋ）信号で制御される。Ｋは自然数である。ＳＣＡＮ－Ｎ走査回路３２は第１走査回路の例であり、ＥＭＩＴ－Ｐ走査回路３３は第２走査回路の例である。

【0048】

発光制御走査信号線２５１は、ＥＭＩＴ－Ｐ（Ｋ）信号を伝送する、ＥＭＩＴ－Ｐ走査回路３３が駆動するＫ行目の信号線である。ＥＭＩＴ－Ｐ（Ｋ）信号は、ＥＭＩＴ－Ｐ走査回路３３のＫ行目の発光制御走査信号線２５１が伝送する発光制御信号（走査信号）である。

【0049】

走査線２４１は、ＳＣＡＮ－Ｐ（Ｋ）信号を伝送する、ＳＣＡＮ－Ｐ走査回路３１が駆動するＫ番目の信号線である。ＳＣＡＮ－Ｐ（Ｋ）信号は、ＳＣＡＮ－Ｐ走査回路３１のＫ行目の走査線２４１が伝送する選択信号（走査信号）である。

【0050】

走査線２２１は、ＳＣＡＮ－Ｎ１（Ｋ）信号を伝送する。ＳＣＡＮ－Ｎ１（Ｋ）信号は、Ｋ番目の画素行のＳＣＡＮ－Ｎ１信号である。走査線２２１は、Ｋ番目のＳＣＡＮ－Ｎ１信号線である。ＳＣＡＮ－Ｎ１（Ｋ）信号は、ＳＣＡＮ－Ｎ走査回路３２が出力する選択信号（走査信号）である。ＳＣＡＮ－Ｎ１（Ｋ）信号は、一つ前の画素回路行のＳＣＡＮ－Ｎ２（Ｋ－１）信号と一致する。従って、走査線２２１は、ＳＣＡＮ－Ｎ２（Ｋ－１）信号を（Ｋ－１）番目画素行に伝送する走査線と共に、ＳＣＡＮ－Ｎ走査回路３２のＫ番目端子から分岐してよい。ＳＣＡＮ－Ｎ走査回路３２が二つのシフトレジスタ回路を含み、走査信号ＳＣＡＮ－Ｎ１、ＳＣＡＮ－Ｎ２が別のシフトレジスタ回路の端子から出力されてもよい。

【0051】

走査線２２２は、ＳＣＡＮ－Ｎ２（Ｋ）信号を伝送する。ＳＣＡＮ－Ｎ２（Ｋ）信号は、Ｋ番目の画素行のＳＣＡＮ－Ｎ２信号である。走査線２２２は、Ｋ番目のＳＣＡＮ－Ｎ２信号線である。ＳＣＡＮ－Ｎ２（Ｋ）信号は、ＳＣＡＮ－Ｎ走査回路３２が出力する選択信号（走査信号）である。ＳＣＡＮ－Ｎ２（Ｋ）信号は、一つ後の画素回路行のＳＣＡＮ－Ｎ１（Ｋ＋１）信号と一致する。従って、走査線２２２は、ＳＣＡＮ－Ｎ１（Ｋ＋１）信号を（Ｋ＋１）番目画素行に伝送する走査線と共に、ＳＣＡＮ－Ｎ走査回路３２のＫ＋１番目端子から分岐してよい。ＳＣＡＮ－Ｎ走査回路３２が二つのシフトレジスタ回路を含み、走査信号ＳＣＡＮ－Ｎ１、ＳＣＡＮ－Ｎ２が別のシフトレジスタ回路の端子から出力されてもよい。

【0052】

クランプスイッチブロック３４１は、三つのＮ型トランジスタＭ１１、Ｍ１２、Ｍ１３を含む。これらは薄膜トランジスタであって、画素回路のＮ型トランジスタと同一の半導体材料を利用できる。トランジスタＭ１１、Ｍ１２は、クランプスイッチトランジスタである。クランプスイッチブロック３４１は、さらに、容量素子ＣＢを含む。トランジスタＭ１１は第１Ｎ型スイッチトランジスタの例であり、トランジスタＭ１２は第２Ｎ型スイッチトランジスタの例である。

【0053】

クランプスイッチトランジスタＭ１１のドレインが、Ｋ行目のＳＣＡＮ－Ｎ１信号線２２１に、接続されている。クランプスイッチトランジスタＭ１１のゲートは、スイッチトランジスタＭ１２を介して、（Ｋ＋３）行目の発光制御走査信号線２５２に接続されている。クランプスイッチトランジスタＭ１１のソースは、ローレベル電位ＶＧＬを与える、ＶＧＬ電源線２８１に接続されている。

【0054】

クランプスイッチトランジスタＭ１３のドレインが、Ｋ行目のＳＣＡＮ－Ｎ２信号線２２２に、接続されている。クランプスイッチトランジスタＭ１３のゲートは、スイッチトランジスタＭ１２を介して、（Ｋ＋３）行目の発光制御走査信号線２５２に接続されている。クランプスイッチトランジスタＭ１３のソースは、ローレベル電位ＶＧＬを与える、ＶＧＬ電源線２８１に接続されている。

【0055】

スイッチトランジスタＭ１２のゲートは、Ｋ行目の発光制御走査信号線２５１に接続されている。つまり、スイッチトランジスタＭ１２は、Ｋ行目の発光制御走査信号によってＯＮ／ＯＦＦされる。また、クランプスイッチトランジスタＭ１１、Ｍ１３は、スイッチトランジスタＭ１２のソース／ドレインを介して与えられる（Ｋ＋３）行目の発光制御走査信号及び容量素子ＣＢの電圧によってＯＮ／ＯＦＦ制御される。

【0056】

容量素子ＣＢは、クランプスイッチトランジスタＭ１１のゲートとソースとの間に接続され、かつ、クランプスイッチトランジスタＭ１３のゲートとソースとの間に接続されている。容量素子ＣＢは、クランプスイッチトランジスタＭ１１、Ｍ１３をＯＮ状態に維持するための電圧を保持する。

【0057】

図３Ｂは、クランプスイッチブロックの他の構成例を示す。図３Ａに示す構成例との相違を主に説明する。クランプスイッチブロック３４１Ａは、Ｋ行目の画素回路行２１０Ａのクランプスイッチブロックであり、クランプスイッチブロック３４１Ｂは、Ｋ＋１行目の画素回路行２１０Ｂのクランプスイッチブロックである。クランプスイッチブロック３４１Ａ、３４１Ｂにおいて、トランジスタＭ１３は省略されている。

【0058】

ＳＣＡＮ－Ｎ１（Ｋ）信号は、一つ前の画素回路行のＳＣＡＮ－Ｎ２（Ｋ－１）信号と一致する。従って、走査線２２１は、ＳＣＡＮ－Ｎ２（Ｋ－１）信号を（Ｋ－１）番目画素行に伝送する走査線と共に、ＳＣＡＮ－Ｎ走査回路３２のＫ番目端子から分岐する。ＳＣＡＮ－Ｎ２（Ｋ）信号は、一つ後の画素回路行のＳＣＡＮ－Ｎ１（Ｋ＋１）信号と一致する。従って、走査線２２２は、ＳＣＡＮ－Ｎ１（Ｋ＋１）信号を（Ｋ＋１）番目画素行に伝送する走査線と共に、ＳＣＡＮ－Ｎ走査回路３２のＫ＋１番目端子から分岐する。

【0059】

図４は、図３Ａに示すクランプスイッチブロック３４１を制御する信号のタイミングチャートを示す。信号の高さは、物理電位レベルを示す。各信号のハイレベル電位はＶＧＨ、ハイレベル電位はＶＧＬである。１フレーム期間において、走査信号ＳＣＡＮ－Ｎ１（Ｋ）、走査信号ＳＣＡＮ－Ｎ２（Ｋ）のハイレベル電位の時間長は、ローレベル電位の時間長よりも短い。

【0060】

時刻Ｔ１の前は発光期間である。時刻Ｔ１において、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）が、ローレベル電位から、ハイレベル電位に変化する。これにより、画素回路２００のトランジスタＭ１、Ｍ６がＯＦＦ状態に変化して、ＯＬＥＤ素子Ｅ１の発光が停止する。また、走査信号ＳＣＡＮ－Ｎ１（Ｋ）が、ローレベル電位から、ハイレベル電位に変化する。これにより、画素回路２００のトランジスタＭ５がＯＮに変化して、駆動トランジスタＭ３のゲートに基準電位Ｖ－ＲＥＦが与えられる。

【0061】

発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）の変化に応じて、クランプスイッチブロック３４１のスイッチトランジスタＭ１２が、ＯＦＦ状態からＯＮ状態に変化する。時刻Ｔ１において、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ＋３）はローレベル電位である。クランプスイッチトランジスタＭ１１、Ｍ１３のゲート電位（Ｍ１１＿ＶＧ（Ｋ）、Ｍ１３＿ＶＧ（Ｋ）、）は、ＶＧＨ－Ｖｔｈから、ＶＧＬに変化する。ＶＧＨはハイレベル電位であり、Ｖｔｈは、スイッチトランジスタＭ１２の閾値電圧であり、ＶＧＬはローレベル電位である。このため、クランプスイッチトランジスタＭ１１、１３は、ＯＮ状態からＯＦＦ状態に変化する。

【0062】

クランプスイッチトランジスタＭ１１がＯＮ状態にあるとき、クランプスイッチ回路３４の出力は、走査線２２１と導通している。クランプスイッチトランジスタＭ１１がＯＦＦ状態にあるとき、クランプスイッチ回路３４の出力は、走査線２２１から電気的に遮断されている。クランプスイッチトランジスタＭ１３と走査線２２２に対して同様の説明が適用され得る。

【0063】

次に、時刻Ｔ２において、走査信号ＳＣＡＮ－Ｎ１（Ｋ）が、ハイレベル電位から、ローレベル電位に変化する。これにより、画素回路２５０のトランジスタＭ５がＯＦＦ状態に変化する。走査信号ＳＣＡＮ－Ｎ２（Ｋ）が、ローレベル電位から、ハイレベル電位に変化する。走査信号ＳＣＡＮ－Ｐ（Ｋ）が、ハイレベル電位から、ローレベル電位に変化する。これにより、画素回路２００のトランジスタＭ４、Ｍ２がＯＮ状態に変化し、保持容量素子Ｃｓｔに対して、閾値補正されたデータ電圧の書き込みが開始される。

【0064】

発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）はハイレベル電位、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ＋３）はローレベル電位のままである。そのため、トランジスタＭ１１、Ｍ１２、Ｍ１３の状態は変化しない。

【0065】

次に、時刻Ｔ３において、走査信号ＳＣＡＮ－Ｎ２（Ｋ）が、ハイレベル電位から、ローレベル電位に変化する。走査信号ＳＣＡＮ－Ｐ（Ｋ）が、ローレベル電位から、ハイレベル電位に変化する。これにより、画素回路２００のトランジスタＭ４、Ｍ２がＯＦＦ状態に変化し、保持容量素子Ｃｓｔに対するデータ電圧の書き込みが終了する。

【0066】

発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）はハイレベル電位、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ＋３）はローレベル電位のままである。そのため、トランジスタＭ１１、Ｍ１２、Ｍ１３の状態は変化しない。

【0067】

次に、時刻Ｔ４において、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ＋３）はローレベル電位からハイレベル電位に変化する。他の信号の電位は変化しない。発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ＋３）の変化に応じて、容量素子ＣＢの両端に電圧（ＶＧＨ－Ｖｔｈ－ＶＧＬ）が蓄積される。クランプスイッチトランジスタＭ１１、Ｍ１３のゲート－ソース間電圧（Ｍ１１＿ＶＧ（Ｋ）、Ｍ１３＿ＶＧ（Ｋ）、）は、ＶＧＬからＶＧＨ－Ｖｔｈに変化する。このため、クランプスイッチトランジスタＭ１１、１３は、ＯＦＦ状態からＯＮ状態に変化する。

【0068】

これにより、ＳＣＡＮ－Ｎ１（Ｋ）走査線２２１及びＳＣＡＮ－Ｎ２（Ｋ）走査線２２２は、それぞれ、ＯＮ状態のクランプスイッチトランジスタＭ１１及びＭ１３を介して、ＶＧＬ電源線２８１に接続され、ローレベル電位ＶＧＬが与えられる。

【0069】

次に、時刻Ｔ５において、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）は、ハイレベル電位から、ローレベル電位に変化する。これにより、画素回路２００のトランジスタＭ１、Ｍ６がＯＮ状態に変化して、ＯＬＥＤ素子Ｅ１が次のフレームのための発光を開始する。他の信号は変化しない。

【0070】

発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）の変化に応じて、クランプスイッチブロック３４１のスイッチトランジスタＭ１２が、ＯＮ状態からＯＦＦ状態に変化する。容量素子ＣＢが電圧を保持しているため、クランプスイッチトランジスタＭ１１、Ｍ１３はＯＮ状態のままである。その後、次のフレームの時刻Ｔ１まで、クランプスイッチトランジスタＭ１１、Ｍ１３はＯＮ状態に維持され、ＳＣＡＮ－Ｎ１（Ｋ）走査線２２１及びＳＣＡＮ－Ｎ２（Ｋ）走査線２２２は、それぞれ、ＯＮ状態のクランプスイッチトランジスタＭ１１及びＭ１３を介して、ＶＧＬ電源線２８１に接続され、ローレベル電位ＶＧＬに固定される。この結果、ＳＣＡＮ－Ｎ１（Ｋ）走査線２２１及びＳＣＡＮ－Ｎ２（Ｋ）走査線２２２の電位が上昇することなく、画素回路２００の誤動作を防ぐことができる。

【0071】

次に、時刻Ｔ６において、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ＋３）はハイレベル電位からローレベル電位に変化する。他の信号は変化しない。時刻Ｔ６において、スイッチトランジスタＭ１２はＯＦＦ状態にあるので、クランプスイッチトランジスタＭ１１、Ｍ１３に対する発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ＋３）の電位変化の影響はない。時刻Ｔ６より後において、次のフレームまで、全ての信号は変化することなく現状を維持する。

【0072】

図４に示す例において、時刻Ｔ１からＴ２、時刻Ｔ２からＴ３、時刻Ｔ３からＴ４の期間の長さは共通であって、データ電圧書き込み期間（１水平（１Ｈ）期間）に等しい。時刻Ｔ４からＴ５の期間は、データ電圧書き込み期間の２倍の期間であり、時刻Ｔ６からＴ６の期間は、データ電圧書き込み期間の３倍の期間である。

【0073】

走査信号ＳＣＡＮ－Ｎ１（Ｋ）又はＳＣＡＮ－Ｎ２（Ｋ）の少なくとも一方が物理ハイレベル電位（論理ハイレベル）である、時刻Ｔ１から時刻Ｔ３の期間において、クランプスイッチトランジスタＭ１１、Ｍ１３は、ＯＦＦ状態に維持される。これにより、画素回路２００に対する適切なデータ信号の書き込みを阻害しないようにできる。

【0074】

図４を参照して説明した例において、クランプスイッチトランジスタＭ１１、Ｍ１３は、時刻Ｔ４から次のフレームの時刻Ｔ１までＯＮ状態に維持される。つまり、走査信号ＳＣＡＮ－Ｎ１（Ｋ）、ＳＣＡＮ－Ｎ２の走査線２２１、２２２は、ＶＧＬ電源線２８１と導通し、ローレベル電位ＶＧＬがＶＧＬ電源線２８１から与えられる。このため、走査線２２１、２２２のローレベル電位がドリフトし、画素回路２００内のＮ型ＴＦＴから電流がリークすることを効果的に防ぐことができる。

【0075】

図４を参照して説明した例は、Ｋ行目の画素回路行のクランプスイッチブロック３４１を、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）、ＥＭＩＴ－Ｐ（Ｋ＋３）で制御する。時刻Ｔ１からＴ３の期間において、クランプスイッチトランジスタＭ１１、Ｍ１３がＯＦＦ状態あるように、他の発光制御走査信号ＥＭＩＴ－Ｐを利用することができる。

【0076】

例えば、時刻Ｔ３以降にクランプスイッチトランジスタＭ１１、Ｍ１３をＯＮする、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）より後段の、他の発光制御走査信号ＥＭＩＴ－Ｐを利用することができる。発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ＋２）以降の任意の画素回路行の発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ＋Ｓ）信号であればよい。Ｓは２以上の整数である。誤動作防止の観点から、Ｓは３以上であってもよい。また、Ｓを小さくすることで、クランプスイッチトランジスタＭ１１、Ｍ１３のＯＮの期間をより長くすることができる。発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）に代えて、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）より前の発光制御信号ＥＭＩＴを使用してもよい。

【0077】

図４に示す例において、各フレーム期間の発光期間の開始から終了まで、クランプスイッチトランジスタＭ１１、Ｍ１３はＯＮ状態にある。上述のように、発光期間の一部において、クランプスイッチトランジスタＭ１１、Ｍ１３はＯＦＦ状態であり、他の一部においてＯＮ状態であってもよい。この点は、図１４又は図１７を参照して後述する他の例において同様である。

【0078】

図５は、クランプスイッチ回路３４の全体構成及び他の回路との関係を模式的に示す。表示領域２５は、複数の画素回路２００を含む。画素回路行は、Ｘ方向に並ぶ複数の画素回路２００で構成され、複数画素回路行がＹ方向に配列されている。図５において、画素回路は破線矩形で示され、一つ画素回路が例として符号２００で指示されている。図５の構成例において、Ｌ個の画素回路行が存在する。Ｌは正の整数である。

【0079】

表示領域２５の外の左側にＳＣＡＮ－Ｐ走査回路３１及びＳＣＡＮ－Ｎ走査回路３２が配置されている。表示領域２５の外の右側にＥＭＩＴ－Ｐ走査回路３３及びクランプスイッチ回路３４が配置されている。なお、走査回路３１～３３及びクランプスイッチ回路３４は、他のレイアウトで配置されてもよい。

【0080】

クランプスイッチ回路３４は、複数のクランプスイッチブロック３４１を含み、それぞれが異なる画素回路行のため、走査信号ＳＣＡＮ－Ｎ１、ＳＣＡＮ－Ｎ２を伝送する走査線の電位を、所定期間においてローレベル電位に維持する。

【0081】

各クランプスイッチブロック３４１は、図３Ａを参照して説明した回路構成を有する。図４を参照して説明したように、各クランプスイッチブロック３４１は、対応する各画素回路行の走査信号ＳＣＡＮ－Ｎ１、ＳＣＡＮ－Ｎ２を伝送する走査線に、所定期間（例えば時刻Ｔ４から次のフレームの時刻Ｔ１まで）において、ＶＧＬ電源線２８１からローレベル電位ＶＧＬを与える。

【0082】

図４を参照して説明した例において、連続する走査信号ＳＣＡＮ－Ｐ（Ｋ）、ＳＣＡＮ－Ｐ（Ｋ＋１）の間には、例えば、１Ｈ期間のずれが存在する。連続する走査信号ＳＣＡＮ－Ｎ１（Ｋ）、ＳＣＡＮ－Ｎ１（Ｋ＋１）の間には、例えば、１Ｈ期間のずれが存在する。連続する走査信号ＳＣＡＮ－Ｎ２（Ｋ）、ＳＣＡＮ－Ｎ２（Ｋ＋１）の間には、例えば、１Ｈ期間のずれが存在する。連続する発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）、ＥＭＩＴ－Ｐ（Ｋ＋１）の間には、例えば、１Ｈ期間のずれが存在する。

【0083】

次に、連続するフレーム期間における、クランプスイッチブロック３４１の動作を説明する。図６は、通常動作における、連続する２フレームでの、クランプスイッチブロック３４１を制御する信号のタイミングチャートを示す。図６が示す第１フレーム期間及びダ２フレーム期間のタイミングチャートは同一であり、図４を参照して説明した通りである。

【0084】

フレームレートは、例えば、６０Ｈｚである。ここで、フレームレートは、外部から受信した映像データからフレーム画像データを生成する周波数であり、一定である。フレーム画像データは、不図示の制御回路又はドライバＩＣ３７で生成されてよい。

【0085】

通常動作において、ＯＬＥＤ表示装置１は、フレーム画像データから画素回路２００それぞれの発光輝度を決定し、画素回路それぞれにフレーム画像に対応するデータ信号を書き込む。ＯＬＥＤ表示装置１は、フレームレートと同じ周波数で、画素回路２００が保持するデータ電圧を書き換える。画素回路２００のデータ電圧の書き換え周波数をリフレッシュレートと呼ぶ。つまり、通常動作において、リフレッシュレートはフレームレートに一致する。

【0086】

本明細書において、発光期間外において、画素回路が保持するデータ電圧を再度書き込むための動作をリフレッシュ動作と呼ぶ。リフレッシュ動作は、保持容量へのデータ電圧書き込みを含む。リフレッシュ動作は、さらに、データ電圧書き込み前のリセットや閾値電圧補償を含み得る。図４を説明した画素回路動作において、時刻Ｔ１から時刻Ｔ３がリフレッシュ動作の期間である。

【0087】

図７は、低リフレッシュレート動作時の、連続する２フレームでの、クランプスイッチブロック３４１を制御する信号のタイミングチャートを示す。第１フレーム期間におけるタイミングチャートは、図４を参照して説明した通りである。

【0088】

第２フレーム期間において、走査信号ＳＣＡＮ－Ｎ１（Ｋ）、ＳＣＡＮ－Ｎ２（Ｋ）、ＳＣＡＮ－Ｐ（Ｋ）はそれぞれ論理ローレベルに固定され変化しない。一方、発光制御走査信号、ＥＭＩＴ－Ｐ（Ｋ）、ＥＭＩＴ－Ｐ（Ｋ＋３）の電位は、第１フレーム期間と同様に変化する。つまり、第１フレーム期間及び第２フレーム期間それぞれにおいて同一長さの発光期間が存在する。第１フレーム期間において、新たなデータ信号（データ電圧）が画素回路２００に書き込まれるが、第２フレーム期間においては、新たなデータ信号は書き込まれず、画素回路２００のＯＬＥＤ素子Ｅ１は、第１フレーム期間と同様の輝度で発光する。

【0089】

低リフレッシュレート動作においても、ＥＭＩＴ－Ｐ信号の周波数は低下しない。これにより、フリッカの発生を抑制できる。ＥＭＩＴ－Ｐ信号の周波数はフレームレートと同様に一定（６０Ｈｚ）であり、ＳＣＡＮ－Ｎ１、ＳＣＡＮ－Ｎ２信号線は、フレームレートでローレベル電位にクランプされる。これによって、低フレームレート駆動時のローレベル変動を抑制できる。

【0090】

なお、図６及び７を参照した説明は、後述するクランプスイッチブロック３４５、３４７のように、他の構成を有するクランプスイッチブロックが実装された表示装置に適用され得る。

【0091】

図８は、クランプスイッチブロック３４１の一部の断面構造を模式的に示す断面図である。ポリイミド層ＰＩ１、バッファ層ＢＵＦ１及びポリイミド層ＰＩ２の積層は、フレキシブル絶縁基板を構成する。ポリイミド層ＰＩ２上に、バッファ層ＢＵＦ２、下地絶縁Ｃ、層間絶縁層ＩＬＤ１、ＩＬＤ２が積層されている。これらは、有機又は無機絶縁材料で形成できる。

【0092】

層間絶縁層ＩＬＤ２上に、第１金属層が形成されている。第１金属層は、スイッチトランジスタＭ１１、Ｍ１２のボトムゲート電極Ｍ１１－ＢＧ、Ｍ１２－ＢＧ、走査信号ＳＣＡＮ－Ｎ１を伝送する信号線の一部を構成する下層線ＳＮ１Ｂを含む。

【0093】

ゲート絶縁層ＧＩ１、ＧＩ２が、第１金属層を覆うように積層されている。酸化物半導体層ＯＸが、ゲート絶縁層ＧＩ１上に形成されている。酸化物半導体層ＯＸの一部は、スイッチトランジスタＭ１１、Ｍ１２のチャネル領域を構成する。酸化物半導体層ＯＸの低抵抗化された一部が、スイッチトランジスタＭ１１、Ｍ１２のソース／ドレインを構成する。ボトムゲート電極Ｍ１１－ＢＧと酸化物半導体層ＯＸのソース領域との間に、容量素子ＣＢの一部が構成されている。

【0094】

ゲート絶縁層ＧＩ３が、酸化物半導体層ＯＸを覆うように形成されている。ゲート絶縁層ＧＩ３の上に、第２金属層が形成されている。第２金属層は、スイッチトランジスタＭ１１、Ｍ１２のトップゲート電極Ｍ１１―ＴＧ、Ｍ１２―ＴＧ、走査信号ＳＣＡＮ－Ｎ１を伝送する信号線の一部を構成する上層線ＳＮ１Ｂを含む。トップゲート電極Ｍ１１―ＴＧと酸化物半導体層ＯＸのソース領域との間に、容量素子ＣＢの一部が構成されている。

【0095】

絶縁性の平坦化層ＰＬＮ１が、第２金属層を覆うように形成されている。平坦化層ＰＬＮ１上に、第３金属層が形成されている。第３金属層は、ローレベル電位ＶＧＬの電源線ＶＧＬＬ、発光制御走査信号ＥＭＩＴ－Ｐを伝送する信号線ＥＭＴＰを含む。第３金属層は、さらに、トランジスタＭ１１のドレインと走査信号ＳＣＡＮ－Ｎ１を伝送する信号線ＳＮ１Ｔ、ＳＮ１Ｂを相互接続する電極ＩＥＬ１１、トランジスタＭ１２のソース／ドレインとトランジスタＭ１１のゲートＭ１１－ＴＧ、Ｍ１１－ＢＧとを相互接続する電極ＩＥＬ１２を含む。

【0096】

絶縁性のパッシベーション層ＰＶが、第３金属層を覆うように形成され、さらに、その上に絶縁性の平坦化層ＰＬＮ２が形成されている。

【0097】

図９は、ＳＣＡＮ－Ｎ１、ＳＣＡＮ－Ｎ２信号を生成するシフトレジスタブロック３５０の構成例を示す。複数のシフトレジスタブロック３５０を連結することで、シフトレジスタ回路を構成することができる。シフトレジスタブロック３５０は、走査回路３１から３３に組み込まれ得る。図９に示すシフトレジスタブロック３５０の全てのトランジスタは、Ｐ型ＴＦＴである。これにより、回路サイズを小さくできる。

【0098】

シフトレジスタブロック３５０は、Ｐ型のスイッチトランジスタＰ１～Ｐ７と、容量素子Ｃ１～Ｃ３を含む。前段からの出力信号ＶＩＮ、ローレベル電位ＶＧＬ、ハイレベル電位ＶＧＨ、クロック信号ＣＫが、シフトレジスタブロック３５０に入力される。シフトレジスタブロック３５０は、入力された信号及び電源電位に応じて、出力信号ＯＵＴを出力する。図９に示す例において、ローレベル電位ＶＧＬは－８Ｖ、ハイレベル電位ＶＧＨは８Ｖである。出力段は二つのトランジスタＰ６、Ｐ７を含み、容量素子Ｃ２はトランジスタＰ６のゲート－ソース間電圧を保持し、容量素子Ｃ１はトランジスタＰ７のゲート－ソース間電圧を保持する。

【0099】

［画素回路の他の構成例］
以下において、画素回路及び画素回路に応じたデバイス構造の一例を説明する。図１０は、画素回路２５０の例を示す。画素回路２５０は、図３Ａに示す画素回路２００の構成要素に加えて、シールド電極ＳＥ及び容量素子Ｃｄを含む。画素回路２５０の信号に応じた動作は、画素回路２００と同様である。

【0100】

図１１は、図１０に示す画素回路の平面構造を模式的に示し、図１２は、図１１のＸＩＩ－ＸＩＩ´切断線における断面構造を模式的に示す。図１１において、配線Ｍ２Ｄはデータ線であり、配線Ｍ２Ｖは電源電位ＶＤＤを伝送する。配線ＶＲＥは基準電位Ｖ－ＲＥＦを伝送する。

【0101】

ゲート線Ｓ２Ｐ２は、トランジスタＭ７のゲート信号を伝送する。配線ＥＭＣは、トランジスタＭ１及びＭ６のゲートへの制御信号Ｅｍを伝送する。シールド電極ＳＥは、容量素子Ｃｄの一方電極を含み、容量電極ＣＥは保持容量素子Ｃｓｔの一方電極を含む。

【0102】

ゲート線Ｓ２Ｐ１は、トランジスタＭ２のゲート信号を伝送する。ゲート線Ｓ２ＮＢは、トランジスタＭ４のボトムゲートのゲート信号を伝送し、ゲート線Ｓ２ＮＴは、トランジスタＭ４のトップゲート電極のゲート信号を伝送する。ゲート線Ｓ１ＮＢは、トランジスタＭ５のボトムゲート電極のゲート信号を伝送し、ゲート線Ｓ１ＮＴは、トランジスタＭ５のトップゲート電極のゲート信号を伝送する。

【0103】

コンタクトホールＣＨ１は、トランジスタＭ７のソース／ドレイン領域と配線ＶＲＥとを相互接続する。コンタクトホールＣＨ２は、トランジスタＭ７のソース／ドレイン領域とＯＬＥＤ素子Ｅ１のアノード電極とを相互接続する。コンタクトホールＣＨ３は、トランジスタＭ４のソース／ドレイン領域とトランジスタＭ３又はＭ６のソース／ドレイン領域とを相互接続する。トランジスタＭ４の半導体層は酸化物半導体層ＯＸであり、トランジスタＭ３及びＭ６の半導体層は低温ポリシリコン層ＰＳである。コンタクトホールＣＨ３は、酸化物半導体層と低温ポリシリコン層を相互接続する。

【0104】

コンタクトホールＣＨ４は、トランジスタＭ４のソース／ドレイン領域とソース／ドレイン配線とを相互接続し、そのソース／ドレイン配線は、トランジスタＭ３のゲート電極に接続されている。コンタクトホールＣＨ５は、トランジスタＭ５のソース／ドレイン領域と配線ＶＲＥとを相互接続する。

【0105】

図１２は、図１１のＸＩＩ－ＸＩＩ´切断線における断面構造を模式的に示す。ポリイミド層ＰＩ１、バッファ層ＢＵＦ１及びポリイミド層ＰＩ２の積層は、フレキシブル絶縁基板を構成する。バッファ層ＢＵＦ２の上にシールド電極ＳＥが積層されている。シールド電極ＳＥを覆うように、下地絶縁層ＵＣが積層されている。

【0106】

下地絶縁層ＵＣ上に、低温ポリシリコン層ＰＳが積層され、それを覆うようにゲート絶縁層ＧＩ１が積層されている。ゲート絶縁層ＧＩ１上に、配線ＶＲＳ、Ｓ２Ｐ２、ＥＭＣ、ＶＲＥが形成されている。これらは同一の金属層パターンに含まれる。配線ＶＲＳ、Ｓ２Ｐ２、ＥＭＣ、ＶＲＥを覆うように、層間絶縁層ＩＬＤ１が積層されている。

【0107】

層間絶縁層ＩＬＤ１上に、容量電極ＣＥ、配線Ｓ２ＮＢ、Ｓ１ＮＢが積層されている。これらは同一の金属層パターンに含まれる。容量電極ＣＥ、配線Ｓ２ＮＢ、Ｓ１ＮＢを覆うように、層間絶縁層ＩＬＤ２が積層されている。ゲート絶縁層ＧＩ２が、層間絶縁層ＩＬＤ２上に積層されている。

【0108】

酸化物半導体層ＯＸは、ゲート絶縁層ＧＩ２上に積層されている。酸化物半導体層ＯＸを覆うように、ゲート絶縁層ＧＩ３が積層されている。ゲート絶縁層ＧＩ３上に、配線Ｓ２ＮＴ、Ｓ１ＮＴが積層されている。配線Ｓ２ＮＴ、Ｓ１ＮＴを覆うように、平坦化層ＰＬＮ１が積層されている。

【0109】

コンタクトホールＣＨ１、ＣＨ２は、絶縁層ＰＬ１Ｎ、ＧＩ３、ＧＩ２、ＩＬＤ２、ＩＬＤ１、及びＧＩ１を貫通して、低温ポリシリコン層（の低抵抗領域）に接触している。コンタクトホールＣＨ３は、絶縁層ＰＬ１Ｎ及びＧＩ３を貫通して、酸化物半導体層ＯＸの上面に接触している。コンタクトホールＣＨ３は、さらに、酸化物半導体層ＯＸを貫通し、その孔の端面に接触している。コンタクトホールＣＨ３は、さらに、絶縁層ＧＩ２、ＩＬＤ２、ＩＬＤ１、及びＧＩ１を貫通して、低温ポリシリコン層（の低抵抗領域）に接触している。

【0110】

コンタクトホールＣＨ４、ＣＨ５は、縁層ＰＬ１Ｎ及びＧＩ３を貫通して、酸化物半導体層ＯＸの上面に接触している。パッシベーション層ＰＶが、コンタクトホールＣＨ１からＣＨ５を覆うように積層され、さらに、平坦化層ＰＮＬ２がパッシベーション層ＰＶ上に積層されている。

【0111】

［クランプスイッチブロックの他の構成例］
以下において、クランプスイッチブロックの他の構成例を説明する。図１３は、クランプスイッチ回路３４に含まれる、クランプスイッチブロック３４５の構成例を示す。以下において、図３Ａ及び４を参照して説明したクランプスイッチブロック３４１との相違を主に説明する。画素回路は、図２又は１０を参照して説明した構成を有してよい。

【0112】

クランプスイッチブロック３４５は、クランプスイッチブロック３４１のスイッチトランジスタＭ１２に代えて、Ｎ型ＴＦＴであるスイッチトランジスタＭ１５を含み、さらに、Ｎ型ＴＦＴであるトランジスタＭ１６を含む。

【0113】

スイッチトランジスタＭ１５は、第２Ｎ型スイッチトランジスタの例である。トランジスタＭ１５のゲートは、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）を伝送する発光制御走査信号線２５１に接続され、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）によるＯＮ／ＯＦＦ制御される。トランジスタＭ１５のソースはＶＧＬ電源線２８１に接続され、ドレインはクランプスイッチトランジスタＭ１１、Ｍ１３のゲートに接続されている。トランジスタＭ１５がＯＮ状態の間、クランプスイッチトランジスタＭ１１、Ｍ１３のゲートは、ＶＧＬ電源線２８１と導通する。

【0114】

トランジスタＭ１６はダイオード接続されている、つまり、そのドレインとゲートが接続されて導通している。トランジスタＭ１６のソースはトランジスタＭ１５のドレインに接続され、ドレインは、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ＋５）を伝送する信号線２５５に接続されている。

【0115】

図１４は、図１３に示すクランプスイッチブロック３４５を制御する信号のタイミングチャートを示す。以下の説明において、時刻Ｔ１からＴ３、Ｔ５は、図４における時刻Ｔ１からＴ３、Ｔ５と同じである。時刻Ｔ１の前は発光期間である。画素回路２００又は２５０の動作は、図４を参照して説明した通りであり、ここでの説明を省略する。

【0116】

時刻Ｔ１において、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）が、ローレベル電位から、ハイレベル電位に変化する。また、走査信号ＳＣＡＮ－Ｎ１（Ｋ）が、ローレベル電位から、ハイレベル電位に変化する。

【0117】

発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）の変化に応じて、クランプスイッチブロック３４５のスイッチトランジスタＭ１５が、ＯＦＦ状態からＯＮ状態に変化する。スイッチトランジスタＭ１５がＯＮ状態となることで、クランプスイッチトランジスタＭ１１、Ｍ１３のゲート電位（Ｍ１１＿ＶＧ（Ｋ）、Ｍ１３＿ＶＧ（Ｋ）、）は、ＶＧＨ－Ｖｔｈから、ＶＧＬに変化する。このため、クランプスイッチトランジスタＭ１１、１３は、ＯＮ状態からＯＦＦ状態に変化する。Ｖｔｈは、トランジスタＭ１６の閾値電圧である。

【0118】

次に、時刻Ｔ２において、走査信号ＳＣＡＮ－Ｎ１（Ｋ）が、ハイレベル電位から、ローレベル電位に変化する。走査信号ＳＣＡＮ－Ｎ２（Ｋ）が、ローレベル電位から、ハイレベル電位に変化する。走査信号ＳＣＡＮ－Ｐ（Ｋ）が、ハイレベル電位から、ローレベル電位に変化する。発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）はハイレベル電位のままである。そのため、トランジスタＭ１１、Ｍ１３、Ｍ１５の状態は変化しない。なお、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ＋５）はローレベル電位のままである。

【0119】

次に、時刻Ｔ３において、走査信号ＳＣＡＮ－Ｎ２（Ｋ）が、ハイレベル電位から、ローレベル電位に変化する。走査信号ＳＣＡＮ－Ｐ（Ｋ）が、ローレベル電位から、ハイレベル電位に変化する。発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）はハイレベル電位、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ＋５）はローレベル電位のままである。トランジスタＭ１１、Ｍ１２、Ｍ１５の状態は変化しない。時刻Ｔ２からＴ３の期間において、画素回路２００の保持容量素子Ｃｓｔにデータ電圧が書き込まれる。

【0120】

次に、時刻Ｔ５において、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）は、ハイレベル電位から、ローレベル電位に変化する。また、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ＋５）はローレベル電位から、ハイレベル電位に変化する。発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）の変化に応じてスイッチトランジスタＭ１５が、ＯＮ状態からＯＦＦ状態に変化する。

【0121】

発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ＋５）の変化に応じて、容量素子ＣＢの端子間に電圧（ＶＧＨ－Ｖｔｈ－ＶＧＬ）が蓄積される。クランプスイッチトランジスタＭ１１、Ｍ１３のゲート－ソース間電圧（Ｍ１１＿ＶＧ（Ｋ）、Ｍ１３＿ＶＧ（Ｋ）、）は、ＶＧＬからＶＧＨ－Ｖｔｈに変化する。クランプスイッチトランジスタＭ１１、１３は、ＯＦＦ状態からＯＮ状態に変化する。

【0122】

これにより、ＳＣＡＮ－Ｎ１（Ｋ）走査線２２１及びＳＣＡＮ－Ｎ２（Ｋ）走査線２２２は、それぞれ、ＯＮ状態のクランプスイッチトランジスタＭ１１及びＭ１３を介して、ＶＧＬ電源線２８１に接続され、ローレベル電位ＶＧＬが与えられる。この結果、ＳＣＡＮ－Ｎ１（Ｋ）走査線２２１及びＳＣＡＮ－Ｎ２（Ｋ）走査線２２２の電位が上昇することなく、画素回路２００の誤動作を防ぐことができる。

【0123】

次に、時刻Ｔ７において、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ＋５）はハイレベル電位からローレベル電位に変化する。他の信号は変化しない。容量素子ＣＢに保持されている電圧によって、クランプスイッチトランジスタＭ１１及びＭ１３はＯＮ状態に維持される。時刻Ｔ７より後において、次のフレームまで、全ての信号は変化することなく現状を維持する。時刻Ｔ５からＴ７の期間は、５Ｈの長さを有する。

【0124】

走査信号ＳＣＡＮ－Ｎ１（Ｋ）又はＳＣＡＮ－Ｎ２（Ｋ）の少なくとも一方が物理ハイレベル電位（論理ハイレベル）である、時刻Ｔ１から時刻Ｔ３の期間において、クランプスイッチトランジスタＭ１１、Ｍ１３は、ＯＦＦ状態に維持される。これにより、画素回路２００に対する適切なデータ信号の書き込みを阻害しないようにできる。

【0125】

図１４を参照して説明した例において、クランプスイッチトランジスタＭ１１、Ｍ１３は、時刻Ｔ５から次のフレームの時刻Ｔ１までＯＮ状態に維持される。つまり、走査信号ＳＣＡＮ－Ｎ１（Ｋ）、ＳＣＡＮ－Ｎ２の走査線２２１、２２２は、ＶＧＬ電源線２８１と導通し、ローレベル電位ＶＧＬがＶＧＬ電源線２８１から与えられる。このため、走査線２２１、２２２のローレベル電位がドリフトし、画素回路２００内のＮ型ＴＦＴから電流がリークすることを効果的に防ぐことができる。

【0126】

図１４を参照して説明した例は、Ｋ行目の画素回路行のクランプスイッチブロック３４５を、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）、ＥＭＩＴ－Ｐ（Ｋ＋５）で制御する。時刻Ｔ１からＴ３の期間において、クランプスイッチトランジスタＭ１１、Ｍ１３がＯＦＦ状態であるように、他の発光制御走査信号ＥＭＩＴ－Ｐを利用することができる。

【0127】

例えば、時刻Ｔ５以降にクランプスイッチトランジスタＭ１１、Ｍ１３をＯＮする他の発光制御走査信号ＥＭＩＴ－Ｐを利用することができる。つまり、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ＋５）以降の任意の画素回路行の発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ＋ｍ）信号であればよい。ｍは５以上の整数である。誤動作防止の観点から、ｍは６以上であってもよい。また、ｍを小さくすることで、クランプスイッチトランジスタＭ１１、Ｍ１３のＯＮの期間をより長くすることができる。発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）に代えて、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）より前の発光制御信号ＥＭＩＴを使用してもよい。

【0128】

［画素回路及びクランプスイッチ回路の他の構成例］
図１５は、本明細書の一実施形態に係る画素回路２８０の構成例を示す。画素回路２８０は、トランジスタ（ＴＦＴ）Ｍ２１～Ｍ２６を含む。トランジスタＭ２３、Ｍ２４、Ｍ２６はＮ型ＴＦＴであり、他のトランジスタはＰ型ＴＦＴである。例えば、Ｎ型ＴＦＴは酸化物半導体ＴＦＴであり、Ｐ型ＴＦＴは、低温ポリシリコンＴＦＴである。なお、少なくとも一部のトランジスタの導電型は逆の導電型であってもよい。

【0129】

トランジスタＭ２１は、ＯＬＥＤ素子Ｅ１への電流量を制御する駆動トランジスタである。駆動トランジスタＭ２１のソースは、正電源電位ＰＶＤＤを伝送する電源線に接続されている。駆動トランジスタＭ２１は、電源線からＯＬＥＤ素子Ｅ１に与える電流量を、直列に接続された保持容量素子Ｃ２１、Ｃ２２が保持する電圧に応じて制御する。保持容量素子Ｃ２１、Ｃ２２は、書き込まれた電圧を、１リフレッシュ期間を通じて保持する。ＯＬＥＤ素子Ｅ１のカソードは、電源電位ＰＶＥＥが与えられる。

【0130】

容量素子Ｃ１及びＣ２は、電源電位ＰＶＤＤを伝送する電源線と駆動トランジスタＭ２１のゲートとの間において直列に接続されている。容量素子Ｃ２１とＣ２２の中間ノードにトランジスタＭ２４のソース／ドレイン及びトランジスタＭ２２のソース／ドレインが接続されている。保持容量素子Ｃ１、Ｃ２の直列合成容量は、駆動トランジスタＭ２１のゲートとソースとの間の電圧を保持する。駆動トランジスタＭ２１のソース電位はＰＶＤＤである。

【0131】

トランジスタＭ２５はＯＬＥＤ素子Ｅ１への発光電流の供給及びそれによる発光のＯＮ／ＯＦＦを制御する、発光制御スイッチトランジスタである。トランジスタＭ２５のソースが駆動トランジスタＭ２１のドレインに接続されている。トランジスタＭ２５のゲートは発光制御走査信号ＥＭＩＴ－Ｐを伝送する信号線に接続され、発光制御走査回路ＥＭＩＴ－Ｐ走査回路３３からの発光制御走査信号ＥＭＩＴ－Ｐにより制御される。

【0132】

トランジスタＭ２６は、ＯＬＥＤ素子Ｅ１のアノードへのリセット電位Ｖ－ＲＳＴの供給のために動作する。トランジスタＭ２６のソース／ドレインの一端はリセット電位Ｖ－ＲＳＴを伝送する電源線に接続され、他端はＯＬＥＤ素子Ｅ１のアノードに接続されている。リセット電位Ｖ－ＲＳＴは、例えばカソード電源電位ＰＶＥＥと同電位でもよい。

【0133】

トランジスタＭ２６のゲートは走査信号ＳＣＡＮ－Ｎにより制御される。トランジスタＭ２６は、ＳＣＡＮ－Ｐ走査回路３１からの走査信号ＳＣＡＮ－ＰによりＯＮにされると、電源線により伝送されたリセット電位Ｖ－ＲＳＴを、ＯＬＥＤ素子Ｅ１のアノードへ与える。

【0134】

トランジスタＭ２３は、駆動トランジスタＭ２１の閾値補正を行うための電圧を保持容量素子Ｃ２１、Ｃ２２に書き込むためのスイッチトランジスタであり、駆動トランジスタＭ２１のゲート電位をリセットするためのトランジスタである。トランジスタＭ２３のソース及びドレインは、駆動トランジスタＭ２１のゲート及びドレインを接続する。そのため、トランジスタＭ２３がＯＮであるとき、駆動トランジスタＭ２１はダイオード接続の状態にある。

【0135】

トランジスタＭ２４は、駆動トランジスタＭ２１の閾値補償を行うための電圧を保持容量素子Ｃ１、Ｃ２に書き込むために使われる。トランジスタＰ４は、保持容量素子Ｃ１、Ｃ２への基準電位Ｖ－ＲＥＦの供給の有無を制御する。基準電位Ｖ－ＲＥＦは、例えば、電源電位ＰＶＤＤと同電位でもよい。トランジスタＭ２４のソース／ドレインの一端は基準電位Ｖ－ＶＲＥＦを伝送する電源線に接続され、他端は容量素子２Ｃ１及びＣ２２の中間ノードに接続されている。トランジスタＭ２４のゲートは、ＳＣＡＮ－Ｎ走査回路３２からの走査信号ＳＣＡＮ－Ｎにより制御される。

【0136】

トランジスタＭ２３及びＭ２４は、走査信号ＳＣＡＮ－Ｎにより制御される。これらがＯＮの状態であり、かつ、トランジスタＭ２５がＯＮ状態にある期間において、駆動トランジスタＭ２１のゲート電位がリセットされる。その後、トランジスタＭ２５がＯＦＦされる。この状態で、保持容量素子Ｃ２１、Ｃ２２に閾値補正電圧が書き込まれる。

【0137】

トランジスタＭ２２は、データ信号（データ電圧）を供給する画素回路を選択し、保持容量素子Ｃ２１、Ｃ２２にデータ信号Ｖ－ＤＡＴＡを書き込むためのスイッチトランジスタである。トランジスタＭ２２のソース／ドレインの一端は、保持容量素子Ｃ２１、Ｃ２２に接続され、他端はデータ信号Ｖ－ＤＡＴＡを伝送するデータ線に接続されている。トランジスタＭ２２のゲートは、ＳＣＡＮ－Ｐ走査回路３１からの走査信号ＳＣＡＮ－Ｐにより制御される。

【0138】

図１６は、クランプスイッチ回路３４に含まれる、クランプスイッチブロック３４７の構成例を示す。以下において、図３Ａ及び４を参照して説明したクランプスイッチブロック３４１との相違を主に説明する。画素回路は、図１５を参照して説明した画素回路２８０の構成を有する。

【0139】

クランプスイッチブロック３４７は、クランプスイッチブロック３４１からクランプスイッチトランジスタＭ１３を省略した構成を有する。また、トランジスタＭ１２のゲートに対して、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ－１）が、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）に代えて与えられる。発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ－１）は、信号線２５７により伝送される。

【0140】

図１７は、図１６に示すクランプスイッチブロック３４７を制御する信号のタイミングチャートを示す。信号の高さは、物理電位レベルを示す。各信号のハイレベル電位はＶＧＨ、ハイレベル電位はＶＧＬである。１フレーム期間において、走査信号ＳＣＡＮ－Ｎ（Ｋ）のハイレベル電位の時間長は、ローレベル電位の時間長よりも短い。

【0141】

時刻Ｔ１１の前は発光期間である。時刻Ｔ１１において、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ－１）が、ローレベル電位からハイレベル電位に変化し、走査信号ＳＣＡＮ－Ｎ（Ｋ）が、ローレベル電位からハイレベル電位に変化する。発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）、ＥＭＩＴ－Ｐ（Ｋ＋３）はローレベル電位のままであり、走査信号ＳＣＡＮ－Ｐ（Ｋ）はハイレベル電位のままである。

【0142】

時刻Ｔ１１でＫ－１行目の画素のＯＬＥＤ素子Ｅ１の発光が停止する。時刻Ｔ１１からＴ１２は、画素回路２８０のリセット期間である。走査信号ＳＣＡＮ－Ｎ（Ｋ）の変化に応じて、画素回路２８０のトランジスタＭ２３、Ｍ２４、Ｍ２６がＯＮ状態に変化する。トランジスタＭ２２はＯＦＦのままであり、トランジスタＭ２５はＯＮのままである。

【0143】

容量素子Ｃ２１とＣ２２との間の中間ノード電位は、基準電位Ｖ－ＲＥＦに変化する。容量素子Ｃ２２に保持された電荷が放電し、駆動トランジスタＭ２１のゲート電位が初期化（リセット）される。また、ＯＬＥＤ素子Ｅ１のアノード電位は、リセット電位Ｖ―ＲＳＴまで低下する。

【0144】

発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ－１）の変化により、クランプスイッチブロック３４７のトランジスタＭ１２が、ＯＦＦ状態からＯＮ状態に変化する。クランプスイッチトランジスタＭ１１のゲート電位（Ｍ１１＿ＶＧ（Ｋ））は、ＶＧＨ－Ｖｔｈから、ＶＧＬに変化する。ＶＧＨはハイレベル電位であり、Ｖｔｈは、スイッチトランジスタＭ１２の閾値電圧である。

【0145】

次に、時刻Ｔ１２において、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）が、ローレベル電位から、ハイレベル電位に変化し、Ｋ－１行目の画素のＯＬＥＤ素子Ｅ１の発光が停止する。他の信号の電位は一定であって変化しない。時刻Ｔ１２からＴ１３は、画素回路２８０のＶｔｈ補正期間である。発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）の変化に応じて、画素回路２８０のトランジスタＭ２５はＯＦＦ状態になる。時刻Ｔ２から時刻Ｔ３まで、この状態が維持される。時刻Ｔ２から時刻Ｔ３までは、駆動トランジスタＰＭ２の閾値電圧補正期間である。駆動トランジスタＭ２１のゲート－ソース間電圧が閾値電圧まで低下する。

【0146】

次に、時刻Ｔ１３において、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ＋３）がローレベル電位からハイレベル電位に変化し、走査信号ＳＣＡＮ－Ｎ（Ｋ）がハイレベル電位からローレベル電位に変化する。発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）はハイレベル電位のままである。走査信号ＳＣＡＮ－Ｎ（Ｋ）の変化に応じて、画素回路２８０のトランジスタＭ２３、Ｍ２４、Ｍ２６はＯＦＦ状態になる。

【0147】

発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ＋３）の変化に応じて、容量素子ＣＢの端子間に電圧（ＶＧＨ－Ｖｔｈ－ＶＧＬ）が蓄積される。クランプスイッチトランジスタＭ１１のゲート－ソース間電位（Ｍ１１＿ＶＧ（Ｋ））は、ＶＧＬからＶＧＨ－Ｖｔｈに変化する。このため、クランプスイッチトランジスタＭ１１は、ＯＦＦ状態からＯＮ状態に変化する。

【0148】

次に、時刻Ｔ１４において、走査信号ＳＣＡＮ－Ｐ（Ｋ）がハイレベル電位からローレベル電位に変化する。他の信号は変化しない。画素回路２８０のトランジスタＭ２２がＯＮ状態に変化する。時刻Ｔ１４からＴ１５はデータ電圧の書き込み期間である。容量素子Ｃ２１とＣ２２の中間ノードにデータ信号が印加される。時刻Ｔ１１からＴ１５はリフレッシュ動作の期間である。

【0149】

次に、時刻Ｔ１５において、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ－１）は、ハイレベル電位から、ローレベル電位に変化する。走査信号ＳＣＡＮ－Ｐ（Ｋ）がローレベル電位からハイレベル電位に変化する。他の信号は変化しない。走査信号ＳＣＡＮ－Ｐ（Ｋ）の変化に応じて、画素回路２８０のトランジスタＭ２２がＯＦＦ状態に変化して、データ電圧書き込み期間が終了する。

【0150】

発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ－１）の変化に応じて、クランプスイッチブロック３４７のスイッチトランジスタＭ１２が、ＯＮ状態からＯＦＦ状態に変化する。容量素子ＣＢが電圧を保持しているため、クランプスイッチトランジスタＭ１１はＯＮ状態のままである。その後、次のフレームの時刻Ｔ１１まで、クランプスイッチトランジスタＭ１１はＯＮ状態に維持される。

【0151】

次に、時刻Ｔ１６において、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ）は、ハイレベル電位から、ローレベル電位に変化する。他の信号は変化しない。トランジスタＭ２５がＯＮ状態に変化する。時刻Ｔ１６以降は発光期間である。

【0152】

次に、時刻Ｔ１７において、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ＋３）は、ハイレベル電位から、ローレベル電位に変化する。他の信号は変化しない。クランプスイッチブロック３４７のスイッチトランジスタＭ１２はＯＦＦ状態にあるので、スイッチトランジスタＭ１１の状態は維持される。

【0153】

図１７に示す例において、時刻Ｔ１１からＴ１２、時刻Ｔ１３からＴ１４、時刻Ｔ１４からＴ１５、時刻Ｔ１５からＴ１６の期間の長さは共通であって、データ電圧書き込み期間（１Ｈ期間）に等しい。時刻Ｔ１２からＴ１３の期間は、データ電圧書き込み期間の３倍の期間であり、時刻Ｔ１６からＴ１７の期間は、データ電圧書き込み期間の３倍の期間である。

【0154】

走査信号ＳＣＡＮ－Ｎ（Ｋ）が物理ハイレベル電位（論理ハイレベル）である、時刻Ｔ１１から時刻Ｔ１３の期間において、クランプスイッチトランジスタＭ１１は、ＯＦＦ状態に維持される。これにより、画素回路２８０に対する適切なデータ信号の書き込みを阻害しないようにできる。

【0155】

図１７を参照して説明した例において、クランプスイッチトランジスタＭ１１は、時刻Ｔ１３から次のフレームの時刻Ｔ１１までＯＮ状態に維持される。つまり、走査信号ＳＣＡＮ－Ｎの走査線２２１は、ＶＧＬ電源線２８１と導通し、ローレベル電位ＶＧＬがＶＧＬ電源線２８１から与えられる。このため、走査線２２１のローレベル電位がドリフトし、画素回路２８０内のＮ型ＴＦＴから電流がリークすることを効果的に防ぐことができる。

【0156】

図１６、１７を参照して説明した構成例は、クランプスイッチブロック３４７を、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ－１）、ＥＭＩＴ－Ｐ（Ｋ＋３）で制御する。クランプスイッチトランジスタＭ１１が時刻Ｔ１１からＴ１３の期間においてＯＦＦであるように、他の発光制御走査信号ＥＭＩＴ－Ｐを使用してもよい。例えば、発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ－１）より前又は発光制御走査信号ＥＭＩＴ－Ｐ（Ｋ＋３）より後の発光制御走査信号ＥＭＩＴ－Ｐを利用してもよい。

【0157】

以上、本開示の実施形態を説明したが、本開示が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本開示の範囲において容易に変更、追加、変換することが可能である。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。

【符号の説明】

【0158】

１０ ＴＦＴ基板
２５ 表示領域
３１ ＳＣＡＮ－Ｐ走査回路
３２ ＳＣＡＮ－Ｎ走査回路
３３ ＥＭＩＴ－Ｐ走査回路
３４ クランプスイッチ回路
３７ ドライバＩＣ
３４１、３４５、３４７ クランプスイッチブロック
Ｍ１１、Ｍ１３ クランプスイッチトランジスタ
Ｍ１２、Ｍ１５、Ｍ１６ スイッチトランジスタ

【図1】

【図2】

【図3A】

【図3B】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】