ホーム > 特許ランキング > セイコーエプソン株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024089802
(43)【公開日】2024-07-04
(54)【発明の名称】振動デバイスの製造方法
(51)【国際特許分類】
H03H 3/02 20060101AFI20240627BHJP
H03B 5/32 20060101ALI20240627BHJP
【ＦＩ】
H03H3/02 B
H03B5/32 H
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2022205231
(22)【出願日】2022-12-22
(71)【出願人】
【識別番号】000002369
【氏名又は名称】セイコーエプソン株式会社
(74)【代理人】
【識別番号】100179475
【弁理士】
【氏名又は名称】仲井 智至
(74)【代理人】
【識別番号】100216253
【弁理士】
【氏名又は名称】松岡 宏紀
(74)【代理人】
【識別番号】100225901
【弁理士】
【氏名又は名称】今村 真之
(72)【発明者】
【氏名】横山 好彦
【テーマコード（参考）】
5J079
5J108
【Ｆターム（参考）】
5J079AA04
5J079BA43
5J079HA03
5J079HA07
5J079HA09
5J079HA16
5J079HA25
5J108KK04
5J108MM01
(57)【要約】
【課題】電気的な接続が確実に取れ、信頼性の高い端子構造を備えた振動デバイスの製造方法を提供すること。
【解決手段】振動デバイスの製造方法は、第１面、および前記第１面と表裏の関係にある第２面を有するベース基板の前記第１面に第１導電層を形成することと、前記第１導電層の上面の一部である第１領域上に、前記第１導電層とは材質の異なる第２導電層を形成することと、前記第１導電層の上面の他の一部である第２領域が、前記第２導電層から露出している状態で、前記第２領域および前記第２導電層の表面に、第３導電層を形成することと、前記第３導電層上に、振動素子に電気的に接続される接合部材を接合することと、を含む。
【選択図】図５
【解決手段】振動デバイスの製造方法は、第１面、および前記第１面と表裏の関係にある第２面を有するベース基板の前記第１面に第１導電層を形成することと、前記第１導電層の上面の一部である第１領域上に、前記第１導電層とは材質の異なる第２導電層を形成することと、前記第１導電層の上面の他の一部である第２領域が、前記第２導電層から露出している状態で、前記第２領域および前記第２導電層の表面に、第３導電層を形成することと、前記第３導電層上に、振動素子に電気的に接続される接合部材を接合することと、を含む。
【選択図】図５
【特許請求の範囲】
【請求項1】
第１面、および前記第１面と表裏の関係にある第２面を有するベース基板の前記第１面に第１導電層を形成することと、
前記第１導電層の上面の一部である第１領域上に、前記第１導電層とは材質の異なる第２導電層を形成することと、
前記第１導電層の上面の他の一部である第２領域が、前記第２導電層から露出している状態で、前記第２領域および前記第２導電層の表面に、第３導電層を形成することと、
前記第３導電層上に、振動素子に電気的に接続される接合部材を接合することと、
を含む、
振動デバイスの製造方法。
前記第１導電層の上面の一部である第１領域上に、前記第１導電層とは材質の異なる第２導電層を形成することと、
前記第１導電層の上面の他の一部である第２領域が、前記第２導電層から露出している状態で、前記第２領域および前記第２導電層の表面に、第３導電層を形成することと、
前記第３導電層上に、振動素子に電気的に接続される接合部材を接合することと、
を含む、
振動デバイスの製造方法。
【請求項2】
前記ベース基板は、発振回路を含む集積回路と、前記第１面から前記第２面に貫通する貫通電極と、を有し、
前記第２面側において、前記貫通電極と平面視で重なる領域に、前記集積回路と電気的に接続されるパッドが設けられ、
前記第１導電層、前記第２導電層、および前記第３導電層を介して、前記パッドと前記振動素子とが電気的に接続される、
請求項１に記載の振動デバイスの製造方法。
前記第２面側において、前記貫通電極と平面視で重なる領域に、前記集積回路と電気的に接続されるパッドが設けられ、
前記第１導電層、前記第２導電層、および前記第３導電層を介して、前記パッドと前記振動素子とが電気的に接続される、
請求項１に記載の振動デバイスの製造方法。
【請求項3】
前記第１導電層の前記第１領域上に、前記第２導電層を形成することは、
前記第１導電層上に前記第２導電層の第１層を形成することと、
前記第１層上の、平面視で前記第１領域と重なる領域に前記第２導電層の第２層を形成することと、
前記第２層をマスクとして、前記第２領域上の前記第１層を除去し、前記第２導電層の側面をテーパ形状にすることとを含む、
請求項１または２に記載の振動デバイスの製造方法。
前記第１導電層上に前記第２導電層の第１層を形成することと、
前記第１層上の、平面視で前記第１領域と重なる領域に前記第２導電層の第２層を形成することと、
前記第２層をマスクとして、前記第２領域上の前記第１層を除去し、前記第２導電層の側面をテーパ形状にすることとを含む、
請求項１または２に記載の振動デバイスの製造方法。
【請求項4】
前記第３導電層上に、前記振動素子に電気的に接続される前記接合部材を接合することとは、前記第３導電層上に、金属バンプを介して前記振動素子を接合することを含む、
請求項１または２に記載の振動デバイスの製造方法。
請求項１または２に記載の振動デバイスの製造方法。
【請求項5】
前記第１導電層は、ＴｉＷ層、Ｔｉ層、Ｃｒ層、またはＮｉＣｒ層である、
請求項１または２に記載の振動デバイスの製造方法。
請求項１または２に記載の振動デバイスの製造方法。
【請求項6】
前記第２導電層は、Ｃｕ層である、
請求項１または２に記載の振動デバイスの製造方法。
請求項１または２に記載の振動デバイスの製造方法。
【請求項7】
前記第３導電層は、最表層が、前記接合部材と同じ材質である、
請求項１または２に記載の振動デバイスの製造方法。
請求項１または２に記載の振動デバイスの製造方法。
【請求項8】
前記第３導電層は、最表層がＡｕ層であり、
前記接合部材は、Ａｕバンプである、
請求項７に記載の振動デバイスの製造方法。
前記接合部材は、Ａｕバンプである、
請求項７に記載の振動デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、振動デバイスの製造方法に関する。
【背景技術】
【0002】
例えば、特許文献１には、集積回路が形成された半導体基板を含むベース基板と、ベース基板の他方面側に接合されたリッドと、ベース基板とリッドとの間に収容される振動素子を含む振動デバイスの製造方法が開示されている。詳しくは、ベース基板の他方面に、集積回路と振動素子との間を電気的に接続する配線の一部である接続端子を形成することが開示されている。また、ベース基板の接続端子は、複数の導電膜を積層した層構成であり、バンプなどの接合部材を介して、当該接続端子と、振動素子の端子とを電気的に接続していた。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２１－５７７５５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献１の接続端子は、例えば、複数の金属層により形成するが、金属層の形成方法によっては、断線や、接続配線の抵抗値が上昇してしまう虞があった。
【課題を解決するための手段】
【0005】
本願に係る一態様の振動デバイスの製造方法は、第１面、および前記第１面と表裏の関係にある第２面を有するベース基板の前記第１面に第１導電層を形成することと、前記第１導電層の上面の一部である第１領域上に、前記第１導電層とは材質の異なる第２導電層を形成することと、前記第１導電層の上面の他の一部である第２領域が、前記第２導電層から露出している状態で、前記第２領域および前記第２導電層の表面に、第３導電層を形成することと、前記第３導電層上に、振動素子に電気的に接続される接合部材を接合することと、を含む。
【図面の簡単な説明】
【0006】
【図1】実施形態１に係る振動デバイスの斜視図。
【図2】振動デバイスの平面図。
【図4】貫通電極の上部端子部周辺の平面図。
【図6】貫通電極の上部端子部の製造方法の流れを示すフローチャート。
【図7】製造過程の一態様を示す図。
【図8】製造過程の一態様を示す図。
【図9】製造過程の一態様を示す図。
【図10】製造過程の一態様を示す図。
【図11】比較例における製造過程の一態様を示す図。
【図12】製造過程の一態様を示す図。
【発明を実施するための形態】
【0007】
【0008】
図１に示すように、本実施形態の振動デバイス１００は、平面的に略長方形をなした箱状の表面実装デバイスであり、ベース基板１０、蓋体５０などから構成された発振器である。
なお、各図面では、互いに直交する３つの軸として、Ｘ軸、Ｙ軸、及びＺ軸を図示している。本実施形態では、長方形状をなした振動デバイス１００の長辺の延在方向をＸプラス方向、短辺の延在方向をＹプラス方向とし、振動デバイス１００の厚さ方向をＺプラス方向としている。また、Ｚプラス方向を上方、Ｚマイナス方向を下方ともいう。Ｘプラス方向とＸマイナス方向とを合せてＸ軸方向ともいう。Ｙ軸、Ｚ軸についても同様である。
なお、各図面では、互いに直交する３つの軸として、Ｘ軸、Ｙ軸、及びＺ軸を図示している。本実施形態では、長方形状をなした振動デバイス１００の長辺の延在方向をＸプラス方向、短辺の延在方向をＹプラス方向とし、振動デバイス１００の厚さ方向をＺプラス方向としている。また、Ｚプラス方向を上方、Ｚマイナス方向を下方ともいう。Ｘプラス方向とＸマイナス方向とを合せてＸ軸方向ともいう。Ｙ軸、Ｚ軸についても同様である。
【0009】
図３に示すように、振動デバイス１００は、ベース基板１０と、ベース基板１０の第１面１０ａ上に載置された振動素子４０と、振動素子４０を覆ってベース基板１０の上面に接合される蓋体５０と、を有する。
ベース基板１０は、好適例では、シリコン基板である。なお、シリコン基板に限定するものではなく、半導体基板であれば良く、例えば、Ｇｅ、ＧａＰ、ＧａＡｓ、ＩｎＰ基板などをベース基板１０として用いても良い。
ベース基板１０は、好適例では、シリコン基板である。なお、シリコン基板に限定するものではなく、半導体基板であれば良く、例えば、Ｇｅ、ＧａＰ、ＧａＡｓ、ＩｎＰ基板などをベース基板１０として用いても良い。
【0010】
ベース基板１０の第２面１０ｂには、集積回路部６０が設けられている。集積回路部６０は、ベース基板１０の第２面１０ｂ側に半導体プロセスにより形成された、例えば、トランジスターなどの能動素子や、キャパシターや抵抗などの受動素子を含む集積回路領域である。集積回路部６０には、振動素子４０を発振させて所定周波数の出力信号を生成する発振回路が含まれている。なお、第１面１０ａと、第２面１０ｂとは表裏関係にある。
換言すれば、ベース基板１０は、裏面に発振回路を含む集積回路部６０を備え、その表面に振動素子４０が実装される半導体基板である。
換言すれば、ベース基板１０は、裏面に発振回路を含む集積回路部６０を備え、その表面に振動素子４０が実装される半導体基板である。
【0011】
図２は、振動デバイス１００の平面図であり、説明の便宜上、蓋体５０を外した図としている。
振動素子４０は、好適例では、厚みすべり振動モードを有するＡＴカット水晶基板からなる略長方形状の振動基板４１を備えている。ＡＴカット水晶基板は、三次の周波数温度特性を有しているため、振動素子４０は、温度特性が優れている。なお、ＡＴカット水晶基板を用いることに限定するものではなく、水晶基板であれば良く、例えば、Ｘカット水晶基板、Ｙカット水晶基板、Ｚカット水晶基板、ＢＴカット水晶基板、ＳＣカット水晶基板、ＳＴカット水晶基板などから振動基板４１が形成されることでも良い。
振動素子４０は、好適例では、厚みすべり振動モードを有するＡＴカット水晶基板からなる略長方形状の振動基板４１を備えている。ＡＴカット水晶基板は、三次の周波数温度特性を有しているため、振動素子４０は、温度特性が優れている。なお、ＡＴカット水晶基板を用いることに限定するものではなく、水晶基板であれば良く、例えば、Ｘカット水晶基板、Ｙカット水晶基板、Ｚカット水晶基板、ＢＴカット水晶基板、ＳＣカット水晶基板、ＳＴカット水晶基板などから振動基板４１が形成されることでも良い。
【0012】
図３に示すように、振動基板４１の蓋体５０側には、第１励振電極４２が設けられている。振動基板４１のベース基板１０側には、第２励振電極４３が設けられている。
図２に示すように、第１励振電極４２は、平面的に矩形状の電極であり、その端部４２ｂは振動基板４１の一端に延在し、振動基板４１の裏面側に折り返されている。端部４２ｂの折り返し部分は、ベース基板１０のマウント端子６１と向き合う位置に配置される。
図２に示すように、第１励振電極４２は、平面的に矩形状の電極であり、その端部４２ｂは振動基板４１の一端に延在し、振動基板４１の裏面側に折り返されている。端部４２ｂの折り返し部分は、ベース基板１０のマウント端子６１と向き合う位置に配置される。
【0013】
第２励振電極４３は、第１励振電極４２と振動基板４１を介して対向する矩形状の電極であり、その端部４３ｂは、振動基板４１の一端側に延在し、ベース基板１０のマウント端子６１と向き合う端子となる。ベース基板１０上には、マウント端子６１が２ヶ所設けられている。２つのマウント端子６１は、Ｙ軸方向において離間している。端部４２ｂの折り返し部分は、Ｙプラス側のマウント端子６１と重なる位置に配置される。端部４３ｂは、Ｙマイナス側のマウント端子６１と重なる位置に配置される。
第１励振電極４２、第２励振電極４３は、例えば、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、Ｔｉ（チタン）、タングステン（Ｗ）等の金属材料、または、これら金属材料を含む合金により構成される。
第１励振電極４２、第２励振電極４３は、例えば、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、Ｔｉ（チタン）、タングステン（Ｗ）等の金属材料、または、これら金属材料を含む合金により構成される。
【0014】
図３に示すように、第２励振電極４３の端部４３ｂは、ベース基板１０のマウント端子６１の上に、接合部材６５を介して接続される。換言すれば、第２励振電極４３は、接合部材６５を介して、対応するマウント端子６１と電気的に接続される。同様に、第１励振電極４２も、接合部材６５を介して、対応するマウント端子６１と電気的に接続される。
接合部材６５は、好適例では、金バンプを用いる。なお、金バンプに限定するものではなく、導電性と接合性とを兼ね備えていれば良く、例えば、銀バンプ、銅バンプ、はんだバンプ、樹脂コアバンプ等の各種の導電性のバンプを接合部材６５に用いても良い。
接合部材６５は、好適例では、金バンプを用いる。なお、金バンプに限定するものではなく、導電性と接合性とを兼ね備えていれば良く、例えば、銀バンプ、銅バンプ、はんだバンプ、樹脂コアバンプ等の各種の導電性のバンプを接合部材６５に用いても良い。
【0015】
図３に示すように、第２励振電極４３の端部４３ｂに対応するマウント端子６１は、配線部６２を介して貫通電極６３と電気的に接続している。同様に、第１励振電極４２に対応するマウント端子６１も、配線部６２を介して貫通電極６３と電気的に接続している。
貫通電極６３の下方の他端には、パッド６４が設けられており、集積回路部６０の発振回路と電気的に接続される。このように、振動素子４０の第２励振電極４３と集積回路部６０の発振回路とは、貫通電極６３を介して電気的に接続される。同様に、振動素子４０の第１励振電極４２と集積回路部６０の発振回路とは、対応する貫通電極６３を介して電気的に接続される。換言すれば、ベース基板１０は、発振回路を含む集積回路部６０と、第１面１０ａから第２面１０ｂに貫通する貫通電極６３と、を有し、第２面１０ｂ側において、貫通電極６３と平面視で重なる領域に、集積回路部６０と電気的に接続されるパッド６４が設けられる。
貫通電極６３の下方の他端には、パッド６４が設けられており、集積回路部６０の発振回路と電気的に接続される。このように、振動素子４０の第２励振電極４３と集積回路部６０の発振回路とは、貫通電極６３を介して電気的に接続される。同様に、振動素子４０の第１励振電極４２と集積回路部６０の発振回路とは、対応する貫通電極６３を介して電気的に接続される。換言すれば、ベース基板１０は、発振回路を含む集積回路部６０と、第１面１０ａから第２面１０ｂに貫通する貫通電極６３と、を有し、第２面１０ｂ側において、貫通電極６３と平面視で重なる領域に、集積回路部６０と電気的に接続されるパッド６４が設けられる。
【0016】
ベース基板１０の集積回路部６０の下側には、絶縁層を介して外部接続端子７１，７２が設けられている。外部接続端子７１，７２は、集積回路部６０と電気的に接続している。外部接続端子７１，７２は、振動デバイス１００を表面実装するための実装端子である。なお、図３では、外部接続端子７１，７２が図示されているが、実際は、さらに外部接続端子が設けられている。具体的には、外部接続端子は、ＶＤＤ、ＧＮＤを含む電源端子、発振出力端子、モード切替え信号入力端子を含む複数の外部接続端子が設けられている。
【0017】
蓋体５０は、リッドであり、平面的には長方形のトレイ状の形状をなしており、断面的には図３に示すように、当該トレイ形状における凹部５０ｂを伏せた状態で周縁部がベース基板１０に接合される。蓋体５０の材料は、好適例としてシリコンを採用している。より詳細には、シリコン基板をウェットエッチングまたはドライエッチングして凹部５０ｂを形成することで、蓋体５０を形成している。なお、蓋体５０の材料は、シリコンに限定するものではなく、シリコン以外の他の半導体材料からなる半導体基板を用いても良い。また、蓋体５０の材料は、半導体材料以外の４２アロイ、アルミ、銅、ジュラルミンなどの金属、またはそれらのいずれかを含む合金を用いても良い。蓋体５０は、接合材８を介してベース基板１０に接合される。好適例では、接合材８として金を用いており、金を熱圧着してベース基板１０と蓋体５０との間を接合している。なお、金に限定するものではなく、接合材８とベース基板１０との間、および、接合材８と蓋体５０との間で拡散接合され、ベース基板１０と蓋体５０との間の電気的導通が確保できる金属や、合金であれば良い。そしてベース基板１０と蓋体５０とにより、気密性を有する収容空間Ｓが形成され、振動素子４０は、この収容空間Ｓ内に収容される。好適例において、収容空間Ｓ内は減圧状態に気密封止される。なお、収容空間Ｓ内が不活性ガス雰囲気で気密封止されることであっても良い。
【0018】
＊＊＊端子部分の構成＊＊＊
図４は、貫通電極の上部端子部周辺の平面図であり、図２に対応している。図５は、図４のｃ－ｃ断面における断面図である。
まず、図４、図５を用いて、貫通電極６３の周辺部位の構成について説明する。
図４は、貫通電極の上部端子部周辺の平面図であり、図２に対応している。図５は、図４のｃ－ｃ断面における断面図である。
まず、図４、図５を用いて、貫通電極６３の周辺部位の構成について説明する。
【0019】
図４に示すように、貫通電極６３の周囲には、矩形状の上部端子部３８が設けられている。上部端子部３８は、配線部６２を介してマウント端子６１に接続している。
図５に示すように、上部端子部３８は、複数の金属層が積層された積層構造となっている。まず、ベース基板１０の第１面１０ａの上には、絶縁層２１が設けられている。絶縁層２１は、好適例では、ＳｉＯ2層である。
絶縁層２１の上には、第１導電層３１が設けられている。第１導電層３１は、好適例では、チタンタングステン（ＴｉＷ）により構成されるＴｉＷ層である。なお、第１導電層３１は、ＴｉＷ層に限定するものではなく、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケルクロム（ＮｉＣｒ）のいずれかにより構成される第１導電層３１であってもよい。すなわち、第１導電層３１は、Ｔｉ層、Ｃｒ層、またはＮｉＣｒ層であってもよい。
図５に示すように、上部端子部３８は、複数の金属層が積層された積層構造となっている。まず、ベース基板１０の第１面１０ａの上には、絶縁層２１が設けられている。絶縁層２１は、好適例では、ＳｉＯ2層である。
絶縁層２１の上には、第１導電層３１が設けられている。第１導電層３１は、好適例では、チタンタングステン（ＴｉＷ）により構成されるＴｉＷ層である。なお、第１導電層３１は、ＴｉＷ層に限定するものではなく、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケルクロム（ＮｉＣｒ）のいずれかにより構成される第１導電層３１であってもよい。すなわち、第１導電層３１は、Ｔｉ層、Ｃｒ層、またはＮｉＣｒ層であってもよい。
【0020】
ここで、上部端子部３８の貫通電極６３に近い第１領域８１は、第１導電層３１の上に、第２導電層３２と第３導電層３３とが積層された構成となっている。他方、上部端子部３８の周縁部の第２領域８２は、第１導電層３１の上に、第３導電層３３が積層された構成となっている。つまり、上部端子部３８の中心側の第１領域８１の方が、周縁部の第２領域８２よりも、厚く構成されている。
【0021】
第２導電層３２は、第１層２３と第２層２４とを積層した２層構成としている。好適例では、第１層２３、第２層２４ともにＣｕ層であるが、第２層２４の方が、第１層２３よりも厚くなっている。
第３導電層３３は、第３層２５と第４層２６とを積層した２層構成としている。好適例では、第３層２５はＴｉ層とし、第４層２６はＡｕ層としている。
換言すれば、第３導電層３３は、最表層の第４層２６がＡｕ層であり、Ａｕバンプからなる接合部材６５と同じ材質である。
第３導電層３３は、第３層２５と第４層２６とを積層した２層構成としている。好適例では、第３層２５はＴｉ層とし、第４層２６はＡｕ層としている。
換言すれば、第３導電層３３は、最表層の第４層２６がＡｕ層であり、Ａｕバンプからなる接合部材６５と同じ材質である。
【0022】
図５に示すように、貫通電極６３の内部も、第１領域８１と同じ積層構造となっている。貫通電極６３の貫通孔２０は、ベース基板１０を貫通する孔であり、孔の底部には集積回路部６０のパッド６４が位置している。
貫通孔２０の底部には、第１導電層３１、第２導電層３２および第３導電層３３が積層されており、第１導電層３１が集積回路部６０のパッド６４と接続している。なお、貫通孔２０の側面には、絶縁層２１が設けられている。
貫通孔２０の底部には、第１導電層３１、第２導電層３２および第３導電層３３が積層されており、第１導電層３１が集積回路部６０のパッド６４と接続している。なお、貫通孔２０の側面には、絶縁層２１が設けられている。
【0023】
また、上部端子部３８から伸びる配線部６２、および、マウント端子６１も、第１領域８１と同じ積層構造となっている。このように、導電性に優れた厚いＣｕ層を有する第２導電層３２を含む低抵抗な金属の積層構造を、貫通電極６３、上部端子部３８、配線部６２およびマウント端子６１に用いることにより、確実で安定した電気的接続を行うことができる。
【0024】
＊＊＊端子部分の製造方法＊＊＊
図６は、貫通電極の上部端子部の製造方法の流れを示すフローチャートである。図７～図１０は、図５のｄ部の拡大図であり、製造過程の一態様を示す図である。
ここでは、上部端子部３８の製造方法について図６を主体に、適宜、図７～図１０を交えて説明する。
図６は、貫通電極の上部端子部の製造方法の流れを示すフローチャートである。図７～図１０は、図５のｄ部の拡大図であり、製造過程の一態様を示す図である。
ここでは、上部端子部３８の製造方法について図６を主体に、適宜、図７～図１０を交えて説明する。
【0025】
ステップＳ１１では、ベース基板１０を準備する。前述した通り、例えば、シリコン基板からなるベース基板１０を準備する。
ステップＳ１２では、ベース基板１０の第１面１０ａ上に、絶縁層２１を形成する。好適例では、貫通孔２０（図５）が形成されたベース基板１０を熱酸化することにより、ＳｉＯ2層からなる絶縁層２１を形成する。図７では、第１面１０ａ上に絶縁層２１が形成された状態を図示しているが、一緒に、貫通孔２０の内部にも絶縁層２１が形成される。なお、熱酸化に限定されず、例えば、ＣＶＤ（Chemical Vapor Deposition）法により絶縁層２１を形成しても良い。また、ＳｉＯ2層に限定するものではなく、窒化シリコン（ＳｉＮ）層で絶縁層２１を形成しても良いし、樹脂層であっても良い。
ステップＳ１２では、ベース基板１０の第１面１０ａ上に、絶縁層２１を形成する。好適例では、貫通孔２０（図５）が形成されたベース基板１０を熱酸化することにより、ＳｉＯ2層からなる絶縁層２１を形成する。図７では、第１面１０ａ上に絶縁層２１が形成された状態を図示しているが、一緒に、貫通孔２０の内部にも絶縁層２１が形成される。なお、熱酸化に限定されず、例えば、ＣＶＤ（Chemical Vapor Deposition）法により絶縁層２１を形成しても良い。また、ＳｉＯ2層に限定するものではなく、窒化シリコン（ＳｉＮ）層で絶縁層２１を形成しても良いし、樹脂層であっても良い。
【0026】
ステップＳ１３では、絶縁層２１の上に、第１導電層３１を形成する。好適例では、絶縁層２１の上にスパッタ法によりＴｉＷ層を形成し、第１導電層３１とする。
ステップＳ１４では、第１導電層３１の上に、第２導電層３２の第１層２３を形成する。好適例では、第１導電層３１の上に、スパッタ法によりＣｕ層を形成し、第１層２３とする。図７には、この状態が示されており、ベース基板１０の第１面１０ａ上に、絶縁層２１、第１導電層３１、第２導電層３２の第１層２３がこの順番で積層されている。
ステップＳ１４では、第１導電層３１の上に、第２導電層３２の第１層２３を形成する。好適例では、第１導電層３１の上に、スパッタ法によりＣｕ層を形成し、第１層２３とする。図７には、この状態が示されており、ベース基板１０の第１面１０ａ上に、絶縁層２１、第１導電層３１、第２導電層３２の第１層２３がこの順番で積層されている。
【0027】
ステップＳ１５では、第１層２３における第１領域８１の上に、第２導電層３２の第２層２４を形成する。具体的には、第１層２３における第２領域８２の上にレジスト４８を形成した後、レジスト４８から露出した第１層２３の上に、電界めっき法によりＣｕ層を形成し、第２導電層３２の第２層２４とする。これにより、第１層２３の上の、平面視で第１領域８１と重なる領域に第２層２４を形成する。この状態が図８に示されている。
ステップＳ１６では、レジスト４８を除去する。好適例では、ウェットプロセスによりレジスト４８を除去する。
ステップＳ１６では、レジスト４８を除去する。好適例では、ウェットプロセスによりレジスト４８を除去する。
【0028】
ステップＳ１７では、第２導電層３２の第２層２４をマスクとして、ウェットエッチングにより第２領域８２の第１層２３を除去する。図９には、この状態が示されており、第２領域８２には第１導電層３１が露出している。なお、この際、第２導電層３２の側面は、ウェットエッチングによりテーパ形状となる。詳しくは、第２導電層３２の側面は、ベース基板１０の第１面１０ａからの垂線に対して、角度θの角度を持ったテーパ形状となる。つまり、第１面１０ａに対する第２導電層３２の側面の角度は、鈍角となる。
換言すれば、第２導電層３２をマスクとして、第２領域８２の表層の第１層２３を除去することは、第２導電層３２の側面をテーパ形状とすることを含む。これにより、第２導電層３２の上に形成される第３導電層３３のカバレッジ性が良くなり、配線抵抗が低く、電気的に安定した積層配線を形成することができる。
換言すれば、第２導電層３２をマスクとして、第２領域８２の表層の第１層２３を除去することは、第２導電層３２の側面をテーパ形状とすることを含む。これにより、第２導電層３２の上に形成される第３導電層３３のカバレッジ性が良くなり、配線抵抗が低く、電気的に安定した積層配線を形成することができる。
【0029】
ステップＳ１８では、第２導電層３２および第１導電層３１の上に、第３導電層３３の第３層２５を形成する。好適例では、第２導電層３２および第１導電層３１の上にスパッタ法によりＴｉ層を形成し、第３層２５とする。第３層２５にＴｉ層を用いることにより、第２領域８２では、下地のＴｉＷ層からなる第１導電層３１に対して第３層２５を密着性良く成膜することができる。なお、Ｔｉ層に限定するものではなく、下地の銅と表面の金との接触を防止可能な金属バリア層であれば良く、例えば、ＴｉＷ層、Ｃｒ層や、ＮｉＣｒ層などを第３層２５としても良い。
【0030】
ステップＳ１９では、第３層２５の上に、第３導電層３３の第４層２６を形成する。好適例では、第３層２５の上にスパッタ法によりＡｕ層を形成し、第４層２６とする。
換言すれば、振動デバイス１００の製造方法は、第１面１０ａ、および第１面１０ａと表裏の関係にある第２面１０ｂを有するベース基板１０の第１面１０ａに、第１導電層３１を形成することと、第１導電層３１の上面の一部である第１領域８１上に、第１導電層３１とは材質の異なる第２導電層３２を形成することと、第１導電層３１の上面の他の一部である第２領域８２が、第２導電層３２から露出している状態で、第２領域８２および第２導電層３２の表面に、第３導電層３３を形成することと、を含む。
換言すれば、振動デバイス１００の製造方法は、第１面１０ａ、および第１面１０ａと表裏の関係にある第２面１０ｂを有するベース基板１０の第１面１０ａに、第１導電層３１を形成することと、第１導電層３１の上面の一部である第１領域８１上に、第１導電層３１とは材質の異なる第２導電層３２を形成することと、第１導電層３１の上面の他の一部である第２領域８２が、第２導電層３２から露出している状態で、第２領域８２および第２導電層３２の表面に、第３導電層３３を形成することと、を含む。
【0031】
図５に戻る。
これにより、図５に示す、上部端子部３８が形成される。なお、上記工程により、貫通電極６３、配線部６２およびマウント端子６１も一緒に形成される。
例えば、マウント端子６１も、上部端子部３８と同じ、第１導電層３１、第２導電層３２および第３導電層３３の積層構造となり、最表層となる第３導電層３３の第４層２６は、金バンプからなる接合部材６５（図４）の下地膜として機能する。
換言すれば、振動デバイス１００の製造方法は、第３導電層３３上に、振動素子４０に電気的に接続される接合部材６５を接合することを含む。また、第１導電層３１、第２導電層３２および第３導電層３３を介して、パッド６４と振動素子４０とが電気的に接続される。また、第３導電層３３上に、振動素子４０に電気的に接続される接合部材６５を接合することとは、第３導電層３３上に、金属バンプを介して振動素子４０を接合することを含む。
これにより、図５に示す、上部端子部３８が形成される。なお、上記工程により、貫通電極６３、配線部６２およびマウント端子６１も一緒に形成される。
例えば、マウント端子６１も、上部端子部３８と同じ、第１導電層３１、第２導電層３２および第３導電層３３の積層構造となり、最表層となる第３導電層３３の第４層２６は、金バンプからなる接合部材６５（図４）の下地膜として機能する。
換言すれば、振動デバイス１００の製造方法は、第３導電層３３上に、振動素子４０に電気的に接続される接合部材６５を接合することを含む。また、第１導電層３１、第２導電層３２および第３導電層３３を介して、パッド６４と振動素子４０とが電気的に接続される。また、第３導電層３３上に、振動素子４０に電気的に接続される接合部材６５を接合することとは、第３導電層３３上に、金属バンプを介して振動素子４０を接合することを含む。
【0032】
＊＊＊比較例＊＊＊
図１１、図１２は、比較例における製造過程の一態様を示す図であり、図９、図１０に対応している。
ここでは、従来の製造方法により上部端子部を形成した際の課題について比較例として説明する。
図１１、図１２は、比較例における製造過程の一態様を示す図であり、図９、図１０に対応している。
ここでは、従来の製造方法により上部端子部を形成した際の課題について比較例として説明する。
【0033】
従来の製造方法は、図６のステップＳ１１～ステップＳ１６までは同じであるが、以降の工程が異なっていた。具体的には、ステップＳ１７のウェットエッチングでは、第２導電層３２の第２層２４をマスクとして、第２領域８２の第１層２３に加えて、第１導電層３１までを除去していた。図１１には、この状態が示されており、ウェットエッチングの影響により第２導電層３２の側面における上下の角部が丸みを帯びているのが解る。
【0034】
以降の工程は、図６での説明と同じであり、第２導電層３２および第１導電層３１の上に、第３導電層３３の第３層２５を形成した後、第３層２５の上に、第３導電層３３の第４層２６を形成する。これにより、図１２に示す比較例の上部端子部９８が形成される。
図１２に示す、比較例の上部端子部９８では、第２導電層３２と第１導電層３１との境界部分にエグレが生じており、その部分で第３導電層３３が断線していた。断線があると、第２導電層３２のＣｕが露出して、第４層２６のＡｕと接触することによる拡散が懸念されるなど、信頼性が低下してしまう。なお、当該エグレは、ウェットエッチングによる第２導電層３２の角部の丸みを起点に発生していた。
このように、比較例の従来の製造方法では、端子部における断線や、接続配線の抵抗値が上昇する虞があった。
図１２に示す、比較例の上部端子部９８では、第２導電層３２と第１導電層３１との境界部分にエグレが生じており、その部分で第３導電層３３が断線していた。断線があると、第２導電層３２のＣｕが露出して、第４層２６のＡｕと接触することによる拡散が懸念されるなど、信頼性が低下してしまう。なお、当該エグレは、ウェットエッチングによる第２導電層３２の角部の丸みを起点に発生していた。
このように、比較例の従来の製造方法では、端子部における断線や、接続配線の抵抗値が上昇する虞があった。
【0035】
以上、述べた通り、本実施形態の振動デバイスの製造方法によれば、以下の効果を得ることができる。
振動デバイス１００の製造方法は、第１面１０ａ、および第１面１０ａと表裏の関係にある第２面１０ｂを有するベース基板１０の第１面１０ａに、第１導電層３１を形成することと、第１導電層３１の上面の一部である第１領域８１上に、第１導電層３１とは材質の異なる第２導電層３２を形成することと、第１導電層３１の上面の他の一部である第２領域８２が、第２導電層３２から露出している状態で、第２領域８２および第２導電層３２の表面に、第３導電層３３を形成することと、第３導電層３３上に、振動素子４０に電気的に接続される接合部材６５を接合することと、を含む。
振動デバイス１００の製造方法は、第１面１０ａ、および第１面１０ａと表裏の関係にある第２面１０ｂを有するベース基板１０の第１面１０ａに、第１導電層３１を形成することと、第１導電層３１の上面の一部である第１領域８１上に、第１導電層３１とは材質の異なる第２導電層３２を形成することと、第１導電層３１の上面の他の一部である第２領域８２が、第２導電層３２から露出している状態で、第２領域８２および第２導電層３２の表面に、第３導電層３３を形成することと、第３導電層３３上に、振動素子４０に電気的に接続される接合部材６５を接合することと、を含む。
【0036】
これによれば、端子部に断線や、接続配線の抵抗値が上昇する虞があった比較例の製造方法と異なり、上部端子部３８には、第２導電層３２の側面にエグレなどの異形部は生じない。よって、電気的な接続が確実に取れ、信頼性の高い上部端子部３８を製造することができる。
従って、電気的な接続が確実に取れ、信頼性の高い上部端子部３８を備えた振動デバイス１００の製造方法を提供することができる。
従って、電気的な接続が確実に取れ、信頼性の高い上部端子部３８を備えた振動デバイス１００の製造方法を提供することができる。
【0037】
また、ベース基板１０は、発振回路を含む集積回路部６０と、第１面１０ａから第２面１０ｂに貫通する貫通電極６３と、を有し、第２面１０ｂ側において、貫通電極６３と平面視で重なる領域に、集積回路部６０と電気的に接続されるパッド６４が設けられ、第１導電層３１、第２導電層３２および第３導電層３３を介して、パッド６４と振動素子４０とが電気的に接続される。
【0038】
これによれば、貫通電極６３、上部端子部３８、パッド６４などを介して、発振回路を含む集積回路部６０と振動素子４０とを、電気的に確実に接続することができる。
【0039】
また、第１導電層３１の第１領域８１上に、第２導電層３２を形成することは、第１導電層３１上に第２導電層３２の第１層２３を形成することと、第１層２３上の、平面視で第１領域８１と重なる領域に第２導電層３２の第２層２４を形成することと、第２層２４をマスクとして、第２領域８２上の第１層２３を除去し、第２導電層３２の側面をテーパ形状にすることとを含む。
これによれば、第２導電層３２の上に形成される第３導電層３３の被覆性が良くなり、配線抵抗が低く、電気的に安定した積層配線を形成することができる。
これによれば、第２導電層３２の上に形成される第３導電層３３の被覆性が良くなり、配線抵抗が低く、電気的に安定した積層配線を形成することができる。
【0040】
また、第３導電層３３上に、振動素子４０に電気的に接続される接合部材６５を接合することとは、第３導電層３３上に、金属バンプを介して振動素子４０を接合することを含む。これによれば、第３導電層３３の最表層で金からなる第４層２６の上に、金バンプからなる接合部材６５が接合されるため、同じ金属同士で相性良く、電気的、構造的に安定して接合できる。
【0041】
また、第１導電層３１はＴｉＷ層であり、第２導電層３２はＣｕ層である。または、第１導電層３１は、Ｔｉ層、Ｃｒ層、ＮｉＣｒ層のいずれかであっても良い。
これによれば、導電性に優れたＣｕ層を含む低抵抗な積層配線、端子部を形成することができる。
これによれば、導電性に優れたＣｕ層を含む低抵抗な積層配線、端子部を形成することができる。
【0042】
また、第３導電層３３は、最表層の第４層２６が接合部材６５と同じ材質であり、第３導電層３３の第４層２６がＡｕ層であり、接合部材６５はＡｕバンプである。
これによれば、第３導電層３３の最表層で金からなる第４層２６の上に、金バンプからなる接合部材６５が接合されるため、同じ金属同士で相性良く、電気的、構造的に安定して接合できる。
これによれば、第３導電層３３の最表層で金からなる第４層２６の上に、金バンプからなる接合部材６５が接合されるため、同じ金属同士で相性良く、電気的、構造的に安定して接合できる。
【符号の説明】
【0043】
８…接合材、１０…ベース基板、１０ａ…第１面、１０ｂ…第２面、２０…貫通孔、２１…絶縁層、２３…第１層、２４…第２層、２５…第３層、２６…第４層、３１…第１導電層、３２…第２導電層、３３…第３導電層、３８…上部端子部、４０…振動素子、４１…振動基板、４２…第１励振電極、４２ｂ…端部、４３…第２励振電極、４３ｂ…端部、４８…レジスト、５０…蓋体、５０ｂ…凹部、６０…集積回路部、６１…マウント端子、６２…配線部、６３…貫通電極、６４…パッド、６５…接合部材、７１，７２…外部接続端子、８１…第１領域、８２…第２領域、９８…比較例の上部端子部、１００…振動デバイス。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】