特開 2024-89929 電圧電流変換装置および電流源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024089929

(43)【公開日】2024-07-04

(54)【発明の名称】電圧電流変換装置および電流源装置

(51)【国際特許分類】

   H03F 3/45 20060101AFI20240627BHJP

   H01S 5/042 20060101ALI20240627BHJP

   G05F 1/56 20060101ALI20240627BHJP

   G05F 1/575 20060101ALI20240627BHJP

【ＦＩ】

H03F3/45

H03F3/45 109

H01S5/042

G05F1/56

G05F1/575

【審査請求】未請求

【請求項の数】16

【出願形態】ＯＬ

(21)【出願番号】P 2022205478

(22)【出願日】2022-12-22

(71)【出願人】

【識別番号】399011195

【氏名又は名称】ザインエレクトロニクス株式会社

(74)【代理人】

【識別番号】100088155

【弁理士】

【氏名又は名称】長谷川 芳樹

(74)【代理人】

【識別番号】100113435

【弁理士】

【氏名又は名称】黒木 義樹

(74)【代理人】

【識別番号】100110582

【弁理士】

【氏名又は名称】柴田 昌聰

(72)【発明者】

【氏名】小勝 秀行

(72)【発明者】

【氏名】藤田 悠介

【テーマコード（参考）】

5F173

5H420

5J500

【Ｆターム（参考）】

5F173SJ03

5F173SJ12

5F173SJ16

5H420BB04

5H420BB13

5H420CC02

5H420DD02

5H420EA11

5H420EB37

5H420NA17

5H420NB03

5H420NB24

5H420NC03

5H420NC12

5H420NC22

5J500AA01

5J500AC62

5J500AF17

5J500AH02

5J500AH10

5J500AH18

5J500AH19

5J500AH25

5J500AH29

5J500AK05

5J500AK42

5J500AM13

5J500DN01

5J500DP01

(57)【要約】

【課題】高速動作かつ大電流振幅出力が容易な電圧電流変換装置を提供する。
【解決手段】電圧電流変換装置１Ａは、電流供給回路１０Ａ、差動回路２０Ａ、昇圧部３０および制御部４０Ａ等を備える。電流供給回路１０Ａは、第１ＮＭＯＳトランジスタ１１、第２ＮＭＯＳトランジスタ１２、第１抵抗器１３および第２抵抗器１４を含む。差動回路２０Ａは、第１ＮＰＮトランジスタ２１、第２ＮＰＮトランジスタ２２およびテール電流源２３を含む。昇圧部３０は、第１ＮＭＯＳトランジスタ１１および第２ＮＭＯＳトランジスタ１２それぞれのゲートに、電源電位以上の電位を与える。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１基準電位を供給する第１基準電位供給端に各々のドレインが接続される第１ＮＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタと、前記第１ＮＭＯＳトランジスタのソースと第１ノードとの間に設けられた第１抵抗器と、前記第２ＮＭＯＳトランジスタのソースと第２ノードとの間に設けられた第２抵抗器と、を含み、前記第１ＮＭＯＳトランジスタおよび前記第２ＮＭＯＳトランジスタそれぞれのゲートが互いに接続されている電流供給回路と、
前記第１ノードにコレクタが接続された第１ＮＰＮトランジスタと、前記第２ノードにコレクタが接続された第２ＮＰＮトランジスタと、前記第１基準電位より低電位の第２基準電位を供給する第２基準電位供給端と前記第１ＮＰＮトランジスタおよび前記第２ＮＰＮトランジスタそれぞれのエミッタとの間に設けられたテール電流源と、を含む差動回路と、
前記第１ＮＭＯＳトランジスタおよび前記第２ＮＭＯＳトランジスタそれぞれのゲートに前記第１基準電位以上の電位を与える昇圧部と、
前記第１抵抗器に流れる電流または前記第１ノードの電位に基づいて、前記第１ＮＭＯＳトランジスタおよび前記第２ＮＭＯＳトランジスタそれぞれのゲートに前記昇圧部が与える電位を制御する制御部と、
を備え、
前記第１ＮＰＮトランジスタおよび前記第２ＮＰＮトランジスタそれぞれのベースに差動電圧信号を入力し、この差動電圧信号に応じた電流信号を前記第１ノードから出力する、
電圧電流変換装置。

【請求項2】

第１基準電位を供給する第１基準電位供給端に各々のドレインが接続される第１ＮＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタを含み、前記第１ＮＭＯＳトランジスタおよび前記第２ＮＭＯＳトランジスタそれぞれのゲートが互いに接続されている電流供給回路と、
前記第１ＮＭＯＳトランジスタのソースにコレクタが接続された第１ＮＰＮトランジスタと、前記第２ＮＭＯＳトランジスタのソースにコレクタが接続された第２ＮＰＮトランジスタと、前記第１基準電位より低電位の第２基準電位を供給する第２基準電位供給端と前記第１ＮＰＮトランジスタおよび前記第２ＮＰＮトランジスタそれぞれのエミッタとの間に設けられたテール電流源と、を含む差動回路と、
前記第１ＮＭＯＳトランジスタのソースと第１ノードとの間に設けられた第１抵抗器と、
前記第１ＮＭＯＳトランジスタおよび前記第２ＮＭＯＳトランジスタそれぞれのゲートに前記第１基準電位以上の電位を与える昇圧部と、
前記抵抗器に流れる電流または前記第１ノードの電位に基づいて、前記第１ＮＭＯＳトランジスタおよび前記第２ＮＭＯＳトランジスタそれぞれのゲートに前記昇圧部が与える電位を制御する制御部と、
を備え、
前記第１ＮＰＮトランジスタおよび前記第２ＮＰＮトランジスタそれぞれのベースに差動電圧信号を入力し、この差動電圧信号に応じた電流信号を前記第１ノードから出力する、
電圧電流変換装置。

【請求項3】

前記第１ＮＭＯＳトランジスタのソースと第３ノードとの間に設けられた第３抵抗器と、前記第３ノードと前記第２基準電位供給端との間に設けられた電流源と、を更に備え、
前記制御部は、前記第１抵抗器に流れる電流または前記第１ノードの電位と、前記第３抵抗器に流れる電流または前記第３ノードの電位との比較に基づいて、第１ＮＭＯＳトランジスタおよび前記第２ＮＭＯＳトランジスタそれぞれのゲートに前記昇圧部が与える電位を制御する、
請求項１または２に記載の電圧電流変換装置。

【請求項4】

前記第１基準電位供給端にドレインが接続された第３ＮＭＯＳトランジスタと、前記第３ＮＭＯＳトランジスタのソースと第３ノードとの間に設けられた第３抵抗器と、前記第３ノードと前記第２基準電位供給端との間に設けられた電流源と、を更に備え、
前記第１ＮＭＯＳトランジスタ、前記第２ＮＭＯＳトランジスタおよび前記第３ＮＭＯＳトランジスタそれぞれのゲートが互いに接続されており、
前記制御部は、前記第１抵抗器に流れる電流または前記第１ノードの電位と、前記第３抵抗器に流れる電流または前記第３ノードの電位との比較に基づいて、第１ＮＭＯＳトランジスタ，第２ＮＭＯＳトランジスタおよび前記第３ＮＭＯＳトランジスタそれぞれのゲートに前記昇圧部が与える電位を制御する、
請求項１または２に記載の電圧電流変換装置。

【請求項5】

前記第１ＮＭＯＳトランジスタおよび前記第２ＮＭＯＳトランジスタそれぞれはＮタイプＬＤＭＯＳトランジスタである、
請求項１または２に記載の電圧電流変換装置。

【請求項6】

前記第１ＮＭＯＳトランジスタおよび前記第２ＮＭＯＳトランジスタそれぞれはトリプルウェル構造を有し、前記第１ＮＭＯＳトランジスタおよび前記第２ＮＭＯＳトランジスタそれぞれのＰウェルと前記第１ノードとの間に抵抗器が設けられている、
請求項１または２に記載の電圧電流変換装置。

【請求項7】

前記第１ＮＭＯＳトランジスタおよび前記第２ＮＭＯＳトランジスタそれぞれはトリプルウェル構造を有し、前記第１ＮＭＯＳトランジスタおよび前記第２ＮＭＯＳトランジスタそれぞれのＰウェルと前記第１ＮＭＯＳトランジスタのソースとの間に抵抗器が設けられている、
請求項１または２に記載の電圧電流変換装置。

【請求項8】

前記第１ＮＭＯＳトランジスタおよび前記第２ＮＭＯＳトランジスタそれぞれはトリプルウェル構造を有し、前記第１ＮＭＯＳトランジスタおよび前記第２ＮＭＯＳトランジスタそれぞれのＰウェルと前記第１基準電位供給端との間に電圧源が設けられている、
請求項１または２に記載の電圧電流変換装置。

【請求項9】

前記第１ＮＭＯＳトランジスタおよび前記第２ＮＭＯＳトランジスタそれぞれはトリプルウェル構造を有し、前記第１ＮＭＯＳトランジスタおよび前記第２ＮＭＯＳトランジスタそれぞれのＰウェルと前記第１基準電位供給端との間にダイオードが設けられている、
請求項１または２に記載の電圧電流変換装置。

【請求項10】

前記差動回路は、前記第２基準電位供給端と前記第１ＮＰＮトランジスタのエミッタとの間のテール電流源と、前記第２基準電位供給端と前記第２ＮＰＮトランジスタのエミッタとの間のテール電流源と、が別個に設けられている、
請求項１または２に記載の電圧電流変換装置。

【請求項11】

前記第２ノードにダミーの負荷が接続されている、
請求項１に記載の電圧電流変換装置。

【請求項12】

前記第３抵抗器の抵抗値または前記電流源の電流値が可変である、
請求項３に記載の電圧電流変換装置。

【請求項13】

複数の前記電流供給回路を備え、複数の前記電流供給回路のうち前記第１基準電位供給端に接続される電流供給回路の個数が可変である、
請求項１または２に記載の電圧電流変換装置。

【請求項14】

第１基準電位を供給する第１基準電位供給端に各々のコレクタが接続される第１ＮＰＮトランジスタおよび第２ＮＰＮトランジスタと、前記第１ＮＰＮトランジスタのエミッタと第１ノードとの間に設けられた第１抵抗器と、前記第２ＮＰＮトランジスタのエミッタと第２ノードとの間に設けられた第２抵抗器と、を含み、前記第１ＮＰＮトランジスタおよび前記第２ＮＰＮトランジスタそれぞれのベースが互いに接続されている電流供給回路と、
前記第１ノードにコレクタが接続された第３ＮＰＮトランジスタと、前記第２ノードにコレクタが接続された第４ＮＰＮトランジスタと、前記第１基準電位より低電位の第２基準電位を供給する第２基準電位供給端と前記第３ＮＰＮトランジスタおよび前記第４ＮＰＮトランジスタそれぞれのエミッタとの間に設けられたテール電流源と、を含む差動回路と、
前記第１ＮＰＮトランジスタおよび前記第２ＮＰＮトランジスタそれぞれのベースに前記第１基準電位以上の電位を与える昇圧部と、
前記第１抵抗器に流れる電流または前記第１ノードの電位に基づいて、前記第１ＮＰＮトランジスタおよび前記第２ＮＰＮトランジスタそれぞれのベースに前記昇圧部が与える電位を制御する制御部と、
を備え、
前記第３ＮＰＮトランジスタおよび前記第４ＮＰＮトランジスタそれぞれのベースに差動電圧信号を入力し、この差動電圧信号に応じた電流信号を前記第１ノードから出力する、
電圧電流変換装置。

【請求項15】

第１基準電位を供給する第１基準電位供給端にドレインが接続されるＮＭＯＳトランジスタと、前記ＮＭＯＳトランジスタのソースとノードとの間に設けられた抵抗器と、を含む電流供給回路と、
前記ノードにコレクタが接続された第１ＮＰＮトランジスタと、前記第１基準電位供給端にコレクタが接続された第２ＮＰＮトランジスタと、前記第１基準電位より低電位の第２基準電位を供給する第２基準電位供給端と前記第１ＮＰＮトランジスタおよび前記第２ＮＰＮトランジスタそれぞれのエミッタとの間に設けられたテール電流源と、を含む差動回路と、
前記ＮＭＯＳトランジスタのゲートに前記第１基準電位以上の電位を与える昇圧部と、
前記抵抗器に流れる電流または前記ノードの電位に基づいて、前記ＮＭＯＳトランジスタのゲートに前記昇圧部が与える電位を制御する制御部と、
を備え、
前記第１ＮＰＮトランジスタおよび前記第２ＮＰＮトランジスタそれぞれのベースに差動電圧信号を入力し、この差動電圧信号に応じた電流信号を前記ノードから出力する、
電圧電流変換装置。

【請求項16】

基準電位を供給する基準電位供給端にドレインが接続されるＮＭＯＳトランジスタと、
前記ＭＯＳトランジスタのゲートに前記基準電位以上の電位を与える昇圧部と、
前記ＮＭＯＳトランジスタのソースから出力される電流を入力する負荷回路における電流または電位に基づいて、前記ＮＭＯＳトランジスタのゲートに前記昇圧部が与える電位を制御する制御部と、
を備える電流源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電圧電流変換装置および電流源装置に関するものである。

【背景技術】

【0002】

特許文献１，２に記載されている電圧電流変換装置は、入力された差動電圧信号に応じた電流信号を出力するものであって、特に、レーザダイオードを発光させるために該レーザダイオードに駆動電流を供給するレーザドライバであり、レーザダイオードのうちでも面発光レーザダイオード（Vertical Cavity Surface Emitting Laser、ＶＣＳＥＬ）に駆動電流を供給することを意図したものである。

【0003】

電圧電流変換装置は、これらの文献に記載されているように、一般に、差動電圧信号を入力する入力差動対を構成する二つのＮＰＮトランジスタを含む差動回路と、これら二つのＮＰＮトランジスタと高電位の第１基準電位供給端との間に設けられた電流供給回路と、を備える。

【0004】

特許文献１に記載された電圧電流変換装置の電流供給回路は、飽和領域で動作するＰＭＯＳトランジスタを含む。特許文献２に記載された電圧電流変換装置の電流供給回路は、線形領域で動作するＰＭＯＳトランジスタを含む。

【0005】

入力された差動電圧信号に応じた電流信号を出力する電圧電流変換装置に限らず、電流を負荷回路に供給する電流源装置もＰＭＯＳトランジスタを含む。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】米国特許出願公開第２０２２／０１９０５５４号明細書

【特許文献2】米国特許第９５７０９１７号明細書

【発明の概要】

【発明が解決しようとする課題】

【0007】

ＰＭＯＳトランジスタは、ゲートから見える容量がミラー効果により大きくなり、フィードバック制御の周波数特性が悪いので、高速動作をすることが困難である。飽和領域で動作するＰＭＯＳトランジスタは、必要な電流を流すためのトランジスタサイズが大きく、寄生容量が大きいので、大電流振幅動作時に高速動作をすることが更に困難である。線形領域で動作するＰＭＯＳトランジスタは、電流値のＶds依存性が大きいので、フィードバック制御による出力インピーダンスが低く、大電流振幅動作をすることが困難である。したがって、従来の電圧電流変換装置および電流源装置は、高速動作かつ大電流振幅出力を実現することが困難である。

【0008】

本発明は、上記問題点を解消する為になされたものであり、高速動作かつ大電流振幅出力が容易な電圧電流変換装置および電流源装置を提供することを目的とする。

【課題を解決するための手段】

【0009】

本発明の電圧電流変換装置の第１態様は、(1) 第１基準電位を供給する第１基準電位供給端に各々のドレインが接続される第１ＮＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタと、第１ＮＭＯＳトランジスタのソースと第１ノードとの間に設けられた第１抵抗器と、第２ＮＭＯＳトランジスタのソースと第２ノードとの間に設けられた第２抵抗器と、を含み、第１ＮＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタそれぞれのゲートが互いに接続されている電流供給回路と、(2) 第１ノードにコレクタが接続された第１ＮＰＮトランジスタと、第２ノードにコレクタが接続された第２ＮＰＮトランジスタと、第１基準電位より低電位の第２基準電位を供給する第２基準電位供給端と第１ＮＰＮトランジスタおよび第２ＮＰＮトランジスタそれぞれのエミッタとの間に設けられたテール電流源と、を含む差動回路と、(3) 第１ＮＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタそれぞれのゲートに第１基準電位以上の電位を与える昇圧部と、(4) 第１抵抗器に流れる電流または第１ノードの電位に基づいて、第１ＮＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタそれぞれのゲートに昇圧部が与える電位を制御する制御部と、を備える。そして、電圧電流変換装置は、第１ＮＰＮトランジスタおよび第２ＮＰＮトランジスタそれぞれのベースに差動電圧信号を入力し、この差動電圧信号に応じた電流信号を第１ノードから出力する。

【0010】

本発明の電圧電流変換装置の第２態様は、(1) 第１基準電位を供給する第１基準電位供給端に各々のドレインが接続される第１ＮＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタを含み、第１ＮＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタそれぞれのゲートが互いに接続されている電流供給回路と、(2) 第１ＮＭＯＳトランジスタのソースにコレクタが接続された第１ＮＰＮトランジスタと、第２ＮＭＯＳトランジスタのソースにコレクタが接続された第２ＮＰＮトランジスタと、第１基準電位より低電位の第２基準電位を供給する第２基準電位供給端と第１ＮＰＮトランジスタおよび第２ＮＰＮトランジスタそれぞれのエミッタとの間に設けられたテール電流源と、を含む差動回路と、(3) 第１ＮＭＯＳトランジスタのソースと第１ノードとの間に設けられた第１抵抗器と、(4) 第１ＮＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタそれぞれのゲートに第１基準電位以上の電位を与える昇圧部と、(5) 抵抗器に流れる電流または第１ノードの電位に基づいて、第１ＮＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタそれぞれのゲートに昇圧部が与える電位を制御する制御部と、を備える。そして、電圧電流変換装置は、第１ＮＰＮトランジスタおよび第２ＮＰＮトランジスタそれぞれのベースに差動電圧信号を入力し、この差動電圧信号に応じた電流信号を第１ノードから出力する。

【0011】

本発明の電圧電流変換装置は、次のような態様としてもよい。
第３態様では、第１態様または第２態様に加えて、電圧電流変換装置は、第１ＮＭＯＳトランジスタのソースと第３ノードとの間に設けられた第３抵抗器と、第３ノードと第２基準電位供給端との間に設けられた電流源と、を更に備える。制御部は、第１抵抗器に流れる電流または第１ノードの電位と、第３抵抗器に流れる電流または第３ノードの電位との比較に基づいて、第１ＮＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタそれぞれのゲートに昇圧部が与える電位を制御する。

【0012】

第４態様では、第１態様または第２態様に加えて、電圧電流変換装置は、第１基準電位供給端にドレインが接続された第３ＮＭＯＳトランジスタと、第３ＮＭＯＳトランジスタのソースと第３ノードとの間に設けられた第３抵抗器と、第３ノードと第２基準電位供給端との間に設けられた電流源と、を更に備える。第１ＮＭＯＳトランジスタ、第２ＮＭＯＳトランジスタおよび第３ＮＭＯＳトランジスタそれぞれのゲートが互いに接続されている。制御部は、第１抵抗器に流れる電流または第１ノードの電位と、第３抵抗器に流れる電流または第３ノードの電位との比較に基づいて、第１ＮＭＯＳトランジスタ，第２ＮＭＯＳトランジスタおよび第３ＮＭＯＳトランジスタそれぞれのゲートに昇圧部が与える電位を制御する。

【0013】

第５態様では、第１～第４の態様の何れかに加えて、第１ＮＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタそれぞれはＮタイプＬＤＭＯＳトランジスタである。

【0014】

第６態様では、第１～第４の態様の何れかに加えて、第１ＮＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタそれぞれはトリプルウェル構造を有し、第１ＮＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタそれぞれのＰウェルと第１ノードとの間に抵抗器が設けられている。

【0015】

第７態様では、第１～第４の態様の何れかに加えて、第１ＮＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタそれぞれはトリプルウェル構造を有し、第１ＮＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタそれぞれのＰウェルと第１ＮＭＯＳトランジスタのソースとの間に抵抗器が設けられている。

【0016】

第８態様では、第１～第４の態様の何れかに加えて、第１ＮＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタそれぞれはトリプルウェル構造を有し、第１ＮＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタそれぞれのＰウェルと第１基準電位供給端との間に電圧源が設けられている。

【0017】

第９態様では、第１～第４の態様の何れかに加えて、第１ＮＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタそれぞれはトリプルウェル構造を有し、第１ＮＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタそれぞれのＰウェルと第１基準電位供給端との間にダイオードが設けられている。

【0018】

第１０態様では、第１～第９の態様の何れかに加えて、差動回路は、第２基準電位供給端と第１ＮＰＮトランジスタのエミッタとの間のテール電流源と、第２基準電位供給端と第２ＮＰＮトランジスタのエミッタとの間のテール電流源と、が別個に設けられている。

【0019】

第１１態様では、第１態様および第１態様を含む第３～第１０の態様の何れかに加えて、第２ノードにダミーの負荷が接続されている。

【0020】

第１２態様では、第３態様に加えて、第３抵抗器の抵抗値または電流源の電流値が可変である。

【0021】

第１３態様では、第１～第１２の態様の何れかに加えて、電圧電流変換装置は、複数の電流供給回路を備え、複数の電流供給回路のうち第１基準電位供給端に接続される電流供給回路の個数が可変である。

【0022】

本発明の電圧電流変換装置の第１４態様は、(1) 第１基準電位を供給する第１基準電位供給端に各々のコレクタが接続される第１ＮＰＮトランジスタおよび第２ＮＰＮトランジスタと、第１ＮＰＮトランジスタのエミッタと第１ノードとの間に設けられた第１抵抗器と、第２ＮＰＮトランジスタのエミッタと第２ノードとの間に設けられた第２抵抗器と、を含み、第１ＮＰＮトランジスタおよび第２ＮＰＮトランジスタそれぞれのベースが互いに接続されている電流供給回路と、(2) 第１ノードにコレクタが接続された第３ＮＰＮトランジスタと、第２ノードにコレクタが接続された第４ＮＰＮトランジスタと、第１基準電位より低電位の第２基準電位を供給する第２基準電位供給端と第３ＮＰＮトランジスタおよび第４ＮＰＮトランジスタそれぞれのエミッタとの間に設けられたテール電流源と、を含む差動回路と、(3) 第１ＮＰＮトランジスタおよび第２ＮＰＮトランジスタそれぞれのベースに第１基準電位以上の電位を与える昇圧部と、(4) 第１抵抗器に流れる電流または第１ノードの電位に基づいて、第１ＮＰＮトランジスタおよび第２ＮＰＮトランジスタそれぞれのベースに昇圧部が与える電位を制御する制御部と、を備える。そして、電圧電流変換装置は、第３ＮＰＮトランジスタおよび第４ＮＰＮトランジスタそれぞれのベースに差動電圧信号を入力し、この差動電圧信号に応じた電流信号を第１ノードから出力する。

【0023】

本発明の電圧電流変換装置の第１５態様は、(1) 第１基準電位を供給する第１基準電位供給端にドレインが接続されるＮＭＯＳトランジスタと、ＮＭＯＳトランジスタのソースとノードとの間に設けられた抵抗器と、を含む電流供給回路と、(2) ノードにコレクタが接続された第１ＮＰＮトランジスタと、第１基準電位供給端にコレクタが接続された第２ＮＰＮトランジスタと、第１基準電位より低電位の第２基準電位を供給する第２基準電位供給端と第１ＮＰＮトランジスタおよび第２ＮＰＮトランジスタそれぞれのエミッタとの間に設けられたテール電流源と、を含む差動回路と、(3) ＮＭＯＳトランジスタのゲートに第１基準電位以上の電位を与える昇圧部と、(4) 抵抗器に流れる電流またはノードの電位に基づいて、ＮＭＯＳトランジスタのゲートに昇圧部が与える電位を制御する制御部と、を備える。そして、電圧電流変換装置は、第１ＮＰＮトランジスタおよび第２ＮＰＮトランジスタそれぞれのベースに差動電圧信号を入力し、この差動電圧信号に応じた電流信号をノードから出力する。

【0024】

本発明の電流源装置は、(1) 基準電位を供給する基準電位供給端にドレインが接続されるＮＭＯＳトランジスタと、(2) ＭＯＳトランジスタのゲートに基準電位以上の電位を与える昇圧部と、(3) ＮＭＯＳトランジスタのソースから出力される電流を入力する負荷回路における電流または電位に基づいて、ＮＭＯＳトランジスタのゲートに昇圧部が与える電位を制御する制御部と、を備える。

【発明の効果】

【0025】

本発明によれば、高速動作かつ大電流振幅出力が容易な電圧電流変換装置および電流源装置を提供することができる。

【図面の簡単な説明】

【0026】

【図1】図１は、電圧電流変換装置１Ａの構成を示す図である。

【図2】図２は、電圧電流変換装置１Ｂの構成を示す図である。

【図3】図３は、電圧電流変換装置１Ｃの構成を示す図である。

【図4】図４は、昇圧部３０の回路構成例を示す図である。

【図5】図５は、制御部４０Ｂの回路構成例を示す図である。

【図6】図６は、電圧電流変換装置１Ｄの構成を示す図である。

【図7】図７は、電圧電流変換装置１Ｅの構成を示す図である。

【図8】図８は、電圧電流変換装置１Ｆの構成を示す図である。

【図9】図９は、電圧電流変換装置１Ｇの構成を示す図である。

【図10】図１０は、電圧電流変換装置１Ｈの構成を示す図である。

【図11】図１１は、電圧電流変換装置１ｉの構成を示す図である。

【図12】図１２は、電圧電流変換装置１Ｊの構成を示す図である。

【図13】図１３は、電圧電流変換装置１Ｋの構成を示す図である。

【図14】図１４は、電圧電流変換装置１Ｌの構成を示す図である。

【図15】図１５は、ダミー負荷６０の構成例を示す図である。

【図16】図１６は、電圧電流変換装置１Ｍの構成を示す図である。

【図17】図１７は、電圧電流変換装置１Ｎの構成を示す図である。

【図18】図１８は、電圧電流変換装置１ｏの構成を示す図である。

【図19】図１９は、電圧電流変換装置１Ｐの構成を示す図である。

【図20】図２０は、電流源装置１Ｑの構成を示す図である。

【発明を実施するための形態】

【0027】

以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。本発明は、これらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【0028】

図１は、電圧電流変換装置１Ａの構成を示す図である。電圧電流変換装置１Ａは、電流供給回路１０Ａ、差動回路２０Ａ、昇圧部３０および制御部４０Ａ等を備える。電流供給回路１０Ａは、第１ＮＭＯＳトランジスタ１１、第２ＮＭＯＳトランジスタ１２、第１抵抗器１３および第２抵抗器１４を含む。差動回路２０Ａは、第１ＮＰＮトランジスタ２１、第２ＮＰＮトランジスタ２２およびテール電流源２３を含む。

【0029】

第１ＮＭＯＳトランジスタ１１および第２ＮＭＯＳトランジスタ１２それぞれのドレインは、第１基準電位（例えば電源電位）を供給する第１基準電位供給端に接続される。第１ＮＭＯＳトランジスタ１１および第２ＮＭＯＳトランジスタ１２それぞれのゲートは互いに接続されている。第１抵抗器１３は、第１ＮＭＯＳトランジスタ１１のソースと第１ノードＮ１との間に設けられている。第２抵抗器１４は、第２ＮＭＯＳトランジスタ１２のソースと第２ノードＮ２との間に設けられている。第１ＮＭＯＳトランジスタ１１および第２ＮＭＯＳトランジスタ１２それぞれの特性は互いに同じである。第１抵抗器１３および第２抵抗器１４それぞれの抵抗値は互いに等しい。

【0030】

第１ＮＰＮトランジスタ２１のコレクタは第１ノードＮ１に接続されている。第２ＮＰＮトランジスタ２２のコレクタは第２ノードＮ２に接続されている。テール電流源２３は、第１基準電位より低電位の第２基準電位（例えば接地電位）を供給する第２基準電位供給端と、第１ＮＰＮトランジスタ２１および第２ＮＰＮトランジスタ２２それぞれのエミッタと、の間に設けられている。第１ＮＰＮトランジスタ２１および第２ＮＰＮトランジスタ２２それぞれの特性は互いに同じである。

【0031】

昇圧部３０は、第１ＮＭＯＳトランジスタ１１および第２ＮＭＯＳトランジスタ１２それぞれのゲートに、第１基準電位以上の電位を与える。制御部４０Ａは、第１抵抗器１３に流れる電流または第１ノードＮ１の電位に基づいて、第１ＮＭＯＳトランジスタ１１および第２ＮＭＯＳトランジスタ１２それぞれのゲートに昇圧部３０が与える電位を制御する。昇圧部３０の回路構成例を図４に示す。

【0032】

この図に示される構成例では、昇圧部３０の出力端と第２基準電位供給端との間に電流源４２が設けられている。制御部４０Ａは、ローパスフィルタ４１を介して第１ノードＮ１の電位を入力し、第１ノードＮ１の電位が所望値となるように（すなわち、第１抵抗器１３に流れる電流が所望値となるように）電流源４２に流れる電流を調整することにより、第１ＮＭＯＳトランジスタ１１および第２ＮＭＯＳトランジスタ１２それぞれのゲートに与えられる電位を制御する。

【0033】

電圧電流変換装置１Ａは、第１ＮＰＮトランジスタ２１および第２ＮＰＮトランジスタ２２それぞれのベースに差動電圧信号ＩＮＰ，ＩＮＮを入力し、この入力した差動電圧信号に応じた電流信号を第１ノードＮ１（出力ノード）から負荷２へ出力する。負荷２は、任意でよく、例えばレーザダイオードであり面発光レーザダイオードである。

【0034】

電流供給回路１０ＡのＮＭＯＳトランジスタ１１，１２それぞれは、昇圧部３０により第１基準電位以上の電位がゲートに与えられて、飽和領域で動作する。また、電流源４２による電流引き抜きの量を調整する制御部４０Ａにより、ＮＭＯＳトランジスタ１１，１２それぞれに流れる電流は一定となるようにフィードバック制御される。さらに、第１ノードＮ１と制御部４０Ａとの間にローパスフィルタ４１が設けられていることにより、フィードバック系の負荷容量が第１ノードＮ１（出力ノード）に見えないようになっている。

【0035】

飽和領域で動作するＮＭＯＳトランジスタ１１，１２に対して電流一定フィードバック制御を行うことにより、ＤＣから高周波域までの広い帯域において出力インピーダンスが高い。これは大振幅動作に有利である。すなわち、ＮＭＯＳトランジスタ１１，１２それぞれは、昇圧部３０により第１基準電位以上の電位がゲートに与えられて、飽和領域で動作することができる。また、昇圧部３０による昇圧および電流源４２による電流引き抜きにより、ＮＭＯＳトランジスタ１１，１２それぞれに一定の電流が流れるように、ＮＭＯＳトランジスタ１１，１２それぞれのゲート電位はフィードバック制御される。これにより出力インピーダンスが増大する。これは、インダクタを用いて出力インピーダンスを増大させているのではないので、低周波域でも出力インピーダンスが高い。

【0036】

特許文献１，２に記載されたものを含め従来の電圧電流変換装置では電流供給回路においてＰＭＯＳトランジスタを用いていたのに対して、本実施形態では、電流供給回路１０ＡにおいてＮＭＯＳトランジスタ１１，１２を用いている。したがって、本実施形態では、ミラー効果が発生せず、ＮＭＯＳトランジスタ１１，１２のゲートから見た容量が大きくないので、フィードバック制御のループ帯域を高速化することが容易である。したがって、高周波域まで、出力インピーダンスを高く維持することが容易であり、高速動作かつ大電流振幅出力が容易となる。

【0037】

ＰＭＯＳトランジスタと比べて、ＮＭＯＳトランジスタは、キャリアの移動度が高く、必要な量の電流を流すためのサイズが小さくて済むので、寄生容量が小さい。フィードバック制御のループ帯域以上の高域でも、出力インピーダンスを比較的高く維持することができるので、高速且つ大振幅動作に有利である。また、大振幅動作であることから、ＮＭＯＳトランジスタ１１，１２のソースノードに電圧リップルが発生したとしても、寄生容量が小さいので、充放電が早く、ＩＳＩ（inter-symbol interference、符号間干渉）が生じにくく、高速且つ大振幅動作に有利である。電流源をバイパスする電源への電流パスも無く、電源電流はＮＭＯＳトランジスタ１１，１２で規定されているので、電源電流のパタン依存性は少ない。

【0038】

図２は、電圧電流変換装置１Ｂの構成を示す図である。電圧電流変換装置１Ｂは、電流供給回路１０Ａ、差動回路２０Ａ、昇圧部３０、制御部４０Ｂ、第３抵抗器５２および電流源５３等を備える。電圧電流変換装置１Ａ（図１）と比較すると、電圧電流変換装置１Ｂ（図２）は、第３抵抗器５２および電流源５３を更に備える点で相違し、制御部４０Ａおよび電流源４２に替えて制御部４０Ｂを備える点で相違する。

【0039】

第３抵抗器５２は、第１ＮＭＯＳトランジスタ１１のソースと第３ノードＮ３との間に設けられている。電流源５３は、第３ノードＮ３と第２基準電位供給端との間に設けられている。

【0040】

制御部４０Ｂは、第１抵抗器１３に流れる電流または第１ノードＮ１の電位と、第３抵抗器５２に流れる電流または第３ノードＮ３の電位との比較に基づいて、ＮＭＯＳトランジスタ１１，１２それぞれのゲートに昇圧部３０が与える電位を制御する。この図に示される構成例では、制御部４０Ｂは、第１ノードＮ１の電位と第３ノードＮ３の電位との比較に基づいて、ＮＭＯＳトランジスタ１１，１２それぞれのゲートに昇圧部３０が与える電位を制御する。制御部４０Ｂは、トランスコンダクタンス増幅器（Ｇｍアンプ、電流引き抜きアンプ）を含む構成とすることができる。制御部４０Ｂは、ノードＮ３の電位を非反転入力端子に入力し、ローパスフィルタ４１を経た第１ノードＮ１の電位を反転入力端子に入力する。制御部４０Ｂの回路構成例を図５に示す。

【0041】

抵抗器１３，１４の抵抗値をＲとし、抵抗器１３に流れる電流の所望値をＩbiasとする。抵抗器５２の抵抗値をＲのＭ倍のＭ＊Ｒとし、電流源５３に流れる電流をＩbiasのＭ分の１であるＩbias／Ｍとする。制御部４０Ｂは、第１ノードＮ１の電位と第３ノードＮ３の電位とが互いに等しくなるように、ＮＭＯＳトランジスタ１１，１２それぞれのゲートに与えられる電位をフィードバック制御する。これにより、抵抗器１３，５２それぞれの両端に発生する電位差を互いに一致させて、抵抗器１３に流れる電流を所望値Ｉbiasとすることができる。

【0042】

図３は、電圧電流変換装置１Ｃの構成を示す図である。電圧電流変換装置１Ｂは、電流供給回路１０Ａ、差動回路２０Ａ、昇圧部３０、制御部４０Ｂ、第３ＮＭＯＳトランジスタ５１、第３抵抗器５２および電流源５３等を備える。電圧電流変換装置１Ａ（図１）と比較すると、電圧電流変換装置１Ｃ（図３）は、第３ＮＭＯＳトランジスタ５１、第３抵抗器５２および電流源５３を更に備える点で相違し、制御部４０Ａおよび電流源４２に替えて制御部４０Ｂを備える点で相違する。

【0043】

第３ＮＭＯＳトランジスタ５１のドレインは、第１基準電位供給端に接続されている。第３抵抗器５２は、第３ＮＭＯＳトランジスタ５１のソースと第３ノードＮ３との間に設けられている。電流源５３は、第３ノードＮ３と第２基準電位供給端との間に設けられている。ＮＭＯＳトランジスタ１１，１２，５１それぞれのゲートは互いに接続されている。

【0044】

制御部４０Ｂは、第１抵抗器１３に流れる電流または第１ノードＮ１の電位と、第３抵抗器５２に流れる電流または第３ノードＮ３の電位との比較に基づいて、ＮＭＯＳトランジスタ１１，１２，５１それぞれのゲートに昇圧部３０が与える電位を制御する。この図に示される構成例では、制御部４０Ｂは、第１ノードＮ１の電位と第３ノードＮ３の電位との比較に基づいて、ＮＭＯＳトランジスタ１１，１２，５１それぞれのゲートに昇圧部３０が与える電位を制御する。制御部４０Ｂは、トランスコンダクタンス増幅器（電流引き抜きアンプ）を含む構成とすることができる。制御部４０Ｂは、ノードＮ３の電位を非反転入力端子に入力し、ローパスフィルタ４１を経た第１ノードＮ１の電位を反転入力端子に入力する。

【0045】

ＮＭＯＳトランジスタ１１，１２のゲート長をＷとし、抵抗器１３，１４の抵抗値をＲとし、抵抗器１３に流れる電流の所望値をＩbiasとする。ＮＭＯＳトランジスタ５１のゲート長をＷのＭ分の１であるＷ／Ｍとし、抵抗器５２の抵抗値をＲのＭ倍のＭ＊Ｒとし、電流源５３に流れる電流をＩbiasのＭ分の１であるＩbias／Ｍとする。制御部４０Ｂは、第１ノードＮ１の電位と第３ノードＮ３の電位とが互いに等しくなるように、ＮＭＯＳトランジスタ１１，１２，５１それぞれのゲートに与えられる電位をフィードバック制御する。これにより、ＮＭＯＳトランジスタ１１および抵抗器１３の両端に発生する電位差と、ＮＭＯＳトランジスタ５１および抵抗器５２の両端に発生する電位差と、を互いに一致させて、抵抗器１３に流れる電流を所望値Ｉbiasとすることができる。

【0046】

図６は、電圧電流変換装置１Ｄの構成を示す図である。電圧電流変換装置１Ｄは、電流供給回路１０Ｄ、差動回路２０Ａ、昇圧部３０、制御部４０Ａおよび抵抗器５４等を備える。電圧電流変換装置１Ａ（図１）と比較すると、電圧電流変換装置１Ｄ（図６）は、電流供給回路１０Ａに替えて電流供給回路１０Ｄを備える点で相違し、抵抗器５４を更に備える点で相違する。

【0047】

電流供給回路１０Ｄは、第１ＮＭＯＳトランジスタ１１および第２ＮＭＯＳトランジスタ１２を含む。第１ＮＭＯＳトランジスタ１１および第２ＮＭＯＳトランジスタ１２それぞれのドレインは、第１基準電位（例えば電源電位）を供給する第１基準電位供給端に接続される。第１ＮＭＯＳトランジスタ１１および第２ＮＭＯＳトランジスタ１２それぞれのゲートは互いに接続されている。第１ＮＭＯＳトランジスタ１１および第２ＮＭＯＳトランジスタ１２それぞれの特性は互いに同じである。第１抵抗器１３および第２抵抗器１４それぞれの抵抗値は互いに等しい。

【0048】

差動回路２０Ａは、第１ＮＰＮトランジスタ２１、第２ＮＰＮトランジスタ２２およびテール電流源２３を含む。第１ＮＰＮトランジスタ２１のコレクタは第１ＮＭＯＳトランジスタ１１のソースに接続されている。第２ＮＰＮトランジスタ２２のコレクタは第２ＮＭＯＳトランジスタ１２のソースに接続されている。テール電流源２３は、第１基準電位より低電位の第２基準電位（例えば接地電位）を供給する第２基準電位供給端と、第１ＮＰＮトランジスタ２１および第２ＮＰＮトランジスタ２２それぞれのエミッタと、の間に設けられている。第１ＮＰＮトランジスタ２１および第２ＮＰＮトランジスタ２２それぞれの特性は互いに同じである。

【0049】

抵抗器５４は、第１ＮＭＯＳトランジスタ１１のソースと第１ノードＮ１との間に設けられている。

【0050】

昇圧部３０は、第１ＮＭＯＳトランジスタ１１および第２ＮＭＯＳトランジスタ１２それぞれのゲートに、第１基準電位以上の電位を与える。制御部４０Ａは、抵抗器５４に流れる電流または第１ノードＮ１の電位に基づいて、第１ＮＭＯＳトランジスタ１１および第２ＮＭＯＳトランジスタ１２それぞれのゲートに昇圧部３０が与える電位を制御する。

【0051】

この図に示される構成例では、昇圧部３０の出力端と第２基準電位供給端との間に電流源４２が設けられている。制御部４０Ａは、ローパスフィルタ４１を介して第１ノードＮ１の電位を入力し、第１ノードＮ１の電位が所望値となるように（すなわち、抵抗器５４に流れる電流が所望値となるように）電流源４２に流れる電流を調整することにより、第１ＮＭＯＳトランジスタ１１および第２ＮＭＯＳトランジスタ１２それぞれのゲートに与えられる電位を制御する。

【0052】

電圧電流変換装置１Ｄは、第１ＮＰＮトランジスタ２１および第２ＮＰＮトランジスタ２２それぞれのベースに差動電圧信号ＩＮＰ，ＩＮＮを入力し、この入力した差動電圧信号に応じた電流信号を第１ノードＮ１（出力ノード）から負荷２へ出力する。負荷２は、任意でよく、例えばレーザダイオードであり面発光レーザダイオードである。

【0053】

電圧電流変換装置１Ａ（図１）と比較すると、電圧電流変換装置１Ｄ（図６）は、電位検出の為の抵抗器が設けられている位置の点で相違する。電圧電流変換装置１Ｄ（図６）は、ＮＭＯＳトランジスタ１１に流れる電流ではなく、第１ノードＮ１（出力ノード）から負荷２へ出力される電流を検出するので、より正確な電流値の制御が可能である。

【0054】

図７は、電圧電流変換装置１Ｅの構成を示す図である。電圧電流変換装置１Ｅは、電流供給回路１０Ｄ、差動回路２０Ａ、昇圧部３０、制御部４０Ｂ、第３抵抗器５２、電流源５３および抵抗器５４等を備える。電圧電流変換装置１Ｂ（図２）と比較すると、電圧電流変換装置１Ｅ（図７）は、電流供給回路１０Ａに替えて電流供給回路１０Ｄを備える点で相違し、抵抗器５４を更に備える点で相違する。電流供給回路１０Ｄの構成および抵抗器５４の位置は、電圧電流変換装置１Ｄ（図６）と同じである。電圧電流変換装置１Ｂ（図２）と比較すると、電圧電流変換装置１Ｅ（図７）は、電位検出の為の抵抗器が設けられている位置の点で相違する。電圧電流変換装置１Ｅ（図７）は、ＮＭＯＳトランジスタ１１に流れる電流ではなく、第１ノードＮ１（出力ノード）から負荷２へ出力される電流を検出するので、より正確な電流値の制御が可能である。

【0055】

図８は、電圧電流変換装置１Ｆの構成を示す図である。電圧電流変換装置１Ｆは、電流供給回路１０Ｄ、差動回路２０Ａ、昇圧部３０、制御部４０Ｂ、第３ＮＭＯＳトランジスタ５１、第３抵抗器５２、電流源５３および抵抗器５４等を備える。電圧電流変換装置１Ｃ（図３）と比較すると、電圧電流変換装置１Ｆ（図８）は、電流供給回路１０Ａに替えて電流供給回路１０Ｄを備える点で相違し、抵抗器５４を更に備える点で相違する。電流供給回路１０Ｄの構成および抵抗器５４の位置は、電圧電流変換装置１Ｄ（図６）と同じである。電圧電流変換装置１Ｃ（図３）と比較すると、電圧電流変換装置１Ｆ（図８）は、電位検出の為の抵抗器が設けられている位置の点で相違する。電圧電流変換装置１Ｆ（図８）は、ＮＭＯＳトランジスタ１１に流れる電流ではなく、第１ノードＮ１（出力ノード）から負荷２へ出力される電流を検出するので、より正確な電流値の制御が可能である。

【0056】

以下では、電圧電流変換装置の様々な変形例の構成について説明する。変形例の構成の説明に際して、電圧電流変換装置１Ａ（図１）、電圧電流変換装置１Ｂ（図２）、電圧電流変換装置１Ｃ（図３）、電圧電流変換装置１Ｄ（図６）、電圧電流変換装置１Ｅ（図７）および電圧電流変換装置１Ｆ（図８）のうちの何れかの構成を基にして説明するが、他の構成を基にした変形例の構成も可能である。また、以下に説明する複数の変形例の構成のうち２以上の変形例の構成を組み合わせることも可能である。

【0057】

ＮＭＯＳトランジスタ１１，１２（およびＮＭＯＳトランジスタ５１）は、通常の構成のものであってもよいが、好適には、ＮタイプＬＤＭＯＳトランジスタであってもよいし、トリプルウェル構造を有するものであってもよい。これらのＮＭＯＳトランジスタを用いることで高耐圧特性を向上させることができる。

【0058】

ＮタイプＬＤＭＯＳトランジスタは、同程度の耐圧を有するＮＭＯＳトランジスタに比べて、低オン抵抗や良好な高周波特性が期待できるので、昇圧部３０と組み合わせて使う場合の特性改善に役立つ。ＮタイプＬＤＭＯＳトランジスタは、ドレインとゲートとの間の単位長さ当たりの電界勾配を小さくするような構造を有し、この結果、同じゲート長であっても耐圧が高い。例えば、ゲート長０.１３μｍのＣＭＯＳの耐圧は１.５Ｖであるのに対して、同じゲート長のＬＤＭＯＳの耐圧は５Ｖ超とすることも可能である。耐圧５Ｖ超のＣＭＯＳは、０.４μｍ以上のデザインルールとなるので、巨大化し、寄生容量や寄生抵抗が増大する。高耐圧が要求されるアプリケーションでは、ＬＤＭＯＳを使うことにより、ＣＭＯＳに比べて寄生抵抗や寄生容量が少なく高周波特性に優れた回路を実現することができる。

【0059】

トリプルウェル構造を有するＮＭＯＳトランジスタは、Ｐ型基板上に順にディープＮウェルおよびＰウェルが形成され、このＰウェルにドレインおよびソースが形成されたものである。また、Ｐウェルと外部回路とを電気的に接続するためのＰウェルコンタクトが形成されている。通常の構成のＮＭＯＳトランジスタのゲートと基板との間に電源電圧以上の電位差が印加されると、ＮＭＯＳトランジスタのゲート破壊が生じる危険がある。これに対して、トリプルウェル構造を有するＮＭＯＳトランジスタを用いれば、耐圧問題を回避することができる。ＮＭＯＳトランジスタ１１，１２（およびＮＭＯＳトランジスタ５１）としてトリプルウェル構造を有するものを用いる場合、図９～図１２に示されるようにバイアスをするのが好適である。これらの図に示される構成は、電圧電流変換装置１Ｂ（図２）を基にした変形例である。

【0060】

図９に示される電圧電流変換装置１Ｇの構成では、電流供給回路１０Ｇのトリプルウェル構造を有するＮＭＯＳトランジスタ１１，１２それぞれのＰウェルは、ウェル間に形成される寄生ダイオードを介して第１基準電位供給端に接続され、また、抵抗器１５を介して第１ノードＮ１に接続されている。

【0061】

図１０に示される電圧電流変換装置１Ｈの構成では、電流供給回路１０Ｈのトリプルウェル構造を有するＮＭＯＳトランジスタ１１，１２それぞれのＰウェルは、ウェル間に形成される寄生ダイオードを介して第１基準電位供給端に接続され、また、抵抗器１６を介してＮＭＯＳトランジスタ１１のソースに接続されている。

【0062】

図１１に示される電圧電流変換装置１ｉの構成では、電流供給回路１０ｉのトリプルウェル構造を有するＮＭＯＳトランジスタ１１，１２それぞれのＰウェルは、ウェル間に形成される寄生ダイオードを介して第１基準電位供給端に接続され、また、電圧源１７を介して第１基準電位供給端に接続される。

【0063】

図１２に示される電圧電流変換装置１Ｊの構成では、電流供給回路１０Ｊのトリプルウェル構造を有するＮＭＯＳトランジスタ１１，１２それぞれのＰウェルは、ウェル間に形成される寄生ダイオードを介して第１基準電位供給端に接続され、また、ダイオード１８を介して第１基準電位供給端に接続される。

【0064】

これら図９～図１２に示される構成とすることにより、電源電圧を超える電位差がＮＭＯＳトランジスタ１１，１２それぞれのゲートと基板との間に印加されることが抑制されるので、耐圧問題が生じない。図９に示される構成と比べて、図１０に示される構成では、基板電位がより高く、基板バイアス効果によるＶth増大が緩和され、また、ソースと基板との間の電位が無く、ソースと基板との間の寄生容量が見えなくなる点で有利である。

【0065】

図１３は、電圧電流変換装置１Ｋの構成を示す図である。電圧電流変換装置１Ｂ（図２）と比べると、電圧電流変換装置１Ｋ（図１３）は、差動回路２０Ａに替えて差動回路２０Ｋを備える点で相違する。差動回路２０Ｋは、第２基準電位供給端とＮＰＮトランジスタ２１のエミッタとの間のテール電流源２５と、第２基準電位供給端とＮＰＮトランジスタ２２のエミッタとの間のテール電流源２６と、が別個に設けられている。また、ＮＰＮトランジスタ２１，２２それぞれのエミッタの間に抵抗器２４が設けられている。このような構成とすることにより、エミッタデジェネレーションが発生し、差動対のトランスコンダクタンスが縮退される。ゲインが抑制され、入力ダイナミックレンジが増大して、電圧電流変換装置１Ｋのリニア動作が可能となる。

【0066】

図１４は、電圧電流変換装置１Ｌの構成を示す図である。電圧電流変換装置１Ｂ（図２）と比べると、電圧電流変換装置１Ｌ（図１４）は、ダミー負荷６０を更に備える点で相違する。ダミー負荷６０は、第２ノードＮ２に接続され、負荷２と同程度のインピーダンスを有する。例えば、負荷２がレーザダイオードである場合、ダミー負荷６０は、図１５に示されるように、抵抗器６０１およびダイオード６０２，６０３を直列に接続した構成とすることができる。ダイオード６０２，６０３は、ＮＰＮトランジスタのコレクタとベースとを互いに接続することで構成され得る。このようなダミー負荷６０を備える構成とすることにより、回路動作の左右対称性が改善され、電源電流のパタン依存性を抑制することができ、電源ノイズを抑制する上で有効である。

【0067】

図１６は、電圧電流変換装置１Ｍの構成を示す図である。電圧電流変換装置１Ｂ（図２）と比べると、電圧電流変換装置１Ｍ（図１６）は、第３抵抗器５２の抵抗値または電流源５３の電流値が可変である点で相違する。このような構成とすることにより、ＮＭＯＳトランジスタ１１，１２に流れる電流を調整することが可能となる。

【0068】

図１７は、電圧電流変換装置１Ｎの構成を示す図である。電圧電流変換装置１Ｃ（図３）と比べると、電圧電流変換装置１Ｎ（図１７）は、複数の電流供給回路１０Ａを備える点で相違する。複数の電流供給回路１０Ａそれぞれと第１基準電位供給端との間にスイッチ６１，６２が設けられている。各電流供給回路１０Ａに対して１組のスイッチ６１，６２が設けられている。複数組のスイッチ６１，６２のうちオン状態とするスイッチ６１，６２の組の個数により、複数の電流供給回路１０Ａのうち第１基準電位供給端に接続される電流供給回路１０Ａの個数を可変とすることができる。このような構成とすることにより、参照パス（第３ＮＭＯＳトランジスタ５１、第３抵抗器５２、電流源５３）とのサイズ比率を変更することができるので、ＮＭＯＳトランジスタ１１，１２に流れるトータルの電流値を調整することが可能となる。電流値を調整しても、ＮＭＯＳトランジスタ１１，１２の動作点が常に一定に保たれ、電流可変レンジを広くし易い。なお、第３ＮＭＯＳトランジスタ５１のドレインと第１基準電位供給端との間に設けられたスイッチ６３は、ＮＭＯＳトランジスタ１１，１２のドレインと第１基準電位供給端との間に設けられたスイッチ６１，６２のレプリカであって、使用時には常にオン状態であり、設けられていなくてもよい。

【0069】

図１８は、電圧電流変換装置１ｏの構成を示す図である。電圧電流変換装置１Ａ（図１）と比べると、電圧電流変換装置１ｏ（図１８）は、電流供給回路１０Ａに替えて電流供給回路１０ｏを備える点で相違する。電流供給回路１０ｏは、ＮＰＮトランジスタ１１１，１１２および抵抗器１３，１４を含む。

【0070】

ＮＰＮトランジスタ１１１，１１２それぞれのコレクタは、第１基準電位（例えば電源電位）を供給する第１基準電位供給端に接続される。ＮＰＮトランジスタ１１１，１１２それぞれのベースは互いに接続されている。抵抗器１３は、ＮＰＮトランジスタ１１１のエミッタとノードＮ１との間に設けられている。抵抗器１４は、ＮＰＮトランジスタ１１２のエミッタとノードＮ２との間に設けられている。ＮＰＮトランジスタ１１１，１１２それぞれの特性は互いに同じである。抵抗器１３，１４それぞれの抵抗値は互いに等しい。

【0071】

昇圧部３０は、ＮＰＮトランジスタ１１１，１１２それぞれのベースに、第１基準電位以上の電位を与える。制御部４０Ａは、抵抗器１３に流れる電流またはノードＮ１の電位に基づいて、ＮＰＮトランジスタ１１１，１１２それぞれのベースに昇圧部３０が与える電位を制御する。

【0072】

電圧電流変換装置１Ａ（図１）の電流供給回路１０ＡはＮＭＯＳトランジスタ１１，１２を含む構成であったの対し、電圧電流変換装置１ｏ（図１８）の電流供給回路１０ｏはＮＰＮトランジスタ１１１，１１２を含む。後者の構成でも、高速動作かつ大電流振幅出力が容易な電圧電流変換装置を実現することができる。

【0073】

図１９は、電圧電流変換装置１Ｐの構成を示す図である。電圧電流変換装置１Ａ（図１）と比べると、電圧電流変換装置１Ｐ（図１９）は、電流供給回路１０Ａに替えて電流供給回路１０Ｐを備える点で相違する。電流供給回路１０Ｐは、ＮＭＯＳトランジスタ１１および抵抗器１３を含む。

【0074】

ＮＭＯＳトランジスタ１１のドレインは、第１基準電位（例えば電源電位）を供給する第１基準電位供給端に接続される。抵抗器１３は、ＮＭＯＳトランジスタ１１のソースとノードＮ１との間に設けられている。ＮＰＮトランジスタ２１のコレクタは、ノードＮ１に接続されている。ＮＰＮトランジスタ２２のコレクタは、第１基準電位供給端に接続される。昇圧部３０は、ＮＭＯＳトランジスタ１１のゲートに第１基準電位以上の電位を与える。制御部４０Ａは、抵抗器に流れる電流またはノードの電位に基づいて、ＮＭＯＳトランジスタのゲートに昇圧部が与える電位を制御する。

【0075】

電圧電流変換装置１Ａ（図１）の電流供給回路１０Ａは二つのＮＭＯＳトランジスタ１１，１２および二つの抵抗器１３，１４を含む構成であったの対し、電圧電流変換装置１Ｐ（図１９）の電流供給回路１０Ｐは一つのＮＭＯＳトランジスタ１１および一つの抵抗器１３を含む。後者の構成でも、高速動作かつ大電流振幅出力が容易な電圧電流変換装置を実現することができる。

【0076】

図２０は、電流源装置１Ｑの構成を示す図である。電流源装置１Ｑは、ＮＭＯＳトランジスタ１１、昇圧部３０および制御部４０Ａ等を備える。

【0077】

ＮＭＯＳトランジスタ１１のドレインは、第１基準電位（例えば電源電位）を供給する第１基準電位供給端に接続される。ＮＭＯＳトランジスタ１１のソースから出力された電流は負荷回路３に入力される。昇圧部３０は、ＮＭＯＳトランジスタ１１のゲートに基準電位以上の電位を与える。制御部４０Ａは、ＮＭＯＳトランジスタのソースから出力される電流を入力する負荷回路３内の所定のノードにおける電流または電位に基づいて、ＮＭＯＳトランジスタ１１のゲートに昇圧部３０が与える電位を制御する。

【0078】

この図に示される構成例では、昇圧部３０の出力端と第２基準電位供給端（例えば接地電位供給端）との間に電流源４２が設けられている。制御部４０Ａは、負荷回路３内の所定のノードにおける電流または電位が所望値となるように電流源４２に流れる電流を調整することにより、ＮＭＯＳトランジスタ１１のゲートに与えられる電位を制御する。

【0079】

負荷回路３は、任意でよく、高速動作が要求される回路であってもよい。電流源装置１Ｑは、電流供給の為にＮＭＯＳトランジスタ１１を用い、このＮＭＯＳトランジスタ１１のゲートに基準電位以上の電位を与えることから、高速動作かつ大電流振幅出力が容易となり、高速動作が要求される負荷回路３に対して電流を好適に供給することができる。

【符号の説明】

【0080】

１Ａ～１Ｐ…電圧電流変換装置、１Ｑ…電流源装置、２…負荷、３…負荷回路。
１０Ａ，１０Ｄ，１０Ｇ～１０Ｊ，１０ｏ，１０Ｐ…電流供給回路、１１…第１ＮＭＯＳトランジスタ、１２…第２ＮＭＯＳトランジスタ、１３…第１抵抗器、１４…第２抵抗器、１５…第４抵抗器、１６…第５抵抗器、１７…電圧源、１８…ダイオード、１１１，１１２…ＮＰＮトランジスタ。
２０Ａ，２０Ｋ…差動回路、２１…第１ＮＰＮトランジスタ、２２…第２ＮＰＮトランジスタ、２３…テール電流源、２４…抵抗器、２５，２６…テール電流源。
３０…昇圧部、４０Ａ…制御部、４０Ｂ…制御部（電流引き抜きアンプ）、４１…ローパスフィルタ、４２…電流源。
５１…第３ＮＭＯＳトランジスタ、５２…第３抵抗器、５３…電流源、５４…抵抗器、６０…ダミー負荷、６１～６３…スイッチ。
Ｎ１…第１ノード、Ｎ２…第２ノード、Ｎ３…第３ノード。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】