知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024090052
(43)【公開日】2024-07-04
(54)【発明の名称】半導体装置およびそれを含む半導体パッケージ
(51)【国際特許分類】
H01L 23/12 20060101AFI20240627BHJP
H01L 21/60 20060101ALI20240627BHJP
【ＦＩ】
H01L23/12 501P
H01L21/92 602G
H01L21/60 311Q
【審査請求】未請求
【請求項の数】14
【出願形態】ＯＬ
(21)【出願番号】P 2022205692
(22)【出願日】2022-12-22
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】110002310
【氏名又は名称】弁理士法人あい特許事務所
(72)【発明者】
【氏名】竹岡 玲應奈
【テーマコード（参考）】
5F044
【Ｆターム（参考）】
5F044LL01
5F044QQ02
5F044QQ03
5F044QQ04
(57)【要約】
【課題】新規な構成の電極端子を有する半導体装置を提供する。
【解決手段】半導体装置３，３Ａは、半導体装置本体１１と、半導体装置本体１１の主面１１ａ側に設けられ、主面１１ａから一部が外方に突出する電極端子１２，１２Ａとを含み、電極端子１２，１２Ａは、半導体装置本体１１内に配置された配線層２１に電気的に接続された銅からなるピラー層３２，１３２と、ピラー層３２，１３２における配線層２１側とは反対側の表面に形成された接合層３３とを含み、ピラー層３２，１３２は、円板状の第１部分３４，１３４と、第１部分３４，１３４における配線２１層側とは反対側の表面の中央部に形成された円柱状の第２部分３５，１３５とを含む。
【選択図】図４
【解決手段】半導体装置３，３Ａは、半導体装置本体１１と、半導体装置本体１１の主面１１ａ側に設けられ、主面１１ａから一部が外方に突出する電極端子１２，１２Ａとを含み、電極端子１２，１２Ａは、半導体装置本体１１内に配置された配線層２１に電気的に接続された銅からなるピラー層３２，１３２と、ピラー層３２，１３２における配線層２１側とは反対側の表面に形成された接合層３３とを含み、ピラー層３２，１３２は、円板状の第１部分３４，１３４と、第１部分３４，１３４における配線２１層側とは反対側の表面の中央部に形成された円柱状の第２部分３５，１３５とを含む。
【選択図】図４
【特許請求の範囲】
【請求項1】
半導体装置本体と、
前記半導体装置本体の主面側に設けられ、当該主面から一部が外方に突出する電極端子とを含み、
前記電極端子は、前記半導体装置本体内に配置された配線層に電気的に接続された銅からなるピラー層と、
前記ピラー層における前記配線層側とは反対側の表面に形成された接合層とを含み、
前記ピラー層は、円板状の第１部分と、前記第１部分における前記配線層側とは反対側の表面の中央部に形成された円柱状の第２部分とを含む、半導体装置。
前記半導体装置本体の主面側に設けられ、当該主面から一部が外方に突出する電極端子とを含み、
前記電極端子は、前記半導体装置本体内に配置された配線層に電気的に接続された銅からなるピラー層と、
前記ピラー層における前記配線層側とは反対側の表面に形成された接合層とを含み、
前記ピラー層は、円板状の第１部分と、前記第１部分における前記配線層側とは反対側の表面の中央部に形成された円柱状の第２部分とを含む、半導体装置。
【請求項2】
前記第１部分の前記表面と前記第２部分の側面との接続部が、垂直断面視において内方に向かって凸の曲面に形成されている、請求項１に記載の半導体装置。
【請求項3】
前記第１部分の前記表面における前記第２部分の周縁部に、前記第２部分を取り囲む環状溝であって、横断面視において前記配線層側に凸の円弧状の内面を有する環状溝が形成されており、
これにより、前記第１部分の前記表面と前記第２部分の側面との接続部が、垂直断面視において内方に向かって凸の曲面に形成されている、請求項１に記載の半導体装置。
これにより、前記第１部分の前記表面と前記第２部分の側面との接続部が、垂直断面視において内方に向かって凸の曲面に形成されている、請求項１に記載の半導体装置。
【請求項4】
前記第１部分の前記表面と前記第２部分の側面との接続部が、垂直断面視において前記第１部分の前記表面に対して傾斜した傾斜面に形成されている、請求項１に記載の半導体装置。
【請求項5】
前記接合層は、はんだ層からなる、請求項１～４のいずれか一項に記載の半導体装置。
【請求項6】
前記はんだ層は、ＳｎＡｇ層からなる、請求項５に記載の半導体装置。
【請求項7】
前記接合層は、前記ピラー層に接合されたバリア層と、前記バリア層の外側表面に接合されたはんだ層とからなる、請求項１～４のいずれか一項に記載の半導体装置。
【請求項8】
前記バリア層は、Ｎｉ層からなり、
前記はんだ層は、ＳｎＡｇ層からなる、請求項７に記載の半導体装置。
前記はんだ層は、ＳｎＡｇ層からなる、請求項７に記載の半導体装置。
【請求項9】
前記第１部分の厚さが、４μｍ以上１５μｍ以下であり、
前記第２部分の厚さが、３５μｍ以上１５０μｍ以下である、請求項１～４のいずれか一項に記載の半導体装置。
前記第２部分の厚さが、３５μｍ以上１５０μｍ以下である、請求項１～４のいずれか一項に記載の半導体装置。
【請求項10】
前記第１部分の直径が、８０μｍ以上４００μｍ以下であり、
前記第２部分の直径が、４０μｍ以上３００μｍ以下である、請求項９に記載の半導体装置。
前記第２部分の直径が、４０μｍ以上３００μｍ以下である、請求項９に記載の半導体装置。
【請求項11】
前記半導体装置本体は、
前記配線層上に形成された絶縁層と、
前記絶縁層を貫通し、一端が前記配線層に電気的に接続された複数のビアとを含み、
前記電極端子は、前記絶縁層における前記配線層側とは反対側の表面に形成され、前記各ビアの他端が電気的に接続されたシード層を含み、
前記ピラー層が前記シード層上に形成されている、請求項１～４に記載の半導体装置。
前記配線層上に形成された絶縁層と、
前記絶縁層を貫通し、一端が前記配線層に電気的に接続された複数のビアとを含み、
前記電極端子は、前記絶縁層における前記配線層側とは反対側の表面に形成され、前記各ビアの他端が電気的に接続されたシード層を含み、
前記ピラー層が前記シード層上に形成されている、請求項１～４に記載の半導体装置。
【請求項12】
前記半導体装置は、前記絶縁層の露出面、前記第１部分の側面および前記第１部分の前記表面の外周縁部を覆う表面保護膜を含む、請求項１１に記載の半導体装置。
【請求項13】
前記表面保護膜には、平面視において、前記第２部分の中心と同心の円形状であって、前記第２部分の外周縁よりも大きくかつ前記第１部分の外周縁よりも小さい円形状の除去部が形成されており、
前記除去部の側面と、前記第２部分の側面と、前記第１部分の前記表面におけるそれらの側面の間部分とによって、平面視で環状の凹部が形成されている、請求項１２に記載の半導体装置。
前記除去部の側面と、前記第２部分の側面と、前記第１部分の前記表面におけるそれらの側面の間部分とによって、平面視で環状の凹部が形成されている、請求項１２に記載の半導体装置。
【請求項14】
前記請求項１３に記載の半導体装置を含む半導体パッケージであって、
前記電極端子の接合層に接合されるリードと、
前記リードの一部と、前記半導体装置とを封止する封止樹脂とを含み、
前記リードと前記表面保護膜との間の隙間および前記凹部内の空間は、前記封止樹脂によって埋め尽くされている、半導体パッケージ。
前記電極端子の接合層に接合されるリードと、
前記リードの一部と、前記半導体装置とを封止する封止樹脂とを含み、
前記リードと前記表面保護膜との間の隙間および前記凹部内の空間は、前記封止樹脂によって埋め尽くされている、半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置およびそれを含む半導体パッケージに関する。
【背景技術】
【0002】
特許文献１には、素子本体と、複数の電極端子（電極）と、表面保護膜を含む半導体装置が開示されている。
【0003】
電極端子は、配線層に電気的に接続されたＣｕ電極層、Ｃｕ電極層上に形成されたパッド電極層、パッド電極層上に形成されたシード層、シード層上に形成されたＣｕ柱状体、Ｃｕ柱状体上に形成された接合層とを含む。
【0004】
Ｃｕ電極層はＣｕ層からなる。パッド電極層は、Ｃｕ電極層側のＮｉ層と、Ｎｉ層上に形成されたＰｄ層との積層膜からなる。接合層は、Ｃｕ柱状体側のニッケル層と、ニッケル層上に形成されたはんだ層とからなる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０２０－１６７３３０号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本開示の目的は、新規な構成の電極端子を有する半導体装置およびそれを含む半導体パッケージを提供することである。
【課題を解決するための手段】
【0007】
本開示の一実施形態は、半導体装置本体と、前記半導体装置本体の主面側に設けられ、当該主面から一部が外方に突出する電極端子とを含み、前記電極端子は、前記半導体装置本体内に配置された配線層に電気的に接続された銅からなるピラー層と、前記ピラー層における前記配線層側とは反対側の表面に形成された接合層とを含み、前記ピラー層は、円板状の第１部分と、前記第１部分における前記配線層側とは反対側の表面の中央部に形成された円柱状の第２部分とを含む、半導体装置を提供する。
【0008】
この構成では、新規な構成の電極端子を有する半導体装置が得られる。
【0009】
本開示の一実施形態は、半導体装置を含む半導体パッケージであって、前記半導体装置は、半導体装置本体と、前記半導体装置本体の主面側に設けられ、当該主面から一部が外方に突出する電極端子とを含み、前記電極端子は、前記半導体装置本体内に配置された配線層に電気的に接続された銅からなるピラー層と、前記ピラー層における前記配線層側とは反対側の表面に形成された接合層とを含み、前記ピラー層は、円板状の第１部分と、前記第１部分における前記配線層側とは反対側の表面の中央部に形成された円柱状の第２部分とを含み、前記半導体装置本体は、前記配線層上に形成された絶縁層と、前記絶縁層を貫通し、一端が前記配線層に電気的に接続された複数のビアとを含み、前記電極端子は、前記絶縁層における前記配線層側とは反対側の表面に形成され、前記各ビアの他端が電気的に接続されたシード層を含み、前記ピラー層が前記シード層上に形成されており、前記半導体装置本体は、前記絶縁層の露出面、前記第１部分の側面および前記第１部分の前記表面の外周縁部を覆う表面保護膜を含み、前記表面保護膜には、平面視において、前記第２部分の中心と同心の円形状であって、前記第２部分の外周縁よりも大きくかつ前記第１部分の外周縁よりも小さい円形状の除去部が形成されており、前記除去部の側面と、前記第２部分の側面と、前記第１部分の前記表面におけるそれらの側面の間部分とによって、平面視で環状の凹部が形成されており、前記電極端子の接合層に接合されるリードと、前記リードの一部と、前記半導体装置とを封止する封止樹脂とを含み、前記リードと前記表面保護膜との間の隙間および前記凹部内の空間は、前記封止樹脂によって埋め尽くされている、半導体パッケージを提供する。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
以下では、本開示の実施の形態を、添付図面を参照して詳細に説明する。
【0012】
図１は、本開示の第１実施形態に係る半導体装置を含む半導体パッケージを示す模式的な平面図である。図２は、図１のII-II線に沿う模式的な断面図である。図３は、図２にIIIで示す領域の拡大断面図である。図４は、主として本開示の第１実施形態に係る半導体装置の電極端子の構成を示す断面図である。
【0013】
ただし、図４は、リードに接合される前の電極端子の構成を示している。また、図３は、半導体装置本体１１の主面１１ａが下方を向いている状態を示しているが、図４は、半導体装置本体１１の主面１１ａが上方を向いている状態を示している。
【0014】
図１および図２を参照して、半導体パッケージ１は、扁平な直方体形状を有している。半導体パッケージ１は、複数のリード２と、複数のリード２に電気的に接続された半導体装置３と、各リード２の一部と半導体装置３を封止する封止樹脂４とを含む。図２には、複数のリード２のうちの一つのみが現れている。
【0015】
半導体装置３は、リード２に対向する主面１１ａを有する半導体装置本体１１と、半導体装置本体１１の主面１１ａ側に設けられ、主面１１ａから外方に突出する複数の電極端子１２と、表面保護膜１３（図３、図４参照）を含む。図２では、表面保護膜１３は省略されている。
【0016】
【0017】
図３および図４を参照して、半導体装置本体１１は、半導体基板（図示略）、半導体基板上に形成された半導体層（図示略）、半導体層に形成されたスイッチング素子等の素子（図示略）および半導体層上に形成された層間絶縁膜２０を含む。
【0018】
半導体装置本体１１は、さらに、層間絶縁膜２０上に形成された配線層２１、層間絶縁膜２０上に配線層２１を覆うように形成された絶縁層２２および絶縁層２２を貫通し、一端が配線層２１に電気的に接続された複数のビア２３を含む。配線層２１は、半導体層に形成された素子の電極であってもよい。配線層２１は、図示されていないが、例えば、半導体層に形成された素子に電気的に接続されていてもよい。この実施形態では、絶縁層２２における配線層２１側とは反対側の表面（上面）が半導体装置本体１１の主面１１ａを構成している。
【0019】
電極端子１２は、絶縁層２２における前記配線層２１側とは反対側の表面（上面）に形成され、複数のビア２３の他端が電気的に接続されたシード層３１を含む。電極端子１２は、さらに、シード層３１における前記絶縁層２２側とは反対側の表面（上面）に形成されたピラー層３２と、ピラー層３２おける前記シード層３１側とは反対側の表面（上面）上に形成された接合層３３とを含む。
【0020】
シード層３１は、複数のビア２３を介して配線層２１に電気的に接続されている。ピラー層３２は、シード層３１に電気的に接続されている。接合層３３は、ピラー層３２に電気的に接続されている。
【0021】
シード層３１は、この実施形態では、絶縁層２２の上面に形成されたＮｉ層と、Ｎｉ層上に形成されたＰｄ層との積層膜からなる。
【0022】
ピラー層３２は、Ｃｕ層からなる。ピラー層３２は、シード層３１の上面に形成された円板状の第１部分３４と、第１部分３４におけるシード層３１側とは反対側の表面（上面）の中央部に形成された円柱状の第２部分３５とを含む。平面視において、第２部分３５の中心は、第１部分３４の中心と一致している。第１部分３４の直径は、第２部分３５の直径よりも大きい。第１部分３４と第２部分３５とは、一体的に形成されている。
【0023】
第１部分３４の直径は、８０μｍ以上４００μｍ以下であることが好ましい。第１部分３４の厚さは、４μｍ以上１５μｍ以下であることが好ましい。
【0024】
第２部分３５の直径は、４０μｍ以上３００μｍ以下であることが好ましい。第２部分３５の厚さは、３５μｍ以上１５０μｍ以下であることが好ましい。
【0025】
第１部分３４の上面と第２部分３５の側面とが接続される接続部においては、垂直断面視において、第１部分４１の上面と第２部分４２の側面とがほぼ直角に交差している。つまり、ピラー層３２は、第１部分３４の上面と第２部分３５の側面とがほぼ直角に交わる隅部３２ａを有している。
【0026】
接合層３３は、この実施形態では、ピラー層３２の第２部分３５における第１部分３４側とは反対側の表面（上面）に形成されたバリア層３６と、バリア層３６におけるピラー層３２側とは反対側の表面（上面）に形成されたはんだ層３７とから構成されている。バリア層３６は、第２部分４２と同心の円板状である。この実施形態では、バリア層３６の直径は第２部分４２の直径とほぼ等しい。このため、この実施形態では、バリア層３６の側面と第２部分４２の側面とは面一となっている。バリア層３６は、この実施形態では、Ｎｉ層からなる。バリア層３６の厚さは、２μｍ以上２０μｍ以下であることが好ましい。
【0027】
はんだ層３７は、この実施形態では、ＳｎＡｇ層からなる。図４に示すように、電極端子１２がリード２に接合される前の状態では、はんだ層３７の表面は半球面状に形成されている。
【0028】
表面保護膜１３は、絶縁層２２の露出面、第１部分３４の側面および第１部分３４の上面の外周縁部を覆っている。第１部分３４の上面における第２部分３５の周縁部、第２部分３５の側面および接合層３３の表面は、表面保護膜１３によって覆われていない。
【0029】
つまり、表面保護膜１３には、平面視において、第２部分３５の中心と同心の円形状であって、第２部分３５の外周縁よりも大きくかつ前記第１部分の外周縁よりも小さい円形状の除去部（開口）３８が形成されている。この除去部３８の側面（内周面）と、第２部分３５の側面と、第１部分３４の上面におけるそれらの側面の間部分とによって、平面視で環状の凹部３９が形成されている。この実施形態では、表面保護膜１３は、ポリイミド等の感光性樹脂から構成されている。
【0030】
電極端子１２がリード２に接合される際には、はんだ層３７の先端部が溶融した状態でリード２に接合される。このため、電極端子１２がリード２に接合された状態では、図３に示すように、はんだ層３７の先端部は平坦面に形成されている。電極端子１２がリード２に接合された後に、封止樹脂４による封止が行われる。封止樹脂４による封止が行われた状態では、図３に示すように、表面保護膜１３とリード２との間の隙間および凹部３９内の空間は、封止樹脂４によって埋め尽くされている。
【0031】
【0032】
図５Ａに示すように、まず、絶縁層２２の上面にシード層３１が形成される。この後、フォトリソグラフィーによって、シード層３１の上面に、ピラー層３２の第１部分３４が形成されるべき領域に開口５１ａを有するレジストマスク５１が形成される。
【0033】
次に、図５Ｂに示すように、メッキ法によって、シード層３１の上面にピラー層３２の第１部分３４が形成される。この後、レジストマスク５１が除去される。
【0034】
次に、図５Ｃに示すように、フォトリソグラフィーによって、絶縁層２２および第１部分３４の上面に、ピラー層３２の第２部分３５が形成されるべき領域に開口５２ａを有するレジストマスク５２が形成される。
【0035】
次に、図５Ｄに示すように、メッキ法によって、第１部分３４上に、第２部分３５、バリア層３６およびはんだ層３７が順次形成される。これにより、シード層３３上に、第１部分３４および第２部分３５からなるピラー層３２が形成され、ピラー層３２上にバリア層３６およびはんだ層３７からなる接合層３３が形成される。この段階では、はんだ層３７の上面は平坦面であり、電極端子１２は完成していない。したがって、絶縁層２２上にシード層３３、ピラー層３２および接合層３３を含む電極端子仕掛品が形成される。
【0036】
次に、図５Ｅに示すように、レジストマスク５２が除去される。そして、エッチングによって、ピラー層３２の下方のシード層３１のみが残るように、シード層３１の不要部分が除去される。
【0037】
次に、図５Ｆに示すように、絶縁層２２上に、絶縁層２２の露出面および電極端子仕掛品の露出面を覆うように、感光性樹脂からなる表面保護膜１３が形成される。
【0038】
次に、図５Ｇに示すように、表面保護膜１３に対して露光、現像およびキュアが行われることにより、表面保護膜１３がパターニングされる。これにより、第１部分３４の上面における第２部分３５の周縁部と、第２部分３５、バリア層３６およびはんだ層３７の側面と、はんだ層３７の上面とを覆っている表面保護膜１３が除去される。これにより、表面保護膜１３に除去部３８が形成される。これにより、凹部３９が形成される。
【0039】
【0040】
なお、図５Ｅの工程の後に、リフローによって、はんだ層３７の表面が球面状に形成されてもよい。この場合には、その後に、図５Ｆおよび図５Ｇの工程が行われる。この場合には、図５Ｇの工程の後に、図５Ｈの工程は行われない。
【0041】
図６は、比較例に係る半導体装置１０３を含む半導体パッケージ２０１の模式的な断面図であり、図３に対応する断面図である。図７は、主として比較例に係る半導体装置１０３の電極端子の構成を示す拡大断面図であり、図４に対応する断面図である。
【0042】
【0043】
【0044】
半導体装置本体１１は、層間絶縁膜２０上に形成された配線層２１、層間絶縁膜２０上に配線層２１を覆うように形成された絶縁層２２および絶縁層２２を貫通し、一端が配線層２１に電気的に接続された複数のビア２３を含む。絶縁層２２における配線層２１側とは反対側の表面（上面）が半導体装置本体１１の主面１１ａを構成している。
【0045】
電極端子２１２は、絶縁層２２における配線層２１側とは反対側の表面（上面）に形成され、複数のビア２３の他端が電気的に接続された第１シード層２３１Ａを含む。
【0046】
電極端子２１２は、さらに、第１シード層２３１Ａにおける絶縁層２２側とは反対側の表面（上面）に形成されたＣｕ電極層２２８と、Ｃｕ電極層２２８における第１シード層２３１Ａ側とは反対側の表面（上面）に形成されたパッド電極層２２９とを含む。
【0047】
電極端子２１２は、さらに、パッド電極層２２９におけるＣｕ電極層２２８側とは反対側の表面（上面）に形成された部分を有する第２シード層２３１Ｂと、第２シード層２３１Ｂにおけるパッド電極層２２９側とは反対側の表面（上面）に形成されたＣｕ柱状体２３２と、Ｃｕ柱状体２３２における第２シード層２３１Ｂ側とは反対側の表面（上面）上に形成された接合層２３３とを含む。
【0048】
第１シード層２３１Ａは、複数のビア２３を介して配線層２１に電気的に接続されている。Ｃｕ電極層２２８は、第１シード層２３１Ａに電気的に接続されている。パッド電極層２２９は、Ｃｕ電極層２２８に電気的に接続されている。
【0049】
第２シード層２３１Ｂは、パッド電極層２２９に電気的に接続されている。Ｃｕ柱状体２３２は、第２シード層２３１Ｂに電気的に接続されている。接合層２３３は、Ｃｕ柱状体２３２に電気的に接続されている。
【0050】
Ｃｕ電極層２２８およびＣｕ柱状体２３２は、Ｃｕから構成されている。パッド電極層２２９は、Ｃｕ電極層２２８の上面に形成されたＮｉ層と、Ｎｉ層上に形成されたＰｄ層との積層膜からなる。
【0051】
表面保護膜２１３は、絶縁層２２の露出面と、Ｃｕ電極層２２８およびパッド電極層２２９の側面と、パッド電極層２２９上面の大部分とを覆っている。表面保護膜２１３には、パッド電極層２２９の上面の一部を露出させる平面視円形状の開口２３８が形成されている。
【0052】
第２シード層２３１Ｂは、開口２３８の側面および底面（パッド電極層２２９の露出面）と、表面保護膜２１３の上面における開口２３８の周縁部とを覆っている。
【0053】
Ｃｕ柱状体２３２は、開口２３８内に入り込み、側面および底面が第２シード層２３１Ｂによって覆われれた円板状の第１部分２３４と、第１部分２３４上に配置された円柱状の第２部分２３５とを含む。第１部分２３４の直径は、第２部分２３５の直径よりも小さい。第１部分２３４の上面は、第２部分２３５の下面の中央部に一体的に接合されている。
【0054】
接合層２３３は、Ｃｕ柱状体２３２の第２部分２３５の上面に形成されたバリア層２３６と、バリア層２３６におけるＣｕ柱状体２３２側とは反対側の表面（上面）に形成されたはんだ層２３７とから構成されている。バリア層２３６は、Ｎｉ層からなる。はんだ層２３７は、ＳｎＡｇ層からなる。図７に示すように、電極端子２１２がリード２に接合される前の状態では、はんだ層２３７の表面は半球面状に形成されている。
【0055】
電極端子２１２がリード２に接合される際には、はんだ層２３７の先端部が溶融した状態でリード２に接合される。このため、電極端子２１２がリード２に接合された状態では、図６に示すように、はんだ層２３７の先端部は平坦面に形成されている。電極端子２１２がリード２に接合された後に、封止樹脂４による封止が行われる。封止樹脂４による封止が行われた状態では、図６に示すように、表面保護膜２１３とリード２との間の隙間は、封止樹脂４によって埋め尽くされている。
【0056】
【0057】
図８Ａに示すように、まず、絶縁層２２の上面に第１シード層２３１Ａが形成される。この後、フォトリソグラフィーによって、第１シード層２３１Ａ上に、Ｃｕ電極層２２８が形成されるべき領域に開口２５１ａを有するレジストマスク２５１が形成される。
【0058】
次に、図８Ｂに示すように、メッキ法によって、第１シード層２３１Ａ上にＣｕ電極層２２８およびパッド電極層２２９がその順に形成される。
【0059】
次に、図８Ｃに示すように、レジストマスク２５１が除去される。そして、エッチングによって、Ｃｕ電極層２２８の下方の第１シード層２３１Ａのみが残るように、第１シード層２３１Ａの不要部分が除去される。
【0060】
次に、図８Ｄに示すように、絶縁層２２上に、絶縁層２２の露出面と、Ｃｕ電極層２２８の側面と、パッド電極層２２９の側面および上面とを覆うように、感光性樹脂からなる表面保護膜２１３が形成される。そして、表面保護膜２１３に対して露光、現像およびキュアが行われることにより、表面保護膜２１３がパターニングされる。これにより、パッド電極層２２９の上面の一部を露出させる開口２３８が形成される。
【0061】
次に、図８Ｅに示すように、表面保護膜２１３の上面に第２シード層２３１Ｂが形成される。この後、フォトリソグラフィーによって、第２シード層２３１Ｂの上面に、Ｃｕ柱状体２３２が形成されるべき領域に開口２５２ａを有するレジストマスク２５２が形成される。
【0062】
次に、図８Ｆに示すように、メッキ法によって、第２シード層２３１Ｂ上に第１部分２３４、第２部分２３５、バリア層２３６およびはんだ層２３７がその順に形成される。これにより、第２シード層２３１Ｂ上に第１部分２３４および第２部分２３５からなるＣｕ柱状体２３２が形成される。また、Ｃｕ柱状体２３２上にバリア層２３６およびはんだ層２３７からなる接合層２３３が形成される。
【0063】
次に、図８Ｇに示すように、レジストマスク２５２が除去される。そして、エッチングによって、Ｃｕ柱状体２３２の下方の第２シード層２３１Ｂのみが残るように、第２シード層２３１Ｂの不要部分が除去される。
【0064】
【0065】
比較例に係る半導体装置１０３の電極端子２１２は、第１シード層２３１Ａ、Ｃｕ電極層２２８、パッド電極層２２９、第２シード層２３１Ｂ、Ｃｕ柱状体２３２および接合層２３３を含む。これに対して、第１実施例に係る半導体装置３の電極端子１２は、シード層３１、ピラー層３２および接合層３３を含む。
【0066】
第１実施形態に係る半導体装置３の電極端子１２は、比較例の電極端子２１２におけるＣｕ電極層２２８、パッド電極層２２９および第２シード層２３１Ｂを備えていない点で、比較例と異なる。これにより、第１実施形態に係る半導体装置３は、比較例の半導体装置２０３に比べて、半導体装置の製造が容易となる。
【0067】
比較例におけるＣｕ柱状体２３２は、第２シード層２３１Ｂの上面に形成された円板状の第１部分２３４および第１部分２３４の上面に形成された円柱状の第２部分２３５を含む。第１実施形態におけるピラー層３２は、シード層３１上に形成された円板状の第１部分３４と、第１部分３４上に形成された円柱状の第２部分３５とを含む。
【0068】
比較例のＣｕ柱状体２３２では、第１部分２３４の直径が第２部分２３５の直径よりも小さいのに対して、第１実施形態のピラー層３２は、第１部分３４の直径が第２部分３５２の直径よりも大きい点で、異なっている。第１実施形態では、第１部分３４の直径が第２部分３５の直径よりも大きくされることにより、比較例のＣｕ電極層２２８、パッド電極層２２９および第２シード層２３１Ｂを省略可能としている。
【0069】
図９は、第２実施形態に係る半導体装置３Ａを含む半導体パッケージ１Ａの模式的な断面図であり、図３に対応する断面図である。図１０は、主として第２実施形態に係る半導体装置３Ａの電極端子１２Ａの構成を示す拡大断面図であり、図４に対応する断面図である。前述の図１および図２は、第２実施形態第２実施形態に係る半導体装置３Ａを含む半導体パッケージ１０１Ａにおいても、共通である。
【0070】
【0071】
【0072】
半導体装置本体１１は、層間絶縁膜２０上に形成された配線層２１、層間絶縁膜２０上に配線層２１を覆うように形成された絶縁層２２および絶縁層２２を貫通し、一端が配線層２１に電気的に接続された複数のビア２３とを含む。絶縁層２２における配線層２１側とは反対側の表面（上面）が半導体装置本体１１の主面１１ａを構成している。
【0073】
電極端子１２Ａは、絶縁層２２の上面に形成され、複数のビア２３の他端が電気的に接続されたシード層３１と、シード層３１の上面に形成されたピラー層１３２と、ピラー層１３２の上面に電気的に接続された接合層３３とを含む。
【0074】
シード層３１は、複数のビア２３を介して配線層２１に電気的に接続されている。ピラー層１３２は、シード層３１に電気的に接続されている。接合層３３は、ピラー層１３２に電気的に接続されている。
【0075】
接合層３３は、第１実施形態と同様に、ピラー層１３２の上面に形成されたバリア層３６と、バリア層３６の上面に形成されたはんだ層３７とから構成されている。図１０に示すように、電極端子１２Ａがリード２に接合される前の状態では、はんだ層３７の表面は半球面状に形成されている。
【0076】
ピラー層１３２は、Ｃｕ層からなる。第２実施形態では、ピラー層１３２の形態が、第１実施形態のピラー層３２の形態と異なっている。それ以外の構成は、第１実施形態と同じである。
【0077】
ピラー層１３２は、シード層３１上に形成された円板状の第１部分１３４と、第１部分１３４の上面の中央部に形成された円柱状の第２部分１３５とを含む。平面視において、第２部分１３５の中心は、第２部分１３４の中心と一致している。第１部分１３４の直径は、第２部分１３５の直径よりも大きい。第１部分１３４と第２部分１３５とは、一体的に形成されている。
【0078】
第２実施形態においても、第１実施形態と同様に、平面視において、第２部分１３５の中心とバリア層４３の中心と一致している。しかし、第２実施形態では、第２部分１３５の直径は、バリア層４３の直径よりも短い。これにより、平面視において、第２部分１３５の外周縁は、バリア層４３の外周縁に対して内方に後退している。言い換えれば、バリア層４３の外周縁部は、第２部分１３５の側面よりも外方に突出している。
【0079】
また、第２実施形態では、第１部分１３４の上面における第２部分１３５の周縁部に、第２部分１３５を取り囲む環状溝１４０が形成されている。環状溝１４０は、横断面視において、シード層３１側に凸（下方に凸）の円弧状の内面１４０ａを有している。この環状溝１４０によって、第１部分１３４の上面と第２部分１３５の側面との接続部１３２ａは、垂直断面視において内方に凸の曲面に形成されている。
【0080】
第１部分１３４の直径は、８０μｍ以上４００μｍ以下であることが好ましい。第１部分１３４の厚さは、４μｍ以上１５μｍ以下であることが好ましい。
【0081】
第２部分１３５の直径は、４０μｍ以上３００μｍ以下であることが好ましい。第２部分１３５厚さは、３５ｍ以上１５０μｍ以下であることが好ましい。
【0082】
表面保護膜１３は、絶縁層２２の露出面、ピラー層１３２の側面およびピラー層１３２の第１部分１３４の上面の外周縁部を覆っている。ピラー層１３２の第１部分１３４の上面における第２部分１３５の周縁部、第２部分１３５の側面および接合層３３の表面は、表面保護膜１３によって覆われていない。
【0083】
つまり、表面保護膜１３には、平面視において、第２部分１３５の中心と同心の円形状であって、第２部分１３５の外周縁よりも大きくかつ前記第１部分１３４の外周縁よりも小さい円形状の除去部（開口）３８が形成されている。
【0084】
第２実施形態では、表面保護膜１３は、切除部３８側に、環状溝１４０上に延びた庇部１３ａを有している。この庇部１３ａと環状溝１４０の内面の外周縁部との間に、垂直断面視で楔状の隙間１４０ｂが形成されている。
【0085】
除去部３８の側面（内周面）と、第２部分１３５の側面と、環状溝１４０とによって、平面視で環状の凹部１３９が形成されている。この実施形態では、表面保護膜１３は、ポリイミド等の感光性樹脂から構成されている。
【0086】
電極端子１２Ａがリード２に接合される際には、はんだ層３７の先端部は溶融した状態でリード２に接合される。このため、電極端子１２Ａがリード２に接合された状態では、図９に示すように、はんだ層３７の先端部は平坦面に形成されている。電極端子１２Ａがリード２に接合された後に、封止樹脂４による封止が行われる。封止樹脂４による封止が行われた状態では、図９に示すように、表面保護膜１３とリード２との間の隙間および環状溝１４０を含む環状凹部１３９内の空間は、封止樹脂４によって埋め尽くされている。これにより、隙間１４０ｂも、封止樹脂４も封止樹脂４によって埋め尽くされている。
【0087】
前述の第１実施形態では、ピラー層３２は、第１部分３４の上面と第２部分３５の側面とがほぼ直角に交わる隅部３２ａを有している。電極端子１２がリード２に接合された状態では、図３に示すように、隅部３２ａを内面の一部とする凹部３９は封止樹脂４で埋め尽くされる。ピラー層３２の材料であるＣｕと、封止樹脂４の材料である樹脂とは、熱膨張係数が大きく異なる。このため、凹部３９内の封止樹脂４における隅部３２ａに対応する角部に応力が集中し、封止樹脂４にクラックが発生するおそれがある。
【0088】
これに対して、第２実施形態では、ピラー層１３２の第１部分１３４の上面と第２部分１３５の側面との接続部１３２ａは、垂直断面視において曲面に形成されている。このため、電極端子１２Ａがリード２に接合された状態（図９の状態）において、凹部１３９内の封止樹脂４における接続部１３２ａに対応する箇所への応力集中を緩和でき、封止樹脂４へのクラックの発生を抑制できる。
【0089】
第２実施形態における電極端子１２の形成方法について説明する。第２実施形態における電極端子１２を形成する場合においても、前述の図５Ａ～図５Ｈと同様な工程が行われる。ただし、図５Ａ～図５Ｈにおいて、符号１２、３２、３４、３５および３９は、それぞれ、１２Ａ、１３２、１３４、１３５および１３９に置き換えられる。
【0090】
図５Ｈの工程の後、ウエットエッチングによって、ピラー層１３２の露出面がエッチングされる。これにより、図１０に示すように、第１部分１３４の上面における第２部分１３５の周縁部に、環状溝１４０が形成されるとともに、環状溝１４０を含む凹部１３９が形成される。
【0091】
なお、図１１に示すように、第１部分１３４の上面と第２部分１３５の側面との接続部１３２ａは、接続部１３２ａの横断面が下方に向かって徐々に大きくなるような傾斜面であって、第１部分１３４の上面に対して傾斜した傾斜面に形成されていてもよい。
【0092】
以上、本開示の第１および第２実施形態について説明したが、本開示はさらに他の形態で実施することもできる。
【0093】
例えば、前述の第１および第２実施形態では、接合層３３は、ピラー層３２上に形成されたバリア層４３と、バリア層４３上に形成されたはんだ層４４とを含んでいる。しかし、接合層３３は、バリア層３６を含んでいなくてもよい。つまり、接合層３３は、ピラー層３２上に形成されたはんだ層３７のみから構成されてもよい。
【0094】
また、バリア層３６およびはんだ層３７は、それぞれ前述の材料以外の材料から構成されてもよい。
【0095】
本開示の実施形態について詳細に説明してきたが、これらは本開示の技術的内容を明らかにするために用いられた具体例に過ぎず、本開示はこれらの具体例に限定して解釈されるべきではなく、本開示の範囲は添付の請求の範囲によってのみ限定される。
【0096】
この明細書および図面の記載から以下に付記する特徴が抽出され得る。
【0097】
［付記１－１］
半導体装置本体（１１）と、
前記半導体装置本体（１１）の主面（１１ａ）側に設けられ、当該主面（１１ａ）から一部が外方に突出する電極端子（１２，１２Ａ）とを含み、
前記電極端子は、前記半導体装置本体（１１）内に配置された配線層（２１）に電気的に接続された銅からなるピラー層（３２，１３２）と、
前記ピラー層（３２，１３２）における前記配線層（２１）側とは反対側の表面に形成された接合層（３３）とを含み、
前記ピラー層（３２，１３２）は、円板状の第１部分（３４，１３４）と、前記第１部分（３４，１３４）における前記配線層（２１）側とは反対側の表面の中央部に形成された円柱状の第２部分（３５，１３５）とを含む、半導体装置。
半導体装置本体（１１）と、
前記半導体装置本体（１１）の主面（１１ａ）側に設けられ、当該主面（１１ａ）から一部が外方に突出する電極端子（１２，１２Ａ）とを含み、
前記電極端子は、前記半導体装置本体（１１）内に配置された配線層（２１）に電気的に接続された銅からなるピラー層（３２，１３２）と、
前記ピラー層（３２，１３２）における前記配線層（２１）側とは反対側の表面に形成された接合層（３３）とを含み、
前記ピラー層（３２，１３２）は、円板状の第１部分（３４，１３４）と、前記第１部分（３４，１３４）における前記配線層（２１）側とは反対側の表面の中央部に形成された円柱状の第２部分（３５，１３５）とを含む、半導体装置。
【0098】
［付記１－２］
前記第１部分（３４，１３４）の前記表面と前記第２部分（３５，１３５）の側面との接続部（１３２ａ）が、垂直断面視において内方に向かって凸の曲面に形成されている、［付記１－１］に記載の半導体装置。
前記第１部分（３４，１３４）の前記表面と前記第２部分（３５，１３５）の側面との接続部（１３２ａ）が、垂直断面視において内方に向かって凸の曲面に形成されている、［付記１－１］に記載の半導体装置。
【0099】
［付記１－３］
前記第１部分（３４，１３４）の前記表面における前記第２部分（３５，１３５）の周縁部に、前記第２部分（３５，１３５）を取り囲む環状溝（１４０）であって、横断面視において前記配線層（２１）側に凸の円弧状の内面（１４０ａ）を有する環状溝（１４０）が形成されており、
これにより、前記第１部分（３４，１３４）の前記表面と前記第２部分（３５，１３５）の側面との接続部（１３２ａ）が、垂直断面視において内方に向かって凸の曲面に形成されている、［付記１－１］に記載の半導体装置。
前記第１部分（３４，１３４）の前記表面における前記第２部分（３５，１３５）の周縁部に、前記第２部分（３５，１３５）を取り囲む環状溝（１４０）であって、横断面視において前記配線層（２１）側に凸の円弧状の内面（１４０ａ）を有する環状溝（１４０）が形成されており、
これにより、前記第１部分（３４，１３４）の前記表面と前記第２部分（３５，１３５）の側面との接続部（１３２ａ）が、垂直断面視において内方に向かって凸の曲面に形成されている、［付記１－１］に記載の半導体装置。
【0100】
［付記１－４］
前記第１部分（３４，１３４）の前記表面と前記第２部分（３５，１３５）の側面との接続部（１３２ａ）が、垂直断面視において前記第１部分（３４，１３４）の前記表面に対して傾斜した傾斜面に形成されている、［付記１－１］に記載の半導体装置。
前記第１部分（３４，１３４）の前記表面と前記第２部分（３５，１３５）の側面との接続部（１３２ａ）が、垂直断面視において前記第１部分（３４，１３４）の前記表面に対して傾斜した傾斜面に形成されている、［付記１－１］に記載の半導体装置。
【0101】
［付記１－５］
前記接合層（３３）は、はんだ層（３７）からなる、［付記１－１］～［付記１－４］のいずれかに記載の半導体装置。
前記接合層（３３）は、はんだ層（３７）からなる、［付記１－１］～［付記１－４］のいずれかに記載の半導体装置。
【0102】
［付記１－６］
前記はんだ層（３７）は、ＳｎＡｇ層からなる、［付記１－５］に記載の半導体装置。
前記はんだ層（３７）は、ＳｎＡｇ層からなる、［付記１－５］に記載の半導体装置。
【0103】
［付記１－７］
前記接合層（３３）は、前記ピラー層（３２，１３２）に接合されたバリア層（３６）と、前記バリア層（３６）の外側表面に接合されたはんだ層（３７）とからなる、［付記１－１］～［付記１－４］のいずれかに記載の半導体装置。
前記接合層（３３）は、前記ピラー層（３２，１３２）に接合されたバリア層（３６）と、前記バリア層（３６）の外側表面に接合されたはんだ層（３７）とからなる、［付記１－１］～［付記１－４］のいずれかに記載の半導体装置。
【0104】
［付記１－８］
前記バリア層（３６）は、Ｎｉ層からなり、
前記はんだ層（３７）は、ＳｎＡｇ層からなる、［付記１－７］に記載の半導体装置。
前記バリア層（３６）は、Ｎｉ層からなり、
前記はんだ層（３７）は、ＳｎＡｇ層からなる、［付記１－７］に記載の半導体装置。
【0105】
［付記１－９］
前記第１部分（３４，１３４）の厚さが、４μｍ以上１５μｍ以下であり、
前記第２部分（３５，１３５）の厚さが、３５μｍ以上１５０μｍ以下である、請求項［付記１－１］～［付記１－８］のいずれかに記載の半導体装置。
前記第１部分（３４，１３４）の厚さが、４μｍ以上１５μｍ以下であり、
前記第２部分（３５，１３５）の厚さが、３５μｍ以上１５０μｍ以下である、請求項［付記１－１］～［付記１－８］のいずれかに記載の半導体装置。
【0106】
［付記１－１０］
前記第１部分（３４，１３４）の直径が、８０μｍ以上４００μｍ以下であり、
前記第２部分（３５，１３５）の直径が、４０μｍ以上３００μｍ以下である、［付記１－９］に記載の半導体装置。
前記第１部分（３４，１３４）の直径が、８０μｍ以上４００μｍ以下であり、
前記第２部分（３５，１３５）の直径が、４０μｍ以上３００μｍ以下である、［付記１－９］に記載の半導体装置。
【0107】
［付記１－１１］
前記半導体装置本体（１１）は、
前記配線層（２１）上に形成された絶縁層（２２）と、
前記絶縁層（２２）を貫通し、一端が前記配線層（２１）に電気的に接続された複数のビア（２３）とを含み、
前記電極端子（１２，１２Ａ）は、前記絶縁層（２２）における前記配線層（２１）側とは反対側の表面に形成され、前記各ビア（２３）の他端が電気的に接続されたシード層（３１）を含み、
前記ピラー層（３２，１３２）が前記シード層（３１）上に形成されている、［付記１－１］～［付記１－１０］のいずれかに記載の半導体装置。
前記半導体装置本体（１１）は、
前記配線層（２１）上に形成された絶縁層（２２）と、
前記絶縁層（２２）を貫通し、一端が前記配線層（２１）に電気的に接続された複数のビア（２３）とを含み、
前記電極端子（１２，１２Ａ）は、前記絶縁層（２２）における前記配線層（２１）側とは反対側の表面に形成され、前記各ビア（２３）の他端が電気的に接続されたシード層（３１）を含み、
前記ピラー層（３２，１３２）が前記シード層（３１）上に形成されている、［付記１－１］～［付記１－１０］のいずれかに記載の半導体装置。
【0108】
［付記１－１２］
前記半導体装置は、前記絶縁層（２２）の露出面、前記第１部分（３４，１３４）の側面および前記第１部分（３４，１３４）の前記表面の外周縁部を覆う表面保護膜（１３）を含む［付記１－１１］に記載の半導体装置。
前記半導体装置は、前記絶縁層（２２）の露出面、前記第１部分（３４，１３４）の側面および前記第１部分（３４，１３４）の前記表面の外周縁部を覆う表面保護膜（１３）を含む［付記１－１１］に記載の半導体装置。
【0109】
［付記１－１３］
前記表面保護膜（１３）には、平面視において、前記第２部分（３５，１３５）の中心と同心の円形状であって、前記第２部分（３５，１３５）の外周縁よりも大きくかつ前記第１部分（３４，１３４）の外周縁よりも小さい円形状の除去部（３８）が形成されており、
前記除去部（３８）の側面と、前記第２部分（３５，１３５）の側面と、前記第１部分（３４，１３４）の前記表面におけるそれらの側面の間部分とによって、平面視で環状の凹部（３９，１３９）が形成されている、［付記１－１２］に記載の半導体装置。
前記表面保護膜（１３）には、平面視において、前記第２部分（３５，１３５）の中心と同心の円形状であって、前記第２部分（３５，１３５）の外周縁よりも大きくかつ前記第１部分（３４，１３４）の外周縁よりも小さい円形状の除去部（３８）が形成されており、
前記除去部（３８）の側面と、前記第２部分（３５，１３５）の側面と、前記第１部分（３４，１３４）の前記表面におけるそれらの側面の間部分とによって、平面視で環状の凹部（３９，１３９）が形成されている、［付記１－１２］に記載の半導体装置。
【0110】
［付記１－１４］
［付記１－１３］に記載の半導体装置を含む半導体パッケージ（１，１Ａ）であって、
前記電極端子（１２，１２Ａ）の接合層（３３）に接合されるリード（２）と、
前記リード（２）の一部と、前記半導体装置（３，３Ａ）とを封止する封止樹脂（４）とを含み、
前記リード（２）と前記表面保護膜（１３）との間の隙間および前記凹部（３９，１３９）内の空間は、前記封止樹脂（４）によって埋め尽くされている、半導体パッケージ。
［付記１－１３］に記載の半導体装置を含む半導体パッケージ（１，１Ａ）であって、
前記電極端子（１２，１２Ａ）の接合層（３３）に接合されるリード（２）と、
前記リード（２）の一部と、前記半導体装置（３，３Ａ）とを封止する封止樹脂（４）とを含み、
前記リード（２）と前記表面保護膜（１３）との間の隙間および前記凹部（３９，１３９）内の空間は、前記封止樹脂（４）によって埋め尽くされている、半導体パッケージ。
【符号の説明】
【0111】
１，１Ａ 半導体パッケージ
２ リード
３，３Ａ 半導体装置
４ 封止樹脂
１１ 半導体装置本体
１１ａ 主面
１２，１２Ａ 電極端子
１３ 表面保護膜
１３ａ 庇部
２０ 層間絶縁膜
２１ 配線層
２２ 絶縁層
２３ ビア
３１ シード層
３２，１３２ ピラー層
３２ａ 隅部
３３ 接合層
３４，１３４ 第１部分
３５，１３５， 第２部分
３６ バリア層
３７ はんだ層
３８ 除去部
３９，１３９ 凹部
５１ レジストマスク
５１ａ 開口
５２ レジストマスク
５２ａ 開口
１３２ａ 接続部
１４０ 環状溝
１４０ａ 内面
１４０ｂ 隙間
２０１ 半導体パッケージ
２０３ 半導体装置
２１２ 電極端子
２１３ 表面保護膜
２３１Ａ 第１シード層
２３１Ｂ 第２シード層
２２８ Ｃｕ電極層
２２９ パッド電極層
２３２ Ｃｕ柱状体
２３３ 接合層
２３４ 第１部分
２３５ 第２部分
２３６ バリア層
２３７ はんだ層
２３８ 開口
２５１ レジストマスク
２５１ａ 開口
２５２ レジストマスク
２５２ａ 開口
２ リード
３，３Ａ 半導体装置
４ 封止樹脂
１１ 半導体装置本体
１１ａ 主面
１２，１２Ａ 電極端子
１３ 表面保護膜
１３ａ 庇部
２０ 層間絶縁膜
２１ 配線層
２２ 絶縁層
２３ ビア
３１ シード層
３２，１３２ ピラー層
３２ａ 隅部
３３ 接合層
３４，１３４ 第１部分
３５，１３５， 第２部分
３６ バリア層
３７ はんだ層
３８ 除去部
３９，１３９ 凹部
５１ レジストマスク
５１ａ 開口
５２ レジストマスク
５２ａ 開口
１３２ａ 接続部
１４０ 環状溝
１４０ａ 内面
１４０ｂ 隙間
２０１ 半導体パッケージ
２０３ 半導体装置
２１２ 電極端子
２１３ 表面保護膜
２３１Ａ 第１シード層
２３１Ｂ 第２シード層
２２８ Ｃｕ電極層
２２９ パッド電極層
２３２ Ｃｕ柱状体
２３３ 接合層
２３４ 第１部分
２３５ 第２部分
２３６ バリア層
２３７ はんだ層
２３８ 開口
２５１ レジストマスク
２５１ａ 開口
２５２ レジストマスク
２５２ａ 開口
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図5G】
【図5H】
【図6】
【図7】
【図8A】
【図8B】
【図8C】
【図8D】
【図8E】
【図8F】
【図8G】
【図8H】
【図9】
【図10】
【図11】