特開 2024-90265 受信回路及び光受信回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024090265

(43)【公開日】2024-07-04

(54)【発明の名称】受信回路及び光受信回路

(51)【国際特許分類】

   H03G 3/30 20060101AFI20240627BHJP

   H04B 10/69 20130101ALI20240627BHJP

   H03F 3/08 20060101ALI20240627BHJP

   H03F 3/45 20060101ALI20240627BHJP

【ＦＩ】

H03G3/30 D

H04B10/69

H03F3/08

H03F3/45

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2022206029

(22)【出願日】2022-12-22

(71)【出願人】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】杉本 良之

(72)【発明者】

【氏名】田中 啓二

【テーマコード（参考）】

5J100

5J500

5K102

【Ｆターム（参考）】

5J100JA01

5J100LA09

5J100QA01

5J100SA02

5J500AA12

5J500AA56

5J500AC13

5J500AC61

5J500AF09

5J500AF15

5J500AF17

5J500AH10

5J500AH25

5J500AH44

5J500AK01

5J500AK02

5J500AK05

5J500AK27

5J500AM04

5J500AM08

5J500AM13

5J500AS01

5J500AT01

5J500DN22

5J500DN23

5J500DP02

5J500LU02

5J500LV07

5K102AA52

5K102AH11

5K102PH31

5K102PH37

5K102RD05

(57)【要約】

【課題】利得を変化させる際の周波数特性の変動を低減すること。
【解決手段】第１差動電流信号に応じて第２差動電流信号を生成する定電流回路と、前記第２差動電流信号より振幅が小さい第３差動電流信号を第１出力ノードおよび第２出力ノードから出力する電流分流回路と、直流電圧ノードと第１出力ノードとの間に接続される第１負荷抵抗素子と、直流電圧ノードと第２出力ノードとの間に接続される第２負荷抵抗素子と、第３差動電流信号に応じて差動電圧信号を第１出力端子および第２出力端子から出力する差動トランスインピーダンス増幅回路と、第１出力ノード、第２出力ノード、第１出力端子、および第２出力端子のそれぞれの平均電位の差を小さくするように電源線と直流電圧ノードとの間に接続されるFETのゲート電圧を調整する電圧レギュレータ回路と、を備える、受信回路。
【選択図】図２

【特許請求の範囲】

【請求項1】

第１差動電流信号が入力される第１入力ノードおよび第２入力ノードと、前記第１入力ノードに接続された第１電流源と、前記第２入力ノードに接続された第２電流源と、を備え、前記第１差動電流信号に応じて第２差動電流信号を生成する定電流回路と、
前記第２差動電流信号から第３差動電流信号を生成する電流分流回路であって、前記第３差動電流信号を出力する第１出力ノードおよび第２出力ノードを備え、第１制御信号および第２制御信号に応じて前記第３差動電流信号の振幅を前記第２差動電流信号の振幅より小さく設定する電流分流回路と、
直流電圧ノードと、
第１負荷抵抗素子および第２負荷抵抗素子を備え、前記第１負荷抵抗素子は前記直流電圧ノードと前記第１出力ノードとの間に接続され、前記第２負荷抵抗素子は前記直流電圧ノードと前記第２出力ノードとの間に接続される負荷回路と、
前記第３差動電流信号が入力される第３入力ノードおよび第４入力ノードと、差動電圧信号を出力する第１出力端子および第２出力端子と、前記第３入力ノードと前記第２出力端子との間に接続される第１帰還抵抗素子と、前記第４入力ノードと前記第１出力端子との間に接続される第２帰還抵抗素子と、を備え、前記第３差動電流信号に応じて前記差動電圧信号を生成する差動トランスインピーダンス増幅回路と、
電源線と前記直流電圧ノードとの間に接続されるFETを備え、前記第１出力ノード、前記第２出力ノード、前記第１出力端子、および前記第２出力端子のそれぞれの平均電位の差を小さくするように前記FETのゲート電圧を調整する電圧レギュレータ回路と、
を備える、受信回路。

【請求項2】

前記第１電流源は、第１電流を供給し、
前記第２電流源は、第２電流を供給し、
前記第２電流は、前記第１電流の電流値と同じ電流値を有し、
前記第２負荷抵抗素子は、前記第１負荷抵抗素子の抵抗値と同じ抵抗値を有し、
前記差動トランスインピーダンス増幅回路は、第３電流源、第３負荷抵抗素子および第４負荷抵抗素子をさらに備え、
前記第３電流源は、第３電流を供給し、
前記第４負荷抵抗素子は、前記第３負荷抵抗素子の抵抗値と同じ抵抗値を有し、
前記第３電流は、前記第３負荷抵抗素子に流れる平均電流と前記第４負荷抵抗素子に流れる平均電流との和に等しい、
請求項１に記載の受信回路。

【請求項3】

前記差動トランスインピーダンス増幅回路は、第５負荷抵抗素子をさらに備え、
前記第５負荷抵抗素子は、一端が前記第３負荷抵抗素子および前記第４負荷抵抗素子に接続され、他端が前記電源線に接続されている、請求項２に記載の受信回路。

【請求項4】

第１入力ノードと、
第２入力ノードと、
第１トランジスタおよび第２トランジスタを備え、前記第１トランジスタのコレクタに前記第１入力ノードが接続され、前記第２トランジスタのコレクタに前記第２入力ノードが接続された定電流回路と、
直流電圧ノードと、
第３トランジスタ、第４トランジスタ、第５トランジスタ、および第６トランジスタを備え、前記第３トランジスタのエミッタおよび前記第４トランジスタのエミッタが前記第１入力ノードに接続され、前記第５トランジスタのエミッタおよび前記第６トランジスタのエミッタが前記第２入力ノードに接続され、前記第４トランジスタのコレクタおよび第５トランジスタのコレクタは前記直流電圧ノードに接続され、前記第３トランジスタのベースおよび前記第６トランジスタのベースは第１制御信号を受け、前記第４トランジスタのベースおよび前記第５トランジスタのベースは第２制御信号を受ける電流分流回路と、
第１負荷抵抗素子および第２負荷抵抗素子を備え、前記第１負荷抵抗素子は、前記直流電圧ノードと前記第３トランジスタのコレクタとの間に接続され、前記第2負荷抵抗素子は、前記直流電圧ノードと前記第６トランジスタのコレクタとの間に接続される負荷回路と、
第７トランジスタ、第８トランジスタ、第９トランジスタ、第１帰還抵抗素子、第２帰還抵抗素子、第３負荷抵抗素子、第４負荷抵抗素子、および第５負荷抵抗素子を備え、前記第７トランジスタのベースは、前記第１負荷抵抗素子に接続され、前記第８トランジスタのベースは、前記第２負荷抵抗素子に接続され、前記第７トランジスタのエミッタおよび前記第８トランジスタのエミッタは前記第９トランジスタのコレクタに接続され、前記第１帰還抵抗素子は前記第７トランジスタのコレクタ－ベース間に接続され、前記第２帰還抵抗素子は前記第８トランジスタのコレクタ－ベース間に接続され、前記第３負荷抵抗素子は、前記第５負荷抵抗素子と前記第７トランジスタとの間に接続され、前記第４負荷抵抗素子は、前記第５負荷抵抗素子と前記第８トランジスタとの間に接続される差動トランスインピーダンス増幅回路と、
前記第８トランジスタのコレクタに接続される第１出力端子と、
前記第７トランジスタのコレクタに接続される第２出力端子と、
電源線と前記直流電圧ノードとの間に接続されるFETを備え、前記第３トランジスタのコレクタ、前記第６トランジスタのコレクタ、前記第７トランジスタのコレクタ、および前記第８トランジスタのコレクタのそれぞれの平均電位の差を小さくするように前記FETのゲート電圧を調整する電圧レギュレータ回路と、
を備える、受信回路。

【請求項5】

前記電圧レギュレータ回路は、第１入力抵抗素子、第２入力抵抗素子、第３入力抵抗素子、第４入力抵抗素子、およびオペアンプを備え、
前記第１入力抵抗素子は、前記第３トランジスタのコレクタと前記オペアンプの非反転入力端子との間に接続され、
前記第２入力抵抗素子は、前記第６トランジスタのコレクタと前記オペアンプの非反転入力端子との間に接続され、
前記第３入力抵抗素子は、前記第８トランジスタのコレクタと前記オペアンプの反転入力端子との間に接続され、
前記第４入力抵抗素子は、前記第７トランジスタのコレクタと前記オペアンプの反転入力端子との間に接続され、
前記オペアンプの出力は、前記FETのゲートに電気的に接続されている、請求項４に記載の受信回路。

【請求項6】

前記差動トランスインピーダンス増幅回路は、前記第１負荷抵抗素子及び前記第２負荷抵抗素子の抵抗値よりも低い入力インピーダンスを有する、請求項１から請求項５のいずれか一項に記載の受信回路。

【請求項7】

基準電圧を生成する基準電圧回路と、
前記第１入力ノードに接続される第１入力端子に接続される第１引抜電流源および前記第２入力ノードに接続される第２入力端子に接続される第２引抜電流源を備え、前記第１引抜電流源は、前記第１入力端子から入力される第１電流信号から第１帰還電流を引き抜き、前記第２引抜電流源は、前記第２入力端子から入力される第２電流信号から第２帰還電流を引き抜く電流引抜回路と、
前記第１入力端子の直流電圧と前記第２入力端子の直流電圧が前記基準電圧と同じになるように前記第１帰還電流と前記第２帰還電流の引き抜きを制御する帰還制御回路と、をさらに備える、請求項１から請求項５のいずれか一項に記載の受信回路。

【請求項8】

基準電流を生成する基準電流回路をさらに備え、
前記基準電流回路は、前記第１トランジスタのベース、前記第２トランジスタのベース、および前記第３トランジスタのベースに、バイアス電圧を供給する、請求項４または請求項５に記載の受信回路。

【請求項9】

前記基準電流回路は、第１０トランジスタを備え、
前記第１０トランジスタのコレクタは、前記第１０トランジスタのベースに接続され、
前記第１０トランジスタのベースは、前記第１トランジスタのベース、前記第２トランジスタのベース、および前記第３トランジスタのベースに接続されている、請求項８に記載の受信回路。

【請求項10】

前記バイアス電圧に応じて基準電圧を生成する基準電圧回路と、
前記第１入力ノードに接続される第１入力端子に接続される第１引抜電流源および前記第２入力ノードに接続される第２入力端子に接続される第２引抜電流源を備え、前記第１引抜電流源は、前記第１入力端子から入力される第１電流信号から第１帰還電流を引き抜き、前記第２引抜電流源は、前記第２入力端子から入力される第２電流信号から第２帰還電流を引き抜く電流引抜回路と、
前記第１入力端子の直流電圧と前記第２入力端子の直流電圧が前記基準電圧と同じになるように前記第１帰還電流と前記第２帰還電流の引き抜きを制御する帰還制御回路と、をさらに備える、請求項８に記載の受信回路。

【請求項11】

前記基準電圧回路は、第１１トランジスタおよび第１２トランジスタを備え、
前記第１１トランジスタのベースは、前記第１トランジスタのベース、前記第２トランジスタのベース、および前記第３トランジスタのベースに接続され、
前記第１１トランジスタのコレクタは、前記第１２トランジスタのエミッタに接続される、請求項１０に記載の受信回路。

【請求項12】

差動電流を差動電圧に変換する差動トランスインピーダンスアンプと、
前記差動電圧を増幅する差動増幅回路と、を備え、
前記差動増幅回路は、前記定電流回路、前記電流分流回路、前記直流電圧ノード、前記負荷回路、前記差動トランスインピーダンス増幅回路、前記電圧レギュレータ回路、および差動対回路を備え、
前記差動対回路は、前記第１入力ノードに配置された第１３トランジスタと、前記第２入力ノードに配置された第１４トランジスタと、前記第１３トランジスタのエミッタと前記第１４トランジスタのエミッタとの間に接続される抵抗素子と、を備え、
前記第１３トランジスタのベースおよび前記第１４トランジスタのベースは、前記差動電圧を受ける、請求項１から請求項５のいずれか一項に記載の受信回路。

【請求項13】

第１光信号に応じて第１電流信号を生成する第１受光素子と、
第２光信号に応じて第２電流信号を生成する第２受光素子と、
請求項１から請求項５のいずれか一項に記載の受信回路と、
を備える、光受信回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、受信回路及び光受信回路に関する。

【背景技術】

【0002】

従来、利得可変増幅回路として、ギルバート回路を用いた回路が知られている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開平１０－２２４１６２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

長距離光通信に用いられるデジタルコヒーレント光伝送方式などでは、広い光入力パワー範囲において光信号を電気信号に変換して電気信号を歪み無く増幅する性能が求められる。多くの受信回路は、この要求に対応するため、利得可変機構を備える。

【0005】

しかしながら、利得を変化させる際、利得の周波数特性が変動する場合がある。周波数特性の変動は、電気信号の歪みの原因となり得る。

【0006】

本開示は、利得を変化させる際の周波数特性の変動を低減可能な受信回路及び光受信回路を提供する。

【課題を解決するための手段】

【0007】

本開示の一態様として、
第１差動電流信号が入力される第１入力ノードおよび第２入力ノードと、前記第１入力ノードに接続された第１電流源と、前記第２入力ノードに接続された第２電流源と、を備え、前記第１差動電流信号に応じて第２差動電流信号を生成する定電流回路と、
前記第２差動電流信号から第３差動電流信号を生成する電流分流回路であって、前記第３差動電流信号を出力する第１出力ノードおよび第２出力ノードを備え、第１制御信号および第２制御信号に応じて前記第３差動電流信号の振幅を前記第２差動電流信号の振幅より小さく設定する電流分流回路と、
直流電圧ノードと、
第１負荷抵抗素子および第２負荷抵抗素子を備え、前記第１負荷抵抗素子は前記直流電圧ノードと前記第１出力ノードとの間に接続され、前記第２負荷抵抗素子は前記直流電圧ノードと前記第２出力ノードとの間に接続される負荷回路と、
前記第３差動電流信号が入力される第３入力ノードおよび第４入力ノードと、差動電圧信号を出力する第１出力端子および第２出力端子と、前記第３入力ノードと前記第２出力端子との間に接続される第１帰還抵抗素子と、前記第４入力ノードと前記第１出力端子との間に接続される第２帰還抵抗素子と、を備え、前記第３差動電流信号に応じて前記差動電圧信号を生成する差動トランスインピーダンス増幅回路と、
電源線と前記直流電圧ノードとの間に接続されるFETを備え、前記第１出力ノード、前記第２出力ノード、前記第１出力端子、および前記第２出力端子のそれぞれの平均電位の差を小さくするように前記FETのゲート電圧を調整する電圧レギュレータ回路と、
を備える、受信回路が提供される。

【発明の効果】

【0008】

本開示によれば、利得を変化させる際の周波数特性の変動を抑制できる。

【図面の簡単な説明】

【0009】

【図1】図１は、一実施形態に係る光受信回路の構成例を示す図である。

【図2】図２は、第１実施形態に係る受信回路の構成例を示す図である。

【図3】図３は、トランジスタQ1からトランジスタQ4を有する電流分流回路のDC特性を示す図である。

【図4】図４は、電圧レギュレータ回路を備えない一比較形態の受信回路の特性図である。

【図5】図５は、電圧レギュレータ回路を備える本実施形態の受信回路の特性図である。

【図6】図６は、光受信回路のＯ／Ｅ応答の周波数特性を示す図である。

【図7】図７は、光受信回路のＯ／Ｅ応答の周波数特性を示す図である。

【図8】図８は、電圧レギュレータ回路を備えない一比較形態の光受信回路のＯ／Ｅ応答の周波数特性を示す図である。

【図9】図９は、差動振幅調整回路１０の利得を制御する制御回路を示す図である。

【図10】図１０は、制御回路の構成例を示す図である。

【図11】図１１は、第２実施形態に係る受信回路の構成例を示す図である。

【図12】図１２は、第３実施形態に係る受信回路の構成例を示す図である。

【図13】図１３は、第４実施形態に係る受信回路の構成例を示す図である。

【図14】図１４は、第４実施形態に係る受信回路に含まれる差動増幅回路の一例である。

【発明を実施するための形態】

【0010】

［本開示の実施形態の説明］
最初に本開示の実施形態を列記して説明する。

【0011】

（１）本開示の第１態様の受信回路は、
第１差動電流信号が入力される第１入力ノードおよび第２入力ノードと、前記第１入力ノードに接続された第１電流源と、前記第２入力ノードに接続された第２電流源と、を備え、前記第１差動電流信号に応じて第２差動電流信号を生成する定電流回路と、
前記第２差動電流信号から第３差動電流信号を生成する電流分流回路であって、前記第３差動電流信号を出力する第１出力ノードおよび第２出力ノードを備え、第１制御信号および第２制御信号に応じて前記第３差動電流信号の振幅を前記第２差動電流信号の振幅より小さく設定する電流分流回路と、
直流電圧ノードと、
第１負荷抵抗素子および第２負荷抵抗素子を備え、前記第１負荷抵抗素子は前記直流電圧ノードと前記第１出力ノードとの間に接続され、前記第２負荷抵抗素子は前記直流電圧ノードと前記第２出力ノードとの間に接続される負荷回路と、
前記第３差動電流信号が入力される第３入力ノードおよび第４入力ノードと、差動電圧信号を出力する第１出力端子および第２出力端子と、前記第３入力ノードと前記第２出力端子との間に接続される第１帰還抵抗素子と、前記第４入力ノードと前記第１出力端子との間に接続される第２帰還抵抗素子と、を備え、前記第３差動電流信号に応じて前記差動電圧信号を生成する差動トランスインピーダンス増幅回路と、
電源線と前記直流電圧ノードとの間に接続されるFETを備え、前記第１出力ノード、前記第２出力ノード、前記第１出力端子、および前記第２出力端子のそれぞれの平均電位の差を小さくするように前記FETのゲート電圧を調整する電圧レギュレータ回路と、
を備える。

【0012】

（１）によれば、前記第１出力ノード、前記第２出力ノード、前記第１出力端子、および前記第２出力端子のそれぞれの平均電位の差は、小さくなる。これにより、前記差動トランスインピーダンス増幅回路の動作点の最適値からのずれが抑制されるので、利得を変化させる際の周波数特性の変動を抑制可能な受信回路を提供できる。

【0013】

（２）上記（１）において、
前記第１電流源は、第１電流を供給し、
前記第２電流源は、第２電流を供給し、
前記第２電流は、前記第１電流の電流値と同じ電流値を有し、
前記第２負荷抵抗素子は、前記第１負荷抵抗素子の抵抗値と同じ抵抗値を有し、
前記差動トランスインピーダンス増幅回路は、第３電流源、第３負荷抵抗素子および第４負荷抵抗素子をさらに備え、
前記第３電流源は、第３電流を供給し、
前記第４負荷抵抗素子は、前記第３負荷抵抗素子の抵抗値と同じ抵抗値を有し、
前記第３電流は、前記第３負荷抵抗素子に流れる平均電流と前記第４負荷抵抗素子に流れる平均電流との和に等しくてもよい。

【0014】

（２）によれば、前記第３電流は、前記第３負荷抵抗素子に流れる平均電流と前記第４負荷抵抗素子に流れる平均電流との和に等しい。これにより、前記差動トランスインピーダンス増幅回路の動作点の最適値からのずれがさらに抑制されるので、利得を変化させる際の周波数特性の変動をさらに抑制できる。

【0015】

（３）上記（１）または（２）において、
前記差動トランスインピーダンス増幅回路は、第５負荷抵抗素子をさらに備え、
前記第５負荷抵抗素子は、一端が前記第３負荷抵抗素子と前記第４負荷抵抗素子に接続され、他端が前記電源線に接続されてもよい。

【0016】

（３）によれば、前記第５負荷抵抗素子は、一端が前記第３負荷抵抗素子と前記第４負荷抵抗素子に接続され、他端が前記電源線に接続されている。これにより、前記第５負荷抵抗素子の抵抗値によって、前記第３負荷抵抗素子に流れる平均電流と前記第４負荷抵抗素子に流れる平均電流を、所望の値に設定できる。

【0017】

（４）本開示の第２態様の受信回路は、
第１入力ノードと、
第２入力ノードと、
第１トランジスタおよび第２トランジスタを備え、前記第１トランジスタのコレクタに前記第１入力ノードが接続され、前記第２トランジスタのコレクタに前記第２入力ノードが接続された定電流回路と、
直流電圧ノードと、
第３トランジスタ、第４トランジスタ、第５トランジスタ、および第６トランジスタを備え、前記第３トランジスタのエミッタおよび前記第４トランジスタのエミッタが前記第１入力ノードに接続され、前記第５トランジスタのエミッタおよび前記第６トランジスタのエミッタが前記第２入力ノードに接続され、前記第４トランジスタのコレクタおよび第５トランジスタのコレクタは前記直流電圧ノードに接続され、前記第３トランジスタのベースおよび前記第６トランジスタのベースは第１制御信号を受け、前記第４トランジスタのベースおよび前記第５トランジスタのベースは第２制御信号を受ける電流分流回路と、
第１負荷抵抗素子および第２負荷抵抗素子を備え、前記第１負荷抵抗素子は、前記直流電圧ノードと前記第３トランジスタのコレクタとの間に接続され、前記第2負荷抵抗素子は、前記直流電圧ノードと前記第６トランジスタのコレクタとの間に接続される負荷回路と、
第７トランジスタ、第８トランジスタ、第９トランジスタ、第１帰還抵抗素子、第２帰還抵抗素子、第３負荷抵抗素子、第４負荷抵抗素子、および第５負荷抵抗素子を備え、前記第７トランジスタのベースは、前記第１負荷抵抗素子に接続され、前記第８トランジスタのベースは、前記第２負荷抵抗素子に接続され、前記第７トランジスタのエミッタおよび前記第８トランジスタのエミッタは前記第９トランジスタのコレクタに接続され、前記第１帰還抵抗素子は前記第７トランジスタのコレクタ－ベース間に接続され、前記第２帰還抵抗素子は前記第８トランジスタのコレクタ－ベース間に接続され、前記第３負荷抵抗素子は、前記第５負荷抵抗素子と前記第７トランジスタとの間に接続され、前記第４負荷抵抗素子は、前記第５負荷抵抗素子と前記第８トランジスタとの間に接続される差動トランスインピーダンス増幅回路と、
前記第８トランジスタのコレクタに接続される第１出力端子と、
前記第７トランジスタのコレクタに接続される第２出力端子と、
電源線と前記直流電圧ノードとの間に接続されるFETを備え、前記第３トランジスタのコレクタ、前記第６トランジスタのコレクタ、前記第７トランジスタのコレクタ、および前記第８トランジスタのコレクタのそれぞれの平均電位の差を小さくするように前記FETのゲート電圧を調整する電圧レギュレータ回路と、
を備える。

【0018】

（４）によれば、前記第３トランジスタのコレクタ、前記第６トランジスタのコレクタ、前記第７トランジスタのコレクタ、および前記第８トランジスタのコレクタのそれぞれの平均電位の差が小さくなる。これにより、前記差動トランスインピーダンス増幅回路の動作点の最適値からのずれが抑制されるので、利得を変化させる際の周波数特性の変動を抑制可能な受信回路を提供できる。

【0019】

（５）上記（１）から（４）のいずれか一つにおいて、
前記電圧レギュレータ回路は、第１入力抵抗素子、第２入力抵抗素子、第３入力抵抗素子、第４入力抵抗素子、およびオペアンプを備え、
前記第１入力抵抗素子は、前記第３トランジスタのコレクタと前記オペアンプの非反転入力端子との間に接続され、
前記第２入力抵抗素子は、前記第６トランジスタのコレクタと前記オペアンプの非反転入力端子との間に接続され、
前記第３入力抵抗素子は、前記第８トランジスタのコレクタと前記オペアンプの反転入力端子との間に接続され、
前記第４入力抵抗素子は、前記第７トランジスタのコレクタと前記オペアンプの反転入力端子との間に接続され、
前記オペアンプの出力は、前記FETのゲートに電気的に接続されてもよい。

【0020】

（５）によれば、前記第３トランジスタのコレクタ、前記第６トランジスタのコレクタ、前記第７トランジスタのコレクタ、および前記第８トランジスタのコレクタのそれぞれの平均電位の差が高精度に検出される。当該差の検出値が小さくなるように前記FETのゲート電圧が調整されるので、前記差動トランスインピーダンス増幅回路の動作点の最適値からのずれがさらに抑制される。よって、利得を変化させる際の周波数特性の変動がさらに抑制される。

【0021】

（６）上記（１）から（５）のいずれか一つにおいて、
前記差動トランスインピーダンス増幅回路は、前記第１負荷抵抗素子及び前記第２負荷抵抗素子の抵抗値よりも低い入力インピーダンスを有してもよい。

【0022】

（６）によれば、前記電流分流回路の負荷容量が下がり、電流利得の周波数特性の劣化が抑制され、ひいては、電流利得を変化させる際の周波数特性の変動が抑制される。

【0023】

（７）上記（１）から（６）のいずれか一つにおいて、
基準電圧を生成する基準電圧回路と、
前記第１入力ノードに接続される第１入力端子に接続される第１引抜電流源および前記第２入力ノードに接続される第２入力端子に接続される第２引抜電流源を備え、前記第１引抜電流源は、前記第１入力端子から入力される第１電流信号から第１帰還電流を引き抜き、前記第２引抜電流源は、前記第２入力端子から入力される第２電流信号から第２帰還電流を引き抜く電流引抜回路と、
前記第１入力端子の直流電圧と前記第２入力端子の直流電圧が前記基準電圧と同じになるように前記第１帰還電流と前記第２帰還電流の引き抜きを制御する帰還制御回路と、をさらに備えてもよい。

【0024】

（７）によれば、前記第１電流信号および前記第２電流信号に含まれる直流電流成分が低減する。これにより、前記差動トランスインピーダンス増幅回路の動作点の最適値からのずれが抑制されるので、利得を変化させる際の周波数特性の変動をより抑制できる。

【0025】

（８）上記（４）または（５）において、
基準電流を生成する基準電流回路をさらに備え、
前記基準電流回路は、前記第１トランジスタのベース、前記第２トランジスタのベース、および前記第３トランジスタのベースに、バイアス電圧を供給してもよい。

【0026】

（８）によれば、前記第１トランジスタのベース、前記第２トランジスタのベース、および前記第３トランジスタのベースに、共通のバイアス電圧が共通される。これにより、前記差動トランスインピーダンス増幅回路の動作点の最適値からのずれが抑制されるので、利得を変化させる際の周波数特性の変動をより抑制できる。

【0027】

（９）上記（８）において、
前記基準電流回路は、第１０トランジスタを備え、
前記第１０トランジスタのコレクタは、前記第１０トランジスタのベースに接続され、
前記第１０トランジスタのベースは、前記第１トランジスタのベース、前記第２トランジスタのベース、および前記第３トランジスタのベースに接続されていてもよい。

【0028】

（９）によれば、前記第１トランジスタ、前記第２トランジスタ、および前記第３トランジスタは、それぞれ、前記第１０トランジスタとの関係で、カレントミラー回路を構成できる。これにより、前記差動トランスインピーダンス増幅回路の動作点の最適値からのずれが抑制されるので、利得を変化させる際の周波数特性の変動をより抑制できる。

【0029】

（１０）上記（８）において、
前記バイアス電圧に応じて基準電圧を生成する基準電圧回路と、
前記第１入力ノードに接続される第１入力端子に接続される第１引抜電流源および前記第２入力ノードに接続される第２入力端子に接続される第２引抜電流源を備え、前記第１引抜電流源は、前記第１入力端子から入力される第１電流信号から第１帰還電流を引き抜き、前記第２引抜電流源は、前記第２入力端子から入力される第２電流信号から第２帰還電流を引き抜く電流引抜回路と、
前記第１入力端子の直流電圧と前記第２入力端子の直流電圧が前記基準電圧と同じになるように前記第１帰還電流と前記第２帰還電流の引き抜きを制御する帰還制御回路と、をさらに備えてもよい。

【0030】

（１０）によれば、前記第１電流信号および前記第２電流信号に含まれる直流電流成分が低減する。これにより、前記差動トランスインピーダンス増幅回路の動作点の最適値からのずれが抑制されるので、利得を変化させる際の周波数特性の変動をより抑制できる。

【0031】

（１１）上記（１０）において、
前記基準電圧回路は、第１１トランジスタおよび第１２トランジスタを備え、
前記第１１トランジスタのベースは、前記第１トランジスタのベース、前記第２トランジスタのベース、および前記第３トランジスタのベースに接続され、
前記第１１トランジスタのコレクタは、前記第１２トランジスタのエミッタに接続されてもよい。

【0032】

（１１）によれば、前記基準電圧回路の縦続接続構成は、前記定電流回路と前記分流電流回路との縦続接続構成と一致する。これにより、温度又は電源電圧の変動に対して、前記電流分流回路の差動出力ノード（前記差動トランスインピーダンス増幅回路の差動入力ノード）の電圧の動きは、前記基準電圧の動きと合わせられる。その結果、温度又は電源電圧の変動に対して精度よく補償動作を行うことができるので、利得を変化させる際の周波数特性の変動をより抑制できる。

【0033】

（１２）上記（１）から（６）のいずれか一つにおいて、
差動電流を差動電圧に変換する差動トランスインピーダンスアンプと、
前記差動電圧を増幅する差動増幅回路と、を備え、
前記差動増幅回路は、前記定電流回路、前記電流分流回路、前記直流電圧ノード、前記負荷回路、前記差動トランスインピーダンス増幅回路、前記電圧レギュレータ回路、および差動対回路を備え、
前記差動対回路は、前記第１入力ノードに配置された第１３トランジスタと、前記第２入力ノードに配置された第１４トランジスタと、前記第１３トランジスタのエミッタと前記第１４トランジスタのエミッタとの間に接続される抵抗素子と、を備え、
前記第１３トランジスタのベースおよび前記第１４トランジスタのベースは、前記差動電圧を受けてもよい。

【0034】

（１２）によれば、前記差動トランスインピーダンスアンプの後段の前記差動増幅回路において、上記のそれぞれの平均電位の差は、小さくなる。これにより、前記差動トランスインピーダンス増幅回路の動作点の最適値からのずれが抑制されるので、利得を変化させる際の周波数特性の変動を抑制可能な受信回路を提供できる。

【0035】

（１３）本開示の光受信回路は、
第１光信号に応じて第１電流信号を生成する第１受光素子と、
第２光信号に応じて第２電流信号を生成する第２受光素子と、
上記（１）から（１２）のいずれか一つに記載の受信回路と、
を備えてもよい。

【0036】

（６）によれば、（１）から（１２）のいずれか一つに記載の受信回路を備えるので、利得を変化させる際の周波数特性の変動を抑制可能な光受信回路を提供できる。

【0037】

［本開示の実施形態の詳細］
本開示の受信回路及び光受信回路の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。

【0038】

図１は、一実施形態に係る光受信回路の構成例を示す図である。図１に示す光受信回路２００は、第１光信号Lp及び第２光信号Lnに応じて差動電圧信号voutp, voutnを生成する。一対の第１光信号Lp及び第２光信号Lnは、互いに位相が反転した光信号であり、例えば、第１光信号Lpは、一つの差動光信号の正相成分であり、第２光信号Lnは、当該差動光信号の逆相成分である。例えば、第１光信号Lpの強度（信号強度ともいう）が増加するときに第２光信号Lnの強度は減少し、第１光信号Lpの強度が減少するときに第２光信号Lnの強度は増加する。また、第１光信号Lpの強度が最大値（ピーク値）に達するときに第２光信号Lnの強度は最小値（ボトム値）に達し、第１光信号Lpの強度がボトム値に達するときに第２光信号Lnの強度はピーク値に達する。第２光信号Lnは、第１光信号Lpの最大振幅と同じ大きさの最大振幅を有し、第１光信号Lpの時間平均（平均値）と同じ大きさの平均値を有することが好ましい。このように、第１光信号Lpおよび第２光信号Lnは、一対の相補信号となっている。

【0039】

以降の説明においても、差動信号の場合には、その正相成分と逆相成分とは、上述した第１光信号Lpおよび第２光信号Lnと同様の特徴を有するものとする。例えば、差動電圧信号voutp, voutnは、正相成分として電圧信号voutpを含み、正相成分の位相と反転した位相を有する逆相成分として電圧信号voutnを含む。このように、差動電圧信号voutp, voutnという表記は、差動電圧信号voutp, voutnが一対の電圧信号voutpおよび電圧信号voutnによって構成されることを表す。

【0040】

光受信回路２００は、例えば、デジタルコヒーレント光伝送方式の受信器に搭載される。光受信回路２００は、第１受光素子PDP、第２受光素子PDN及び受信回路１００を備える。第１受光素子PDPは、第１光信号Lpに応じて第１電流信号ipdpを生成して出力する。第２受光素子PDNは、第２光信号Lnに応じて第２電流信号ipdnを生成して出力する。

【0041】

第１受光素子PDPおよび第２受光素子PDNは、例えば、一対の受光素子である。第２受光素子PDNは、例えば、第１受光素子PDPの有する電気的・光学的特性と同じ電気的・光学的特性を有することが好ましい。例えば、第１受光素子PDPは、第２受光素子PDNと同じ材料によって同じ構造となるように形成されていてもよい。

【0042】

第１受光素子PDPは、第１光信号Lpを受光し、第１電流信号ipdpを生成する。第１受光素子PDPは、第１光信号Lpを受光し、その受光した第１光信号Lpの信号強度が大きいほど、電流値が大きな第１電流信号ipdpを出力する。また、第１受光素子PDPは、受光した第１光信号Lpの信号強度が小さいほど、電流値が小さな第１電流信号ipdpを出力する。第１受光素子PDPは、第１光信号Lpの信号強度の振幅変化に応じて電流の振幅が変化する第１電流信号ipdpを出力する。第1受光素子PDPは、例えば、フォトダイオードである。第１受光素子PDPは、バイアス電圧Vpdが印加されるカソードと、受信回路１００の第１入力端子INPに接続されるアノードとを有する。第１受光素子PDPは、例えば、フォトダイオード以外の受光素子であってもよい。例えば、第１受光素子PDPがフォトダイオードの場合、アノードの電圧がカソードの電圧よりも低くなるように逆バイアスの状態で使用される。

【0043】

第２受光素子PDNは、第２光信号Lnを受光し、第２電流信号ipdnを生成する。第２受光素子PDNは、第２光信号Lnを受光し、その受光した第２光信号Lnの信号強度が大きいほど、電流値が大きな第２電流信号ipdnを出力する。また、第２受光素子PDNは、受光した第２光信号Lnの信号強度が小さいほど、電流値が小さな第２電流信号ipdnを出力する。第２受光素子PDNは、第２光信号Lnの信号強度の振幅変化に応じて電流の振幅が変化する第２電流信号ipdnを出力する。第２受光素子PDNは、例えば、フォトダイオードである。第２受光素子PDNは、バイアス電圧Vpdが印加されるカソードと、受信回路１００の第２入力端子INNに接続されるアノードとを有する。第２受光素子PDNは、例えば、フォトダイオード以外の受光素子であってもよい。例えば、第２受光素子PDNがフォトダイオードの場合、アノードの電圧がカソードの電圧よりも低くなるように逆バイアスの状態で使用される。

【0044】

受信回路１００は、第１電流信号ipdp及び第２電流信号ipdnに応じて差動電圧信号voutp, voutnを生成する。差動電圧信号voutp, voutnは、第１電圧信号voutpと第２電圧信号voutnとによって構成される。例えば、第１電圧信号voutpは、差動電圧信号voutp, voutnの正相成分となっており、第２電圧信号voutnは、差動電圧信号voutp, voutnの逆相成分となっている。例えば、第１光信号Lpおよび第２光信号Lnが一対の相補信号であり、それぞれ互いの位相が反転しているとき、一対の第１電流信号ipdp及び第２電流信号ipdnは、互いの位相が反転した一対の相補信号となり、一つの差動電流信号を構成する。すなわち、例えば、第１電流信号ipdpは、差動電流信号の正相成分に相当し、第２電流信号ipdnは、差動電流信号の逆相成分に相当する。第２電流信号ipdnは、第１電流信号ipdpの位相と１８０°異なる位相を有する。第１電流信号ipdp及び第２電流信号ipdnは、一つの差動入力電流ipdp, ipdnを構成する。例えば、第１電流信号ipdpの値（電流値）が増加するときに第２電流信号ipdnの値は減少し、第１電流信号ipdpの値が減少するときに第２電流信号ipdnの値は増加する。また、第１電流信号ipdpの値が最大値（ピーク値）に達するときに第２電流信号ipdnの値は最小値（ボトム値）に達し、第１電流信号ipdpの値がボトム値に達するときに第２電流信号ipdnの値はピーク値に達する。第２電流信号ipdnは、第１電流信号ipdpの最大振幅と同じ大きさの最大振幅を有し、第１電流信号ipdpの時間平均（平均値）と同じ大きさの平均値を有することが好ましい。このように、第１電流信号ipdpおよび第２電流信号ipdnは、一対の相補信号となっている。

【0045】

受信回路１００は、第１受光素子PDPが接続される第１入力端子INPと、第２受光素子PDNが接続される第２入力端子INNと、を備える。

【0046】

第１入力端子INPは、例えば、受信回路１００外部の第１受光素子PDPに電気的に接続されている。第１入力端子INPは、例えば、第１受光素子PDPから第１電流信号ipdpを受ける。例えば、受信回路１００が、集積回路として半導体チップ上に形成されたとき、第１入力端子INPは、集積回路のパッドである。例えば、第１入力端子INPは、ボンディングワイヤを介して第１受光素子PDPのアノードと電気的に接続される。

【0047】

第２入力端子INNは、例えば、受信回路１００外部の第２受光素子PDNに電気的に接続されている。第２入力端子INNは、例えば、第２受光素子PDNから第２電流信号ipdnを受ける。例えば、受信回路１００が、集積回路として半導体チップ上に形成されたとき、第２入力端子INNは、集積回路のパッドである。例えば、第２入力端子INNは、ボンディングワイヤを介して第２受光素子PDNのアノードと電気的に接続される。

【0048】

図２は、第１実施形態に係る受信回路の構成例を示す図である。図２に示す受信回路１０１は、受信回路１００（図１）の一例である。受信回路１０１は、差動振幅調整回路１０及び差動ＴＩＡ回路２０を備える。ＴＩＡは、トランスインピーダンスアンプの略語である。

【0049】

受信回路１０１において、第１電流信号ipdpが第１入力端子INPを介して入力され、かつ、第２電流信号ipdnが第２入力端子INNを介して入力される。第１電流信号ipdp及び第２電流信号ipdnは、第１差動電流信号iinp, iinnとして入力される。第１電流信号ipdpは、第１差動電流信号iinp, iinnの正相成分の第１入力電流iinpとして入力され、第２電流信号ipdnは、第１差動電流信号iinp, iinnの逆相成分の第２入力電流iinnとして入力される。第１電流信号ipdpは、情報伝達のため時間と共に変化する交流成分と、時間平均値に相当する直流成分(DC成分)と、を含む。第１入力電流iinpは、第１電流信号ipdpの交流成分に相当する。また、第２電流信号ipdnは、情報伝達のため時間と共に変化する交流成分と、時間平均値に相当する直流成分と、を含む。第２入力電流iinnは、第２電流信号ipdnの交流成分に相当する。第１電流信号ipdpおよび第２電流信号ipdnのそれぞれのDC成分については後述する。

【0050】

なお、電流信号の固有名において、先頭の大文字のIは、ＤＣ（直流）電流を表し、先頭の小文字のiは、ＡＣ（交流）成分を含む電流を表す。電流信号がＡＣ成分のみを含む場合あるいはＡＣ成分およびＤＣ成分を含む場合のいずれも固有名の先頭は小文字のiによって表記される。電圧信号の名称において、先頭の大文字V、小文字vについても、同様に、それぞれＤＣ電圧、ＡＣ成分を含む電圧を表す。電圧信号がＡＣ成分のみを含む場合あるいはＡＣ成分およびＤＣ成分を含む場合のいずれも固有名の先頭は小文字のvによって表記される。

【0051】

ＡＣ成分の第１入力電流iinp及び第２入力電流iinnは、差動振幅調整回路１０に入力される。

【0052】

差動振幅調整回路１０は、定電流回路１１、電流分流回路１２及び負荷回路１３を有する。電流分流回路１２は、定電流回路１１の上段に接続され、負荷回路１３は、電流分流回路１２の上段に接続されている。差動振幅調整回路１０は、第１制御電圧Vgcpおよび第２制御電圧Vgcnに応じて電流利得をゼロから1まで可変する。電流利得は、第１差動電流信号iinp, iinnの大きさ（振幅）に対する第３差動電流信号icbp, icbnの大きさ（振幅）の比に相当する。第１入力電流iinpは、定電流回路１１の第１入力ノードIN1に入力され、第２入力電流iinnは、定電流回路１１の第２入力ノードIN2に入力される。第１入力ノードIN1は、第１入力端子INPに接続されている。第２入力ノードIN2は、第２入力端子INNに接続されている。

【0053】

定電流回路１１は、第１差動電流信号iinp, iinnが入力される第１入力ノードIN1および第２入力ノードIN2と、第１入力ノードIN1に接続された第１電流源７と、第２入力ノードIN2に接続された第２電流源８と、を備える。第１電流源７は、第１入力ノードIN1とグランドとの間に接続され、第１定電流Ib1を供給する。第２電流源８は、第２入力ノードIN2とグランドとの間に接続され、第２定電流Ib2を供給する。第２定電流Ib2は、第１定電流Ib1の電流値と同じ電流値を有する。

【0054】

定電流回路１１は、第１差動電流信号iinp, iinnに応じて第２差動電流信号iep, ienを生成する。第２差動電流信号iep, ienの正相成分の電流iepは、定電流回路１１が第１定電流Ib1から第１入力電流iinpを差し引くことで生成される。第1入力電流iinpと電流iepとの和が第１定電流Ib1と等しくなるため、例えば、第1入力電流iinpが大きくなると、電流iepは小さくなり、第1入力電流iinpが小さくなると、電流iepは大きくなる。すなわち、電流iepは、第1入力電流iinpの反転信号となる。第２差動電流信号iep, ienの逆相成分の電流ienは、定電流回路１１が第２定電流Ib2から第２入力電流iinnを差し引くことで生成される。第２入力電流iinnと電流ienとの和が第２定電流Ib2と等しくなるため、例えば、第２入力電流iinnが大きくなると、電流ienは小さくなり、第２入力電流iinnが小さくなると、電流ienは大きくなる。すなわち、電流ienは、第２入力電流iinnの反転信号となる。したがって、第２差動電流信号iep, ienの正相成分の電流iepおよび逆相成分の電流ienが、第１差動電流信号iinp, iinnの正相成分iinpおよび逆相成分iinnに対してそれぞれ反転されるため、第２差動電流信号iep, ienは、第１差動電流信号iinp, iinnの反転信号となっている。

【0055】

電流分流回路１２は、第２差動電流信号iep, ienから第３差動電流信号icbp, icbnを生成する。電流分流回路１２は、第１出力ノードOUT1、第２出力ノードOUT2、およびトランジスタQ1、Q2、Q3、Q4を備える。第３差動電流信号icbp, icbnは、第１出力ノードOUT1および第２出力ノードOUT2から出力される。トランジスタQ1は、第１入力ノードIN1と、第１出力ノードOUT1との間に接続される。トランジスタQ2は、第１入力ノードIN1と、後述する直流電圧ノードN1との間に接続される。トランジスタQ3は、第２入力ノードIN2と、直流電圧ノードN1との間に接続される。トランジスタQ4は、第２入力ノードIN2と、第２出力ノードOUT2との間に接続される。トランジスタQ1、Q2、Q3、Q4は、互いに同じ電気的特性を有することが好ましい。

【0056】

電流分流回路１２は、第１制御電圧Vgcpおよび第２制御電圧Vgcnに応じて、第３差動電流信号icbp, icbnの振幅を第２差動電流信号iep, ienの振幅より小さく設定する回路の一例である。電流分流回路１２によって差動振幅調整回路１０の電流利得は１以下となるので、第３差動電流信号icbp, icbnの振幅は、第１差動電流信号iinp, iinnの振幅と等しいか、それより小さくなる。したがって、差動振幅調整回路１０は、第１差動電流信号iinp, iinnを減衰させて、減衰した差動電流信号を第３差動電流信号icbp, icbnとして出力する。

【0057】

電流分流回路１２は、第２差動電流信号iep, ienの正相成分である電流iepを、２つの正相側コレクタ電流（トランジスタQ1のコレクタから出力される第１分流電流icq1及びトランジスタQ2のコレクタから出力される第２分流電流icq2）に分割する。電流分流回路１２は、第２差動電流信号iep, ienの逆相成分である電流ienを、２つの逆相側コレクタ電流（トランジスタQ3のコレクタから出力される第３分流電流icq3及びトランジスタQ4のコレクタから出力される第４分流電流icq4）に分割する。

【0058】

トランジスタQ1は、ベースに第１制御電圧Vgcpが与えられ、エミッタが第１入力ノードIN1に接続され、コレクタが第１出力ノードOUT1に接続されている。トランジスタQ2は、ベースに第２制御電圧Vgcnが与えられ、エミッタが第１入力ノードIN1に接続され、コレクタが直流電圧ノードN1に接続されている。これにより、電流iepが第１制御電圧Vgcpおよび第２制御電圧Vgcnに応じて第１分流電流icq1と第２分流電流icq2に分割される。トランジスタQ3は、ベースに第２制御電圧Vgcnが与えられ、エミッタが第２入力ノードIN2に接続され、コレクタが直流電圧ノードN1に接続されている。トランジスタQ4は、ベースに第１制御電圧Vgcpが与えられ、エミッタが第２入力ノードIN2に接続され、コレクタが第２出力ノードOUT2に接続されている。これにより、電流ienが第１制御電圧Vgcpおよび第２制御電圧Vgcnに応じて第３分流電流icq3と第４分流電流icq4に分割される。

【0059】

負荷回路１３は、第１負荷抵抗素子RL1および第２負荷抵抗素子RL2を備える。第１負荷抵抗素子RL1は、第１出力ノードOUT1に接続され、例えば、直流電圧ノードN1と第１出力ノードOUT1（トランジスタQ1のコレクタ）との間に接続される。第２負荷抵抗素子RL2は、第２出力ノードOUT2に接続され、例えば、直流電圧ノードN1と第２出力ノードOUT2（トランジスタQ4のコレクタ）との間に接続される。第２負荷抵抗素子RL2は、例えば、第１負荷抵抗素子RL1の抵抗値と同じ抵抗値を有する。

【0060】

電流分流回路１２は、第１負荷抵抗素子RL1に流れる電流から第１分流電流icq1を差し引くことで、第３差動電流信号icbp, icbnの正相成分である正相出力電流icbpを第１出力ノードOUT1から出力する。電流分流回路１２は、第２負荷抵抗素子RL2に流れる電流から第４分流電流icq4を差し引くことで、第３差動電流信号icbp, icbnの逆相成分である逆相出力電流icbnを第２出力ノードOUT2から出力する。

【0061】

電流分流回路１２は、第１制御電圧Vgcpおよび第２制御電圧Vgcnにより、２つの正相側コレクタ電流（第１分流電流icq1及び第２分流電流icq2）の割合、および、２つの逆相側コレクタ電流（第３分流電流icq3及び第４分流電流icq4）の割合を変化させる。上述したように、第３差動電流信号icbp, icbnの正相成分である正相出力電流icbpは第１分流電流icq1に応じて生成され、第３差動電流信号icbp, icbnの逆相成分である逆相出力電流icbnは第４分流電流icq4に応じて生成される。電流分流回路１２は、第１分流電流icq1の振幅を変化させることで、正相出力電流icbpの振幅を変化させ、第４分流電流icq4の振幅を変化させることで、逆相出力電流icbnの振幅を変化させる。第１制御電圧Vgcpは、第１制御信号の一例である。第２制御電圧Vgcnは、第２制御信号の一例である。なお、第２分流電流icq2および第３分流電流icq3は、第３差動電流信号icbp, icbnの生成には寄与しない。

【0062】

第１制御電圧Vgcpは、例えば、トランジスタQ1およびトランジスタQ4が飽和しない程度の値に設定されていればよい。第２制御電圧Vgcnは、例えば、トランジスタQ2およびトランジスタQ3が飽和しない程度の値に設定されていればよい。差動振幅調整回路１０の電流利得を小さくするためには、第１制御電圧Vgcpの減少および第２制御電圧Vgcnの増加によって、第２分流電流icq2および第３分流電流icq3を増やし、第１分流電流icq1および第４分流電流icq4を減らせばよい。差動振幅調整回路１０の電流利得を大きくするためには、第１制御電圧Vgcpの増加および第２制御電圧Vgcnの減少によって、第２分流電流icq2および第３分流電流icq3を減らし、第１分流電流icq1および第４分流電流icq4を増やせばよい。

【0063】

なお、正確には、第１分流電流icq1から第４分流電流icq4の各電流の大きさは、第１制御電圧Vgcpと第２制御電圧Vgcnとの差電圧に応じて設定される。例えば、電流iepの3/4が第１分流電流icq1に分割され、電流iepの残り1/4が第２分流電流icq2に分割され、電流ienの3/4が第４分流電流icq4に分割され、電流ienの残り1/4が第３分流電流icq3に分割されると、第３差動電流信号icbp, icbnの振幅は第２差動電流信号iep, ienの振幅の3/4となる。例えば、電流iepの1/2が第１分流電流icq1に分割され、電流iepの残り1/2が第２分流電流icq2に分割され、電流ienの1/2が第４分流電流icq4に分割され、電流ienの残り1/2が第３分流電流icq3に分割されると、第３差動電流信号icbp, icbnの振幅は、第２差動電流信号iep, ienの振幅の1/2となる。なお、第３差動電流信号icbp, icbnは、第２差動電流信号iep, ienの反転信号となっている。

【0064】

このように、差動振幅調整回路１０は、電流分流回路１２に入力される第１制御電圧Vgcpおよび第２制御電圧Vgcnにより、電流利得を可変する。電流利得は、第１差動電流信号iinp, iinnの大きさ（振幅）に対する第３差動電流信号icbp, icbnの大きさ（振幅）の比に相当する。電流利得は、例えば、式（icbp-icbn）／（iinp-iinn）によって求まる。このような構成を有する差動振幅調整回路１０により電流利得を可変する場合、電流利得の変化に伴う（第１入力端子INPおよび第２入力端子INNから見た）入力インピーダンスの変化が小さいため、電流利得の周波数特性の変化が抑えられる。

【0065】

差動振幅調整回路１０において、第２差動電流信号iep, ienは、第１差動電流信号iinp, iinnに応じて定電流回路１１から出力される。第２差動電流信号iep, ienのうちトランジスタQ1, Q4を流れる分流電流icq1, icq4は、負荷抵抗素子RL1, RL2および次段へ入力される。

【0066】

本実施形態では、差動増幅器と第１帰還抵抗素子RF1と第２帰還抵抗素子RF2を備える差動ＴＩＡ回路２０が、差動振幅調整回路１０（電流分流回路１２）の次段に接続されている。差動ＴＩＡ回路２０は、負荷抵抗素子RL1, RL2の抵抗値に比べて入力インピーダンスが低く設定されている。そのため、第２差動電流信号iep, ienのうちトランジスタQ1, Q4を流れる分流電流icq1, icq4の多くは、差動ＴＩＡ回路２０に入力される。

【0067】

一方、差動振幅調整回路１０において、トランジスタQ2, Q3を流れる分流電流icq2, icq3は、第１出力ノードOUT1および第２出力ノードOUT2から出力されずに、無効電流となる（無効電力として消費される）。正相出力電流icbpの大きさは、第１制御電圧Vgcpおよび第２制御電圧Vgcnに応じて変化する。正相出力電流icbpの符号は、第１入力電流iinpの符号に対して常に非反転となる。同様に、逆相出力電流icbnの大きさは、第１制御電圧Vgcpおよび第２制御電圧Vgcnに応じて変化する。逆相出力電流icbnの符号は、第２入力電流iinnの符号に対して常に非反転となる。したがって、第１入力電流iinpが正のとき正相出力電流icbpは正となり、第１入力電流iinpが負のとき正相出力電流icbpは負となる。同様に、第２入力電流iinnが正のとき逆相出力電流icbnは正となり、第２入力電流iinnが負のとき逆相出力電流icbnは負となる。このような動作を、2象限動作ともいう。

【0068】

差動ＴＩＡ回路２０の入力容量は、差動振幅調整回路１０により第１受光素子PDPおよび第２受光素子PDNの各出力から分離されるので、差動振幅調整回路１０の入力容量を小さくすることにより第１受光素子PDPおよび第２受光素子PDNを広帯域で動作させることができる。

【0069】

差動ＴＩＡ回路２０は、振幅調整された第３差動電流信号icbp, icbnを、差動電圧信号voutp, voutnに変換する。差動ＴＩＡ回路２０は、第３差動電流信号icbp, icbnが入力される第３入力ノードIN3および第４入力ノードIN4と、差動電圧信号voutp, voutnを出力する第１出力端子OUTPおよび第２出力端子OUTNと、を備える。第３入力ノードIN3は、第１出力ノードOUT1に接続され、第４入力ノードIN4は、第２出力ノードOUT2に接続されている。

【0070】

差動ＴＩＡ回路２０は、第３入力ノードIN3にベースが接続されるトランジスタQ5と、第４入力ノードIN4にベースが接続されるトランジスタQ6と、を備える。トランジスタQ5のコレクタは、第２出力端子OUTNに接続され、トランジスタQ6のコレクタは、第１出力端子OUTPに接続されている。トランジスタQ5のエミッタとトランジスタQ5のエミッタは、互いに接続され、第３電流源９に接続されている。トランジスタQ5およびトランジスタQ6は、互いに同じ電気的特性を有することが好ましい。

【0071】

差動ＴＩＡ回路２０は、第３入力ノードIN3と第２出力端子OUTNとの間に接続される第１帰還抵抗素子RF1と、第４入力ノードIN4と第１出力端子OUTPとの間に接続される第２帰還抵抗素子RF2と、を備える。第１帰還抵抗素子RF1は、トランジスタQ5のベース－コレクタ間に接続される。第２帰還抵抗素子RF2は、トランジスタQ6のベース－コレクタ間に接続される。差動ＴＩＡ回路２０は、このような回路構成を有することで、第３差動電流信号icbp, icbnに応じて差動電圧信号voutp, voutnを生成する。

【0072】

差動ＴＩＡ回路２０が差動振幅調整回路１０に接続される回路では、第１帰還抵抗素子RF1の両端のノード電圧Va, Vbおよび第２帰還抵抗素子RF2の両端のノード電圧Va', Vb'の各電圧値は、互いに等しくなるように設定することが求められる。なお、ノード電圧Va, Vb, Va', Vb'は、第３入力ノードIN3、第２出力端子OUTN、第４入力ノードIN4、および第１出力端子OUTPのそれぞれの平均電圧(DC電圧)を表している。例えば、ノード電圧Vaとノード電圧Vbが異なる場合、第１帰還抵抗素子RF1に電流が流れ、差動ＴＩＡ回路２０の動作点が最適値からずれてしまい、周波数特性の劣化を招くおそれがある。また、ノード電圧Vaとノード電圧Va'のずれは、差動増幅器の入力オフセットに相当するので、差動ＴＩＡ回路２０の線形動作範囲を狭くする。

【0073】

そこで、本実施形態の受信回路１０１は、第１出力ノードOUT1、第２出力ノードOUT2、第１出力端子OUTPおよび第２出力端子OUTNのそれぞれの平均変位の差を小さくするようにトランジスタM1のゲート電圧を調整する電圧レギュレータ回路８０を備える。これにより、差動ＴＩＡ回路２０の動作点の最適値からのずれが抑制されるので、電流利得を変化させる際の周波数特性の変動を抑制可能な受信回路１００および光受信回路２００を提供できる。平均変位とは、各ノードまたは端子の電圧の瞬時値を所定時間（例えば、１周期から数ミリ秒までの間の時間）で平均した値をいう。なお、ここではグランドの電位を基準電位として考えているので、平均電位は平均電圧と考えてもよい。

【0074】

電圧レギュレータ回路８０は、電源線VCCによって供給される電源電圧Vccから直流電圧Vregを生成する。電圧レギュレータ回路８０は、例えば、抵抗素子R1から抵抗素子R4、オペアンプOPA1、およびトランジスタM1を備える。

【0075】

抵抗素子R1は、第１入力抵抗素子の一例である。抵抗素子R1は、トランジスタQ1のコレクタとオペアンプOPA1の非反転入力端子との間に接続されている。抵抗素子R2は、第２入力抵抗素子の一例である。抵抗素子R2は、トランジスタQ4のコレクタとオペアンプOPA1の非反転入力端子との間に接続されている。抵抗素子R3は、第３入力抵抗素子の一例である。抵抗素子R3は、トランジスタQ6のコレクタとオペアンプOPA1の反転入力端子との間に接続されている。抵抗素子R4は、第４入力抵抗素子の一例である。抵抗素子R4は、トランジスタQ5のコレクタとオペアンプOPA1の反転入力端子との間に接続されている。

【0076】

トランジスタM1は、FET（Field Effect Transistor）であり、例えば、Pチャネル型のMOSFETである。トランジスタM1は、電源線VCCと直流電圧ノードN1との間に接続される。トランジスタM1は、オペアンプOPA1の出力に接続されるゲートと、電源線VCCに接続されるソースと、直流電圧ノードN1に接続されるドレインと、を有する。直流電圧ノードN1は、電源線VCCの電圧Vccよりも低電位のノードである。直流電圧ノードN1の直流電圧Vregは、電源線VCCによって供給される電源電圧Vccよりも低い。

【0077】

差動振幅調整回路１０は、トランジスタM1を介して電源線VCCに接続されている。トランジスタM1は、直流電圧Vregを生成して差動振幅調整回路１０に供給する。差動振幅調整回路１０は、直流電圧Vregを電源電圧として動作する。

【0078】

電圧レギュレータ回路８０は、入力電圧vcbp, vcbnおよび出力電圧voutp, voutnをモニタする。入力電圧vcbp, vcbnは、差動ＴＩＡ回路２０の第３入力ノードIN3および第４入力ノードIN4に入力される差動電圧信号、または、差動振幅調整回路１０の第１出力ノードOUT1および第２出力ノードOUT2から出力される差動電圧信号に相当する。出力電圧voutp, voutnは、差動ＴＩＡ回路２０の第１出力端子OUTPおよび第２出力端子OUTNから出力される差動電圧信号に相当する。

【0079】

電圧レギュレータ回路８０は、抵抗素子R1, R2によりモニタされた入力電圧vcbp, vcbnの平均値と抵抗素子R3, R4によりモニタされた出力電圧voutp, voutnの平均値との差分をオペアンプOPA1により増幅する。電圧レギュレータ回路８０は、オペアンプOPA1による当該差分の増幅出力に応じてトランジスタM1のゲートを制御する。これにより、電圧レギュレータ回路８０は、入力電圧vcbp, vcbnの平均値と出力電圧voutp, voutnの平均値が一致するように（直流電流が第１帰還抵抗素子RF1および第２帰還抵抗素子RF2に流れないように）、直流電圧Vregを帰還制御できる。このような帰還制御により、トランジスタQ1, Q4およびQ5, Q6のそれぞれのコレクタ－ベース間のDC電圧が安定化されて、電流利得の周波数特性の変動を抑制することができる。

【0080】

2象限動作する差動振幅調整回路１０の動作点は、電流分流回路１２の上述の働きによる電流利得の変化に伴って変化する。そのため、入力電圧vcbp, vcbnのDC電圧も電流利得の変化に伴って変化する。電圧レギュレータ回路８０が帰還制御を行うことで、電流利得の変化に対して差動振幅調整回路１０の動作点は安定化する。

【0081】

差動ＴＩＡ回路２０において、入力電圧vcbp, vcbnの平均値が出力電圧voutp, voutnの平均値よりも大きい（高い）場合、オペアンプOPA1の出力電圧は、高くなる。この場合、トランジスタM1のゲート－ソース間の電圧Vgsは低くなり、トランジスタM1のソース－ドレイン間の抵抗値Rdsは、大きくなる。これにより、トランジスタM1でのソース－ドレイン間の電圧降下が大きくなるため、直流電圧Vregは低くなり、入力電圧vcbp, vcbnの平均値（言い換えれば、差動振幅調整回路１０から出力される差動電圧信号の平均値）は、小さくなる。それにより、ノード電圧Vaとノード電圧Va'の平均値がノード電圧Vbとノード電圧Vb'の平均値に近づく。

【0082】

一方、差動ＴＩＡ回路２０において、入力電圧vcbp, vcbnの平均値が出力電圧voutp, voutnの平均値よりも小さい（低い）場合、オペアンプOPA1の出力電圧は、低くなる。この場合、トランジスタM1のゲート－ソース間の電圧Vgsは高くなり、トランジスタM1のソース－ドレイン間の抵抗値Rdsは、小さくなる。これにより、トランジスタM1でのソース－ドレイン間の電圧降下が小さくなるため、直流電圧Vregは高くなり、入力電圧vcbp, vcbnの平均値（言い換えれば、差動振幅調整回路１０から出力される差動電圧信号の平均値）は、大きくなる。それにより、ノード電圧Vaとノード電圧Va'の平均値がノード電圧Vbとノード電圧Vb'の平均値に近づく。

【0083】

電圧レギュレータ回路８０は、このような帰還動作によって、入力電圧vcbp, vcbnの平均値が出力電圧voutp, voutnの平均値と同じになるように、直流電圧Vregを調整する。それにより、ノード電圧Vaとノード電圧Va'の平均値とノード電圧Vbとノード電圧Vb'の平均値との差が抑制される。

【0084】

差動ＴＩＡ回路２０は、第３電流源９、第３負荷抵抗素子RL3および第４負荷抵抗素子RL4をさらに備える。第３電流源９は、第３定電流Ib3を供給する。第３電流源９は、トランジスタQ5のエミッタとトランジスタQ6のエミッタとが互いに接続された共通接続ノードと、グランド配線との間に接続されている。第４負荷抵抗素子RL4は、第３負荷抵抗素子RL3の抵抗値と同じ抵抗値を有することが好ましい。第３負荷抵抗素子RL3の一端は、トランジスタQ5のコレクタに接続されている。第４負荷抵抗素子RL4の一端は、トランジスタQ6のコレクタに接続されている。第３負荷抵抗素子RL3の他端は、第４負荷抵抗素子RL4の他端に接続されている。一対のトランジスタQ5, Q6、一対の負荷抵抗素子RL3, RL4、および第３電流源９は、上述の差動増幅器を構成する。

【0085】

第３定電流Ib3は、第３負荷抵抗素子RL3に流れる平均電流と第４負荷抵抗素子RL4に流れる平均電流との和に等しくなるように設定されている。これにより、差動ＴＩＡ回路２０の動作点の最適値からのずれがさらに抑制されるので、電流利得を変化させる際の周波数特性の変動をさらに抑制できる。平均電流とは、交流電流の瞬時値の絶対値を所定時間（例えば、１周期から数ミリ秒までの間の時間）で平均した値をいう。

【0086】

差動ＴＩＡ回路２０は、第５負荷抵抗素子RCをさらに備える。第５負荷抵抗素子RCは、一端が第３負荷抵抗素子RL3と第４負荷抵抗素子RL4に接続され、他端が電源線VCCに接続されている。第５負荷抵抗素子RCの抵抗値によって、第３負荷抵抗素子RL3に流れる平均電流と第４負荷抵抗素子RL4に流れる平均電流を、所望の値に設定できる。

【0087】

ノード電圧Va, Vb, Va', Vb'を一致させるため、負荷抵抗（第１負荷抵抗素子RL1から第５負荷抵抗素子RC）とバイアス電流（第１定電流Ib1から第３定電流Ib3）によるそれぞれの電圧降下量を揃えるようにする。まず、ノード電圧Vaとノード電圧Va'とを互いに一致させるためにRL1×Ib1=RL2×Ib2を満たすようにし、また、ノード電圧Vbとノード電圧Vb'とを互いに一致させるためにRL3×Ib3／2=RL4×Ib3／2を満たすようにする。さらに、差動振幅調整回路１０の第１出力ノードOUT1および第２出力ノードOUT2の電圧の基準電位は、直流電圧ノードN1の直流電圧Vregであり、差動ＴＩＡ回路２０の第１出力端子OUTPおよび第２出力端子OUTNの電圧の基準電位は、電源電圧Vccである。よって、Vreg-RL1×Ib1=Vreg-RL1×Ib2=Vcc-(RC×Ib3+RL3×Ib3／2)=Vcc-(RC×Ib3+RL4×Ib3／2)を満たすように、直流電圧Vregおよび電源電圧Vccに対して、第１負荷抵抗素子RL1から第５負荷抵抗素子RCのそれぞれの抵抗値と第１定電流Ib1から第３定電流Ib3のそれぞれの電流値を設定する。上記の式において、RL1は、第1負荷抵抗素子RL1の抵抗値を表し、RL2、RL3、RL4、RCは、負荷抵抗素子RL2、RL3、RL4、RCの抵抗値をそれぞれ表す。また、温度や電源電圧の変動の影響を低減するため、例えば、第1定電流Ib1、第２定電流Ib2および第３定電流Ib3の環境変動に対する補償機能を備えておくことが好ましい。

【0088】

図３は、トランジスタQ1からトランジスタQ4を有する電流分流回路１２のDC特性を示す図である。図３は、回路シミュレーションの結果を示している。横軸は、入力電流差iep - ienを表す。縦軸は、高利得（high）、中利得（mid）、低利得（low）の各レベルでの正相出力電流icbpまたは逆相出力電流icbnを表す。ここで、第２差動電流信号iep, ienは、相補的であり、ien = -iepである。なお、Iepは第２差動電流信号iep, ienの正相成分iepが直流の場合の電流を表し、Ienは第２差動電流信号iep, ienの逆相成分ienが直流の場合の電流を表す。また、正相出力電流Icbpおよび逆相出力電流Icbnもそれぞれ直流電流を表す。

【0089】

第１制御電圧Vgcpが第２制御電圧Vgcnよりも比較的高いときは、利得設定はhighとなり、入力電流差iep - ienの変化に対する正相出力電流icbpと逆相出力電流icbnとの差Icbp-Icbnの変化は大きく、電流利得が高くなる。第１制御電圧Vgcpが第２制御電圧Vgcnよりも比較的低いときは、利得設定はlowとなり、入力電流差iep - ienの変化に対する正相出力電流icbpと逆相出力電流icbnとの差Icbp-Icbnの変化は小さく、電流利得が低くなる。midは、highとlowの中間の利得設定となる。

【0090】

なお、第１入力電流iinpが増加すると、電流iepは減少する。電流iepが減少すると、正相出力電流icbpは増加する。したがって、第１入力電流iinpが増加すると、正相出力電流icbpは増加する。反対に、第１入力電流iinpが減少すると、正相出力電流icbpは減少する。

【0091】

同様に、第２入力電流iinnが増加すると、電流ienは減少する。電流ienが減少すると、逆相出力電流icbnは増加する。したがって、第２入力電流iinnが増加すると、逆相出力電流icbnは増加する。反対に、第２入力電流iinnが減少すると、逆相出力電流icbnは減少する。

【0092】

また、入力電流差iinp - iinnが増加すると、電流差iep - ienは減少する。電流差iep - ienが減少すると、出力電流差icbp - icbnは増加する（図３参照。図３はＤＣ特性を示しているが、ＡＣ成分についても増減の傾向は同じとなる）。したがって、入力電流差iinp - iinnが増加すると、出力電流差icbp - icbnは増加する。反対に、入力電流差iinp - iinnが減少すると、出力電流差icbp - icbnは減少する。したがって、第３差動電流信号icbp, icbnは、第１差動電流信号iinp, iinnに対して非反転となっている。このように、差動振幅調整回路１０は、非反転で差動信号の振幅調整を行う。なお、一般に差動信号は、その正相成分および逆相成分を互いに入れ替えることで極性が反転する。例えば、第１出力ノードOUT1と第２出力ノードOUT2とを互いに入れ替えることにより、差動振幅調整回路１０に反転動作をさせることもできる。

【0093】

図４及び図５は、第１制御電圧Vgcpと第２制御電圧Vgcnとの間の制御電圧差Vgcp - Vgcnと、入力電圧vcbp, vcbnの平均値Vcb_aveおよび出力電圧voutp, voutnの平均値Vout_aveとの関係を示す。比較のため、図４は、電圧レギュレータ回路８０を備えない（差動振幅調整回路１０が電源線VCCに直結する）一比較形態の受信回路の特性図を示し、図５は、電圧レギュレータ回路８０を備える本実施形態の受信回路１０１の特性図を示す。

【0094】

図４では、制御電圧差Vgcp - Vgcnが比較的大きい領域（例えば、130mV以上）では、入力電圧vcbp, vcbnの平均値Vcb_aveおよび出力電圧voutp, voutnの平均値Vout_aveは、ほぼ同じ電圧になっている。一方、制御電圧差Vgcp - Vgcnが比較的小さい領域（例えば、50mV以下）では、入力電圧vcbp, vcbnの平均値Vcb_aveは、出力電圧voutp, voutnの平均値Vout_aveよりも高くなっている。平均値Vcb_aveと平均値Vout_aveとの差は、第１帰還抵抗素子RF1および第２帰還抵抗素子RF2での電圧差に相当し、トランジスタQ5, Q6のそれぞれのベース－コレクタ間の電圧となる。このため、利得設定によってトランジスタQ5, Q6のバイアス電圧が大きく変化し、電流利得の周波数特性に影響を与える。

【0095】

一方、図５では、制御電圧差Vgcp - Vgcnの大きさによらず、平均値Vcb_aveと平均値Vout_aveは、互いに同じ一定電圧値となっている。このため、トランジスタQ5, Q6の各バイアス電圧は、安定化する。

【0096】

図６及び図７は、回路シミュレーションによって求めたＯ／Ｅ応答の周波数特性を示す（Ｏ／Ｅ：Optical signal / Electrical signal）。図６及び図７において、横軸は相補光信号Lp, Lnの周波数を表す。上述したように、制御電圧差Vgcp - Vgcnを調整することで、電流利得は、例えば、高利得high、中利得mid、低利得lowの3段階に設定することができる。

【0097】

図６の縦軸は、利得設定がhighのときの1GHzの利得の値によって各レベルの利得を規格化した値である。図６によれば、利得設定highのときの利得と利得設定lowのときの利得との間で20dB以上の可変幅が得られている。図７の縦軸は、利得設定がhigh、mid、lowのそれぞれについて、各段階での1GHzの利得の値によって各レベルの利得を規格化した値である。図７によれば、利得設定がhigh、mid、lowの各段階の周波数特性は、ほぼ重なっており、利得の変化による影響が少ないことが分かる。つまり、電流利得を変化させる際の周波数特性の変動がさらに抑制されている。

【0098】

図８は、電圧レギュレータ回路８０を備えない（差動振幅調整回路１０が電源線VCCに直結する）一比較形態の受信回路について、回路シミュレーションによって求めたＯ／Ｅ応答を示す図である。図８の縦軸は、利得設定がhigh、mid、lowのそれぞれについて、各段階での1GHzの利得の値によって各レベルの利得を規格化した値である。

【0099】

電流利得を下げて、トランジスタQ1, Q4を流れる電流が小さくなると、負荷抵抗素子RL1, RL2での電圧降下が小さくなり、差動ＴＩＡ回路２０への入力電圧vcbp, vcbnの平均値が上昇する。それにより、帰還抵抗素子RF1, RF2に直流電流が流れて、出力電圧voutp, voutnが下がり、トランジスタQ5, Q6のそれぞれのコレクタ－ベース間の電圧が低くなる。その結果、図７と比較して電流利得の変化に対してＯ／Ｅ応答の周波数特性の変動が大きくなる。

【0100】

図９は、差動振幅調整回路１０の利得を制御する制御回路を示す図である。制御回路５０は、例えば、差動電圧信号voutp, voutnの振幅を検知し、その検知結果に応じて第１制御電圧Vgcpおよび第２制御電圧Vgcnを生成する。制御回路５０は、受信回路１００の内部に備えられた回路でもよいし、受信回路１００の外部に備えられた回路でもよい。

【0101】

図１０は、制御回路の構成例を示す図である。制御回路５０は、ピーク検出回路５２、平均値検出回路５３、アンプ５４および差動増幅回路５５を含む。制御回路５０は、差動電圧信号voutp, voutnを受けるためのノードN2およびノードN3を備える。ピーク検出回路５２は、例えば、非反転入力端子および反転入力端子を有する。平均値検出回路５３は、例えば、非反転入力端子および反転入力端子を有する。ピーク検出回路５２の非反転入力端子および平均値検出回路５３の非反転入力端子は、ノードＮ２に接続されている。ピーク検出回路５２の反転入力端子および平均値検出回路５３の反転入力端子は、ノードＮ３に接続されている。例えば、ノードN2に第１電圧信号voutpが入力され、ノードN3に第２電圧信号voutnが入力される。

【0102】

ピーク検出回路５２は、第１電圧信号voutpと第２電圧信号voutnのピーク値を検出し、検出したピーク値に応じた大きさの電圧を出力する。平均値検出回路５３は、第１電圧信号voutpと第２電圧信号voutnの平均値（直流成分の大きさ）を検出し、検出した平均値に応じた大きさの電圧を出力する。アンプ５４は、ピーク検出回路５２の出力電圧（ピーク電圧値）と平均値検出回路５３の出力電圧（平均値）との差に応じた電圧（第１電圧信号voutpと第２電圧信号voutnの振幅値の半分に相当する）を出力する。アンプ５４は、例えば、差動増幅回路であり、差動出力の一方（例えば、正相成分）を出力する。したがって、アンプ５４が出力する電圧は、第１電圧信号voutpと第２電圧信号voutnの振幅値に応じた電圧となる。

【0103】

差動増幅回路５５は、アンプ５４が出力する電圧を参照電圧Vagcrefと比較する。差動増幅回路５５は、アンプ５４が出力する電圧が参照電圧Vagcrefよりも低いときは、第１制御電圧Vgcpを増やすとともに第２制御電圧Vgcnを減らして、受信回路１０１の利得を増やす（正相出力電流icbpと逆相出力電流icbnとの差の振幅を大きくする）。一方、差動増幅回路５５は、アンプ５４が出力する電圧が参照電圧Vagcrefよりも高いときは、第１制御電圧Vgcpを減らすとともに第２制御電圧Vgcnを増やして、受信回路１０１の利得を減らす（正相出力電流icbpと逆相出力電流icbnとの差の振幅を小さくする）。これにより、差動電圧信号voutp, voutnの振幅は、参照電圧Vagcrefに応じて設定される値よりも大きくならないよう制限される。言い換えると、差動電圧信号voutp, voutnの振幅は、参照電圧Vagcrefに応じて設定される値に近づくと、参照電圧Vagcrefに対して所定の制御誤差範囲内の値に維持される。なお、上記にて「利得」と称したが、第３差動電流信号icbp, icbnの振幅は、第１差動電流信号iinp, iinnの振幅と等しいか、それよりも小さく設定される。第１差動電流信号iinp, iinnの振幅は、第１入力電流iinpと第２入力電流iinnとの差（差電流）の振幅に相当する。第３差動電流信号icbp, icbnの振幅は、正相出力電流icbpと逆相出力電流icpnとの差（差電流）に相当する。

【0104】

図１１は、第２実施形態に係る受信回路の構成例を示す図である。第２実施形態において、第１実施形態と同様の構成、作用及び効果についての説明は、上述の説明を援用することで省略又は簡略する。図１１に示す受信回路１０２は、受信回路１００（図１）の一例である。

【0105】

図１１（第２実施形態）では、図２（第１実施形態）に対して、第１電流源７、第２電流源８および第３電流源９が、それぞれ、トランジスタと抵抗で示されている。また、第１電流源７、第２電流源８および第３電流源９の各トランジスタのベース電圧（バイアス電圧Vbias）及びベース電流を供給する基準電流回路４０が示されている。また、第１帰還制御電圧Vaocpおよび第２帰還制御電圧Vaocnを_、二つのオペアンプ７１，７２により生成するＡＯＣ（Automatic Offset Control）回路７０が示されている。ＡＯＣ回路７０は、帰還制御回路の一例である。また、ＡＯＣ回路７０の基準電圧Vrefを生成する基準電圧回路６０が示されている。基準電圧回路６０のトランジスタQ10のベース電圧（入力電圧）は、基準電流回路４０から供給されている。トランジスタQ10のコレクタ－エミッタ間には、第４定電流Ib4が流れる。

【0106】

受信回路１０２は、基準電流回路４０、基準電圧回路６０、電流引抜回路３０及びＡＯＣ回路７０をさらに備える。

【0107】

基準電流回路４０は、基準電流Irefを生成する。基準電流回路４０は、電流源４１とトランジスタQ11と抵抗素子RB5との直列回路を含む。第１電流源７は、第１定電流Ib1を供給する第１トランジスタQ7と、第１トランジスタQ7のエミッタに直列に接続される抵抗素子RB1と、を含む。第２電流源８は、第２定電流Ib2を供給する第２トランジスタQ8と、第２トランジスタQ8のエミッタに直列に接続される抵抗素子RB2と、を含む。第１電流源７および第２電流源８は、差動回路を構成する一対の電流源となるため、例えば、第２トランジスタQ8は、第１トランジスタQ7の電気的特性と同じ電気的特性を有することが好ましい。第３電流源９は、第３定電流Ib3を供給する第３トランジスタQ9と、第３トランジスタQ9のエミッタに直列に接続される抵抗素子RB3と、を含む。抵抗素子RB1、RB2、RB3は、グランド線に接続される。基準電流回路４０は、第１定電流Ib1、第２定電流Ib2及び第３定電流Ib3が基準電流Irefと等しくなるように、第１トランジスタQ7、第２トランジスタQ8及び第３トランジスタQ9の各ベースに直流のバイアス電圧Vbias（および直流のバイアス電流）を供給する。

【0108】

電流引抜回路３０は、第１電流信号ipdpが第１入力端子INPを介して入力され、かつ、第２電流信号ipdnが第２入力端子INNを介して入力される。電流引抜回路３０は、第１電流信号ipdpから第１直流電流Iaocp（第１帰還電流ともいう）を引き抜き、かつ、第２電流信号ipdnから第２直流電流Iaocn（第２帰還電流ともいう）を引き抜くことで、第１差動電流信号iinp, iinnを生成する。電流引抜回路３０は、第１電流信号ipdpから第１帰還電流Iaocpを引き抜くことで、第１差動電流信号iinp, iinnの正相成分の第１入力電流iinpを生成する。電流引抜回路３０は、第２電流信号ipdnから第２帰還電流Iaocnを引き抜くことで、第１差動電流信号iinp, iinnの逆相成分の第２入力電流iinnを生成する。

【0109】

第１電流信号ipdpは、情報伝達のため時間と共に変化する交流成分と、時間平均値に相当する直流成分(DC成分)と、を含む。第１帰還電流Iaocpの大きさを第１電流信号ipdpの直流成分の大きさと同じにすることによって、第１入力電流iinpは、第１電流信号ipdpの交流成分と等しくなる。また、第２電流信号ipdnは、情報伝達のため時間と共に変化する交流成分と、時間平均値に相当する直流成分と、を含む。第２帰還電流Iaocnの大きさを第２電流信号ipdnの直流成分の大きさと同じにすることによって、第２入力電流iinnは、第２電流信号ipdnの交流成分と等しくなる。言い換えると、電流引抜回路３０は、第１電流信号ipdpおよび第２電流信号ipdnからそれぞれの直流成分を除いて第１差動電流信号iinp, iinnを生成する。

【0110】

電流引抜回路３０は、第１帰還電流Iaocpを生成する第１引抜電流源３１と、第２帰還電流Iaocnを生成する第２引抜電流源３２と、を含む。第１引抜電流源３１は、入力される第１帰還制御電圧Vaocpの値に応じて、第１帰還電流Iaocpの値を変化させる。第２引抜電流源３２は、入力される第２帰還制御電圧Vaocnの値に応じて、第２帰還電流Iaocnの値を変化させる。

【0111】

差動振幅調整回路１０の入力信号（第１差動電流信号iinp, iinn）がＤＣ成分を含むと、ノード電圧Va, Va'が最適値からずれてしまう。電流引抜回路３０が第１帰還制御電圧Vaocpおよび第２帰還制御電圧Vaocnに応じてＤＣ成分を引き抜くことで、Va, Va'の最適値からのずれが抑制される。これにより、電流利得を変化させる際の周波数特性の変動をさらに抑制できる。

【0112】

ＡＯＣ回路７０は、第１入力端子INP（または、第１入力ノードIN1）の直流電圧（第１直流電圧）と第２入力端子INN（または、第２入力ノードIN2）の直流電圧（第２直流電圧）が同じになるように、第１帰還電流Iaocpと第２帰還電流Iaocnの引き抜きを制御する。この例では、ＡＯＣ回路７０は、第１直流電圧および第２直流電圧のそれぞれが基準電圧Vrefの電圧値と同じになるように、第１帰還電流Iaocpと第２帰還電流Iaocnの引き抜きを制御する。ＡＯＣ回路７０は、第１直流電圧および第２直流電圧のそれぞれと基準電圧Vrefとの差分に応じて、第１帰還制御電圧Vaocpおよび第２帰還制御電圧Vaocnを負帰還制御により生成する。これにより、第１直流電圧と第２直流電圧は、基準電圧Vrefに保たれる。ＡＯＣ回路７０と電流引抜回路３０の働きにより、第１受光素子PDP及び第２受光素子PDNのＤＣ電流が差動振幅調整回路１０に入力されないよう制御され、動作点の最適状態からのずれが抑制される。これにより、電流利得を変化させる際の周波数特性の変動を抑制できる。

【0113】

この例では、第１入力端子INP（または、第１入力ノードIN1）には、第１引抜電流源３１が接続され、第２入力端子INN（または、第２入力ノードIN2）には、第２引抜電流源３２が接続されている。第１引抜電流源３１は、第１電流信号ipdpから第１帰還電流Iaocpをグランドに分流でき、第２引抜電流源３２は、第２電流信号ipdnから第２帰還電流Iaocnをグランドに分流できる。

【0114】

ＡＯＣ回路７０は、第１帰還制御電圧Vaocpを調整して第１電流信号ipdpからの直流の分流量を制御し、第２帰還制御電圧Vaocnを調整して第２電流信号ipdnからの直流の分流量を制御する。

【0115】

ＡＯＣ回路７０は、第１入力端子INP（または、第１入力ノードIN1）の第１直流電圧が基準電圧Vrefよりも高い場合、第１帰還制御電圧Vaocpを高くして第１帰還電流Iaocpを増やす。これにより、第１入力電流iinpの直流成分が小さくなるので、第１入力端子INP（または、第１入力ノードIN1）の第１直流電圧が小さくなる帰還制御が行われる。一方、例えば、第１光信号Lpおよび第２光信号Lnの強度が減少したときに、第１入力端子INP（または、第１入力ノードIN1）の第１直流電圧が基準電圧Vrefよりも低くなるため、ＡＯＣ回路７０は、第１帰還制御電圧Vaocpを低くして第１帰還電流Iaocpを減らす。これにより、第１入力電流iinpから第１帰還電流Iaocpが過剰に引き抜かれなくなるので、第１入力端子INP（または、第１入力ノードIN1）の第１直流電圧が大きくなる帰還制御が行われる。これにより、第１直流電圧が基準電圧Vrefに維持されるように帰還制御が行われる。第２入力端子INN（または、第２入力ノードIN2）の第２直流電圧についても同様に、第２直流電圧が基準電圧Vrefに維持されるように帰還制御が行われる。

【0116】

このように、第１直流電圧と第２直流電圧が同じ目標値（基準電圧Vref）となるように帰還制御が行われる。これにより、例えば、第１受光素子PDP及び第２受光素子PDNのアンバランス（特性ばらつき）や定電流回路１１の一対のトランジスタQ7, Q8などのアンバランスがあっても、出力オフセットの小さい増幅動作が可能である。出力オフセットとは、第１電圧信号voutpの直流成分と第２電圧信号voutnの直流成分との差である。

【0117】

第１引抜電流源３１および第２引抜電流源３２は、例えば、n型FETを用いて形成された回路である。例えば、第１引抜電流源３１は、第１入力端子INPと第１入力ノードIN1とを接続する配線にドレインが接続され、グランドにソースが接続されたn型FETを有する。当該n型FETのゲートは、第1入力ノードIN1の電圧と基準電圧Vrefが入力されるオペアンプ７１の出力に接続される。同様に、例えば、第２引抜電流源３２は、第２入力端子INNと第２入力ノードIN2とを接続する配線にドレインが接続され、グランドにソースが接続されたn型FETを有する。当該n型FETのゲートは、第２入力ノードIN2の電圧と基準電圧Vrefが入力されるオペアンプ７２の出力に接続される。基準電圧Vrefは、例えば、第１帰還電流Iaocpがゼロときの第１入力ノードIN1の直流電圧と同じ値に設定される。

【0118】

オペアンプ７１，７２の利得は、十分に大きな値であればよく、例えば、一般的なオペアンプの利得である数千程度であれば十分である。

【0119】

図１２は、第３実施形態に係る受信回路の構成例を示す図である。第３実施形態において、第１及び第２実施形態と同様の構成、作用及び効果についての説明は、上述の説明を援用することで省略又は簡略する。図１２に示す受信回路１０２Ａは、受信回路１００（図１）の一例である。

【0120】

図１２（第３実施形態）の基準電圧回路６０は、図１１（第２実施形態）の基準電圧回路６０に対して、バイアス電圧VCSがベースに入力されるトランジスタQ12が追加されている。トランジスタQ12の追加によって、基準電圧回路６０における電源線VCCとグランドとの間の接続構成は、差動振幅調整回路１０における電源線VCCとグランドとの間の接続構成と一致する。すなわち、電源線VCCからグランド線に向かって、負荷抵抗素子RL1、RL2の位置に負荷抵抗素子RL5が対応し、トランジスタQ1,Q2,Q3,Q4の位置にトランジスタQ12が対応し、トランジスタQ7,Q8の位置にトランジスタQ10が対応し、抵抗素子RB1、RB2の位置に抵抗素子RB4が対応している。このように両回路構成を一致させることで、温度又は電源電圧の変動に対する基準電圧Vrefとノード電圧Va, Va'の動きを合わせられるので、精度よく補償動作を行うことができる。これにより、利得を変化させる際の周波数特性の変動をより抑制できる。

【0121】

図１２の構成では、電流分流回路１２は、第１負荷抵抗素子RL1とトランジスタQ7の間に接続されるトランジスタQ1と、第２負荷抵抗素子RL2とトランジスタQ8の間に接続されるトランジスタQ4と、を含む。一方、基準電圧回路６０は、トランジスタQ7、トランジスタQ8及びトランジスタQ9の各ベースにベースが接続されるトランジスタQ10と、負荷抵抗素子RL5とトランジスタQ10の間に接続されるトランジスタQ12と、を含む。これにより、基準電圧回路６０は、電源線VCCとグランド配線との間において、差動振幅調整回路１０における電源線VCCとグランドとの間の接続構成と同じ接続構成を有する。

【0122】

また、図１２の構成では、負荷回路１３は、電源線VCCとトランジスタQ1の間に接続される第１負荷抵抗素子RL1と、電源線VCCとトランジスタQ4の間に接続される第２負荷抵抗素子RL2と、を含む。定電流回路１１は、グランド線とトランジスタQ7の間に接続される抵抗素子RB1と、グランド線とトランジスタQ8の間に接続される抵抗素子RB2と、を含む。一方、基準電圧回路６０は、電源線VCCとトランジスタQ12の間に接続される負荷抵抗素子RL5と、グランド線とトランジスタQ10の間に接続される抵抗素子RB4と、を含む。これにより、基準電圧回路６０は、電源線VCCとグランド線との間において、差動振幅調整回路１０における電源線VCCとグランドとの間の接続構成と同じ接続構成を有する。

【0123】

図１３は、第４実施形態に係る受信回路の構成例を示す図である。第４実施形態において、上述の実施形態と同様の構成、作用及び効果についての説明は、上述の説明を援用することで省略又は簡略する。図１３に示す受信回路１０３は、受信回路１００（図１）の一例である。

【0124】

受信回路１０３は、差動トランスインピーダンスアンプ１０３ａと差動増幅回路１０３ｂとを有する。

【0125】

差動トランスインピーダンスアンプ１０３ａは、上述の実施形態の受信回路のいずれか一つが適用されてもよいし、差動トランスインピーダンスアンプの公知の構成が適用されてもよい。差動トランスインピーダンスアンプ１０３ａは、差動電流を差動電圧に変換する回路である。差動増幅回路１０３ｂは、差動トランスインピーダンスアンプ１０３ａから出力された差動電圧を増幅し、増幅した差動電圧を差動電圧信号として出力する回路である。

【0126】

図１４は、第４実施形態に係る受信回路に含まれる差動増幅回路１０３ｂの一例である。差動増幅回路１０３ｂは、差動ＯＴＡ回路９０、差動ＴＩＡ回路２０および電圧レギュレータ回路８０を備える。ＯＴＡとは、オペレーショナルトランスコンダクタンスアンプ（Operational Transconductance Amplifier）の略語である。差動ＯＴＡ回路９０は、差動電圧信号vinp, vinnに応じて差動電流信号icbp, icbnを生成する。第３実施形態の差動ＴＩＡ回路２０および電圧レギュレータ回路８０は、第１又は第２実施形態の差動ＴＩＡ回路２０および電圧レギュレータ回路８０と同構成でよい。第４実施形態の差動ＯＴＡ回路９０は、トランジスタQ12, Q13および抵抗素子REにより構成された差動対回路１４をさらに備える点で、上述の各実施形態の差動振幅調整回路１０と相違する。

【0127】

差動対回路１４は、定電流回路１１と電流分流回路１２との間に接続されている。差動対回路１４は、差動トランスインピーダンスアンプ１０３ａから供給される差動電圧信号vinp, vinnを差動電流信号iep, ienに変換する。差動対回路１４は、第１入力ノードに配置されたトランジスタQ12と、第２入力ノードに配置されたトランジスタQ13と、トランジスタQ12のエミッタとトランジスタQ13のエミッタとの間に接続される抵抗素子REと、を備える。

【0128】

トランジスタQ12は、差動電圧信号vinp, vinnの正相成分である正相電圧vinpを受けるベースと、トランジスタQ1のエミッタに接続されるコレクタと、トランジスタQ7のコレクタに接続されるエミッタと、を有する。トランジスタQ13は、差動電圧信号vinp, vinnの逆相成分である逆相電圧vinnを受けるベースと、トランジスタQ4のエミッタに接続されるコレクタと、トランジスタQ8のコレクタに接続されるエミッタと、を有する。

【0129】

差動ＯＴＡ回路９０は、差動対回路１４を備えることで、広帯域で周波数特性の変動の小さい可変利得差動増幅回路として動作する。

【符号の説明】

【0130】

１０ 差動振幅調整回路
１１ 定電流回路
１２ 電流分流回路
１３ 負荷回路
１４ 差動対回路
２０ 差動ＴＩＡ回路
３０ 電流引抜回路
４０ 基準電流回路
５０ 制御回路
６０ 基準電圧回路
７０ ＡＯＣ回路（帰還制御回路）
８０ 電圧レギュレータ回路
９０ 差動ＯＴＡ回路
１００，１０１，１０２，１０２Ａ，１０３ 受信回路
１０３ｂ 差動増幅回路
２００ 光受信回路
PDP, PDN 受光素子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】