(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024091234
(43)【公開日】2024-07-04
(54)【発明の名称】プリント回路基板
(51)【国際特許分類】
H05K 3/46 20060101AFI20240627BHJP
H01L 23/12 20060101ALI20240627BHJP
【FI】
H05K3/46 B
H05K3/46 Q
H01L23/12 Q
【審査請求】未請求
【請求項の数】17
【出願形態】OL
(21)【出願番号】P 2023089047
(22)【出願日】2023-05-30
(31)【優先権主張番号】10-2022-0182720
(32)【優先日】2022-12-23
(33)【優先権主張国・地域又は機関】KR
【公序良俗違反の表示】
(特許庁注:以下のものは登録商標)
1.BLUETOOTH
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ-メカニックス カンパニーリミテッド.
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(72)【発明者】
【氏名】鄭 明根
(72)【発明者】
【氏名】權 ▲ヒュン▼優
【テーマコード(参考)】
5E316
【Fターム(参考)】
5E316AA02
5E316AA12
5E316AA15
5E316AA38
5E316AA43
5E316CC04
5E316CC09
5E316CC10
5E316CC31
5E316CC32
5E316CC33
5E316CC34
5E316CC37
5E316CC38
5E316CC39
5E316DD02
5E316DD12
5E316DD17
5E316DD23
5E316DD24
5E316EE33
5E316FF05
5E316FF07
5E316FF08
5E316FF09
5E316FF13
5E316FF14
5E316GG17
5E316HH32
5E316HH40
5E316JJ02
(57)【要約】
【課題】微細回路層からなるビアの工程の簡素化、生産リードタイムの短縮、時間及び収率の改善、コストの低減などが可能なプリント回路基板を提供する。
【解決手段】本発明は、第1ビアホールを有する第1絶縁層、前記第1絶縁層上又は内に配置された第1配線層、及び前記第1ビアホールを実質的に充填する第1金属層を含む第1ビアを含む第1基板部と、第2ビアホールを有する第2絶縁層、前記第2絶縁層上又は内に配置された第2配線層、及び前記第2ビアホールを実質的に充填する第2金属層を含む第2ビアを含む第2基板部とを含み、前記第2基板部は、前記第1基板部上に配置され、前記第2配線層は、前記第1配線層より配線密度が高く、前記第2金属層は、前記第1金属層とは異なるめっき組職を有する、プリント回路基板に関する。
【選択図】
図3
【特許請求の範囲】
【請求項1】
第1ビアホールを有する第1絶縁層、前記第1絶縁層上又は内に配置された第1配線層、及び前記第1ビアホールを充填する第1金属層を含む第1ビアを含む第1基板部と、
第2ビアホールを有する第2絶縁層、前記第2絶縁層上又は内に配置された第2配線層、及び前記第2ビアホールを充填する第2金属層を含む第2ビアを含む第2基板部とを含み、
前記第2基板部は、前記第1基板部上に配置され、
前記第2配線層は、前記第1配線層より配線密度が高く、
前記第2金属層は、前記第1金属層とは異なるめっき組職を有する、プリント回路基板。
【請求項2】
断面上において、前記第2金属層を構成する金属の粒子の平均サイズは、前記第1金属層を構成する金属の粒子の平均サイズより小さい、請求項1に記載のプリント回路基板。
【請求項3】
前記第1金属層は、電解めっき層を含み、
前記第2金属層は、無電解めっき層を含む、請求項1に記載のプリント回路基板。
【請求項4】
前記第1金属層は、前記第1ビアホールの壁面から離隔しており、
前記第2金属層は、前記第2ビアホールの壁面に直接接触する、請求項1に記載のプリント回路基板。
【請求項5】
前記第1ビアは、前記第1ビアホールの壁面上に配置されて前記第1金属層とは異なるめっき組職を有する第3金属層をさらに含み、
前記第1金属層は、前記第3金属層上に配置される、請求項4に記載のプリント回路基板。
【請求項6】
前記第1金属層は、電解めっき層を含み、
前記第2及び第3金属層は、それぞれ無電解めっき層を含む、請求項5に記載のプリント回路基板。
【請求項7】
断面上において、前記第2ビアホールの平均幅は、前記第1ビアホールの平均幅よりさらに小さく、前記第2ビアホールの深さは、前記第1ビアホールの深さよりさらに小さい、請求項1に記載のプリント回路基板。
【請求項8】
前記第1金属層及び前記第2金属層は、それぞれ銅(Cu)を含み、
前記第1金属層は、ニッケル(Ni)を含まず、
前記第2金属層は、ニッケル(Ni)をさらに含む、請求項1に記載のプリント回路基板。
【請求項9】
前記第1絶縁層及び前記第2絶縁層は、それぞれ無機フィラーを含み、
断面上において、前記第2絶縁層に含まれる無機フィラーの平均直径は、前記第1絶縁層に含まれる無機フィラーの平均直径より小さい、請求項1に記載のプリント回路基板。
【請求項10】
前記第1配線層は、前記第1金属層、及び前記第1金属層の下側に配置されて前記第1金属層より薄い第3金属層を含み、
前記第2配線層は、前記第2金属層を含む、請求項1に記載のプリント回路基板。
【請求項11】
前記第2配線層は、前記第2金属層以外に、他の金属層は含まず、
前記第1金属層は、電解めっき層を含み、
前記第2金属層及び前記第3金属層は、それぞれ無電解めっき層を含む、請求項10に記載のプリント回路基板。
【請求項12】
前記第2配線層は、前記第2金属層の上側に配置されて前記第2金属層より厚い第4金属層をさらに含み、
前記第1金属層及び前記第4金属層は、それぞれ電解めっき層を含み、
前記第2金属層及び前記第3金属層は、それぞれ無電解めっき層を含む、請求項10に記載のプリント回路基板。
【請求項13】
前記第1基板部は、コア絶縁層と、前記コア絶縁層の上面及び下面上にそれぞれ配置される第1及び第2コア配線層と、前記コア絶縁層を貫通して前記第1及び第2コア配線層を接続する貫通ビア層と、前記コア絶縁層の上面上に配置される複数の第1ビルドアップ絶縁層と、前記複数の第1ビルドアップ絶縁層上又は内にそれぞれ配置される複数の第1ビルドアップ配線層と、前記複数の第1ビルドアップ絶縁層の少なくとも1つをそれぞれ貫通して前記複数の第1ビルドアップ配線層の少なくとも1つにそれぞれ接続される複数の第1接続ビア層と、前記コア絶縁層の下面上に配置される複数の第2ビルドアップ絶縁層と、前記複数の第2ビルドアップ絶縁層上又は内にそれぞれ配置される複数の第2ビルドアップ配線層と、前記複数の第2ビルドアップ絶縁層の少なくとも1つをそれぞれ貫通して前記複数の第2ビルドアップ配線層の少なくとも1つにそれぞれ接続される複数の第2接続ビア層とを含み、
前記複数の第1ビルドアップ絶縁層及び前記複数の第2ビルドアップ絶縁層の少なくとも1つは、前記第1絶縁層を含み、
前記複数の第1ビルドアップ配線層及び前記複数の第2ビルドアップ配線層の少なくとも1つは、前記第1配線層を含み、
前記複数の第1接続ビア層及び前記複数の第2接続ビア層の少なくとも1つは、前記第1ビアを含む、請求項1に記載のプリント回路基板。
【請求項14】
前記第2基板部は、複数の第3ビルドアップ絶縁層と、前記複数の第3ビルドアップ絶縁層上又は内にそれぞれ配置される複数の第3ビルドアップ配線層と、前記複数の第3ビルドアップ絶縁層の少なくとも1つをそれぞれ貫通して前記複数の第3ビルドアップ配線層の少なくとも1つにそれぞれ接続される複数の第3接続ビア層とを含み、
前記複数の第3ビルドアップ絶縁層は、前記第2絶縁層を含み、
前記複数の第3ビルドアップ配線層は、前記第2配線層を含み、
前記複数の第3接続ビア層は、前記第2ビアを含む、請求項13に記載のプリント回路基板。
【請求項15】
前記第2基板部の上側に配置された複数の第1外側パッドと、
前記第2基板部の上側に配置され、前記複数の第1外側パッドを露出させる第1開口を有する第1レジスト層と、
前記第1基板部の下側に配置された複数の第2外側パッドと、
前記第1基板部の下側に配置され、前記複数の第2外側パッドのそれぞれの少なくとも一部をそれぞれ露出させる複数の第2開口を有する第2レジスト層と、
前記第2基板部の上側に配置され、複数の第1接続部材を介して前記複数の第1外側パッドの一部に接続される第1半導体チップと、
前記第2基板部の上側に配置され、複数の第2接続部材を介して前記複数の第1外側パッドの他の一部に接続される第2半導体チップと、
前記第1基板部の下側に配置され、前記複数の第2外側パッドにそれぞれ接続される複数の第3接続部材とをさらに含む、請求項14に記載のプリント回路基板。
【請求項16】
第1絶縁樹脂及び第1無機フィラーを含む第1絶縁層、前記第1絶縁層の少なくとも一部を貫通する第1ビアホール、及び前記第1ビアホールを充填する電気銅を含む第1ビアを含む第1基板部と、
第2絶縁樹脂及び第2無機フィラーを含む第2絶縁層、前記第2絶縁層の少なくとも一部を貫通する第2ビアホール、及び前記第2ビアホールを充填する化学銅を含む第2ビアを含む第2基板部とを含み、
前記第2基板部は、前記第1基板部上に配置され、
断面上において、前記第2無機フィラーの平均直径は、前記第1無機フィラーの平均直径より小さい、プリント回路基板。
【請求項17】
断面上において、
前記第1絶縁層に含まれる無機フィラーは、0.5μm以上の平均直径を有し、
前記第2絶縁層に含まれる無機フィラーは、0.1μm以下の平均直径を有する、請求項16に記載のプリント回路基板。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、プリント回路基板に関する。
【背景技術】
【0002】
半導体チップの多機能及び高性能化に対応するためのチップサイズの大面積化の限界によってチップレット技術が台頭しており、それにより、パッケージ基板の配線のライン/スペースがますます微細化している。一方、微細回路層からなるビアホールの場合、相対的に深さが浅くホールのサイズが小さいにもかかわらず、一般回路層と実質的に同様のめっきプロセスで形成されており、よって、製造コストの低減には限界があり、ビアの信頼性改善にも限界がある。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明の様々な目的の1つは、微細回路層からなるビアの工程の簡素化、生産リードタイムの短縮、時間及び収率の改善、コストの低減などが可能なプリント回路基板を提供することにある。
【0004】
本発明の様々な目的の他の1つは、微細回路層のビアの信頼性を改善することのできるプリント回路基板を提供することにある。
【課題を解決するための手段】
【0005】
本発明により提案される様々な解決手段の1つは、一般回路層を含む第1基板部と微細回路層を含む第2基板部とを含むパッケージ基板において、一般回路層からなるビアと微細回路層からなるビアとに異なるフィルめっき工程を行うことである。
【0006】
例えば、一例によるプリント回路基板は、第1ビアホールを有する第1絶縁層、前記第1絶縁層上又は内に配置された第1配線層、及び前記第1ビアホールを実質的に充填する第1金属層を含む第1ビアを含む第1基板部と、第2ビアホールを有する第2絶縁層、前記第2絶縁層上又は内に配置された第2配線層、及び前記第2ビアホールを実質的に充填する第2金属層を含む第2ビアを含む第2基板部とを含み、前記第2基板部は、前記第1基板部上に配置され、前記第2配線層は、前記第1配線層より配線密度が高く、前記第2金属層は、前記第1金属層とは異なるめっき組職を有するものであってもよい。
【0007】
例えば、一例によるプリント回路基板は、第1絶縁樹脂及び第1無機フィラーを含む第1絶縁層、前記第1絶縁層の少なくとも一部を貫通する第1ビアホール、及び前記第1ビアホールを実質的に充填する電気銅を含む第1ビアを含む第1基板部と、第2絶縁樹脂及び第2無機フィラーを含む第2絶縁層、前記第2絶縁層の少なくとも一部を貫通する第2ビアホール、及び前記第2ビアホールを実質的に充填する化学銅を含む第2ビアを含む第2基板部とを含み、前記第2基板部は、前記第1基板部上に配置され、断面上において、前記第2無機フィラーの平均直径は、前記第1無機フィラーの平均直径より小さいものであってもよい。
【発明の効果】
【0008】
本発明の様々な効果の一効果として、微細回路層からなるビアの工程の簡素化、生産リードタイムの短縮、時間及び収率の改善、コストの低減などが可能なプリント回路基板を提供することができる。
【0009】
本発明の様々な効果の他の一効果として、微細回路層のビアの信頼性を改善することのできるプリント回路基板を提供することができる。
【図面の簡単な説明】
【0010】
【
図1】電子機器システムの例を概略的に示すブロック図である。
【
図2】電子機器の一例を概略的に示す斜視図である。
【
図3】プリント回路基板の一例を概略的に示す断面図である。
【
図4】
図3のA1領域の一例を概略的に示す断面図である。
【
図5】
図3のA2領域の一例を概略的に示す断面図である。
【
図6】
図3のA2領域の他の一例を概略的に示す断面図である。
【
図7】化学銅及び電気銅のめっき組職を概略的に示すイメージ図である。
【
図8】第1基板部に含まれる第1絶縁層の断面組職を概略的に示すイメージ図である。
【
図9】第2基板部に含まれる第2絶縁層の断面組職を概略的に示すイメージ図である。
【発明を実施するための形態】
【0011】
以下、添付図面を参照して本発明について説明する。図面において、要素の形状及び大きさなどはより明確な説明のために誇張又は縮小することがある。
【0012】
電子機器
図1は電子機器システムの例を概略的に示すブロック図である。
【0013】
図面を参照すると、電子機器1000は、メインボード1010を収容する。メインボード1010には、チップ関連部品1020、ネットワーク関連部品1030、及びその他の部品1040などが物理的及び/又は電気的に接続されている。それらは、後述する他の電子部品とも結合されて様々な信号ライン1090を形成する。
【0014】
チップ関連部品1020としては、揮発性メモリ(例えば、DRAM)、不揮発性メモリ(例えば、ROM)、フラッシュメモリなどのメモリチップや、セントラルプロセッサ(例えば、CPU)、グラフィックプロセッサ(例えば、GPU)、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラなどのアプリケーションプロセッサチップや、アナログ/デジタルコンバータ、ASIC(application-specific IC)などのロジックチップなどが含まれるが、それらに限定されるものではなく、それら以外にも、その他の異なる形態のチップ関連電子部品が含まれてもよいことは言うまでもない。また、それらのチップ関連部品1020を互いに組み合わせてもよいことは言うまでもない。チップ関連部品1020は、上述したチップや電子部品を含むパッケージの形態であってもよい。
【0015】
ネットワーク関連部品1030としては、Wi-Fi(IEEE802.11ファミリなど)、WiMAX(IEEE802.16ファミリなど)、IEEE802.20、LTE(long term evolution)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPS、GPRS、CDMA、TDMA、DECT、Bluetooth、3G、4G、5G、及びその後のものとして指定された任意の他の無線及び有線プロトコルが含まれるが、それらに限定されるものではなく、それら以外にも、その他の異なる複数の無線又は有線標準やプロトコルのうちの任意のものが含まれてもよい。また、ネットワーク関連部品1030をチップ関連部品1020と共に互いに組み合わせてもよいことは言うまでもない。
【0016】
その他の部品1040としては、高周波インダクタ、フェライトインダクタ、パワーインダクタ、フェライトビーズ、LTCC(low Temperature Co-Firing Ceramics)、EMI(Electro Magnetic Interference)フィルタ、MLCC(Multi-Layer Ceramic Condenser)などが含まれる。ただし、それらに限定されるものではなく、それら以外にも、その他の異なる様々な用途のために用いられるチップ部品形態の受動素子などが含まれてもよい。また、その他の部品1040をチップ関連部品1020及び/又はネットワーク関連部品1030と互いに組み合わせてもよいことは言うまでもない。
【0017】
電子機器1000の種類によって、電子機器1000は、メインボード1010に物理的及び/又は電気的に接続されてもよく接続されなくてもよい他の電子部品を含んでもよい。他の電子部品の例としては、カメラモジュール1050、アンテナモジュール1060、ディスプレイ1070、バッテリ1080などが挙げられる。ただし、それらに限定されるものではなく、オーディオコーデック、ビデオコーデック、電力増幅器、コンパス、加速度計、ジャイロスコープ、スピーカ、大容量記憶装置(例えば、ハードディスクドライブ)、CD(compact disk)、DVD(digital versatile disk)などであってもよい。それら以外にも、電子機器1000の種類によって様々な用途のために用いられるその他の電子部品などが含まれてもよいことは言うまでもない。
【0018】
電子機器1000は、スマートフォン(smart phone)、パーソナルデジタルアシスタント(personal digital assistant)、デジタルビデオカメラ(digital video camera)、デジタルスチルカメラ(digital still camera)、ネットワークシステム(network system)、コンピュータ(computer)、モニタ(monitor)、タブレット(tablet)、ラップトップ(laptop)、ネットブック(netbook)、テレビ(television)、ビデオゲーム(video game)、スマートウォッチ(smart watch)、オートモーティブ(Automotive)などであってもよい。ただし、それらに限定されるものではなく、それら以外にも、データを処理する任意の他の電子機器であってもよいことは言うまでもない。
【0019】
【0020】
図面を参照すると、電子機器は、例えばスマートフォン1100であってもよい。スマートフォン1100の内部には、マザーボード1110が収容されており、そのようなマザーボード1110には、様々な部品1120が物理的及び/又は電気的に接続されている。また、カメラモジュール1130及び/又はスピーカ1140のように、マザーボード1110に物理的及び/又は電気的に接続されてもよく接続されなくてもよい他の部品が内部に収容されている。部品1120の一部は、上述したチップ関連部品であってもよく、例えば部品パッケージ1121であってもよいが、それに限定されるものではない。部品パッケージ1121は、能動部品及び/又は受動部品を含む電子部品が表面実装配置されたプリント回路基板の形態であってもよい。あるいは、部品パッケージ1121は、能動部品及び/又は受動部品が内蔵されたプリント回路基板の形態であってもよい。一方、電子機器は、必ずしもスマートフォン1100に限定されるものではなく、上述したように、他の電子機器であってもよいことは言うまでもない。
【0021】
プリント回路基板
図3はプリント回路基板の一例を概略的に示す断面図である。
【0022】
図面を参照すると、一例によるプリント回路基板500は、第1基板部100及び第2基板部200を含む多層プリント回路基板であってもよい。例えば、一例によるプリント回路基板500は、基板に実装される複数の半導体チップ間の電気的接続が可能な再配線層を含むパッケージ基板であってもよい。例えば、第1基板部100は、コアタイプの基板であってもよい。例えば、第1基板部100は、コア部の両側に一般回路層を含むビルドアップ部が形成された構造を有してもよい。また、第2基板部200は、コアレスタイプの基板であってもよい。例えば、第2基板部200は、微細回路層を含むビルドアップ部が形成された構造を有してもよい。そのような第1基板部100と第2基板部200とを上下に直接積層することにより、多層プリント回路基板を構成することができる。
【0023】
一方、第2基板部200に含まれるビルドアップ配線層221は、第1基板部100に含まれるコア配線層121、122及び/又はビルドアップ配線層123、124より配線密度が高くてもよい。例えば、第2基板部200のビルドアップ配線層221は、相対的にファインピッチの高密度配線を含んでもよく、第1基板部100のコア配線層121、122及び/又はビルドアップ配線層123、124は、相対的に低密度配線を含んでもよい。例えば、第2基板部200のビルドアップ配線層221は、第1基板部100のコア配線層121、122及び/又はビルドアップ配線層123、124より配線の厚さ、ライン/スペース、ピッチなどが相対的にさらに小さくてもよい。また、第2基板部200の互いに異なる層に配置されたビルドアップ配線層221間の絶縁距離も、第1基板部100の互いに異なる層に配置されたコア配線層121、122及び/又はビルドアップ配線層123、124間の絶縁距離より小さくてもよい。一方、厚さ、ライン、スペース、ピッチなどは、プリント回路基板の研磨断面又は切断断面を基準として走査顕微鏡又は光学顕微鏡を用いて測定してもよい。それらの数値が一定しない場合は、任意の5地点で測定した値の平均値で比較してもよい。
【0024】
一方、一例によるプリント回路基板500は、第2基板部200の上側に配置された複数の第1外側パッドP1、第2基板部200の上側に配置されて複数の第1外側パッドP1を露出させる第1開口h1を有する第1レジスト層310、第1基板部100の下側に配置された複数の第2外側パッドP2、第1基板部100の下側に配置されて複数の第2外側パッドP2のそれぞれの少なくとも一部をそれぞれ露出させる複数の第2開口h2を有する第2レジスト層320、第2基板部200の上側に配置されて複数の第1接続部材411を介して複数の第1外側パッドP1の一部に接続される第1半導体チップ410、第2基板部200の上側に配置されて複数の第2接続部材421を介して複数の第1外側パッドP1の他の一部に接続される第2半導体チップ420、及び/又は第1基板部100の下側に配置されて複数の第2外側パッドP2にそれぞれ接続される複数の第3接続部材450をさらに含んでもよい。
【0025】
以下、図面を参照して、一例によるプリント回路基板500の構成要素についてより詳細に説明する。
【0026】
第1基板部100は、コアタイプの多層基板であってもよい。例えば、第1基板部100は、コア絶縁層111と、コア絶縁層111の上面及び下面上にそれぞれ配置される第1及び第2コア配線層121、122と、コア絶縁層111を貫通して第1及び第2コア配線層121、122を接続する貫通ビア層131と、コア絶縁層111の上面上に配置される複数の第1ビルドアップ絶縁層112と、複数の第1ビルドアップ絶縁層112上又は内にそれぞれ配置される複数の第1ビルドアップ配線層123と、複数の第1ビルドアップ絶縁層112の少なくとも1つをそれぞれ貫通して複数の第1ビルドアップ配線層123の少なくとも1つにそれぞれ接続される複数の第1接続ビア層132と、コア絶縁層111の下面上に配置される複数の第2ビルドアップ絶縁層113と、複数の第2ビルドアップ絶縁層113上又は内にそれぞれ配置される複数の第2ビルドアップ配線層124と、複数の第2ビルドアップ絶縁層113の少なくとも1つをそれぞれ貫通して複数の第2ビルドアップ配線層124の少なくとも1つにそれぞれ接続される複数の第2接続ビア層133とを含んでもよい。
【0027】
コア絶縁層111は、絶縁物質を含んでもよい。絶縁物質としては、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、又はそれらの絶縁樹脂がシリカなどの無機フィラーと混合された材料、もしくは無機フィラーと共にガラス繊維(Glass Fiber、Glass Cloth、Glass Fabric)などの芯材に含浸された樹脂、例えばCCL(Copper Clad Laminate)の絶縁材などが用いられてもよいが、それらに限定されるものではない。コア絶縁層111は、第1及び第2ビルドアップ絶縁層112、113のそれぞれより厚さがさらに厚くてもよいが、それに限定されるものではない。
【0028】
第1及び第2ビルドアップ絶縁層112、113は、それぞれ絶縁物質を含んでもよい。絶縁物質としては、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、又はそれらの絶縁樹脂がシリカなどの無機フィラーと混合された材料、もしくは無機フィラーと共にガラス繊維などの芯材に含浸された樹脂、例えばABF(Ajinomoto Build-up Film)、プリプレグ(Prepreg)、RCC(Resin Coated Copper)の絶縁材などが用いられてもよいが、それらに限定されるものではない。第1及び第2ビルドアップ絶縁層112、113の層数は、特に限定されるものではなく、同じ層数を有してもよいが、それに限定されるものではない。
【0029】
第1及び第2コア配線層121、122は、それぞれ金属物質を含んでもよい。金属物質としては、銅(Cu)、アルミニウム(Al)、銀(Ag)、錫(Sn)、金(Au)、ニッケル(Ni)、鉛(Pb)、チタン(Ti)、又はそれらの合金などが用いられてもよい。第1及び第2コア配線層121、122は、それぞれ無電解めっき層(又は化学銅)及び電解めっき層(又は電気銅)を含んでもよい。一方、無電解めっき層の代わりにスパッタリング層が形成されてもよく、必要に応じて、両方とも含んでもよい。また、銅箔をさらに含んでもよい。第1及び第2コア配線層121、122は、それぞれ当該層の設計デザインに応じて様々な機能を実行することができる。例えば、グランドパターン、パワーパターン、信号パターンなどを含んでもよい。ここで、信号パターンは、グランドパターン、パワーパターンなどを除く各種信号、例えばデータ信号などを含んでもよい。それらのパターンは、それぞれライン(line)パターン、プレーン(plane)パターン及び/又はパッド(pad)パターンを含んでもよい。
【0030】
第1及び第2ビルドアップ配線層123、124は、それぞれ金属物質を含んでもよい。金属物質としては、銅(Cu)、アルミニウム(Al)、銀(Ag)、錫(Sn)、金(Au)、ニッケル(Ni)、鉛(Pb)、チタン(Ti)、又はそれらの合金などが用いられてもよい。第1及び第2ビルドアップ配線層123、124は、それぞれ無電解めっき層(又は化学銅)及び電解めっき層(又は電気銅)を含んでもよいが、それに限定されるものではない。無電解めっき層の代わりにスパッタリング層が形成されてもよく、両方とも含んでもよい。また、銅箔をさらに含んでもよい。第1及び第2ビルドアップ配線層123、124は、それぞれ当該層の設計デザインに応じて様々な機能を実行することができる。例えば、グランドパターン、パワーパターン、信号パターンなどを含んでもよい。ここで、信号パターンは、グランドパターン、パワーパターンなどを除く各種信号、例えばデータ信号などを含んでもよい。それらのパターンは、それぞれラインパターン、プレーンパターン及び/又はパッドパターンを含んでもよい。
【0031】
貫通ビア層131は、貫通ビアを含んでもよい。貫通ビアは、貫通ホールの壁面に形成された金属層と、金属層を充填するプラグとを含んでもよい。金属層は、銅(Cu)、アルミニウム(Al)、銀(Ag)、錫(Sn)、金(Au)、ニッケル(Ni)、鉛(Pb)、チタン(Ti)、又はそれらの合金などの金属物質を含んでもよい。プラグは、絶縁材質のインクを含んでもよい。金属層は、無電解めっき層(又は化学銅)及び電解めっき層(又は電気銅)を含んでもよいが、それに限定されるものではない。無電解めっき層の代わりにスパッタリング層が形成されてもよく、両方とも含んでもよい。貫通ビア層131は、設計デザインに応じて様々な機能を実行することができる。例えば、グランドビア、パワービア、信号ビアなどを含んでもよい。ここで、信号ビアは、グランドビア、パワービアなどを除く各種信号、例えばデータ信号などを伝達するためのビアを含んでもよい。
【0032】
第1及び第2接続ビア層132、133は、マイクロビアを含んでもよい。マイクロビアは、ビアホールを充填するフィルドビア(filed VIA)又はビアホールの壁面に沿って配置されるコンフォーマルビア(conformal VIA)であってもよい。マイクロビアは、スタック型(stacked type)及び/又はスタッガード型(staggered type)に配置されてもよい。第1及び第2接続ビア層132、133は、それぞれ金属物質を含んでもよく、金属物質は、銅(Cu)、アルミニウム(Al)、銀(Ag)、錫(Sn)、金(Au)、ニッケル(Ni)、鉛(Pb)、チタン(Ti)、又はそれらの合金などの金属物質を含んでもよい。第1及び第2接続ビア層132、133は、それぞれ無電解めっき層(又は化学銅)及び電解めっき層(又は電気銅)を含んでもよいが、それに限定されるものではない。無電解めっき層の代わりにスパッタリング層が形成されてもよく、両方とも含んでもよい。第1及び第2接続ビア層132、133は、当該層の設計デザインに応じて様々な機能を実行することができる。例えば、グランドビア、パワービア、信号ビアなどを含んでもよい。ここで、信号ビアは、グランドビア、パワービアなどを除く各種信号、例えばデータ信号などを伝達するためのビアを含んでもよい。
【0033】
第2基板部200は、微細回路を含むコアレスタイプの多層ビルドアップ基板であってもよい。例えば、第2基板部200は、複数の第3ビルドアップ絶縁層211と、複数の第3ビルドアップ絶縁層211上又は内にそれぞれ配置される複数の第3ビルドアップ配線層221と、複数の第3ビルドアップ絶縁層211の少なくとも1つをそれぞれ貫通して複数の第3ビルドアップ配線層221の少なくとも1つにそれぞれ接続される複数の第3接続ビア層231とを含んでもよい。
【0034】
第3ビルドアップ絶縁層211は、絶縁物質を含んでもよい。絶縁物質としては、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、又はそれらの絶縁樹脂がシリカなどの無機フィラーと混合された材料、もしくは無機フィラーと共にガラス繊維などの芯材に含浸された樹脂、例えばABF(Ajinomoto Build-up Film)、プリプレグ(Prepreg)、RCC(Resin Coated Copper)の絶縁材などが用いられてもよいが、それらに限定されるものではない。必要に応じて、感光性絶縁物質、例えばPID(Photo Imageable Dielectric)を含んでもよい。第3ビルドアップ絶縁層211の層数は、特に限定されるものではない。
【0035】
第3ビルドアップ配線層221は、金属物質を含んでもよい。金属物質としては、銅(Cu)、アルミニウム(Al)、銀(Ag)、錫(Sn)、金(Au)、ニッケル(Ni)、鉛(Pb)、チタン(Ti)、又はそれらの合金などが用いられてもよい。第3ビルドアップ配線層221は、無電解めっき層(又は化学銅)のみを含んでもよいが、それに限定されるものではなく、電解めっき層(又は電気銅)をさらに含んでもよい。また、無電解めっき層に加えて、スパッタリング層をさらに含んでもよい。第3ビルドアップ配線層221は、当該層の設計デザインに応じて様々な機能を実行することができる。例えば、グランドパターン、パワーパターン、信号パターンなどを含んでもよい。ここで、信号パターンは、グランドパターン、パワーパターンなどを除く各種信号、例えばデータ信号などを含んでもよい。それらのパターンは、それぞれラインパターン、プレーンパターン及び/又はパッドパターンを含んでもよい。
【0036】
第3接続ビア層231は、マイクロビアを含んでもよい。マイクロビアは、ビアホールを充填するフィルドビア(filed VIA)又はビアホールの壁面に沿って配置されるコンフォーマルビア(conformal VIA)であってもよい。マイクロビアは、スタック型(stacked type)及び/又はスタッガード型(staggered type)に配置されてもよい。第3接続ビア層231は、金属物質を含んでもよく、金属物質は、銅(Cu)、アルミニウム(Al)、銀(Ag)、錫(Sn)、金(Au)、ニッケル(Ni)、鉛(Pb)、チタン(Ti)、又はそれらの合金などの金属物質を含んでもよい。第3接続ビア層231は、無電解めっき層(又は化学銅)のみを含んでもよいが、それに限定されるものではなく、必要に応じて、スパッタリング層をさらに含んでもよい。第3接続ビア層231は、当該層の設計デザインに応じて様々な機能を実行することができる。例えば、グランドビア、パワービア、信号ビアなどを含んでもよい。ここで、信号ビアは、グランドビア、パワービアなどを除く各種信号、例えばデータ信号などを伝達するためのビアを含んでもよい。
【0037】
第1及び第2レジスト層310、320は、絶縁物質を含んでもよく、絶縁物質としては、液状タイプ又はフィルムタイプの半田レジスト(Solder Resist)が用いられる。ただし、それに限定されるものではなく、他の種類の材料が用いられてもよい。第1レジスト層310は、第2基板部200の最上側に配置されたビルドアップ配線層の上面上に配置される複数の第1外側パッドP1のそれぞれの少なくとも一部を露出させる第1開口h1を有してもよい。例えば、1つの第1開口h1は、複数の第1外側パッドP1のそれぞれの少なくとも一部を露出させてもよい。第1開口h1から露出する複数の第1外側パッドP1上には、それぞれ第1表面処理層が形成されてもよい。第1表面処理層のそれぞれは、第1外側パッドP1のそれぞれの上面及び側面を覆ってもよい。第2レジスト層320は、第1基板部100の最下側に配置されたビルドアップ配線層の下面上に配置される複数の第2外側パッドP2のそれぞれの少なくとも一部をそれぞれ露出させる複数の第2開口h2を有してもよい。例えば、複数の第2開口h2は、それぞれ複数の第2外側パッドP2のそれぞれの少なくとも一部を露出させてもよい。第2開口h2から露出する複数の第2外側パッドP2上には、それぞれ第2表面処理層が形成されてもよい。第2表面処理層のそれぞれは、第2外側パッドP2のそれぞれの下面を覆ってもよい。
【0038】
第1及び第2半導体チップ410、420は、それぞれ数百~数百万個以上の素子が1つのチップ内に集積化された集積回路(IC:Integrated Circuit)ダイ(Die)を含んでもよい。ここで、集積回路は、例えば、セントラルプロセッサ(例えば、CPU)、グラフィックプロセッサ(例えば、GPU)、フィールドプログラマブルゲートアレイ(FPGA)、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラ、アプリケーションプロセッサ(例えば、AP)、アナログ/デジタルコンバータ、ASIC(application-specific IC)などのロジックチップであってもよいが、それらに限定されるものではなく、揮発性メモリ(例えば、DRAM)、不揮発性メモリ(例えば、ROM)、フラッシュメモリ、HBM(High Bandwidth Memory)などのメモリチップ、又はPMIC(Power Management IC)などの他の種類であってもよいことは言うまでもない。例えば、第1半導体チップ410はCPU、GPUなどのロジックチップであってもよく、第2半導体チップ420はHBMなどのメモリチップであってもよいが、それに限定されるものではない。
【0039】
第1及び第2半導体チップ410、420は、それぞれアクティブウエハに基づいて形成されたものであってもよく、その場合、それぞれの本体となる母材としては、シリコン(Si)、ゲルマニウム(Ge)、ガリウムヒ素(GaAs)などが用いられてもよい。本体には、様々な回路が形成されていてもよい。それぞれの本体には、接続パッドが形成されてもよく、接続パッドは、アルミニウム(Al)、銅(Cu)などの導電性物質を含んでもよい。第1及び第2半導体チップ410、420は、ベアダイ(bare die)であってもよく、その場合、接続パッド上には、必要に応じて、金属バンプが配置されてもよい。第1及び第2半導体チップ410、420は、パッケージダイ(packaged die)であってもよく、その場合、接続パッド上に再配線層がさらに形成され、必要に応じて、再配線層上に金属バンプが配置されてもよい。
【0040】
第1及び第2半導体チップ410、420は、それぞれ複数の第1及び第2接続部材411、421を介して第1レジスト層310上に実装されてもよい。例えば、第1及び第2半導体チップ410、420は、それぞれ複数の第1及び第2接続部材411、421を介して複数の第1外側パッドP1にそれぞれ独立して電気的に接続されてもよい。また、第1及び第2半導体チップ410、420は、第1及び第2アンダーフィル412、422により固定されてもよい。複数の第1及び第2接続部材411、421は、それぞれ低融点金属、例えば錫(Sn)-アルミニウム(Al)-銅(Cu)などの半田などからなってもよいが、それは一例に過ぎず、材質が特にそれに限定されるものではない。第1及び第2アンダーフィル412、422は、エポキシなどの接着成分を含んでもよいが、それに限定されるものではない。
【0041】
複数の第3接続部材450は、プリント回路基板500を電子機器のメインボードや他の基板などに接続するための構成である。複数の第3接続部材450は、複数の第2外側パッドP2にそれぞれ独立して電気的に接続されてもよい。必要に応じて、複数の第3接続部材450は、公知の金属物質からなるアンダーバンプ金属を介してそれぞれ配置されてもよい。複数の第3接続部材450は、導電性物質、例えば半田(solder)などからなってもよいが、それは一例に過ぎず、材質が特にそれに限定されるものではない。複数の第3接続部材450は、それぞれランド(land)、ボール(ball)、ピン(pin)などであってもよい。複数の第3接続部材450は、それぞれ多重層又は単一層からなってもよい。多重層からなる場合は、銅柱(pillar)及び半田を含んでもよく、単一層からなる場合は、錫-銀半田や銅を含んでもよいが、それに限定されるものではない。
【0042】
図4は
図3のA1領域の一例を概略的に示す断面図である。
【0043】
図面を参照すると、第1基板部100において、複数の第1ビルドアップ絶縁層112の少なくとも1つは、第1ビアホールV1を有してもよく、複数の第1ビルドアップ配線層123の少なくとも1つは、第1金属層M1及び第2金属層M2を含んでもよく、複数の第1接続ビア層132の少なくとも1つも、第1金属層M1及び第2金属層M2を含んでもよい。第1金属層M1は、複数の第1ビルドアップ絶縁層112の少なくとも1つの上面上に配置されてもよく、また、複数の第1ビルドアップ絶縁層112の少なくとも1つに形成された第1ビアホールV1の壁面上に延びてもよい。第2金属層M2は、第1金属層M1上に配置されてもよく、また、第1金属層M1の配置により第1ビアホールV1の壁面からは離隔しているが、第1ビアホールV1を実質的に充填してもよい。実質的に充填するとは、例えば、フィルめっきで充填することをいい、完全に充填する場合のみではなく、ボイドなどによる微細な空間が存在する場合も含み得る。
【0044】
一方、第1金属層M1は、無電解めっき層、例えば化学銅を含んでもよい。また、第2金属層M2は、電解めっき層、例えば電気銅を含んでもよい。例えば、第1ビアホールV1は、第2金属層M2の電解めっき層でフィルめっきされてもよく、第1金属層M1の無電解めっき層は、電解めっきのためのシード金属層であってもよい。よって、配線層において、第1金属層M1は、第2金属層M2より厚さが薄くてもよい。厚さは、プリント回路基板の研磨断面又は切断断面を基準として走査顕微鏡又は光学顕微鏡を用いて測定してもよく、厚さが一定しない場合は、任意の5地点で測定した値の平均値で比較してもよい。このように、断面上において相当の平均幅及び深さを有する第1ビアホールV1の場合は、工程時間の短縮などのために、電解めっきでフィルめっきを行ってもよい。
【0045】
一方、上述した第1ビアホールV1と第1及び第2金属層M1、M2は、第1基板部100における複数の第2ビルドアップ絶縁層113の少なくとも1つと第2ビルドアップ配線層124の少なくとも1つと第2接続ビア層133の少なくとも1つとにも実質的に同様に適用することができ、それについての重複する説明は省略する。
【0046】
図5は
図3のA2領域の一例を概略的に示す断面図である。
【0047】
図面を参照すると、第2基板部200において、複数の第3ビルドアップ絶縁層211の少なくとも1つは、第2ビアホールV2を有してもよく、複数の第3ビルドアップ配線層221の少なくとも1つは、第3金属層M3を含んでもよく、複数の第3接続ビア層231の少なくとも1つも、第3金属層M3を含んでもよい。複数の第3ビルドアップ配線層221の少なくとも1つと複数の第3接続ビア層231の少なくとも1つとは、それぞれ第3金属層M3のみを含んでもよい。例えば、第3金属層M3以外に、他の金属層は含まなくてもよい。例えば、第3金属層M3は、複数の第3ビルドアップ絶縁層211の少なくとも1つの上面上に配置されてもよく、また、複数の第3ビルドアップ絶縁層211の少なくとも1つに形成された第2ビアホールV2の壁面上に配置されてそれに直接接触し、第2ビアホールV2を実質的に充填してもよい。実質的に充填するとは、例えば、フィルめっきで充填することをいい、完全に充填する場合のみではなく、ボイドなどによる微細な空間が存在する場合も含み得る。
【0048】
一方、第3金属層M3は、無電解めっき層、例えば化学銅を含んでもよい。例えば、第2ビアホールV2は、第3金属層M3の無電解めっき層でフィルめっきされてもよい。この場合、製造コストを低減することができ、また、第2ビアホールV2に形成されるビアの信頼性を改善することができる。より具体的には、第2基板部200は、上述したように、第1及び第2半導体チップ410、420間の電気的接続のための再配線層、すなわち微細回路層を含んでもよく、よって、第2ビアホールV2は、第1ビアホールV1よりさらに微細なホールであってもよい。例えば、第2ビアホールV2は、第1ビアホールV1より断面上における平均幅及び深さがさらに小さくてもよい。例えば、第2ビアホールV2は、断面上において10μm以下の平均幅及び7μm以下の深さを有してもよい。幅及び深さは、プリント回路基板の研磨断面又は切断断面を基準として走査顕微鏡又は光学顕微鏡を用いて測定してもよく、平均数値は、任意の5地点で測定した値の平均値で比較してもよい。このように、微細な第2ビアホールV2は、無電解めっきだけで十分なフィルめっきが可能であり、その場合、電解めっき工程を省略することができるので、工程の簡素化、生産リードタイムの短縮、時間及び収率の改善、コストの低減などの効果を奏することができる。例えば、ビアホールの充填を化学銅と電気銅に分けて行うことに比べて、工程の簡素化により生産リードタイムを短縮することができ、露光以降の現像/剥離/エッチング工程のインライン構成が可能になって時間及び収率を改善することができ、電気銅の設備投資を減らして投資コストを低減することができる。また、第2ビアホールV2の内部が無電解めっき層、例えば化学銅で一体化されるので、めっき組職を一元化することができ、よって、第2ビアホールV2に形成されるビアの信頼性を改善することができる。それと共に、第2ビアホールV2に形成されるビアに接続される配線層、例えば複数の第3ビルドアップ配線層221の少なくとも1つも無電解めっきだけで形成することができるので、それに含まれる配線をより微細で薄く形成することができ、同様に、工程の簡素化、生産リードタイムの短縮、時間及び収率の改善、コストの低減などの効果を奏することができる。
【0049】
図6は
図3のA2領域の他の一例を概略的に示す断面図である。
【0050】
図面を参照すると、他の一例においては、上述した一例とは異なり、複数の第3ビルドアップ配線層221の少なくとも1つが第4金属層M4をさらに含んでもよい。第4金属層M4は、第3金属層M3上に配置されてもよい。第4金属層M4は、電解めっき層、例えば電気銅を含んでもよい。第3金属層M3の無電解めっき層は、電解めっきのためのシード金属層であってもよい。よって、配線層において、第3金属層M3は、第4金属層M4より厚さが薄くてもよい。厚さは、プリント回路基板の研磨断面又は切断断面を基準として走査顕微鏡又は光学顕微鏡を用いて測定してもよく、厚さが一定しない場合は、任意の5地点で測定した値の平均値で比較してもよい。このように、十分な厚さの配線が必要な場合は、複数の第3ビルドアップ配線層221の少なくとも1つを多層の金属層で形成してもよい。その他の内容は、上述した一例と実質的に同様であり、重複する説明は省略する。
【0051】
図7は化学銅及び電気銅のめっき組職を概略的に示すイメージ図である。
【0052】
図面を参照すると、化学銅と電気銅とはめっき組職が異なり得る。よって、両方は区別され得る。例えば、断面上において、化学銅を構成する金属の粒子の平均サイズは、電気銅を構成する金属の粒子の平均サイズより小さいものであり得る。粒子のサイズは、断面上における面積及び/又は直径を比較して判断してもよく、それは、プリント回路基板の研磨断面又は切断断面を基準として走査顕微鏡又は光学顕微鏡を用いて測定してもよい。平均数値は、任意の5地点で測定した値の平均値で比較してもよい。それと共に、化学銅は、銅(Cu)に加えて、ニッケル(Ni)をさらに含むものであってもよく、電気銅は、銅(Cu)を含むが、ニッケル(Ni)は含まないものであってもよいが、それに限定されるものではない。このような化学銅及び電気銅の特徴は、上述した第1~第4金属層M1、M2、M3、M4に実質的に同様に適用することができる。
【0053】
図8及び
図9はそれぞれ第1基板部に含まれる第1絶縁層及び第2基板部に含まれる第2絶縁層の断面組職を概略的に示すイメージ図である。
【0054】
図面を参照すると、上述した第1基板部100に含まれる第1絶縁層、例えば上述した複数の第1及び第2ビルドアップ絶縁層112、113の少なくとも1つは、第1絶縁樹脂及び第1無機フィラーを含んでもよい。また、上述した第2基板部200に含まれる第2絶縁層、例えば上述した複数の第3ビルドアップ絶縁層211の少なくとも1つは、第2絶縁樹脂及び第2無機フィラーを含んでもよい。ここで、断面上において、第2絶縁層に含まれる第2無機フィラーの平均直径は、第1絶縁層に含まれる第1無機フィラーの平均直径より小さくてもよい。例えば、第1無機フィラーは、0.5μm以上の平均直径を有してもよく、第2無機フィラーは、0.1μm以下の平均直径を有してもよいが、それに限定されるものではない。直径は、プリント回路基板の研磨断面又は切断断面を基準として走査顕微鏡又は光学顕微鏡を用いて測定してもよく、平均数値は、任意の5地点で測定した値の平均値で比較してもよい。すなわち、相対的に小さいサイズのビアホールが形成される第2絶縁層は、相対的に大きいサイズのビアホールが形成される第1絶縁層より相対的に小さいサイズの無機フィラーを含んでもよい。
【0055】
本発明において、「断面上において」とは、対象物を垂直に切断したときの断面形状、又は側面視における対象物の断面形状を意味し得る。また、「平面上において」は、対象物を水平に切断したときの形状、又は上面視もしくは底面視における対象物の平面形状であり得る。
【0056】
本発明において、「下側」、「下部」、「下面」などは、便宜上、図面の断面を基準として有機インターポーザを含む半導体パッケージの実装面を向く方向を意味するものとして用い、「上側」、「上部」、「上面」などは、その逆方向として用いた。ただし、それは、説明の便宜上、方向を定義したものであって、特許請求の範囲の権利範囲がそのような方向に関する記載により特に限定されるものではないことは言うまでもない。
【0057】
本発明において、「実質的に」とは、工程で生じる工程誤差や位置偏差、測定時の誤差などを含めて判断することを意味し得る。また、「接続される」は、直接接続されることだけでなく、間接的に接続されることを含む概念である。さらに、「第1」、「第2」などの表現は、ある構成要素と他の構成要素とを区分するために用いられるものであり、当該構成要素の順序及び/又は重要度などを限定するものではない。場合によっては、権利範囲を逸脱しない範囲で、第1構成要素を第2構成要素と命名してもよく、同様に、第2構成要素を第1構成要素と命名してもよい。
【0058】
本発明において用いられた「一例」という表現は、同じ実施形態を意味するものではなく、それぞれ互いに異なる固有の特徴を強調して説明するために提供されたものである。しかし、上記提示された一例は、他の一例の特徴と組み合わせられて実現されることを排除するものではない。例えば、特定の一例に説明されている事項が他の一例に説明されていないとしても、他の一例にその事項と反対であるか矛盾する説明がない限り、他の一例に関する説明と理解され得る。
【0059】
本発明において用いられた用語は、単に一例を説明するために用いられたものであり、本発明を限定する意図ではない。ここで、単数の表現は、文脈上明らかに異なる意味でない限り、複数の表現を含む。
【符号の説明】
【0060】
1000 電子機器
1010 メインボード
1020 チップ関連部品
1030 ネットワーク関連部品
1040 その他の部品
1050 カメラモジュール
1060 アンテナモジュール
1070 ディスプレイ
1080 バッテリ
1090 信号ライン
1100 スマートフォン
1110 マザーボード
1120 部品
1121 部品パッケージ
1130 カメラモジュール
1140 スピーカ
500 プリント回路基板
100 基板部
111 コア絶縁層
121、122 コア配線層
131 貫通ビア層
112、113 ビルドアップ絶縁層
123、124 ビルドアップ配線層
132、133 接続ビア層
200 基板部
211 ビルドアップ絶縁層
221 ビルドアップ配線層
231 接続ビア層
310、320 レジスト層
310、320 レジスト層
411、421 接続部材
412、422 アンダーフィル
450 接続部材
P1、P2 外側パッド
h1、h2 開口
V1、V2 ビアホール
M1、M2、M3、M4 金属層