特開 2024-91457 半導体パッケージ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024091457

(43)【公開日】2024-07-04

(54)【発明の名称】半導体パッケージ

(51)【国際特許分類】

   H01L 21/02 20060101AFI20240627BHJP

   H01L 21/60 20060101ALI20240627BHJP

【ＦＩ】

H01L21/02 B

H01L21/60 311Q

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2023195991

(22)【出願日】2023-11-17

(31)【優先権主張番号】10-2022-0181439

(32)【優先日】2022-12-22

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】390019839

【氏名又は名称】三星電子株式会社

【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．

【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】金 兌泳

(72)【発明者】

【氏名】閔 俊弘

(72)【発明者】

【氏名】鄭 銀淑

(72)【発明者】

【氏名】▲ちょう▼ 昭惠

【テーマコード（参考）】

5F044

【Ｆターム（参考）】

5F044KK05

5F044KK18

5F044LL15

5F044QQ06

(57)【要約】

【課題】半導体パッケージが提供される。
【解決手段】半導体パッケージはシリコンを含む第１基板、第１基板上で第１基板と接し、シリコン酸化物を含み、第１濃度のシリコンを含む第１絶縁層、第１絶縁層上で第１絶縁層と接し、シリコン酸化物を含み、第１濃度より小さい第２濃度のシリコンを含む第２絶縁層、および第２絶縁層上に配置される構造体を含み、第１濃度は第１絶縁層の総重量に対する第１絶縁層に含まれたシリコンの重量の比率を意味し、第２濃度は第２絶縁層の総重量に対する第２絶縁層に含まれたシリコンの重量の比率を意味し、第１濃度は２０ｗｔ％～５０ｗｔ％である。
【選択図】図１

【特許請求の範囲】

【請求項1】

シリコンを含む第１基板；
前記第１基板上で前記第１基板と接し、シリコン酸化物を含み、第１濃度のシリコンを含む第１絶縁層；
前記第１絶縁層上で前記第１絶縁層と接し、シリコン酸化物を含み、前記第１濃度より小さい第２濃度のシリコンを含む第２絶縁層；および
前記第２絶縁層上に配置される構造体を含み、
前記第１濃度は前記第１絶縁層の総重量に対する前記第１絶縁層に含まれたシリコンの重量の比率を意味し、
前記第２濃度は前記第２絶縁層の総重量に対する前記第２絶縁層に含まれたシリコンの重量の比率を意味し、
前記第１濃度は２０ｗｔ％～５０ｗｔ％である、半導体パッケージ。

【請求項2】

前記第２絶縁層の厚さは前記第１絶縁層の厚さより小さい、請求項１に記載の半導体パッケージ。

【請求項3】

前記第２絶縁層の厚さは２０Å～２００Åである、請求項１に記載の半導体パッケージ。

【請求項4】

前記第２濃度は５ｗｔ％～２０ｗｔ％である、請求項１に記載の半導体パッケージ。

【請求項5】

前記構造体は、
前記第２絶縁層上で前記第２絶縁層と接し、シリコン酸化物を含み、前記第２濃度より大きい第３濃度のシリコンを含む第３絶縁層と、
前記第３絶縁層上で前記第３絶縁層と接し、シリコンを含む第２基板と、
を含む、請求項１に記載の半導体パッケージ。

【請求項6】

前記第２基板と対向する前記第１基板の表面に形成され、前記第１基板の内部に向かって湾入した第１リセス；および
前記第１基板と対向する前記第２基板の表面に形成され、前記第２基板の内部に向かって湾入した第２リセスをさらに含み、
前記第１絶縁層は前記第１リセスの内部を埋めて、前記第３絶縁層は前記第２リセスの内部を埋める、請求項５に記載の半導体パッケージ。

【請求項7】

前記構造体は、
前記第２絶縁層上で前記第２絶縁層と接し、シリコンを含む第２基板を含む、請求項１に記載の半導体パッケージ。

【請求項8】

前記構造体は、
前記第２絶縁層上で前記第２絶縁層と接し、シリコン酸化物を含み、前記第２濃度より大きい第３濃度のシリコンを含む第３絶縁層と、
前記第３絶縁層の内部に配置され、導電性物質を含む配線パターンと、
を含む、請求項１に記載の半導体パッケージ。

【請求項9】

前記構造体は、
前記第２絶縁層上で前記第２絶縁層と接し、シリコン酸化物を含み、前記第２濃度より大きい第３濃度のシリコンを含む第３絶縁層と、
前記第３絶縁層上で前記第３絶縁層と接する半導体チップと、
を含む、請求項１に記載の半導体パッケージ。

【請求項10】

前記第１絶縁層および前記第２絶縁層それぞれによって囲まれ、前記第１基板と接する第１導電性端子；および
前記第２絶縁層および前記第３絶縁層それぞれによって囲まれ、前記半導体チップと接し、前記第１導電性端子に連結される第２導電性端子をさらに含む、請求項９に記載の半導体パッケージ。

【請求項11】

前記第１絶縁層によって囲まれ、前記第１基板と接する第１導電性端子；
前記第３絶縁層によって囲まれ、前記半導体チップと接する第２導電性端子；および
前記第１導電性端子および前記第２導電性端子を連結し、前記第１ないし第３絶縁層それぞれによって囲まれる連結端子をさらに含む、請求項９に記載の半導体パッケージ。

【請求項12】

前記第２絶縁層の側壁の少なくとも一部は前記第１絶縁層と接する、請求項９に記載の半導体パッケージ。

【請求項13】

シリコンを含む第１基板；
前記第１基板上で前記第１基板と接し、シリコン酸化物を含み、第１濃度のシリコンを含む第１絶縁層；
前記第１絶縁層上で前記第１絶縁層と接し、シリコン酸化物を含み、前記第１濃度より小さい第２濃度のシリコンを含む第２絶縁層；
前記第２絶縁層上で前記第２絶縁層と接し、シリコン酸化物を含み、前記第２濃度より大きい第３濃度のシリコンを含む第３絶縁層；および
前記第３絶縁層上に配置される構造体を含み、
前記第１濃度は前記第１絶縁層の総重量に対する前記第１絶縁層に含まれたシリコンの重量の比率を意味し、
前記第２濃度は前記第２絶縁層の総重量に対する前記第２絶縁層に含まれたシリコンの重量の比率を意味し、
前記第３濃度は前記第３絶縁層の総重量に対する前記第３絶縁層に含まれたシリコンの重量の比率を意味する、半導体パッケージ。

【請求項14】

前記第１濃度および第３濃度はそれぞれ２０ｗｔ％～５０ｗｔ％であり、
前記第２濃度は５ｗｔ％～２０ｗｔ％である、請求項１３に記載の半導体パッケージ。

【請求項15】

前記第２絶縁層の厚さは前記第１絶縁層の厚さおよび前記第３絶縁層の厚さそれぞれより小さい、請求項１３に記載の半導体パッケージ。

【請求項16】

前記構造体は、
前記第３絶縁層上で前記第３絶縁層と接し、シリコンを含む第２基板を含む、請求項１３に記載の半導体パッケージ。

【請求項17】

前記第３絶縁層の内部に配置され、導電性物質を含む配線パターンをさらに含む、請求項１３に記載の半導体パッケージ。

【請求項18】

前記第３絶縁層上で前記第３絶縁層と接する半導体チップをさらに含む、請求項１３に記載の半導体パッケージ。

【請求項19】

前記第２絶縁層の水平方向の幅および前記第３絶縁層の前記水平方向の幅それぞれは前記第１絶縁層の前記水平方向の幅より小さい、請求項１８に記載の半導体パッケージ。

【請求項20】

シリコンを含む第１基板；
前記第１基板上で前記第１基板と接し、シリコン酸化物を含み、第１濃度のシリコンを含む第１絶縁層；
前記第１絶縁層上で前記第１絶縁層と接し、シリコン酸化物を含み、前記第１濃度より小さい第２濃度のシリコンを含む第２絶縁層；
前記第２絶縁層上で前記第２絶縁層と接し、シリコン酸化物を含み、前記第２濃度より大きい第３濃度のシリコンを含む第３絶縁層；および
前記第３絶縁層上で前記第３絶縁層と接し、シリコンを含む第２基板
を含み、
前記第１濃度は前記第１絶縁層の総重量に対する前記第１絶縁層に含まれたシリコンの重量の比率を意味し、
前記第２濃度は前記第２絶縁層の総重量に対する前記第２絶縁層に含まれたシリコンの重量の比率を意味し、
前記第３濃度は前記第３絶縁層の総重量に対する前記第３絶縁層に含まれたシリコンの重量の比率を意味し、
前記第２絶縁層の厚さは前記第１絶縁層の厚さおよび前記第３絶縁層の厚さそれぞれより小さく、
前記第１濃度および第３濃度はそれぞれ２０ｗｔ％～５０ｗｔ％であり、
前記第２濃度は５ｗｔ％～２０ｗｔ％である、半導体パッケージ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は半導体パッケージに関する。

【背景技術】

【0002】

従来のウェーハのボンディングに使用する絶縁物質に含まれたシリコンの重量比率は２０％未満である。この場合、ウェーハのボンディング工程が行われる間、表面処理条件およびウェーハのボンディング後の熱処理条件などによって生成されたＨ_２Ｏがボンディング接合面にボイド（ｖｏｉｄ）を生成し得る。ウェーハのボンディング接合面に生成されたボイド（ｖｏｉｄ）はウェーハの接合面に剥離を誘発し得る。したがって、ウェーハのボンディング対する信頼性を向上させるためにウェーハのボンディング接合面にボイド（ｖｏｉｄ）が生成されることを防止する必要がある。

【発明の概要】

【発明が解決しようとする課題】

【0003】

本発明が解決しようとする課題は、基板のボンディング信頼性を向上させた半導体パッケージを提供することにある。

【0004】

本発明が解決しようとする課題は以上で言及した課題に制限されず、言及されていないまた他の課題は以下の記載から当業者に明確に理解されるものである。

【課題を解決するための手段】

【0005】

前記課題を解決するための本発明の技術的思想による半導体パッケージのいくつかの実施形態は、シリコンを含む第１基板、第１基板上で第１基板と接し、シリコン酸化物を含み、第１濃度のシリコンを含む第１絶縁層、第１絶縁層上で第１絶縁層と接し、シリコン酸化物を含み、第１濃度より小さい第２濃度のシリコンを含む第２絶縁層、および第２絶縁層上に配置される構造体を含み、第１濃度は第１絶縁層の総重量に対する第１絶縁層に含まれたシリコンの重量の比率を意味し、第２濃度は第２絶縁層の総重量に対する第２絶縁層に含まれたシリコンの重量の比率を意味し、第１濃度は２０ｗｔ％～５０ｗｔ％である。

【0006】

前記課題を解決するための本発明の技術的思想による半導体パッケージの他のいくつかの実施形態は、シリコンを含む第１基板、第１基板上で第１基板と接し、シリコン酸化物を含み、第１濃度のシリコンを含む第１絶縁層、第１絶縁層上で第１絶縁層と接し、シリコン酸化物を含み、第１濃度より小さい第２濃度のシリコンを含む第２絶縁層、第２絶縁層上で第２絶縁層と接し、シリコン酸化物を含み、第２濃度より大きい第３濃度のシリコンを含む第３絶縁層、および第３絶縁層上に配置される構造体を含み、第１濃度は第１絶縁層の総重量に対する第１絶縁層に含まれたシリコンの重量の比率を意味し、第２濃度は第２絶縁層の総重量に対する第２絶縁層に含まれたシリコンの重量の比率を意味し、第３濃度は第３絶縁層の総重量に対する第３絶縁層に含まれたシリコンの重量の比率を意味する。

【0007】

前記課題を解決するための本発明の技術的思想による半導体パッケージのまた他のいくつかの実施形態は、シリコンを含む第１基板、第１基板上で第１基板と接し、シリコン酸化物を含み、第１濃度のシリコンを含む第１絶縁層、第１絶縁層上で第１絶縁層と接し、シリコン酸化物を含み、第１濃度より小さい第２濃度のシリコンを含む第２絶縁層、第２絶縁層上で第２絶縁層と接し、シリコン酸化物を含み、第２濃度より大きい第３濃度のシリコンを含む第３絶縁層、および第３絶縁層上で第３絶縁層と接し、シリコンを含む第２基板を含み、第１濃度は第１絶縁層の総重量に対する第１絶縁層に含まれたシリコンの重量の比率を意味し、第２濃度は第２絶縁層の総重量に対する第２絶縁層に含まれたシリコンの重量の比率を意味し、第３濃度は第３絶縁層の総重量に対する第３絶縁層に含まれたシリコンの重量の比率を意味し、第２絶縁層の厚さは第１絶縁層の厚さおよび第３絶縁層の厚さそれぞれより小さく、第１濃度および第３濃度はそれぞれ２０ｗｔ％～５０ｗｔ％であり、第２濃度は５ｗｔ％～２０ｗｔ％である。

【0008】

本発明のその他具体的な内容は詳細な説明および図面に含まれている。

【図面の簡単な説明】

【0009】

【図1】本発明のいくつかの実施形態による半導体パッケージを説明するための図である。

【図2】図１のＳ１領域を拡大した拡大図である。

【図3】図１に示す半導体パッケージの製造方法を説明するための中間段階図である。

【図4】図１に示す半導体パッケージの製造方法を説明するための中間段階図である。

【図5】図１に示す半導体パッケージの製造方法を説明するための中間段階図である。

【図6】本発明の他のいくつかの実施形態による半導体パッケージを説明するための図である。

【図7】図６のＳ２領域を拡大した拡大図である。

【図8】図６に示す半導体パッケージの製造方法を説明するための中間段階図である。

【図9】図６に示す半導体パッケージの製造方法を説明するための中間段階図である。

【図10】図６に示す半導体パッケージの製造方法を説明するための中間段階図である。

【図11】本発明のまた他のいくつかの実施形態による半導体パッケージを説明するための図である。

【図12】図１１のＳ３領域を拡大した拡大図である。

【図13】本発明のまた他のいくつかの実施形態による半導体パッケージを説明するための図である。

【図14】図１３のＳ４領域を拡大した拡大図である。

【図15】図１３に示す半導体パッケージの製造方法を説明するための中間段階図である。

【図16】図１３に示す半導体パッケージの製造方法を説明するための中間段階図である。

【図17】図１３に示す半導体パッケージの製造方法を説明するための中間段階図である。

【図18】本発明のまた他のいくつかの実施形態による半導体パッケージを説明するための図である。

【図19】図１８のＳ５領域を拡大した拡大図である。

【図20】図１８に示す半導体パッケージの製造方法を説明するための中間段階図である。

【図21】図１８に示す半導体パッケージの製造方法を説明するための中間段階図である。

【図22】図１８に示す半導体パッケージの製造方法を説明するための中間段階図である。

【図23】本発明のまた他のいくつかの実施形態による半導体パッケージを説明するための図である。

【図24】図２３のＳ６領域を拡大した拡大図である。

【発明を実施するための形態】

【0010】

以下では、図１および図２を参照して本発明のいくつかの実施形態による半導体パッケージについて説明する。

【0011】

図１は本発明のいくつかの実施形態による半導体パッケージを説明するための図である。図２は図１のＳ１領域を拡大した拡大図である。

【0012】

図１および図２を参照すると、本発明のいくつかの実施形態による半導体パッケージは、第１基板１００、第１絶縁層１１０、第２絶縁層１２０、第３絶縁層１３０および第２基板１４０を含む。

【0013】

例えば、第１基板１００はウェーハであり得る。第１基板１００はシリコンを含み得る。すなわち、第１基板１００はシリコン基板であり得る。ただし、本発明の技術的思想はこれに制限されるものではない。他のいくつかの実施形態で、第１基板１００はＳＯＩ（ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ）であり得る。以下では、水平方向ＤＲ１は第１基板１００の上面に平行な方向と定義する。また、垂直方向ＤＲ２は第１基板１００の上面に垂直である方向と定義する。すなわち、垂直方向ＤＲ２は水平方向ＤＲ１に垂直であり得る。

【0014】

第１絶縁層１１０は第１基板１００の上面上に配置される。第１絶縁層１１０は第１基板１００の上面と接し得る。図１および図２には第１絶縁層１１０がコンフォーマルに形成されることが示されているが、本発明の技術的思想はこれに制限されるものではない。第１絶縁層１１０は垂直方向ＤＲ２の第１厚さｔ１を有する。

【0015】

例えば、第１絶縁層１１０はシリコン酸化物（ＳｉＯ_２）を含み得る。例えば、第１絶縁層１１０は第１濃度のシリコンを含み得る。ここで、第１濃度は第１絶縁層１１０の総重量に対する第１絶縁層１１０に含まれたシリコンの重量の比率を意味する。例えば、第１絶縁層１１０に含まれたシリコンの第１濃度は２０ｗｔ％～５０ｗｔ％であり得る。より好ましくは、例えば、第１絶縁層１１０に含まれたシリコンの第１濃度は４０ｗｔ％～５０ｗｔ％であり得る。

【0016】

第２絶縁層１２０は第１絶縁層１１０の上面上に配置される。第２絶縁層１２０は第１絶縁層１１０の上面と接し得る。図１および図２には第２絶縁層１２０がコンフォーマルに形成されることが示されているが、本発明の技術的思想はこれに制限されるものではない。第２絶縁層１２０は垂直方向ＤＲ２の第２厚さｔ２を有する。例えば、第２絶縁層１２０の垂直方向ＤＲ２の第２厚さｔ２は第１絶縁層１１０の垂直方向ＤＲ２の第１厚さｔ１より小さくてもよい。例えば、第２絶縁層１２０の垂直方向ＤＲ２の第２厚さｔ２は２０Å～２００Åであり得る。

【0017】

例えば、第２絶縁層１２０はシリコン酸化物（ＳｉＯ_２）を含み得る。例えば、第２絶縁層１２０は第２濃度のシリコンを含み得る。ここで、第２濃度は第２絶縁層１２０の総重量に対する第２絶縁層１２０に含まれたシリコンの重量の比率を意味する。第２絶縁層１２０に含まれたシリコンの第２濃度は第１絶縁層１１０に含まれたシリコンの第１濃度より小さくてもよい。例えば、第２絶縁層１２０に含まれたシリコンの第２濃度は５ｗｔ％～２０ｗｔ％であり得る。

【0018】

構造体は第２絶縁層１２０の上面上に配置される。例えば、構造体は第３絶縁層１３０および第２基板１４０を含み得る。第３絶縁層１３０は第２絶縁層１２０の上面上に配置される。第３絶縁層１３０は第２絶縁層１２０の上面と接し得る。図１および図２には第３絶縁層１３０がコンフォーマルに形成されることが示されているが、本発明の技術的思想はこれに制限されるものではない。

【0019】

第３絶縁層１３０は垂直方向ＤＲ２の第３厚さｔ３を有する。例えば、第３絶縁層１３０の垂直方向ＤＲ２の第３厚さｔ３は第２絶縁層１２０の垂直方向ＤＲ２の第２厚さｔ２より大きくてもよい。例えば、第３絶縁層１３０の垂直方向ＤＲ２の第３厚さｔ３は第１絶縁層１１０の垂直方向ＤＲ２の第１厚さｔ１と同一であり得るが、本発明の技術的思想はこれに制限されるものではない。

【0020】

例えば、第３絶縁層１３０はシリコン酸化物（ＳｉＯ_２）を含み得る。例えば、第３絶縁層１３０は第３濃度のシリコンを含み得る。ここで、第３濃度は第３絶縁層１３０の総重量に対する第３絶縁層１３０に含まれたシリコンの重量の比率を意味する。例えば、第３絶縁層１３０に含まれたシリコンの第３濃度は２０ｗｔ％～５０ｗｔ％であり得る。より好ましくは、例えば、第３絶縁層１３０に含まれたシリコンの第３濃度は４０ｗｔ％～５０ｗｔ％であり得る。

【0021】

第２基板１４０は第３絶縁層１３０の上面上に配置される。第２基板１４０は第３絶縁層１３０の上面と接し得る。例えば、第２基板１４０はウェーハであり得る。第２基板１４０はシリコンを含み得る。すなわち、第２基板１４０はシリコン基板であり得る。ただし、本発明の技術的思想はこれに制限されるものではない。他のいくつかの実施形態で、第２基板１４０はＳＯＩ（ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ）であり得る。

【0022】

以下では、図１ないし図５を参照して本発明のいくつかの実施形態による半導体パッケージの製造方法について説明する。

【0023】

図３ないし図５は図１に示す半導体パッケージの製造方法を説明するための中間段階図である。

【0024】

図３を参照すると、第１基板１００の上面上に第１絶縁層１１０が形成される。例えば、第１絶縁層１１０はコンフォーマルに形成される。例えば、第１絶縁層１１０はシリコン酸化物（ＳｉＯ_２）を含み得る。例えば、第１絶縁層１１０に含まれたシリコンの第１濃度は２０ｗｔ％～５０ｗｔ％であり得る。

【0025】

図４を参照すると、第２基板１４０の表面上に第３絶縁層１３０が形成される。例えば、第３絶縁層１３０はコンフォーマルに形成される。例えば、第３絶縁層１３０はシリコン酸化物（ＳｉＯ_２）を含み得る。例えば、第３絶縁層１３０に含まれたシリコンの第３濃度は２０ｗｔ％～５０ｗｔ％であり得る。例えば、第３絶縁層１３０の垂直方向ＤＲ２の厚さは第１絶縁層１１０の垂直方向ＤＲ２の厚さと同一に形成され得るが、本発明の技術的思想はこれに制限されるものではない。

【0026】

次に、第３絶縁層１３０が第１絶縁層１１０と対向するように第２基板１４０が第１基板１００の上面上に位置される。次に、第３絶縁層１３０が第１絶縁層１１０に付着し得る。

【0027】

図５を参照すると、アニーリング工程（Ｈｅａｔ）が行われる。アニーリング工程（Ｈｅａｔ）により第３絶縁層１３０が第１絶縁層１１０にボンディングされることができる。すなわち、アニーリング工程（Ｈｅａｔ）により第２基板１４０が第１基板１００の上面上にボンディングされることができる。アニーリング工程（Ｈｅａｔ）が行われる間、第１絶縁層１１０に含まれたシリコン酸化物（ＳｉＯ_２）および第３絶縁層１３０に含まれたシリコン酸化物（ＳｉＯ_２）が結合して副産物としてＨ_２Ｏが生成され得る。

【0028】

図１を参照すると、アニーリング工程（Ｈｅａｔ）が行われた後に、第１絶縁層１１０と第３絶縁層１３０の間に第２絶縁層１２０が形成される。例えば、第２絶縁層１２０は第１絶縁層１１０および第３絶縁層１３０それぞれの一部が変形されて形成されることができる。

【0029】

例えば、第２絶縁層１２０はシリコン酸化物（ＳｉＯ_２）を含み得る。例えば、第２絶縁層１２０に含まれたシリコンの第２濃度は第１絶縁層１１０に含まれたシリコンの第１濃度および第３絶縁層１３０に含まれたシリコンの第３濃度それぞれより小さくてもよい。例えば、第２絶縁層１２０に含まれたシリコンの第２濃度は５ｗｔ％～２０ｗｔ％であり得る。

【0030】

第２絶縁層１２０は第１および第３絶縁層１１０，１３０それぞれに含まれたシリコンとアニーリング工程（Ｈｅａｔ）が行われる間副産物として形成されたＨ_２Ｏが結合して形成されたシリコン酸化物（ＳｉＯ_２）を含み得る。このような製造工程により図１に示す半導体パッケージが製造されることができる。

【0031】

従来にはシリコンを含むウェーハに対するボンディング工程が行われる間、直接ボンディングされるシリコン酸化物層の表面で副産物としてＨ_２Ｏがシリコン酸化物層の表面にボイド（ｖｏｉｄ）を生成し得る。この場合、ウェーハのボンディング接合面に生成されたボイド（ｖｏｉｄ）はウェーハの接合面に剥離を誘発する問題があった。

【0032】

本発明のいくつかの実施形態による半導体パッケージの製造方法は、シリコンを含む第１基板１００がボンディングされる工程で、直接ボンディングされる第１絶縁層１１０にシリコンが相対的に多く含まれ得る。アニーリング工程（Ｈｅａｔ）が行われた後に、第１絶縁層１１０の表面で副産物として生成されたＨ_２Ｏが第１絶縁層１１０に含まれた過量のシリコンと結合されてシリコン酸化物を含む第２絶縁層１２０が形成されることができる。これにより、第１絶縁層１１０の表面にボイド（ｖｏｉｄ）が生成されることを防止し、第１基板１００のボンディングの信頼性を向上させることができる。

【0033】

このような製造方法によって製造された本発明のいくつかの実施形態による半導体パッケージは、第１基板１００の上面上に第１絶縁層１１０および第２絶縁層１２０が順次配置される。第１絶縁層１１０および第２絶縁層１２０それぞれはシリコン酸化物（ＳｉＯ_２）を含み、第２絶縁層１２０に含まれたシリコンの第２濃度は第１絶縁層１１０に含まれたシリコンの第１濃度より小さくてもよい。

【0034】

以下では、図６および図７を参照して本発明の他のいくつかの実施形態による半導体パッケージについて説明する。図１および図２に示す半導体パッケージとの差異点を中心に説明する。

【0035】

図６は本発明の他のいくつかの実施形態による半導体パッケージを説明するための図である。図７は図６のＳ２領域を拡大した拡大図である。

【0036】

図６および図７を参照すると、本発明の他のいくつかの実施形態による半導体パッケージは、第２絶縁層２２０および第２絶縁層２２０の上面上に配置された構造体を含み得る。

【0037】

第２絶縁層２２０は第１絶縁層１１０の上面上に配置される。第２絶縁層２２０は第１絶縁層１１０の上面と接し得る。図６および図７には第２絶縁層２２０がコンフォーマルに形成されることが示されているが、本発明の技術的思想はこれに制限されるものではない。第２絶縁層２２０は垂直方向ＤＲ２の第２厚さｔ２２を有する。例えば、第２絶縁層２２０の垂直方向ＤＲ２の第２厚さｔ２２は第１絶縁層１１０の垂直方向ＤＲ２の第１厚さｔ１より小さくてもよい。例えば、第２絶縁層２２０の垂直方向ＤＲ２の第２厚さｔ２２は２０Å～２００Åであり得る。

【0038】

例えば、第２絶縁層２２０はシリコン酸化物（ＳｉＯ_２）を含み得る。例えば、第２絶縁層２２０は第２濃度のシリコンを含み得る。第２絶縁層２２０に含まれたシリコンの第２濃度は第１絶縁層１１０に含まれたシリコンの第１濃度より小さくてもよい。例えば、第２絶縁層２２０に含まれたシリコンの第２濃度は５ｗｔ％～２０ｗｔ％であり得る。

【0039】

構造体は第２絶縁層２２０の上面上に配置される。例えば、構造体は第２基板２４０を含み得る。第２基板２４０は第２絶縁層２２０の上面上に配置される。第２基板２４０は第２絶縁層２２０の上面と接し得る。例えば、第２基板２４０はウェーハであり得る。第２基板１４０はシリコンを含み得る。すなわち、第２基板２４０はシリコン基板であり得る。

【0040】

以下では、図６ないし図１０を参照して本発明の他のいくつかの実施形態による半導体パッケージの製造方法について説明する。

【0041】

図８ないし図１０は図６に示す半導体パッケージの製造方法を説明するための中間段階図である。

【0042】

図８を参照すると、第１基板１００の上面上に第１絶縁層１１０が形成される。例えば、第１絶縁層１１０はコンフォーマルに形成される。例えば、第１絶縁層１１０はシリコン酸化物（ＳｉＯ_２）を含み得る。例えば、第１絶縁層１１０に含まれたシリコンの第１濃度は２０ｗｔ％～５０ｗｔ％であり得る。

【0043】

図９を参照すると、第１絶縁層１１０の上面上に第２基板２４０が付着する。例えば、第２基板２４０はシリコン基板であり得る。

【0044】

図１０を参照すると、アニーリング工程（Ｈｅａｔ）が行われる。アニーリング工程（Ｈｅａｔ）により第２基板２４０が第１絶縁層１１０にボンディングされることができる。すなわち、アニーリング工程（Ｈｅａｔ）により第２基板２４０が第１基板１００の上面上にボンディングされることができる。アニーリング工程（Ｈｅａｔ）が行われる間、第１絶縁層１１０に含まれたシリコン酸化物（ＳｉＯ_２）および第２基板２４０に含まれたシリコンが結合して副産物としてＨ_２Ｏが生成され得る。

【0045】

図６を参照すると、アニーリング工程（Ｈｅａｔ）が行われた後に、第１絶縁層１１０と第２基板２４０の間に第２絶縁層２２０が形成される。例えば、第２絶縁層２２０は第１絶縁層１１０および第２基板２４０それぞれの一部が変形されて形成されることができる。

【0046】

例えば、第２絶縁層２２０はシリコン酸化物（ＳｉＯ_２）を含み得る。例えば、第２絶縁層２２０に含まれたシリコンの第２濃度は第１絶縁層１１０に含まれたシリコンの第１濃度より小さくてもよい。例えば、第２絶縁層１２０に含まれたシリコンの第２濃度は５ｗｔ％～２０ｗｔ％であり得る。

【0047】

第２絶縁層２２０は第１絶縁層１１０に含まれたシリコンとアニーリング工程（Ｈｅａｔ）が行われる間副産物として形成されたＨ_２Ｏが結合して形成されたシリコン酸化物（ＳｉＯ_２）を含み得る。このような製造工程によって図６に示す半導体パッケージが製造されることができる。

【0048】

以下では、図１１および図１２を参照して本発明のまた他のいくつかの実施形態による半導体パッケージについて説明する。図１および図２に示す半導体パッケージとの差異点を中心に説明する。

【0049】

図１１は本発明のまた他のいくつかの実施形態による半導体パッケージを説明するための図である。図１２は図１１のＳ３領域を拡大した拡大図である。

【0050】

図１１および図１２を参照すると、本発明のまた他のいくつかの実施形態による半導体パッケージは、第１基板３００の上面に第１リセスＲ１が形成され、第２基板３４０の下面に第２リセスＲ２が形成される。

【0051】

例えば、構造体は第２絶縁層３２０の上面上に配置される。例えば、構造体は第３絶縁層３３０および第２基板３４０を含み得る。第３絶縁層３３０は第２絶縁層３２０の上面上に配置される。第３絶縁層３３０は第２絶縁層３２０の上面と接し得る。

【0052】

例えば、第１リセスＲ１は第２基板３４０と対向する第１基板３００の表面に形成される。第１リセスＲ１は第１基板３００の上面から第１基板３００の内部に向かって湾入するように形成される。第１絶縁層３１０は第１基板３００の上面上に配置される。例えば、第１絶縁層３１０は第１リセスＲ１の内部を埋める。

【0053】

例えば、第２リセスＲ２は第１基板３００と対向する第２基板３４０の表面に形成される。第２リセスＲ２は第２基板３４０の下面から第２基板３４０の内部に向かって湾入するように形成される。第３絶縁層３３０は第２基板３４０の下面上に配置される。例えば、第３絶縁層３３０は第２リセスＲ２の内部を埋める。第２絶縁層３２０は第１絶縁層３１０と第３絶縁層３３０の間に配置される。第２絶縁層３２０は第１絶縁層３１０および第３絶縁層３３０それぞれと接し得る。

【0054】

例えば、第２絶縁層３２０の垂直方向ＤＲ２の第２厚さｔ３２は第１絶縁層３１０の垂直方向ＤＲ２の第１厚さｔ３１および第３絶縁層３３０の垂直方向ＤＲ２の第３厚さｔ３３それぞれより小さくてもよい。ここで、第１絶縁層３１０の垂直方向ＤＲ２の第１厚さｔ３１は第１基板３００の最上面から第２絶縁層３２０の下面までの垂直方向ＤＲ２の厚さと定義する。また、第３絶縁層３３０の垂直方向ＤＲ２の第３厚さｔ３３は第２基板３４０の最下面から第２絶縁層３２０の上面までの垂直方向ＤＲ２の厚さと定義する。例えば、第２絶縁層３２０の垂直方向ＤＲ２の第２厚さｔ３２は２０Å～２００Åであり得る。

【0055】

以下では、図１３および図１４を参照して本発明のまた他のいくつかの実施形態による半導体パッケージについて説明する。図１および図２に示す半導体パッケージとの差異点を中心に説明する。

【0056】

図１３は本発明のまた他のいくつかの実施形態による半導体パッケージを説明するための図である。図１４は図１３のＳ４領域を拡大した拡大図である。

【0057】

図１３および図１４を参照すると、本発明のまた他のいくつかの実施形態による半導体パッケージは、第２絶縁層４２０および第２絶縁層４２０の上面上に配置された構造体を含み得る。

【0058】

第２絶縁層４２０は第１絶縁層１１０の上面上に配置される。第２絶縁層４２０は第１絶縁層１１０の上面と接し得る。図１３および図１４には第２絶縁層４２０がコンフォーマルに形成されることが示されているが、本発明の技術的思想はこれに制限されるものではない。第２絶縁層４２０は垂直方向ＤＲ２の第２厚さｔ４２を有する。例えば、第２絶縁層４２０の垂直方向ＤＲ２の第２厚さｔ４２は第１絶縁層１１０の垂直方向ＤＲ２の第１厚さｔ１より小さくてもよい。例えば、第２絶縁層４２０の垂直方向ＤＲ２の第２厚さｔ４２は２０Å～２００Åであり得る。

【0059】

例えば、第２絶縁層４２０はシリコン酸化物（ＳｉＯ_２）を含み得る。例えば、第２絶縁層４２０は第２濃度のシリコンを含み得る。第２絶縁層４２０に含まれたシリコンの第２濃度は第１絶縁層１１０に含まれたシリコンの第１濃度より小さくてもよい。例えば、第２絶縁層４２０に含まれたシリコンの第２濃度は５ｗｔ％～２０ｗｔ％であり得る。

【0060】

構造体は第２絶縁層４２０の上面上に配置される。例えば、構造体は第３絶縁層４３０および第３絶縁層４３０の内部に配置された配線パターン４５０を含み得る。第３絶縁層４３０は第２絶縁層４２０の上面上に配置される。第３絶縁層４３０は第２絶縁層４２０の上面と接し得る。第３絶縁層４３０はシリコン酸化物（ＳｉＯ_２）を含み得る。例えば、第３絶縁層４３０は第３濃度のシリコンを含み得る。第３絶縁層４３０に含まれたシリコンの第３濃度は第２絶縁層４２０に含まれたシリコンの第２濃度より大きくてもよい。例えば、第３絶縁層４３０に含まれたシリコンの第３濃度は２０ｗｔ％～５０ｗｔ％であり得る。

【0061】

配線パターン４５０は第３絶縁層４３０の内部に配置される。例えば、配線パターン４５０は水平方向ＤＲ１および垂直方向ＤＲ２それぞれに互いに離隔して配置された複数の配線を含み得る。配線パターン４５０は導電性物質を含み得る。

【0062】

以下では、図１３ないし図１７を参照して本発明のまた他のいくつかの実施形態による半導体パッケージの製造方法について説明する。

【0063】

図１５ないし図１７は図１３に示す半導体パッケージの製造方法を説明するための中間段階図である。

【0064】

図１５を参照すると、第１基板１００の上面上に第１絶縁層１１０が形成される。例えば、第１絶縁層１１０はコンフォーマルに形成される。例えば、第１絶縁層１１０はシリコン酸化物（ＳｉＯ_２）を含み得る。例えば、第１絶縁層１１０に含まれたシリコンの第１濃度は２０ｗｔ％～５０ｗｔ％であり得る。

【0065】

図１６を参照すると、第１絶縁層１１０の上面上に構造体が付着し得る。例えば、構造体は第３絶縁層４３０および第３絶縁層４３０の内部に配置された配線パターン４５０を含み得る。第３絶縁層４３０はシリコン酸化物（ＳｉＯ_２）を含み得る。例えば、第３絶縁層４３０に含まれたシリコンの第３濃度は２０ｗｔ％～５０ｗｔ％であり得る。

【0066】

図１７を参照すると、アニーリング工程（Ｈｅａｔ）が行われる。アニーリング工程（Ｈｅａｔ）により第３絶縁層４３０が第１絶縁層１１０にボンディングされることができる。すなわち、アニーリング工程（Ｈｅａｔ）により内部に配線パターン４５０が形成された第３絶縁層４３０が第１基板１００の上面上にボンディングされることができる。アニーリング工程（Ｈｅａｔ）が行われる間、第１絶縁層１１０に含まれたシリコン酸化物（ＳｉＯ_２）および第３絶縁層４３０に含まれたシリコン酸化物（ＳｉＯ_２）が結合して副産物としてＨ_２Ｏが生成され得る。

【0067】

図１３を参照すると、アニーリング工程（Ｈｅａｔ）が行われた後に、第１絶縁層１１０と第３絶縁層４３０の間に第２絶縁層４２０が形成される。例えば、第２絶縁層４２０は第１絶縁層１１０および第３絶縁層４３０それぞれの一部が変形されて形成されることができる。

【0068】

例えば、第２絶縁層４２０はシリコン酸化物（ＳｉＯ_２）を含み得る。例えば、第２絶縁層４２０に含まれたシリコンの第２濃度は第１絶縁層１１０に含まれたシリコンの第１濃度および第３絶縁層４３０に含まれたシリコンの第３濃度それぞれより小さくてもよい。例えば、第２絶縁層４２０に含まれたシリコンの第２濃度は５ｗｔ％～２０ｗｔ％であり得る。

【0069】

第２絶縁層４２０は第１および第３絶縁層１１０，４３０それぞれに含まれたシリコンとアニーリング工程（Ｈｅａｔ）が行われる間副産物として形成されたＨ_２Ｏが結合して形成されたシリコン酸化物（ＳｉＯ_２）を含み得る。このような製造工程によって図１３に示す半導体パッケージが製造されることができる。

【0070】

以下では、図１８および図１９を参照して本発明のまた他のいくつかの実施形態による半導体パッケージについて説明する。図１および図２に示す半導体パッケージとの差異点を中心に説明する。

【0071】

図１８は本発明のまた他のいくつかの実施形態による半導体パッケージを説明するための図である。図１９は図１８のＳ５領域を拡大した拡大図である。

【0072】

図１８および図１９を参照すると、本発明のまた他のいくつかの実施形態による半導体パッケージは、第２絶縁層５２０および第２絶縁層５２０の上面上に配置された構造体を含み得る。

【0073】

第２絶縁層５２０は第１絶縁層５１０の上面上に配置される。第２絶縁層５２０は第１絶縁層５１０の上面と接し得る。図１８および図１９には第２絶縁層５２０がコンフォーマルに形成されることが示されているが、本発明の技術的思想はこれに制限されるものではない。例えば、第２絶縁層５２０の下面は第１絶縁層５１０の最上面より低く形成されることができる。例えば、第２絶縁層５２０の側壁の少なくとも一部は第１絶縁層５１０と接し得る。

【0074】

例えば、第２絶縁層５２０の水平方向ＤＲ１の幅は第１絶縁層５１０の水平方向ＤＲ１の幅より小さくてもよい。第２絶縁層５２０は垂直方向ＤＲ２の第２厚さｔ５２を有する。例えば、第２絶縁層５２０の垂直方向ＤＲ２の第２厚さｔ５２は第１絶縁層５１０の垂直方向ＤＲ２の第１厚さｔ５１より小さくてもよい。例えば、第２絶縁層５２０の垂直方向ＤＲ２の第２厚さｔ５２は２０Å～２００Åであり得る。

【0075】

例えば、第２絶縁層５２０はシリコン酸化物（ＳｉＯ_２）を含み得る。例えば、第２絶縁層５２０は第２濃度のシリコンを含み得る。第２絶縁層５２０に含まれたシリコンの第２濃度は第１絶縁層５１０に含まれたシリコンの第１濃度より小さくてもよい。例えば、第２絶縁層５２０に含まれたシリコンの第２濃度は５ｗｔ％～２０ｗｔ％であり得る。

【0076】

第１導電性端子５１５は第１基板１００の上面上に配置される。第１導電性端子５１５は第１絶縁層５１０および第２絶縁層５２０それぞれによって囲まれ得る。例えば、第１導電性端子５１５の上面は第２絶縁層５２０の下面と第２絶縁層５２０の上面の間に形成される。第１導電性端子５１５は導電性物質を含み得る。

【0077】

構造体は第２絶縁層５２０の上面上に配置される。例えば、構造体は第３絶縁層５３０、第２導電性端子５３５および半導体チップ５６０を含み得る。第３絶縁層５３０は第２絶縁層５２０の上面上に配置される。第３絶縁層５３０は第２絶縁層５２０の上面と接し得る。図１８および図１９には第３絶縁層５３０がコンフォーマルに形成されることが示されているが、本発明の技術的思想はこれに制限されるものではない。

【0078】

例えば、第３絶縁層５３０の水平方向ＤＲ１の幅は第１絶縁層５１０の水平方向ＤＲ１の幅より小さくてもよい。例えば、第３絶縁層５３０の水平方向ＤＲ１の幅は第２絶縁層５２０の水平方向ＤＲ１の幅と同一であり得る。第３絶縁層５３０は垂直方向ＤＲ２の第３厚さｔ５３を有する。例えば、第３絶縁層５３０の垂直方向ＤＲ２の第３厚さｔ５３は第２絶縁層５２０の垂直方向ＤＲ２の第２厚さｔ５２より大きくてもよい。

【0079】

第３絶縁層５３０はシリコン酸化物（ＳｉＯ_２）を含み得る。例えば、第３絶縁層５３０は第３濃度のシリコンを含み得る。第３絶縁層５３０に含まれたシリコンの第３濃度は第２絶縁層５２０に含まれたシリコンの第２濃度より大きくてもよい。例えば、第３絶縁層５３０に含まれたシリコンの第３濃度は２０ｗｔ％～５０ｗｔ％であり得る。

【0080】

半導体チップ５６０は第３絶縁層５３０の上面上に配置される。半導体チップ５６０は第３絶縁層５３０の上面と接し得る。例えば、半導体チップ５６０の水平方向ＤＲ１の幅は第３絶縁層５３０の水平方向ＤＲ１の幅と同一であり得る。例えば、半導体チップ５６０はロジック半導体チップであり得る。例えば、半導体チップ５６０はＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ－Ｓｐｅｃｉｆｉｃ ＩＣ）などのアプリケーションプロセッサ（ＡＰ：Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｃｅｓｓｏｒ）であり得る。

【0081】

例えば、半導体チップ５６０はメモリ半導体チップであり得る。例えば、半導体チップ５６０はＤＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）またはＳＲＡＭ（ｓｔａｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）などのような揮発性メモリであり得、またはフラッシュメモリ（Ｆｌａｓｈ Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ－ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）またはＲＲＡＭ（ＲｅｓｉｓｔｉｖｅＲａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などのような不揮発性メモリでもあり得る。

【0082】

第２導電性端子５３５は半導体チップ５６０の下面上に配置される。第２導電性端子５３５は第１導電性端子５１５と垂直方向ＤＲ２にオーバーラップされる。第２導電性端子５３５は第１導電性端子５１５と連結され得る。例えば、半導体チップ５６０は第２導電性端子５３５および第１導電性端子５１５を介して第１基板１００と電気的に接続され得る。

【0083】

第２導電性端子５３５は第２絶縁層５２０および第３絶縁層５３０それぞれによって囲まれ得る。例えば、第２導電性端子５３５の下面は第２絶縁層５２０の下面と第２絶縁層５２０の上面の間に形成される。第２導電性端子５３５は導電性物質を含み得る。

【0084】

以下では、図１８ないし図２２を参照して本発明のまた他のいくつかの実施形態による半導体パッケージの製造方法について説明する。

【0085】

図２０ないし図２２は図１８に示す半導体パッケージの製造方法を説明するための中間段階図である。

【0086】

図２０を参照すると、第１基板１００の上面上に第１絶縁層５１０が形成される。例えば、第１絶縁層５１０はコンフォーマルに形成される。例えば、第１絶縁層５１０はシリコン酸化物（ＳｉＯ_２）を含み得る。例えば、第１絶縁層５１０に含まれたシリコンの第１濃度は２０ｗｔ％～５０ｗｔ％であり得る。第１導電性端子５１５は第１基板１００の上面上で第１絶縁層５１０の内部に形成される。第１導電性端子５１５は導電性物質を含み得る。

【0087】

図２１を参照すると、第１絶縁層５１０の上面上に構造体が付着する。例えば、構造体は第３絶縁層５３０、第２導電性端子５３５および半導体チップ５６０を含み得る。第３絶縁層５３０は半導体チップ５６０の下面上に形成される。第３絶縁層５３０はシリコン酸化物（ＳｉＯ_２）を含み得る。例えば、第３絶縁層５３０に含まれたシリコンの第３濃度は２０ｗｔ％～５０ｗｔ％であり得る。

【0088】

第２導電性端子５３５は半導体チップ５６０の下面上で第３絶縁層５３０の内部に形成される。第２導電性端子５３５は導電性物質を含み得る。構造体は第３絶縁層５３０が第１絶縁層５１０と対向するように位置して第１絶縁層５１０に付着する。

【0089】

図２２を参照すると、アニーリング工程（Ｈｅａｔ）が行われる。アニーリング工程（Ｈｅａｔ）により第３絶縁層５３０が第１絶縁層５１０にボンディングされることができる。すなわち、アニーリング工程（Ｈｅａｔ）により半導体チップ５６０が第１基板１００の上面上にボンディングされることができる。第２導電性端子５３５は第１導電性端子５１５と接するようにボンディングされることができる。アニーリング工程（Ｈｅａｔ）が行われる間、第１絶縁層５１０に含まれたシリコン酸化物（ＳｉＯ_２）および第３絶縁層５３０に含まれたシリコン酸化物（ＳｉＯ_２）が結合して副産物としてＨ_２Ｏが生成され得る。

【0090】

図１８を参照すると、アニーリング工程（Ｈｅａｔ）が行われた後に、第１絶縁層５１０と第３絶縁層５３０の間に第２絶縁層５２０が形成される。例えば、第２絶縁層５２０は第１絶縁層５１０および第３絶縁層５３０それぞれの一部が変形されて形成されることができる。例えば、第２絶縁層５２０の水平方向ＤＲ１の幅は第１絶縁層５１０の水平方向ＤＲ１の幅より小さくてもよい。例えば、第２絶縁層５２０の水平方向ＤＲ１の幅は第３絶縁層５３０の水平方向ＤＲ１の幅と同一であり得る。

【0091】

例えば、第２絶縁層５２０はシリコン酸化物（ＳｉＯ_２）を含み得る。例えば、第２絶縁層５２０に含まれたシリコンの第２濃度は第１絶縁層５１０に含まれたシリコンの第１濃度および第３絶縁層５３０に含まれたシリコンの第３濃度それぞれより小さくてもよい。例えば、第２絶縁層５２０に含まれたシリコンの第２濃度は５ｗｔ％～２０ｗｔ％であり得る。

【0092】

第２絶縁層５２０は第１および第３絶縁層５１０，５３０それぞれに含まれたシリコンとアニーリング工程（Ｈｅａｔ）が行われる間副産物として形成されたＨ_２Ｏが結合して形成されたシリコン酸化物（ＳｉＯ_２）を含み得る。このような製造工程によって図１８に示す半導体パッケージが製造されることができる。

【0093】

以下では、図２３および図２４を参照して本発明のまた他のいくつかの実施形態による半導体パッケージについて説明する。図１および図２に示す半導体パッケージとの差異点を中心に説明する。

【0094】

図２３は本発明のまた他のいくつかの実施形態による半導体パッケージを説明するための図である。図２４は図２３のＳ６領域を拡大した拡大図である。

【0095】

図２３および図２４を参照すると、本発明のまた他のいくつかの実施形態による半導体パッケージは、第２絶縁層６２０および第２絶縁層６２０の上面上に配置された構造体を含み得る。

【0096】

第２絶縁層６２０は第１絶縁層６１０の上面上に配置される。第２絶縁層６２０は第１絶縁層６１０の上面と接し得る。図２３および図２４には第２絶縁層６２０がコンフォーマルに形成されることが示されているが、本発明の技術的思想はこれに制限されるものではない。例えば、第２絶縁層６２０の下面は第１絶縁層６１０の最上面より低く形成されることができる。例えば、第２絶縁層６２０の側壁の少なくとも一部は第１絶縁層６１０と接し得る。

【0097】

例えば、第２絶縁層６２０の水平方向ＤＲ１の幅は第１絶縁層６１０の水平方向ＤＲ１の幅より小さくてもよい。第２絶縁層６２０は垂直方向ＤＲ２の第２厚さｔ６２を有する。例えば、第２絶縁層６２０の垂直方向ＤＲ２の第２厚さｔ６２は第１絶縁層６１０の垂直方向ＤＲ２の第１厚さｔ６１より小さくてもよい。例えば、第２絶縁層６２０の垂直方向ＤＲ２の第２厚さｔ６２は２０Å～２００Åであり得る。

【0098】

例えば、第２絶縁層６２０はシリコン酸化物（ＳｉＯ_２）を含み得る。例えば、第２絶縁層６２０は第２濃度のシリコンを含み得る。第２絶縁層６２０に含まれたシリコンの第２濃度は第１絶縁層６１０に含まれたシリコンの第１濃度より小さくてもよい。例えば、第２絶縁層６２０に含まれたシリコンの第２濃度は５ｗｔ％～２０ｗｔ％であり得る。

【0099】

第１導電性端子６１５は第１基板１００の上面上に配置される。第１導電性端子６１５は第１絶縁層６１０により囲まれ得る。例えば、第１導電性端子６１５の上面は第１絶縁層６１０と接し得る。第１導電性端子６１５は導電性物質を含み得る。

【0100】

構造体は第２絶縁層６２０の上面上に配置される。例えば、構造体は第３絶縁層６３０、第２導電性端子６３５および半導体チップ６６０を含み得る。第３絶縁層６３０は第２絶縁層６２０の上面上に配置される。第３絶縁層６３０は第２絶縁層６２０の上面と接し得る。図２３および図２４には第３絶縁層６３０がコンフォーマルに形成されることが示されているが、本発明の技術的思想はこれに制限されるものではない。

【0101】

例えば、第３絶縁層６３０の水平方向ＤＲ１の幅は第１絶縁層６１０の水平方向ＤＲ１の幅より小さくてもよい。例えば、第３絶縁層６３０の水平方向ＤＲ１の幅は第２絶縁層６２０の水平方向ＤＲ１の幅と同一であり得る。第３絶縁層６３０は垂直方向ＤＲ２の第３厚さｔ６３を有する。例えば、第３絶縁層６３０の垂直方向ＤＲ２の第３厚さｔ６３は第２絶縁層６２０の垂直方向ＤＲ２の第２厚さｔ６２より大きくてもよい。

【0102】

第３絶縁層６３０はシリコン酸化物（ＳｉＯ_２）を含み得る。例えば、第３絶縁層６３０は第３濃度のシリコンを含み得る。第３絶縁層６３０に含まれたシリコンの第３濃度は第２絶縁層６２０に含まれたシリコンの第２濃度より大きくてもよい。例えば、第３絶縁層６３０に含まれたシリコンの第３濃度は２０ｗｔ％～５０ｗｔ％であり得る。

【0103】

半導体チップ６６０は第３絶縁層６３０の上面上に配置される。半導体チップ６６０は第３絶縁層６３０の上面と接し得る。例えば、半導体チップ６６０の水平方向ＤＲ１の幅は第３絶縁層６３０の水平方向ＤＲ１の幅と同一であり得る。例えば、半導体チップ６６０はロジック半導体チップまたはメモリ半導体チップであり得る。

【0104】

第２導電性端子６３５は半導体チップ６６０の下面上に配置される。第２導電性端子６３５は第１導電性端子６１５と垂直方向ＤＲ２にオーバーラップされ得る。第２導電性端子６３５は第３絶縁層５３０により囲まれ得る。例えば、第２導電性端子６３５の下面は第３絶縁層６３０と接し得る。第２導電性端子６３５は導電性物質を含み得る。

【0105】

連結端子６７０は第１導電性端子６１５と第２導電性端子６３５の間に配置され得る。連結端子６７０は第１導電性端子６１５および第２導電性端子６３５を連結し得る。連結端子６７０は第１絶縁層６１０、第２絶縁層６２０および第３絶縁層６３０それぞれによって囲まれ得る。連結端子６７０は導電性物質を含み得る。例えば、半導体チップ６６０は第２導電性端子６３５、連結端子６７０および第１導電性端子６１５を介して第１基板１００と電気的に接続され得る。

【0106】

以上、添付する図面を参照して本発明の技術的思想による実施形態について説明したが、本発明は前記実施形態に限定されるものではなく、互いに異なる多様な形態で製造することができ、本発明が属する技術分野で通常の知識を有する者は、本発明の技術的思想や必須の特徴を変更せず、他の具体的な形態で実施できることを理解することができる。したがって、上記一実施形態はすべての面で例示的なものであり、限定的なものではないと理解しなければならない。

【符号の説明】

【0107】

１００ 第１基板
１１０ 第１絶縁層
１２０ 第２絶縁層
１３０ 第３絶縁層
１４０ 第２基板
Ｒ１，Ｒ２ 第１および第２リセス
４５０ 配線パターン
５１５ 第１連結パッド
５３５ 第２連結パッド
５６０ 半導体チップ
６７０ 連結端子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】