特開 2024-91522 マルチアンテナのリモート無線ヘッドと無線ユニット用のデジタル回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024091522

(43)【公開日】2024-07-04

(54)【発明の名称】マルチアンテナのリモート無線ヘッドと無線ユニット用のデジタル回路

(51)【国際特許分類】

   H04B 1/38 20150101AFI20240627BHJP

   H03H 17/00 20060101ALI20240627BHJP

   H03H 17/02 20060101ALI20240627BHJP

【ＦＩ】

H04B1/38

H03H17/00 601B

H03H17/02 671C

【審査請求】有

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023210843

(22)【出願日】2023-12-14

(31)【優先権主張番号】111149325

(32)【優先日】2022-12-22

(33)【優先権主張国・地域又は機関】TW

(71)【出願人】

【識別番号】523471851

【氏名又は名称】繁晶科技股▲分▼有限公司

(74)【代理人】

【識別番号】100159499

【弁理士】

【氏名又は名称】池田 義典

(72)【発明者】

【氏名】王 易凡

【テーマコード（参考）】

5K011

【Ｆターム（参考）】

5K011DA01

5K011JA01

5K011KA12

5K011KA18

(57)【要約】      （修正有）

【課題】無線通信システムにおけるリモート無線ヘッドと無線ユニットの内部のデジタル回路を提供する。
【解決手段】無線ユニットのデジタル回路４００において、少なくとも１つのプログラマブルデジタル回路４１０は、フロントホールインタフェース４１１を含み、その他のプログラマブルデジタル回路である固定デジタル回路４２０は、１つまたは複数の通信信号処理モジュール４４０ａ～４４０ｎを含む。各通信信号処理モジュールは、高速逆フーリエ変換（ＩＦＦＴ）、高速フーリエ変換（ＦＦＴ）、物理ランダムアクセスチャネルの処理、自動利得制御、同相及び直交信号の圧縮及び解凍、アンテナ補正並びに直交周波数分割多重の位相補償のうちの少なくとも１つまたは複数の組み合わせを含む。
【選択図】図４

【特許請求の範囲】

【請求項1】

１つまたは複数のプログラマブルデジタル回路と、１つまたは複数の固定デジタル回路とを備え、そのうちの少なくとも１つのプログラマブルデジタル回路または固定デジタル回路はフロントホールインタフェースを含み、その他のプログラマブルデジタル回路及び／または固定デジタル回路は１つまたは複数の通信信号処理モジュールを含む無線ユニット用のデジタル回路。

【請求項2】

プログラマブルデジタル回路同士、固定デジタル回路同士、及びプログラマブルデジタル回路と固定デジタル回路との間は、ＪＥＳＤ２０４（Ａ／Ｂ／Ｃ）、低電圧差動信号、ＰＣＩｅなどのインタフェースまたはその他のインタフェースにより実現できる１つまたは複数のインタフェースを介して接続される請求項１に記載のデジタル回路。

【請求項3】

通信信号処理モジュールは、高速逆フーリエ変換（ＩＦＦＴ）、サイクリックプレフィックスの付加（ＣＰ Ａｄｄｉｔｉｏｎ）、ピーク抑圧（ＣＦＲ）、デジタルプレディストーション（ＤＰＤ）、デジタルアップコンバータ（ＤＵＣ）、Ｄ／Ａコンバータ（ＤＡＣ）、Ａ／Ｄコンバータ（ＡＤＣ）、デジタルダウンコンバータ（ＤＤＣ）、サイクリックプレフィックスの除去（ＣＰ Ｒｅｍｏｖａｌ）、高速フーリエ変換（ＦＦＴ）、物理ランダムアクセスチャネル（ＰＲＡＣＨ）の処理、自動利得制御（ＡＧＣ）、直交周波数分割多重の位相補償（ＯＦＤＭ Ｐｈａｓｅ Ｃｏｍｐｅｎｓａｔｉｏｎ）、アンテナ補正（Ａｎｔｅｎｎａ Ｃａｌｉｂｒａｔｉｏｎ）、及び同相と直交（Ｉ／Ｑ）信号の圧縮（Ｃｏｍｐｒｅｓｓｉｏｎ）及び解凍（Ｄｅｃｏｍｐｒｅｓｓｉｏｎ）のうち少なくとも一つ又は複数の組み合わせを含む請求項１に記載のデジタル回路。

【請求項4】

複数のプログラマブルデジタル回路を含み、そのうちの少なくとも１つのプログラマブルデジタル回路は、フロントホールインタフェースを含み、その他のプログラマブルデジタル回路は１つまたは複数の通信信号処理モジュールを含む無線ユニット用のデジタル回路。

【請求項5】

複数のプログラマブルデジタル回路同士は、ＪＥＳＤ２０４（Ａ／Ｂ／Ｃ）、低電圧差動信号、ＰＣＩｅなどのインタフェースまたはその他のインタフェースにより実現できる１つまたは複数のインタフェースを介して接続される請求項４に記載のデジタル回路。

【請求項6】

通信信号処理モジュールは、高速逆フーリエ変換（ＩＦＦＴ）、サイクリックプレフィックスの付加（ＣＰ Ａｄｄｉｔｉｏｎ）、ピーク抑圧（ＣＦＲ）、デジタルプレディストーション（ＤＰＤ）、デジタルアップコンバータ（ＤＵＣ）、Ｄ／Ａコンバータ（ＤＡＣ）、Ａ／Ｄコンバータ（ＡＤＣ）、デジタルダウンコンバータ（ＤＤＣ）、サイクリックプレフィックスの除去（ＣＰ Ｒｅｍｏｖａｌ）、高速フーリエ変換（ＦＦＴ）、物理ランダムアクセスチャネル（ＰＲＡＣＨ）の処理、自動利得制御（ＡＧＣ）、直交周波数分割多重の位相補償（ＯＦＤＭ Ｐｈａｓｅ Ｃｏｍｐｅｎｓａｔｉｏｎ）、アンテナ補正（Ａｎｔｅｎｎａ Ｃａｌｉｂｒａｔｉｏｎ）、及び同相と直交（Ｉ／Ｑ）信号の圧縮（Ｃｏｍｐｒｅｓｓｉｏｎ）及び解凍（Ｄｅｃｏｍｐｒｅｓｓｉｏｎ）のうちの少なくとも一つ又は複数の組み合わせを含む請求項４に記載のデジタル回路。

【請求項7】

複数の固定デジタル回路を含み、そのうちの少なくとも１つの固定デジタル回路は、フロントホールインタフェースモジュールを含み、その他の固定デジタル回路は、１つまたは複数の通信信号処理モジュールを含む無線ユニット用のデジタル回路。

【請求項8】

複数の固定デジタル回路同士は、ＪＥＳＤ２０４（Ａ／Ｂ／Ｃ）、低電圧差動信号、ＰＣＩｅなどのインタフェースまたは他のインタフェースにより実現できる１つまたは複数のインタフェースを介して接続される請求項７に記載のデジタル回路。

【請求項9】

通信信号処理モジュールは、高速逆フーリエ変換（ＩＦＦＴ）、サイクリックプレフィックスの付加（ＣＰ Ａｄｄｉｔｉｏｎ）、ピーク抑圧（ＣＦＲ）、デジタルプレディストーション（ＤＰＤ）、デジタルアップコンバータ（ＤＵＣ）、Ｄ／Ａコンバータ（ＤＡＣ）、Ａ／Ｄコンバータ（ＡＤＣ）、デジタルダウンコンバータ（ＤＤＣ）、サイクリックプレフィックスの除去（ＣＰ Ｒｅｍｏｖａｌ）、高速フーリエ変換（ＦＦＴ）、物理ランダムアクセスチャネル（ＰＲＡＣＨ）の処理、自動利得制御（ＡＧＣ）、直交周波数分割多重の位相補償（ＯＦＤＭ Ｐｈａｓｅ Ｃｏｍｐｅｎｓａｔｉｏｎ）、アンテナ補正（Ａｎｔｅｎｎａ Ｃａｌｉｂｒａｔｉｏｎ）、及び同相と直交（Ｉ／Ｑ）信号の圧縮（Ｃｏｍｐｒｅｓｓｉｏｎ）及び解凍（Ｄｅｃｏｍｐｒｅｓｓｉｏｎ）のうちの少なくとも一つ又は複数の組み合わせを含む請求項７に記載のデジタル回路。

【請求項10】

１つまたは複数のプログラマブルデジタル回路と、１つまたは複数の固定デジタル回路とを含み、そのうちの少なくとも１つのプログラマブルデジタル回路または固定デジタル回路は共通公衆無線インタフェース（ＣＰＲＩ）モジュールを含み、その他のプログラマブルデジタル回路及び／または固定デジタル回路は、１つまたは複数のＡ／Ｄコンバータ及びＤ／Ａコンバータモジュールを含むリモート無線ヘッド用のデジタル回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、無線通信システムにおけるリモート無線ヘッドと無線ユニットの内部のデジタル回路に関する。

【背景技術】

【0002】

無線通信の用途では、例えば、無線通信基地局（Ｂａｓｅ Ｓｔａｔｉｏｎ）または衛星通信（Ｓａｔｅｌｌｉｔｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）の地上局（Ｇｒｏｕｎｄ Ｓｔａｔｉｏｎ）システムなどには、フロントホールの無線（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ、ＲＦ）アナログ信号処理及びデジタル信号処理のためのリモート無線ヘッド（Ｒｅｍｏｔｅ Ｒａｄｉｏ Ｈｅａｄ、ＲＲＨ）または無線ユニット（Ｒａｄｉｏ Ｕｎｉｔ、ＲＵ）があるとともに、無線アナログ回路（ＲＦ Ａｎａｌｏｇ Ｃｉｒｃｕｉｔ）及びデジタル回路（Ｄｉｇｉｔａｌ Ｃｉｒｃｕｉｔ）によりそれぞれその機能を実行する。従来の基地局または衛星通信の地上局は、１つの回路ごとのアンテナが１組の無線アナログ回路の枝路（ＲＦ Ｃｈａｉｎ）に対応できるように、無線ヘッドまたは無線ユニットにおける無線アナログ回路部分が複数の無線（ＲＦ）コンポーネントと複数の無線集積回路（ＲＦ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、ＲＦＩＣ）とを備えるか或いは一つの無線集積回路に整合するマルチアンテナ（Ｍｕｌｔｉｐｌｅ Ａｎｔｅｎｎａ）技術を使用することが多く、従来技術では、デジタル回路の部分にシングルチップ（Ｓｉｎｇｌｅ Ｃｈｉｐ）アーキテクチャが用いられている。例えば、２０１５年１２月１０日に公告された世界知的所有権機関特許公報第ＷＯ２０１５１８８１４５Ａ１号に開示されたリモート無線ヘッド用のデジタル回路はシングルチップアーキテクチャのシステム・オン・チップ（Ｓｙｓｔｅｍ ｏｎａ Ｃｈｉｐ，ＳＯＣ）であり、そのデジタル回路の実施例として集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ，ＩＣ）を使用する。

【0003】

従来技術はデジタル回路部分にシングルチップアーキテクチャを採用しているため、そのデジタル回路は、フィールド プログラマブル ゲート アレイ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ、ＦＰＧＡ）、システム・オン・チップ（ＳＯＣ）、マイクロコントローラ（Ｍｉｃｒｏ－Ｃｏｎｔｒｏｌｌｅｒ、ＭＣＵ）、マイクロプロセッサ（Ｍｉｃｒｏ－Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ、ＭＰＵ）、デジタル・シグナル・プロセッサ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ、ＤＳＰ）、グラフィックス プロセッシング ユニット（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＧＰＵ）、中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＣＰＵ）などのプログラマブル（Ｐｒｏｇｒａｍｍａｂｌｅ）デジタル回路、又は特定用途向け集積回路（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、ＡＳＩＣ）などの固定デジタル回路を使用して実装する。しかし、シングルチップデジタル回路にプログラマブルデジタル回路を使用すると、修正と更新がプログラミングできる利点を有するが、例えば消費電力と演算速度などのその回路性能は特定用途向け集積回路よりも低下しやすい。逆に、シングルチップデジタル回路に固定デジタル回路が使用される場合、その回路アーキテクチャが固定されているため、将来修正と更新がプログラミングできる柔軟性が不足している。特に、基地局システムでの応用のように、通信事業者は一般には、基地局に１０年以上の寿命などの長い寿命を要求するため、国際通信規格の更新に伴い、そのデジタル回路は修正または更新を必要とする可能性がある。

【0004】

一方、シングルチップデジタル回路は一体型アーキテクチャであるため、チップ内部のどこかに損傷があると、シングルチップ全体が正常に動作せず、システム全体が故障しやすくなる。また、修理が必要な場合は、シングルチップの内部の損傷箇所だけを交換することはできず、シングルチップ全体を交換する必要がある。

【0005】

また、シングルチップデジタル回路はすべてのデジタル演算機能を１つのチップに統合する必要があるため、その回路構造が複雑になり、必要な研究開発人員とコストも高く、一般的には少数の大手チップ設計会社のみ、シングルチップデジタル回路製品を提供する能力があるため、その回路コストは高くなりやすい。

【0006】

上記に基づいて、従来のシングルチップデジタル回路は、依然として柔軟性が不足し、寿命が短く、安定性が低く、メンテナンスが容易ではなく、コストが高いなどの欠点があり、なお改善する必要がある。

【発明の概要】

【0007】

上記した従来技術の欠点を解決するために、本開示に係るデジタル回路はマルチチップ（Ｍｕｌｔｉ－Ｃｈｉｐ）アーキテクチャを採用し、プログラマブルデジタル回路及び／又は固定デジタル回路のマルチチップデジタル回路から構成される。リモート無線ヘッドと無線ユニットに必要なデジタル回路機能を適切に切断し、プログラマブルデジタル回路及び／又は固定デジタル回路のチップに分配することにより、そのマルチチップアーキテクチャが協働して必要な機能を果たすことができる。

【0008】

本開示の一態様は、１つまたは複数のプログラマブルデジタル回路と、１つまたは複数の固定デジタル回路とを備える無線ユニット用のデジタル回路を提供し、そのうちの少なくとも１つのプログラマブルデジタル回路または固定デジタル回路は、フロントホールインタフェース（Ｆｒｏｎｔｈａｕｌ Ｉｎｔｅｒｆａｃｅ）モジュールを含み、その他のプログラマブルデジタル回路及び／または固定デジタル回路は１つまたは複数の通信信号処理モジュールを含む。各通信信号処理モジュールは、高速逆フーリエ変換（Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ、ＩＦＦＴ）、サイクリックプレフィックスの付加（Ｃｙｃｌｉｃ Ｐｒｅｆｉｘ Ａｄｄｉｔｉｏｎ、ＣＰ Ａｄｄｉｔｉｏｎ）、ピーク抑圧（Ｃｒｅｓｔ Ｆａｃｔｏｒ Ｒｅｄｕｃｔｉｏｎ、ＣＦＲ）、デジタルプレディストーション（Ｄｉｇｉｔａｌ Ｐｒｅ－ｄｉｓｔｏｒｔｉｏｎ，ＤＰＤ）、デジタルアップコンバータ（Ｄｉｇｉｔａｌ Ｕｐ Ｃｏｎｖｅｒｔｅｒ、ＤＵＣ）、Ｄ／Ａコンバータ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ、ＤＡＣ）、Ａ／Ｄコンバータ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ、ＡＤＣ）、デジタルダウンコンバータ（Ｄｉｇｉｔａｌ Ｄｏｗｎ Ｃｏｎｖｅｒｔｅｒ、ＤＤＣ）、サイクリックプレフィックスの除去（Ｃｙｃｌｉｃ Ｐｒｅｆｉｘ Ｒｅｍｏｖａｌ、ＣＰ Ｒｅｍｏｖａｌ）、高速フーリエ変換（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ、ＦＦＴ）、物理ランダムアクセスチャネル（Ｐｈｙｓｉｃａｌ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｃｈａｎｎｅｌ、ＰＲＡＣＨ）の処理、自動利得制御（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ、ＡＧＣ）、同相及び直交（Ｉｎ－ｐｈａｓｅ ａｎｄ Ｑｕａｄｒａｔｕｒｅ，Ｉ／Ｑ）信号の圧縮（Ｃｏｍｐｒｅｓｓｉｏｎ）及び解凍（Ｄｅｃｏｍｐｒｅｓｓｉｏｎ）、アンテナ補正（Ａｎｔｅｎｎａ Ｃａｌｉｂｒａｔｉｏｎ）、及び直交周波数分割多重（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ，ＯＦＤＭ）の位相補償（Ｐｈａｓｅ Ｃｏｍｐｅｎｓａｔｉｏｎ）のうちの少なくとも１つまたは複数の組み合わせを含む。

【0009】

本開示の別の態様は、複数のプログラマブルデジタル回路を備える無線ユニット用のデジタル回路を提供し、そのうちの少なくとも１つのプログラマブルデジタル回路はフロントホールインタフェースを含み、その他のプログラマブルデジタル回路は、１つまたは複数の通信信号処理モジュールを含む。各通信信号処理モジュールは、高速逆フーリエ変換（ＩＦＦＴ）、サイクリックプレフィックスの付加（ＣＰ Ａｄｄｉｔｉｏｎ）、ピーク抑圧（ＣＦＲ）、デジタルプレディストーション（ＤＰＤ）、デジタルアップコンバータ（ＤＵＣ）、Ｄ／Ａコンバータ（ＤＡＣ）、Ａ／Ｄコンバータ（ＡＤＣ）、デジタルダウンコンバータ（ＤＤＣ）、サイクリックプレフィックスの除去（ＣＰ Ｒｅｍｏｖａｌ）、高速フーリエ変換（ＦＦＴ）、物理ランダムアクセスチャネルの処理、自動利得制御、同相及び直交信号の圧縮及び解凍、アンテナ補正、及び直交周波数分割多重の位相補償のうちの少なくとも１つまたは複数の組み合わせを含む。

【0010】

本開示の別の態様は、複数の固定デジタル回路を備える無線ユニット用のデジタル回路を提供し、そのうちの少なくとも１つの固定デジタル回路は、フロントホールインタフェースを含み、他の固定デジタル回路は、１つまたは複数の通信信号処理モジュールを含む。各通信信号処理モジュールは、高速逆フーリエ変換（ＩＦＦＴ）、サイクリックプレフィックスの付加（ＣＰ Ａｄｄｉｔｉｏｎ）、ピーク抑圧（ＣＦＲ）、デジタルプレディストーション（ＤＰＤ）、デジタルアップコンバータ（ＤＵＣ）、Ｄ／Ａコンバータ（ＤＡＣ）、Ａ／Ｄコンバータ（ＡＤＣ）、デジタルダウンコンバータ（ＤＤＣ）、サイクリックプレフィックスの除去（ＣＰ Ｒｅｍｏｖａｌ）、高速フーリエ変換（ＦＦＴ）、物理ランダムアクセスチャネルの処理、自動利得制御、同相及び直交信号の圧縮及び解凍、アンテナ補正、及び直交周波数分割多重の位相補償のうちの少なくとも１つまたは複数の組み合わせを含む。

【0011】

本開示の別の態様は、１つまたは複数のプログラマブルデジタル回路、及び１つまたは複数の固定デジタル回路を備えるリモート無線ヘッド用のデジタル回路を提供し、そのうちの少なくとも１つのプログラマブルデジタル回路または固定デジタル回路は共通公衆無線インタフェース（Ｃｏｍｍｏｎ Ｐｕｂｌｉｃ Ｒａｄｉｏ Ｉｎｔｅｒｆａｃｅ、ＣＰＲＩ）モジュールを含み、他のプログラマブルデジタル回路及び／または固定デジタル回路は、１つまたは複数のＡ／Ｄコンバータ（ＡＤＣ）及びＤ／Ａコンバータ（ＤＡＣ）モジュールを含む。

【0012】

上記によれば、本開示に係るリモート無線ヘッドと無線ユニットのデジタル回路は、修正と更新がプログラミングできる柔軟性を備えるとともに、固定デジタル回路の優れた回路性能、例えば低消費電力と高速な演算速度を兼ね備えている。また、マルチチップアーキテクチャを採用しているため、その安定性と寿命はシングルチップアーキテクチャより優れ、例えば、マルチアンテナアーキテクチャの無線ユニットの応用において、特にアンテナの本数が多い場合、一部のアンテナの枝路のデジタル回路チップに損害が発生した場合でも、性能に欠陥が生じる可能性があるが、システム全体が正常に動作することができ、寿命の延長が図れる。また、一部のチップが損害した場合も、損害したチップを交換するだけでよく、すべてのデジタル回路チップを交換する必要がないため、修理が容易である。また、マルチチップアーキテクチャにおける個別のチップは回路の複雑度が相対的に低いため、技術開発のバリアが低く、コア技術は少数の大手企業に掌握されにくくなり、回路全体のコストの低減を図る機会がある。また、本開示に係るデジタル回路は、大型多入力多出力アンテナ（Ｍａｓｓｉｖｅ ＭＩＭＯ）の基地局などのアンテナの本数が多い無線通信システムに特に適している。大型多入力多出力アンテナの基地局は同じデータ伝送速度の条件下で、アンテナの本数の増加に伴い、送信電力（Ｔｒａｎｓｍｉｔ Ｐｏｗｅｒ）を効果的に低減することができ、低減された送信電力はアンテナの本数に比例し、つまりアンテナの本数が多いほど必要な送信電力を多く低減することができるため、適切な設計により基地局に必要な電力消費（Ｐｏｗｅｒ Ｃｏｎｓｕｍｐｔｉｏｎ）を低減し、省エネ・減炭のグリーン技術効果を達成することができる。

【図面の簡単な説明】

【0013】

本開示の内容と実施例をより明確にわかりやすくするために、図面について以下のように説明する。

【図1】リモート無線ヘッドを有する基地局の概略図を示す。

【図2】無線ユニットを有する基地局の概略図を示す。

【図3】無線ユニットを有する衛星通信地上局の概略図を示す。

【図4】本開示の一実施例に基づき無線ユニットのデジタル回路を示す概略図である。

【図5】本開示の別の実施例に基づき無線ユニットのデジタル回路を示す概略図である。

【図6】本開示の別の実施例に基づき無線ユニットのデジタル回路を示す概略図である。

【図7】本開示の別の実施例に基づき無線ユニットのデジタル回路を示す概略図である。

【図8】本開示の別の実施例に基づき無線ユニットのデジタル回路を示す概略図である。

【図9】本開示の別の実施例に基づき無線ユニットのデジタル回路を示す概略図である。

【図10】本開示の一実施例に基づきリモート無線ヘッドのデジタル回路を示す概略図である。

【図11】本開示の一実施例に基づき衛星通信地上局に適用される無線ユニットのデジタル回路を示す概略図である。

【発明を実施するための形態】

【0014】

以下、図面を参照しながら実施例を詳細に説明するが、提供される実施例は、本明細書でカバーされる範囲を制限するために使用されるものではない。コンポーネントを新たに組合せした構造、均等な効果を有する装置は、本明細書でカバーされる範囲である。なお、図面は説明のみを目的としており、原寸法に従って作成されるものではない。理解を容易にするために、以下の説明における同一の要素には同一の符号を付して説明する。

【0015】

本明細書で使用される『プログラマブルデジタル回路』に関して定義される範囲は、プログラミング言語により修正または更新できる任意のデジタル回路である。例えば、フィールド プログラマブル ゲート アレイ（ＦＰＧＡ）、システム・オン・チップ（ＳＯＣ）、マイクロコントローラ（ＭＣＵ）、マイクロプロセッサ（ＭＰＵ）、デジタル・シグナル・プロセッサ（ＤＳＰ）、グラフィックスプロセッシングユニット（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＧＰＵ）、中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＣＰＵ）の様々な組み合わせ、及びプログラミング言語により修正または更新できるその他のデジタル回路は、本明細書で定義されるプログラマブルデジタル回路の範囲内にある。

【0016】

本明細書で使用される『固定デジタル回路』に関して定義される範囲は、プログラミング言語により修正または更新できないデジタル回路である。例えば、特定用途向け集積回路（ＡＳＩＣ）、及びプログラミング言語で変更または更新できないその他のデジタル回路は、本明細書で定義される固定デジタル回路の範囲内にある。

【0017】

本明細書で使用される「双方向伝送」については、ＡがＢに信号またはデータを双方向に伝送する場合、ＡがＢに信号またはデータを伝送することができ、及び／またはＢがＡに信号またはデータを伝送することができることを意味する。

【0018】

本明細書で使用される『無線ユニット（Ｒａｄｉｏ Ｕｎｉｔ，ＲＵ）』は、アンテナ、無線アナログ回路、及びデジタル回路を有する任意のシステムを含む広義の無線ユニットである。例えば、オープン無線アクセスネットワーク（Ｏｐｅｎ Ｒａｄｉｏ Ａｃｃｅｓｓ Ｎｅｔｗｏｒｋ，Ｏ－ＲＡＮ）により組成されたオープン無線ユニット（Ｏｐｅｎ Ｒａｄｉｏ Ｕｎｉｔ，Ｏ－ＲＵ）も、本明細書で定義される無線ユニットの範囲内にある。その他の組合せについて、例えばオープン無線ユニット（Ｏ－ＲＵ）＋オープン分散ユニット（Ｏｐｅｎ Ｄｉｓｔｒｉｂｕｔｅｄ Ｕｎｉｔ、Ｏ－ＤＵ）などの組合せシステム、及び衛星通信地上局がアンテナ、無線アナログ回路、及びデジタル回路を有するシステムも、本明細書で定義される無線ユニットの範囲内にある。

【0019】

本明細書で使用される『分散ユニット（Ｄｉｓｔｒｉｂｕｔｅｄ Ｕｎｉｔ，ＤＵ）』については、無線ユニットとインタフェースを介して接続され、物理層（Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ，ＰＨＹ）の関連演算に関するシステムを含むデジタル回路を有する広義の分散ユニットである。例えば、オープン無線アクセスネットワーク（Ｏ－ＲＡＮ）により組成されたオープン分散ユニット（Ｏｐｅｎ Ｄｉｓｔｒｉｂｕｔｅｄ Ｕｎｉｔ，Ｏ－ＤＵ）も、本明細書で定義される分散ユニットの範囲内にある。その他の組合せについて、例えばオープン分散ユニット＋オープンセントラルユニット（Ｏｐｅｎ Ｃｅｎｔｒａｌ Ｕｎｉｔ、Ｏ－ＣＵ）などの組合せシステム、及び衛星通信地上局のバック・エンドに物理層の関連演算が含まれるシステムも、本文で定義される分散ユニットの範囲内にある。

【0020】

本明細書で使用される「フロントホールインタフェース」は、無線ユニットと分散ユニットとに接続可能な任意のインタフェースを含む広義のフロントホールインタフェースである。例えば、オープン無線アクセスネットワークにより組成されたフロントホールインタフェース（Ｆｒｏｎｔｈａｕｌ Ｉｎｔｅｒｆａｃｅ）は、拡張共通公衆無線インタフェース（ｅｖｏｌｖｅｄ Ｃｏｍｍｏｎ Ｐｕｂｌｉｃ Ｒａｄｉｏ Ｉｎｔｅｒｆａｃｅ，ｅＣＰＲＩ）プロトコル（Ｐｒｏｔｏｃｏｌ）を採用し、制御プレーン（Ｃｏｎｔｒｏｌ Ｐｌａｎｅ，Ｃ－Ｐｌａｎｅ）、ユーザプレーン（Ｕｓｅｒ Ｐｌａｎｅ，Ｕ－Ｐｌａｎｅ）、同期プレーン（Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ Ｐｌａｎｅ，Ｓ－Ｐｌａｎｅ）、及び管理プレーン（Ｍａｎａｇｅｍｅｎｔ Ｐｌａｎｅ，Ｍ－Ｐｌａｎｅ）を含み、本明細書で定義されるフロントホールインタフェースの範囲内に含まれる。衛星通信地上局は、フロントエンドの無線ユニットとバックエンドの分散ユニットのインタフェースに接続され、本明細書で定義されるフロントホールインタフェースの範囲内にある。

【0021】

図１を参照すると、図１は、リモート無線ヘッドを使用する無線通信基地局の概略図を示す。図１に示すように、無線通信基地局（Ｂａｓｅ Ｓｔａｔｉｏｎ）１０は、アンテナ（Ａｎｔｅｎｎａ）１００ａ～１００ｃ、リモート無線ヘッド（ＲＲＨ）１１０、支持フレーム１２０、ベースバンド・ユニット（Ｂａｓｅｂａｎｄ Ｕｎｉｔ、ＢＢＵ）１３０、ケーブル（Ｃａｂｌｅ）１１ａ～１１ｃ、及び共通公衆無線インタフェース（ＣＰＲＩ）１２を含む。

【0022】

支持フレーム１２０は、主に支持の役割を果たし、上面にアンテナ１００ａ～１００ｃとリモート無線ヘッド１１０とが取り付けられている。アンテナ１００ａ～１００ｃは、無線電波信号を送受し、ケーブル１１ａ～１１ｃを介してアナログ高周波信号をリモート無線ヘッド１１０に双方向に伝送するために使用される。リモート無線ヘッド１１０は無線アナログ回路及びデジタル回路を含み、無線アナログ回路は主に無線アナログ信号の周波数のアップ／ダウン、フィルタリング（Ｆｉｌｔｅｒｉｎｇ）、及び信号の増幅と減衰などのアナログ信号処理を実行し、デジタル回路の部分は本開示のコアであり、主にデジタル信号処理の演算を行うことであり、図１０のリモート無線ヘッドのデジタル回路の実施例の説明を参照することができる。リモート無線ヘッド１１０は、基地局に必要な機能として物理層（ＰＨＹ）、メディアアクセス制御（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ、ＭＡＣ）、無線リンク制御（Ｒａｄｉｏ Ｌｉｎｋ Ｃｏｎｔｒｏｌ、ＲＬＣ）、パケットデータ統合プロトコル（Ｐａｃｋｅｔ Ｄａｔａ Ｃｏｎｖｅｒｇｅｎｃｅ Ｐｒｏｔｏｃｏｌ、ＰＤＣＰ）、及び無線リソース制御（Ｒａｄｉｏ Ｒｅｓｏｕｒｃｅ Ｃｏｎｔｒｏｌ、ＲＲＣ）などの機能を実行するベースバンドユニット１３０に対して、共通公衆無線インタフェース１２を介してデジタルデータを双方向に伝送する。

【0023】

図２を参照すると、図２は、無線ユニットを使用する無線通信基地局の概略図を示す。図１のリモート無線ヘッドとは異なり、無線ユニット（ＲＵ）２００ａ～２００ｃはアンテナ、無線アナログ回路、及びデジタル回路を統合することで、リモート無線ヘッドのケーブルの損失を低減または回避することができる。また、無線ユニットはアンテナと高度で統合されているため、大型多入力多出力アンテナ（Ｍａｓｓｉｖｅ ＭＩＭＯ）などのアンテナの本数の多いマルチアンテナアーキテクチャへの適用により適しているため、現代の第５世代（５ Ｇ）モバイル通信基地局では無線ユニットの無線通信基地局が多く使用されている。図２に示すように、無線通信基地局２０は、無線ユニット（ＲＵ）２００ａ～２００ｃと、支持フレーム２２０と、分散ユニット（ＤＵ）２３０と、フロントホールインタフェース２１ａ～２１ｃとを含む。

【0024】

支持フレーム２２０は、主に支持の役割を果たし、上面には、アンテナ、無線アナログ回路、及びデジタル回路を含む無線ユニット２００ａ～２００ｃが取り付けられている。アンテナは電波信号を送受し、無線アナログ回路は主に無線アナログ信号を含む周波数のアップ／ダウン、フィルタリング、信号の増幅と減衰などのアナログ信号処理を実行し、デジタル回路の部分は本開示のコアであり、主にデジタル信号処理の演算を行うことであり、図４から図９の無線ユニットのデジタル回路の実施例の説明を参照することができる。無線ユニット２００ａ～２００ｃは、基地局のために必要な高物理層（Ｈｉｇｈ Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ、Ｈｉｇｈ－ＰＨＹ）、メディアアクセス制御（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ、ＭＡＣ）、及び無線リンク制御（Ｒａｄｉｏ Ｌｉｎｋ Ｃｏｎｔｒｏｌ、ＲＬＣ）などを含む機能を実行する前記分散ユニット２３０に対して、フロントホールインタフェース２１ａ～２１ｃを介してデジタルデータを双方向に伝送する。

【0025】

図３を参照すると、図３は、無線ユニットを用いた衛星通信地上局（Ｇｒｏｕｎｄ Ｓｔａｔｉｏｎ）の概略図を示す。図３に示すように、衛星通信地上局３０は、無線ユニット（ＲＵ）３００と、支持フレーム３２０と、分散ユニット（ＤＵ）３１０と、フロントホールインタフェース３１とを含む。

【0026】

支持フレーム３２０は、主に支持の役割を果たし、上面にアンテナ、無線アナログ回路、及びデジタル回路を含む無線ユニット３００が取り付けられている。アンテナは電波信号を送受し、無線アナログ回路は主に無線アナログ信号を含む周波数のアップ／ダウン、フィルタリング、信号の増幅と減衰などのアナログ信号処理を実行し、デジタル回路の部分は本開示のコアであり、主にデジタル信号処理の演算を行うことであり、図１１の衛星通信地上局の無線ユニットのデジタル回路の実施例の説明を参照することができる。無線ユニット３００は、衛星通信地上局に必要な物理層（ＰＨＹ）の関連演算を実行できる分散ユニット３１０に対して、フロントホールインタフェース３１を介してデジタルデータを双方向に伝送する。

【0027】

図４を参照すると、図４は、本開示の一実施例に基づき無線ユニットのデジタル回路を示す概略図である。図４に示すように、無線ユニットのデジタル回路４００は、プログラマブルデジタル回路４１０、固定デジタル回路４２０、アナログインタフェース４０、デジタルインタフェース４１、及びフロントホールインタフェース４２を含む。

【0028】

プログラマブルデジタル回路４１０は、フロントホールインタフェースモジュール４１１を含み、フロントホールインタフェースモジュール４１１はフロントホールインタフェースの送受信機であり、フロントホールインタフェース４２を介して無線ユニットのデータを分散ユニットに送信することができるとともに、分散ユニットからフロントホールインタフェース４２を介して無線ユニットに送信されたデータを受信することができる。

【0029】

固定デジタル回路４２０は、ビームフォーミング（Ｂｅａｍｆｏｒｍｉｎｇ）及び／またはプレコーディング（Ｐｒｅｃｏｄｉｎｇ）モジュール４２１と、複数の送受信モジュール４４０ａ～４４０ｎとを含む。

【0030】

ビームフォーミング及び／またはプリコーディングモジュール４２１は、ビームフォーミング及び／またはプリコーディングの２つの部分を含み、ビームフォーミングは主にアップリンク（Ｕｐｌｉｎｋ）とダウンリンク（Ｄｏｗｎｌｉｎｋ）のビームフォーミング演算を行い、プリコーディングはダウンリンクの各アンテナに必要な送信の信号を算出するために用いられる。

【0031】

各送受信モジュール４４０ａ～４４０ｎは、送信と受信の２つの部分を含み、その送信部分が高速逆フーリエ変換（Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ、ＩＦＦＴ）４２２、サイクリックプレフィックスの付加（Ｃｙｃｌｉｃ Ｐｒｅｆｉｘ Ａｄｄｉｔｉｏｎ、ＣＰ Ａｄｄｉｔｉｏｎ）４２３、ピーク抑圧（Ｃｒｅｓｔ Ｆａｃｔｏｒ Ｒｅｄｕｃｔｉｏｎ、ＣＦＲ）４２４、デジタルプレディストーション（ＤＰＤ）４２５、デジタルアップコンバータ（Ｄｉｇｉｔａｌ Ｕｐ Ｃｏｎｖｅｒｔｅｒ、ＤＵＣ）４２６、及びＤ／Ａコンバータ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ，ＤＡＣ）４２７を含む。まず周波数領域（Ｆｒｅｑｕｅｎｃｙ Ｄｏｍａｉｎ）信号は高速逆フーリエ変換４２２及びサイクリックプレフィクスの付加４２３により直交周波数分割多重（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ、ＯＦＤＭ）の変調演算が行なわれ、周波数領域信号が時間領域（Ｔｉｍｅ Ｄｏｍａｉｎ）信号に変換され、その後、ピーク抑圧４２４により信号の大きさが設定された動的範囲内に制限され、さらにアナログ回路におけるパワーアンプ（Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）による非線形歪みが、デジタルプリディストーション４２５により補償される。最後に、デジタルアップコンバータ４２６により信号サンプリング周波数及び／又は周波数シフトが高められ、Ｄ／Ａコンバータ４２７によりデジタル信号がアナログ信号に変換され、無線ユニット内の無線アナログ回路に送信される。

【0032】

各送受信モジュール４４０ａ～４４０ｎは、その受信部分がＡ／Ｄコンバータ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ、ＡＤＣ）４３１、デジタルダウンコンバータ（Ｄｉｇｉｔａｌ Ｄｏｗｎ Ｃｏｎｖｅｒｔｅｒ、ＤＤＣ）４３０、サイクリックプレフィックスの除去（Ｃｙｃｌｉｃ Ｐｒｅｆｉｘ Ｒｅｍｏｖａｌ、ＣＰ Ｒｅｍｏｖａｌ）４２９、及び高速フーリエ変換（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ、ＦＦＴ）４２８を含む。まず無線アナログ回路のようなアナログ信号は、Ａ／Ｄコンバータ４３１によりデジタル信号に変換され、さらにデジタルダウンコンバータ４３０により信号サンプリング周波数の低減及び／または周波数シフトの処理が行なわれ、最後にサイクリックプレフィックスの除去４２９と高速フーリエ変換４２８により直交周波数分割多重の復調演算が行なわれ、時間領域信号が周波数領域信号に変換される。

【0033】

プログラマブルデジタル回路４１０及び／または固定デジタル回路４２０は、物理ランダムアクセスチャネル（ＰＲＡＣＨ）の処理、自動利得制御（ＡＧＣ）、直交周波数分割多重の位相補償（ＯＦＤＭ Ｐｈａｓｅ Ｃｏｍｐｅｎｓａｔｉｏｎ）、アンテナ補正（Ａｎｔｅｎｎａ Ｃａｌｉｂｒａｔｉｏｎ）、及び同相と直交（Ｉ／Ｑ）信号の圧縮及び解凍のモジュールを含むこともできる。その中で物理ランダムアクセスチャネルの処理は主に物理ランダムアクセスチャネルに関連するフィルタリング（Ｆｉｌｔｅｒｉｎｇ）処理を行い、自動利得制御は自動利得調整の機能を達成するために用いられ、直交周波数分割多重の位相補償、直交周波数分割多重の位相を補償する演算を提供し、アンテナ補正は送信側と受信側のアンテナと無線回路の利得を一致させることができ、同相と直交信号の圧縮及び解凍は、フロントホールインタフェースに必要な送受信データを減少させるために使用される。図４の図示を簡単にするために、これらのモジュールが図示されていないが、これらのモジュールが図４のデジタル回路に含まれてもよい。

【0034】

図４に示すように、プログラマブルデジタル回路４１０と固定デジタル回路４２０との間には、デジタルインタフェース４１を介してデータが双方向に伝送され、ここで、デジタルインタフェース４１は例えばＪＥＳＤ２０４（Ａ／Ｂ／Ｃ）、低電圧差動信号（Ｌｏｗ－Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ，ＬＶＤＳ）、ＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ）などのインタフェースまたは他のインタフェースにより実現することができる。一方、アナログインタフェース４０は、無線アナログ回路と固定デジタル回路４２０との間の双方向伝送インタフェースとするアナログ信号のインタフェースである。

【0035】

図５を参照すると、図５は、本開示の一実施例に基づき無線ユニットのデジタル回路を示す概略図である。図５に示すように、無線ユニットのデジタル回路５００は、プログラマブルデジタル回路５１０、固定デジタル回路５２０、デジタルインタフェース５０、デジタルインタフェース５１、及びフロートホールインタフェース５２を含む。

【0036】

プログラマブルデジタル回路５１０は、フロントホールインタフェースモジュール５１１を含み、フロントホールインタフェースモジュール５１１は、フロントホールインタフェースの送受信機であり、無線ユニットのデータをフロントホールインタフェース５２を介して分散ユニットに送信することができるとともに、分散ユニットからフロントホールインタフェース５２を介して無線ユニットに送信されたデータを受信することができる。

【0037】

固定デジタル回路５２０は、ビームフォーミング及び／またはプリコーディングモジュール５２１と、複数の送受信モジュール５４０ａ～５４０ｎとを含む。

【0038】

図４とは異なり、図５の各送受信モジュール５４０ａ～５４０ｎは、送信と受信の２つの部分を含み、その中の送信の部分は高速逆フーリエ変換（ＩＦＦＴ）５２２、及びサイクリックプレフィックスの付加（ＣＰ Ａｄｄｉｔｉｏｎ）５２３だけを含み、他には、例えばピーク抑圧、デジタルプリディストーション、デジタルアップコンバータ、及びＤ／Ａコンバータなどのデジタル回路は無線ユニットの無線アナログ回路に統合することができる。一方、受信の部分は、高速フーリエ変換（ＦＦＴ）５２４、及びサイクリックプレフィックスの除去（ＣＰ Ｒｅｍｏｖａｌ）５２５だけを含み、他には例えばＡ／Ｄコンバータ、及びデジタルダウンコンバータなどのデジタル回路は無線ユニットの無線アナログ回路に統合することができる。

【0039】

プログラマブルデジタル回路５１０及び／又は固定デジタル回路５２０は、物理ランダムアクセスチャネルの処理、自動利得制御、直交周波数分割多重の位相補償、アンテナ補正、及び同相及び直交信号の圧縮及び解凍を含むこともできる。図５の図示を簡単にするために、これらのモジュールが図示されていないが、これらのモジュールは図５のデジタル回路に含まれてもよい。

【0040】

図５に示すように、プログラマブルデジタル回路５１０と固定デジタル回路５２０との間にはデジタルインタフェース５１を介してデータが双方向に伝送され、固定デジタル回路５２０はデジタルインタフェース５０を介して無線アナログ回路に統合されたデジタル回路にデータを双方向に伝送することができ、ここで、デジタルインタフェース５１とデジタルインタフェース５０は例えばＪＥＳＤ２０４（Ａ／Ｂ／Ｃ）、低電圧差動信号、ＰＣＩｅなどのインタフェースまたは他のインタフェースにより実現することができる。

【0041】

図６を参照すると、図６は、本開示の一実施例に基づき無線ユニットのデジタル回路を示す概略図である。図６に示すように、無線ユニットのデジタル回路６００は、プログラマブルデジタル回路６１０、固定デジタル回路６２０、固定デジタル回路６３０ａ～６３０ｎ、デジタルインタフェース６０ａ～６０ｎ、デジタルインタフェース６１ａ～６１ｎ、デジタルインタフェース６２、及びフロントホールインタフェース６３を含む。

【0042】

プログラマブルデジタル回路６１０は、フロントホールインタフェースモジュール６１１を含み、前記フロントホールインタフェースモジュール６１１は、フロントホールインタフェースの送受信機であり、無線ユニットのデータをフロントホールインタフェース６３を介して分散ユニットに送信することができるとともに、分散ユニットからフロントホールインタフェース６３を介して無線ユニットに送信されたデータを受信することができる。

【0043】

固定デジタル回路６２０は、ビームフォーミング及び／またはプリコーディングモジュール６２１を含む。

【0044】

各固定デジタル回路６３０ａ～６３０ｎは、送信及び受信の２つの部分を含み、その中の送信の部分は、高速逆フーリエ変換（ＩＦＦＴ）６３１と、サイクリックプレフィックスの付加（ＣＰ Ａｄｄｉｔｉｏｎ）６３２とを含み、一方、受信の部分は、高速フーリエ変換（ＦＦＴ）６３３と、サイクリックプレフィックスの除去（ＣＰ Ｒｅｍｏｖａｌ）６３４とを含む。他には、例えばピーク抑圧、デジタルプリディストーション、デジタルアップコンバータ、Ｄ／Ａコンバータ、Ａ／Ｄコンバータ、デジタルダウンコンバータなどのデジタル回路は無線ユニットの無線アナログ回路に統合することができる。

【0045】

プログラマブルデジタル回路６１０及び／または固定デジタル回路６２０及び／または固定デジタル回路６３０ａ～６３０ｎは、物理ランダムアクセスチャネルの処理、自動利得制御、直交周波数分割多重の位相補償、アンテナ補正、及び同相と直交信号の圧縮及び解凍のモジュールを含むこともできる。図６の図示を簡単にするために、これらのモジュールが図示されていないが、これらのモジュールは図６のデジタル回路に含まれてもよい。

【0046】

図６に示すように、プログラマブルデジタル回路６１０と固定デジタル回路６２０との間には、デジタルインタフェース６２を介してデータが双方向に伝送され、固定デジタル回路６２０と固定デジタル回路６３０ａ～６３０ｎとの間にはデジタルインタフェース６１ａ～６１ｎを介してデータが双方向に伝送され、一方、固定デジタル回路６３０ａ～６３０ｎは、デジタルインタフェース６０ａ～６０ｎを介して無線アナログ回路に統合されたデジタル回路にデータを双方向に伝送する。ここで、デジタルインタフェース６２、デジタルインタフェース６１ａ～６１ｎ、及びデジタルインタフェース６０ａ～６０ｎは、ＪＥＳＤ２０４（Ａ／Ｂ／Ｃ）、低電圧差動信号、ＰＣＩｅなどのインタフェースまたは他のインタフェースにより実現することができる。

【0047】

図７を参照すると、図７は、本開示の一実施例に基づき無線ユニットのデジタル回路を示す概略図である。図７に示すように、無線ユニットのデジタル回路７００は、固定デジタル回路７１０、固定デジタル回路７２０、デジタルインタフェース７０、デジタルインタフェース７１、及びフロントホールインタフェース７２を含む。

【0048】

固定デジタル回路７１０は、フロントホールインタフェースモジュール７１１を含み、前記フロントホールインタフェースモジュール７１１は、フロントホールインタフェースの送受信機であり、フロントホールインタフェース７２を介して無線ユニットのデータを分散ユニットに送信することができるとともに、分散ユニットからフロントホールインタフェース７２を介して無線ユニットに送信されたデータを受信することができる。

【0049】

固定デジタル回路７２０は、ビームフォーミング及び／またはプリコーディングモジュール７２１と、複数の送受信モジュール７４０ａ～７４０ｎとを含む。

【0050】

図７の各送受信モジュール７４０ａ～７４０ｎは、送信と受信の２つの部分を含み、その中の送信の部分は高速逆フーリエ変換（ＩＦＦＴ）７２２と、サイクリックプレフィックスの付加（ＣＰ Ａｄｄｉｔｉｏｎ）７２３とを含み、一方、受信の部分は、高速フーリエ変換（ＦＦＴ）７２４と、サイクリックプレフィックスの除去（ＣＰ Ｒｅｍｏｖａｌ）７２５とを含む。他には、例えばピーク抑圧、デジタルプリディストーション、デジタルアップコンバータ、Ｄ／Ａコンバータ、Ａ／Ｄコンバータ、デジタルダウンコンバータなどのデジタル回路は無線ユニットの無線アナログ回路に統合することができる。

【0051】

固定デジタル回路７１０及び／又は固定デジタル回路７２０は、物理ランダムアクセスチャネルの処理、自動利得制御、直交周波数分割多重の位相補償、アンテナ補正、及び同相及び直交信号の圧縮及び解凍を含むこともできる。図７の図示を簡単にするために、これらのモジュールが図示されていないが、これらのモジュールは図７のデジタル回路に含まれてもよい。

【0052】

図７に示すように、固定デジタル回路７１０と固定デジタル回路７２０との間には、デジタルインタフェース７１を介してデータが双方向に伝送され、固定デジタル回路７２０は、デジタルインタフェース７０を介してデータを無線周波アナログ回路に統合されたデジタル回路に双方向に伝送することができる。ここで、デジタルインタフェース７０とデジタルインタフェース７１は、ＪＥＳＤ２０４（Ａ／Ｂ／Ｃ）、低電圧差動信号、ＰＣＩｅなどのインタフェースまたは他のインタフェースにより実現することができる。

【0053】

図８を参照すると、図８は、本開示の一実施例に基づき無線ユニットのデジタル回路を示す概略図である。図８に示すように、無線ユニットのデジタル回路８００は、プログラマブルデジタル回路８１０、プログラマブルデジタル回路８２０、デジタルインタフェース８０、デジタルインタフェース８１、及びフロントホールインタフェース８２を含む。

【0054】

プログラマブルデジタル回路８１０は、フロントホールインタフェースモジュール８１１を含み、前記フロントホールインタフェースモジュール８１１は、フロントホールインタフェースの送受信機であり、無線ユニットのデータをフロントホールインタフェース８２を介して分散ユニットに送信することができるとともに、分散ユニットからフロントホールインタフェース８２を介して無線ユニットに送信されたデータを受信することができる。

【0055】

プログラマブルデジタル回路８２０は、ビームフォーミング及び／またはプリコーディングモジュール８２１と、複数の送受信モジュール８４０ａ～８４０ｎとを含む。

【0056】

図８の各送受信モジュール８４０ａ～８４０ｎは、送信と受信の２つの部分を含み、その中の送信の部分は高速逆フーリエ変換（ＩＦＦＴ）８２２、及びサイクリックプレフィックスの付加（ＣＰ Ａｄｄｉｔｉｏｎ）８２３とを含み、一方、受信の部分は、高速フーリエ変換（ＦＦＴ）８２４と、サイクリックプレフィックスの除去（ＣＰ Ｒｅｍｏｖａｌ）８２５とを含む。他には、例えばピーク抑圧、デジタルプリディストーション、デジタルアップコンバータ、Ｄ／Ａコンバータ、Ａ／Ｄコンバータ、デジタルダウンコンバータなどのデジタル回路は無線ユニットの無線アナログ回路に統合することができる。

【0057】

プログラマブルデジタル回路８１０及び／又はプログラマブルデジタル回路８２０は、物理ランダムアクセスチャネルの処理、自動利得制御、直交周波数分割多重の位相補償、アンテナ補正、及び同相及び直交信号の圧縮及び解凍のモジュールを含むこともできる。図８の図示を簡単にするために、これらのモジュールが図示されていないが、これらのモジュールは図８のデジタル回路に含まれてもよい。

【0058】

図８に示すように、プログラマブルデジタル回路８１０とプログラマブルデジタル回路８２０との間には、デジタルインタフェース８１を介してデータが双方向に伝送され、プログラマブルデジタル回路８２０はデジタルインタフェース８０を介して無線アナログ回路に統合されたデジタル回路にデータを双方向に伝送し、ここで、デジタルインタフェース８１とデジタルインタフェース８０はＪＥＳＤ２０４（Ａ／Ｂ／Ｃ）、低電圧差動信号、ＰＣＩｅなどのインタフェースまたはその他のインタフェースにより実現することができる。

【0059】

図９を参照すると、図９は、本開示の一実施例に基づき無線ユニットのデジタル回路を示す概略図である。図９に示すように、無線ユニットのデジタル回路９００は、プログラマブルデジタル回路９１０、デジタルインタフェース９０、及びフロートホールインタフェース９１を含む。図９は、プログラマブルデジタル回路９１０だけを含むが、例えばピーク抑圧、デジタルプリディストーション、デジタルアップコンバータ、Ｄ／Ａコンバータ、Ａ／Ｄコンバータ、デジタルダウンコンバータなどの他のデジタル回路が無線ユニットの無線アナログ回路チップに統合することができるため、本開示に係るマルチチップデジタル回路アーキテクチャの範囲内にも属し、図９の図示を簡単にするために、無線アナログ回路に統合されたデジタル回路は図示されていない。

【0060】

プログラマブルデジタル回路９１０は、フロートホールインタフェースモジュール９１１、ビームフォーミング及び／またはプリコーディングモジュール９１２、及び複数の送受信モジュール９１３ａ～９１３ｎを含む。

【0061】

フロントホールインタフェースモジュール９１１は、フロントホールインタフェースの送受信機であり、フロントホールインタフェース９１を介して無線ユニットのデータを分散ユニットに送信することができるとともに、分散ユニットからフロントホールインタフェース９１を介して無線ユニットに送信されたデータを受信することができる。

【0062】

各送受信モジュール９１３ａ～９１３ｎは、送信と受信の２つの部分を含み、その中の送信の部分は高速逆フーリエ変換（ＩＦＦＴ）９２０と、サイクリックプレフィックスの付加（ＣＰ Ａｄｄｉｔｉｏｎ）９２１とを含み、一方、受信の部分は、高速フーリエ変換（ＦＦＴ）９２２と、サイクリックプレフィックスの除去（ＣＰ Ｒｅｍｏｖａｌ）９２３とを含む。

【0063】

プログラマブルデジタル回路９１０は、物理ランダムアクセスチャネルの処理、自動利得制御、直交周波数分割多重の位相補償、アンテナ補正、及び同相及び直交信号の圧縮及び解凍を含むこともできる。図９の図示を簡単にするために、これらのモジュールが図示されていないが、これらのモジュールは図９のデジタル回路に含まれてもよい。

【0064】

プログラマブルデジタル回路９１０は、デジタルインタフェース９０を介して、無線アナログ回路に統合されたデジタル回路にデータを双方向に伝送し、ここで、デジタルインタフェース９０はＪＥＳＤ２０４（Ａ／Ｂ／Ｃ）、低電圧差動信号、ＰＣＩｅなどのインタフェースまたは他のインタフェースにより実現することができる。

【0065】

図１０を参照すると、図１０は、本開示の１つの実施例に基づきリモート無線ヘッドのデジタル回路を示す概略図である。図１０に示すように、リモート無線ヘッドのデジタル回路１０００は、プログラマブルデジタル回路１０１０、固定デジタル回路１０２０、アナログインタフェース１０３、デジタルインタフェース１０１、及び共通公衆無線インタフェース（ＣＰＲＩ）１０２を含む。

【0066】

プログラマブルデジタル回路１０１０は、共通公衆無線インタフェース（ＣＰＲＩ）モジュール１０１１を含み、共通公衆無線インタフェースモジュール１０１１は共通公衆無線インタフェースの送受信機であり、リモート無線ヘッドのデータを共通公衆無線インタフェース１０２を介してベースバンド・ユニットに送信することができるとともに、ベースバンド・ユニットから共通公衆無線インタフェース１０２を介してリモート無線ヘッドに送信されたデータを受信することができる。

【0067】

固定デジタル回路１０２０は、Ｄ／Ａコンバータ及びＡ／Ｄコンバータモジュール１０３０ａ～１０３０ｎを含み、各Ｄ／Ａコンバータ及びＡ／Ｄコンバータモジュール１０３０ａ～１０３０ｎは、Ｄ／Ａコンバータ（ＤＡＣ）１０２１及びＡ／Ｄコンバータ（ＡＤＣ）１０２２を含む。

【0068】

図１０に示すように、プログラマブルデジタル回路１０１０と固定デジタル回路１０２０との間には、デジタルインタフェース１０１を介してデータが双方向に伝送され、ここで、デジタルインタフェース１０１はＪＥＳＤ２０４（Ａ／Ｂ／Ｃ）、低電圧差動信号、ＰＣＩｅなどのインタフェースまたは他のインタフェースにより実現することができる。アナログインタフェース１０３は、無線アナログ回路と固定デジタル回路１０２０との間の双方向伝送インタフェースとするアナログ信号のインタフェースである。

【0069】

図１１を参照して、図１１は、本開示の１つの実施例に基づき、衛星通信地上局（Ｇｒｏｕｎｄ Ｓｔａｔｉｏｎ）や衛星上の衛星通信中継器（Ｒｅｐｅａｔｅｒ）などのシステムに適用できる衛星通信システムの無線ユニット数回路を示す概略図である。図１１に示すように、無線ユニットのデジタル回路１１００は、プログラマブルデジタル回路１１１０、固定デジタル回路１１２０ａ～１１２０ｎ、アナログインタフェース１１３０ａ～１１３０ｎ、デジタルインタフェース１１３１ａ～１１３１ｎ、及びフロントホールインタフェース１１３２を含む。

【0070】

プログラマブルデジタル回路１１１０は、フロートホールインタフェースモジュール１１１１及びビームフォーミングモジュール１１１２を含み、ここで、フロートホールインタフェースモジュール１１１１はフロートホールインタフェースの送受信機であり、無線ユニットのデータをフロートホールインタフェース１１３２を介して分散ユニットに送信することができるとともに、分散ユニットからフロートホールインタフェース１１３２を介して無線ユニットに送信されたデータを受信することができる。ビームフォーミングモジュール１１１２は、主に送受信のビームフォーミング演算を提供する。

【0071】

各固定デジタル回路１１２０ａ～１１２０ｎは、送信と受信の２つの部分を含み、その中の送信の部分はデジタルアップコンバータ（ＤＵＣ）１１２１と、Ｄ／Ａコンバータ（ＤＡＣ）１１２２とを含み、一方、受信の部分は、デジタルダウンコンバータ（ＤＤＣ）１１２３と、Ａ／Ｄコンバータ（ＡＤＣ）１１２４とを含む。また、固定デジタル回路１１２０ａ～１１２０ｎは、本開示の範囲に属する無線アナログ回路に統合することができる。

【0072】

図１１に示すように、プログラマブルデジタル回路１１１０と固定デジタル回路１１２０ａ～１１２０ｎとの間には、デジタルインタフェース１１３１ａ～１１３１ｎを介してデータが双方向に伝送され、ここで、デジタルインタフェース１１３１ａ～１１３１ｎはＪＥＳＤ２０４（Ａ／Ｂ／Ｃ）、低電圧差動信号、ＰＣＩｅなどのインタフェースまたは他のインタフェースを介して実現することができ、アナログインタフェース１１３０ａ～１１３０ｎは無線アナログ回路と固定デジタル回路１１２０ａ～１１２０ｎとの間の双方向伝送インタフェースとするアナログ信号のインタフェースである。

【符号の説明】

【0073】

１０：リモート無線ヘッドを用いた無線通信基地局
１１ａ～１１ｃ：ケーブル
１２、１０２：共通公衆無線インタフェース
１００ａ～１００ｃ：アンテナ
１１０：リモート無線ヘッド
１２０、２２０、３２０：支持フレーム
１３０：ベースバンド・ユニット
２０：無線ユニットを用いた無線通信基地局
２１ａ～２１ｃ、３１、４２、５２、６３、７２、８２、９１、１１３２：フロートホールインタフェース
２００ａ～２００ｃ、３００：無線ユニット
２３０、３１０：分散ユニット
３０：無線ユニットを用いた衛星通信地上局
４０、１０３、１１３０ａ～１１３０ｎ：アナログインタフェース
４１、５０、５１、６０ａ～６０ｎ、６１ａ～６１ｎ、６２、７０、７１、８０、８１、９０、１０１、１１３１ａ～１１３１ｎ：デジタルインタフェース
４００、５００、６００、７００、８００、９００、１１００：無線ユニットのデジタル回路
４１０、５１０、６１０、８１０、８２０、９１０、１０１０、１１１０：プログラマブルデジタル回路
４１１、５１１、６１１、７１１、８１１、９１１、１１１１：フロントホールインタフェースモジュール
４２０、５２０、６２０、６３０ａ～６３０ｎ、７１０、７２０、１０２０、１１２０ａ～１１２０ｎ：固定デジタル回路
４２１、５２１、６２１、７２１、８２１、９１２：ビームフォーミング及び／またはプリコーディングモジュール
４２２、５２２、６３１、７２２、８２２、９２０：高速逆フーリエ変換（ＩＦＦＴ）
４２３、５２３、６３２、７２３、８２３、９２１：サイクリックプレフィックスの付加（ＣＰ Ａｄｄｉｔｉｏｎ）
４２４：ピーク抑圧（ＣＦＲ）
４２５：デジタルプリディストーション（ＤＰＤ）
４２６、１１２１：デジタルアップコンバータ（ＤＵＣ）
４２７、１０２１、１１２２：Ｄ／Ａコンバータ（ＤＡＣ）
４２８、５２４、６３３、７２４、８２４、９２２：高速フーリエ変換（ＦＦＴ）
４２９、５２５、６３４、７２５、８２５、９２３：サイクリックプレフィックスの除去（ＣＰ Ｒｅｍｏｖａｌ）
４３０、１１２３：デジタルダウンコンバータ（ＤＤＣ）
４３１、１０２２、１１２４：Ａ／Ｄコンバータ（ＡＤＣ）
４４０ａ～４４０ｎ、５４０ａ～５４０ｎ、７４０ａ～７４０ｎ、８４０ａ～８４０ｎ、９１３ａ～９１３ｎ：送受信モジュール
１０００：リモート無線ヘッドのデジタル回路
１０１１：共通公衆無線インタフェース（ＣＰＲＩ）モジュール
１０３０ａ～１０３０ｎ：Ｄ／ＡコンバータとＡ／Ｄコンバータモジュール
１１１２：ビームフォーミングモジュール

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】