知財求人 - 知財ポータルサイト「IP Force」
▶ グラフェネア セミコンダクター エス．エル．ユー．の特許一覧
特開2024-91526グラフェンデバイスおよびグラフェンデバイスを金属化する方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024091526
(43)【公開日】2024-07-04
(54)【発明の名称】グラフェンデバイスおよびグラフェンデバイスを金属化する方法
(51)【国際特許分類】
H01L 21/28 20060101AFI20240627BHJP
H01L 21/285 20060101ALI20240627BHJP
H01L 21/288 20060101ALI20240627BHJP
H01L 29/786 20060101ALI20240627BHJP
H01L 21/336 20060101ALI20240627BHJP
H01L 21/60 20060101ALI20240627BHJP
【ＦＩ】
H01L21/28 301B
H01L21/285 S
H01L21/285 C
H01L21/288 E
H01L21/285 P
H01L21/28 E
H01L29/78 618B
H01L29/78 616K
H01L21/60 301P
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2023211767
(22)【出願日】2023-12-15
(31)【優先権主張番号】22383280
(32)【優先日】2022-12-23
(33)【優先権主張国・地域又は機関】EP
(71)【出願人】
【識別番号】523473040
【氏名又は名称】グラフェネア セミコンダクター エス．エル．ユー．
(74)【代理人】
【識別番号】110001210
【氏名又は名称】弁理士法人ＹＫＩ国際特許事務所
(72)【発明者】
【氏名】トーレス アロンソ エリアス
【テーマコード（参考）】
4M104
5F044
5F110
【Ｆターム（参考）】
4M104AA10
4M104BB01
4M104BB02
4M104BB04
4M104BB05
4M104BB06
4M104BB07
4M104BB08
4M104BB09
4M104BB13
4M104BB14
4M104BB18
4M104BB20
4M104BB30
4M104BB32
4M104BB36
4M104CC01
4M104DD34
4M104DD36
4M104DD37
4M104DD43
4M104DD52
4M104DD62
4M104DD68
4M104DD71
4M104GG02
4M104GG04
4M104GG05
4M104GG06
4M104GG09
4M104GG12
5F044EE11
5F044EE12
5F044EE21
5F110BB09
5F110CC07
5F110DD01
5F110DD02
5F110DD03
5F110DD05
5F110GG01
5F110HK01
5F110HK02
5F110HK03
5F110HK04
5F110HK05
5F110HK06
5F110HK09
5F110HK21
5F110HK31
5F110HK32
5F110HK33
5F110HK34
5F110HK35
(57)【要約】 （修正有）
【課題】基板と、基板上に配置された少なくとも１つのグラフェンチャネルとを備える固体デバイスを金属化する方法を提供する。
【解決手段】方法は、電子ダイまたはウェハ１０上の少なくとも１つの第１の金属構造１０４’を堆積させるための第１の金属堆積工程を適用する。少なくとも１つの第１の金属構造１０４’は、グラフェン層１０１を部分的に占有し、基板１００を部分的に占有し、少なくとも１つの第１の金属構造１０４’を堆積するために、プラズマを使用しない金属堆積技術が使用され、グラフェンチャネル１０１上に堆積されていない少なくとも１つの第１の金属構造１０４’の領域上に少なくとも１つの第２の金属構造１０８’を堆積させるための第２の金属堆積工程を適用する。上記の少なくとも１つのグラフェンベースの固体デバイスを含むダイをソケット内にパッケージングする。
【選択図】図６Ｂ
【解決手段】方法は、電子ダイまたはウェハ１０上の少なくとも１つの第１の金属構造１０４’を堆積させるための第１の金属堆積工程を適用する。少なくとも１つの第１の金属構造１０４’は、グラフェン層１０１を部分的に占有し、基板１００を部分的に占有し、少なくとも１つの第１の金属構造１０４’を堆積するために、プラズマを使用しない金属堆積技術が使用され、グラフェンチャネル１０１上に堆積されていない少なくとも１つの第１の金属構造１０４’の領域上に少なくとも１つの第２の金属構造１０８’を堆積させるための第２の金属堆積工程を適用する。上記の少なくとも１つのグラフェンベースの固体デバイスを含むダイをソケット内にパッケージングする。
【選択図】図６Ｂ
【特許請求の範囲】
【請求項1】
基板（１００）と、前記基板（１００）上に配置された少なくとも１つのグラフェンチャネル（１０１）と、を備える固体デバイスを金属化する方法において、
少なくとも１つの第１の金属構造（１０４’）を堆積させるための第１の金属堆積工程を適用するステップであって、少なくとも１つの第１の金属構造（１０４’）は、グラフェン層（１０１）を部分的に占め、基板（１００）を部分的に占め、少なくとも１つの第１の金属構造（１０４’）を堆積するために、プラズマを使用しない金属堆積技術が使用されるステップと、
グラフェンチャネル（１０１）上に堆積されていない少なくとも１つの第１の金属構造（１０４’）の領域上に少なくとも１つの第２の金属構造（１０８’）を堆積させるための第２の金属堆積工程を適用するステップと、
を含むことを特徴とする方法。
少なくとも１つの第１の金属構造（１０４’）を堆積させるための第１の金属堆積工程を適用するステップであって、少なくとも１つの第１の金属構造（１０４’）は、グラフェン層（１０１）を部分的に占め、基板（１００）を部分的に占め、少なくとも１つの第１の金属構造（１０４’）を堆積するために、プラズマを使用しない金属堆積技術が使用されるステップと、
グラフェンチャネル（１０１）上に堆積されていない少なくとも１つの第１の金属構造（１０４’）の領域上に少なくとも１つの第２の金属構造（１０８’）を堆積させるための第２の金属堆積工程を適用するステップと、
を含むことを特徴とする方法。
【請求項2】
第１の金属堆積工程は、
グラフェンチャネル（１０１）および基板（１００）上に、堆積される少なくとも１つの金属構造の幾何学形状をパターニングするステップと、
少なくとも１つの第１の金属構造（１０４’）を、適用されたパターン上に堆積させるステップと、
によって行われることを特徴とする請求項１に記載の方法。
グラフェンチャネル（１０１）および基板（１００）上に、堆積される少なくとも１つの金属構造の幾何学形状をパターニングするステップと、
少なくとも１つの第１の金属構造（１０４’）を、適用されたパターン上に堆積させるステップと、
によって行われることを特徴とする請求項１に記載の方法。
【請求項3】
パターニングは、
グラフェン層（１０１）上およびグラフェン層（１０１）によって覆われていない基板（１００）上にマスク層（１０２）を堆積するステップと、
金属が堆積される領域（９５）のマスク層（１０２）を除去し、保護される領域にマスク層（１０２’）を残すことによって、マスク層（１０２）に反転パターンを作成するステップと、
によって行われることを特徴とする請求項２に記載の方法。
グラフェン層（１０１）上およびグラフェン層（１０１）によって覆われていない基板（１００）上にマスク層（１０２）を堆積するステップと、
金属が堆積される領域（９５）のマスク層（１０２）を除去し、保護される領域にマスク層（１０２’）を残すことによって、マスク層（１０２）に反転パターンを作成するステップと、
によって行われることを特徴とする請求項２に記載の方法。
【請求項4】
少なくとも１つの第１の金属構造（１０４’）は、金属層の塗布（１０４）及び残留するマスク層（１０２’）をリフトオフすることで、残留するマスク層（１０２’）上に堆積された金属並びに基板（１００）および／またはグラフェン層（１０１）と金属が直接接触する領域（９５）のみに残っている少なくとも１つの金属構造（１０４’）を除去して堆積されることを特徴とする請求項２または３に記載の方法。
【請求項5】
第１の金属堆積工程は、蒸発によって、または電着によって、または電気めっきによって行われることを特徴とする請求項１に記載の方法。
【請求項6】
第１の金属堆積工程において堆積された少なくとも１つの金属構造（１０４’）は、０．１～１０００ナノメートルの範囲の厚さを有することを特徴とする請求項１に記載の方法。
【請求項7】
第２の金属堆積工程は、少なくとも１つの第１の金属構造（１０４’）および基板（１００）上に堆積される少なくとも１つの第２の金属構造（１０８’）の幾何学的形状をパターニングするステップと、
少なくとも１つの第２の金属構造（１０８’）を、適用されたパターン上に堆積させるステップと、
によって行われることを特徴とする請求項１に記載の方法。
少なくとも１つの第２の金属構造（１０８’）を、適用されたパターン上に堆積させるステップと、
によって行われることを特徴とする請求項１に記載の方法。
【請求項8】
パターニングは、
第１のマスク層（１０５）を堆積させるステップと、
第１のマスク層（１０６）上に第２のマスク層（１０６）を堆積させるステップと、
金属が堆積される領域（１０７）内のマスク層（１０５、１０６）を除去することによって、マスク層（１０５、１０６）内に反転パターンを作成するステップと、
によって行われることを特徴とする請求項７に記載の方法。
第１のマスク層（１０５）を堆積させるステップと、
第１のマスク層（１０６）上に第２のマスク層（１０６）を堆積させるステップと、
金属が堆積される領域（１０７）内のマスク層（１０５、１０６）を除去することによって、マスク層（１０５、１０６）内に反転パターンを作成するステップと、
によって行われることを特徴とする請求項７に記載の方法。
【請求項9】
第２のマスク層１０６は、第１のマスク層１０５よりも現像速度が高く、リフトオフを容易にするアンダーカット構造を形成することを特徴とする請求項８に記載の方法。
【請求項10】
少なくとも１つの第２の金属構造（１０８’）は、
金属層の塗布（１０８）及び残留するマスク層（１０５’、１０６’）をリフトオフすることで、残留するマスク層（１０５’、１０６’）上に堆積された金属を除去し、その結果、少なくとも１つの第２の金属構造（１０８’）は、基板（１００）および／または少なくとも１つの第１の金属構造（１０４’）と金属が直接接触する領域のみに残るように堆積されることを特徴とする請求項８または９に記載の方法。
金属層の塗布（１０８）及び残留するマスク層（１０５’、１０６’）をリフトオフすることで、残留するマスク層（１０５’、１０６’）上に堆積された金属を除去し、その結果、少なくとも１つの第２の金属構造（１０８’）は、基板（１００）および／または少なくとも１つの第１の金属構造（１０４’）と金属が直接接触する領域のみに残るように堆積されることを特徴とする請求項８または９に記載の方法。
【請求項11】
第２の金属堆積工程には、ＣＶＤ、ＭＯＣＶＤ、ＭＯＶＰＥ、ＰＥＣＶＤ、ＡＬＤ、ＰＥＡＬＤ、ＤＣダイオードスパッタリングなどのスパッタリング、ＲＦスパッタリング、マグネトロンスパッタリング、反応性スパッタリング、高出力インパルスマグネトロンスパッタリング、イオンビーム堆積および電気めっきの金属堆積技術のうちの１つが適用されることを特徴とする請求項１に記載の方法。
【請求項12】
第２の金属堆積工程において堆積された少なくとも１つの第２の金属構造（１０８’）は、１００ナノメートル～１０００ミクロンの範囲の厚さを有することを特徴とする請求項１に記載の方法。
【請求項13】
基板（１００）と、前記基板（１００）上に配置された少なくとも１つのグラフェンチャネル（１０１）とを含む固体デバイスであって、
少なくとも１つの第１の金属構造（１０４’）が、グラフェン層（１０１）及び基板（１００）を部分的に占め、少なくとも１つの第１の金属構造（１０４’）は、プラズマを使用しない金属堆積技術に従って堆積され、
少なくとも１つの第２の金属構造（１０８’）が、グラフェンチャネル（１０１）上に堆積されていない少なくとも１つの第１の金属構造（１０４’）の領域上に部分的に堆積されていることを特徴とする固体デバイス。
少なくとも１つの第１の金属構造（１０４’）が、グラフェン層（１０１）及び基板（１００）を部分的に占め、少なくとも１つの第１の金属構造（１０４’）は、プラズマを使用しない金属堆積技術に従って堆積され、
少なくとも１つの第２の金属構造（１０８’）が、グラフェンチャネル（１０１）上に堆積されていない少なくとも１つの第１の金属構造（１０４’）の領域上に部分的に堆積されていることを特徴とする固体デバイス。
【請求項14】
少なくとも１つのグラフェンベースの固体デバイスの少なくとも第２の金属構造（１０８’）の各々をソケットの対応する接点にワイヤボンディングするステップを含む、請求項１３に記載の少なくとも１つのグラフェンベースの固体デバイスを含むダイ（１０）をソケット内にパッケージングする方法。
【請求項15】
パッケージであって、
請求項１３に記載の少なくとも１つのグラフェンベースの固体デバイスを含むダイ（１０）と、ソケットと、を備え、
少なくとも１つのグラフェンベースの固体デバイスの少なくとも第２の金属構造（１０８’）の各々は、ソケットの対応する接点にワイヤボンディングされていることを特徴とするパッケージ。
請求項１３に記載の少なくとも１つのグラフェンベースの固体デバイスを含むダイ（１０）と、ソケットと、を備え、
少なくとも１つのグラフェンベースの固体デバイスの少なくとも第２の金属構造（１０８’）の各々は、ソケットの対応する接点にワイヤボンディングされていることを特徴とするパッケージ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体及びエレクトロニクス産業の分野に関し、特に、例えばプリント回路基板（ＰＣＢ）に後で集積又は組み立てるための、集積回路（ＩＣ）などの半導体デバイスとそのパッケージとの間の相互接続に関する。より具体的には、本発明は、グラフェンを含む半導体デバイスを金属化する方法に関する。適用された金属化工程は、半導体デバイスとそのパッケージとの間のその後の相互接続を可能にする。
【背景技術】
【0002】
半導体およびエレクトロニクス産業の分野では、典型的にはチップまたはダイに組み込まれるＩＣは、通常、ＰＣＢに後で集積するためにパッケージに組み立てられる。現在の傾向は、部品およびパッケージの機能性を増大させながら部品およびパッケージの小型化に向かっている。したがって、高密度パッケージがますます求められており、例えばＰＣＢへのパッケージの組立てプロセスを困難にする。高密度パッケージの需要はまた、ＩＣをパッケージの外部接点に接続するプロセスを困難にする。
【0003】
ワイヤボンディングは、半導体装置の製造時にＩＣ（一般には半導体装置）とそのパッケージとの配線を行う技術である。ワイヤボンディングはまた、ＩＣを他の電子機器に接続するために、または１つのＰＣＢから別のＰＣＢに接続するために使用することもできる。その費用対効果および柔軟性のために、ワイヤボンディングは、半導体パッケージの大部分を組み立てるために使用される。ワイヤボンディング方法は、チップ接点からパッケージ上又はＰＣＢ上の既存の接点まで、又は３Ｄパッケージングの場合、チップ接点と別のチップの接点との間に非常に薄い相互接続ワイヤを作成することからなる。これらのボンディングワイヤは、通常、アルミニウム（Ａｌ）、銅（Ｃｕ）または金（Ａｕ）からなる。
【0004】
２１世紀初頭におけるその発見以来、グラフェンは、高い電子移動度、異常な熱伝導率、高い強度、柔軟性および透明性などのその特性に起因して、多くの注目を集めている。これらの特性に起因して、幾つかの例を挙げると、光電子工学における透明導電性電極および光活性層、低磁場感知のためのホール効果センサ、ダイオード、超大規模集積（ＶＬＳＩ）半導体プロセスにおける相互接続の銅の代替品、ならびにバイオセンシング、バイオテクノロジー、およびヘルスケアなど、多くの多様な使用および用途が研究されている。
【0005】
特に、グラフェンの単層構造は、その表面における静電摂動に敏感である。この感度の観測は、ダイオード、トランジスタおよびサイリスタなどのグラフェン固体デバイスに基づくグラフェンベースの化学および生物学的センサの開発を可能にした。その動作は、ターゲットとなる化学物質または生物学的薬剤に曝露されたときの電気的特性の変化に基づくものである。感度が高いことで、適切な分子およびバイオコンジュゲートがグラフェンに作用することについて選択的であり得る。これは、結合される選択されたバイオマーカーのための特異的結合部位を生成する。このように、バイオマーカーがプローブ分子と相互作用すると、それらは結合し、プローブおよびリンカー分子の電子状態の変化を生じる。これは、グラフェンチャネルへの電荷移動をもたらし、その導電性を変化させる。この結果、グラフェンのコンダクタンスが変化し、出力信号である例えばトランジスタに流れる電流が変化する。クロマトグラフィーまたは光学的観察に対向して電気的観察を得ることは、信号の電気的分析のための周知の技術を適用して利益を得ることを可能にする。したがって、１つまたは複数のグラフェン固体デバイスを有するチップなどのグラフェンセンサまたはグラフェンチップは、ヘルスケア分野、とりわけ診断分野を破壊する大きな可能性を有する。
【0006】
グラフェン固体デバイスを製造する様々な方法が存在する。グラフェンセンサ及びその製造プロセスは、例えばＷＯ２０２２／０９６６４０Ａ１に開示されている。
【0007】
１つ以上のグラフェン固体デバイスを有するチップとそのパッケージとの間に物理的相互接続を形成するための既に導入されたワイヤボンディングプロセスは、各グラフェン固体デバイス上、特にそのグラフェンチャネル上に金属を堆積することを必要とする。グラフェンを含む固体製造プロセスにおいて金属（金属接点）を堆積させるための様々な技術がある。既存の金属堆積技術の中には、グラフェン固体デバイスの大多数に広く使用されている２つがある。これらの技術は、スパッタリングおよび熱蒸発である。底部接点は、通常、これらの技法のいずれかに従って堆積され得るが、高速ワイヤボンディングに適していなければならない上部接点の金属化は、厚さ等の条件を満たすことを保証しなければならない。
【0008】
スパッタ堆積は、例えば、Braun M.(2015)Magnetron Sputtering Techniqueに開示されるように、ターゲットから材料をスパッタリングし、それを基板上に堆積させることによって、材料（例えば、金属）の薄膜を堆積させる物理蒸着（ＰＶＤ）方法である(Nee A.(eds)Handbook of Manufacturing Engineering and Technology.Springer,London.https://doi.org/10.1007/978-1-4471-4670-4_28)。
【0009】
スパッタリングは、堆積を補助するためにプラズマガスを必要とし、非常に厚い膜を効率的に堆積させる可能性を有する等方性の蒸発をもたらす。その等方性のために、それは通常、二重層レジストパターニングスキームと組み合わせて使用され、イメージングレジスト(imaging resist)およびリフトオフ犠牲レジスト（ＬＯＲ）を使用してアンダーカットを形成し、側壁への堆積を防止し、ＤＭＦ、ＤＭＳＯおよびＮＭＰなどの強力な溶媒を使用して清浄なリフトオフを可能にする。
【0010】
しかしながら、この方法をグラフェン固体デバイスに適用する場合には２つの問題を伴う。第１に、堆積を補助するために使用されるプラズマは、堆積の初期工程中にグラフェンを損傷し、堆積された金属によって接触されるグラフェン膜に大きな損傷をもたらす。第２に、リフトオフプロセスに関与する溶媒、特にＬＯＲを除去するための溶媒は、グラフェンを損傷し、基板からのグラフェンの剥離を引き起こす。これらの問題によって、グラフェン固体デバイスを金属化するために、特に上部接点を金属化するためにスパッタリングを用いることは不適切である。
【0011】
上部接点のための標準的なリフトオフ技術を熱蒸発によって実施することでこの問題を克服することができる。熱蒸発は、物理蒸着（ＰＶＤ）の方法である。これは薄膜堆積の１つの方法であり、純粋な材料（例えば金属）のコーティングを物体の表面に塗布するための真空技術である（Safarian, J., Engh, T.A. Vacuum Evaporation of Pure Metals. Metall Mater Trans A 44, 747-753 (2013). https://doi.org/10.1007/s11661-012-1464-2）。熱蒸発は、所望の金属の加熱に依拠し、通常、電子ビームまたは抵抗要素を介して所望の金属をその気相にし、次いで、所望の金属を標的基板上に凝縮させる。グラフェン固体デバイスに適用されたときに、グラフェン膜の完全性を保ち、良好な接触抵抗を保証する穏やかな堆積を可能にする。しかしながら、この技術は、リフトオフの制限により、金属堆積または金属接触の最大厚さは約２００ｎｍ（ナノメートル、１０－９ｍ）、場合によっては１００ｎｍに限定される。この厚さは、パッケージングのための固体グラフェンデバイスの後処理工程において必須であるワイヤボンディング技術のほとんどと適合しない。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】国際公開第２０２２／０９６６４０号
【非特許文献】
【0013】
【非特許文献1】Nee A.(eds)Handbook of Manufacturing Engineering and Technology. Springer, London. https://doi.org/10.1007/978-1-4471-4670-4_28
【非特許文献2】Safarian, J., Engh, T.A. Vacuum Evaporation of Pure Metals. Metall Mater Trans A 44, 747-753 (2013). https://doi.org/10.1007/s11661-012-1464-2
【発明の概要】
【発明が解決しようとする課題】
【0014】
したがって、上述の欠点を克服するグラフェン固体デバイスを金属化する新しい方法を開発する必要がある。
【課題を解決するための手段】
【0015】
本発明は、グラフェン固体デバイスが構築されるダイの後処理及びその後のソケット及び／又は家庭用電化製品への統合（パッケージング）を可能にしながら、堆積された金属とグラフェンとの間の信頼性のある接触を可能にする新しいグラフェンベース固体デバイス及びグラフェンベース固体デバイスを金属化する新しい方法を提供する。提案された方法は、グラフェン固体デバイスへの上部接点の金属化に特に適しており、その理由は、上部接点は、グラフェン固体デバイスのグラフェンチャネルの完全性が保証されなければならない一方で、後続のワイヤボンディングプロセスを支持するために、堆積された金属について所定の最小厚さを必要とするからである。これはまた、上部接点と底部接点の両方を有するグラフェンデバイスにも適している。
【0016】
ダイ（電子ダイまたはチップとも呼ばれる）は、半導体材料の小さなブロックであり、その上に所与の機能回路が製造される。ダイという用語は、通常、ウェハから切り出された集積回路（ＩＣ）を含む半導体材料のブロックを示す。本発明の文脈において、「ダイ」、「ウェハ」および「チップ」という用語は互換的に使用される。
【0017】
本発明は、グラフェンを含む固体デバイス（半導体デバイスとも呼ばれる）の金属化プロセスを提供する。半導体デバイスは、シリコン、ゲルマニウム、ガリウムヒ素または有機半導体などの半導体材料から構成することができる。半導体導電率は、電場または磁場の導入によって、光または熱の暴露によって、または他の手段によって制御することができ、その結果、半導体材料は、センサとして機能することができる。半導体内の電流の流れは、電荷キャリアとも呼ばれる自由電子の移動度によって生じる。グラフェンベースの固体デバイスは、半導体材料がグラフェン、例えばグラフェンチャネルである任意の固体デバイスであり得る。本発明の金属化プロセスが適用可能なグラフェン系半導体デバイスは、ダイオードなどの２端子デバイス、またはトランジスタなどの３端子デバイス、またはＮ端子デバイスであり得る。金属化工程が適用可能なグラフェンベースの固体デバイスの非限定的な例は、ダイオード、トリオード、バイポーラ接合トランジスタ、電界効果トランジスタ、金属酸化物半導体、高電子移動度トランジスタ（ＨＥＭＴ）、サイリスタ、バリスタ、メモリスタ、バラクタ、ｐｎ接合、ｐｉｎ接合、発光ダイオード、光検出器、磁気抵抗デバイス、スピンバルブ、スピントルクデバイス、ボロメータおよびハイブリッド遷移金属ジカルコゲナイド／グラフェン系ヘテロ構造である。
【0018】
本発明の開示を通して、グラフェンベースの固体デバイス（グラフェンベースのＳＳＤ）は、基板上に堆積または成長されたグラフェン層および２つの接点（金属堆積または金属接点）によって概略的に表される。いくつかのグラフェンベースのＳＳＤは、単一の基板上に実装することができる。グラフェン層は、グラフェンベースの半導体デバイスの１つ以上のグラフェンチャネルを形成する。当業者は、基板、グラフェン層および２つの金属接点とは、グラフェンデバイスの包括的な表現であることを理解するであろうが、グラフェンベースのＳＳＤは、そのタイプに応じて、基板、グラフェンチャネルおよび金属接点以外の他の構成要素（例えば、誘電体層）を含み得ることを意味する。言い換えれば、グラフェン層の金属化工程に関与するグラフェンＳＳＤの構成要素のみが本開示において明示的に言及される。
【0019】
グラフェンＳＳＤ、または１つ以上のグラフェンＳＳＤを含むチップが、ＰＣＢまたは他の電子デバイスに後で組み込むためにパッケージまたはソケットに組み立てられるためには、グラフェンＳＳＤのグラフェンチャネルとソケット、パッケージなどの外部接点との間の必要な相互接続を行うためにワイヤボンディングを適用する必要がある。これらの相互接続を構築するために、グラフェン層は、本発明の方法に従って金属化される必要がある。グラフェンＳＳＤは通常、（例えば、グラフェンＳＳＤの使用において、またはグラフェンＳＳＤがソケットに組み立てられる場合に）少なくとも２つの電気接点、すなわち（例えば電圧源の）電気負極への接続を可能にする１つの接点と、（例えば電圧源の）電気正極への接続を可能にする別の接点とを必要とする。例えば、ハイブリッドデバイスであるグラフェンデバイスに適用可能な特定の状況では、２つの電気接点の一方のみがグラフェン層と接触しており、第２の電気接点はグラフェンとは異なる材料と接触している。
【0020】
この方法は、金属堆積物をパターニングすることを含む。本発明の文脈において、パターニングは、レジスト堆積、マスク露光および現像の工程を含む。グラフェンＳＳＤに適用される金属堆積物のパターン（幾何学的形状またはプロファイル）は、ＣＡＤソフトウェアなどのコンピュータ支援技術を用いて事前に設計されている。コンピュータ支援設計は、その上に金属化が堆積されるダイの表面上のエリアまたは領域を画定することを可能にする。
【0021】
本発明において、金属化の堆積（グラフェンＳＳＤの電気接点）は、２つの工程で行われる。第１工程では、グラフェンＳＳＤおよび基板を部分的に覆う１つまたは複数の第１の金属構造が堆積される。第２の工程では、それぞれの第１の金属構造および基板を部分的に覆う１つまたは複数の対応する第２の金属構造が堆積される。
【0022】
本発明の第１の態様では、基板と、基板上に配置された少なくとも１つのグラフェンチャネルとを備える固体デバイスを金属化する方法が提供される。本方法は、少なくとも１つの第１の金属構造を堆積させるための第１の金属堆積工程を適用することを含み、少なくとも１つの第１の金属構造は、グラフェン層を部分的に占有し、基板を部分的に占有し、プラズマを使用しない金属堆積技法が、少なくとも１つの第１の金属構造を堆積させるために使用される。本方法はまた、グラフェンチャネル上に堆積されていない少なくとも１つの第１の金属構造体の領域上に少なくとも１つの第２の金属構造体を堆積させるための第２の金属堆積工程を適用することを含む。
【0023】
本発明の実施形態において、少なくとも１つのグラフェンチャネルは、基板上に堆積または成長される。
【0024】
いくつかの実施形態では、基板は犠牲基板である。これは、グラフェンデバイスが犠牲基板上に作製され、次いで別の基板に転写され得ることを意味する。基板材料が異なる製造ステップに適合することを条件として、任意の適切な基板材料を犠牲基板として使用することができる。
【0025】
本発明の実施形態において、第１の金属堆積工程は、堆積される少なくとも１つの金属構造の幾何学的形状をグラフェンチャネルおよび基板上にパターニングするステップと、少なくとも１つの第１の金属構造を、適用されたパターン上に堆積させるステップと、によって行われる。
【0026】
本発明の実施形態において、パターニングは、グラフェン層上およびグラフェン層によって覆われていない基板上にマスク層を堆積させるステップと、金属が堆積されるべき領域のマスク層を除去し、保護されるべき領域のマスク層を残すことによって、マスク層に反転パターンを作成するステップと、によって行われる。
【0027】
本発明の実施形態において、少なくとも１つの第１の金属構造は、金属層を塗布するステップと、残りのマスク層をリフトオフし、残りのマスク層上に堆積された金属、および基板および／またはグラフェン層と直接接触する領域のみに金属が残っている少なくとも１つの金属構造を除去するステップと、によって堆積される。
【0028】
本発明の実施形態において、第１の金属堆積工程は、蒸発によって、または電着によって、または電気めっきによって作製される。
【0029】
本発明の実施形態において、第１の金属堆積工程において堆積される少なくとも１つの金属構造は、０．１～１０００ナノメートルの範囲の厚さを有する。
【0030】
本発明の実施形態において、第２の金属堆積工程は、堆積される少なくとも１つの第２の金属構造体の形状を少なくとも１つの第１の金属構造体および基板上にパターニングするステップと、少なくとも１つの第２の金属構造を、適用されたパターン上に堆積させるステップと、によって行われる。
【0031】
本発明の実施形態において、パターニングは、第１のマスク層を堆積するステップと、第１のマスク層上に第２のマスク層を堆積するステップと、金属が堆積される領域内のマスク層を除去することによって、マスク層内に反転パターンを作成するステップと、によって行われる。
【0032】
本発明の実施形態において、第２のマスク層は、第１のマスク層よりも現像速度が高く、リフトオフを容易にするアンダーカット構造を形成する。
【0033】
本発明の実施形態において、金属層を塗布するステップと、残りのマスク層をリフトオフし、残りのマスク層上に堆積された金属を除去するステップと、を行い、その結果、少なくとも１つの第２の金属構造は、基板および／または少なくとも１つの第１の金属構造と直接接触する領域のみに金属が残るように堆積される。
【0034】
本発明の実施形態において、第２の金属堆積工程は、ＣＶＤ、ＭＯＣＶＤ、ＭＯＶＰＥ、ＰＥＣＶＤ、ＡＬＤ、ＰＥＡＬＤ、ＤＣダイオードスパッタリングなどのスパッタリング、ＲＦスパッタリング、マグネトロンスパッタリング、反応性スパッタリング、高出力インパルスマグネトロンスパッタリング、イオンビーム堆積および電気めっきの金属堆積技術のうちの１つによって作製される。
【0035】
本発明の実施形態において、第２の金属堆積工程において堆積される少なくとも１つの第２の金属構造は、１００ナノメートル～１０００ミクロンの範囲の厚さを有する。
【0036】
本発明の実施形態において、基板は、ガラス、石英、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、炭化シリコン、ガリウムヒ素、有機半導体、ＳｉＯ２／Ｓｉ、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、ＨｆＳｉＯ４、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＬａＡｌＯ３、Ｎｂ２Ｏ５、ＴｉＯ２、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＣａＣｕ３Ｔｉ４Ｏ１２、Ｓｉ３Ｎ４、ＺｒＳｉＯ４、Ｙ２Ｏ３、ＣａＯ、ＭｇＯ、ＢａＯ、ＷＯ３、ＭｏＯ３、Ｓｃ２Ｏ３、Ｌｉ２ＯまたはＳｒＯの少なくとも１つからなる。
【0037】
本発明の実施形態では、少なくとも１つの第１の金属構造および少なくとも１つの第２の金属構造のうちの少なくとも１つは、チタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、ＴａＮ、（窒化タンタル）、ＴｉＮ（窒化チタン）、シリコン（Ｓｉ）、ドープシリコン（ドープＳｉ）、ポリシリコン（ｐｏｌｙ－Ｓｉ）、コバルトモノシリサイド（ＣｏＳｉ）白金（Ｐｔ）、銅（Ｃｕ）、銀（Ａｇ）、鉛（Ｐｂ）、鉄（Ｆｅ）、Ｃｏ／Ｆｅ合金、およびこれらの材料の組み合わせ／合金からなる。
【0038】
本発明の第２の態様では、グラフェンベースの固体デバイスが提供される。それは、基板と、基板上に配置された少なくとも１つのグラフェンチャネルと、を含む。ソリッドステートデバイスは、グラフェン層を部分的に占有し、基板を部分的に占有し、プラズマを使用しない金属堆積技術に従って堆積された少なくとも１つの第１の金属構造と、グラフェンチャネル上に堆積されていない少なくとも１つの第１の金属構造体の領域上に部分的に堆積された少なくとも１つの第２の金属構造体と、を含む。
【0039】
本発明の第３の態様では、ソケット内にダイをパッケージングする方法が提供される。ダイは、本発明の第２の態様による少なくとも１つのグラフェンベースの固体デバイスを含む。本方法は、少なくとも１つのグラフェンベースの固体デバイスの少なくとも第２の金属構造の各々をソケットの対応する接点にワイヤボンディングするステップを含む。
【0040】
本発明の第４の態様では、パッケージが提供される。パッケージは、本発明の第２の態様による少なくとも１つのグラフェンベースの固体デバイスを含むダイ（１０）と、ソケットと、を含む。少なくとも１つのグラフェンベースの固体デバイスの少なくとも第２の金属構造の各々は、ソケットの対応する接点にワイヤボンディングされる。
【0041】
２つの金属化ステップの組み合わせは、グラフェンを損傷することなく、グラフェンへの信頼性の高い上部接点を可能にする一方で、ダイの後処理およびその後の消費者へ提供される電子機器におけるパッケージングを通じた集積を可能にする。
【0042】
本発明のさらなる利点および特徴は、以下の詳細な説明から明らかになり、添付の特許請求の範囲において特に指摘される。
【図面の簡単な説明】
【0043】
説明を行い、本発明のより良い理解を提供するために、図面のセットが提供される。図面は、説明の不可欠な部分を形成し、本発明の実施形態を示すが、本発明の範囲を限定するものとして解釈されるべきではなく、本発明をどのように実施することができるかの単なる例として解釈されるべきである。
【図1A】基板上に堆積されたグラフェン膜の上面図および断面図を示す。
【図1B】基板上に堆積されたグラフェン膜の上面図および断面図を示す。
【図2A】本発明の一実施形態による、グラフェン層および基板の上に後で堆積される第１の堆積工程の金属接点をパターニングすることに関与する工程の上面図、断面図、および上面図を示す。
【図2B】本発明の一実施形態による、グラフェン層および基板の上に後で堆積される第１の堆積工程の金属接点をパターニングすることに関与する工程の上面図、断面図、および上面図を示す。
【図2C】本発明の一実施形態による、グラフェン層および基板の上に後で堆積される第１の堆積工程の金属接点をパターニングすることに関与する工程の上面図、断面図、および上面図を示す。
【図3A】本発明の一実施形態による、事前にパターン化されたグラフェン層および基板上に適用された金属化層の上面図および断面図を示す。
【図3B】本発明の一実施形態による、事前にパターン化されたグラフェン層および基板上に適用された金属化層の上面図および断面図を示す。
【図4A】先に堆積された犠牲層が除去された後のウェハ上に堆積された２つの金属構造または経路の上面図および断面図を示す。
【図4B】先に堆積された犠牲層が除去された後のウェハ上に堆積された２つの金属構造または経路の上面図および断面図を示す。
【図5A】本発明の実施形態における、後に第１の金属構造上に堆積される第２の堆積工程の金属接点をパターニングすることに関与する工程の断面図、別の断面図、上面図、およびさらに別の断面図を示す。
【図5B】本発明の実施形態における、後に第１の金属構造上に堆積される第２の堆積工程の金属接点をパターニングすることに関与する工程の断面図、別の断面図、上面図、およびさらに別の断面図を示す。
【図5C】本発明の実施形態における、後に第１の金属構造上に堆積される第２の堆積工程の金属接点をパターニングすることに関与する工程の断面図、別の断面図、上面図、およびさらに別の断面図を示す。
【図5D】本発明の実施形態における、後に第１の金属構造上に堆積される第２の堆積工程の金属接点をパターニングすることに関与する工程の断面図、別の断面図、上面図、およびさらに別の断面図を示す。
【図6A】本発明の実施形態における第２の金属化工程の断面図、上面図、および別の断面図を示す。
【図6B】本発明の実施形態における第２の金属化工程の断面図、上面図、および別の断面図を示す。
【図6C】本発明の実施形態における第２の金属化工程の断面図、上面図、および別の断面図を示す。
【図7A】３プローブグラフェンデバイスの２つの金属化工程を概略的に示す。
【図7B】３プローブグラフェンデバイスの２つの金属化工程を概略的に示す。
【図7C】３プローブグラフェンデバイスの２つの金属化工程を概略的に示す。
【図7D】３プローブグラフェンデバイスの２つの金属化工程を概略的に示す。
【図8A】Ｎプローブグラフェンデバイスのための２つの金属化工程を概略的に示す。
【図8B】Ｎプローブグラフェンデバイスのための２つの金属化工程を概略的に示す。
【図8C】Ｎプローブグラフェンデバイスのための２つの金属化工程を概略的に示す。
【図8D】Ｎプローブグラフェンデバイスのための２つの金属化工程を概略的に示す。
【発明を実施するための形態】
【0044】
以下の説明は、限定的な意味で解釈されるべきではなく、本発明の広い原理を説明する目的でのみ与えられる。本発明の実施形態は、本発明による装置および結果を示す図面を参照して、例として説明される。
【0045】
図１Ａ～図６Ｃは、本発明の実施形態による、電子ダイまたはウェハ１０に実装されたグラフェンを含む固体デバイスの金属化プロセスを概略的に示す。図１Ａ（上面図）および図１Ｂ（断面図）では、基板１００上に堆積または成長したグラフェン層１０１が示されている。基板は、ガラス、石英、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、炭化ケイ素、酸化ケイ素、ヒ化ガリウム、有機半導体、ＳｉＯ２／Ｓｉ、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、ＨｆＳｉＯ４、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＬａＡｌＯ３、Ｎｂ２Ｏ５、ＴｉＯ２、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＣａＣｕ３Ｔｉ４Ｏ１２、Ｓｉ３Ｎ４、ＺｒＳｉＯ４、Ｙ２Ｏ３、ＣａＯ、ＭｇＯ、ＢａＯ、ＷＯ３、ＭｏＯ３、Ｓｃ２Ｏ３、Ｌｉ２ＯまたはＳｒＯなどの半導体材料を含むことができる。
【0046】
本発明の実施形態では、基板は、２つの層（上層および下層）によって形成されてもよい。下層は、シリコン、酸化シリコン、ガラス、石英、及びポリマー材料のうちの１つから作製され得る。上層は、例えば、ガラス、石英、Ｓｉ、ＳｉＯ２／Ｓｉ、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、ＨｆＳｉＯ４、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＬａＡｌＯ３、Ｎｂ２Ｏ５、ＴｉＯ２、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＣａＣｕ３Ｔｉ４Ｏ１２、Ｓｉ３Ｎ４、ＺｒＳｉＯ４、Ｙ２Ｏ３、ＣａＯ、ＭｇＯ、ＢａＯ、ＷＯ３、ＭｏＯ３、Ｓｃ２Ｏ３、Ｌｉ２ＯまたはＳｒＯで構成することができる。例えば、基板は、ドープされたシリカ（ｎ＋＋Ｓｉ）から得られたシリコン基板層上に堆積された二酸化ケイ素層によって形成され得る。グラフェン層１０１は、グラフェンの堆積または転写の任意の従来のプロセスによって基板１００上に堆積または成長されている。このようなプロセスは、本発明の範囲外である。グラフェンを堆積または転写する方法の例は、参照により本明細書に組み込まれるＥＰ２９３７３１３Ｂ１、ＥＰ３３６７４２３Ｂ１、ＥＰ２６７９５４０Ａ１及びＥＰ３１３５６３１Ａ１に開示されている。
【0047】
プロセスフローは以下の通りである。すなわち、金属接点は、例えば標準的なリソグラフィ技術に従ってパターニングすることができるグラフェン膜上の半導体リソグラフィ技術によって画定される。ダイ（グラフェンデバイス）上に適用される金属堆積物のパターンは、ＣＡＤソフトウェアなどのコンピュータ支援技術を用いて予め設計されている。コンピュータ支援設計は、その上に金属化が堆積されるダイの表面上のエリアまたは領域を画定することを可能にする。金属化プロセスは、グラフェンＳＳＤ内に、（例えば、電圧源の）電気負極への接続を可能にする１つの接点、および、（例えば、電圧源の）電気正極への接続を可能にする別の接点の２つの電気接点を形成することを目的とする。金属化プロセスは、以下の２つの工程で行われる。第１工程では、穏やかな堆積が適用され、グラフェンを損傷せず、良好な接触抵抗を保証する。第２の工程では、厚い堆積が適用され、ソケット／チップキャリア／ＰＣＢとのワイヤボンディングを実行することを可能にする。次に、金属化処理について詳細に説明する。
【0048】
第１工程において、後に堆積される金属接点は、例えば、半導体リソグラフィ技術に従って、グラフェン層１０１上にパターニングまたは画定される。この工程において、堆積される金属構造の幾何学的形状は、グラフェンチャネル（または層）１０１および基板１００上にパターニングされる。このプロセス（例えば、半導体リソグラフィプロセス）を適用することによって、回路パターンをグラフェン層上に露出させることができる。言い換えれば、グラフェン層の一部は、後に堆積される金属に適用する構造（幾何学的形状、形状など）でパターニングされる。リソグラフィは、例えば、光または電子を使用して、フォトマスクから基板（この場合、グラフェン層）上に形成された感光性化学レジスト（フォトレジストとも呼ばれる）に幾何学的パターンを転写する。すなわち、まず基板及びグラフェン上に感光性化学レジストを配置し、パターンを露光してグラフェンに転写する。使用することができる半導体リソグラフィ技術の非限定的な例は、Ｘ線リソグラフィ、電子ビームリソグラフィ、集束イオンビームリソグラフィ、光学投影リソグラフィ、電子およびイオン投影リソグラフィ、ナノインプリントリソグラフィ、近接プローブリソグラフィ、および近接場光リソグラフィである。
【0049】
金属被覆は、リフトオフプロセスを使用して作製することができる。リフトオフ法は、マスク材（例えば、フォトレジスト）を用いて、表面（グラフェン層および部分基板）にターゲット材（金属）のパターンを形成するアディティブ法である。リフトオフは、金属堆積を行う前にウェハ１０にフォトリソグラフィを実行し、次いで、例えば化学エッチングを用いて、適用されたフォトレジストを除去することによって行うことができる。
【0050】
パターニングプロセスを図２Ａ～２Ｃに示す。まず、図２Ａに示すように、マスク層またはレジスト（例えば、フォトレジスト）１０２を基板１００およびグラフェン層１０１の表面上に堆積させる。マスク層１０２の厚さは、５０ｎｍ（ナノメートル、１０－９ｍ）～５００μｍ（ミクロン、１０－６ｍ）であり得る。このようにして、堆積される金属を表す幾何学的パターンがフォトマスクから感光性マスク材料に転写される。次いで、金属が位置する領域においてフォトレジストが除去され、反転パターンが形成される。言い換えれば、マスク層１０２を貫通する開口部を除去する（例えば、現像する）ことによって、最終パターンが作成される領域においてターゲット材料（金属）は基板１００および／またはグラフェン層１０１の表面に到達することができる。グラフェン層１０１及び基板１００は、マスク層１０２の現像によって除去されない。図２Ｂ～図２Ｃは、反転パターンが作成され、開口部９５が現像された後の残りのマスク層１０２’を示す。マスク材料に応じて、極紫外線リソグラフィ（ＥＵＶＬ）、電子ビームリソグラフィ（ＥＢＬ）、近接リソグラフィ、接触リソグラフィまたは液浸リソグラフィなどの様々な方法を使用することができる。
【0051】
次いで、図３Ａ～図３Ｂに示すように、グラフェンＳＳＤは、例えば、熱蒸発または電子ビーム蒸発などの金属の蒸発による、または電着による、または電気めっきによるなど、上部接点の形成方法に従って金属化される。グラフェンチャネル１０１にこの第１の金属化を施すために、グラフェンチャネル１０１が損傷を受けないように、任意の非積極的な堆積技術を使用することができる。特に、プラズマを用いない成膜技術であればよい。この第１の金属化プロセスでは、金属化技術（蒸発、電着、または電気めっきなど）がプラズマを必要とせず、グラフェンチャネル１０１に損傷を与えない。堆積プロセスにおいて使用される金属または金属化合物の非限定的な例は、チタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、ＴａＮ、シリコン（Ｓｉ）、ドープシリコン（ドープＳｉ）、ポリシリコン（ｐｏｌｙ－Ｓｉ）、コバルトモノシリサイド（ＣｏＳｉ）、白金（Ｐｔ）、銅（Ｃｕ）銀（Ａｇ）、鉛（Ｐｂ）、鉄（Ｆｅ）、コバルト鉄（ＣｏＦｅ）、およびこれらの材料または化合物の組み合わせ／合金である。
【0052】
この金属化工程において、金属層１０４は、通常は薄い金属層であり、ダイ１０の全領域にわたって堆積され、エッチングされた領域９５において基板１００および／またはグラフェン層１０１の表面に到達し、以前に現像されなかった領域においてマスク層１０２’の上部に留まる。金属層１０４の厚さは、０．１～１０００ｎｍ、例えば１～１００ｎｍである。言い換えれば、この層１０４は、残留しているレジスト１０２’及び現像ステップでレジストが除去されたウェハの部分（基板１００および／またはグラフェン層１０１）を覆う。その後、マスク層１０２’（例えば、レジストまたはフォトレジスト）が洗い流される（例えば、溶媒中のフォトレジスト）と、マスク層１０２’の上部の金属がリフトオフされ、下のマスク層１０２’と共に除去される。リフトオフの後、堆積された材料（金属）１０４は、基板１００および／またはグラフェン層１０１（図４Ａ～４Ｂの堆積された金属１０４’）と直接接触した領域９５にのみ残る。各金属経路１０４’（例えば、図４Ａを参照）は、グラフェンチャネル１０１を越え、すなわち、グラフェンチャネル１０１の一部分およびグラフェンチャネルの近傍の基板１００の一部を占有し、したがって、第２の金属堆積工程は、基板上に配置され、グラフェンチャネルから分離された金属経路１０４’の一部分上で行うことができる。要するに、下地層（基板／グラフェン層）と直接接触する開口部９５にあった金属材料のみが残留する。１つ以上の金属構造１０４’の厚さは、０．１～１０００ｎｍの間、例えば１～１００ナノメートルの間の範囲内である。この穏やかな金属の堆積は、プラズマを使用しないのでグラフェンを損傷せず、良好な接触抵抗を保証する。これらは、電気的接触の品質およびデバイスへの電子注入を特徴付けるために使用される物理的特徴である。
【0053】
図４Ａ～図４Ｂは、マスク層１０２’が除去され、マスク層１０２’上に堆積された金属も除去された後にダイ１０上に堆積された２つの金属構造または経路１０４’を示す。リフトオフの後、堆積された材料（金属）は、金属が基板１００および／またはグラフェン層１０１と直接接触した領域９５にのみ残る（図４Ａ～図４Ｂの堆積された金属１０４’）。図４Ａに示されるように、この第１の金属堆積工程において、各金属経路１０４’は、グラフェン層１０１上に部分的に堆積され、基板１００上に部分的に堆積される。これによって、第２の金属堆積工程において、グラフェン層１０１が損傷しないように保存され、基板１００上に配置された金属経路１０４’の部分上に金属が堆積され得ることが重要である。図４Ａに示す例では、２つの金属構造体１０４’の各々は、グラフェンチャネル１０１上に堆積された部分と基板１００上に堆積された部分とを有する細長い金属構造体である。グラフェンチャネル１０１上に金属構造の一部を有することは、グラフェンチャネル１０１との電気的接触を可能にするために不可欠である。次に、基板１００上に金属構造の一部を有することが製造プロセスにおいて必要とされ、後続の金属堆積はより厚くなければならないが、そうでなければ第２の金属堆積によって損傷を受けるグラフェンチャネル１０１上では行われない。したがって、各細長い金属構造１０４’は、グラフェンチャネル１０１と、グラフェンチャネルが堆積または成長していない基板１００上の領域と、を接続する金属経路である。図４Ａでは、各細長い金属構造体１０４’の両端部は、基板１００上に配置されている（グラフェンチャネル１０１上には配置されていない）が、他の実施形態では、各細長い金属構造体１０４’の端部の一方が基板１００上に配置されていれば足りる。
【0054】
図に示すように、２つの金属構造体１０４’が作製されている。２つの金属構造１０４’は、好ましくは、グラフェンＳＳＤ上に作製される。１つの金属構造は、グラフェンＳＤＤの（例えば、電圧源（図示せず）の）電気負極への接続を可能にし、別の金属構造は、グラフェンＳＳＤの（例えば、電圧源（図示せず）の）電気正極への接続を可能にする。しかしながら、本発明の金属化プロセスは、例えば、グラフェンデバイスがハイブリッドデバイスである場合に、グラフェンデバイスがソケット、ＰＣＢなどへの単一の電気的接続を必要とする場合、代替的に単一の金属構造１０４’を含むことができる。
【0055】
これまで、金属の第１の堆積が行われており、グラフェンチャネル１０１とグラフェンを含まない基板１００上の領域とを接続する少なくとも１つの金属経路１０４’または第１の接点をもたらした。
【0056】
その後、厚い金属層が堆積される別の堆積工程が実行される。厚い金属堆積は、ウェハが組み立てられるソケットまたはＰＣＢ内の接点とのワイヤボンディングによる最終的な接続を可能にする。この第２の金属堆積を行うために使用される技術の非限定的な例は、ＣＶＤ、ＭＯＣＶＤ、ＭＯＶＰＥ、ＰＥＣＶＤ、ＡＬＤ、ＰＥＡＬＤ、ＤＣダイオードスパッタリングなどのスパッタリング、ＲＦスパッタリング、マグネトロンスパッタリング、反応性スパッタリングまたは高出力インパルスマグネトロンスパッタリング、イオンビーム堆積および電気めっきなどである。第２の堆積工程は、好ましくは、金属の厚い堆積を可能にするスパッタ堆積の技術を使用して作製される。厚い金属層の効率的な堆積を可能にする任意の他の堆積技術を代わりに使用することができる。第２の堆積物の厚さは、１００ｎｍ～１０００μｍの範囲であり、好ましくは２００ｎｍ～２０μｍである。
【0057】
これを行うために、別のリソグラフィステージが実行されて、１つ以上の第２の金属堆積（先に堆積された金属構造１０４’当たり１つの第２の金属堆積）を画定またはパターン化する。１つ以上の第２の金属堆積物は、グラフェン層１０１を損傷することなく、パッケージ、ソケット、ＰＣＢまたは別のチップ上の既存の接点との電気的接続を可能にする。第２の金属堆積物の各々とパッケージ等上の対応する既存の接点との間の接続は、相互接続ワイヤ（ボンディングワイヤ）を使用して行われる。本発明の範囲外であるボンディングワイヤは、典型的には金属である。ボンディングワイヤが作製される材料の非限定的な例は、アルミニウム（Ａｌ）、銅（Ｃｕ）または金（Ａｕ）である。このリソグラフィ工程は、好ましくは、二層レジストパターニングスキームを適用して行われ、結像レジスト(imaging resist)およびリフトオフ犠牲レジスト（ＬＯＲ）を使用してアンダーカットを形成し、金属堆積中に側壁への金属堆積を防止し、金属堆積後に他の有機溶媒の中でもＤＭＦ、ＤＭＳＯおよびＮＭＰなどの強力な溶媒を使用して二層レジストのクリーンなリフトオフを可能にする。
【0058】
既に説明したように、ダイ上に定義されるパターンは、ＣＡＤソフトウェアなどのコンピュータ支援技術を用いて予め設計されている。コンピュータ支援設計は、その上に金属化（この場合、第２の金属化）が堆積されるウェハ表面上のエリアまたは領域を画定することを可能にする。
【0059】
第１に、第２の金属堆積はパターニングされなければならず、レジストを堆積させ、マスクを露光し、レジストを現像する完全なプロセスを伴う。図５Ａ～図５Ｄは、本発明の一実施形態において、第１の金属構造上に少なくとも部分的に後で堆積されるように第２の堆積工程の金属接点をパターニングすることに関与する工程を示す。
【0060】
図５Ａ～図５Ｄに示す実施形態では、第２のリソグラフィ工程は、２つのマスク層１０５、１０６が堆積される二重層リフトオフプロセスである。まず、第１の金属構造体１０４’、グラフェンチャネル１０１の金属で覆われていない部分、及び基板１００のグラフェン又は金属で覆われていない部分を覆うリフトオフマスク層（リフトオフマスクレジスト、ＬＯＲ）１０５をウェハ１０の全域に堆積する。第１のリフトオフマスク層１０５の厚さは、１００ｎｍ～１０００μｍである。このマスク層１０５の材料は、例えばポリジメチルグルタルイミド（ＰＭＧＩ）である。これは図５Ａに示される。次いで、第２のリフトオフレジスト１０６がＬＯＲ１０５上に堆積される。これは図５Ｂに示される。第２のリフトオフレジスト１０６の厚さは、１０ｎｍ～１０００ｎｍである。ネガ型レジストでもポジ型レジストでもよい。層１０６は、層１０５よりも現像レートが高い。これにより、リフトオフを容易にするアンダーカット構造が形成される。グラフェン１０１がリフトオフレジストで覆われ、これによって金属の堆積後に事前にパターニングされたものとは異なる領域から金属を除去するために使用されるリフトオフ溶媒から保護されることによって、ＬＯＲプロセスが可能になる。
【0061】
例えば、レジストを露光および現像することによって、犠牲層１０５、１０６に反転パターンが生成される。レジスト１０５、１０６は、金属が配置される領域において除去され、反転パターンを生成する。図５Ｃは、第２の金属堆積工程において金属がそのように配置される領域１０９を示す。言い換えれば、レジスト１０５、１０６を貫通する開口部を除去する（例えば、現像する）ことによって、後に金属が堆積されるときに、金属が堆積されなければならないウェハ（基板１００および／または第１の金属構造１０４’）の表面１０９に金属は到達することができる。図５Ｄは、反転パターンが作成され、開口部１０７がエッチングされた後の残りのレジスト層１０５、１０６を示す。さらに、この二重層リフトオフプロセスは、グラフェンがレジストによって保護され、事前に堆積された接触金属１０４’のみが露出されることによって可能になる。例えば、リフトオフおよびスパッタリングによって非常に厚い金属化を可能にする。
【0062】
次に、図６Ａ～図６Ｃに示すように、金属の第２の堆積が適用される。金属の厚い堆積を可能にする限り、金属堆積のための任意の技術を適用することができる。適用され得る堆積技術の非限定的な例は、ＣＶＤ、ＭＯＣＶＤ、ＭＯＶＰＥ、ＰＥＣＶＤ、ＡＬＤ、ＰＥＡＬＤ、スパッタリング（例えば、ＤＣダイオードスパッタリング、ＲＦスパッタリング、マグネトロンスパッタリング、反応性スパッタリングまたは高電力インパルスマグネトロンスパッタリングである）、イオンビーム堆積および電気めっきである。金属の第２の堆積は、好ましくはスパッタ堆積が適用される。スパッタ堆積プロセスで使用される金属または金属化合物の非限定的な例は、チタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、シリコン（Ｓｉ）、ドープシリコン（ドープＳｉ）、ポリシリコン（ｐｏｌｙ－Ｓｉ）、コバルトモノシリサイド（ＣｏＳｉ）、白金（Ｐｔ）銅（Ｃｕ）、銀（Ａｇ）、鉛（Ｐｂ）、鉄（Ｆｅ）、コバルト鉄（ＣｏＦｅ）、およびこれらの材料の組み合わせ／合金である。
【0063】
第２の金属化工程において、金属材料１０８は、ウェハ１０の上面全体にわたって堆積され、エッチングされた領域（図５Ｄの開口部１０７）において基板１００および／または第１の金属構造１０４’の表面に到達し、事前にエッチングされなかった領域１０７においてレジスト層１０６の上部に留まる。第２の金属層１０８の厚さは、１００ｎｍ～１０００μｍの範囲であり、好ましくは２００ｎｍ～２０μｍである。言い換えれば、この金属層１０８は、残留しているレジスト１０６、及び事前の現像ステップにおいてレジストが除去されたウェハの部分（基板１００および／または金属構造１０４’）を覆う。続いて、レジスト層１０５、１０６を（例えば、溶媒を用いて）除去すると、層１０６の上部の金属がリフトオフされ、下の層１０５、１０６と共に除去される。リフトオフ後、堆積された材料（金属）は、基板１００および／または金属構造１０４’（図６Ｂ～６Ｃに示す厚い金属堆積物１０８’）と直接接触した領域にのみ残る。言い換えれば、基板および／または第１の金属構造体と直接接触した開口部１０７内にあった金属材料のみが残留する。
【0064】
図６Ｂ～図６Ｃに示すように、グラフェンデバイスのための提案された金属化プロセスは、薄い金属構造１０４’をグラフェンチャネル１０１と接触状態に維持しながら、ソケット、ＰＣＢなどにおける対応する接点とのワイヤボンディングをその後可能にするのに充分な厚さの金属接点１０８’を保証する。したがって、グラフェンデバイスは損傷をうけない。
【0065】
図１Ａ～図６Ｃを参照して開示される実施形態は、２プローブデバイス（２つのそれぞれのプローブまたはソケットなどの接点に接続される２つの金属接点を必要とするデバイス）を指す。そのような２プローブグラフェンデバイスの例は、図６Ｂの上面図に概略的に示されるように、グラフェン光検出器またはグラフェンボロメータである。しかしながら、提案されたグラフェンデバイスの金属化方法は、３プローブデバイスまたはＮプローブデバイスに拡張することができる。例えば、図７Ａ～７Ｄは、３プローブグラフェンデバイスのための２つの金属化ステップを概略的に示す。このような３プローブグラフェン素子としては、例えば、ＧＦＥＴ（ｇｒａｐｈｅｎｅ－ｂａｓｅｄ ＦＥＴ）、トリオード、バリスタ、バラクタ等のトランジスタが挙げられる。図７Ａ～７Ｄでは、バックゲート３プローブグラフェンデバイスが示されている（これは、ゲート接点が底部接点であるＧＦＥＴである）。この場合、３つの第１の金属構造１０４’が堆積され、次いで、３つの第２の厚い金属接点１０８’が堆積される。図８Ａ～８Ｄには、別の例として、Ｎプローブグラフェンデバイスが示される（Ｎは自然数である）。図示の例では、Ｎ＝５である。すなわち、５つの上部接点を有する５プローブグラフェンデバイスである。この場合、５つの第１の金属構造１０４’が堆積され、次いで５つの厚い第２の金属接点１０８’が堆積される。３つ以上の接点またはプローブを必要とするグラフェンデバイスは、例えば、伝送線測定を行うためのデバイスである。
【0066】
本発明の実施形態において、ダイまたはウェハ１０は、複数のグラフェンデバイスを含む。例えば、複数のグラフェンデバイスを有するセンサは、単一のダイに実装することができる。この場合、Ｎ個の金属接点（プローブ）が必要であり、Ｎ個の金属トラック（経路）がグラフェンデバイスを接点またはプローブに接続する。一例では、センサは、例えばチップの中央領域に配置された複数のグラフェントランジスタＧＦＥＴによって形成され得る。各グラフェン電界効果トランジスタは、少なくとも１つのグラフェンチャネルと、ソース接点と、ドレイン接点と、グラフェンチャネルに容量結合されたゲート接点とを有する。各ＧＦＥＴにおいて、グラフェン層またはグラフェン層の一部は、電流がグラフェンチャネルに注入され、グラフェンチャネルから収集されることを可能にする、両側の２つの電極、すなわちソース電極およびドレイン電極に接続される。ゲートのための追加の接点またはプローブも必要である。
【0067】
本文では、「備える（ｃｏｍｐｒｉｓｅｓ）」という用語及びその派生語（「備える（ｃｏｍｐｒｉｓｉｎｇ）」など）は、排他的な意味で理解されるべきではなく、すなわち、これらの用語は、説明され定義されるものがさらなる要素、ステップなどを含み得る可能性を排除するものとして解釈されるべきではない。
【0068】
本発明の文脈において、用語「略」およびそのファミリーの用語（例えば、「およそ」など）は、前述の用語に付随する値に非常に近い値を示すものとして理解されるべきである。すなわち、当業者は、示された値からのずれが、測定の不正確さなどに起因して不可避であることを理解し、正確な値からの妥当な限界内の逸脱が容認されるべきである。同じことが、「約」および「おおよそ」および「実質的に」という用語にも当てはまる。
【0069】
本発明は、明らかに、本明細書に記載される特定の実施形態に限定されず、特許請求の範囲に定義される本発明の一般的な範囲内で、（例えば、材料、寸法、構成要素、構成などの選択に関して）当業者によって考慮され得る任意の変形例も包含する。
【0070】
［発明の構成］
［構成１］
基板（１００）と、前記基板（１００）上に配置された少なくとも１つのグラフェンチャネル（１０１）と、を備える固体デバイスを金属化する方法において、
少なくとも１つの第１の金属構造（１０４’）を堆積させるための第１の金属堆積工程を適用するステップであって、少なくとも１つの第１の金属構造（１０４’）は、グラフェン層（１０１）を部分的に占め、基板（１００）を部分的に占め、少なくとも１つの第１の金属構造（１０４’）を堆積するために、プラズマを使用しない金属堆積技術が使用されるステップと、
グラフェンチャネル（１０１）上に堆積されていない少なくとも１つの第１の金属構造（１０４’）の領域上に少なくとも１つの第２の金属構造（１０８’）を堆積させるための第２の金属堆積工程を適用するステップと、
を含むことを特徴とする方法。
［構成２］
第１の金属堆積工程は、
グラフェンチャネル（１０１）および基板（１００）上に、堆積される少なくとも１つの金属構造の幾何学形状をパターニングするステップと、
少なくとも１つの第１の金属構造（１０４’）を、適用されたパターン上に堆積させるステップと、
によって行われることを特徴とする構成１に記載の方法。
［構成３］
パターニングは、
グラフェン層（１０１）上およびグラフェン層（１０１）によって覆われていない基板（１００）上にマスク層（１０２）を堆積するステップと、
金属が堆積される領域（９５）のマスク層（１０２）を除去し、保護される領域にマスク層（１０２’）を残すことによって、マスク層（１０２）に反転パターンを作成するステップと、
によって行われることを特徴とする構成２に記載の方法。
［構成４］
少なくとも１つの第１の金属構造（１０４’）は、金属層の塗布（１０４）及び残留するマスク層（１０２’）をリフトオフすることで、残留するマスク層（１０２’）上に堆積された金属並びに基板（１００）および／またはグラフェン層（１０１）と金属が直接接触する領域（９５）のみに残っている少なくとも１つの金属構造（１０４’）を除去して堆積されることを特徴とする構成２または３に記載の方法。
［構成５］
第１の金属堆積工程は、蒸発によって、または電着によって、または電気めっきによって行われることを特徴とする構成１～４のいずれか１項に記載の方法。
［構成６］
第１の金属堆積工程において堆積された少なくとも１つの金属構造（１０４’）は、０．１～１０００ナノメートルの範囲の厚さを有することを特徴とする構成１～５のいずれか１項に記載の方法。
［構成７］
第２の金属堆積工程は、少なくとも１つの第１の金属構造（１０４’）および基板（１００）上に堆積される少なくとも１つの第２の金属構造（１０８’）の幾何学的形状をパターニングするステップと、
少なくとも１つの第２の金属構造（１０８’）を、適用されたパターン上に堆積させるステップと、
によって行われることを特徴とする構成１～６のいずれか１項に記載の方法。
［構成８］
パターニングは、
第１のマスク層（１０５）を堆積させるステップと、
第１のマスク層（１０６）上に第２のマスク層（１０６）を堆積させるステップと、
金属が堆積される領域（１０７）内のマスク層（１０５、１０６）を除去することによって、マスク層（１０５、１０６）内に反転パターンを作成するステップと、
によって行われることを特徴とする構成７に記載の方法。
［構成９］
第２のマスク層１０６は、第１のマスク層１０５よりも現像速度が高く、リフトオフを容易にするアンダーカット構造を形成することを特徴とする構成８に記載の方法。
［構成１０］
少なくとも１つの第２の金属構造（１０８’）は、
金属層の塗布（１０８）及び残留するマスク層（１０５’、１０６’）をリフトオフすることで、残留するマスク層（１０５’、１０６’）上に堆積された金属を除去し、その結果、少なくとも１つの第２の金属構造（１０８’）は、基板（１００）および／または少なくとも１つの第１の金属構造（１０４’）と金属が直接接触する領域のみに残るように堆積されることを特徴とする構成８または９に記載の方法。
［構成１１］
第２の金属堆積工程には、ＣＶＤ、ＭＯＣＶＤ、ＭＯＶＰＥ、ＰＥＣＶＤ、ＡＬＤ、ＰＥＡＬＤ、ＤＣダイオードスパッタリングなどのスパッタリング、ＲＦスパッタリング、マグネトロンスパッタリング、反応性スパッタリング、高出力インパルスマグネトロンスパッタリング、イオンビーム堆積および電気めっきの金属堆積技術のうちの１つが適用されることを特徴とする構成１～１０のいずれか１項に記載の方法。
［構成１２］
第２の金属堆積工程において堆積された少なくとも１つの第２の金属構造（１０８’）は、１００ナノメートル～１０００ミクロンの範囲の厚さを有することを特徴とする構成１～１１のいずれか１項に記載の方法。
［構成１３］
基板（１００）と、前記基板（１００）上に配置された少なくとも１つのグラフェンチャネル（１０１）とを含む固体デバイスであって、
少なくとも１つの第１の金属構造（１０４’）が、グラフェン層（１０１）及び基板（１００）を部分的に占め、少なくとも１つの第１の金属構造（１０４’）は、プラズマを使用しない金属堆積技術に従って堆積され、
少なくとも１つの第２の金属構造（１０８’）が、グラフェンチャネル（１０１）上に堆積されていない少なくとも１つの第１の金属構造（１０４’）の領域上に部分的に堆積されていることを特徴とする固体デバイス。
［構成１４］
少なくとも１つのグラフェンベースの固体デバイスの少なくとも第２の金属構造（１０８’）の各々をソケットの対応する接点にワイヤボンディングするステップを含む、構成１３に記載の少なくとも１つのグラフェンベースの固体デバイスを含むダイ（１０）をソケット内にパッケージングする方法。
［構成１５］
パッケージであって、
構成１３に記載の少なくとも１つのグラフェンベースの固体デバイスを含むダイ（１０）と、ソケットと、を備え、
少なくとも１つのグラフェンベースの固体デバイスの少なくとも第２の金属構造（１０８’）の各々は、ソケットの対応する接点にワイヤボンディングされていることを特徴とするパッケージ。
［構成１］
基板（１００）と、前記基板（１００）上に配置された少なくとも１つのグラフェンチャネル（１０１）と、を備える固体デバイスを金属化する方法において、
少なくとも１つの第１の金属構造（１０４’）を堆積させるための第１の金属堆積工程を適用するステップであって、少なくとも１つの第１の金属構造（１０４’）は、グラフェン層（１０１）を部分的に占め、基板（１００）を部分的に占め、少なくとも１つの第１の金属構造（１０４’）を堆積するために、プラズマを使用しない金属堆積技術が使用されるステップと、
グラフェンチャネル（１０１）上に堆積されていない少なくとも１つの第１の金属構造（１０４’）の領域上に少なくとも１つの第２の金属構造（１０８’）を堆積させるための第２の金属堆積工程を適用するステップと、
を含むことを特徴とする方法。
［構成２］
第１の金属堆積工程は、
グラフェンチャネル（１０１）および基板（１００）上に、堆積される少なくとも１つの金属構造の幾何学形状をパターニングするステップと、
少なくとも１つの第１の金属構造（１０４’）を、適用されたパターン上に堆積させるステップと、
によって行われることを特徴とする構成１に記載の方法。
［構成３］
パターニングは、
グラフェン層（１０１）上およびグラフェン層（１０１）によって覆われていない基板（１００）上にマスク層（１０２）を堆積するステップと、
金属が堆積される領域（９５）のマスク層（１０２）を除去し、保護される領域にマスク層（１０２’）を残すことによって、マスク層（１０２）に反転パターンを作成するステップと、
によって行われることを特徴とする構成２に記載の方法。
［構成４］
少なくとも１つの第１の金属構造（１０４’）は、金属層の塗布（１０４）及び残留するマスク層（１０２’）をリフトオフすることで、残留するマスク層（１０２’）上に堆積された金属並びに基板（１００）および／またはグラフェン層（１０１）と金属が直接接触する領域（９５）のみに残っている少なくとも１つの金属構造（１０４’）を除去して堆積されることを特徴とする構成２または３に記載の方法。
［構成５］
第１の金属堆積工程は、蒸発によって、または電着によって、または電気めっきによって行われることを特徴とする構成１～４のいずれか１項に記載の方法。
［構成６］
第１の金属堆積工程において堆積された少なくとも１つの金属構造（１０４’）は、０．１～１０００ナノメートルの範囲の厚さを有することを特徴とする構成１～５のいずれか１項に記載の方法。
［構成７］
第２の金属堆積工程は、少なくとも１つの第１の金属構造（１０４’）および基板（１００）上に堆積される少なくとも１つの第２の金属構造（１０８’）の幾何学的形状をパターニングするステップと、
少なくとも１つの第２の金属構造（１０８’）を、適用されたパターン上に堆積させるステップと、
によって行われることを特徴とする構成１～６のいずれか１項に記載の方法。
［構成８］
パターニングは、
第１のマスク層（１０５）を堆積させるステップと、
第１のマスク層（１０６）上に第２のマスク層（１０６）を堆積させるステップと、
金属が堆積される領域（１０７）内のマスク層（１０５、１０６）を除去することによって、マスク層（１０５、１０６）内に反転パターンを作成するステップと、
によって行われることを特徴とする構成７に記載の方法。
［構成９］
第２のマスク層１０６は、第１のマスク層１０５よりも現像速度が高く、リフトオフを容易にするアンダーカット構造を形成することを特徴とする構成８に記載の方法。
［構成１０］
少なくとも１つの第２の金属構造（１０８’）は、
金属層の塗布（１０８）及び残留するマスク層（１０５’、１０６’）をリフトオフすることで、残留するマスク層（１０５’、１０６’）上に堆積された金属を除去し、その結果、少なくとも１つの第２の金属構造（１０８’）は、基板（１００）および／または少なくとも１つの第１の金属構造（１０４’）と金属が直接接触する領域のみに残るように堆積されることを特徴とする構成８または９に記載の方法。
［構成１１］
第２の金属堆積工程には、ＣＶＤ、ＭＯＣＶＤ、ＭＯＶＰＥ、ＰＥＣＶＤ、ＡＬＤ、ＰＥＡＬＤ、ＤＣダイオードスパッタリングなどのスパッタリング、ＲＦスパッタリング、マグネトロンスパッタリング、反応性スパッタリング、高出力インパルスマグネトロンスパッタリング、イオンビーム堆積および電気めっきの金属堆積技術のうちの１つが適用されることを特徴とする構成１～１０のいずれか１項に記載の方法。
［構成１２］
第２の金属堆積工程において堆積された少なくとも１つの第２の金属構造（１０８’）は、１００ナノメートル～１０００ミクロンの範囲の厚さを有することを特徴とする構成１～１１のいずれか１項に記載の方法。
［構成１３］
基板（１００）と、前記基板（１００）上に配置された少なくとも１つのグラフェンチャネル（１０１）とを含む固体デバイスであって、
少なくとも１つの第１の金属構造（１０４’）が、グラフェン層（１０１）及び基板（１００）を部分的に占め、少なくとも１つの第１の金属構造（１０４’）は、プラズマを使用しない金属堆積技術に従って堆積され、
少なくとも１つの第２の金属構造（１０８’）が、グラフェンチャネル（１０１）上に堆積されていない少なくとも１つの第１の金属構造（１０４’）の領域上に部分的に堆積されていることを特徴とする固体デバイス。
［構成１４］
少なくとも１つのグラフェンベースの固体デバイスの少なくとも第２の金属構造（１０８’）の各々をソケットの対応する接点にワイヤボンディングするステップを含む、構成１３に記載の少なくとも１つのグラフェンベースの固体デバイスを含むダイ（１０）をソケット内にパッケージングする方法。
［構成１５］
パッケージであって、
構成１３に記載の少なくとも１つのグラフェンベースの固体デバイスを含むダイ（１０）と、ソケットと、を備え、
少なくとも１つのグラフェンベースの固体デバイスの少なくとも第２の金属構造（１０８’）の各々は、ソケットの対応する接点にワイヤボンディングされていることを特徴とするパッケージ。
【図1A】
【図1B】
【図2A】
【図2B】
【図2C】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図5C】
【図5D】
【図6A】
【図6B】
【図6C】
【図7A】
【図7B】
【図7C】
【図7D】
【図8A】
【図8B】
【図8C】
【図8D】
