知財求人 - 知財ポータルサイト「IP Force」
▶ グラフェネア セミコンダクター エス．エル．ユー．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024091527
(43)【公開日】2024-07-04
(54)【発明の名称】グラフェンデバイスおよびグラフェンデバイスの製造方法
(51)【国際特許分類】
H01L 29/786 20060101AFI20240627BHJP
H01L 21/336 20060101ALI20240627BHJP
【ＦＩ】
H01L29/78 618B
H01L29/78 617T
H01L29/78 617U
H01L29/78 616A
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2023211769
(22)【出願日】2023-12-15
(31)【優先権主張番号】22383283
(32)【優先日】2022-12-23
(33)【優先権主張国・地域又は機関】EP
(71)【出願人】
【識別番号】523473040
【氏名又は名称】グラフェネア セミコンダクター エス．エル．ユー．
(74)【代理人】
【識別番号】110001210
【氏名又は名称】弁理士法人ＹＫＩ国際特許事務所
(72)【発明者】
【氏名】トーレス アロンソ エリアス
【テーマコード（参考）】
5F110
【Ｆターム（参考）】
5F110CC01
5F110CC02
5F110DD01
5F110DD02
5F110DD03
5F110DD04
5F110DD05
5F110FF01
5F110FF02
5F110FF09
5F110FF27
5F110FF28
5F110FF29
5F110GG01
5F110GG04
5F110HL02
5F110HL03
5F110HL04
5F110HL06
5F110HL08
(57)【要約】 （修正有）
【課題】グラフェンベースの固体デバイス及びその製造方法を提供する。
【解決手段】方法は、基板１００上にグラフェン層１０１’を配置するステップと、グラフェン層上に第１の酸化物誘電材料から構成される犠牲材料の第１の層１０２’を堆積させるステップと、少なくとも１つのチャネル領域を画定することによってグラフェン層をパターニングするステップと、第１の酸化物誘電体材料とは異なる第２の酸化物誘電体材料で作製される犠牲材料の第２の層１０３を積層構造上に堆積させるステップと、を含む。第１の酸化物誘電体材料のエッチャントに対する選択性は、第２の酸化物誘電体材料の選択性とは異なり、金属がその後堆積される接点領域を画定する。方法はまた、犠牲材料の第２、第１の層の部分をエッチング除去して、グラフェン領域１０４が露出される中空部分１０６’を画定するステップを有する。
【選択図】図７Ｂ
【解決手段】方法は、基板１００上にグラフェン層１０１’を配置するステップと、グラフェン層上に第１の酸化物誘電材料から構成される犠牲材料の第１の層１０２’を堆積させるステップと、少なくとも１つのチャネル領域を画定することによってグラフェン層をパターニングするステップと、第１の酸化物誘電体材料とは異なる第２の酸化物誘電体材料で作製される犠牲材料の第２の層１０３を積層構造上に堆積させるステップと、を含む。第１の酸化物誘電体材料のエッチャントに対する選択性は、第２の酸化物誘電体材料の選択性とは異なり、金属がその後堆積される接点領域を画定する。方法はまた、犠牲材料の第２、第１の層の部分をエッチング除去して、グラフェン領域１０４が露出される中空部分１０６’を画定するステップを有する。
【選択図】図７Ｂ
【特許請求の範囲】
【請求項1】
グラフェンベースの固体デバイスを製造する方法であって、
基板（１００）上にグラフェン層（１０１）を配置するステップと、
グラフェン層上に犠牲材料の第１の層を堆積させるステップ（１０２）であって、犠牲材料の第１の層（１０２）は、第１の酸化物誘電体材料から作製されるステップと、
少なくとも１つのチャネル領域を画定することによってグラフェン層（１０１）をパターニングするステップであって、パターニングは、リソグラフィプロセスの後にエッチングプロセスを適用することによって行われるステップと、
犠牲材料の第２の層（１０３）を積層構造上に堆積させるステップであって、犠牲材料の第２の層（１０３）は、犠牲材料の第１の層（１０３）が作製される第１の酸化物誘電体材料とは異なる第２の酸化物誘電体材料で作製されるステップと、
金属がその後堆積される接点領域を画定し、犠牲材料の第２および第１の層（１０３、１０２’）の部分をエッチング除去し、グラフェン領域（１０４）が露出される中空部分（１０６、１０６’）を画定するステップと、
単一の堆積工程において、金属堆積（１０７、１０８）を画定された接点領域に適用するステップと、
を備え、
第１の酸化物誘電体材料の少なくとも１つのエッチャントに対する選択性は、第２の酸化物誘電体材料の前記少なくとも１つのエッチャントに対する選択性とは異なることを特徴とする方法。
基板（１００）上にグラフェン層（１０１）を配置するステップと、
グラフェン層上に犠牲材料の第１の層を堆積させるステップ（１０２）であって、犠牲材料の第１の層（１０２）は、第１の酸化物誘電体材料から作製されるステップと、
少なくとも１つのチャネル領域を画定することによってグラフェン層（１０１）をパターニングするステップであって、パターニングは、リソグラフィプロセスの後にエッチングプロセスを適用することによって行われるステップと、
犠牲材料の第２の層（１０３）を積層構造上に堆積させるステップであって、犠牲材料の第２の層（１０３）は、犠牲材料の第１の層（１０３）が作製される第１の酸化物誘電体材料とは異なる第２の酸化物誘電体材料で作製されるステップと、
金属がその後堆積される接点領域を画定し、犠牲材料の第２および第１の層（１０３、１０２’）の部分をエッチング除去し、グラフェン領域（１０４）が露出される中空部分（１０６、１０６’）を画定するステップと、
単一の堆積工程において、金属堆積（１０７、１０８）を画定された接点領域に適用するステップと、
を備え、
第１の酸化物誘電体材料の少なくとも１つのエッチャントに対する選択性は、第２の酸化物誘電体材料の前記少なくとも１つのエッチャントに対する選択性とは異なることを特徴とする方法。
【請求項2】
基板（１００）は、ガラス、石英、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、炭化ケイ素、酸化ケイ素、ガリウムヒ素、ＳｉＯ２／Ｓｉ、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、ＨｆＳｉＯ４、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＬａＡｌＯ３、Ｎｂ２Ｏ５、ＴｉＯ２、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＣａＣｕ３Ｔｉ４Ｏ１２、Ｓｉ３Ｎ４、ＺｒＳｉＯ４、Ｙ２Ｏ３、ＣａＯ、ＭｇＯ、ＢａＯ、ＷＯ３、ＭｏＯ３、Ｓｃ２Ｏ３、Ｌｉ２ＯおよびＳｒＯの少なくとも１つを含む材料から構成されることを特徴とする請求項１に記載の方法。
【請求項3】
金属がその後堆積される接点領域を画定し、犠牲材料の第２および第１の層（１０３、１０２’）の部分をエッチング除去し、グラフェン領域（１０４）が露出される中空部分（１０６、１０６’）を画定するステップは、
第１のリソグラフィプロセスを適用して、金属がその後堆積されるグラフェンチャネルと接点する予備領域（１０５）を画定し、
エッチングプロセスを適用して、画定された予備領域（１０５）に対応する領域上の犠牲材料の第２の層（１０３）をエッチング除去して、犠牲材料の第１の層（１０２’）の対応する部分が露出される中空部分（１０６）を画定し、
第２のリソグラフィプロセスを適用して、堆積される金属接点と同じ数の領域を含む金属がその後堆積される接点領域を画定し、
エッチングプロセスを適用して、金属接点が堆積されることになる画定された接点領域上の犠牲材料の第１の層（１０２’）をエッチング除去して、対応するグラフェン領域（１０４）が露出される中空部分（１０６’）を画定する、
ように行われることを特徴とする請求項１又は２に記載の方法。
第１のリソグラフィプロセスを適用して、金属がその後堆積されるグラフェンチャネルと接点する予備領域（１０５）を画定し、
エッチングプロセスを適用して、画定された予備領域（１０５）に対応する領域上の犠牲材料の第２の層（１０３）をエッチング除去して、犠牲材料の第１の層（１０２’）の対応する部分が露出される中空部分（１０６）を画定し、
第２のリソグラフィプロセスを適用して、堆積される金属接点と同じ数の領域を含む金属がその後堆積される接点領域を画定し、
エッチングプロセスを適用して、金属接点が堆積されることになる画定された接点領域上の犠牲材料の第１の層（１０２’）をエッチング除去して、対応するグラフェン領域（１０４）が露出される中空部分（１０６’）を画定する、
ように行われることを特徴とする請求項１又は２に記載の方法。
【請求項4】
第１の酸化物誘電体材料は、無機酸化物誘電体材料であることを特徴とする請求項１に記載の方法。
【請求項5】
第２の酸化物誘電体材料は、無機酸化物誘電体材料であることを特徴とする請求項１に記載の方法。
【請求項6】
第１の酸化物誘電体材料は、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、ＨｆＳｉＯ４、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＬａＡｌＯ３、Ｎｂ２Ｏ５、ＴｉＯ２、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＣａＣｕ３Ｔｉ４Ｏ１２、ＧａＮ、ＴａＮ、Ｓｉ３Ｎ４、ＺｒＳｉＯ４、Ｙ２Ｏ３、ＣａＯ、ＭｇＯ、ＢａＯ、ＷＯ３、ＭｏＯ３、Ｓｃ２Ｏ３、Ｌｉ２ＯおよびＳｒＯの群から選択されることを特徴とする請求項４又は５に記載の方法。
【請求項7】
第２の酸化物誘電体材料は、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、ＨｆＳｉＯ４、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＬａＡｌＯ３、Ｎｂ２Ｏ５、ＴｉＯ２、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＣａＣｕ３Ｔｉ４Ｏ１２、ＧａＮ、ＴａＮ、Ｓｉ３Ｎ４、ＺｒＳｉＯ４、Ｙ２Ｏ３、ＣａＯ、ＭｇＯ、ＢａＯ、ＷＯ３、ＭｏＯ３、Ｓｃ２Ｏ３、Ｌｉ２ＯおよびＳｒＯの群から選択され、第２の酸化物誘電体材料が第１の酸化物誘電体材料とは異なり、第１の酸化物誘電体材料の少なくとも１つのエッチャントに対する選択性が第２の酸化物誘電体材料の前記少なくとも１つのエッチャントに対する選択性とは異なることを条件とする、
ことを特徴とする請求項４又は５に記載の方法。
ことを特徴とする請求項４又は５に記載の方法。
【請求項8】
グラフェンチャネルのパターニングは、
レジスト層によって覆われていない犠牲材料の第１の層（１０２）の領域を溶解するためにウェットエッチング技術を適用して下にあるグラフェン層を露出させるステップと、
ドライエッチング技術を適用して、犠牲材料の第１の層（１０２）によって覆われていないグラフェン層（１０１）の領域を除去するステップと、
によって行われることを特徴とする請求項１に記載の方法。
レジスト層によって覆われていない犠牲材料の第１の層（１０２）の領域を溶解するためにウェットエッチング技術を適用して下にあるグラフェン層を露出させるステップと、
ドライエッチング技術を適用して、犠牲材料の第１の層（１０２）によって覆われていないグラフェン層（１０１）の領域を除去するステップと、
によって行われることを特徴とする請求項１に記載の方法。
【請求項9】
グラフェンチャネルのパターニングは、
ドライエッチング技術を適用して、犠牲材料の第１の層（１０２）の領域およびその下のグラフェン層（１０１）の両方を除去する、ように行われることを特徴とする請求項１に記載の方法。
ドライエッチング技術を適用して、犠牲材料の第１の層（１０２）の領域およびその下のグラフェン層（１０１）の両方を除去する、ように行われることを特徴とする請求項１に記載の方法。
【請求項10】
金属が堆積されるグラフェンチャネルと接点する予備領域（１０５）は、グラフェンチャネルの上部の領域であることを特徴とする請求項１に記載の方法。
【請求項11】
金属が堆積されるグラフェンチャネルと接点する予備領域（１０５）は、グラフェンチャネルの端部の領域であることを特徴とする請求項１に記載の方法。
【請求項12】
エッチングプロセスを適用する工程において使用されるエッチング液は、画定された領域（１０５）に対応する領域上の犠牲材料の第２の層（１０３）をエッチング除去して、犠牲材料の第１の層（１０２’）の一部分が露出される中空部分（１０６）を画定し、
犠牲材料の第１の層（１０２’）に対して良好な選択性を有する必要はないことを特徴とする請求項１に記載の方法。
犠牲材料の第１の層（１０２’）に対して良好な選択性を有する必要はないことを特徴とする請求項１に記載の方法。
【請求項13】
金属接点が堆積される画定された接点領域上の犠牲材料の第１の層（１０２’）をエッチング除去して、対応するグラフェン領域（１０４）が露出される中空部分（１０６’）を画定するためにエッチングプロセスを適用する工程において使用されるエッチング液は、犠牲材料の第１の層（１０２、１０２’）に対して良好な選択性を有し、犠牲材料の第１の層（１０２、１０２’）が損傷されないことを特徴とする請求項１に記載の方法。
【請求項14】
グラフェンベースの固体デバイスであって、
基板（１００）と、
基板１００上に配置され、少なくとも１つのグラフェンチャネルを画定するグラフェン層（１０１）と、
グラフェン層（１０１）は、犠牲材料（１０２）の第１の層によって保護されており、
犠牲材料の第１の層（１０２）は、第１の酸化物誘電体材料であり、
積層構造上に配置された犠牲材料の第２の層（１０３）であって、犠牲材料の第１の層（１０３）が作製される第１の酸化物誘電体材料とは異なる第２の酸化物誘電体材料で作製される犠牲材料の第２の層（１０３）と、
第１の酸化物誘電体材料の少なくとも１つのエッチャントに対する選択性は、第２の酸化物誘電体材料の前記少なくとも１つのエッチャントに対する選択性とは異なり、
犠牲材料（１０３）の第２の層上に配置された第１の金属接点（１０７）と、グラフェンチャネルの露出したグラフェン領域上に配置された少なくとも２つの金属接点（１０８）と、
を備えることを特徴とする固体デバイス。
基板（１００）と、
基板１００上に配置され、少なくとも１つのグラフェンチャネルを画定するグラフェン層（１０１）と、
グラフェン層（１０１）は、犠牲材料（１０２）の第１の層によって保護されており、
犠牲材料の第１の層（１０２）は、第１の酸化物誘電体材料であり、
積層構造上に配置された犠牲材料の第２の層（１０３）であって、犠牲材料の第１の層（１０３）が作製される第１の酸化物誘電体材料とは異なる第２の酸化物誘電体材料で作製される犠牲材料の第２の層（１０３）と、
第１の酸化物誘電体材料の少なくとも１つのエッチャントに対する選択性は、第２の酸化物誘電体材料の前記少なくとも１つのエッチャントに対する選択性とは異なり、
犠牲材料（１０３）の第２の層上に配置された第１の金属接点（１０７）と、グラフェンチャネルの露出したグラフェン領域上に配置された少なくとも２つの金属接点（１０８）と、
を備えることを特徴とする固体デバイス。
【請求項15】
ＧＦＥＴであり、
第１の金属接点（１０７）は、ゲート接点であり、
少なくとも２つの金属接点（１０８）はドレイン接点及びソース接点である、
ことを特徴とする請求項１４に記載の固体デバイス。
第１の金属接点（１０７）は、ゲート接点であり、
少なくとも２つの金属接点（１０８）はドレイン接点及びソース接点である、
ことを特徴とする請求項１４に記載の固体デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体およびエレクトロニクス産業の分野に関し、特に、グラフェンベースの固体デバイスおよび関連する方法に関する。
【背景技術】
【0002】
２１世紀初頭におけるその発見以来、グラフェンは、高い電子移動度、低い状態密度および低い電荷密度などのその特性に起因して、多くの注目を集めている。これらの特性により、グラフェンは、とりわけＲＦデバイス、磁気センサ、バイオセンサおよび光検出器などの無数の電子用途において理想的な材料となる。しかしながら、グラフェンデバイスを製造する場合、これらの属性は、通常、グラフェンデバイスを得るためのグラフェン膜の加工中に導入される不純物、残留物および欠陥の形態の汚染に起因して観察されない。
【0003】
これらのデバイスにおける汚染の主な原因は、主に処理中に使用されるフォトレジストに起因するポリマー汚染の形態で導入される。これは、後に堆積される金属接点の品質を低下させ、したがって、接点抵抗を増加させ、不良なキャリア注入をもたらし、ポリマー残渣および不純物によって引き起こされる散乱によりチャネル内の電子移動度を低下させる。さらに、金属堆積の前にフォトレジストを介して接点パターンを作成する場合、グラフェンは、通常、フォトレジスト現像およびリソグラフィ処理で一般に使用される強塩基と接触する。これによりグラフェンが脱離し、接触面積が減少し、再びキャリア注入が減少する。
【0004】
グラフェンベースの電界効果トランジスタ（ＧＦＥＴ）のようなグラフェントランジスタなどのグラフェンベースの固体デバイスは、高周波ＲＦ用途において素晴らしい性能を提供すると予想される。ＧＦＥＴは、基本的にソース接点とドレイン接点とを電気的に接続するグラフェン膜により形成される。ＧＦＥＴにおいて、自己整合ゲート構造は、寄生容量などの特定のパラメータの均一性を確保するために望ましい。いくつかの自己整合ゲートプロセスの開発は、マイクロエレクトロニクス製造における大きな進歩を意味する。これらのプロセスは、改善された寄生特性、ならびにソース、ゲート、およびドレイン電極間のより厳密な間隔を可能にし、これは、本質的に、小型化を促進し、新しいレベルをもたらした。
【0005】
整列した電極を有するグラフェンデバイスおよびその製造プロセスの例は、ＵＳ２０１２／０３２９２６０Ａ１およびＵＳ８８０３１３０Ｂ２に示さる。これらは、ゲート電極に自己整合したソース電極およびドレイン電極を有するＧＦＥＴならびにそれらの製造の方法を開示する。しかしながら、これらの文献において提案されている製造プロセスは、上述の問題を伴う。一方で、グラフェン層をパターン化して、後に形成されるＧＦＥＴの設計を画定するために、グラフェンはＰＭＭＡ製のフォトレジストと接触し、すでに述べたグラフェン汚染および剥離を引き起こす。さらに、それはグラフェンの部分を露出させないままにし、これらの部分が環境ドーピング(environmental doping)に悩まされ、チャネルの導電率が制御なしに変化するので望ましくない。さらに、提案された製造プロセスは、複数の金属化工程を必要とし、これは複雑さおよび材料消費を増大させるので望ましくない。
【0006】
ＧＦＥＴの別の自己整合製造方法がＵＳ８７９６０９６Ｂ２に開示されている。しかしながら、それはまた、複数の金属化工程を必要とする。その上、接点は半懸垂接点であり、これは、製造中のグラフェンの脱離および引き裂きに起因して、乏しいキャリア注入および低い歩留まりをもたらす。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】米国特許公開第２０１２／０３２９２６０号明細書
【特許文献2】米国特許第８８０３１３０号明細書
【特許文献3】米国特許第８７９６０９６号明細書
【発明の概要】
【発明が解決しようとする課題】
【0008】
したがって、上述の欠点を克服するグラフェンベースの固体デバイスを製造する新しい方法を開発する必要がある。
【課題を解決するための手段】
【0009】
本発明は、従来のデバイスおよびこれらのデバイスの製造方法の欠点を克服する、グラフェンベースの固体デバイスを製造する新規な方法および新規なグラフェンベースの固体デバイスを提供する。
【0010】
本発明は、グラフェンを含む固体デバイス（半導体デバイスとも呼ばれる）の製造プロセスを提供する。固体デバイスは、典型的には、シリコン、ゲルマニウム、ガリウムヒ素または有機半導体などの半導体材料から構成できる。半導体導電率は、電場または磁場の導入によって、光または熱の暴露によって、または他の手段によって制御することができ、その結果、半導体材料は、センサとして機能することができる。半導体内の電流の流れは、電荷キャリアとも呼ばれる自由電子の移動度によって生じる。グラフェンベースの固体デバイスは、半導体材料がグラフェン、例えばグラフェンチャネルである任意の固体デバイスであり得る。本発明の製造方法が適用可能なグラフェン系半導体デバイスは、トランジスタなどの３端子デバイス、より一般的には、Ｎ≧３であるＮ端子デバイスであり得る。すなわち、グラフェン系固体素子は、少なくとも３つの接点を有する素子とすることができる。本発明の製造プロセスが適用可能であるグラフェンベースの固体デバイスの非限定的な例は、トリオード、バイポーラ接合トランジスタ、電界効果トランジスタ、金属酸化物半導体、高電子移動度トランジスタ（ＨＥＭＴ）、サイリスタ、バリスタ、メモリスタ、光検出器、磁気抵抗デバイス、スピンバルブ、スピントルクデバイス、ボロメータ、およびハイブリッド遷移金属ジカルコゲナイド／グラフェンベースのヘテロ構造とすることができる。また、例えば５つの端子を有するインバータを同様に製造することができる。特定の実施形態では、製造プロセスが適用可能であるグラフェンベースの固体デバイスは、ＧＦＥＴである。
【0011】
得られるグラフェンベースの固体デバイスは少なくとも３つの接点を有し、同じ金属堆積ステップが適用される上部接点または端部接点等のようなものである。したがって、これらの接点は、高い精度で位置合わせされる。
【0012】
この方法は、グラフェンチャネルおよび／または金属堆積物をパターニングすることを含む。本発明の文脈において、パターニングは、レジスト堆積、マスク露光および現像の工程を含む。グラフェンデバイスに適用されるグラフェンチャネルおよび／または金属堆積物のパターン（幾何学的形状またはプロファイル）は、ＣＡＤソフトウェアなどのコンピュータ支援技術を用いて事前に設計されている。コンピュータ支援設計によって、グラフェンチャネルが画定され、および／または、金属が堆積されるダイの表面上の面積または領域を画定することが可能である。従来のパターニングプロセスは、汚染、主に、例えば処理中に使用されるフォトレジストによるポリマー汚染を引き起こす。提案された方法は、製造プロセス全体の間に犠牲層でグラフェン層を不動態化することによってこの汚染を防止する。グラフェンデバイスがＧＦＥＴである場合、犠牲層はゲート誘電体の一部である。したがって、ゲート誘電体は、グラフェンを保護し、グラフェンチャネルを画定するためのリソグラフィプロセス中にマスクとして作用する。グラフェンとポリマー（すなわち、レジストおよび現像液）との間の直接的な相互作用または接点を防止することによって、グラフェンチャネルの汚染が防止され、したがって、デバイスの最終品質が向上する。
【0013】
接点の新規な幾何学的形状であって、ＧＦＥＴの場合のソース－ドレイン接点として提案される。提案された幾何学的形状では、接点がグラフェンチャネルの側面（グラフェンチャネルと、例えば、グラフェンチャネルが配置される基板との間の境界側）に配置される標準的なコンタクト方法とは対照的に、接点がグラフェンチャネル内に配置される。これは、デバイスの実際の長さまたは幅を変更することなく、グラフェンチャネルの横方向側面を必要なだけ拡張することができるので、位置合わせ公差を緩和する。これはまた、グラフェン膜の剥離を引き起こし、接点の品質を劣化させ得るフォトレジスト現像剤への大きな露出を回避させる。
【0014】
提案された方法は、グラフェンチャネル内に画定された完全に封止化(encapsulated)された自己整合接点の製造を可能にする。本開示の文脈において、グラフェンチャネル内に構築される接点は、接点の下面または基部の全周に沿ってグラフェンによって囲まれる接点（端部接点）であるか、またはグラフェンチャネルの上面上に堆積される接点（上部接点）であるが、グラフェンチャネルの側面には堆積されない接点である（この側面は、グラフェンチャネルと基板との間の境界を画定する）。例えば、グラフェンチャネル内に構築される接点は、グラフェン層を越えた領域、例えば、グラフェン層によって占有されない基板の部分を占有する領域まで延在しない。言い換えると、グラフェンチャネル内に画定される接点は、グラフェンチャネルの側面と衝突しない、またはそれを越えない接点である。グラフェンチャネル内の接点は、上部接点（それらがグラフェンチャネルの上面上に堆積されるとき）、または、端部接点（それらが、その下面ではなく、接点の外周においてのみグラフェンチャネルと接触、換言すれば、端部接点は、グラフェンの厚さ（高さ）に沿ってのみグラフェンチャネルと接触する）のいずれかであり得る。
【0015】
この方法は、リフトオフ、ＣＶＤ、または電気めっきの金属化方法などの異なる金属化技術に適合する多用途の金属化の手順を提供する。デバイス（または、より正確には、その金属化）はただ１つの金属化工程で製造され、したがって、処理工程および材料消費を低減する。金属化プロセスは、グラフェンデバイスに電気接点、例えば、限定されるものではないが、（例えば電圧源の）電気負極への接続を可能にする１つの接点（ソース接点など）、（例えば電圧源の）電気正極への接続を可能にする別の接点（ドレイン接点など）、およびゲート接点、を形成することを目的とする。
【0016】
本発明の第１の態様では、グラフェンベースの固体デバイスを製造する方法が提供される。この方法は、基板上にグラフェン層を配置するステップと、グラフェン層上に犠牲材料の第１の層を堆積させるステップであって、犠牲材料の第１の層は、第１の酸化物誘電体材料から作製されるステップと、少なくとも１つのチャネル領域を画定することによってグラフェン層をパターニングするステップであって、パターニングするステップは、リソグラフィプロセスの後にエッチングプロセスを適用することによって行われるステップと、犠牲材料の第２の層を積層構造（積層構造は、基板／グラフェン層／犠牲材料の第１の積層体である）上に堆積させるステップであって、犠牲材料の第２の層は、犠牲材料の第１の層が作製される第１の酸化物誘電体材料とは異なる第２の酸化物誘電体材料で作製され、第１の酸化物誘電体材料の少なくとも１つのエッチャントに対する選択性は、第２の酸化物誘電体材料の前記少なくとも１つのエッチャントに対する選択性とは異なるステップと、金属がその後堆積される接点領域を画定するステップと、犠牲材料の第２および第１の層の部分をエッチング除去し、グラフェン領域が露出される中空部分を画定するステップと、単一の堆積工程において、金属堆積物を画定された接点領域に適用するステップとを含む。
【0017】
本発明の実施形態において、基板は、ガラス、石英、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、炭化ケイ素、酸化ケイ素、ガリウムヒ素、ＳｉＯ２／Ｓｉ、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、ＨｆＳｉＯ４、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＬａＡｌＯ３、Ｎｂ２Ｏ５、ＴｉＯ２、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＣａＣｕ３Ｔｉ４Ｏ１２、Ｓｉ３Ｎ４、ＺｒＳｉＯ４、Ｙ２Ｏ３、ＣａＯ、ＭｇＯ、ＢａＯ、ＷＯ３、ＭｏＯ３、Ｓｃ２Ｏ３、Ｌｉ２ＯおよびＳｒＯのうちの少なくとも１つを含む材料から作製される。
【0018】
グラフェン層は、二次元フィルムのグラフェンの単層とすることができる。また、グラフェン層は、複数の２次元グラフェン単層の積層であってもよい。スタックは、典型的には、１０個以下の単分子層、例えば８個以下の単分子層またはさらには５個以下の単分子層を備えない。
【0019】
本発明の実施形態において、グラフェン層は、基板上に堆積または成長される。
【0020】
本発明の実施形態では、金属がその後に堆積される接点領域を画定すること、および犠牲材料の第１および第２の層の部分をエッチング除去し、したがってグラフェン領域が露出される中空部分を画定することは、以下のように行われる。第１のリソグラフィプロセスを適用して、グラフェンチャネルと接点する予備領域を画定し、その上に金属がその後堆積され、エッチングプロセスを適用して、画定された予備領域に対応する領域上の犠牲材料の第２の層をエッチング除去し、犠牲材料の第１の層の対応する部分が露出される中空部分を画定し、第２のリソグラフィプロセスを適用して、金属がその後堆積される接点領域を画定し、前記接点領域は、金属接点が堆積されるのと同じ数の領域を含み、エッチングプロセスを適用して、金属接点が堆積されることになる画定された接点領域上の犠牲材料の第１の層をエッチング除去し、したがって、対応するグラフェン領域が露出される中空部分を画定する。
【0021】
本発明の実施形態において、第１の酸化物誘電体材料は、無機酸化物誘電体材料である。
【0022】
本発明の実施形態において、第２の酸化物誘電体材料は、無機酸化物誘電体材料である。
【0023】
本発明の実施形態において、第１の酸化物誘電体材料は、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、ＨｆＳｉＯ４、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＬａＡｌＯ３、Ｎｂ２Ｏ５、ＴｉＯ２、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＣａＣｕ３Ｔｉ４Ｏ１２、ＧａＮ、ＴａＮ、Ｓｉ３Ｎ４、ＺｒＳｉＯ４、Ｙ２Ｏ３、ＣａＯ、ＭｇＯ、ＢａＯ、ＷＯ３、ＭｏＯ３、Ｓｃ２Ｏ３、Ｌｉ２ＯおよびＳｒＯの群から選択される。
【0024】
本発明の実施形態において、第２の酸化物誘電体材料は、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、ＨｆＳｉＯ４、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＬａＡｌＯ３、Ｎｂ２Ｏ５、ＴｉＯ２、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＣａＣｕ３Ｔｉ４Ｏ１２、ＧａＮ、ＴａＮ、Ｓｉ３Ｎ４、ＺｒＳｉＯ４、Ｙ２Ｏ３、ＣａＯ、ＭｇＯ、ＢａＯ、ＷＯ３、ＭｏＯ３、Ｓｃ２Ｏ３、Ｌｉ２ＯおよびＳｒＯの群から選択される。ただし、第２の酸化物誘電体材料が第１の酸化物誘電体材料とは異なり、第１の酸化物誘電体材料の少なくとも１つのエッチャントに対する選択性が第２の酸化物誘電体材料の前記少なくとも１つのエッチャントに対する選択性とは異なることを条件とする。
【0025】
本発明の実施形態において、グラフェンチャネルのパターニングは、レジスト層によって覆われていない犠牲材料の第１の層の領域を溶解するためにウェットエッチング技術を適用し、その下のグラフェン層を露出させるステップと、ドライエッチング技術を適用して、犠牲材料の第１の層によって覆われていないグラフェン層の領域を除去するステップによって行われる。
【0026】
本発明の実施形態において、グラフェンチャネルのパターニングは、ドライエッチング技術を適用して、犠牲材料の第１の層の面積と下のグラフェン層の両方を除去するステップで行われる。
【0027】
本発明の実施形態において、後に金属が堆積されるグラフェンチャネルと接触する予備領域は、グラフェンチャネルの上部の領域である。
【0028】
本発明の実施形態において、後に金属が堆積されるグラフェンチャネルと接触する予備領域は、グラフェンチャネルの端部の領域である。
【0029】
本発明の実施形態において、画定された領域に対応する領域上の犠牲材料の第２の層をエッチング除去し、犠牲材料の第１の層の一部分が露出される中空部分を画定するためにエッチングプロセスを適用する工程において使用されるエッチング液は、犠牲材料の第１の層に対して良好な選択性を有する必要はない。
【0030】
本発明の実施形態において、金属接点が堆積される画定された接点領域上の犠牲材料の第１の層をエッチング除去し、対応するグラフェン領域が露出される中空部分を画定するためにエッチングプロセスを適用する工程において使用されるエッチング液は、犠牲材料の第１の層に対して良好な選択性を有する。その結果、犠牲材料の第１の層は損傷されることはない。
【0031】
本発明の第２の態様では、グラフェンベースの固体デバイスが提供される。これは、基板と、基板上に配置されたグラフェン層であって、グラフェン層が少なくとも１つのグラフェンチャネルを画定し、グラフェン層が犠牲材料の第１の層によって保護されており、犠牲材料の第１の層が第１の酸化物誘電体材料であるグラフェン層と、犠牲材料の第２の層であって、積層構造上に配置され、犠牲材料の第１の層が作製される第１の酸化物誘電体材料とは異なる第２の酸化物誘電体材料で作製される犠牲材料の第２の層と、第１の酸化物誘電体材料の少なくとも１つのエッチャントに対する選択性は、第２の酸化物誘電体材料の前記少なくとも１つのエッチャントに対する選択性とは異なり、犠牲材料の第２の層上に配置された第１の金属接点と、グラフェンチャネルの露出したグラフェン領域上に配置された少なくとも２つの金属接点と、を備える。
【0032】
本発明の実施形態において、グラフェンベースの固体デバイスはＧＦＥＴであり、第１の金属接点はゲート接点であり、少なくとも２つの金属接点はドレイン接点およびソース接点である。
【0033】
ここで、単一の金属化工程が３つの金属接点（すなわち、ゲート、ドレイン及びソース）を堆積するために使用されるので、ゲート接点は、ソース及びドレイン接点と位置合わせされる。したがって、接点が重なり合うリスクが最小限に抑えられる。
【0034】
提案された方法は、グラフェンチャネルベースのデバイスへの上部接点金属化および／または端部接点金属化の適用に特に適している。また、上部接点、並びに、端部接点および／またはバック接点のような他のタイプの接点の両方を有するグラフェンベースの固体デバイスにも適している。
【0035】
グラフェンデバイスにおける汚染の主な原因は、典型的にはポリマー汚染の形態で導入され、主にパターニングプロセスにおけるレジストに起因しているが、本発明では、グラフェン層およびチャネルが、無機酸化物で作られた非汚染誘電体によって常に保護または不動態化される。これにより、金属接点の品質が向上し（例えば接点抵抗が低減し）、キャリア注入や電子移動度が向上する。
【0036】
加えて、金属接点（デバイスがＧＦＥＴである場合のドレイン接点およびソース接点など）がグラフェンチャネル内に画定および構築されるとき、それらは上部接点または端部接点であるか否かにかかわらず、その側面（ここで、側面とは、標準的なコンタクト方法の場合、例えば、基板とグラフェンと境界を定める領域を意味する）ではなく、グラフェンチャネル内に画定および構築され、デバイスの実際の長さまたは幅を変更することなく、グラフェンチャネルの側面を必要なだけ延長することができるので、アライメント公差は緩和される。また、グラフェン膜の剥離を引き起こし、接点の品質を劣化させ得るフォトレジスト現像剤に対する大きな側面の露出を回避することができる。要するに、この接点形状は、位置ずれの問題およびグラフェンの脱離を防止する。
【0037】
本発明のさらなる利点および特徴は、以下の詳細な説明から明らかになり、特許請求の範囲において特に明記される。
【図面の簡単な説明】
【0038】
説明を行い、本発明のより良い理解を提供するために、図面のセットが提供される。図面は、説明の不可欠な部分を形成し、本発明の実施形態を示すが、本発明の範囲を限定するものとして解釈されるべきではなく、本発明をどのように実施することができるかの単なる例として解釈されるべきである。
【図1A】基板上に堆積されたグラフェン膜の上面図および断面図を示す。
【図1B】基板上に堆積されたグラフェン膜の上面図および断面図を示す。
【図2A】本発明の一実施形態による、基板上に堆積されたグラフェン膜上に配置された犠牲材料の第１の層の上面図および断面図を示す。
【図2B】本発明の一実施形態による、基板上に堆積されたグラフェン膜上に配置された犠牲材料の第１の層の上面図および断面図を示す。
【図3A】本発明の一実施形態による、グラフェンチャネルを画定するためのリソグラフィプロセスの上面図および２つの断面図を示す。
【図3B】本発明の一実施形態による、グラフェンチャネルを画定するためのリソグラフィプロセスの上面図および２つの断面図を示す。
【図3C】本発明の一実施形態による、グラフェンチャネルを画定するためのリソグラフィプロセスの上面図および２つの断面図を示す。
【図4A】本発明の別の実施形態による、グラフェンチャネルを画定するためのリソグラフィプロセスの上面図および断面図を図示する。
【図4B】本発明の別の実施形態による、グラフェンチャネルを画定するためのリソグラフィプロセスの上面図および断面図を図示する。
【図6A】本発明の一実施形態による、後に金属が堆積される接点領域を画定するリソグラフィステージの上面図および断面図を概略的に示す。
【図6B】本発明の一実施形態による、後に金属が堆積される接点領域を画定するリソグラフィステージの上面図および断面図を概略的に示す。
【図7A】積層構造の上面図および断面図を示す。本発明の実施形態によれば、第１の犠牲層の一部分をエッチング除去するためにエッチングプロセスを適用した後の露出グラフェン領域が示されている。
【図7B】積層構造の上面図および断面図を示す。本発明の実施形態によれば、第１の犠牲層の一部分をエッチング除去するためにエッチングプロセスを適用した後の露出グラフェン領域が示されている。
【図8A】本発明の一実施形態による金属接点堆積の工程の上面図および断面図を示す。
【図8B】本発明の一実施形態による金属接点堆積の工程の上面図および断面図を示す。
【図9A】本発明の別の実施形態による金属接点堆積の工程の上面図および断面図を示す。
【図9B】本発明の別の実施形態による金属接点堆積の工程の上面図および断面図を示す。
【図10A】本発明の別の実施形態による金属接点堆積の工程の上面図および断面図を示す。
【図10B】本発明の別の実施形態による金属接点堆積の工程の上面図および断面図を示す。
【図11A】標準的なコンタクト方法を使用するグラフェンデバイスの製造工程中に得られるグラフェン構造の上面図および断面図を示す。金属堆積物を受ける接点領域は、グラフェンチャネルの側面に画定される。
【図11B】標準的なコンタクト方法を使用するグラフェンデバイスの製造工程中に得られるグラフェン構造の上面図および断面図を示す。金属堆積物を受ける接点領域は、グラフェンチャネルの側面に画定される。
【図11C】標準的なコンタクト方法を使用するグラフェンデバイスの製造工程中に得られるグラフェン構造の上面図および断面図を示す。金属堆積物を受ける接点領域は、グラフェンチャネルの側面に画定される。
【図11D】標準的なコンタクト方法を使用するグラフェンデバイスの製造工程中に得られるグラフェン構造の上面図および断面図を示す。金属堆積物を受ける接点領域は、グラフェンチャネルの側面に画定される。
【図11E】標準的なコンタクト方法を使用するグラフェンデバイスの製造工程中に得られるグラフェン構造の上面図および断面図を示す。金属堆積物を受ける接点領域は、グラフェンチャネルの側面に画定される。
【図11F】標準的なコンタクト方法を使用するグラフェンデバイスの製造工程中に得られるグラフェン構造の上面図および断面図を示す。金属堆積物を受ける接点領域は、グラフェンチャネルの側面に画定される。
【図12A】提案されたコンタクト方法を使用するグラフェンデバイスの製造工程中に得られたグラフェン構造の上面図および断面図を示す。金属堆積を受ける接点領域は、グラフェンチャネル内に画定される。
【図12B】提案されたコンタクト方法を使用するグラフェンデバイスの製造工程中に得られたグラフェン構造の上面図および断面図を示す。金属堆積を受ける接点領域は、グラフェンチャネル内に画定される。
【図12C】提案されたコンタクト方法を使用するグラフェンデバイスの製造工程中に得られたグラフェン構造の上面図および断面図を示す。金属堆積を受ける接点領域は、グラフェンチャネル内に画定される。
【図12D】提案されたコンタクト方法を使用するグラフェンデバイスの製造工程中に得られたグラフェン構造の上面図および断面図を示す。金属堆積を受ける接点領域は、グラフェンチャネル内に画定される。
【図12E】提案されたコンタクト方法を使用するグラフェンデバイスの製造工程中に得られたグラフェン構造の上面図および断面図を示す。金属堆積を受ける接点領域は、グラフェンチャネル内に画定される。
【図12F】提案されたコンタクト方法を使用するグラフェンデバイスの製造工程中に得られたグラフェン構造の上面図および断面図を示す。金属堆積を受ける接点領域は、グラフェンチャネル内に画定される。
【発明を実施するための形態】
【0039】
以下の説明は、限定的な意味で解釈されるべきではなく、本発明の広い原理を説明する目的でのみ与えられる。本発明の次の実施形態は、本発明による装置および結果を示す上述の図面を参照して、例として説明される。
【0040】
本発明のいくつかの実施形態によれば、３端子グラフェンベースの固体デバイス（以下、「グラフェンデバイス」）が提供される。次に、グラフェンデバイスの製造工程について詳細に説明する。特定の図面およびその要素は、特に、ＧＦＥＴの製造プロセスを指す。例えば、「ソース接点」、「ドレイン接点」及び「ゲート接点」のような表現は、グラフェンデバイスの異なる接点を識別するために使用される場合がある。これは、本発明の方法およびデバイスの範囲を限定するものとみなされるべきではなく、同様のまたは同等の接点、または５つの接点などの異なる数の接点を有し、同じまたは同様のプロセスに従って製造することができるＧＦＥＴとは異なる他のグラフェンデバイスにも適用可能である。
【0041】
図１Ａ～図１０Ｂは、グラフェンデバイスの製造に関する様々な実施形態による構造の異なる処理工程を概略的に示す。「Ａ」（１Ａ、．．．、１０Ａ）とラベル付けされた図は、異なる製造工程の上面図を表し、「Ｂ」または「Ｃ」（１Ｂ、．．．、１０Ｂ）とラベル付けされた図は、異なる製造工程の断面図を表す。
【0042】
図１Ａ～１Ｂを参照すると、本発明の実施形態における基板１００が提供される。基板１００は、半導体および／または絶縁材料を含んでもよい。グラフェンデバイスを製造するための異なる工程に適合する任意の基板を使用することができる。基板１０１は、剛性であっても可撓性であってもよい。基板１００は、不純物を除去し、親水性を高めるために、例えばプラズマアッシングによって洗浄される。これは、グラフェン層の堆積または成長の前に行われる。使用され得る半導体および絶縁材料の例は、ガラス、石英、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、炭化ケイ素、酸化ケイ素、ヒ化ガリウム、ＳｉＯ２／Ｓｉ、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、ＨｆＳｉＯ４、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＬａＡｌＯ３、Ｎｂ２Ｏ５、ＴｉＯ２、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＣａＣｕ３Ｔｉ４Ｏ１２、Ｓｉ３Ｎ４、ＺｒＳｉＯ４、Ｙ２Ｏ３、ＣａＯ、ＭｇＯ、ＢａＯ、ＷＯ３、ＭｏＯ３、Ｓｃ２Ｏ３、Ｌｉ２ＯまたはＳｒＯである。本発明の実施形態では、基板は、２つの層（上層および下層）によって形成されてもよい。下部層は、シリコン、酸化シリコン、ガラス、石英、及びポリマー材料のうちの１つから作製され得る。上層は、例えば、ガラス、石英、Ｓｉ、ＳｉＯ２／Ｓｉ、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、ＨｆＳｉＯ４、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＬａＡｌＯ３、Ｎｂ２Ｏ５、ＴｉＯ２、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＣａＣｕ３Ｔｉ４Ｏ１２、Ｓｉ３Ｎ４、ＺｒＳｉＯ４、Ｙ２Ｏ３、ＣａＯ、ＭｇＯ、ＢａＯ、ＷＯ３、ＭｏＯ３、Ｓｃ２Ｏ３、Ｌｉ２ＯまたはＳｒＯで構成することができる。例えば、基板は、ドープされたシリカ（ｎ++Ｓｉ）から得られたシリコン基板層上に堆積された二酸化ケイ素層によって形成され得る。
【0043】
いくつかの実施形態では、基板１００は犠牲基板である。これは、グラフェンデバイスが犠牲基板上に作製され、次いで別の基板に転写され得ることを意味する。基板材料が異なる製造ステップに適合することを条件として、任意の適切な基板材料が犠牲基板として使用され得る。グラフェン層１０１は、基板１００上に堆積、転写または成長される。一般に、グラフェン層１０１は、当技術分野で公知の方法を用いて基板１００の上面上に形成される。グラフェン層は、グラフェンの単層、または複数の二次元グラフェン単層の積層体などの二次元膜もしくは多次元膜であり得る。グラフェン層１０１は、ＣＶＤグラフェン層の転写によるなど、グラフェンの堆積、転写または成長の任意の従来のプロセスによって基板１００上に堆積または成長される。堆積／転写／成長プロセスは、本発明の範囲外である。好ましくは、グラフェンがポリマーと接触することを伴わないグラフェン堆積、転写または成長プロセスが使用される。グラフェンは、１つまたは複数のトランジスタなどの１つまたは複数の固体デバイスの１つまたは複数のアクティブチャネルとして働くように構成される。ここから、グラフェン層という表現は、単一のグラフェン層またはグラフェンの多層のいずれかを指すために使用される。この方法は、実際には、グラフェンだけでなく、とりわけＭｏＳ２、ＷＳ２、ＭｏＳｅ２、ＷＳｅ２、ｈＢＮなどの任意の２Ｄ材料を用いてデバイスを製造するのに適している。
【0044】
図２Ａ～２Ｂを参照すると、次いで、犠牲層１０２（絶縁層とも呼ばれる）がグラフェン層１０１上に堆積される。犠牲層１０２は、グラフェン層を汚染から、特に、主に必要とされるレジストに起因してグラフェンチャネルをパターニングするプロセスにおいて生じるポリマー汚染から保護することを意図している。言い換えれば、犠牲層１０２は、デバイスの製造プロセスの後続の工程中にグラフェン層１０１が汚染されるのを防止し、その結果、最終デバイスにおけるグラフェンの清浄度は、犠牲層１０２を堆積する前のまま維持される。犠牲層１０２は、後続の接点のための誘電体層として作用する。例えば、製造されるグラフェンデバイスがＧＦＥＴである場合、犠牲層１０２はゲート誘電体層として機能し得る。犠牲層１０２は、化学的に不活性な電気絶縁体であってもよい。犠牲層１０２は、非ポリマー誘電体材料（すなわち、非汚染誘電体材料）から構成される。誘電体材料は、無機酸化物であることが好ましい。犠牲層１０２の材料は、グラフェンデバイスの製造の異なる工程に適合するように選択される。犠牲層１０２に使用される無機酸化物誘電体材料の非限定的な例は、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、ＨｆＳｉＯ４、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＬａＡｌＯ３、Ｎｂ２Ｏ５、ＴｉＯ２、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＣａＣｕ３Ｔｉ４Ｏ１２、ＧａＮ、ＴａＮ、Ｓｉ３Ｎ４、ＺｒＳｉＯ４、Ｙ２Ｏ３、ＣａＯ、ＭｇＯ、ＢａＯ、ＷＯ３、ＭｏＯ３、Ｓｃ２Ｏ３、Ｌｉ２ＯおよびＳｒＯである。犠牲層１０２は、ポリマー汚染からグラフェン層を保護するために、ポリマー材料とは異なる材料で構成される。
【0045】
犠牲層１０２は、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、気相エピタキシー（ＶＰＥ）、分子線エピタキシー（ＭＢＥ）、およびスパッタリングなどの適切な堆積方法を使用して堆積され得る。堆積技術の適合性は、堆積される材料に依存し得る。例えば、ＡＬＤは特定の材料を堆積させるのに適している可能性があるが、他の材料を堆積させるのには適していない可能性がある。当業者は、選択された犠牲材料、好ましくは無機酸化物に適した堆積技術を選択するであろう。犠牲層１０２の厚さは、数オングストローム（１０－１０ｍ）（例えば、１Å）～数ミクロン（例えば、１００μｍ）であってもよい。厚さは、それぞれの実施態様を考慮して選択される。
【0046】
犠牲層１０２は、グラフェン層を汚染から、特に、主に必要なレジストに起因してグラフェンチャネルをパターニングするプロセスで生じ得るポリマー汚染から保護することを意図している。すなわち、犠牲層１０２は、ポリマー汚染からグラフェン層を保護するために非ポリマー材料で作製される。
【0047】
グラフェンは、グラフェンデバイスの１つまたは複数のアクティブチャネルとして働くことが意図されているので、製造プロセスにおける次のステップは、チャネルのレイアウトでグラフェン層をパターン化することである。グラフェン層は、後続の製造ステップで形成されるグラフェンデバイス（例えば、ＧＦＥＴなどのトランジスタ）の１つまたは複数のチャネル領域などの１つまたは複数の構造を画定するようにパターニングされる。グラフェン層１０５は、リソグラフィ工程に続くエッチング工程などの従来の技術を適用することによってパターン化され得る。グラフェンチャネルは、例えば後述するリソグラフィ技術のようなグラフェン層をパターニングすることができる半導体リソグラフィ技術によってグラフェン層上において画定される。使用することができる半導体リソグラフィ技術の非限定的な例は、Ｘ線リソグラフィ、電子ビームリソグラフィ、集束イオンビームリソグラフィ、光学投影リソグラフィ、電子及びイオン投影リソグラフィ、ナノインプリントリソグラフィ、近接プローブリソグラフィ、及び近接場光リソグラフィである。適用されるグラフェンチャネルのパターンは、ＣＡＤソフトウェアなどのコンピュータ支援技術を用いて予め設計されている。
【0048】
リソグラフィは、例えば、光または電子を使用して、幾何学的パターンをマスクまたはフォトマスク（図示せず）から基板上の感光性化学レジストまたはフォトレジスト（図示せず）に転写する（この場合、犠牲層１０２はグラフェン層１０１の上にある）。フォトレジストは、ＰＭＭＡ等のポリマー材料、または任意の他の従来の樹脂から構成してもよい。フォトレジストは、グラフェンを保護する犠牲層１０２によりグラフェン層１０１を損傷しない。すなわち、グラフェン層１０１上の犠牲層１０２上に感光性化学レジストを配置した後、フォトマスクのパターンを露光してグラフェン層に転写する。次いで、グラフェンチャネルを画定するためにエッチング工程が実行される。
【0049】
エッチングは、多層エッチングマスク（例えばフォトレジスト）の形成、グラフェン層のエッチング、及び多層エッチングマスクの除去（例えば剥離）を含む。エッチングマスクを形成するための技術は、当業者に公知であり、したがって、本明細書ではより詳細に説明しない。エッチング工程は、例えば、ＲＩＥ、ＤＲＩＥ又はプラズマアッシングによるドライエッチング工程であってもよく、ウェットエッチング工程であってもよい。要するに、グラフェン層上に形成されたマスクを使用してグラフェン層の不要な領域をエッチング除去し、次いでエッチングを使用してグラフェンをパターニングし、それによってチャネルを画定する。エッチング後、マスクは、従来の適切な技術に従って除去される。これにより、グラフェンチャネルのパターンが転写される。
【0050】
１つの実施形態では、グラフェンチャネルを画定するために、図３Ａ－３Ｃに描写されるようなリソグラフィプロセスが使用される。図３Ａ～図３Ｂに示す第１の工程では、犠牲層１０２を溶解し、その下のグラフェン層１０１を露出させ、光または電子によってマスクまたはフォトマスクから感光性レジストに幾何学的パターンを転写するために、ウェットエッチングなどの第１のエッチング技術が使用される。図３Ｃに示す第２の工程では、ＲＩＥエッチングなどのドライエッチングなどの第２のエッチング技術を使用して、犠牲層１０２によって覆われていないグラフェン層の部分を除去する。グラフェンチャネルは、グラフェン層上に画定されている。第１のエッチング工程は、好ましくはウェットエッチングであり、グラフェンに対して選択的であり、グラフェン層１０１の上の犠牲層１０２のみを除去することを意味する。したがって、犠牲層１０２の除去直後の部分によって以前に覆われていたグラフェン層の部分を除去するために、好ましくはドライエッチングである第２のエッチング工程が必要とされる。
【0051】
１つの実施形態では、図４Ａ－４Ｂに描写されるような代替リソグラフィプロセスが、グラフェンチャネルを画定するために使用される。この場合、単一のエッチング工程が、グラフェンチャネルが画定されなければならない領域を除いて、下の犠牲層１０２およびグラフェン層１０１の両方を除去するために使用される。このエッチング工程はドライエッチング法が好ましい。このエッチングはグラフェンに対して選択的ではないので、下にある犠牲層１０２およびグラフェン層１０１の両方を除去する。
【0052】
グラフェンチャネルは、上記の代替的な２つのリソグラフィ工程のうちの１つによって画定される（図３Ｃおよび４Ｂ）。グラフェン層１０１は犠牲層１０２’によって覆われているので、グラフェンは、例えばリソグラフィ工程（図３Ａおよび４Ａ）で適用されるポリマーおよび／またはフォトレジストによって引き起こされるいかなる汚染によっても損傷されない。ここで、下のグラフェン層が部分的にエッチングされて、エッチングされていないグラフェン層１０１’のみが残っているので、参照符号１０２’を使用して犠牲層を示す。
【0053】
図５Ａ～図５Ｂを参照すると、第２の犠牲層１０３（絶縁層とも呼ばれる）が堆積される。マスクであることとは別に、犠牲層１０３は、後続の接点のための誘電体層として機能する。例えば、製造されるグラフェンデバイスがＧＦＥＴである場合、犠牲層１０３はゲート誘電体層として機能する。犠牲層１０３は、化学的に不活性な電気絶縁体とすることができる。第２の犠牲層１０３は、誘電体材料、好ましくは酸化物誘電体材料で構成される。したがって、第２の犠牲層１０３は誘電体層である。第２の犠牲層１０３の材料は、グラフェンデバイスの製造の異なる工程に適合するように選択される。第２の犠牲層１０３の材料が第１の犠牲層１０２の材料と異なることを条件として、第２の犠牲層１０３に使用される酸化物誘電体材料の非限定的な例は、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、ＨｆＳｉＯ４、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＬａＡｌＯ３、Ｎｂ２Ｏ５、ＴｉＯ２、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＣａＣｕ３Ｔｉ４Ｏ１２、ＧａＮ、ＴａＮ、Ｓｉ３Ｎ４、ＺｒＳｉＯ４、Ｙ２Ｏ３、ＣａＯ、ＭｇＯ、ＢａＯ、ＷＯ３、ＭｏＯ３、Ｓｃ２Ｏ３、Ｌｉ２ＯおよびＳｒＯである。特に、両方の誘電体層１０２、１０３は、少なくとも１つのエッチャントに対して非常に異なる選択性を有する必要があり、例えば、後続の処理ステップのためにグラフェン層１０１’を露出させるために第２の誘電体層１０３が少なくとも１つのエッチャントでエッチングされるとき、第１の誘電体層１０２は損傷しない。第１の誘電体材料は、第１の材料のエッチング速度が第２の材料のエッチング速度よりも少なくとも２倍大きい、例えば５倍大きい、又は少なくとも８倍大きい、又は少なくとも１０倍大きい場合に、第２の誘電体材料に対してエッチャントに対して良好な選択性を有するとする。例えば、Ｓｉ（第１の材料）は、希釈された硫酸Ｈ２ＳＯ４によってＳｉＯ２の５倍速く溶解するため、ＳｉＯ２（第２の材料）に対して選択性が良い。第２の犠牲層１０３は、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＰ）、スパッタリング、気相エピタキシー（ＶＰＥ）または分子線エピタキシー（ＭＢＥ）などの適切な堆積方法を使用して堆積され得る。堆積技術の適合性は、堆積される材料に依存し得る。例えば、ＡＬＤは特定の材料を堆積させるのに適している可能性があるが、他の材料を堆積させるのには適していない可能性がある。第２絶縁層１０３の厚さは、数オングストローム（１０－１０ｍ）（例えば、１Å）～数ミクロン（例えば、１００μｍ）とすることができる。
【0054】
グラフェンを汚染から保護する犠牲層１０２’によってグラフェンを損傷または汚染することなくグラフェンチャネルがグラフェン層１０１’上に画定されると、後続の金属接点に必要な接点領域が画定される。ＧＦＥＴの例では、必要な接点領域は、ドレイン、ソースおよびゲートのための接点領域である。接点領域は、リソグラフィプロセスに従って画定される。特定の実施形態では、それらは、次に説明するように、２つのリソグラフィプロセスで画定される。
【0055】
第１のリソグラフィプロセスを実行して、最終的にグラフェン層１０１’と接触する予備接点領域を画定し、その後、その上に金属が堆積される。金属が堆積される接点領域の選択は、例えば、意図される用途および／またはグラフェンデバイスの種類に依存する。図示の例では、このリソグラフィプロセスは、グラフェンデバイスがＧＦＥＴである場合、２つの金属接点、特にソース接点およびドレイン接点の接点領域１０５を画定する。金属接点が堆積されるグラフェン層１０１’と接点となる領域を画定するリフトオフプロセスが適用されるが、化学機械研磨（ＣＭＰ）と組み合わせた電気めっきなどの他の金属化技術も適用可能である。
【0056】
接点領域１０５は、グラフェン層１０１’と接触する領域であって、導電性材料は、後に堆積され、その結果、電気接点（この場合、ソース及びドレイン接点）が形成される。これらの接点は、グラフェン層１０１’を保護する犠牲層１０２’、１０３を介して画定される。図６Ａ～図６Ｂに示す実施形態では、リソグラフィプロセスによって画定される接点領域１０５は、グラフェンチャネル内に画定される接点領域であり、グラフェンチャネルの側方側ではない（側方側とは、グラフェン層とグラフェン層が堆積される基板との間の境界である）。グラフェンチャネル内の接点領域は、電気接点として作用する金属堆積物を形成されるように構成されたグラフェン層１０１’の一部分である。（グラフェン層と基板との間の側部境界に該当する）側方接点領域は、剥離及びミスアライメントの問題を引き起こし得るため、接点領域は、好ましくは、グラフェンチャネル内に（上部接点又は端部接点のいずれかとして）画定される。
【0057】
最後に、図６Ａ～図６Ｂに示すように、エッチングプロセスを実行して、画定された接点領域１０５に対応する領域上の上部絶縁層１０３をエッチング除去する。エッチングプロセスは、ドライエッチングまたはウェットエッチングであり得る。使用され得るドライエッチングの非限定的な例は、ＲＩＥ、ＤＲＩＥまたはボッシュエッチングプロセスである。使用され得るウェットエッチングの非限定的な例は、Ｈ２ＳＯ４、ＨＣｌ、Ｈ３ＰＯ４、ＨＦ、ＨＩ、ＣＨ３－ＣＯＯＨ、Ｃ６Ｈ８Ｏなどの酸、またはＮａＯＨ、ＫＯＨ、ＴＭＡＨ、ＬｉＯＨなどの塩基によるものである。選択的エッチングプロセスの結果、犠牲層１０３内に中空部分１０６が画定され、その結果、犠牲層１０３の対応する部分が除去された領域において下部犠牲層１０２’の部分が露出する。このエッチャントは、エッチング量および犠牲層１０２’の厚さが適切に選択される限り、下部犠牲層１０２’に対して良好な選択性を有する必要はない。このエッチング液が犠牲層１０２’に対して良好な選択性を有する場合、この犠牲層１０２’はエッチング液によって損傷を受けることはない。代わりに、このエッチャントが犠牲層１０２’に対して良好な選択性を有さない場合、この犠牲層１０２’は、エッチャントによって損傷を受ける可能性があるが、いずれにせよ、犠牲層１０２’は後続の工程で除去される。
【0058】
次に、金属がその後堆積される最終的な接点領域を画定するために、別のリソグラフィプロセスが実行される。より正確には、製造されるグラフェンデバイスがＧＦＥＴである場合、このリソグラフィプロセスは、３つの金属接点、特に（予め画定された）ソース接点、ドレイン接点および（このリソグラフィプロセスにおいて初めて画定された）ゲート接点の接点領域を同時に画定する。例えば、ドレイン接点及びソース接点のための接点領域は、事前に画定されているに過ぎないことに留意されたい。第２のリソグラフィプロセスは、金属堆積されるためのグラフェンの露出を可能にする。この第２のリソグラフィ工程において画定されたソースおよびドレイン領域は、第１のリソグラフィ工程において予め画定された予備接点領域１０５と重複する。さらに、この第２のリソグラフィ工程では、グラフェン層１０１と接触しない将来の金属堆積（例えば、デバイスがＧＦＥＴである場合のゲート接点）に対応する追加の接点領域が画定される。この追加の接点領域は、好ましくは、第２のリソグラフィプロセスにおいて画定され、第２の犠牲層（対応する金属接点が後に堆積される）がエッチング除去されることを防止する（これは、第１のリソグラフィプロセスにおいて追加の接点領域が画定された場合に起こる）。次に、エッチングプロセスを実行して、中空部分１０６の下の接点領域１０５に対応する領域上の下部犠牲層１０２’をエッチング除去し、堆積される金属と接触するグラフェン領域１０４を露出させる。露出されたグラフェン領域１０４（中空部分１０６’により露出された）は、第２のエッチングプロセスを示す図７Ａ～図７Ｂに示されている。第２の誘電体層１０３は、好ましくは酸化物誘電体層であるので、エッチングプロセスは、第１の誘電体層１０２、１０２’に対して良好な選択性を有する必要があり、その結果、第１の誘電体層１０２、１０２’は、この工程中に損傷を受けない。言い換えれば、第１の絶縁層１０２’を保存しながら、第２の絶縁層１０３をエッチングする（グラフェンチャネルを露出させる）ようにエッチングプロセスを選択する必要がある。
【0059】
このエッチング処理はウェットエッチングであることが好ましい。ドライエッチング法はグラフェンチャネルにダメージを与えるため、ドライエッチング法の代わりにウェットエッチング法を選択することが好ましい。使用され得るウェットエッチングの非限定的な例は、Ｈ２ＳＯ４、ＨＣｌ、Ｈ３ＰＯ４、ＨＦ、ＨＩ、ＣＨ３－ＣＯＯＨ、Ｃ６Ｈ８Ｏなどの酸、またはＮａＯＨ、ＫＯＨ、ＴＭＡＨ、ＬｉＯＨなどの塩基によるものである。誘電体（犠牲層）を溶解するためにウェットエッチング技術（通常は酸が使用される）では、グラフェンはエッチングストッパとして作用する。しかしながら、グラフェン層におけるミクロおよびナノスケールの亀裂などのグラフェンにおける固有の欠陥は、エッチャントが誘電体層を通って拡散することを引き起こし得る。これらの亀裂はランダムに現れ、制御できないので、この問題は、総デバイス歩留まりを劇的に低下させる可能性がある。これらの問題は、既に説明したように、第１の誘電体層１０２’に対して良好な選択性を有するエッチングプロセスを選択することによって克服され、その結果、第１の誘電体層１０２’は、このエッチング工程中に損傷を受けない。したがって、エッチャントは、上部犠牲層１０３に対して良好な選択性を有する必要があり、そのため、この犠牲層１０３（第１のエッチングプロセスにおいてエッチングされない部分：中空部分１０６を画定する側壁など）は、第２のエッチングプロセスのエッチャントによって損傷を受けない。したがって、接触される露出したグラフェン１０４は、その後の金属堆積を受ける準備ができている。
【0060】
例えば、第１の誘電体層１０３がＡｌ２Ｏ３で構成され、第２の誘電体層１０７がＳｉＯ２で構成される場合、Ａｌ２Ｏ３とＳｉＯ２は硫酸およびリン酸に対して著しく異なるエッチング速度を有するので、第２の誘電体層１０７をエッチングするために使用される選択されたエッチング液は例えば硫酸またはリン酸であり得る。Ａｌ２Ｏ３のエッチング速度がＳｉＯ２のエッチング速度と著しく異なること（少なくとも２倍）を満たす任意の他のエッチング液を代わりに使用してもよい。選択的エッチングプロセスの結果として、グラフェン層１０４の２つの部分は、その後の金属堆積のために露出される。図７Ｂにおいて、参照符号１０６’は、第１及び第２の誘電体材料を含まない中空領域を示す。
【0061】
次に、リソグラフィプロセスに続いて金属接点が堆積される。いくつかの実施形態では、金属接点は、図８Ａ－８Ｂに図示されるプロセスに続いて堆積される。他の実施形態では、金属接点は、図９Ａ－９Ｂおよび１０Ａ－１０Ｂに図示されるプロセスに続いて堆積される。両方の実施形態では、金属接点は、グラフェンチャネル内の接点であり、上部接点または端部接点のいずれかである。堆積プロセスにおいて使用される金属または金属化合物の非限定的な例は、チタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、ＴａＮ、ＴｉＮ、シリコン（Ｓｉ）、ドープシリコン（ドープＳｉ）、ポリシリコン（ｐｏｌｙ－Ｓｉ）、コバルトモノシリサイド（ＣｏＳｉ）、白金（Ｐｔ）銅（Ｃｕ）、銀（Ａｇ）、鉛（Ｐｂ）、鉄（Ｆｅ）、コバルト鉄（ＣｏＦｅ）、亜鉛（Ｚｎ）、スカンジウム（Ｓｃ）、ビスマス（Ｂｉ）、ニオブ（Ｎｂ）およびこれらの材料または化合物の組み合わせ／合金である。金属堆積物１０７、１０８の厚さは、０．１～１００μｍ、例えば１～１０００ｎｍである。
【0062】
図８Ａ～図８Ｂに示す実施形態では、単一の堆積工程において、金属が、２つの露出グラフェン領域１０４上に堆積され、露出グラフェン領域（金属堆積１０８）の上方に画定された中空１０６’を充填し、ゲート接点が事前に画定された誘電体層１０３（金属堆積１０７）上に堆積される。この第３の金属堆積１０７は、犠牲層１０２’の上に配置された誘電体層１０３の一部分上で行われ得る。例えば、グラフェンデバイスがＧＦＥＴである場合、２つの金属堆積１０８はドレイン接点およびソース接点であり、第３の金属堆積１０７はゲート接点である。金属堆積１０８は、グラフェンチャネル内に作製される。この場合、それらはグラフェンチャネル内の上部接点である。
【0063】
図９Ａ～図９Ｂおよび図１０Ａ～図１０Ｂに示す実施形態では、単一の堆積工程において金属が堆積される。しかしながら、グラフェン層１０１’の露出部分１０４を除去してグラフェン層１０１’のまさに端部（その厚さを画定する端部側）のみが露出されるように、第１のエッチング工程（図９Ａ～図９Ｂ）、好ましくはドライエッチング工程が、例えばＲＩＥ、ＤＲＩＥまたはプラズマアッシングを介して実行される。次に、金属接点が堆積される（図１０Ａ～図１０Ｂ）。図８Ａ～８Ｂと同様に、金属は、２つの露出グラフェン領域１０４上（図９Ａ～図１０Ｂに示す第２のケースでは、グラフェン層の端部上のみ）に堆積され、露出グラフェン領域上に画定された中空１０６’に充填され（金属堆積１０８）、誘電体層１０３上に充填される（金属堆積１０７）。この第３の金属堆積１０７は、犠牲層１０２’の上に配置された誘電体層１０３の一部分上で行われ得る。例えば、グラフェンデバイスがＧＦＥＴである場合、２つの金属堆積１０８はドレイン接点およびソース接点であり、第３の金属堆積１０７はゲート接点である。ここで、金属堆積１０８もグラフェンチャネル内に形成される。しかしながら、この場合、それらはグラフェンチャネル内の端部接点である。
【0064】
したがって、グラフェンデバイスは、例えば、熱蒸発または電子ビーム蒸発などの金属の蒸発による、または電着による、または電気めっきによるなど、上部コンタクトアプローチに従って金属化されている。好ましくは、非アグレッシブ堆積技術が、グラフェンチャネルが損傷されないように、金属化を適用するために使用される。特に、スパッタリング法を用いることもできるが、プラズマを用いない成膜技術を用いることが好ましい。
【0065】
デバイスは、ただ１つの金属化工程で製造され、処理工程および材料消費が低減される。単一の金属堆積工程によって３つの接点は位置合わせされる。さらに、プロセスフローは、デバイスの最終品質を悪化させ得るグラフェンとフォトレジストとの接触を防止する。したがって、グラフェンデバイスは、非汚染グラフェンデバイスとなる。
【0066】
加えて、グラフェンチャネルの側面は、デバイスの実際の長さまたは幅を変更することなく、必要とされるだけ延長することができるので、金属接点（例えば、デバイスがＧＦＥＴである場合のドレイン接点およびソース接点）が、標準的なコンタクト方法の場合のように、その側面（例えば、基板と境界を定めるグラフェンの領域）ではなく、グラフェンチャネル内に画定および構築されるときに位置合わせ公差は緩和される。これはまた、グラフェン膜の剥離を引き起こし、接点の品質を劣化させ得るフォトレジスト現像剤の大きな側方露出を回避する。要するに、本発明の接点形状は、位置ずれの問題およびグラフェンの脱離を防止する。
【0067】
加えて、金属接点１０８（例えば、デバイスがＧＦＥＴである場合のドレイン接点およびソース接点）は、図１１Ａおよび１１Ｂに示すように、標準的なコンタクト方法の場合のように、その側面１０８ａ、１０８ｂ（断面図を考慮して、例えば、基板で区切られるグラフェンの側方領域）ではなく、グラフェンチャネル内に画定および構築されることによって位置合わせ公差は緩和される。なぜなら、グラフェンチャネルの側面は、デバイスの実際の長さまたは幅を変更することなく、必要とするだけ延長することができるからである。これはまた、グラフェン膜の剥離を引き起こし、接点の品質を劣化させ得るフォトレジスト現像剤の大きな側方露出を回避する。要するに、本発明の接点形状は、位置ずれの問題およびグラフェンの脱離を防止する。図１１Ａおよび１１Ｂは、図９Ａ～９Ｂに示される（グラフェン領域が接触されるように露出される）積層体との比較において示される。図１１Ａ～１１Ｂの積層体は、（金属が堆積されるための）接点領域の生成に関して、接点領域１０９ａ、１０９ｂがグラフェンチャネルの側面に画定される標準的な接点手法に従う。図１１Ｃ～図１１Ｄに示すように、小さなミスアライメント１１０は、不良なグラフェン／接点オーバーラップ、すなわち非接点デバイスを引き起こす。さらに、図１１Ｅ～図１１Ｆに示すように、これは、フォトレジスト現像剤に曝されるより大きな領域を示し、剥離および不良グラフェン／接点重複領域１１１、すなわち、非接点グラフェンデバイスを引き起こす。
【0068】
対照的に、金属接点がグラフェンチャネル内に画定され、その側面１０８ａ、１０８ｂには画定されない提案された接点アプローチ（図１２Ａ－１２Ｆ）では、これらの問題が克服される。図１２Ｃ～１２Ｄに示すように、グラフェン／接点の重複面積も犠牲にすることなく、アライメントにおいて必要な程度にチャネル長を増大させることができる。したがって、接点は常に良好である。さらに、図１２Ｅ～図１２Ｆに示すように、フォトレジスト現像剤に曝される側面および表面が最小限に抑えられ、剥離は最小限に抑えられ、良好なグラフェン／接点重複領域が得られる。したがって、接点は常に良好である。
【0069】
本文では、「備える（ｃｏｍｐｒｉｓｅｓ）」という用語及びその派生語（「備える（ｃｏｍｐｒｉｓｉｎｇ）」など）は、排他的な意味で理解されるべきではなく、すなわち、これらの用語は、説明され定義されるものがさらなる要素、ステップなどを含み得る可能性を排除するものとして解釈されるべきではない。
【0070】
本発明の文脈において、用語「略」およびそのファミリーの用語（例えば、「およそ」など）は、前述の用語に付随する値に非常に近い値を示すものとして理解されるべきである。すなわち、当業者は、示された値からの逸脱が、測定の不正確さなどに起因して不可避であることを理解し、正確な値からの妥当な限界内の逸脱が容認されるべきである。同じことが、「約」および「おおよそ」および「実質的に」という用語にも当てはまる。
【0071】
本発明は、明らかに、本明細書に記載される特定の実施形態に限定されず、特許請求の範囲に定義される本発明の一般的な範囲内において（例えば、材料、寸法、構成要素、構成などの選択に関して）いわゆる当業者によって考慮され得る任意の変形例も包含する。
【0072】
［発明の構成］
［構成１］
グラフェンベースの固体デバイスを製造する方法であって、
基板（１００）上にグラフェン層（１０１）を配置するステップと、
グラフェン層上に犠牲材料の第１の層を堆積させるステップ（１０２）であって、犠牲材料の第１の層（１０２）は、第１の酸化物誘電体材料から作製されるステップと、
少なくとも１つのチャネル領域を画定することによってグラフェン層（１０１）をパターニングするステップであって、パターニングは、リソグラフィプロセスの後にエッチングプロセスを適用することによって行われるステップと、
犠牲材料の第２の層（１０３）を積層構造上に堆積させるステップであって、犠牲材料の第２の層（１０３）は、犠牲材料の第１の層（１０３）が作製される第１の酸化物誘電体材料とは異なる第２の酸化物誘電体材料で作製されるステップと、
金属がその後堆積される接点領域を画定し、犠牲材料の第２および第１の層（１０３、１０２’）の部分をエッチング除去し、グラフェン領域（１０４）が露出される中空部分（１０６、１０６’）を画定するステップと、
単一の堆積工程において、金属堆積（１０７、１０８）を画定された接点領域に適用するステップと、
を備え、
第１の酸化物誘電体材料の少なくとも１つのエッチャントに対する選択性は、第２の酸化物誘電体材料の前記少なくとも１つのエッチャントに対する選択性とは異なることを特徴とする方法。
［構成２］
基板（１００）は、ガラス、石英、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、炭化ケイ素、酸化ケイ素、ガリウムヒ素、ＳｉＯ２／Ｓｉ、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、ＨｆＳｉＯ４、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＬａＡｌＯ３、Ｎｂ２Ｏ５、ＴｉＯ２、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＣａＣｕ３Ｔｉ４Ｏ１２、Ｓｉ３Ｎ４、ＺｒＳｉＯ４、Ｙ２Ｏ３、ＣａＯ、ＭｇＯ、ＢａＯ、ＷＯ３、ＭｏＯ３、Ｓｃ２Ｏ３、Ｌｉ２ＯおよびＳｒＯの少なくとも１つを含む材料から構成されることを特徴とする構成１に記載の方法。
［構成３］
金属がその後堆積される接点領域を画定し、犠牲材料の第２および第１の層（１０３、１０２’）の部分をエッチング除去し、グラフェン領域（１０４）が露出される中空部分（１０６、１０６’）を画定するステップは、
第１のリソグラフィプロセスを適用して、金属がその後堆積されるグラフェンチャネルと接点する予備領域（１０５）を画定し、
エッチングプロセスを適用して、画定された予備領域（１０５）に対応する領域上の犠牲材料の第２の層（１０３）をエッチング除去して、犠牲材料の第１の層（１０２’）の対応する部分が露出される中空部分（１０６）を画定し、
第２のリソグラフィプロセスを適用して、堆積される金属接点と同じ数の領域を含む金属がその後堆積される接点領域を画定し、
エッチングプロセスを適用して、金属接点が堆積されることになる画定された接点領域上の犠牲材料の第１の層（１０２’）をエッチング除去して、対応するグラフェン領域（１０４）が露出される中空部分（１０６’）を画定する、
ように行われることを特徴とする構成１又は２に記載の方法。
［構成４］
第１の酸化物誘電体材料は、無機酸化物誘電体材料であることを特徴とする構成１～３のいずれか１項に記載の方法。
［構成５］
第２の酸化物誘電体材料は、無機酸化物誘電体材料であることを特徴とする構成１～４のいずれか１項に記載の方法。
［構成６］
第１の酸化物誘電体材料は、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、ＨｆＳｉＯ４、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＬａＡｌＯ３、Ｎｂ２Ｏ５、ＴｉＯ２、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＣａＣｕ３Ｔｉ４Ｏ１２、ＧａＮ、ＴａＮ、Ｓｉ３Ｎ４、ＺｒＳｉＯ４、Ｙ２Ｏ３、ＣａＯ、ＭｇＯ、ＢａＯ、ＷＯ３、ＭｏＯ３、Ｓｃ２Ｏ３、Ｌｉ２ＯおよびＳｒＯの群から選択されることを特徴とする構成４又は５に記載の方法。
［構成７］
第２の酸化物誘電体材料は、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、ＨｆＳｉＯ４、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＬａＡｌＯ３、Ｎｂ２Ｏ５、ＴｉＯ２、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＣａＣｕ３Ｔｉ４Ｏ１２、ＧａＮ、ＴａＮ、Ｓｉ３Ｎ４、ＺｒＳｉＯ４、Ｙ２Ｏ３、ＣａＯ、ＭｇＯ、ＢａＯ、ＷＯ３、ＭｏＯ３、Ｓｃ２Ｏ３、Ｌｉ２ＯおよびＳｒＯの群から選択され、第２の酸化物誘電体材料が第１の酸化物誘電体材料とは異なり、第１の酸化物誘電体材料の少なくとも１つのエッチャントに対する選択性が第２の酸化物誘電体材料の前記少なくとも１つのエッチャントに対する選択性とは異なることを条件とする、
ことを特徴とする構成４又は５に記載の方法。
［構成８］
グラフェンチャネルのパターニングは、
レジスト層によって覆われていない犠牲材料の第１の層（１０２）の領域を溶解するためにウェットエッチング技術を適用して下にあるグラフェン層を露出させるステップと、
ドライエッチング技術を適用して、犠牲材料の第１の層（１０２）によって覆われていないグラフェン層（１０１）の領域を除去するステップと、
によって行われることを特徴とする構成１～７のいずれか１項に記載の方法。
［構成９］
グラフェンチャネルのパターニングは、
ドライエッチング技術を適用して、犠牲材料の第１の層（１０２）の領域およびその下のグラフェン層（１０１）の両方を除去する、ように行われることを特徴とする構成１～７のいずれか１項に記載の方法。
［構成１０］
金属が堆積されるグラフェンチャネルと接点する予備領域（１０５）は、グラフェンチャネルの上部の領域であることを特徴とする構成１～９のいずれか１項に記載の方法。
［構成１１］
金属が堆積されるグラフェンチャネルと接点する予備領域（１０５）は、グラフェンチャネルの端部の領域であることを特徴とする構成１～９のいずれか１項に記載の方法。
［構成１２］
エッチングプロセスを適用する工程において使用されるエッチング液は、画定された領域（１０５）に対応する領域上の犠牲材料の第２の層（１０３）をエッチング除去して、犠牲材料の第１の層（１０２’）の一部分が露出される中空部分（１０６）を画定し、
犠牲材料の第１の層（１０２’）に対して良好な選択性を有する必要はないことを特徴とする構成１～１１のいずれか１項に記載の方法。
［構成１３］
金属接点が堆積される画定された接点領域上の犠牲材料の第１の層（１０２’）をエッチング除去して、対応するグラフェン領域（１０４）が露出される中空部分（１０６’）を画定するためにエッチングプロセスを適用する工程において使用されるエッチング液は、犠牲材料の第１の層（１０２、１０２’）に対して良好な選択性を有し、犠牲材料の第１の層（１０２、１０２’）が損傷されないことを特徴とする構成１～１２のいずれか１項に記載の方法。
［構成１４］
グラフェンベースの固体デバイスであって、
基板（１００）と、
基板１００上に配置され、少なくとも１つのグラフェンチャネルを画定するグラフェン層（１０１）と、
グラフェン層（１０１）は、犠牲材料（１０２）の第１の層によって保護されており、
犠牲材料の第１の層（１０２）は、第１の酸化物誘電体材料であり、
積層構造上に配置された犠牲材料の第２の層（１０３）であって、犠牲材料の第１の層（１０３）が作製される第１の酸化物誘電体材料とは異なる第２の酸化物誘電体材料で作製される犠牲材料の第２の層（１０３）と、
第１の酸化物誘電体材料の少なくとも１つのエッチャントに対する選択性は、第２の酸化物誘電体材料の前記少なくとも１つのエッチャントに対する選択性とは異なり、
犠牲材料（１０３）の第２の層上に配置された第１の金属接点（１０７）と、グラフェンチャネルの露出したグラフェン領域上に配置された少なくとも２つの金属接点（１０８）と、
を備えることを特徴とする固体デバイス。
［構成１５］
ＧＦＥＴであり、
第１の金属接点（１０７）は、ゲート接点であり、
少なくとも２つの金属接点（１０８）はドレイン接点及びソース接点である、
ことを特徴とする構成１４に記載の固体デバイス。
［構成１］
グラフェンベースの固体デバイスを製造する方法であって、
基板（１００）上にグラフェン層（１０１）を配置するステップと、
グラフェン層上に犠牲材料の第１の層を堆積させるステップ（１０２）であって、犠牲材料の第１の層（１０２）は、第１の酸化物誘電体材料から作製されるステップと、
少なくとも１つのチャネル領域を画定することによってグラフェン層（１０１）をパターニングするステップであって、パターニングは、リソグラフィプロセスの後にエッチングプロセスを適用することによって行われるステップと、
犠牲材料の第２の層（１０３）を積層構造上に堆積させるステップであって、犠牲材料の第２の層（１０３）は、犠牲材料の第１の層（１０３）が作製される第１の酸化物誘電体材料とは異なる第２の酸化物誘電体材料で作製されるステップと、
金属がその後堆積される接点領域を画定し、犠牲材料の第２および第１の層（１０３、１０２’）の部分をエッチング除去し、グラフェン領域（１０４）が露出される中空部分（１０６、１０６’）を画定するステップと、
単一の堆積工程において、金属堆積（１０７、１０８）を画定された接点領域に適用するステップと、
を備え、
第１の酸化物誘電体材料の少なくとも１つのエッチャントに対する選択性は、第２の酸化物誘電体材料の前記少なくとも１つのエッチャントに対する選択性とは異なることを特徴とする方法。
［構成２］
基板（１００）は、ガラス、石英、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、炭化ケイ素、酸化ケイ素、ガリウムヒ素、ＳｉＯ２／Ｓｉ、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、ＨｆＳｉＯ４、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＬａＡｌＯ３、Ｎｂ２Ｏ５、ＴｉＯ２、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＣａＣｕ３Ｔｉ４Ｏ１２、Ｓｉ３Ｎ４、ＺｒＳｉＯ４、Ｙ２Ｏ３、ＣａＯ、ＭｇＯ、ＢａＯ、ＷＯ３、ＭｏＯ３、Ｓｃ２Ｏ３、Ｌｉ２ＯおよびＳｒＯの少なくとも１つを含む材料から構成されることを特徴とする構成１に記載の方法。
［構成３］
金属がその後堆積される接点領域を画定し、犠牲材料の第２および第１の層（１０３、１０２’）の部分をエッチング除去し、グラフェン領域（１０４）が露出される中空部分（１０６、１０６’）を画定するステップは、
第１のリソグラフィプロセスを適用して、金属がその後堆積されるグラフェンチャネルと接点する予備領域（１０５）を画定し、
エッチングプロセスを適用して、画定された予備領域（１０５）に対応する領域上の犠牲材料の第２の層（１０３）をエッチング除去して、犠牲材料の第１の層（１０２’）の対応する部分が露出される中空部分（１０６）を画定し、
第２のリソグラフィプロセスを適用して、堆積される金属接点と同じ数の領域を含む金属がその後堆積される接点領域を画定し、
エッチングプロセスを適用して、金属接点が堆積されることになる画定された接点領域上の犠牲材料の第１の層（１０２’）をエッチング除去して、対応するグラフェン領域（１０４）が露出される中空部分（１０６’）を画定する、
ように行われることを特徴とする構成１又は２に記載の方法。
［構成４］
第１の酸化物誘電体材料は、無機酸化物誘電体材料であることを特徴とする構成１～３のいずれか１項に記載の方法。
［構成５］
第２の酸化物誘電体材料は、無機酸化物誘電体材料であることを特徴とする構成１～４のいずれか１項に記載の方法。
［構成６］
第１の酸化物誘電体材料は、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、ＨｆＳｉＯ４、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＬａＡｌＯ３、Ｎｂ２Ｏ５、ＴｉＯ２、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＣａＣｕ３Ｔｉ４Ｏ１２、ＧａＮ、ＴａＮ、Ｓｉ３Ｎ４、ＺｒＳｉＯ４、Ｙ２Ｏ３、ＣａＯ、ＭｇＯ、ＢａＯ、ＷＯ３、ＭｏＯ３、Ｓｃ２Ｏ３、Ｌｉ２ＯおよびＳｒＯの群から選択されることを特徴とする構成４又は５に記載の方法。
［構成７］
第２の酸化物誘電体材料は、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、ＨｆＳｉＯ４、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＬａＡｌＯ３、Ｎｂ２Ｏ５、ＴｉＯ２、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＣａＣｕ３Ｔｉ４Ｏ１２、ＧａＮ、ＴａＮ、Ｓｉ３Ｎ４、ＺｒＳｉＯ４、Ｙ２Ｏ３、ＣａＯ、ＭｇＯ、ＢａＯ、ＷＯ３、ＭｏＯ３、Ｓｃ２Ｏ３、Ｌｉ２ＯおよびＳｒＯの群から選択され、第２の酸化物誘電体材料が第１の酸化物誘電体材料とは異なり、第１の酸化物誘電体材料の少なくとも１つのエッチャントに対する選択性が第２の酸化物誘電体材料の前記少なくとも１つのエッチャントに対する選択性とは異なることを条件とする、
ことを特徴とする構成４又は５に記載の方法。
［構成８］
グラフェンチャネルのパターニングは、
レジスト層によって覆われていない犠牲材料の第１の層（１０２）の領域を溶解するためにウェットエッチング技術を適用して下にあるグラフェン層を露出させるステップと、
ドライエッチング技術を適用して、犠牲材料の第１の層（１０２）によって覆われていないグラフェン層（１０１）の領域を除去するステップと、
によって行われることを特徴とする構成１～７のいずれか１項に記載の方法。
［構成９］
グラフェンチャネルのパターニングは、
ドライエッチング技術を適用して、犠牲材料の第１の層（１０２）の領域およびその下のグラフェン層（１０１）の両方を除去する、ように行われることを特徴とする構成１～７のいずれか１項に記載の方法。
［構成１０］
金属が堆積されるグラフェンチャネルと接点する予備領域（１０５）は、グラフェンチャネルの上部の領域であることを特徴とする構成１～９のいずれか１項に記載の方法。
［構成１１］
金属が堆積されるグラフェンチャネルと接点する予備領域（１０５）は、グラフェンチャネルの端部の領域であることを特徴とする構成１～９のいずれか１項に記載の方法。
［構成１２］
エッチングプロセスを適用する工程において使用されるエッチング液は、画定された領域（１０５）に対応する領域上の犠牲材料の第２の層（１０３）をエッチング除去して、犠牲材料の第１の層（１０２’）の一部分が露出される中空部分（１０６）を画定し、
犠牲材料の第１の層（１０２’）に対して良好な選択性を有する必要はないことを特徴とする構成１～１１のいずれか１項に記載の方法。
［構成１３］
金属接点が堆積される画定された接点領域上の犠牲材料の第１の層（１０２’）をエッチング除去して、対応するグラフェン領域（１０４）が露出される中空部分（１０６’）を画定するためにエッチングプロセスを適用する工程において使用されるエッチング液は、犠牲材料の第１の層（１０２、１０２’）に対して良好な選択性を有し、犠牲材料の第１の層（１０２、１０２’）が損傷されないことを特徴とする構成１～１２のいずれか１項に記載の方法。
［構成１４］
グラフェンベースの固体デバイスであって、
基板（１００）と、
基板１００上に配置され、少なくとも１つのグラフェンチャネルを画定するグラフェン層（１０１）と、
グラフェン層（１０１）は、犠牲材料（１０２）の第１の層によって保護されており、
犠牲材料の第１の層（１０２）は、第１の酸化物誘電体材料であり、
積層構造上に配置された犠牲材料の第２の層（１０３）であって、犠牲材料の第１の層（１０３）が作製される第１の酸化物誘電体材料とは異なる第２の酸化物誘電体材料で作製される犠牲材料の第２の層（１０３）と、
第１の酸化物誘電体材料の少なくとも１つのエッチャントに対する選択性は、第２の酸化物誘電体材料の前記少なくとも１つのエッチャントに対する選択性とは異なり、
犠牲材料（１０３）の第２の層上に配置された第１の金属接点（１０７）と、グラフェンチャネルの露出したグラフェン領域上に配置された少なくとも２つの金属接点（１０８）と、
を備えることを特徴とする固体デバイス。
［構成１５］
ＧＦＥＴであり、
第１の金属接点（１０７）は、ゲート接点であり、
少なくとも２つの金属接点（１０８）はドレイン接点及びソース接点である、
ことを特徴とする構成１４に記載の固体デバイス。
【図1A】
【図1B】
【図2A】
【図2B】
【図3A】
【図3B】
【図3C】
【図4A】
【図4B】
【図5A】
【図5B】
【図6A】
【図6B】
【図7A】
【図7B】
【図8A】
【図8B】
【図9A】
【図9B】
【図10A】
【図10B】
【図11A】
【図11B】
【図11C】
【図11D】
【図11E】
【図11F】
【図12A】
【図12B】
【図12C】
【図12D】
【図12E】
【図12F】
