IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ グラフェネア セミコンダクター エス.エル.ユー.の特許一覧

特開2024-91529グラフェンデバイスおよびグラフェンデバイスの製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024091529
(43)【公開日】2024-07-04
(54)【発明の名称】グラフェンデバイスおよびグラフェンデバイスの製造方法
(51)【国際特許分類】
   H01L 29/786 20060101AFI20240627BHJP
   H01L 21/336 20060101ALI20240627BHJP
【FI】
H01L29/78 618B
H01L29/78 617T
H01L29/78 619A
H01L29/78 625
【審査請求】未請求
【請求項の数】12
【出願形態】OL
(21)【出願番号】P 2023211771
(22)【出願日】2023-12-15
(31)【優先権主張番号】22383281
(32)【優先日】2022-12-23
(33)【優先権主張国・地域又は機関】EP
(71)【出願人】
【識別番号】523473040
【氏名又は名称】グラフェネア セミコンダクター エス.エル.ユー.
(74)【代理人】
【識別番号】110001210
【氏名又は名称】弁理士法人YKI国際特許事務所
(72)【発明者】
【氏名】トーレス アロンソ エリアス
【テーマコード(参考)】
5F110
【Fターム(参考)】
5F110BB09
5F110CC03
5F110DD01
5F110DD02
5F110DD03
5F110DD04
5F110DD05
5F110DD12
5F110DD13
5F110EE01
5F110EE02
5F110EE03
5F110EE04
5F110EE06
5F110FF01
5F110FF02
5F110FF05
5F110FF27
5F110FF28
5F110FF29
5F110GG01
5F110HK02
5F110HK03
5F110HK04
5F110HK06
5F110NN02
5F110NN22
5F110NN23
5F110NN33
5F110NN34
5F110NN35
(57)【要約】      (修正有)
【課題】グラフェンベースの固体デバイス及びその製造方法を提供する。
【解決手段】方法は、導電性材料の層102を基板101上に配置するステップと、導電性材料の層上に第1の酸化物誘電体材料から作製される第1の層103を堆積させるステップと、第1の層をパターニングして導電材料の層の少なくとも一部を露出させるステップと、第1の絶縁材料層103上にグラフェン層105を配置するステップと、少なくとも1つのチャネル領域を画定するようにグラフェン層をパターニングするステップと、前記接触領域を画定するステップと、少なくとも2つの画定された接触領域の各々の上に1つの金属接点106を堆積させるステップと、第1の酸化物誘電体材料とは異なる第2の酸化物誘電体材料で作製される第2の層107を堆積させるステップとを備え、第1の酸化物誘電体材料のエッチャントに対する選択性は、第2の酸化物誘電体材料の選択性とは異なる。
【選択図】図7B
【特許請求の範囲】
【請求項1】
グラフェンベースの固体デバイスを製造する方法であって、
導電性材料の層(102)を基板(101)上に配置するステップと、
導電性材料の層(102)上に絶縁材料の第1の層(103)を堆積させるステップであって、絶縁材料の第1の層(103)は、第1の酸化物誘電体材料から作られるステップと、
絶縁材料の第1の層(103)をパターニングして、導電材料の層(102)の少なくとも一部を露出させるステップと、
第1の絶縁材料層(103)上にグラフェン層(105)を配置するステップと、
少なくとも1つのチャネル領域を画定するようにグラフェン層(105)をパターニングするステップと、
リソグラフィプロセスを適用して、グラフェン層(105)内に少なくとも2つの接触領域を画定するステップと、
グラフェン層(105)の少なくとも2つの画定された接触領域の各々の上に1つの金属接点(106)を堆積させるステップと、
積層構造上に絶縁材料の第2の層(107)を堆積させるステップであって、絶縁材料の第2の層(107)は、絶縁材料の第1の層(103)が形成される第1の酸化物誘電体材料とは異なる第2の酸化物誘電体材料から作られるステップと、
を備え、
第1の酸化物誘電体材料の少なくとも1つのエッチャントに対する選択性は、第2の酸化物誘電体材料の前記少なくとも1つのエッチャントに対する選択性とは異なる。
【請求項2】
第1の酸化物誘電体材料は、無機酸化物誘電体材料であることを特徴とする請求項1に記載の方法。
【請求項3】
第2の酸化物誘電体材料は、無機酸化物誘電体材料であることを特徴とする請求項1または2に記載の方法。
【請求項4】
第1の酸化物誘電体材料は、SiO、Al、ZrO、HfO、HfSiO、Ta、La、LaAlO、Nb、TiO、BaTiO、SrTiO、CaCuTi12、GaN、TaN、Si、ZrSiO、Y、CaO、MgO、BaO、WO、MoO、Sc、LiOおよびSrOの群から選択されることを特徴とする請求項1に記載の方法。
【請求項5】
第2の酸化物誘電体材料は、SiO、Al、ZrO、HfO、HfSiO、Ta、La、LaAlO、Nb、TiO、BaTiO、SrTiO、CaCuTi12、GaN、TaN、Si、ZrSiO、Y、CaO、MgO、BaO、WO、MoO、Sc、LiOおよびSrOの群から選択され、第2の酸化物誘電体材料が第1の酸化物誘電体材料とは異なり、第1の酸化物誘電体材料の少なくとも1つのエッチャントに対する選択性が第2の酸化物誘電体材料の前記少なくとも1つのエッチャントに対する選択性とは異なることを条件とすることを特徴とする請求項1に記載の方法。
【請求項6】
絶縁材料(103)の第1の層の上に少なくとも1つのグラフェン層(105)を配置する前に、基板(101)を洗浄して不純物を除去し、親水性を高めることを特徴とする請求項1に記載の方法。
【請求項7】
導電性材料の層(102)および/または少なくとも1つの金属接点(106)は、チタン(Ti)、ニッケル(Ni)、金(Au)、パラジウム(Pd)、コバルト(Co)、クロム(Cr)、アルミニウム(Al)、タングステン(W)、TaN、(窒化タンタル)、TiN(窒化チタン)、シリコン(Si)、ドープシリコン(ドープSi)、ポリシリコン(poly-Si)、コバルトモノシリサイド(CoSi)白金(Pt)、銅(Cu)、銀(Ag)、鉛(Pb)、鉄(Fe)、Co/Fe合金、およびこれらの材料の組み合わせ/合金のうちの少なくとも1つから作製されることを特徴とする請求項1に記載の方法。
【請求項8】
基板(101)と、少なくとも1つのグラフェンチャネルと、少なくとも3つの接点(102、106)とを備えるグラフェンベースの固体デバイスであって、
基板(101)上に配置された導電性材料の層(102)であって、導電性材料の層は、背面電気接点(102)を画定し、
背面電気接点(102)を画定する領域を除いて、導電性材料の層を覆う第1の絶縁材料(103)であって、第1の絶縁材料(103)は、第1の酸化物誘電体材料からなり、
第1の絶縁材料(103)上にグラフェン層105が配置され、
グラフェン層(105)上に配置された少なくとも2つの上部電気接点(106)と、
グラフェン層(105)の一部および第1の絶縁材料(103)を覆う絶縁材料の第2の層(107)であって、第2絶縁材料(107)は、第1酸化物誘電体材料とは異なる第2酸化物誘電体材料からなり、第1の酸化物誘電体材料の少なくとも1つのエッチャントに対する選択性は、第2の酸化物誘電体材料の前記少なくとも1つのエッチャントに対する選択性とは異なる。
【請求項9】
第1の酸化物誘電体材料は、無機酸化物誘電体材料であることを特徴とする請求項8に記載の固体デバイス。
【請求項10】
第2の酸化物誘電体材料は、無機酸化物誘電体材料であることを特徴とする請求項8又は9に記載の固体デバイス。
【請求項11】
第1の酸化物誘電体材料は、SiO、Al、ZrO、HfO、HfSiO、Ta、La、LaAlO、Nb、TiO、BaTiO、SrTiO、CaCuTi12、GaN、TaN、Si、ZrSiO、Y、CaO、MgO、BaO、WO、MoO、Sc、LiOおよびSrOの群から選択されることを特徴とする請求項8に記載の固体デバイス。
【請求項12】
第2の酸化物誘電体材料は、SiO、Al、ZrO、HfO、HfSiO、Ta、La、LaAlO、Nb、TiO、BaTiO、SrTiO、CaCuTi12、GaN、TaN、Si、ZrSiO、Y、CaO、MgO、BaO、WO、MoO、Sc、LiOおよびSrOの群から選択され、第2の酸化物誘電体材料が第1の酸化物誘電体材料とは異なり、第1の酸化物誘電体材料の少なくとも1つのエッチャントに対する選択性が第2の酸化物誘電体材料の前記少なくとも1つのエッチャントに対する選択性とは異なることを条件とすることを特徴とする請求項8に記載の固体デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体およびエレクトロニクス産業の分野に関し、特に、固体デバイスおよびその製造方法に関する。より具体的には、本発明は、グラフェンを含む固体デバイス、およびその製造方法に関する。
【背景技術】
【0002】
21世紀初頭におけるその発見以来、グラフェンは、高い電子移動度、高い熱伝導率、高い強度、柔軟性および透明性などのその特性に起因して、多くの注目を集めている。これらの特性に起因して、幾つかの例を挙げると、光電子工学における透明導電性電極および光活性層、低磁場感知のためのホール効果センサ、ダイオード、超大規模集積(VLSI)半導体プロセスにおける相互接続のための銅の代替品、ならびにバイオセンシング、バイオテクノロジー、およびヘルスケアなど、多くの多様な使用および用途が研究されている。
【0003】
特に、グラフェンの単層(原子的に薄い)構造は、グラフェンがその表面において静電摂動に敏感であることを可能にする。ターゲットとなる化学物質または生物学的薬剤に曝露されたときの電気的特性の変化に基づく動作によって、グラフェン電界効果トランジスタ(GFET)などのグラフェン固体デバイスに基づくグラフェンベースの化学および生物学的センサの開発を可能にする。感度が高いことで、適切な分子およびバイオコンジュゲートがグラフェンに作用することについて選択的であり得る。これは、結合される選択されたバイオマーカーのための特異的結合部位を生成する。このように、バイオマーカーがプローブ分子と相互作用すると、それらは結合し、プローブおよびリンカー分子の電子状態の変化を生じる。これは、グラフェンチャネルへの電荷移動をもたらし、その導電性を変化させる。この結果、グラフェンのコンダクタンスが変化し、出力信号である例えばトランジスタに流れる電流が変化する。クロマトグラフィーまたは光学的観察に対向して電気的観察を得ることは、信号の電気的分析のための周知の技術を適用して利益を得ることを可能にする。したがって、1つまたは複数のグラフェン固体デバイスを有するチップなどのグラフェンセンサまたはグラフェンチップは、ヘルスケア分野、とりわけ診断分野を破壊する大きな可能性を有する。
【0004】
バイオセンシング用のGFETを製造するために、ソース接点およびドレイン接点は、通常、液体検体からそれらを絶縁するためにパッシベーション(不動態化)される。これは、とりわけ試料を通る大電流漏れを防止する。パッシベーションは、ソース及びドレインとして機能する接点の上部に絶縁材料を適用することによって達成される。このパッシベーションのために、酸化物誘電体材料(以下、誘電体と示す)およびポリマー材料などの異なる材料が使用され得る。
【0005】
バイオセンシングは、この方法から利益を得る唯一の用途ではない。フォトニクスおよびオプトエレクトロニクスの分野における他の用途は、それらから利益を得ることができる。例えば、とりわけ量子ドット、感光性ポリマーおよびペロブスカイトを有する増感光検出器は、この方法を使用して、活性層をソース接点およびドレイン接点から絶縁し、これらのハイブリッドデバイスにおける光利得機構特性を増強し、光検出器の応答性を改善することができる。
【0006】
パッシベーションされた接点を有するセンサデバイスの例は、US2018/0321184A1において、透明なセンサデバイスが開示されている。このデバイスは、ゲート、ドレインおよびソース底部接点を実装し、各接点は、別々のリソグラフィおよび金属化工程で形成される。異なる金属化工程を有することは、製造プロセスに複雑さを加え、例えば、ドレイン接点とソース接点との間で正確な位置合わせを伴わない。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】米国特許公開第2018/0321184号明細書
【発明の概要】
【発明が解決しようとする課題】
【0008】
したがって、上述の欠点を克服するグラフェンベースのデバイスを製造する新しい方法を開発する必要がある。
【課題を解決するための手段】
【0009】
本発明は、従来のデバイスおよびこれらのデバイスの製造方法の欠点を克服する新規なグラフェンベースの固体デバイスおよびグラフェンベースの固体デバイスを製造する新規な方法を提供する。グラフェンベースの固体デバイスは、少なくとも2つの上部接点を有する。少なくとも2つの上部接点は、同じリソグラフィ工程で製造され、それらに対応する金属堆積は、同じ金属堆積工程で形成される。したがって、これらの接点は、高い精度で位置合わせされる。絶縁体の1つ(デバイスがGFETである場合のゲート接点のための絶縁体)に対する材料は、他の絶縁体(デバイスがGFETである場合のソース接点およびドレイン接点などの上部接点のための絶縁体)に対する材料と相互に排他的であるように選択される。2つの選択された材料は、それらの間に良好なエッチング選択性を示す。このように、絶縁材料(すなわち、ゲート絶縁材料)のうちの1つのエッチング速度は、他の接点(すなわち、ソースおよびドレイン)を絶縁するために使用される材料のエッチング速度と比較して無視できる(例えば、少なくとも5倍小さい)ため、結果として形成されるデバイスは、グラフェン層内の欠陥による影響を受けない。
【0010】
絶縁材料(すなわち、ゲート絶縁材料ならびにソースおよびドレイン絶縁材料)は、誘電体材料、好ましくは酸化物誘電体材料となるように選択される。酸化物誘電体材料(以下、誘電体または誘電体材料と示す)は、それらの優れた化学的安定性および絶縁性のため、ポリマー材料に比べて好ましい。
【0011】
本発明は、グラフェンを含む固体デバイス(半導体デバイスとも呼ばれる)の製造プロセスを提供する。固体デバイスは、典型的には、シリコン、ゲルマニウム、ガリウムヒ素または有機半導体などの半導体材料から構成される。半導体導電率は、電場または磁場の導入によって、光または熱の暴露によって、または他の手段によって制御することができ、その結果、半導体材料は、センサとして機能することができる。半導体内の電流の流れは、電荷キャリアとも呼ばれる自由電子の移動度によって生じる。グラフェンベースの固体デバイスは、半導体材料がグラフェン、例えばグラフェンチャネルである任意の固体デバイスであり得る。本発明の製造方法を適用可能なグラフェン系半導体装置は、トランジスタなどの3端子型デバイスであってもよく、N端子型デバイスであってもよい。すなわち、グラフェン系固体素子は、少なくとも3つの接点を有する素子である。本発明の製造プロセスが適用可能であるグラフェンベースの固体デバイスの非限定的な例は、トリオード、バイポーラ接合トランジスタ、電界効果トランジスタ、金属酸化物半導体、高電子移動度トランジスタ(HEMT)、サイリスタ、バリスタ、メモリスタ、ピン接合、光検出器、磁気抵抗デバイス、スピンバルブ、スピントルクデバイス、ボロメータ、およびハイブリッド遷移金属ジカルコゲナイド/グラフェンベースのヘテロ構造である。特定の実施形態において、製造プロセスが適用可能であるグラフェンベースの固体デバイスはGFETである。
【0012】
この方法は、金属堆積物、誘電体およびグラフェン層をパターニングすることを含む。本発明の文脈において、パターニングは、レジスト堆積、マスク露光および現像の段階を含む。グラフェンデバイス(またはグラフェンデバイスとなる層状構造)に適用される金属、誘電体およびグラフェン堆積物のパターン(幾何学的形状またはプロファイル)は、CADソフトウェアなどのコンピュータ支援技術を用いて事前に設計されている。コンピュータ支援設計は、その上に金属化が堆積されるダイの表面上のエリアまたは領域を画定することを可能にする。
【0013】
本発明の第1の態様では、グラフェンベースの固体デバイスを製造する方法が提供される。この方法は、導電性材料の層を基板上に配置するステップと、導電性材料の層上に絶縁材料の第1の層を堆積させるステップであって、絶縁材料の第1の層は、第1の酸化物誘電体材料から作製されるステップと、絶縁材料の第1の層をパターニングして、導電材料の層の少なくとも一部を露出させるステップと、グラフェン層を絶縁材料の第1の層上に配置するステップと、少なくとも1つのチャネル領域を画定するようにグラフェン層をパターニングするステップと、リソグラフィプロセスを適用して、グラフェン層内に少なくとも2つの接触領域を画定するステップと、グラフェン層の少なくとも2つの画定された接触領域の各々の上に1つの金属接点を堆積させるステップと、積層構造上に絶縁材料の第2の層を堆積させるステップであって、絶縁材料の第2の層は、絶縁材料の第1の層が作製される第1の酸化物誘電体材料とは異なる第2の酸化物誘電体材料で作製されるステップと、を備え、第1の酸化物誘電体材料の少なくとも1つのエッチャントに対する選択性は、第2の酸化物誘電体材料の前記少なくとも1つのエッチャントに対する選択性とは異なる。積層構造は、基板上に堆積された異なる層を指し、例えば基板/導電性材料層/絶縁層/グラフェン層/金属接点によって形成された積層体を示す。
【0014】
本発明の実施形態であって、少なくとも1つのグラフェンチャネルは、基板上に堆積または成長される。
【0015】
いくつかの実施形態では、基板は犠牲基板である。これは、グラフェンデバイスが犠牲基板上に作製され、次いで別の基板に転写され得ることを意味する。基板材料が異なる製造工程に適合することを条件として、任意の適切な基板材料を犠牲基板として使用することができる。
【0016】
本発明の実施形態であって、第1の酸化物誘電体材料は、無機酸化物誘電体材料である。
【0017】
本発明の実施形態であって、第2の酸化物誘電体材料は、無機酸化物誘電体材料である。
【0018】
本発明の実施形態であって、第1の酸化物誘電体材料は、SiO、Al、ZrO、HfO、HfSiO、Ta、La、LaAlO、Nb、TiO、BaTiO、SrTiO、CaCuTi12、GaN、TaN、Si、ZrSiO、Y、CaO、MgO、BaO、WO、MoO、Sc、LiOおよびSrOから選択される。
【0019】
本発明の実施形態であって、第2の酸化物誘電体材料は、SiO、Al、ZrO、HfO、HfSiO、Ta、La、LaAlO、Nb、TiO、BaTiO、SrTiO、CaCuTi12、GaN、TaN、Si、ZrSiO、Y、CaO、MgO、BaO、WO、MoO、Sc、LiOおよびSrOから選択され、第2の酸化物誘電体材料が第1の酸化物誘電体材料とは異なり、第1の酸化物誘電体材料の少なくとも1つのエッチャントに対する選択性が第2の酸化物誘電体材料の前記少なくとも1つのエッチャントに対する選択性とは異なることを条件とする。
【0020】
本発明の実施形態では、絶縁材料の第1の層上に少なくとも1つのグラフェン層を配置する前に、基板を洗浄して不純物を除去し、親水性を高める。
【0021】
本発明の実施形態であって、導電性材料の層および/または少なくとも1つの金属接点は、チタン(Ti)、ニッケル(Ni)、金(Au)、パラジウム(Pd)、コバルト(Co)、クロム(Cr)、アルミニウム(Al)、タングステン(W)、TaN、(窒化タンタル)、TiN(窒化チタン)、シリコン(Si)、ドープシリコン(ドープSi)、ポリシリコン(poly-Si)、コバルトモノシリサイド(CoSi)白金(Pt)、銅(Cu)、銀(Ag)、鉛(Pb)、鉄(Fe)、Co/Fe合金、およびこれらの材料の組み合わせ/合金のうちの少なくとも1つから作製される。
【0022】
本発明の第2の態様では、グラフェンベースの固体デバイスは、基板と、少なくとも1つのグラフェンチャネルと、少なくとも3つの接点とを含み、導電性材料の層は、基板上に配置され、導電性材料の層は、背面電気接点を画定し、背面電気接点を画定する領域上を除いて導電性材料の層を被覆する第1の絶縁材料であって、第1の酸化物誘電体材料から作製される第1の絶縁材料と、グラフェン層は、第1の絶縁材料上に配置され、グラフェン層上に配置された少なくとも2つの上部電気接点と、グラフェン層の一部および第1の絶縁材料を覆う絶縁材料の第2の層であって、第2の絶縁材料は、第1の酸化物誘電体材料とは異なる第2の酸化物誘電体材料からなる第2の層と、第1の酸化物誘電体材料の少なくとも1つのエッチャントに対する選択性は、第2の酸化物誘電体材料の前記少なくとも1つのエッチャントに対する選択性とは異なる。
【0023】
本発明の実施形態であって、第1の酸化物誘電体材料は、無機酸化物誘電体材料である。
【0024】
本発明の実施形態であって、第2の酸化物誘電体材料は、無機酸化物誘電体材料である。
【0025】
本発明の実施形態であって、第1の酸化物誘電体材料は、SiO、Al、ZrO、HfO、HfSiO、Ta、La、LaAlO、Nb、TiO、BaTiO、SrTiO、CaCuTi12、GaN、TaN、Si、ZrSiO、Y、CaO、MgO、BaO、WO、MoO、Sc、LiOおよびSrOから選択される。
【0026】
本発明の実施形態であって、第2の酸化物誘電体材料は、SiO、Al、ZrO、HfO、HfSiO、Ta、La、LaAlO、Nb、TiO、BaTiO、SrTiO、CaCuTi12、GaN、TaN、Si、ZrSiO、Y、CaO、MgO、BaO、WO、MoO、Sc、LiOおよびSrOの群から選択され、第2の酸化物誘電体材料が第1の酸化物誘電体材料とは異なり、第1の酸化物誘電体材料の少なくとも1つのエッチャントに対する選択性が第2の酸化物誘電体材料の前記少なくとも1つのエッチャントに対する選択性とは異なることを条件とする。
【0027】
これまでに開示された製造技術は、例えば、1つ以上のGFETを製造するために使用することができ、グラフェンチャネルの電気的特性をバイアスするためにバックゲート接点に適切な電圧を印加することができ、その結果、GFETは、例えば、細胞培養における電気的活性のセンサとして、または化学センサとして使用され得る。いくつかの実施形態では、同じダイ上に配置された複数のGFETの下に単一の(グローバル)バックゲートを配置することができ、すべてのGFETをバイアスするために使用され得る。いくつかの実施形態では、GFETの異なるサブセットの下に異なる(局所的)バックゲートを配置してもよく、GFETの異なるサブセットを選択的にバイアスするために使用されてもよい。いくつかの実施形態では、ダイ内の各GFETは、ダイの他のGFETのバックゲートから独立してそれぞれ対応するバックゲートを有する。
【0028】
提案された方法およびアーキテクチャは、後部(底部)ゲートおよび上部接点を有する(露出されたバックゲート接点およびグラフェンチャネルを除いて、第2の絶縁層によって封入される)半カプセル化デバイスを得ることを可能にする。これは、誘電体(絶縁)材料の上述の選択によって達成される。このアーキテクチャはまた、バックゲートがローカルであることを可能にする。これはすべて単一の製造プロセスで達成される。
【0029】
グラフェンデバイスは、センサデバイスとして用いられてもよいし、複数のグラフェンデバイスがセンサデバイスに属してもよい。本発明の実施形態では、ダイまたはウェハ10は、複数のグラフェンデバイスを含む。例えば、複数のグラフェンデバイスを有するセンサは、単一のダイに実装することができる。
【0030】
この場合、いくつかの実施形態では、センサデバイスは、1つ以上のグラフェンデバイス、例えばGFETに結合された少なくとも1つのプローブ分子を含み、その結果、電圧がGFETに印加されている間に少なくとも1つのプローブ分子がバイオマーカーを含む生物学的試料に曝露されると、GFETのコンダクタンスが変化する。本発明の実施形態において、少なくとも1つのプローブ分子は、リンカー分子を介してGFETに結合され、その結果、電圧がGFETに印加されている間にプローブが液体媒体中のバイオマーカーを含有する生物学的試料(血液、尿、唾液、血清など)に曝露される場合、GFETのコンダクタンスは、プローブ分子とバイオマーカーとの間の反応の結果として変化する。バイオマーカーは、とりわけ、抗体、酵素、タンパク質、ウイルス、抗原、病原体、または揮発性有機化合物であり得る。プローブ分子は、抗体、酵素、タンパク質、ウイルス、抗原、病原体などであり得る。リンカー分子は、グラフェンに非共有結合を有する芳香族分子を含む有機分子またはグラフェンに共有結合を有する有機分子であり得る。リンカーは、プローブ分子を固定または付着させるための官能基を有する。好適な官能基としては、アミノ、チオール、活性化エステル、カルボキシなどが挙げられる。特に興味深いのは、タンパク質、抗体、ウイルスなどに存在するアミノ基の修飾のためのN-ヒドロキシスクシンイミドエステルなどの活性化エステルである。
【0031】
いくつかの実施形態では、センサデバイスは、グラフェンチャネルの上部に堆積された少なくとも1つの量子ドット(QD)を含む。これらのQDは、材料およびサイズの両方において、特定の波長の光を放出および吸収するように調整することができる。後者の効果は、その波長範囲におけるQDの吸収の増加に起因して、ある波長に対して高応答性の光検出器を作成するために使用することができる。さらに、接点は不動態化されているので、QDはグラフェン層のみと接触することになる。吸収時に生成される電子-正孔対は、QDとグラフェン層との間の電子仕事関数の差によって生成される内蔵電界によって分離される。QDおよびグラフェンのそれぞれにおける正孔と電子との間の電子移動度および寿命における大きな差のため、電子は、グラフェンにおけるチャネルを通って再循環し、光検出器の応答性を劇的に改善する利得効果を生ずる。QDは、無機材料、例えばInAs、InSb、Ge、InP、ZnSe、ZnO、ZnS、CZTS、CuS、Bi、AgS、HgTe、CdSe、CdHgTe、CdS、PbSe、PbS、CIS、及びこれらの組み合わせ、及び/又はコア-シェル型配置で作製することができる。それらはまた、グラフェン量子ドット、フラーレン、および異なるポリマー等の無機材料から作製することもできる。これらはまた、ペロブスカイトから作製することができ、コーナーにハロゲン(X:Cl、BrまたはI)を有する八面体構造ABXを有し、中心の遷移金属(B:PbまたはSn)および八面体の間のカチオン(A:Cs、有機FA(ホルムアミジニウムCH(NH)またはMA(メチルアンモニウムCHNH))を有する。
【0032】
本発明のさらなる利点および特徴は、以下の詳細な説明から明らかになり、添付の特許請求の範囲において特に指摘される。
【図面の簡単な説明】
【0033】
説明を行い、本発明のより良い理解を提供するために、図面のセットが提供される。図面は、説明の不可欠な部分を形成し、本発明の実施形態を示すが、本発明の範囲を限定するものとして解釈されるべきではなく、本発明をどのように実施することができるかの単なる例として解釈されるべきである。
図1A】本発明の実施形態における基板上に堆積された背面接触層の上面図および断面図を示す。
図1B】本発明の実施形態における基板上に堆積された背面接触層の上面図および断面図を示す。
図2A】本発明の実施形態における背面接点層および基板によって形成されたスタック上に堆積された背面絶縁層の上面図および断面図を示す。
図2B】本発明の実施形態における背面接点層および基板によって形成されたスタック上に堆積された背面絶縁層の上面図および断面図を示す。
図3A】本発明の実施形態における背面絶縁層のパターニングを伴う段階の上面図および断面図を示す。
図3B】本発明の実施形態における背面絶縁層のパターニングを伴う段階の上面図および断面図を示す。
図4A】本発明の実施形態における背面絶縁層上に堆積されたグラフェン層の上面図および断面図を示す。
図4B】本発明の実施形態における背面絶縁層上に堆積されたグラフェン層の上面図および断面図を示す。
図5A】本発明のある実施形態におけるグラフェン層の画定された位置上に堆積された電気接点の断面図および断面図を示す。
図5B】本発明のある実施形態におけるグラフェン層の画定された位置上に堆積された電気接点の断面図および断面図を示す。
図6A】本発明の実施形態におけるデバイススタック上に堆積された第2の絶縁層の上面図および断面図を示す。
図6B】本発明の実施形態におけるデバイススタック上に堆積された第2の絶縁層の上面図および断面図を示す。
図7A】本発明の一実施形態におけるグラフェン層を露出させるために第2の絶縁層が選択的にエッチングされた後の製造プロセスの上面図及び断面図を示す。
図7B】本発明の一実施形態におけるグラフェン層を露出させるために第2の絶縁層が選択的にエッチングされた後の製造プロセスの上面図及び断面図を示す。
【発明を実施するための形態】
【0034】
以下の説明は、限定的な意味で解釈されるべきではなく、本発明の広い原理を説明する目的でのみ与えられる。本発明の次の実施形態は、本発明による装置および結果を示す図面を参照して、例として説明される。
【0035】
図1A図6Bは、本発明の実施形態による、電子ダイまたはウェハ10に実装されたグラフェンを含む固体デバイスの製造プロセスを概略的に示す。「A」(1A、...、6A)とラベル付けされた図は、異なる製造段階の上面図を表し、「B」(1B、...、6B)とラベル付けされた図は、異なる製造段階の断面図を表す。
【0036】
本発明のいくつかの実施形態によれば、グラフェンを含む固体デバイス(今後はグラフェンデバイス)が提供される。具体的には、グラフェンFET(GFET)の製造プロセスを、次に詳細に説明する。当業者は、開示された製造プロセスが、少なくとも3つの端子を有する他のグラフェンデバイスに適用可能であることを理解するであろう。
【0037】
図1A図1Bを参照すると、本発明の実施形態によれば、グラフェンデバイスを製造するための異なる工程に適合する基板101が提供される。基板101は、剛性であっても可撓性であってもよい。基板101は、ガラス、石英、Si、SiO/Si、SiO、Al、hBN、ZrO、HfO、HfSiO、Ta、La、LaAlO、Nb、TiO、BaTiO、SrTiO、CaCuTi12、Si、ZrSiO、Y、CaO、MgO、BaO、WO、MoO、Sc、LiO、SrO、またはこれらの材料の任意の組み合わせから構成することができる。本発明の実施形態では、基板は、2つの層(上層および下層)によって形成されてもよい。下部層は、シリコン、酸化シリコン、ガラス、石英、及びポリマー材料のうちの1つから構成することができる。上層は、例えば、ガラス、石英、Si、SiO/Si、SiO、Al、ZrO、HfO、HfSiO、Ta、La、LaAlO、Nb、TiO、BaTiO、SrTiO、CaCuTi12、Si、ZrSiO、Y、CaO、MgO、BaO、WO、MoO、Sc、LiOまたはSrOで構成することができる。例えば、基板は、ドープされたシリカ(n++Si)から得られたシリコン基板層上に堆積された二酸化ケイ素層によって構成することができる。
【0038】
背面接点層または底部接点層102(GFETの場合、バックゲート層)が基板101上に堆積される。背面接点層102は、製造されるデバイスにおいて背面接点(例えばバックゲート接点)となるものである。背面接点層102は導電性材料からなり、後続の背面接点により電流を流すことができる。これは局所ゲート接点として作用する。背面接点層102は、金属であることが好ましい。背面接点層102に使用される金属の非限定的な例は、Au、Ti、W、Cr、Ni、Al、Cu、Pd、Pt、Co、Fe、poly-Si、doped-Si、Bi、Nb、Ag、Zn、TiNおよびこれらの組み合わせである。背面接点層102は、電子ビーム(eビーム)堆積、スパッタ堆積、熱蒸着、電着または電気めっきなどの適切な堆積方法を使用して堆積され得る。この層102の厚さは、数ナノメートル(例えば、1nm)から数ミクロン(例えば、100μm)であってもよい。
【0039】
図2A図2Bを参照すると、絶縁層(背面絶縁層)103が堆積される。背面絶縁層103は、化学的に不活性な電気絶縁体であってもよい。背面絶縁層103は、誘電体材料、好ましくは酸化物誘電体材料、より好ましくは無機酸化物誘電体材料からなる。したがって、背面絶縁層103は背面誘電体層(GFETの場合のバックゲート誘電体層)である。背面絶縁層103の材料は、グラフェンデバイスの製造の異なる段階に適合するように選択される。背面絶縁層103に使用される無機酸化物誘電体材料の非限定的な例は、SiO、Al、ZrO、HfO、HfSiO、Ta、La、LaAlO、Nb、TiO、BaTiO、SrTiO、CaCuTi12、GaN、TaN、Si、ZrSiO、Y、CaO、MgO、BaO、WO、MoO、Sc、LiOおよびSrOである。
【0040】
背面絶縁層103は、原子層堆積(ALD)、化学気相堆積(CVD)、気相エピタキシー(VPE)、スパッタリングまたは分子線エピタキシー(MBE)などの好適な堆積方法を使用して堆積され得る。堆積技術の適合性は、堆積される材料に依存し得る。例えば、ALDは特定の材料を堆積させるのに適している可能性があるが、他の材料を堆積させるのには適していない可能性がある。当業者は、選択された絶縁材料、好ましくは無機酸化物に適した堆積技術を選択するであろう。背面絶縁層103の厚さは、数オングストローム(10-10m)(例えば、1Å)~数ミクロン(例えば、100μm)とすることができる。厚さは、異なる態様を考慮して選択される。
【0041】
図3A図3Bを参照すると、背面絶縁層103は、背面接点層102またはその部分を露出するようにパターニング(エッチング)される。特に、製造されたデバイスの背面接点となる背面接点層102の部分は露出している。例えば、デバイスがGFETである場合、製造されたデバイスにおいてゲート接点を形成するバックゲート層102の部分が露出される。パターニングは、異なる技術によって行うことができる。背面絶縁層103は酸化物誘電体層であることが好ましいため、バック層102の材料に対して良好な選択性を有するエッチングプロセスを用いてパターニングを行うことができる。言い換えれば、選択されたエッチングプロセスは、背面接点層102の対応する下にある部分を損傷することなく、背面絶縁層103の選択された部分を除去する。エッチングプロセスは、ドライエッチングまたはウェットエッチングであり得る。使用され得るドライエッチングの非限定的な例は、RIE、DRIEまたはボッシュエッチングプロセスである。使用され得るウェットエッチングの非限定的な例は、HSO、HCl、HPO、HF、HI、CH-COOH、COなどの酸、またはNaOH、KOH、TMAH、LiOHなどの塩基によるものである。選択的エッチング工程により、背面絶縁層103に空洞部104が形成され、誘電体層103が除去された領域において背面層102の一部が露出する。
【0042】
図4A図4Bを参照すると、1つ以上のグラフェン層105が、下層構造上に堆積、転写、または成長させられる。特に、1つまたは複数のグラフェン層105は、CVDグラフェン層の転写などによって、背面絶縁層103上に堆積、転写、または成長される。堆積/転写/成長プロセスは、本発明の範囲外である。グラフェン堆積、転写または成長の任意の好適な従来のプロセスを使用することができる。ここから、グラフェン層という表現は、単一のグラフェン層またはグラフェンの多層のいずれかを指すために使用される。グラフェンは、GFETなどの固体デバイスの1つまたは複数の活性チャネルとして働くように構成される。
【0043】
グラフェン層105は、後続の製造工程で形成されるグラフェンデバイス(例えば、GFET)のチャネル領域などの1つまたは複数の構造を画定するようにパターニングされる。言い換えると、製造プロセスにおける次の工程は、チャネルのレイアウトでグラフェン層をパターン化することである。グラフェン層105は、リソグラフィ工程に続くエッチング工程などの従来の技術を適用することによってパターン化され得る。グラフェン層をパターニングするために使用することができる半導体リソグラフィ技術の非限定的な例は、X線リソグラフィ、電子ビームリソグラフィ、集束イオンビームリソグラフィ、光学投影リソグラフィ、電子及びイオン投影リソグラフィ、ナノインプリントリソグラフィ、近接プローブリソグラフィ、近接場光リソグラフィ、コンタクトリソグラフィ、液浸リソグラフィ又は極紫外線リソグラフィである。適用されるグラフェンチャネルのパターンは、CADソフトウェアなどのコンピュータ支援技術を用いて予め設計されている。
【0044】
エッチング工程は、例えば、RIE、DRIE又はプラズマアッシングによるドライエッチング工程であってもよく、ウェットエッチング工程であってもよい。たとえば、グラフェン層105のエッチングは、多層エッチングマスク(すなわち、フォトレジスト)およびプラズマエッチングを使用して実行され得る。エッチング段階は、多層エッチングマスク(例えばフォトレジスト)の形成、グラフェン層105のエッチング、及び多層エッチングマスクの除去(例えば剥離)を含む。エッチングマスクを形成するための技術は、当業者に公知であり、したがって、本明細書では詳細に説明しない。要するに、グラフェン層上に形成されたマスクを使用してグラフェン層の不要な領域をエッチング除去し、次いでエッチングを使用してグラフェンをパターニングし、それによってチャネルを画定する。エッチング後、マスクは、従来の適切な技術に従って除去される。これにより、グラフェンチャネルのパターンが転写される。グラフェン層105をパターニングするための他の技術も可能である。
【0045】
グラフェンチャネルがグラフェン層105上に画定されると、金属がその後堆積される接触領域を画定するためにリソグラフィプロセスが実行される。金属化(金属堆積)は、従来のリフトオフプロセスを用いて行うことができる。リフトオフプロセスは、マスク材料(例えば、フォトレジストなどのレジスト)を使用して表面にターゲット材料(金属)のパターンを作成する技術である。リフトオフは、金属堆積を行う前に従来のフォトリソグラフィを実行し、次いで、例えば、化学エッチングを用いて、適用されたフォトレジストを除去することによって行うことができる。
【0046】
次に、図5A図5Bを参照すると、電気伝導性材料の2つの上部接点106が、製造されたデバイスにおいて電気上部接点になることが意図された確立されたパターンにしたがってグラフェン層105の画定された領域上に堆積される。例えば、製造されるデバイスがGFETである場合、接点106は、GFETのソース及びドレイン上部接点に対応する。接点106の材料は、好ましくは金属である。接点106に使用される金属の非限定的な例は、Au、Ti、TiN、W、Cr、Ni、Al、Cu、Pd、Pt、Co、Fe、poly-Si、doped-Si、Bi、Nb、Ag、Zn、及びこれらの組み合わせである。接点106は、電子ビーム(eビーム)堆積またはスパッタ堆積などの適切な堆積方法を使用して堆積され得る。この層または接点106の厚さは、数ナノメートル(例えば、1nm)から数ミクロン(例えば、100μm)であってもよい。
【0047】
金属接点106の製造プロセスは、以下のように行うことができる。金属接点は、例えば標準的なリソグラフィ技術に従ってパターニングすることができるグラフェン膜上の半導体リソグラフィ技術によって画定される。グラフェンデバイス上に適用される金属堆積物のパターンは、CADソフトウェアなどのコンピュータ支援技術を用いて事前に設計されている。コンピュータ支援設計は、その上に金属化が堆積されるダイの表面上のエリアまたは領域を画定することを可能にする。金属化プロセスは、グラフェンデバイス内に電気接点(図示の実施形態では2つの電気接点)を形成することを目的とする。例えば、限定ではないが、(例えば、電圧源の)電気負極への接続を可能にする1つの接点、および(例えば、電圧源の)電気正極への接続を可能にする別の接点である。
【0048】
図6A~6Bを参照すると、第2の絶縁層107が堆積される。背面接点102は背面絶縁層103によって既にパッシベーションされているので、絶縁層107は接点、特にトップ接点106のパッシベーション層として機能する。絶縁層107は、化学的に不活性な電気絶縁体であってもよい。第2絶縁層107は、誘電体材料、好ましくは酸化物誘電体材料からなる。したがって、第2の絶縁層107は誘電体層である。第2の絶縁層107の材料は、グラフェンデバイスの製造の異なる段階に適合するように選択される。第2の絶縁層107に使用される酸化物誘電体材料の非限定的な例は、SiO、Al、ZrO、HfO、HfSiO、Ta、La、LaAlO、Nb、TiO、BaTiO、SrTiO、CaCuTi12、GaN、TaN、Si、ZrSiO、Y、CaO、MgO、BaO、WO、MoO、Sc、LiOおよびSrOであり、第2の絶縁層107の材料が第1の誘電体層103の材料と異なることを条件とする。特に、両方の誘電体層103、107は、例えばグラフェンの機能化などの後続の処理工程のためにグラフェン層105を露出させるために、第2の誘電体層107が少なくとも1つのエッチャントでエッチングされるときに、第1の誘電体層103が損傷を受けないように、少なくとも1つのエッチャントに対して大きく異なる選択性を有する必要がある。本発明の文脈において、第1の誘電体材料は、第1の材料のエッチング速度が第2の材料のエッチング速度よりも少なくとも2倍大きい、例えば少なくとも5倍大きい、又は少なくとも8倍大きい、又は少なくとも10倍大きい場合に、第2の誘電体材料に対してエッチャントに対して良好な選択性を有すると考えられる。例えば、Si(第1の材料)は、希釈された硫酸HSOによりSiOの5倍速く溶解するため、SiO(第2の材料)に対して硫酸HSO(エッチング剤)は選択性が良い。第2の絶縁層107は、原子層堆積(ALD)、化学気相堆積(CVD)、気相エピタキシー(VPE)、またはスパッタリングなどの好適な堆積方法を使用して堆積され得る。堆積技術の適合性は、堆積される材料に依存し得る。例えば、ALDは特定の材料を堆積させるのに適している可能性があるが、他の材料を堆積させるのには適していない可能性がある。第2の絶縁層107の厚さは、数オングストローム(10-10m)(例えば、1Å)~数ミクロン(例えば、100μm)とすることができる。第1の誘電体層103の場合と同様に、厚さは、異なる態様を考慮して選択される。
【0049】
図7A図7Bを参照すると、第2の絶縁層107を選択的にエッチングして、(例えば、限定されないが、後続の官能化工程について)必要に応じてグラフェン層105を露出させる。エッチングは、異なる技術に従って行うことができる。第2の絶縁層107は、好ましくは酸化物誘電体層であるので、エッチングプロセスは、第1の誘電体層103に対する良好な選択性を有する必要がある。これによって、第1の誘電体層103は、この工程中に損傷を受けない。言い換えれば、第1の絶縁層103が保存されながら、第2の絶縁層107が(図7Bのグラフェンチャネル108を露出させるために)エッチングされるようにエッチングプロセスが選択されなければならない。エッチングプロセスは、好ましくはウェットエッチングである。使用され得るウェットエッチングの非限定的な例は、HSO、HCl、HPO、HF、HI、CH-COOH、COなどの酸、またはNaOH、KOH、TMAH、LiOHなどの塩基である。例えば、第1の誘電体層103がAlから作製され、第2の誘電体層107がSiOから作製される場合、第2の誘電体層107をエッチングするために使用される選択されたエッチング液は、硫酸およびリン酸に対してAlがSiOと著しく異なるエッチング速度を有するので、例えば硫酸またはリン酸とすることができる。Alのエッチング速度がSiOのエッチング速度と著しく異なる(少なくとも2倍)ことを満たす任意の他のエッチング液を代わりに使用することができる。選択的エッチングプロセスの結果として、デバイスがセンサデバイスであることが意図される場合、背面接点102およびグラフェン層105の1つまたは複数の部分は例えば官能化工程のために露出され、トップ接点106は封止されたままである。図7Bにおいて、参照符号108及び109は、第2の誘電体材料を含まない中空領域を示す。
【0050】
反応性イオンエッチング(RIE)、ディープRIE(DRIE)、プラズマアッシングなどのドライエッチング技術はグラフェンチャネルを損傷するおそれがあるので、デバイスがバイオセンサである場合に、例えば試料と接触することができるように、グラフェンチャネル上のパッシベーション(アイソレーション)の除去はウェットエッチング技術を使用して行われる。ドライエッチング技術の欠点を克服するためには、ウェットエッチング技術を用いることが好ましい。誘電体(分離またはパッシベーションとも示される)を溶解するためにウェットエッチング技術、通常は酸が使用される場合、グラフェンはエッチングストッパとして作用する。しかしながら、グラフェン層におけるミクロおよびナノスケールの亀裂などのグラフェンにおける固有の欠陥は、誘電体層を通してエッチャントを拡散させ、過剰な漏れを引き起こし、したがってバックゲートを役に立たなくする可能性がある。これらの亀裂はランダムに現れ、制御できないので、この問題は、総デバイス歩留まりを劇的に低下させる可能性がある。ゲート誘電体では容量結合が大きく、ゲート誘電体は通常ソース及びドレイン誘電体よりもはるかに薄いのでこの作用はさらに顕著であり得る。これらの問題は、第1の誘電体層103に対して良好な選択性を有するエッチングプロセスを選択することによって克服され、その結果、第1の誘電体層103は、このエッチング工程中に損傷を受けない。
【0051】
本文では、「備える(comprises)」という用語及びその派生語(「備える(comprising)」など)は、排他的な意味で理解されるべきではなく、すなわち、これらの用語は、説明され定義されるものがさらなる要素、工程などを含み得る可能性を排除するものとして解釈されるべきではない。
【0052】
本発明の文脈において、用語「略」およびそのファミリーの用語(例えば、「およそ」など)は、前述の用語に付随する値に非常に近い値を示すものとして理解されるべきである。すなわち、当業者は、示された値からのずれが、測定の不正確さなどに起因して不可避であることを理解し、正確な値からの妥当な限界内の逸脱が容認されるべきである。同じことが、「約」および「おおよそ」および「実質的に」という用語にも当てはまる。
【0053】
本発明は、明らかに、本明細書に記載される特定の実施形態に限定されず、特許請求の範囲に定義される本発明の一般的な範囲内で、(例えば、材料、寸法、構成要素、構成などの選択に関して)当業者によって考慮され得る任意の変形例も包含する。
【0054】
[発明の構成]
[構成1]
グラフェンベースの固体デバイスを製造する方法であって、
導電性材料の層(102)を基板(101)上に配置するステップと、
導電性材料の層(102)上に絶縁材料の第1の層(103)を堆積させるステップであって、絶縁材料の第1の層(103)は、第1の酸化物誘電体材料から作られるステップと、
絶縁材料の第1の層(103)をパターニングして、導電材料の層(102)の少なくとも一部を露出させるステップと、
第1の絶縁材料層(103)上にグラフェン層(105)を配置するステップと、
少なくとも1つのチャネル領域を画定するようにグラフェン層(105)をパターニングするステップと、
リソグラフィプロセスを適用して、グラフェン層(105)内に少なくとも2つの接触領域を画定するステップと、
グラフェン層(105)の少なくとも2つの画定された接触領域の各々の上に1つの金属接点(106)を堆積させるステップと、
積層構造上に絶縁材料の第2の層(107)を堆積させるステップであって、絶縁材料の第2の層(107)は、絶縁材料の第1の層(103)が形成される第1の酸化物誘電体材料とは異なる第2の酸化物誘電体材料から作られるステップと、
を備え、
第1の酸化物誘電体材料の少なくとも1つのエッチャントに対する選択性は、第2の酸化物誘電体材料の前記少なくとも1つのエッチャントに対する選択性とは異なる。
[構成2]
第1の酸化物誘電体材料は、無機酸化物誘電体材料であることを特徴とする構成1に記載の方法。
[構成3]
第2の酸化物誘電体材料は、無機酸化物誘電体材料であることを特徴とする構成1または2に記載の方法。
[構成4]
第1の酸化物誘電体材料は、SiO、Al、ZrO、HfO、HfSiO、Ta、La、LaAlO、Nb、TiO、BaTiO、SrTiO、CaCuTi12、GaN、TaN、Si、ZrSiO、Y、CaO、MgO、BaO、WO、MoO、Sc、LiOおよびSrOの群から選択されることを特徴とする構成1~3のいずれか1項に記載の方法。
[構成5]
第2の酸化物誘電体材料は、SiO、Al、ZrO、HfO、HfSiO、Ta、La、LaAlO、Nb、TiO、BaTiO、SrTiO、CaCuTi12、GaN、TaN、Si、ZrSiO、Y、CaO、MgO、BaO、WO、MoO、Sc、LiOおよびSrOの群から選択され、第2の酸化物誘電体材料が第1の酸化物誘電体材料とは異なり、第1の酸化物誘電体材料の少なくとも1つのエッチャントに対する選択性が第2の酸化物誘電体材料の前記少なくとも1つのエッチャントに対する選択性とは異なることを条件とすることを特徴とする構成1~4のいずれか1項に記載の方法。
[構成6]
絶縁材料(103)の第1の層の上に少なくとも1つのグラフェン層(105)を配置する前に、基板(101)を洗浄して不純物を除去し、親水性を高めることを特徴とする構成1~5のいずれか1項に記載の方法。
[構成7]
導電性材料の層(102)および/または少なくとも1つの金属接点(106)は、チタン(Ti)、ニッケル(Ni)、金(Au)、パラジウム(Pd)、コバルト(Co)、クロム(Cr)、アルミニウム(Al)、タングステン(W)、TaN、(窒化タンタル)、TiN(窒化チタン)、シリコン(Si)、ドープシリコン(ドープSi)、ポリシリコン(poly-Si)、コバルトモノシリサイド(CoSi)白金(Pt)、銅(Cu)、銀(Ag)、鉛(Pb)、鉄(Fe)、Co/Fe合金、およびこれらの材料の組み合わせ/合金のうちの少なくとも1つから作製されることを特徴とする構成1~6のいずれか1項に記載の方法。
[構成8]
基板(101)と、少なくとも1つのグラフェンチャネルと、少なくとも3つの接点(102、106)とを備えるグラフェンベースの固体デバイスであって、
基板(101)上に配置された導電性材料の層(102)であって、導電性材料の層は、背面電気接点(102)を画定し、
背面電気接点(102)を画定する領域を除いて、導電性材料の層を覆う第1の絶縁材料(103)であって、第1の絶縁材料(103)は、第1の酸化物誘電体材料からなり、
第1の絶縁材料(103)上にグラフェン層105が配置され、
グラフェン層(105)上に配置された少なくとも2つの上部電気接点(106)と、
グラフェン層(105)の一部および第1の絶縁材料(103)を覆う絶縁材料の第2の層(107)であって、第2絶縁材料(107)は、第1酸化物誘電体材料とは異なる第2酸化物誘電体材料からなり、第1の酸化物誘電体材料の少なくとも1つのエッチャントに対する選択性は、第2の酸化物誘電体材料の前記少なくとも1つのエッチャントに対する選択性とは異なる。
[構成9]
第1の酸化物誘電体材料は、無機酸化物誘電体材料であることを特徴とする構成8に記載の固体デバイス。
[構成10]
第2の酸化物誘電体材料は、無機酸化物誘電体材料であることを特徴とする構成8又は9に記載の固体デバイス。
[構成11]
第1の酸化物誘電体材料は、SiO、Al、ZrO、HfO、HfSiO、Ta、La、LaAlO、Nb、TiO、BaTiO、SrTiO、CaCuTi12、GaN、TaN、Si、ZrSiO、Y、CaO、MgO、BaO、WO、MoO、Sc、LiOおよびSrOの群から選択されることを特徴とする構成8~10のいずれか1項に記載の固体デバイス。
[構成12]
第2の酸化物誘電体材料は、SiO、Al、ZrO、HfO、HfSiO、Ta、La、LaAlO、Nb、TiO、BaTiO、SrTiO、CaCuTi12、GaN、TaN、Si、ZrSiO、Y、CaO、MgO、BaO、WO、MoO、Sc、LiOおよびSrOの群から選択され、第2の酸化物誘電体材料が第1の酸化物誘電体材料とは異なり、第1の酸化物誘電体材料の少なくとも1つのエッチャントに対する選択性が第2の酸化物誘電体材料の前記少なくとも1つのエッチャントに対する選択性とは異なることを条件とすることを特徴とする構成8~11のいずれか1項に記載の固体デバイス。
図1A
図1B
図2A
図2B
図3A
図3B
図4A
図4B
図5A
図5B
図6A
図6B
図7A
図7B