特開 2024-92452 半導体装置。

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024092452

(43)【公開日】2024-07-08

(54)【発明の名称】半導体装置。

(51)【国際特許分類】

   G01K 7/01 20060101AFI20240701BHJP

   H01L 21/822 20060101ALI20240701BHJP

【ＦＩ】

G01K7/01 C

H01L27/04 H

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2022208381

(22)【出願日】2022-12-26

(71)【出願人】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】平岡 直洋

【テーマコード（参考）】

2F056

5F038

【Ｆターム（参考）】

2F056JT01

2F056JT08

5F038AV04

5F038AV06

5F038AZ07

5F038AZ08

5F038BH02

5F038BH06

5F038BH16

5F038CA08

(57)【要約】

【課題】温度センサ素子としてダイオードを使用する際、ダイオードにはサンプル毎のプロセスばらつきの一要因である寄生抵抗成分がある。ダイオードに付随する寄生抵抗成分の影響をなくした温度信号を作り出す半導体装置を提供する。
【解決手段】第１の電流を生成する第１電流生成回路と、第１の電流から第２の電流を生成する第２電流生成回路と、第２の電流から第３の電流を生成する第３電流生成回路と、第３の電流をダイオードに印加し、生じた電圧を第４の電流に変換する電圧電流変換回路と、第４の電流から第５の電流を生成する第４電流生成回路と、第５電流から温度信号を生成する演算回路と、を備える半導体装置とした。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１の電流を生成する第１電流生成回路と、
前記第１の電流から第２の電流を生成する第２電流生成回路と、
前記第２の電流から第３の電流を生成する第３電流生成回路と、
前記第３の電流をダイオードに印加し、生じた電圧を第４の電流に変換する電圧電流変換回路と、
前記第４の電流から第５の電流を生成する第４電流生成回路と、
前記第５の電流から温度信号を生成する演算回路と、を備える半導体装置。

【請求項2】

前記第２電流生成回路と、前記第３電流生成回路と、前記第４電流生成回路は、入力された電流に対し、可変倍率の電流を生成する電流生成回路である請求項１記載の半導体装置。

【請求項3】

前記第２電流生成回路と、前記第３電流生成回路と、前記第４電流生成回路は、カレントミラー回路である請求項１もしくは請求項２記載の半導体装置。

【請求項4】

前記ダイオードは、ダイオード接続したトランジスタである請求項１記載の半導体装置。

【請求項5】

前記温度信号は、デジタル信号である請求項１記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関する。

【背景技術】

【0002】

本発明はデジタル温度センサ及び、特に該センサの較正における改良した半導体装置に関する。デジタル温度センサは、例えばデスクトップコンピュータやサーバコンピュータ等で使用する際には、内蔵温度センサとして用いられることが多い（例えば特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００８－５１３７６６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

従来の半導体装置において、デジタル温度センサの測定温度の精度向上は、デジタル温度センサを構成する部品のトリミング技術が必要だった。本発明の目的は、構成部品にトリミング技術を適用することなく測定温度の精度を向上した半導体装置を提供することである。

【課題を解決するための手段】

【0005】

本発明の半導体装置は、第１の電流を生成する第１電流生成回路と、前記第１の電流から第２の電流を生成する第２電流生成回路と、前記第２の電流から第３の電流を生成する第３電流生成回路と、前記第３の電流をダイオードに印加し、生じた電圧を第４の電流に変換する電圧電流変換回路と、前記第４の電流から第５の電流を生成する第４電流生成回路と、前記第５の電流から温度信号を生成する演算回路と、を備える。

【発明の効果】

【0006】

本発明によれば、測定温度の精度に影響を与える精度悪化要素を減少させて、トリミング技術を適用することなく高精度の温度を得ることができる半導体装置を提供できる。

【図面の簡単な説明】

【0007】

【図1】本発明の第１の実施形態の半導体装置の一例を示すブロック図である。

【図2】本発明の第１の実施形態の第１の電流生成回路の一例を示す回路図である。

【図3】本発明の第１の実施形態の第２の電流生成回路の一例を示す回路図である。

【図4】本発明の第１の実施形態の第３の電流生成回路の一例を示す回路図である。

【図5】本発明の第１の実施形態の電圧電流変換回路の一例を示す回路図である。

【図6】本発明の第１の実施形態の第４の電流生成回路の一例を示す回路図である。

【図7】本発明の第１の実施形態の積分回路の一例を示す回路図である。

【図8】本発明の第１の実施形態の第２のコンデンサの構成の一例を示す回路図である。

【図9】本発明の第２の実施形態の半導体装置の一例を示すブロック図である。

【図10】本発明の原理を説明するための回路図である。

【発明を実施するための形態】

【0008】

図１０をもとに、本発明の測定温度精度を向上させる原理を説明する。図１０（ａ）に示すように、ダイオード接続されたトランジスタ９１と定電流回路９３は、ＶＤＤ端子とＧＮＤ端子との間に直列接続されている。ダイオード接続されたトランジスタ９１は、トランジスタ９１内部に直列に寄生抵抗９２を有する。ダイオード接続されたトランジスタ９１は、トランジスタ９１の寄生抵抗９２を含めて、定電流回路９３より電流Ｉが印加されている。この時にトランジスタ９１の寄生抵抗９２を含んだベースエミッタ間に発生する電圧を電圧ＶＢＥ（Ｉ）とする。同様に図１０（ｂ）に示すように、ダイオード接続されたトランジスタ９１は、トランジスタ９１の寄生抵抗９２を含めて、定電流回路９３より電流ｐＩが印加されている。この時に、トランジスタ９１の寄生抵抗９２を含んだベースエミッタ間に発生する電圧を電圧ＶＢＥ（ｐＩ）とする。

【0009】

電圧ＶＢＥ（ｐＩ）と電圧ＶＢＥ（Ｉ）との差電圧△ＶＢＥ１は、トランジスタ９１の寄生抵抗９２の抵抗値をＲｓとすると、次の式で示される。
△ＶＢＥ１＝ＶＢＥ（ｐＩ）―ＶＢＥ（Ｉ）
＝ｋＴ／ｑ０・ｌｎ（ｐ）＋（ｐ－１）・Ｉ・Ｒｓ ・・（１）
ここで、ｋはプランク定数、Ｔは絶対温度、ｑ０は電気素量を示す。

【0010】

図１０（ｃ）に示すように、ダイオード接続されたトランジスタ９１は、トランジスタ９１の寄生抵抗９２を含めて、定電流回路９３より電流ｑＩが印加されている。この時にトランジスタ９１の寄生抵抗９２を含んだベースエミッタ間に発生する電圧を電圧ＶＢＥ（ｑＩ）とする。同様に図１０（ｄ）に示すように、ダイオード接続されたトランジスタ９１は、トランジスタ９１の寄生抵抗９２を含めて、定電流回路９３より電流ｐｑＩが印加されている。この時に、トランジスタ９１の寄生抵抗９２を含んだベースエミッタ間に発生する電圧を電圧ＶＢＥ（ｐｑＩ）とする。

【0011】

電圧ＶＢＥ（ｐｑＩ）と電圧ＶＢＥ（ｑＩ）との差電圧△ＶＢＥ２は、トランジスタ９１の寄生抵抗９２の抵抗値をＲｓとすると、次の式で示される。
△ＶＢＥ２＝ＶＢＥ（ｐｑＩ）―ＶＢＥ（ｑＩ）
＝ｋＴ／ｑ０・ｌｎ（ｐ）＋（ｐ－１）・ｑ・Ｉ・Ｒｓ ・・（２）

【0012】

したがって、寄生抵抗９２の抵抗値Ｒｓの項を消去した電圧△ＶＢＥは、電圧△ＶＢＥ１をｑ倍して電圧△ＶＢＥ２を差し引くことで得ることができる。
△ＶＢＥ＝ｑ・△ＶＢＥ１―△ＶＢＥ２＝ｋＴ／ｑ０・（ｑ－１）・ｌｎ（ｐ） ・・（３）

【0013】

寄生抵抗９２を有するトランジスタ９１に、電流Ｉ、電流ｐＩ、電流ｑＩ、電流ｐｑＩを印加し、寄生抵抗９２を含めたベースエミッタ間電圧ＶＢＥを測定することで、寄生抵抗９２の抵抗値Ｒｓを含まない電圧△ＶＢＥを得ることができる。電圧△ＶＢＥは、絶対温度Ｔに比例する電圧である。電圧△ＶＢＥを得ることで、抵抗値Ｒｓの影響を受けない絶対温度Ｔが得られる。

【0014】

［第１の実施形態］
以下、図面を参照して、本発明の第１の実施形態について説明する。図１は、本実施形態にかかる半導体装置の一例を示すブロック図である。

【0015】

本実施形態にかかる半導体装置は、第１電流生成回路２１と、第２電流生成回路２２と、第３電流生成回路２３と、トランジスタ１１と、第１のコンデンサ１３と、スイッチ制御回路２９と、第１スイッチ３１と、第２スイッチ３２と、第３スイッチ３３と、演算回路２８と、出力端子１５と、を備える。トランジスタ１１は、ベース端子とコレクタ端子が接地端子ＧＮＤ端子に接続され、ダイオード接続されている。ダイオード接続されたトランジスタ１１は、ダイオードとして動作する。抵抗１２は、ダイオード接続されたトランジスタ１１の寄生抵抗１２を示している。演算回路２８は、電圧電流変換回路２４と、第４電流生成回路２５と、抵抗１４と、積分回路２６と、ＡＤコンバータ回路２７と、第４スイッチ３４と、第５スイッチ３５と、を備える。

【0016】

本実施形態にかかる半導体装置の接続を説明する。第１電流生成回路の出力端子２１２は、第１スイッチ３１を介して、第２電流生成回路２２の入力端子２２１に接続される。第２電流生成回路２２の出力端子２２２は、第２スイッチ３２を介して、第３電流生成回路２３の入力端子２３１に接続される。第３電流生成回路２３の出力端子２３２は、トランジスタ１１のエミッタ端子に接続され、第３スイッチ３３を介して、第１のコンデンサ１３の第１端子と電圧電流変換回路２４の入力端子２４１に接続される。電圧電流変換回路２４の出力端子２４２は、第４スイッチ３４を介して、第４電流生成回路２５の入力端子２５１に接続される。第４電流生成回路２５の出力端子２５２は、第５スイッチ３５を介して、抵抗１４の第１端子と積分回路２６の入力端子２６１に接続される。積分回路２６の出力端子２６２は、ＡＤコンバータ回路２７の入力端子２７１に接続される。ＡＤコンバータ回路２７の出力端子２７２は、出力端子１５に接続される。トランジスタ１１のベース端子とコレクタ端子と、第１のコンデンサ１３の第２端子と、抵抗１４の第２端子とは、ＧＮＤ端子に接続される。スイッチ制御回路２９は、各スイッチの制御端子に接続される。

【0017】

図２は、本実施形態の第１電流生成回路２１の一例を示す回路図である。第１電流生成回路２１は、出力端子２１２と、第１のＰチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと記す）２１３と、定電流源２１４と、を有する。第１のＰＭＯＳトランジスタ２１３のソース端子は、ＶＤＤ端子に接続される。第１のＰＭＯＳトランジスタ２１３のドレイン端子とゲート端子は、互いに接続されて、出力端子２１２と、定電流源２１４を介してＧＮＤ端子に接続される。

【0018】

図３は、本実施形態の第２電流生成回路２２の一例を示す回路図である。第２電流生成回路２２は、入力端子２２１と、出力端子２２２と、第１のＰＭＯＳトランジスタアレイ２２３と、スイッチ３６と、を有する。第１のＰＭＯＳトランジスタアレイ２２３は、ＰＭＯＳトランジスタ２２３ａからＰＭＯＳトランジスタ２２３ｎのｎ個のＰＭＯＳトランジスタを有する。スイッチ３６は、ｎ個の入力端子３６１ａから３６１ｎと、出力端子３６２と、を有する。第１のＰＭＯＳトランジスタアレイ２２３のＰＭＯＳトランジスタ２２３ａからＰＭＯＳトランジスタ２２３ｎのゲート端子は、入力端子２２１に接続される。ＰＭＯＳトランジスタ２２３ａからＰＭＯＳトランジスタ２２３ｎのソース端子は、ＶＤＤ端子に接続される。ＰＭＯＳトランジスタ２２３ａからＰＭＯＳトランジスタ２２３ｎのドレイン端子は、それぞれ対応するスイッチ３６の入力端子３６１ａから入力端子３６１ｎに接続される。スイッチ３６の出力端子３６２は、出力端子２２２に接続される。第１のＰＭＯＳトランジスタアレイ２２３と第１電流生成回路２１の第１のＰＭＯＳトランジスタ２１３は、カレントミラー回路４１を構成する。

【0019】

図４は、本実施形態の第３電流生成回路２３の一例を示す回路図である。第３電流生成回路２３は、入力端子２３１と、出力端子２３２と、第１のＮチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと記す）２３３と、第２のＮＭＯＳトランジスタ２３４と、第２のＰＭＯＳトランジスタ２３５と、第２のＰＭＯＳトランジスタアレイ２３６と、スイッチ３７と、を有する。第２のＰＭＯＳトランジスタアレイ２３６は、ＰＭＯＳトランジスタ２３６ａからＰＭＯＳトランジスタ２３６ｍのｍ個のＰＭＯＳトランジスタを有する。スイッチ３７は、ｍ個の入力端子３７１ａから３７１ｍと、出力端子３７２と、を有する。

【0020】

入力端子２３１は、第１のＮＭＯＳトランジスタ２３３のドレイン端子とゲート端子と第２のＮＭＯＳトランジスタ２３４のゲート端子に接続される。第１のＮＭＯＳトランジスタ２３３のソース端子と第２のＮＭＯＳトランジスタ２３４のソース端子は、ＧＮＤ端子に接続される。第２のＰＭＯＳトランジスタ２３５のソース端子は、ＶＤＤ端子に接続される。第２のＰＭＯＳトランジスタアレイ２３６のＰＭＯＳトランジスタ２３６ａからＰＭＯＳトランジスタ２３６ｍのゲート端子は、第２のＰＭＯＳトランジスタ２３５のゲート端子とドレイン端子と第２のＮＭＯＳトランジスタ２３４のドレイン端子と、に接続される。ＰＭＯＳトランジスタ２３６ａからＰＭＯＳトランジスタ２３６ｍのソース端子は、ＶＤＤ端子に接続される。ＰＭＯＳトランジスタ２３６ａからＰＭＯＳトランジスタ２３６ｍのドレイン端子は、それぞれ対応するスイッチ３７の入力端子３７１ａから入力端子３７１ｍに接続される。スイッチ３７の出力端子３７２は、出力端子２３２に接続される。第１のＮＭＯＳトランジスタ２３３と第２のＮＭＯＳトランジスタ２３４は、カレントミラー回路４２を構成する。第２のＰＭＯＳトランジスタ２３５と第２のＰＭＯＳトランジスタアレイ２３６は、カレントミラー回路４３を構成する。

【0021】

図５は、本実施形態の電圧電流変換回路２４の一例を示す回路図である。電圧電流変換回路２４は、入力端子２４１と、出力端子２４２と、オペアンプ２４３と、第３のＰＭＯＳトランジスタ２４４と、抵抗２４５と、を有する。入力端子２４１は、オペアンプ２４３の非反転入力端子に接続される。オペアンプ２４３の出力端子は、第３のＰＭＯＳトランジスタ２４４のゲート端子と出力端子２４２に接続される。第３のＰＭＯＳトランジスタ２４４のソース端子は、ＶＤＤ端子に接続される。第３のＰＭＯＳトランジスタ２４４のドレイン端子は、オペアンプ２４３の反転入力端子と抵抗２４５の第１端子に接続される。抵抗２４５の第２端子は、ＧＮＤ端子に接続される。抵抗２４５の抵抗値は、抵抗１４の抵抗値と同じ抵抗値に設定される。

【0022】

図６は、本実施形態の第４電流生成回路２５の一例を示す回路図である。第４電流生成回路２５は、入力端子２５１と、出力端子２５２と、第３のＰＭＯＳトランジスタアレイ２５３と、スイッチ３８と、を有する。第３のＰＭＯＳトランジスタアレイ２５３は、ＰＭＯＳトランジスタ２５３ａからＰＭＯＳトランジスタ２５３ｏのｏ個のＰＭＯＳトランジスタを有する。スイッチ３８は、複数の入力端子３８１ａから３８１ｏと、出力端子３８２と、を有する。第３のＰＭＯＳトランジスタアレイ２５３のＰＭＯＳトランジスタ２５３ａからＰＭＯＳトランジスタ２５３ｏのゲート端子は、入力端子２５１に接続される。ＰＭＯＳトランジスタ２５３ａからＰＭＯＳトランジスタ２５３ｏのソース端子は、ＶＤＤ端子に接続される。ＰＭＯＳトランジスタ２５３ａからＰＭＯＳトランジスタ２５３ｏのドレイン端子は、それぞれ対応するスイッチ３８の入力端子３８１ａから入力端子３８１ｏに接続される。スイッチ３８の出力端子３８２は、出力端子２５２に接続される。第３のＰＭＯＳトランジスタ２４４と第３のＰＭＯＳトランジスタアレイ２５３は、カレントミラー回路４４を構成する。

【0023】

図７は、本実施形態の積分回路２６の一例を示す回路図である。積分回路２６は、入力端子２６１と、出力端子２６２と、第２のオペアンプ２６３と、第２のコンデンサ２６４と、第３のコンデンサ２６５と、スイッチ２６６からスイッチ２６９と、を有する。入力端子２６１は、スイッチ２６６の第１端子に接続される。スイッチ２６６の第２端子は、第２のコンデンサ２６４の第１端子と、スイッチ２６７の第１端子に接続される。第２のコンデンサ２６４の第２端子は、第２のオペアンプ２６３の反転入力端子と、スイッチ２６８の第１端子と、スイッチ２６９の第１端子と、に接続される。スイッチ２６８の第２端子は、第３のコンデンサ２６５の第１端子に接続される。第２のオペアンプ２６３の出力端子は、第３のコンデンサ２６５の第２端子と、スイッチ２６９の第２端子と、出力端子２６２と、に接続される。スイッチ２６７の第２端子と、第２のオペアンプ２６３の非反転入力端子は、ＧＮＤ端子に接続される。

【0024】

ここで第２のコンデンサ２６４は、図８に示すように、第１端子２６４ａと第２端子２６４ｂとの間にスイッチを介して接続する構成としても良い。具体的には、第１端子２６４ａは、スイッチ２６４ｃの第１端子とスイッチ２６４ｄの第１端子に接続する。スイッチ２６４ｃの第２端子は、第２のコンデンサ２６４の第１端子とスイッチ２６４ｅの第１端子に接続される。スイッチ２６４ｄの第２端子は、第２のコンデンサ２６４の第２端子とスイッチ２６４ｆの第１端子に接続される。スイッチ２６４ｅの第２端子とスイッチ２６４ｆの第２端子は、第２端子２６４ｂに接続される。このように構成することで、第２のコンデンサ２６４は、スイッチを切り替えることで、電荷を加算することと減算することを切り替えられる。第３のコンデンサ２６５についても、同様の構成とすることができる。

【0025】

ＡＤコンバータ回路２７は、入力端子２７１から入力された積分回路２６の出力信号をアナログデジタル変換し、温度についての信号をデジタル信号として出力端子１５より出力する。ＡＤコンバータ回路は、一般的な回路であるので説明は省略する。

【0026】

本実施形態の半導体装置の動作について説明する。本実施形態の半導体装置は、図１０で示した４種類の電流をトランジスタ１１に通電し、それぞれの電流が通電された時の電圧ＶＢＥより、高精度の温度信号をデジタル信号として得る。

【0027】

＜第１段階の動作＞
第１段階の動作の概略を説明する。第１段階において、ダイオード接続されたトランジスタ１１に電流Ｉが通電される。トランジスタ１１のベースエミッタ間電圧ＶＢＥ（Ｉ）は、サンプリング容量である第１のコンデンサ１３に保持される。

【0028】

第１段階の具体的な動作を説明する。スイッチ制御回路２９からの制御信号によって、スイッチ３１からスイッチ３３とスイッチ２６９は、オン状態とし、スイッチ３４とスイッチ３５とスイッチ２６６からスイッチ２６８は、オフ状態とされる。第１電流生成回路２１の定電流源２１４は、電流Ｉを生成する。スイッチ３１がオンなので、第１のＰＭＯＳトランジスタ２１３と第１のＰＭＯＳトランジスタアレイ２２３は、カレントミラー回路４１を形成する。スイッチ３６は、カレントミラー回路４１のカレントミラー比が１：１となるように、スイッチ制御回路２９からの制御信号によって制御される。第２電流生成回路２２の出力端子２２２は、電流Ｉを第３電流生成回路２３へ出力する。

【0029】

第３電流生成回路２３のカレントミラー回路４２は、カレントミラー比が１：１で設定され、電流Ｉをカレントミラー回路４３へ出力する。第３電流生成回路２３のスイッチ３７は、カレントミラー回路４３カレントミラー比が１：１となるように、スイッチ制御回路２９からの制御信号によって制御される。第３電流生成回路２３の出力端子２３２は、電流Ｉをダイオード接続されたトランジスタ１１へ出力する。電流Ｉが印加された時のトランジスタ１１のベースエミッタ間電圧ＶＢＥ（Ｉ）は、スイッチ３３を介して、サンプリング容量である第１のコンデンサ１３に保持される。

【0030】

＜第２段階の動作＞
第２段階の動作の概略を説明する。第２段階おいて、サンプリング容量である第１のコンデンサ１３に保持されたベースエミッタ間電圧ＶＢＥ（Ｉ）は、演算回路２８に入力される。演算回路２８の電圧電流変換回路２４で電流値に変換され、第４電流生成回路２５で電流値がｑ倍され、抵抗１４に加えられる。抵抗１４の両端に発生した電圧は、積分回路２６に入力され、第２のコンデンサ２６４に保持される。

【0031】

第２段階の具体的な動作を説明する。スイッチ制御回路２９からの制御信号によって、スイッチ３１からスイッチ３３とスイッチ２６７とスイッチ２６８は、オフ状態とし、スイッチ３４とスイッチ３５とスイッチ２６６とスイッチ２６９は、オン状態とされる。第１のコンデンサ１３に保持された電圧ＶＢＥ（Ｉ）は、電圧電流変換回路２４の入力端子２４１を介して、オペアンプ２４３の非反転入力端子に入力される。オペアンプ２４３の出力端子に接続された第３のＰＭＯＳトランジスタ２４４のドレイン端子は、オペアンプ２４３の反転入力端子に接続される。抵抗２４５の第１端子は、第３のＰＭＯＳトランジスタ２４４のドレイン端子から、電圧ＶＢＥ（Ｉ）が印加される。抵抗２４５は、電圧ＶＢＥ（Ｉ）と抵抗２４５の抵抗値で決まる電流Ｉａが流れる。抵抗２４５の両端に、電圧ＶＢＥ（Ｉａ）が発生する。第４電流生成回路２５のスイッチ３８は、スイッチ制御回路２９からの制御信号によって、カレントミラー回路４４が１：ｑのカレントミラー比で動作する様に制御される。抵抗１４の抵抗値は、抵抗２４５の抵抗値と同じ抵抗値に設定されている。抵抗１４は、ｑ倍された電流Ｉａが流れる。抵抗１４の両端には、電圧ＶＢＥ（Ｉａ）のｑ倍の電圧が発生する。

【0032】

抵抗１４の両端の電圧であるｑ倍の電圧ＶＢＥ（Ｉａ）は、積分回路２６の入力端子２６１に印加される。入力されたｑ倍の電圧ＶＢＥ（Ｉａ）は、スイッチ２６６とスイッチ２６９がオン状態であるので、第２のコンデンサ２６４に保持される。

【0033】

＜第３段階の動作＞
第３段階の動作の概略を説明する。第３段階において、ダイオード接続されたトランジスタ１１にｐ倍の電流Ｉが通電される。トランジスタ１１のベースエミッタ間電圧ＶＢＥ（ｐＩ）は、サンプリング容量である第１のコンデンサ１３に保持される。

【0034】

第３段階の具体的な動作を説明する。スイッチ制御回路２９からの制御信号によって、スイッチ３１からスイッチ３３とスイッチ２６９は、オン状態とし、スイッチ３４とスイッチ３５とスイッチ２６６からスイッチ２６８は、オフ状態とされる。第１電流生成回路２１の定電流源２１４は、電流Ｉを生成する。スイッチ３１がオンなので、第１のＰＭＯＳトランジスタ２１３と第１のＰＭＯＳトランジスタアレイ２２３は、カレントミラー回路４１を形成する。スイッチ３６は、カレントミラー回路４１のカレントミラー比が１：１となるように、スイッチ制御回路２９からの制御信号によって制御される。第２電流生成回路２２の出力端子２２２は、電流Ｉを第３電流生成回路２３へ出力する。

【0035】

第３電流生成回路２３のカレントミラー回路４２は、カレントミラー比が１：１で設定され、電流Ｉをカレントミラー回路４３へ出力する。第３電流生成回路２３のスイッチ３７は、カレントミラー回路４３カレントミラー比が１：ｐとなるように、スイッチ制御回路２９からの制御信号によって制御される。第３電流生成回路２３の出力端子２３２は、ｐ倍の電流Ｉをダイオード接続されたトランジスタ１１へ出力する。ｐ倍の電流Ｉが印加された時のトランジスタ１１のベースエミッタ間電圧ＶＢＥ（ｐＩ）は、スイッチ３３を介して、サンプリング容量である第１のコンデンサ１３に保持される。

【0036】

＜第４段階の動作＞
第４段階の動作の概略を説明する。第４段階において、サンプリング容量である第１のコンデンサ１３に保持されたベースエミッタ間電圧ＶＢＥ（ｐＩ）は、演算回路２８に入力される。演算回路２８の電圧電流変換回路２４で電流値に変換され、第４電流生成回路２５で電流値がｑ倍され、抵抗１４に加えられる。抵抗１４の両端に発生した電圧は、積分回路２６に入力され、第２のコンデンサ２６４に保持された電圧と加減算されて、第３のコンデンサ２６５に保持される。

【0037】

第４段階の具体的な動作を説明する。スイッチ制御回路２９からの制御信号によって、スイッチ３１からスイッチ３３とスイッチ２６７とスイッチ２６９は、オフ状態とし、スイッチ３４とスイッチ３５とスイッチ２６６とスイッチ２６８は、オン状態とされる。第１のコンデンサ１３に保持された電圧ＶＢＥ（ｐＩ）は、電圧電流変換回路２４の入力端子２４１を介して、オペアンプ２４３の非反転入力端子に入力される。オペアンプ２４３の出力端子に接続された第３のＰＭＯＳトランジスタ２４４のドレイン端子は、オペアンプ２４３の反転入力端子に接続される。抵抗２４５の第１端子は、第３のＰＭＯＳトランジスタ２４４のドレイン端子から、電圧ＶＢＥ（ｐＩ）が印加される。抵抗２４５は、電圧ＶＢＥ（ｐＩ）と抵抗２４５の抵抗値で決まる電流ｐＩａが流れる。抵抗２４５の両端に、電圧ＶＢＥ（ｐＩａ）が発生する。第４電流生成回路２５のスイッチ３８は、スイッチ制御回路２９からの制御信号によって、カレントミラー回路４４が１：ｑのカレントミラー比で動作する様に制御される。抵抗１４の抵抗値は、抵抗２４５の抵抗値と同じ抵抗値に設定されている。抵抗１４は、ｑ倍された電流ｐＩａが流れる。抵抗１４の両端には、電圧ＶＢＥ（ｐＩａ）のｑ倍の電圧が発生する。

【0038】

抵抗１４の両端の電圧であるｑ倍の電圧ＶＢＥ（ｐＩａ）は、積分回路２６の入力端子２６１に印加される。入力されたｑ倍の電圧ＶＢＥ（ｐＩａ）は、スイッチ２６６とスイッチ２６８がオン状態であるので、第２のコンデンサ２６４に保持されたｑ倍の電圧ＶＢＥ（Ｉａ）が差し引かれて、第３のコンデンサ２６５に保持される。ここで第３のコンデンサ２６５に保持される電圧は、式（１）で示す電圧△ＶＢＥ１をｑ倍した電圧ｑ・△ＶＢＥ１に相当する。

【0039】

＜第５段階の動作＞
第５段階の動作の概略を説明する。第５段階において、ダイオード接続されたトランジスタ１１にｐｑ倍の電流Ｉが通電される。トランジスタ１１のベースエミッタ間電圧ＶＢＥ（ｐｑＩ）は、サンプリング容量である第１のコンデンサ１３に保持される。

【0040】

第５段階の具体的な動作を説明する。スイッチ制御回路２９からの制御信号によって、スイッチ３１からスイッチ３３とスイッチ２６９は、オン状態とし、スイッチ３４とスイッチ３５とスイッチ２６６からスイッチ２６８は、オフ状態とされる。第１電流生成回路２１の定電流源２１４は、電流Ｉを生成する。スイッチ３１がオンなので、第１のＰＭＯＳトランジスタ２１３と第１のＰＭＯＳトランジスタアレイ２２３は、カレントミラー回路４１を形成する。スイッチ３６は、カレントミラー回路４１のカレントミラー比が１：ｑとなるように、スイッチ制御回路２９からの制御信号によって制御される。第２電流生成回路２２の出力端子２２２は、ｑ倍の電流Ｉを第３電流生成回路２３へ出力する。

【0041】

第３電流生成回路２３のカレントミラー回路４２は、カレントミラー比が１：１で設定され、ｑ倍の電流Ｉをカレントミラー回路４３へ出力する。第３電流生成回路２３のスイッチ３７は、カレントミラー回路４３カレントミラー比が１：ｐとなるように、スイッチ制御回路２９からの制御信号によって制御される。第３電流生成回路２３の出力端子２３２は、ｐｑ倍の電流Ｉをダイオード接続されたトランジスタ１１へ出力する。ｐｑ倍の電流Ｉが印加された時のトランジスタ１１のベースエミッタ間電圧ＶＢＥ（ｐｑＩ）は、スイッチ３３を介して、サンプリング容量である第１のコンデンサ１３に保持される。

【0042】

＜第６段階の動作＞
第６段階の動作の概略を説明する。第６段階おいて、サンプリング容量である第１のコンデンサ１３に保持されたベースエミッタ間電圧ＶＢＥ（ｐｑＩ）は、演算回路２８に入力される。演算回路２８の電圧電流変換回路２４で電流値に変換され、第４電流生成回路２５で電流値が１倍され、抵抗１４に加えられる。抵抗１４の両端に発生した電圧は、積分回路２６に入力され、第２のコンデンサ２６４に保持される。

【0043】

第６段階の具体的な動作を説明する。スイッチ制御回路２９からの制御信号によって、スイッチ３１からスイッチ３３とスイッチ２６７とスイッチ２６８は、オフ状態とし、スイッチ３４とスイッチ３５とスイッチ２６６とスイッチ２６９は、オン状態とされる。第１のコンデンサ１３に保持された電圧ＶＢＥ（ｐｑＩ）は、電圧電流変換回路２４の入力端子２４１を介して、オペアンプ２４３の非反転入力端子に入力される。オペアンプ２４３の出力端子に接続された第３のＰＭＯＳトランジスタ２４４のドレイン端子は、オペアンプ２４３の反転入力端子に接続される。抵抗２４５の第１端子は、第３のＰＭＯＳトランジスタ２４４のドレイン端子から、電圧ＶＢＥ（ｐｑＩ）が印加される。抵抗２４５は、電圧ＶＢＥ（ｐｑＩ）と抵抗２４５の抵抗値で決まる電流ｐｑＩａが流れる。抵抗２４５の両端に、電圧ＶＢＥ（ｐｑＩａ）が発生する。第４電流生成回路２５のスイッチ３８は、スイッチ制御回路２９からの制御信号によって、カレントミラー回路４４が１：１のカレントミラー比で動作する様に制御される。抵抗１４の抵抗値は、抵抗２４５の抵抗値と同じ抵抗値に設定されている。抵抗１４は、電流ｐｑＩａが流れる。抵抗１４の両端には、電圧（ｐｑＩａ）が発生する。

【0044】

抵抗１４の両端の電圧である電圧ＶＢＥ（ｐｑＩａ）は、積分回路２６の入力端子２６１に印加される。入力された電圧ＶＢＥ（ｐｑＩａ）は、スイッチ２６６とスイッチ２６９がオン状態であるので、第２のコンデンサ２６４に保持される。

【0045】

＜第７段階の動作＞
第７段階の動作の概略を説明する。第７段階において、ダイオード接続されたトランジスタ１１にｑ倍の電流Ｉが通電される。トランジスタ１１のベースエミッタ間電圧ＶＢＥ（ｑＩ）は、サンプリング容量である第１のコンデンサ１３に保持される。

【0046】

第７段階の具体的な動作を説明する。スイッチ制御回路２９からの制御信号によって、スイッチ３１からスイッチ３４は、オン状態とし、スイッチ３４とスイッチ３５は、オフ状態とされる。第１電流生成回路２１の定電流源２１４は、電流Ｉを生成する。スイッチ３１がオンなので、第１のＰＭＯＳトランジスタ２１３と第１のＰＭＯＳトランジスタアレイ２２３は、カレントミラー回路４１を形成する。スイッチ３６は、カレントミラー回路４１のカレントミラー比が１：ｑとなるように、スイッチ制御回路２９からの制御信号によって制御される。第２電流生成回路２２の出力端子２２２は、ｑ倍の電流Ｉを第３電流生成回路２３へ出力する。

【0047】

第３電流生成回路２３のカレントミラー回路４２は、カレントミラー比が１：１で設定され、ｑ倍の電流Ｉをカレントミラー回路４３へ出力する。第３電流生成回路２３のスイッチ３７は、カレントミラー回路４３カレントミラー比が１：１となるように、スイッチ制御回路２９からの制御信号によって制御される。第３電流生成回路２３の出力端子２３２は、ｑ倍の電流Ｉをダイオード接続されたトランジスタ１１へ出力する。ｑ倍の電流Ｉが印加された時のトランジスタ１１のベースエミッタ間電圧ＶＢＥ（ｑＩ）は、スイッチ３３を介して、サンプリング容量である第１のコンデンサ１３に保持される。

【0048】

＜第８段階の動作＞
第８段階の動作の概略を説明する。第８段階おいて、サンプリング容量である第１のコンデンサ１３に保持されたベースエミッタ間電圧ＶＢＥ（ｑＩ）は、演算回路２８に入力される。演算回路２８の電圧電流変換回路２４で電流値に変換され、第４電流生成回路２５で電流値が１倍され、抵抗１４に加えられる。抵抗１４の両端に発生した電圧は、積分回路２６に入力され、第２のコンデンサ２６４に保持された電圧と加減算され、既に第３のコンデンサ２６５に第４段階で保持された電圧と加減算されて、第３のコンデンサ２６５に保持される。

【0049】

第８段階の具体的な動作を説明する。スイッチ制御回路２９からの制御信号によって、スイッチ３１からスイッチ３３とスイッチ２６７とスイッチ２６９は、オフ状態とし、スイッチ３４とスイッチ３５とスイッチ２６６とスイッチ２６８は、オン状態とされる。第１のコンデンサ１３に保持された電圧ＶＢＥ（ｑＩ）は、電圧電流変換回路２４の入力端子２４１を介して、オペアンプ２４３の非反転入力端子に入力される。オペアンプ２４３の出力端子に接続された第３のＰＭＯＳトランジスタ２４４のドレイン端子は、オペアンプ２４３の反転入力端子に接続される。抵抗２４５の第１端子は、第３のＰＭＯＳトランジスタ２４４のドレイン端子から、電圧ＶＢＥ（ｑＩ）が印加される。抵抗２４５は、電圧ＶＢＥ（ｑＩ）と抵抗２４５の抵抗値で決まる電流ｑＩａが流れる。抵抗２４５の両端に、電圧ＶＢＥ（ｑＩａ）が発生する。第４電流生成回路２５のスイッチ３８は、スイッチ制御回路２９からの制御信号によって、カレントミラー回路４４が１：１のカレントミラー比で動作する様に制御される。抵抗１４の抵抗値は、抵抗２４５の抵抗値と同じ抵抗値に設定されている。抵抗１４は、電流ｑＩａが流れる。抵抗１４の両端には、電圧ＶＢＥ（ｑＩａ）の電圧が発生する。

【0050】

抵抗１４の両端の電圧である電圧ＶＢＥ（ｑＩａ）は、積分回路２６の入力端子２６１に印加される。入力された電圧ＶＢＥ（ｑＩａ）は、スイッチ２６６とスイッチ２６８がオン状態であるので、第２のコンデンサ２６４に保持された電圧ＶＢＥ（ｑｐＩａ）が差し引かれて、第３のコンデンサ２６５に印加される。ここで第２のコンデンサ２６４から第３のコンデンサ２６５に印加される電圧は、式（２）で示す電圧△ＶＢＥ２に相当する。

【0051】

第３のコンデンサ２６５は、第４段階で電圧ｑ・△ＶＢＥ１に相当する電圧が保持されている。電圧△ＶＢＥ２を差し引くことで、第３のコンデンサ２６５に保持される電圧は、式（３）で示す電圧△ＶＢＥに相当する。電圧△ＶＢＥは、式（３）に示すように、絶対温度Ｔに比例し、寄生抵抗１２の影響が除去されている。電圧△ＶＢＥは、積分回路２６の出力端子２６２からＡＤコンバータ回路２７の入力端子２７１へ入力される。ＡＤコンバータ回路２７は、入力された電圧ＶＢＥから寄生抵抗１２の影響が除去された温度についてのデジタル信号が出力端子２７２を介して出力端子１５から出力する。

【0052】

第８段階の動作の終了後、本実施形態の半導体装置は、第１段階からの動作を繰り返す。第１から第３のコンデンサは、適時に初期化される。第１段階から第８段階までの動作は、スイッチ制御回路２９からのスイッチ制御信号によって行われる。

【0053】

本実施形態の半導体装置は、トリミング技術を使用することなく、ダイオード接続されたトランジスタ１１のベースエミッタ間電圧から、寄生抵抗１２の影響が除去され、導出される測定温度精度が向上した温度についてのデジタル信号を出力端子１５から出力する。

【0054】

本実施形態は、電流生成回路としてカレントミラー回路を使用しているが、基準電流に対して可変倍率の電流を出力する回路であれば、例えばオペアンプ等を用いた回路でもよい。温度を検知するダイオードとして、ダイオード接続されたトランジスタを使用しているが、ＰＮ接続の電圧を利用しているので、ダイオードなどＰＮ接続のある半導体であればよい。

【0055】

［第２の実施形態］
以下、図面を参照して、本発明の第２の実施形態について説明する。図９は、本実施形態にかかる半導体装置の一例を示すブロック図である。

【0056】

本実施形態にかかる半導体装置は、第１電流生成回路２１と、第３電流生成回路２３と、スイッチ制御回路２９と、トランジスタ１１と、第１のコンデンサ１３と、第１スイッチ３１と、第２スイッチ３２と、第３スイッチ３３と、演算回路２８ａと、スイッチ制御回路２９と、出力端子１５と、を備える。演算回路２８ａは、電圧電流変換回路２４と、第２電流生成回路２２と、抵抗１４と、積分回路２６と、ＡＤコンバータ回路２７と、第４スイッチ３４と、第５スイッチ３５と、を備える。抵抗１２は、ダイオード接続されたトランジスタ１１の寄生抵抗１２を示している。本実施形態と第１の実施形態との違いは、第１の実施形態の第２電流生成回路２２と第４電流生成回路が同一の回路で構成されている点である。その他の構成は、第１の実施形態と同じである。

【0057】

スイッチ３１とスイッチ３４は、第１段階から第８段階で相補的なオンオフ動作をしている。同様に、スイッチ３２とスイッチ３５は、第１段階から第８段階で相補的なオンオフ動作をしている。第１の実施形態の第２電流生成回路２２と第４電流生成回路は、同一の回路の構成が可能となる。第１の実施形態の第２電流生成回路２２と第４電流生成回路を同一の回路で構成することにより、本実施形態の半導体装置は、第２電流生成回路と第４電流生成回路との間の回路ばらつきによる誤差を低減することができる。

【0058】

以上、説明したように、本発明の半導体装置は、トリミング技術を使用することなく高精度な温度信号をデジタル信号として得ることができる。各実施形態の演算回路は、ＡＤコンバータ回路を有する構成として説明したが、アナログ信号を出力する演算回路の構成としてもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれる。

【符号の説明】

【0059】

１１ トランジスタ
１２ 寄生抵抗
１３ 第１のコンデンサ
１５ 出力端子
２１、２２、２３、２５ 電流生成回路
２４ 電圧電流変換回路
２６ 積分回路
２７ ＡＤコンバータ回路
２８ 演算回路
２９ スイッチ制御回路
４１、４２、４３、４４、 カレントミラ―回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】