特開 2024-92747 半導体装置および半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024092747

(43)【公開日】2024-07-08

(54)【発明の名称】半導体装置および半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/338 20060101AFI20240701BHJP

   H01L 21/28 20060101ALI20240701BHJP

   H01L 21/3205 20060101ALI20240701BHJP

   H01L 29/417 20060101ALI20240701BHJP

【ＦＩ】

H01L29/80 H

H01L21/28 301B

H01L21/88 J

H01L21/28 301R

H01L29/50 J

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2022208885

(22)【出願日】2022-12-26

(71)【出願人】

【識別番号】000154325

【氏名又は名称】住友電工デバイス・イノベーション株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】加藤 弘晃

【テーマコード（参考）】

4M104

5F033

5F102

【Ｆターム（参考）】

4M104AA04

4M104BB05

4M104CC01

4M104CC03

4M104DD28

4M104DD34

4M104DD68

4M104FF02

4M104FF31

4M104GG12

4M104HH15

5F033GG02

5F033HH07

5F033HH13

5F033KK13

5F033MM30

5F033PP19

5F033QQ09

5F033QQ13

5F033QQ23

5F033RR06

5F033SS15

5F102GB01

5F102GB02

5F102GC01

5F102GD01

5F102GJ02

5F102GL04

5F102GM04

5F102GQ01

5F102GR07

5F102GS09

5F102GT01

5F102GV08

5F102HC01

5F102HC02

5F102HC11

5F102HC16

5F102HC19

(57)【要約】

【課題】小型化できる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置は、第１面と、前記第１面とは反対の第２面とを有する基板と、前記第２面に接する第３面と、前記第３面とは反対の第４面とを有し、前記第４面に凹部が形成された第１窒化物半導体層と、前記凹部に設けられた第２窒化物半導体層と、前記第２窒化物半導体層の上に設けられた第１金属層と、を有し、前記基板、前記第１窒化物半導体層および前記第２窒化物半導体層に、前記基板、前記第１窒化物半導体層および前記第２窒化物半導体層を貫通し、前記第１金属層が露出する貫通孔が形成されており、前記第１金属層に接するともに、前記第１面および前記貫通孔の内壁面を覆う第２金属層を有し、前記第２窒化物半導体層は、１．０×１０^１８ｃｍ^－３以上の濃度で不純物原子を含有する。
【選択図】図２

【特許請求の範囲】

【請求項1】

第１面と、前記第１面とは反対の第２面とを有する基板と、
前記第２面に接する第３面と、前記第３面とは反対の第４面とを有し、前記第４面に凹部が形成された第１窒化物半導体層と、
前記凹部に設けられた第２窒化物半導体層と、
前記第２窒化物半導体層の上に設けられた第１金属層と、
を有し、
前記基板、前記第１窒化物半導体層および前記第２窒化物半導体層に、前記基板、前記第１窒化物半導体層および前記第２窒化物半導体層を貫通し、前記第１金属層が露出する貫通孔が形成されており、
前記第１金属層に接するともに、前記第１面および前記貫通孔の内壁面を覆う第２金属層を有し、
前記第２窒化物半導体層は、１．０×１０^１８ｃｍ^－３以上の濃度で不純物原子を含有する、半導体装置。

【請求項2】

前記第２窒化物半導体層は、窒化ガリウム層である、請求項１に記載の半導体装置。

【請求項3】

前記第１金属層は、前記第２窒化物半導体層に接し、前記貫通孔に露出するニッケル層を含み、
前記第２金属層は、前記ニッケル層に接する金層を含む、請求項１または請求項２に記載の半導体装置。

【請求項4】

前記第２窒化物半導体層において、フェルミ準位が伝導帯の下端のエネルギよりも高い、請求項１または請求項２に記載の半導体装置。

【請求項5】

前記第２窒化物半導体層におけるキャリアの密度は、前記第１窒化物半導体層におけるキャリアの密度よりも高い、請求項１または請求項２に記載の半導体装置。

【請求項6】

第１面と、前記第１面とは反対の第２面とを有する基板の上に、前記第２面に接する第３面と、前記第３面とは反対の第４面とを有する第１窒化物半導体層を形成する工程と、
前記第４面に凹部を形成する工程と、
前記凹部に第２窒化物半導体層を形成する工程と、
前記第２窒化物半導体層の上に第１金属層を形成する工程と、
前記基板、前記第１窒化物半導体層および前記第２窒化物半導体層に、前記基板、前記第１窒化物半導体層および前記第２窒化物半導体層を貫通し、前記第１金属層が露出する貫通孔を形成する工程と、
前記第１金属層に接するともに、前記第１面および前記貫通孔の内壁面を覆う第２金属層を形成する工程と、
を有し、
前記第２窒化物半導体層は、１．０×１０^１８ｃｍ^－３以上の濃度で不純物原子を含有する、半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置および半導体装置の製造方法に関する。

【背景技術】

【0002】

基板の上に半導体層が形成され、半導体層の上に金属層がエッチングストッパとして形成され、基板および半導体層にエッチングストッパに達する貫通孔が形成され、基板の下面に貫通孔を通じてエッチングストッパに接続された裏面電極が形成された半導体装置が知られている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１９－１４５５４６号公報

【特許文献2】特開２０２０－１７６４７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

従来の半導体装置においては、エッチングストッパとして形成される金属層と半導体層とをオーミック接触させることができないため、オーミック接触を確保するための金属層が設けられている。このため、貫通孔が多いほど、半導体装置の小型化がより困難になっている。

【0005】

本開示は、小型化できる半導体装置および半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の半導体装置は、第１面と、前記第１面とは反対の第２面とを有する基板と、前記第２面に接する第３面と、前記第３面とは反対の第４面とを有し、前記第４面に凹部が形成された第１窒化物半導体層と、前記凹部に設けられた第２窒化物半導体層と、前記第２窒化物半導体層の上に設けられた第１金属層と、を有し、前記基板、前記第１窒化物半導体層および前記第２窒化物半導体層に、前記基板、前記第１窒化物半導体層および前記第２窒化物半導体層を貫通し、前記第１金属層が露出する貫通孔が形成されており、前記第１金属層に接するともに、前記第１面および前記貫通孔の内壁面を覆う第２金属層を有し、前記第２窒化物半導体層は、１．０×１０^１８ｃｍ^－３以上の濃度で不純物原子を含有する。

【発明の効果】

【0007】

本開示によれば、半導体装置を小型化できる。

【図面の簡単な説明】

【0008】

【図1】図１は、実施形態に係る半導体装置におけるゲート電極、ソース配線およびドレイン配線のレイアウトを示す図である。

【図2】図２は、実施形態に係る半導体装置を示す断面図である。

【図3】図３は、半導体層（再成長層）のバンド構造を示す図である。

【図4】図４は、参考例に係る半導体装置におけるゲート電極、ソース配線およびドレイン配線のレイアウトを示す図である。

【図5】図５は、参考例に係る半導体装置を示す断面図である。

【図6】図６は、実施形態に係る半導体装置の製造方法の第１例を示す断面図（その１）である。

【図7】図７は、実施形態に係る半導体装置の製造方法の第１例を示す断面図（その２）である。

【図8】図８は、実施形態に係る半導体装置の製造方法の第１例を示す断面図（その３）である。

【図9】図９は、実施形態に係る半導体装置の製造方法の第１例を示す断面図（その４）である。

【図10】図１０は、実施形態に係る半導体装置の製造方法の第１例を示す断面図（その５）である。

【図11】図１１は、実施形態に係る半導体装置の製造方法の第１例を示す断面図（その６）である。

【図12】図１２は、実施形態に係る半導体装置の製造方法の第１例を示す断面図（その７）である。

【図13】図１３は、実施形態に係る半導体装置の製造方法の第１例を示す断面図（その８）である。

【図14】図１４は、実施形態に係る半導体装置の製造方法の第１例を示す断面図（その９）である。

【図15】図１５は、実施形態に係る半導体装置の製造方法の第２例を示す断面図（その１）である。

【図16】図１６は、実施形態に係る半導体装置の製造方法の第２例を示す断面図（その２）である。

【発明を実施するための形態】

【0009】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。

【0010】

〔１〕 本開示の一態様に係る半導体装置は、第１面と、前記第１面とは反対の第２面とを有する基板と、前記第２面に接する第３面と、前記第３面とは反対の第４面とを有し、前記第４面に凹部が形成された第１窒化物半導体層と、前記凹部に設けられた第２窒化物半導体層と、前記第２窒化物半導体層の上に設けられた第１金属層と、を有し、前記基板、前記第１窒化物半導体層および前記第２窒化物半導体層に、前記基板、前記第１窒化物半導体層および前記第２窒化物半導体層を貫通し、前記第１金属層が露出する貫通孔が形成されており、前記第１金属層に接するともに、前記第１面および前記貫通孔の内壁面を覆う第２金属層を有し、前記第２窒化物半導体層は、１．０×１０^１８ｃｍ^－３以上の濃度で不純物原子を含有する。

【0011】

第１窒化物半導体層の第４面に形成された凹部に第２窒化物半導体層が形成され、第２窒化物半導体層が１．０×１０^１８ｃｍ^－３以上の濃度で不純物原子を含有する。このため、第２窒化物半導体層と第１金属層との間にオーミック接触が得られ、第１金属層の材料の選択の幅を広げられる。第１金属層として、第２金属層との反応性が低いものを用いても第２窒化物半導体層との間にオーミック接触が得られる。つまり、第１金属層により、第２窒化物半導体層との間のオーミック接触と、第２金属層との間の低電気抵抗での金属結合とが得られる。このため、オーミック接触のための金属層と、第２金属層との間の低電気抵抗での金属結合のための金属層とが用いられる場合と比較して、小型化できる。

【0012】

〔２〕 〔１〕において、前記第２窒化物半導体層は、窒化ガリウム層であってもよい。この場合、第２窒化物半導体層に低い電気抵抗を得やすい。

【0013】

〔３〕 〔１〕または〔２〕において、前記第１金属層は、前記第２窒化物半導体層に接し、前記貫通孔に露出するニッケル層を含み、前記第２金属層は、前記ニッケル層に接する金層を含んでもよい。この場合、金層により第２金属層に低い電気抵抗が得られる。また、ニッケル層と金層とは反応しにくいため、これらの界面に合金層が形成されにくく、合金層の形成に伴う電気抵抗の上昇を抑制できる。

【0014】

〔４〕 〔１〕から〔３〕のいずれにおいて、前記第２窒化物半導体層において、フェルミ準位が伝導帯の下端のエネルギよりも高くてもよい。この場合、第２窒化物半導体層と第１金属層との間にオーミック接触を得やすい。

【0015】

〔５〕 前記第２窒化物半導体層におけるキャリアの密度は、前記第１窒化物半導体層におけるキャリアの密度よりも高くてもよい。この場合、第２窒化物半導体層の電気抵抗を低減しやすい。

【0016】

本開示の他の一態様に係る半導体装置の製造方法は、第１面と、前記第１面とは反対の第２面とを有する基板の上に、前記第２面に接する第３面と、前記第３面とは反対の第４面とを有する第１窒化物半導体層を形成する工程と、前記第４面に凹部を形成する工程と、前記凹部に第２窒化物半導体層を形成する工程と、前記第２窒化物半導体層の上に第１金属層を形成する工程と、前記基板、前記第１窒化物半導体層および前記第２窒化物半導体層に、前記基板、前記第１窒化物半導体層および前記第２窒化物半導体層を貫通し、前記第１金属層が露出する貫通孔を形成する工程と、前記第１金属層に接するともに、前記第１面および前記貫通孔の内壁面を覆う第２金属層を形成する工程と、を有し、前記第２窒化物半導体層は、１．０×１０^１８ｃｍ^－３以上の濃度で不純物原子を含有する。

【0017】

第１窒化物半導体層の第４面に凹部が形成され、凹部に第２窒化物半導体層が形成され、第２窒化物半導体層が１．０×１０^１８ｃｍ^－３以上の濃度で不純物原子を含有する。このため、第２窒化物半導体層と第１金属層との間にオーミック接触が得られ、第１金属層の材料の選択の幅を広げられる。このため、オーミック接触のための金属層と、第２金属層との間の低電気抵抗での金属結合のための金属層とが用いられる場合と比較して、小型化できる。

【0018】

［本開示の実施形態の詳細］
以下、本開示の実施形態について詳細に説明するが、本開示はこれらに限定されるものではない。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。また、以下の説明では、ＸＹＺ直交座標系を用いるが、当該座標系は、説明のために定めるものであって、半導体装置の姿勢について限定するものではない。また、任意の点からみて、＋Ｚ側を上方、上側または上ということがあり、－Ｚ側を下方、下側または下ということがある。

【0019】

（半導体装置の構成）
実施形態はＧａＮ系高電子移動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）を含む半導体装置に関する。図１は、実施形態に係る半導体装置におけるゲート電極、ソース配線およびドレイン配線のレイアウトを示す図である。図２は、実施形態に係る半導体装置を示す断面図である。図２は、図１中のII-II線に沿った断面図に相当する。

【0020】

図１および図２に示すように、実施形態に係る半導体装置１００は、主として、基板１１と、半導体層１２と、半導体層２１Ｓと、半導体層２１Ｄと、ゲート電極２２と、ソース電極３０Ｓと、ドレイン電極３０Ｄと、ソース配線５２Ｓと、ドレイン配線５２Ｄと、裏面電極５１とを有する。

【0021】

基板１１は、例えば炭化珪素（ＳｉＣ）基板である。基板１１は、第１面１１Ａと、第１面１１Ａとは反対の第２面１１Ｂとを有する。第２面１１Ｂは第１面１１Ａの上方（＋Ｚ側）にある。

【0022】

半導体層１２は基板１１の上に設けられている。半導体層１２は、第２面１１Ｂに接する第３面１２Ｃと、第３面１２Ｃとは反対の第４面１２Ｄとを有する。第４面１２Ｄは第３面１２Ｃの上方（＋Ｚ側）にある。半導体層１２は、例えばガリウム（Ｇａ）を含む窒化物半導体層である。窒化物半導体層は、電子走行層（チャネル層）および電子供給層（バリア層）等の高電子移動度トランジスタの一部を構成する。半導体層１２は第１窒化物半導体層の一例である。

【0023】

第４面１２Ｄに複数の凹部１３Ｓおよび複数の凹部１３Ｄが形成されている。凹部１３Ｓおよび１３ＤはＹ軸方向に平行に延び、Ｘ軸方向に交互に設けられている。例えば、凹部１３Ｓおよび１３Ｄは電子走行層（チャネル層）に達する。凹部１３Ｓおよび１３Ｄの底面が電子走行層にあってもよい。

【0024】

半導体装置１００は絶縁膜６１を有する。絶縁膜６１は半導体層１２の第４面１２Ｄを覆う。例えば、絶縁膜６１は窒化シリコン（ＳｉＮ）膜等の窒化膜である。絶縁膜６１に、複数の開口部６１Ｓと、複数の開口部６１Ｄと、複数の開口部６１Ｇとが形成されている。開口部６１Ｓ、６１Ｄおよび６１ＧはＹ軸方向に平行に延びる。開口部６１Ｓは凹部１３Ｓに連なり、開口部６１Ｄは凹部１３Ｄに連なる。開口部６１Ｇは、Ｘ軸方向で隣り合う開口部６１Ｓと開口部６１Ｄとの間に設けられている。

【0025】

半導体層２１Ｓは凹部１３Ｓに設けられ、半導体層２１Ｄは凹部１３Ｄに設けられている。半導体層２１Ｓの一部が開口部６１Ｓの内側にあってもよく、半導体層２１Ｄの一部が開口部６１Ｄの内側にあってもよい。例えば、半導体層２１Ｓおよび２１Ｄは、導電型がｎ型の窒化ガリウム（ＧａＮ）層である。半導体層２１Ｓおよび２１Ｄは再成長層である。半導体層２１Ｓおよび２１Ｄにおけるキャリアの密度は、半導体層１２におけるキャリアの密度よりも高い。半導体層２１Ｓおよび２１Ｄは、１．０×１０^１８ｃｍ^－３以上の濃度でｎ型の不純物原子を含有する。半導体層２１Ｓおよび半導体層２１Ｄは、例えば縮退半導体層である。ｎ型の不純物は、例えばシリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）である。半導体層２１Ｓは第２窒化物半導体層の一例である。

【0026】

ゲート電極２２はＹ軸方向に平行に延びる。ゲート電極２２は、絶縁膜６１の開口部６１Ｇを覆い、開口部６１Ｇを通じて半導体層１２にショットキー接触している。ゲート電極２２は、例えば、上方に向かって順に積層されたニッケル（Ｎｉ）層および金（Ａｕ）層を有する。図１に示すように、複数のゲート電極２２がゲート共通接続部１５に接続されている。

【0027】

ソース電極３０Ｓおよびドレイン電極３０ＤはＹ軸方向に平行に延びる。ソース電極３０Ｓは、平面視で開口部６１Ｓの内側に、Ｎｉ層３１Ｓと、Ａｕ層３２Ｓとを有する。Ｎｉ層３１Ｓは半導体層２１Ｓの上に設けられており、Ａｕ層３２ＳはＮｉ層３１Ｓの上に設けられている。Ｎｉ層３１Ｓは半導体層２１Ｓに直接接触する。ドレイン電極３０Ｄは、平面視で開口部６１Ｄの内側に、Ｎｉ層３１Ｄと、Ａｕ層３２Ｄとを有する。Ｎｉ層３１Ｄは半導体層２１Ｄの上に設けられており、Ａｕ層３２ＤはＮｉ層３１Ｄの上に設けられている。Ｎｉ層３１Ｄは半導体層２１Ｄに直接接触する。ソース電極３０Ｓは第１金属層の一例である。

【0028】

半導体装置１００は絶縁膜６２を有する。絶縁膜６２は、ソース電極３０Ｓ、ドレイン電極３０Ｄ、ゲート電極２２、絶縁膜６１、半導体層２１Ｓおよび半導体層２１Ｄを覆う。例えば、絶縁膜６２はＳｉＮ膜等の窒化膜である。絶縁膜６２に、複数の開口部６２Ｓと、複数の開口部６２Ｄとが形成されている。開口部６２Ｓおよび６２ＤはＹ軸方向に平行に延びる。開口部６２Ｓはソース電極３０Ｓに達し、開口部６２Ｄはドレイン電極３０Ｄに達する。

【0029】

ソース配線５２Ｓはソース電極３０Ｓの上方にある。ソース配線５２Ｓは絶縁膜６２の上に設けられている。ソース配線５２Ｓは開口部６２Ｓを通じてソース電極３０Ｓに接している。ドレイン配線５２Ｄはドレイン電極３０Ｄの上方にある。ドレイン配線５２Ｄは絶縁膜６２の上に設けられている。ドレイン配線５２Ｄは開口部６２Ｄを通じてドレイン電極３０Ｄに接している。ソース配線５２Ｓおよびドレイン配線５２Ｄは、例えば、シード層と、シード層の上のめっき層とを有する。例えば、シード層はチタン（Ｔｉ）層を含み、めっき層はＡｕ層を含む。図１に示すように、複数のドレイン配線５２Ｄがドレインパッド５５に接続されており、複数のソース配線５２Ｓが互いに接続されていてもよく、

【0030】

半導体装置１００は絶縁膜６３を有する。絶縁膜６３は、ソース配線５２Ｓ、ドレイン配線５２Ｄおよび絶縁膜６２を覆う。例えば、絶縁膜６３はＳｉＮ膜等の窒化膜である。

【0031】

図示を省略するが、ゲート共通接続部１５に達する開口部が絶縁膜６２に形成され、絶縁膜６２の上に、この開口部を通じてゲート共通接続部１５に接するゲートパッドが形成されている。また、絶縁膜６３に、ゲートパッドに達する開口部と、ドレインパッド５５に達する開口部とが形成されている。

【0032】

基板１１、半導体層１２および半導体層２１Ｓに、基板１１、半導体層１２および半導体層２１Ｓを貫通する貫通孔５０が形成されている。貫通孔５０はソース電極３０Ｓに達する。ソース電極３０Ｓの各々に対して、少なくとも一つの貫通孔５０が形成されている。ソース電極３０Ｓの各々に対して、複数の貫通孔５０が形成されていてもよい。

【0033】

裏面電極５１は、ソース電極３０Ｓの下面と、貫通孔５０の内壁面と、基板１１の下面（第１面１１Ａ）とに形成されている。裏面電極５１は、ソース電極３０Ｓに接するともに、第１面１１Ａおよび貫通孔５０の内壁面を覆う。例えば、裏面電極５１はＡｕ層から構成される。裏面電極５１は、例えば、シード層およびめっき層を有する。裏面電極５１は第２金属層の一例である。

【0034】

実施形態に係る半導体装置１００においては、半導体層１２の凹部１３Ｓに半導体層２１Ｓが形成され、半導体層２１Ｓが１．０×１０^１８ｃｍ^－３以上の濃度で不純物原子を含有する。このような半導体層２１Ｓでは、不純物原子の間の距離が短く、図３に示すように、不純物レベル（Ｅ_Ｄ）同士が相互作用する結束バンドが形成され、伝導帯２６と繋がる。この時、フェルミ準位（Ｅ_Ｆ）は伝導帯の中に存在するため、つまりフェルミ準位（Ｅ_Ｆ）は伝導帯の下端のエネルギ（Ｅ_Ｃ）よりも高いため、半導体層２１Ｓは金属と類似の特性を示す。つまり、半導体層２１Ｓは縮退半導体の層として機能する。従って、半導体層２１Ｓとソース電極３０Ｓとの間にオーミック接触が得られる。図３は、半導体層２１Ｓのバンド構造を示す図である。図３中のＥ_Ｖは価電子帯２７の上端のエネルギを示す。

【0035】

半導体層２１Ｓが金属と類似の特性を示すため、ソース電極３０Ｓの材料の選択の幅を広げられる。例えば、ソース電極３０Ｓの材料として、裏面電極５１の材料との間で合金化しにくい材料を使用できる。より具体的には、裏面電極５１の材料がＡｕである場合に、ソース電極３０Ｓが、裏面電極５１に接触するＮｉ層３１Ｓを含んでよい。Ｎｉ層３１Ｓは半導体層２１Ｓとオーミック接触できるため、ソース電極３０Ｓにより、半導体層２１Ｓとの間のオーミック接触と、裏面電極５１との間の低電気抵抗での金属結合とが得られる。そして、裏面電極５１から各ソース電極３０Ｓに安定した電位を供給できる。例えば、裏面電極５１から各ソース電極３０Ｓに安定した接地電位を供給し、利得を向上させたり、動作の安定性を向上させたりすることができる。

【0036】

半導体層２１ＳがＧａＮ層であることで、半導体層２１Ｓに低い電気抵抗を得やすい。

【0037】

ソース電極３０ＳがＮｉ層３１Ｓを含み、裏面電極５１がＡｕ層を含んでいることで、Ａｕ層により裏面電極５１に低い電気抵抗が得られるとともに、Ｎｉ層３１ＳとＡｕ層との界面に合金層が形成されにくく、合金層の形成に伴う電気抵抗の上昇を抑制しやすい。

【0038】

半導体層２１Ｓおよび２１Ｄにおけるキャリアの密度が半導体層１２におけるキャリアの密度よりも高いことで、半導体装置１００の電気抵抗を低減しやすい。具体的には、ソース配線５２Ｓとドレイン配線５２Ｄとの間の電気抵抗を低減しやすい。

【0039】

半導体層２１Ｓは、１．０×１０^１９ｃｍ^－３以上の濃度でｎ型の不純物原子を含有してもよく、１．０×１０^２０ｃｍ^－３以上の濃度でｎ型の不純物原子を含有してもよい。半導体層２１Ｓに含まれるｎ型の不純物原子の濃度が高いほど、ソース電極３０Ｓとの間にオーミック接触を得やすい。同じく、半導体層２１Ｄは、１．０×１０^１９ｃｍ^－３以上の濃度でｎ型の不純物原子を含有してもよく、１．０×１０^２０ｃｍ^－３以上の濃度でｎ型の不純物原子を含有してもよい。半導体層２１Ｄに含まれるｎ型の不純物原子の濃度が高いほど、ドレイン電極３０Ｄとの間にオーミック接触を得やすい。不純物原子の濃度は、二次イオン質量分析（ｓｅｃｏｎｄａｒｙ ｉｏｎ ｍａｓｓ ｓｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）により測定できる。

【0040】

ここで、実施形態の効果の一つである小型化について、参考例と比較しながら説明する。図４は、参考例に係る半導体装置におけるゲート電極、ソース配線およびドレイン配線のレイアウトを示す図である。図５は、参考例に係る半導体装置を示す断面図である。図５は、図４中のV-V線に沿った断面図に相当する。

【0041】

図４および図５に示すように、参考例に係る半導体装置１００Ｘでは、半導体層１２に凹部１３Ｓおよび１３Ｄが形成されていない。ソース電極３０Ｓに代えてソース電極３９Ｓが設けられ、ドレイン電極３０Ｄに代えてドレイン電極３９Ｄが設けられている。ソース電極３９Ｓおよびドレイン電極３９Ｄは、アルミニウム（Ａｌ）電極である。Ａｌ電極は半導体層１２とオーミック接触する。Ｘ軸方向で、ゲート電極２２とソース電極３９Ｓとの間の距離は、実施形態におけるゲート電極２２とソース電極３０Ｓとの間の距離と等しい。

【0042】

ソース電極３９Ｓに開口部２３５Ｓが形成されている。開口部２３５Ｓから半導体層１２が露出する。平面視で開口部２３５Ｓの内側に、エッチングストッパ２３０Ｓが形成されている。エッチングストッパ２３０Ｓは第４面１２Ｄに接する。エッチングストッパ２３０Ｓは、Ｎｉ層２３１Ｓと、Ａｕ層２３２Ｓとを有する。ソース配線５２Ｓは、ソース電極３９Ｓおよびエッチングストッパ２３０Ｓに接する。ソース電極３９Ｓとエッチングストッパ２３０Ｓとがソース配線５２Ｓを通じて電気的に接続されている。

【0043】

基板１１および半導体層１２に、基板１１および半導体層１２を貫通する貫通孔２５０が形成されている。貫通孔２５０はエッチングストッパ２３０Ｓに達する。エッチングストッパ２３０Ｓの各々に対して、複数の貫通孔２５０が形成されている。

【0044】

裏面電極５１は、エッチングストッパ２３０Ｓの下面と、貫通孔２５０の内壁面と、基板１１の下面（第１面１１Ａ）とに形成されている。裏面電極５１は、エッチングストッパ２３０Ｓに接するともに、第１面１１Ａおよび貫通孔２５０の内壁面を覆う。

【0045】

他の構成は実施形態と同じである。

【0046】

参考例では、半導体層２１Ｓが設けられておらず、半導体層１２との間のオーミック接触を得るためにＡｌ電極がソース電極３９Ｓとして設けられている。Ａｌは、裏面電極５１の材料であるＡｕと反応して合金化しやすく、合金化に伴い電気抵抗が高い合金層が形成される。このため、貫通孔２５０はソース電極３９Ｓから離れて設けられたエッチングストッパ２３０Ｓに達するように形成されている。

【0047】

従って、図４に示すように、ソース配線５２Ｓの幅（Ｘ軸方向の寸法）が実施形態よりも大きい。逆の見方をすると、実施形態によれば、参考例よりもソース配線５２Ｓの幅を小さくできる。従って、実施形態によれば、半導体装置１００を小型化できる。この効果は、貫通孔５０の数が多いほど顕著となる。

【0048】

（半導体装置の製造方法の第１例）
次に、実施形態に係る半導体装置１００の製造方法の第１例について説明する。図６から図１４は、実施形態に係る半導体装置１００の製造方法の第１例を示す断面図である。

【0049】

第１例では、まず、図６に示すように、例えば有機金属気相成長（ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法により、基板１１の上に半導体層１２を形成する。基板１１は、第１面１１Ａと、第１面１１Ａとは反対の第２面１１Ｂとを有する。半導体層１２は、第２面１１Ｂに接する第３面１２Ｃと、第３面１２Ｃとは反対の第４面１２Ｄとを有する。次に、半導体層１２の上に絶縁膜６１を形成する。絶縁膜６１は、例えばプラズマＣＶＤ法により形成できる。絶縁膜６１は半導体層１２の第４面１２Ｄを覆う。

【0050】

次に、図７に示すように、絶縁膜６１に開口部６１Ｓおよび６１Ｄを形成し、半導体層１２に凹部１３Ｓおよび１３Ｄを形成する。開口部６１Ｓおよび６１Ｄの形成では、例えばレジストパターンをマスクとして用いた絶縁膜６１の反応性イオンエッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：ＲＩＥ）を行う。絶縁膜６１のＲＩＥの際には、例えばフッ素（Ｆ）を含む反応性ガスが用いられる。凹部１３Ｓおよび１３Ｄの形成では、開口部６１Ｓおよび６１Ｄの形成に用いたレジストパターンをマスクとして用いた半導体層１２のＲＩＥを行う。半導体層１２のＲＩＥの際には、例えば塩素（Ｃｌ）を含む反応性ガスが用いられる。

【0051】

次に、図８に示すように、凹部１３Ｓに半導体層２１Ｓを形成し、凹部１３Ｄに半導体層２１Ｄを形成する。半導体層２１Ｓおよび２１Ｄの形成では、例えば、成長マスクを用いたＭＯＣＶＤ法、分子線エピタキシ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法またはスパッタ法による半導体層の結晶成長を行い、その後に成長マスクを除去する。半導体層２１Ｓおよび２１Ｄは、いわゆる再成長層である。

【0052】

次に、図９に示すように、半導体層２１Ｓの上にソース電極３０Ｓを形成し、半導体層２１Ｄの上にドレイン電極３０Ｄを形成する。ソース電極３０Ｓおよびドレイン電極３０Ｄの形成では、成長マスクを用いた蒸着法によるＮｉ層およびＡｕ層の成長を行い、その後に成長マスクを除去する。つまり、ソース電極３０Ｓおよびドレイン電極３０Ｄは、例えば蒸着およびリフトオフにより形成できる。

【0053】

次に、図１０に示すように、絶縁膜６１に開口部６１Ｇを形成する。開口部６１Ｇの形成では、例えばレジストパターンをマスクとして用いたＲＩＥを行う。絶縁膜６１のエッチングには、例えばＦを含む反応性ガスが用いられる。次に、絶縁膜６１の上にゲート電極２２を形成する。ゲート電極２２の形成では、成長マスクを用いた蒸着法によるＮｉ層およびＡｕ層の成長を行い、その後に成長マスクを除去する。つまり、ゲート電極２２は、例えば蒸着およびリフトオフにより形成できる。ゲート電極２２は、開口部６１Ｇを通じて半導体層１２にショットキー接触する。

【0054】

次に、図１１に示すように、絶縁膜６１の上に絶縁膜６２を形成する。絶縁膜６２は、例えばプラズマＣＶＤ法により形成できる。絶縁膜６２は、ソース電極３０Ｓ、ドレイン電極３０Ｄ、ゲート電極２２、絶縁膜６１、半導体層２１Ｓおよび半導体層２１Ｄを覆う。

【0055】

次に、図１２に示すように、絶縁膜６２に開口部６２Ｓおよび６２Ｄを形成する。開口部６２Ｓおよび６２Ｄの形成では、例えばレジストパターンをマスクとして用いた絶縁膜６２のＲＩＥを行う。絶縁膜６２のＲＩＥの際には、例えばＦを含む反応性ガスが用いられる。次に、開口部６２Ｓを通じてソース電極３０Ｓに接するソース配線５２Ｓと、開口部６２Ｄを通じてドレイン電極３０Ｄに接するドレイン配線５２Ｄとを絶縁膜６２の上に形成する。

【0056】

次に、図１３に示すように、絶縁膜６２の上に絶縁膜６３を形成する。絶縁膜６３は、例えばプラズマＣＶＤ法により形成できる。絶縁膜６３は、ソース配線５２Ｓ、ドレイン配線５２Ｄおよび絶縁膜６２を覆う。

【0057】

次に、図１４に示すように、基板１１、半導体層１２および半導体層２１Ｓに、基板１１、半導体層１２および半導体層２１Ｓを貫通する貫通孔５０を形成する。貫通孔５０はソース電極３０Ｓに達するように形成する。ソース電極３０Ｓの下面が貫通孔５０に露出する。貫通孔５０の形成では、基板１１のエッチングを行った後、半導体層１２のエッチングを行う。半導体層１２のエッチングの際には、例えばＦを含む反応性ガスが用いられる。ソース電極３０Ｓに含まれるＮｉ層３１Ｓは、Ｆを含む反応性ガスを用いたエッチングに対して高い耐性を有する。従って、Ｎｉ層３１Ｓはエッチングストッパとして機能する。貫通孔５０の形成の後、裏面電極５１を形成する。裏面電極５１は、ソース電極３０Ｓに接するともに、第１面１１Ａおよび貫通孔５０の内壁面を覆う。

【0058】

このようにして、第１実施形態に係る半導体装置１００を製造することができる。

【0059】

（半導体装置の製造方法の第２例）
次に、実施形態に係る半導体装置１００の製造方法の第２例について説明する。図１５から図１６は、実施形態に係る半導体装置１００の製造方法の第２例を示す断面図である。

【0060】

第２例では、まず、第１例と同じ手順で半導体層２１Ｓおよび２１Ｄの形成までの処理を行う（図３から図８参照）。次に、図１５に示すように、絶縁膜６１に開口部６１Ｇを形成する。

【0061】

次に、図１６に示すように、半導体層２１Ｓの上にソース電極３０Ｓを形成し、半導体層２１Ｄの上にドレイン電極３０Ｄを形成し、絶縁膜６１の上にゲート電極２２を形成する。ソース電極３０Ｓ、ドレイン電極３０Ｄおよびゲート電極２２の形成では、成長マスクを用いた蒸着法によるＮｉ層およびＡｕ層の成長を行い、その後に成長マスクを除去する。

【0062】

その後、第１例と同じ手順で絶縁膜６２の形成以降の処理を行う（図１１から図１４参照）。

【0063】

このようにして、実施形態に係る半導体装置１００を製造できる。

【0064】

半導体層１２の構成は特に限定されない。例えば、電子供給層が電子走行層の上方にあってもよく、電子走行層が電子供給層の上方にあってもよい。

【0065】

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形および変更が可能である。

【符号の説明】

【0066】

１１：基板
１１Ａ：第１面
１１Ｂ：第２面
１２：半導体層
１２Ｃ：第３面
１２Ｄ：第４面
１３Ｄ、１３Ｓ：凹部
１５：ゲート共通接続部
２１Ｄ、２１Ｓ：半導体層
２２：ゲート電極
２６：伝導帯
２７：価電子帯
３０Ｄ、３９Ｄ：ドレイン電極
３０Ｓ、３９Ｓ：ソース電極
３１Ｄ、３１Ｓ、２３１Ｓ：Ｎｉ層
３２Ｄ、３２Ｓ、２３２Ｓ：Ａｕ層
５０、２５０：貫通孔
５１：裏面電極
５２Ｄ：ドレイン配線
５２Ｓ：ソース配線
５５：ドレインパッド
６１、６２、６３：絶縁膜
６１Ｄ、６１Ｇ、６１Ｓ、６２Ｄ、６２Ｓ、２３５Ｓ：開口部
１００、１００Ｘ：半導体装置
２３０Ｓ：エッチングストッパ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】