特開 2024-92922 回路基板とその製造方法及びこれを含む電子部品パッケージ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024092922

(43)【公開日】2024-07-08

(54)【発明の名称】回路基板とその製造方法及びこれを含む電子部品パッケージ

(51)【国際特許分類】

   H01L 23/12 20060101AFI20240701BHJP

   H01L 21/60 20060101ALI20240701BHJP

   H05K 1/02 20060101ALI20240701BHJP

   H05K 3/46 20060101ALI20240701BHJP

【ＦＩ】

H01L23/12 F

H01L23/12 N

H01L21/60 311S

H05K1/02 J

H05K3/46 T

【審査請求】未請求

【請求項の数】17

【出願形態】ＯＬ

(21)【出願番号】P 2023110188

(22)【出願日】2023-07-04

(31)【優先権主張番号】10-2022-0184351

(32)【優先日】2022-12-26

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000051

【氏名又は名称】弁理士法人共生国際特許事務所

(72)【発明者】

【氏名】李 相 旻

【テーマコード（参考）】

5E316

5E338

5F044

【Ｆターム（参考）】

5E316AA12

5E316AA15

5E316AA32

5E316AA38

5E316BB01

5E316CC09

5E316CC10

5E316CC32

5E316CC33

5E316CC34

5E316CC37

5E316CC38

5E316CC39

5E316DD23

5E316DD33

5E316DD47

5E316EE31

5E316FF01

5E316FF07

5E316FF09

5E316FF10

5E316GG15

5E316GG17

5E316GG22

5E316GG23

5E316GG28

5E316HH31

5E316JJ02

5E338AA03

5E338AA16

5E338BB13

5E338BB14

5E338BB25

5E338CC09

5E338CC10

5E338EE31

5F044KK07

5F044KK13

5F044KK15

5F044LL07

5F044LL11

5F044RR17

(57)【要約】

【課題】曲がりやねじれなどの変形による不良を最少化する回路基板とその製造方法及びこれを含む電子部品パッケージを提供する。
【解決手段】本発明の回路基板は、補強材を含まない第１絶縁層、第１絶縁層の表面上に突出する導電パッド、第１絶縁層の表面上に突出して平面上で導電パッドが位置する領域の外郭に配置されるダム、及び第１絶縁層の下に位置して補強材を含む第２絶縁層を備え、第１絶縁層の表面を基準とするダムの高さは、導電パッドの高さよりも高い。
【選択図】図１

【特許請求の範囲】

【請求項1】

補強材を含まない第１絶縁層と、
前記第１絶縁層の表面上に突出する導電パッドと、
前記第１絶縁層の表面上に突出して平面上で前記導電パッドが位置する領域の外郭に配置されるダムと、
前記第１絶縁層の下に位置して補強材を含む第２絶縁層と、を備え、
前記第１絶縁層の表面を基準とする前記ダムの高さは、前記導電パッドの高さよりも高いことを特徴とする回路基板。

【請求項2】

前記ダムは、
前記第１絶縁層の表面上に突出するメインダムと、
前記メインダムを覆う補助ダムと、を含むことを特徴とする請求項１に記載の回路基板。

【請求項3】

前記補助ダムは
ニッケルを含む下部補助ダムと、
前記下部補助ダムの上に位置してニッケル及び金を含む上部補助ダムと、を含み、
前記上部補助ダムは、ニッケルを含む第１上部補助ダム及び金を含む第２上部補助ダムを含むことを特徴とする請求項２に記載の回路基板。

【請求項4】

前記導電パッドは
前記第１絶縁層の表面上に突出するメインパッドと、
前記メインパッドを覆う第１補助パッドと、を含み、
前記第１絶縁層の表面に垂直な方向に測定される前記補助ダムの厚さは、前記第１補助パッドの厚さよりも厚いことを特徴とする請求項３に記載の回路基板。

【請求項5】

前記第１補助パッドは、
ニッケルを含む第１下部補助層と、
前記第１下部補助層の上に位置して金を含む第１上部補助層と、を含むことを特徴とする請求項４に記載の回路基板。

【請求項6】

前記第１絶縁層に位置する第１ビア層と、
前記第１ビア層に連結される第１回路配線と、
前記第２絶縁層に位置する第２ビア層と、
前記第２ビア層に連結される第２回路配線と、を更に含み、
前記導電パッドは、前記第１ビア層に連結されることを特徴とする請求項３に記載の回路基板。

【請求項7】

前記第１絶縁層は、シリカフィラーを含み、
前記第２絶縁層は、シリカフィラー及び前記補強材を含み、
前記補強材は、ガラス繊維を含むことを特徴とする請求項６に記載の回路基板。

【請求項8】

前記第２絶縁層の下に位置して前記第２回路配線に重畳する開口部を有するソルダーレジスト層を更に含むことを特徴とする請求項７に記載の回路基板。

【請求項9】

前記開口部に重畳する前記第２回路配線の表面を覆う第２補助パッドを更に含むことを特徴とする請求項８に記載の回路基板。

【請求項10】

前記第２ビア層の最小直径は、前記第１ビア層の最小直径よりも大きいことを特徴とする請求項８に記載の回路基板。

【請求項11】

前記導電パッドの一部は、前記第１絶縁層に埋め込まれることを特徴とする請求項１に記載の回路基板。

【請求項12】

キャリア基板の上に複数のメインパッド及び前記複数のメインパッドが位置する領域の外郭に配置されるメインダムを形成する段階と、
前記キャリア基板の上に前記メインパッド及び前記メインダムを覆い補強材を含まない第１絶縁層を形成する段階と、
前記第１絶縁層の上に補強材を含む第２絶縁層を形成する段階と、
前記第１絶縁層から前記キャリア基板を分離する段階と、
前記メインパッド及び前記メインダムを前記第１絶縁層の表面上に突出させる段階と、
メッキ工程を用いて前記第１絶縁層の表面を基準とする前記メインパッド及び前記メインパッドを覆う第１補助パッドを含む導電パッドの高さよりも高く前記メインダム及び前記メインダムを覆う補助ダムを含むダムを形成する段階と、を有することを特徴とする回路基板の製造方法。

【請求項13】

前記第１絶縁層を貫通する第１ビア層を形成する段階と、
前記第１絶縁層の上に前記第１ビア層に連結される第１回路配線を形成する段階と、
前記第２絶縁層を貫通する第２ビア層を形成する段階と、
前記第２絶縁層の上に前記第２ビア層に連結される第２回路配線を形成する段階と、を更に含むことを特徴とする請求項１２に記載の回路基板の製造方法。

【請求項14】

前記第２ビア層の最小直径は、前記第１ビア層の最小直径よりも大きく形成されることを特徴とする請求項１３に記載の回路基板の製造方法。

【請求項15】

前記第２絶縁層の上に前記第２回路配線に重畳する開口部を有するソルダーレジスト層を形成する段階を更に含み、
前記メッキ工程は、
前記メインダムに重畳する開口領域を有する第１メッキレジスト及び前記ソルダーレジスト層の開口部を遮断する第２メッキレジストを形成する段階と、
第１無電解メッキ工程で前記メインダムを覆う下部補助ダムを形成する段階と、
前記第１メッキレジスト及び前記第２メッキレジストを除去する段階と、
第２無電解メッキ工程で前記下部補助ダムの上に上部補助ダムを形成して前記補助ダムを形成する段階と、を含むことを特徴とする請求項１３に記載の回路基板の製造方法。

【請求項16】

前記上部補助ダムを形成すると同時に前記メインパッドを覆う第１補助パッドと、前記開口部に重畳する前記第２回路配線の表面を覆う第２補助パッドと、を形成する段階を更に含むことを特徴とする請求項１５に記載の回路基板の製造方法。

【請求項17】

補強材を含まない第１絶縁層、前記第１絶縁層の表面上に突出する導電パッド、前記第１絶縁層の表面上に突出して平面上で前記導電パッドが位置する領域の外郭に配置されるダム、及び前記第１絶縁層の下に位置して補強材を含む第２絶縁層を含む回路基板と、
前記回路基板の上に位置する電子部品と、
前記電子部品に設置されて前記回路基板の導電パッドに電気的に連結される導電接着部材と、
前記電子部品と前記回路基板との間を満たして前記ダムによって囲まれるアンダーフィルと、を備え、
前記第１絶縁層の表面を基準とする前記ダムの高さは、前記導電パッドの高さよりも高いことを特徴とする電子部品パッケージ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、回路基板とその製造方法及びこれを含む電子部品パッケージに関する。

【背景技術】

【0002】

最近は、高性能中央処理装置（ＣＰＵ）の実現のために一つのパッケージ内に２つ以上のＩＣを結んで単一チップとして作動するようにするシステムインパッケージ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ：ＳＩＰ）が使用されている。このようなＳＩＰは、メモリ（Ｍｅｍｏｒｙ）が一つの回路基板に共に実装されるため、シリコンインターポーザ（ｉｎｔｅｒｐｏｓｅｒ）を適用している。従って、回路基板の大きさが大きくなるようになって変形（ｗａｒｐａｇｅ）による不良が発生しやすい。

【0003】

また、高性能中央処理装置（ＣＰＵ）において、薄い厚さのパッケージを必要とし、このために所定の厚さを有するコア部材（ｃｏｒｅ ｍｅｍｂｅｒ）のないコアレス（ｃｏｒｅｌｅｓｓ）基板が使用されている。このようなコアレス基板は、コア部材がないため、同一な厚さの回路基板に比べてより多くの層を形成すると同時に薄く形成することができるが、変形（ｗａｒｐａｇｅ）による不良が発生しやすい。

【0004】

パッケージ組み立て時、コアレス基板で発生する変形不良には、ダイ（ｄｉｅ）とバンプ（Ｂｕｍｐ）との間の連結時にバンプに発生するクラック（ｃｒａｃｋ）、熱ストレス（ｔｈｅｒｍａｌ ｓｔｒｅｓｓ）によって、ビア層に発生するクラック（ｃｒａｃｋ）、又はソルダーボールが短絡するソルダーブリッジ（ｓｏｌｄｅｒ ｂｒｉｄｇｅ）などがある。

【0005】

特に、ダイとコアレス基板との間に満たされるアンダーフィル（ｕｎｄｅｒ ｆｉｌｌ）がコアレス基板の変形によってダムを超えていくようになり、ダムに隣接して位置する積層セラミックコンデンサ（Ｍｕｌｔｉ－Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、ＭＬＣＣ）などの回路素子のパッドを汚染させることがある。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２０１４－１２３７０２号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、曲がりやねじれなどの変形による不良を最少化する回路基板とその製造方法及びこれを含む電子部品パッケージを提供することにある。

【課題を解決するための手段】

【0008】

上記目的を達成するためになされた本発明の一態様による回路基板は、補強材を含まない第１絶縁層と、前記第１絶縁層の表面上に突出する導電パッドと、前記第１絶縁層の表面上に突出して平面上で前記導電パッドが位置する領域の外郭に配置されるダムと、前記第１絶縁層の下に位置して補強材を含む第２絶縁層と、を備え、前記第１絶縁層の表面を基準とする前記ダムの高さは、前記導電パッドの高さよりも高い。

【0009】

前記ダムは、前記第１絶縁層の表面の上に突出するメインダムと、前記メインダムを覆う補助ダムと、を含み得る。
前記補助ダムは、ニッケルを含む下部補助ダムと、前記下部補助ダムの上に位置してニッケル及び金を含む上部補助ダムと、を含み、前記上部補助ダムは、ニッケルを含む第１上部補助ダム及び金を含む第２上部補助ダムを含み得る。
前記導電パッドは、前記第１絶縁層の表面上に突出するメインパッドと、前記メインパッドを覆う第１補助パッドと、を含み、前記第１絶縁層の表面に垂直な方向に測定される前記補助ダムの厚さは、前記第１補助パッドの厚さよりも厚くあり得る。
前記第１補助パッドは、ニッケルを含む第１下部補助層と、前記第１下部補助層の上に位置して金を含む第１上部補助層と、を含み得る。
前記第１絶縁層に位置する第１ビア層と、前記第１ビア層に連結される第１回路配線と、前記第２絶縁層に位置する第２ビア層と、前記第２ビア層に連結される第２回路配線と、を更に含み、前記導電パッドは、前記第１ビア層に連結され得る。
前記第１絶縁層は、シリカフィラーを含み、前記第２絶縁層は、シリカフィラー及び前記補強材を含み、前記補強材は、ガラス繊維を含み得る。
前記第２絶縁層の下に位置して前記第２回路配線に重畳する開口部を有するソルダーレジスト層を更に含み得る。
前記開口部に重畳する前記第２回路配線の表面を覆う第２補助パッドを更に含み得る。
前記第２ビア層の最小直径は、前記第１ビア層の最小直径よりも大きくあり得る。
前記導電パッドの一部は、前記第１絶縁層に埋め込まれ得る。

【0010】

上記目的を達成するためになされた本発明の一態様による回路基板の製造方法は、キャリア基板の上に複数のメインパッド及び前記複数のメインパッドが位置する領域の外郭に配置されるメインダムを形成する段階と、前記キャリア基板の上に前記メインパッド及び前記メインダムを覆い補強材を含まない第１絶縁層を形成する段階と、前記第１絶縁層の上に補強材を含む第２絶縁層を形成する段階と、前記第１絶縁層から前記キャリア基板を分離する段階と、前記メインパッド及び前記メインダムを前記第１絶縁層の表面上に突出させる段階と、メッキ工程を用いて前記第１絶縁層の表面を基準とする前記メインパッド及び前記メインパッドを覆う第１補助パッドを含む導電パッドの高さよりも高く前記メインダム及び前記メインダムを覆う補助ダムを含むダムを形成する段階と、を有する。

【0011】

前記回路基板の製造方法は、前記第１絶縁層を貫通する第１ビア層を形成する段階と、前記第１絶縁層の上に前記第１ビア層に連結される第１回路配線を形成する段階と、前記第２絶縁層を貫通する第２ビア層を形成する段階と、前記第２絶縁層の上に前記第２ビア層に連結される第２回路配線を形成する段階と、を更に含み得る。
前記第２ビア層の最小直径は、前記第１ビア層の最小直径よりも大きく形成され得る。
前記回路基板の製造方法は、前記第２絶縁層の上に前記第２回路配線に重畳する開口部を有するソルダーレジスト層を形成する段階を更に含み、前記メッキ工程は、前記メインダムに重畳する開口領域を有する第１メッキレジスト及び前記ソルダーレジスト層の開口部を遮断する第２メッキレジストを形成する段階と、第１無電解メッキ工程で前記メインダムを覆う下部補助ダムを形成する段階と、前記第１メッキレジスト及び前記第２メッキレジストを除去する段階と、第２無電解メッキ工程で前記下部補助ダムの上に上部補助ダムを形成して前記補助ダムを形成する段階と、を含み得る。
前記上部補助ダムを形成すると同時に前記メインパッドを覆う第１補助パッドと、前記開口部に重畳する前記第２回路配線の表面を覆う第２補助パッドと、を形成する段階を更に含み得る。

【0012】

上記目的を達成するためになされた本発明の一態様による電子部品パッケージは、補強材を含まない第１絶縁層、前記第１絶縁層の表面上に突出する導電パッド、前記第１絶縁層の表面上に突出して平面上で前記導電パッドが位置する領域の外郭に配置されるダム、及び前記第１絶縁層の下に位置して補強材を含む第２絶縁層を含む回路基板と、前記回路基板の上に位置する電子部品と、前記電子部品に設置されて前記回路基板の導電パッドに電気的に連結される導電接着部材と、前記電子部品と前記回路基板との間を満たして前記ダムによって囲まれるアンダーフィルと、を備え、前記第１絶縁層の表面を基準とする前記ダムの高さは、前記導電パッドの高さよりも高い。

【発明の効果】

【0013】

本発明によれば、複数の導電パッドが位置する領域の外郭に配置されるダムの高さを導電パッドの高さよりも高く形成することによって、アンダーフィルがダムを超えて外部の回路素子などに流れ込むことを防止することができる。
また、コアレス基板の一部絶縁層が補強材を含むことによって、コアレス基板に一方向に変形が発生することを防止することができる。
また、補強材を含む一部絶縁層を貫通する一部ビア層の直径を、補強材を含まない他の絶縁層を貫通する他のビア層の直径よりも大きく形成することによって、一部の絶縁層に集中するストレス（ｓｔｒｅｓｓ）によって一部のビア層にクラックなどの不良が発生することを防止することができる。

【0014】

このように、コアレス基板を含む回路基板の信頼性を向上させることができるため、パッケージの薄膜化を向上させることができる。

【0015】

しかし、本発明の効果は、上述の効果に限定されるものではなく、本発明の思想及び領域から逸脱しない範囲で多様に拡張できることが自明である。

【図面の簡単な説明】

【0016】

【図1】一実施形態による回路基板の断面図である。

【図2】図１の回路基板を含む電子部品パッケージの平面図である。

【図3】図２のＩＩＩ－ＩＩＩ’に沿って切断して示した断面図である。

【図4】一実施形態による回路基板の製造方法を順次に示した断面図である。

【図5】一実施形態による回路基板の製造方法を順次に示した断面図である。

【図6】一実施形態による回路基板の製造方法を順次に示した断面図である。

【図7】一実施形態による回路基板の製造方法を順次に示した断面図である。

【図8】一実施形態による回路基板の製造方法を順次に示した断面図である。

【図9】一実施形態による回路基板の製造方法を順次に示した断面図である。

【図10】一実施形態による回路基板の製造方法を順次に示した断面図である。

【図11】一実施形態による回路基板の製造方法を順次に示した断面図である。

【図12】他の実施形態による回路基板の断面図である。

【図13】他の実施形態による回路基板の製造方法の一段階を示した断面図である。

【発明を実施するための形態】

【0017】

以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。本発明は様々な異なる形態に実現することができ、ここで説明する実施形態に限定されない。

【0018】

本発明を明確に説明するために、説明上不必要な部分は省略し、明細書全体に亘って同一又は類似の構成要素については同一の参照符号を付ける。

【0019】

また、図面は、本明細書に開示する実施形態を容易に理解することができるようにするためのものに過ぎず、図面によって本明細書に開示する技術的思想は、制限されず、本発明の思想及び技術範囲に含まれる全ての変更、均等物、又は代替物を含むものとして理解しなければならない。

【0020】

また、図面に示した各構成の大きさ及び厚さは、説明の便宜のために任意に示したものであり、本発明が必ずしも図示しものに限定されない。図面において様々な層及び領域を明確に表現するために厚さを拡大して示した。そして図面において、説明の便宜のために、一部の層及び領域の厚さを誇張して示した。

【0021】

また、層、膜、領域、板などの部分が他の部分“の上に”又は“上に”あるという場合、これは他の部分“の直上に”ある場合だけでなく、その中間にまた他の部分がある場合も含む。一方、ある部分が他の部分“の直上に”あるという場合には、中間に他の部分がないことを意味する。また、基準となる部分“の上に”又は“上に”あるということは、基準となる部分の上又は下に位置することであり、必ずしも重力の反対方向に“の上に”又は“上に”位置することを意味するものではない。

【0022】

また、明細書全体で、ある部分がある構成要素を“含む”という場合、これは特に反対になる記載がない限り他の構成要素を除くものではなく、他の構成要素を更に含むことがあることを意味する。

【0023】

また、明細書全体で、“平面上”という場合、これは対象部分を上から見た場合を意味し、“断面上”という場合、これは対象部分を垂直に切断した断面を横から見た場合を意味する。

【0024】

また、明細書全体で、“連結される”という場合、これは二つ以上の構成要素が直接的に連結されることのみを意味するものではなく、二つ以上の構成要素が他の構成要素を通じて間接的に連結されること、物理的に連結されることだけではなく電気的に連結されること、又は位置や機能によって異なる名称で称されるが一体であることを意味することがある。

【0025】

以下、図面を参照して多様な実施形態及び変形例を詳細に説明する。

【0026】

図１～図３を参照して、一実施形態による回路基板及びこれを含む電子部品パッケージについて説明する。

【0027】

図１は、一実施形態による回路基板の断面図である。

【0028】

図１に示したように、本実施形態による回路基板は、少なくとも一つの第１層ユニット１００、少なくとも一つの第２層ユニット２００、複数の導電パッド３００、ダムＤ、ソルダーレジスト層４００、及び複数の第２補助パッド５００を含む。以下で、説明の便宜のために第１層ユニット１００及び第２層ユニット２００は共にコアレス基板ＣＬＳと定義する。

【0029】

第１層ユニット１００は、第２層ユニット２００の上に配置される。第１層ユニット１００は、第１絶縁層１１０、第１ビア層１２０、及び第１回路配線１３０を含む。

【0030】

第１絶縁層１１０は、エポキシ樹脂、ポリイミド（ｐｏｌｙｉｍｉｄｅ）などのような熱硬化性樹脂、ポリエチレン（ＰＥ）、ポリカーボネート（ＰＣ）、ポリ塩化ビニル（ＰＶＣ）などのような熱可塑性樹脂などを含む。第１絶縁層１１０は、味の素ビルドアップフィルム（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ：ＡＢＦ）などを含む。ＡＢＦは、味の素ファインテクノ株式会社（Ａｊｉｎｏｍｏｔｏ Ｆｉｎｅ－Ｔｅｃｈｎｏ Ｃｏ．， Ｉｎｃ．）から購入可能な重合体エポキシフィルムである。このような第１絶縁層１１０は、シリカフィラー（ｓｉｌｉｃａ ｆｉｌｌｅｒ）を含む。

【0031】

第１ビア層１２０は、第１絶縁層１１０を貫通して第１回路配線１３０に連結される。第１ビア層１２０は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などの導電性物質を含む。第１ビア層１２０の側面はテーパ（ｔａｐｅｒ）されるように形成される。即ち、第１ビア層１２０の側面は第１絶縁層１１０の表面に平行な面を基準にして鈍角を有する。

【0032】

第１回路配線１３０は、第１絶縁層１１０の下に位置して電気的信号を伝達する。第１回路配線１３０は多様なパターンで配置される。第１回路配線１３０は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などの導電性物質を含む。

【0033】

本実施形態では、３つの第１層ユニット１００が積層されているが、必ずしもこれに限定されるものではなく、多様な数の第１層ユニット１００が積層される。

【0034】

第２層ユニット２００は、第２絶縁層２１０、第２ビア層２２０、及び第２回路配線２３０を含む。

【0035】

第２絶縁層２１０は、エポキシ樹脂、ポリイミド（ｐｏｌｙｉｍｉｄｅ）などのような熱硬化性樹脂、ポリエチレン（ＰＥ）、ポリカーボネート（ＰＣ）、ポリ塩化ビニル（ＰＶＣ）などのような熱可塑性樹脂などを含む。例えば、第２絶縁層２１０は、味の素ビルドアップフィルム（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ、ＡＢＦ）などを含む。このような第２絶縁層２１０は、シリカフィラー（ｓｉｌｉｃａ ｆｉｌｌｅｒ）を含む。

【0036】

このような第２絶縁層２１０は、物理的な外力による変形を防止する補強材２１１を含む。補強材２１１は、ガラス繊維（Ｇｌａｓｓ ｃｌｏｔｈ）などを含む。このように、第２絶縁層２１０は、補強材２１１を含むことにより、製造工程中の熱ストレス（ｔｈｅｒｍａｌ ｓｔｒｅｓｓ）などによってコアレス基板ＣＬＳに一方向に変形が発生することを防止することができる。

【0037】

第２ビア層２２０は、第２絶縁層２１０を貫通して第２回路配線２３０に連結される。第２ビア層２２０は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などの導電性物質を含む。第２ビア層２２０の側面は、テーパ（ｔａｐｅｒ）されるように形成される。即ち、第２ビア層２２０の側面は、第２絶縁層２１０の表面に平行な面を基準にして鈍角を有する。

【0038】

第２回路配線２３０は、第２絶縁層２１０の下に位置して電気的信号を伝達する。第２回路配線２３０は多様なパターンで配置される。第２回路配線２３０は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などの導電性物質を含む。

【0039】

本実施形態では、２つの第２層ユニット２００が積層されているが、必ずしもこれに限定されるものではなく、多様な数の第２層ユニット２００が積層される。

【0040】

複数の導電パッド３００は、第１ビア層１２０を通じて第１回路配線１３０に連結され、第１絶縁層１１０の表面１１０ｕ上に突出する。また、導電パッド３００の下部面は、第１絶縁層１１０の内部に埋め込まれる。

【0041】

導電パッド３００は、メインパッド３１０及び第１補助パッド３２０を含む。

【0042】

メインパッド３１０は、第１絶縁層１１０の表面１１０ｕ上に突出する。メインパッド３１０は、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）などを含む。

【0043】

第１補助パッド３２０はメインパッド３１０を覆う。このような第１補助パッド３２０は、表面処理工程である第２無電解メッキ工程によって形成される第１下部補助層３２１及び第１上部補助層３２２を含む。第１上部補助層３２２は、第１下部補助層３２１の上に位置する。第１下部補助層３２１はニッケル（Ｎｉ）、パラジウム（Ｐｄ）などを含み、第１上部補助層３２２は金（Ａｕ）を含む。ここで、第２無電解メッキ工程は、ＥＮＥＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｅｌｅｃｔｒｏｌｅｓｓ Ｐａｌｌａｄｉｕｍ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）、ＥＮＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）などのメッキ工程を含む。ＥＮＥＰＩＧは、ＥＮＩＧの問題点である置換金メッキ時のニッケル腐食を防止するために、無電解パラジウムを無電解ニッケルと置換金との間に位置させたメッキ工程である。

【0044】

ここで、メインパッド３１０の上部角３１０ａは曲面形状を有する。第１回路配線１３０の角１３０ａ及び第２回路配線２３０の角２３０ａが角張った形状を有するものとは異なり、メインパッド３１０の上部角３１０ａは曲面形状を有する。即ち、メインパッド３１０の上部角３１０ａの曲率半径は第１回路配線１３０の角１３０ａ及び第２回路配線２３０の角２３０ａの曲率半径よりも大きい。従って、コアレス基板ＣＬＳに変形が発生する場合にも、メインパッド３１０の突出した上部角３１０ａに応力が集中しないため、メインパッド３１０にクラック（ｃｒａｃｋ）などの不良が発生することを防止することができる。

【0045】

ダムＤは、平面上で複数の導電パッド３００を囲む。このようなダムＤは、メインダムＭＤ及び補助ダムＳＤを含む。

【0046】

メインダムＭＤは、メインパッド３１０と同一の層に位置し、第１絶縁層１１０の表面１１０ｕ上に突出する。メインダムＭＤは、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）などを含む。

【0047】

補助ダムＳＤは、メインダムＭＤを覆う。補助ダムＳＤは、下部補助ダムＤＳＤ及び上部補助ダムＵＳＤを含む。

【0048】

下部補助ダムＤＳＤは、第１無電解メッキ工程によって形成され、ニッケル（Ｎｉ）を含む。

【0049】

上部補助ダムＵＳＤは、下部補助ダムＤＳＤの上に配置される。上部補助ダムＵＳＤは、第２無電解メッキ工程によって形成される第１上部補助ダムＵＳＤ１及び第２上部補助ダムＵＳＤ２を含む。第１上部補助ダムＵＳＤ１はニッケル（Ｎｉ）、パラジウム（Ｐｄ）などを含み、第２上部補助ダムＵＳＤ２は金（Ａｕ）を含む。

【0050】

ここで、第１絶縁層１１０の表面１１０ｕに垂直な方向に測定される補助ダムＳＤの厚さｔ１は第１補助パッド３２０の厚さｔ２よりも厚い。即ち、第１絶縁層１１０の表面１１０ｕを基準とするダムＤの高さｈ１は導電パッド３００の高さｈ２よりも高い。

【0051】

これにより、電子部品ＥＣと第１層ユニット１００との間に満たされるアンダーフィルＵＦがダムＤを超えて第１層ユニット１００の上に位置する回路素子、例えば積層セラミックコンデンサＭＬＣＣなどに流れ込むことを防止することができる。従って、電子部品の外郭に位置する回路素子のパッドなどの汚染を防止して、回路基板の信頼性を向上させることができる。

【0052】

ソルダーレジスト層４００は、第２絶縁層２１０の下に位置して第２回路配線２３０を覆う。このようなソルダーレジスト層４００は第２回路配線２３０に平面上で重畳する開口部ＯＨを有する。ソルダーレジスト層４００は、ソルダーレジスト（Ｓｏｌｄｅｒ ｒｅｓｉｓｔ）などの絶縁物質を含む。

【0053】

第２補助パッド５００はソルダーレジスト層４００の開口部ＯＨに重畳する第２回路配線２３０の表面を覆う。第２補助パッド５００は第２絶縁層２１０に隣接する。このような第２補助パッド５００は、表面処理工程である第２無電解メッキ工程によって形成される第２下部補助層５１０及び第２上部補助層５２０を含む。図１で、第２上部補助層５２０は第１下部補助層５１０の下に位置し、第２上部補助層５２０は第１下部補助層５１０を覆う。第２下部補助層５１０はニッケル（Ｎｉ）、パラジウム（Ｐｄ）などを含み、第２上部補助層５２０は金（Ａｕ）を含む。

【0054】

第２補助パッド５００に隣接する第２絶縁層２１０は、補強材２１１を含むことによって、コアレス基板ＣＬＳの変形を最少化して第２補助パッド５００にボンディングされるソルダーボールＳＢが互いに短絡することを防止することができる。

【0055】

このように、本実施形態による回路基板は、コアレス基板ＣＬＳの第２絶縁層２１０が補強材２１１を含み、突出した導電パッド３００の上部角３００ａが曲面形状を有することによって、コアレス基板ＣＬＳに変形が発生する場合にも導電パッド３００、第２ビア層２２０などにクラック（ｃｒａｃｋ）などの不良が発生することを最少化することができる。

【0056】

以下、図１の回路基板を含む電子部品パッケージについて図面を参照して詳細に説明する。

【0057】

図２は、図１の回路基板を含む電子部品パッケージの平面図であり、図３は、図２のＩＩＩ－ＩＩＩ’に沿って切断して示した断面図である。

【0058】

図２及び図３に示すように、本実施形態による電子部品パッケージは、回路基板Ｓ、電子部品ＥＣ、導電接着部材ＣＢ、及びアンダーフィルＵＦを含む。

【0059】

回路基板Ｓは、少なくとも一つの第１層ユニット１００、少なくとも一つの第２層ユニット２００、導電パッド３００、ダムＤ、ソルダーレジスト層４００、及び第２補助パッド５００を含む。回路基板Ｓに関する詳細な説明は上記で説明しているため、詳しい説明は省略する。

【0060】

電子部品ＥＣは、素子数百～数百万個以上が一つのチップ内に集積化された集積回路ダイ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ ｄｉｅ）である。例えば、電子部品ＥＣは、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラなどのプロセッサチップ、具体的にはアプリケーションプロセッサ（Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｃｅｓｓｏｒ、ＡＰ）であるが、これに限定されるものではなく、それ以外にもその他の揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリなどのメモリ、アナログ－デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックなどである。

【0061】

導電接着部材ＣＢは、電子部品ＥＣと導電パッド３００とを電気的に連結する。導電接着部材ＣＢは、電子部品ＥＣの信号配線に設置されるバンプ（ｂｕｍｐ）ＣＢ１、及びバンプＣＢ１と導電パッド３００との間に位置して接着性及び導電性を向上させる補助接着部材ＣＢ２を含む。バンプＣＢ１は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などの導電性物質を含む。補助接着部材ＣＢ２はソルダー（ｓｏｌｄｅｒ）などを含む。本実施形態で、バンプＣＢ１は、柱（ｐｉｌｌａｒ）形状であるが、必ずしもこれに限定されるものではなく、ボール（ｂａｌｌ）形状のバンプも可能である。

【0062】

アンダーフィルＵＦは、電子部品ＥＣと第１層ユニット１００との間に満たされ、電子部品ＥＣを固定する。このようなアンダーフィルＵＦは、ダムＤによって囲まれるため、アンダーフィルがダムを超えて周辺の回路素子に流れ込むことが防止される。特に、第１絶縁層１１０の表面１１０ｕを基準とするダムＤの高さｈ１は導電パッド３００の高さｈ２よりも高いため、アンダーフィルＵＦがダムＤを超えて第１層ユニット１００の上に位置する周辺の回路素子などに流れ込むことを効果的に防止することができる。

【0063】

以下、図１～図３と共に図４～図１１を参照して、一実施形態による回路基板の製造方法について詳しく説明する。

【0064】

図４～図１１は、一実施形態による回路基板の製造方法を順次に示した断面図である。

【0065】

図４に示すように、キャリア基板ＣＳの上に複数のメインパッド３１０及びメインダムＭＤを形成する。メインダムＭＤは平面上で複数のメインパッド３１０を囲む。キャリア基板ＣＳは、その後の工程でメインパッド３１０及びメインダムＭＤから分離可能な基板である。このようなキャリア基板ＣＳは、銅張積層板などを含む。そして、キャリア基板ＣＳの上にメインパッド３１０及びメインダムＭＤを覆う第１絶縁層１１０を形成する。第１絶縁層１１０は補強材２１１を含まない。そして、写真エッチング工程を用いて第１絶縁層１１０にメインパッド３１０に重畳するビアホールＶＨを形成する。

【0066】

図５に示すように、第１絶縁層１１０のビアホールＶＨを満たして第１ビア層１２０を形成する。この時、第１ビア層１２０の側面は逆テーパされるように形成される。そして、第１絶縁層１１０の上に第１ビア層１２０に連結される第１回路配線１３０を形成する。ここで、第１絶縁層１１０、第１ビア層１２０、及び第１回路配線１３０は共に第１層ユニット１００を成す。そして、第１層ユニット１００を繰り返して積層する。本実施形態では、３つの第１層ユニット１００を形成したが、必ずしもこれに限定されるものではなく、多様な数の第１層ユニット１００を形成することができる。

【0067】

図６に示すように、第１層ユニット１００の上に第２絶縁層２１０を形成する。第２絶縁層２１０は補強材２１１を含む。そして、写真エッチング工程を用いて第２絶縁層２１０を貫通する第２ビア層２２０を形成する。この時、第２ビア層２２０の側面は逆テーパされるように形成される。そして、第２絶縁層２１０の上に第２ビア層２２０に連結される第２回路配線２３０を形成する。ここで、第２絶縁層２１０、第２ビア層２２０、及び第２回路配線２３０は共に第２層ユニット２００を成す。そして、第２層ユニット２００を繰り返して積層する。本実施形態では、２つの第２層ユニット２００を形成したが、必ずしもこれに限定されるものではなく、多様な数の第２層ユニット２００を形成することができる。

【0068】

図７に示すように、第２層ユニット２００の上に第２回路配線２３０に重畳する開口部ＯＨを有するソルダーレジスト層４００を形成する。開口部ＯＨは、マスクを用いてソルダーレジスト層４００に露光、硬化、現像などの工程を行って形成される。

【0069】

図８に示すように、第１層ユニット１００からキャリア基板ＣＳを分離する。即ち、第１層ユニット１００の第１絶縁層１１０からキャリア基板ＣＳを分離する。

【0070】

図９に示すように、第１層ユニット１００及び第２層ユニット２００を含むコアレス基板ＣＬＳをひっくり返す。そして、複数の第１層ユニット１００の中の最上部の第１層ユニット１００の第１絶縁層１１０の表面をエッチングしてメインパッド３１０及びメインダムＭＤを第１層ユニット１００の第１絶縁層１１０の表面１１０ｕ上に突出させる。この時、メインパッド３１０の上部角３１０ａ及びメインダムＭＤの上部角ＭＤａは角張った形状を有する。

【0071】

図１０に示すように、メインパッド３１０の上部角３１０ａ及びメインダムＭＤの上部角ＭＤａを加工してメインパッド３１０の上部角３１０ａ及びメインダムＭＤの上部角ＭＤａを曲面形状に形成する。この時、メインパッド３１０の上部角３１０ａは写真エッチング工程、レーザ工程などを用いて曲面形状に形成される。

【0072】

図１１に示すように、メインダムＭＤに重畳する開口領域ＯＡを有する第１メッキレジストＰＲ１を第１絶縁層１１０の上に形成すると同時にソルダーレジスト層４００の下に開口部ＯＨを遮断する第２メッキレジストＰＲ２を形成する。

【0073】

そして、第１無電解メッキ工程でメインダムＭＤを覆う下部補助ダムＤＳＤを形成する。

【0074】

図１に示すように、第１メッキレジストＰＲ１及び第２メッキレジストＰＲ２を除去する。そして、第２無電解メッキ工程で下部補助ダムＤＳＤの上に上部補助ダムＵＳＤを形成して補助ダムＳＤを完成する。上部補助ダムＵＳＤを形成すると同時にメインパッド３１０を覆う第１補助パッド３２０を形成して補助パッド３００を完成する。そして、上部補助ダムＵＳＤを形成すると同時に第２絶縁層２１０の開口部ＯＨに重畳する第２回路配線２３０の表面を覆う第２補助パッド５００を形成する。ここで、補助ダムＳＤの厚さｔ１は第１補助パッド３２０の厚さｔ２よりも厚い。即ち、第１絶縁層１１０の表面１１０ｕを基準とするダムＤの高さｈ１は導電パッド３００の高さｈ２よりも高い。

【0075】

これにより、電子部品ＥＣと第１層ユニット１００との間に満たされるアンダーフィルＵＦがダムＤを超えて第１層ユニット１００の上に位置する回路素子、例えば積層セラミックコンデンサＭＬＣＣなどに流れ込むのを防止することができる。

【0076】

このように、本実施形態では、コアレス基板ＣＬＳの第２絶縁層２１０が補強材２１１を含むことによって、コアレス基板ＣＬＳに一方向に変形が発生することを防止することができる。

【0077】

また、コアレス基板ＣＬＳで突出したメインパッド３１０の上部角３１０ａが曲面形状を有することによって、コアレス基板ＣＬＳに変形が発生する場合にもメインパッド３１０にクラック（ｃｒａｃｋ）などの不良が発生するのを防止することができる。

【0078】

一方、上記実施形態では、第１ビア層の最小直径と第２ビア層の最小直径とが同一であったが、第２ビア層の最小直径が第１ビア層の最小直径よりも大きい他の実施形態も可能である。

【0079】

以下、図１２を参照して、他の実施形態による回路基板について詳しく説明する。

【0080】

図１２は、他の実施形態による回路基板の断面図である。

【0081】

図１２に示す実施形態は、図１に示した実施形態と比較して第２ビア層の最小直径が第１ビア層の最小直径よりも大きいことのみを除いて実質的に同一なため、繰り返しになる説明は省略する。

【0082】

図１２に示すように、本実施形態による回路基板は、少なくとも一つの第１層ユニット１００、少なくとも一つの第２層ユニット２００、複数の導電パッド３００、ダムＤ、ソルダーレジスト層４００、及び第２補助パッド５００を含む。

【0083】

ここで、第２層ユニット２００の第２ビア層２２０の最小直径ｄ２は、第１層ユニット１００の第１ビア層１２０の最小直径ｄ１よりも大きい。

【0084】

このように、補強材２１１を含む第２絶縁層２１０を貫通する第２ビア層２２０の最小直径ｄ２を補強材２１１を含まない第１絶縁層１１０を貫通する第１ビア層１２０の最小直径ｄ１よりも大きく形成することによって、第２絶縁層２１０に集中するストレス（ｓｔｒｅｓｓ）によって第２ビア層２２０にクラックなどの不良が発生することを防止することができる。

【0085】

以下、図１２と共に図１３を参照して、他の実施形態による回路基板の製造方法について詳しく説明する。

【0086】

図１３は、他の実施形態による回路基板の製造方法の一段階を示した断面図である。

【0087】

図１３に示す実施形態は、図４～図１１に示した実施形態と比較して第２ビア層の最小直径が第１ビア層の最小直径よりも大きいことのみを除いて実質的に同一なため、繰り返しになる説明は省略する。

【0088】

図１３に示すように、キャリア基板ＣＳの上に複数のメインパッド３１０及びメインダムＭＤを形成する。そして、キャリア基板ＣＳの上に第１絶縁層１１０、第１ビア層１２０、及び第１回路配線１３０を含む第１層ユニット１００を形成する。そして、第１層ユニット１００の上に第２絶縁層２１０、第２ビア層２２０、及び第２回路配線２３０を含む第２層ユニット２００を形成する。この時、第２層ユニット２００の第２ビア層２２０の最小直径ｄ２は、第１層ユニット１００の第１ビア層１２０の最小直径ｄ１よりも大きく形成される。このように、補強材２１１を含む第２絶縁層２１０を貫通する第２ビア層２２０の最小直径ｄ２が補強材２１１を含まない第１絶縁層１１０を貫通する第１ビア層１２０の最小直径ｄ１よりも大きく形成されることによって、第２絶縁層２１０に集中するストレス（ｓｔｒｅｓｓ）によって第２ビア層２２０にクラックなどの不良が発生することを防止することができる。そして、第２層ユニット２００の上に第２回路配線２３０に重畳する開口部ＯＨを有するソルダーレジスト層４００を形成する。

【0089】

そして、図１２に示すように、第１層ユニット１００からキャリア基板ＣＳを分離して、第１層ユニット１００及び第２層ユニット２００を含むコアレス基板ＣＬＳをひっくり返す。そして、メインパッド３１０及びメインダムＭＤを第１層ユニット１００の第１絶縁層１１０の表面１１０ｕ上に突出させる。そして、メインパッド３１０の上部角３１０ａ及びメインダムＭＤの上部角ＭＤａを加工して、メインパッド３１０の上部角３１０ａ及びメインダムＭＤの上部角ＭＤａを曲面形状に形成する。そして、第１無電解メッキ工程でメインダムＭＤを覆う下部補助ダムＤＳＤを形成する。そして、第２無電解メッキ工程で下部補助ダムＤＳＤの上に上部補助ダムＵＳＤを形成して補助ダムＳＤを完成する。上部補助ダムＵＳＤを形成すると同時にメインパッド３１０を覆う第１補助パッド３２０を形成して補助パッド３００を完成する。そして、上部補助ダムＵＳＤを形成すると同時に第２絶縁層２１０の開口部ＯＨに重畳する第２回路配線２３０の表面を覆う第２補助パッド５００を形成する。

【0090】

以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術思想から逸脱しない範囲内で多様に変更実施することが可能である。

【符号の説明】

【0091】

１００、２００ 第１、第２層ユニット
１１０、２１０ 第１、第２絶縁層
１１０ｕ 第１絶縁層の表面
１２０、２２０ 第１、第２ビア層
１３０、２３０ 第１、第２回路配線
１３０ａ、２３０ａ 第１、第２回路配線の角
２１１ 補強材
３００ 導電パッド、補助パッド
３００ａ 導電パッドの上部角
３１０ メインパッド
３１０ａ メインパッドの上部角
３２０、５００ 第１、第２補助パッド
３２１、５１０ 第１、第２下部補助層
３２２、５２０ 第１、第２上部補助層
４００ ソルダーレジスト層
ＣＢ 導電接着部材
ＣＢ１ バンプ
ＣＢ２ 補助接着部材
ＣＬＳ コアレス基板
ＣＳ キャリア基板
Ｄ ダム
ＤＳＤ、ＵＳＤ 下部、上部補助ダム
ＥＣ 電子部品
ＭＤ メインダム
ＭＤａ メインダムの上部角
ＭＬＣＣ 積層セラミックコンデンサ
ＯＡ 開口領域
ＯＨ 開口部
ＰＲ１、ＰＲ２ 第２、第２メッキレジスト
Ｓ 回路基板
ＳＢ ソルダーボール
ＳＤ 補助ダム
ＵＦ アンダーフィル
ＵＳＤ１、ＵＳＤ２ 第１、第２上部補助ダム
ＶＨ ビアホール

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】