特開 2024-93155 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024093155

(43)【公開日】2024-07-09

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 23/58 20060101AFI20240702BHJP

   H01L 21/52 20060101ALI20240702BHJP

   H01L 29/78 20060101ALI20240702BHJP

   H01L 29/739 20060101ALI20240702BHJP

   H01L 29/06 20060101ALI20240702BHJP

   H01L 29/12 20060101ALI20240702BHJP

   H01L 23/36 20060101ALI20240702BHJP

   H01L 23/34 20060101ALI20240702BHJP

【ＦＩ】

H01L23/56 D

H01L21/52 A

H01L29/78 652Q

H01L29/78 657A

H01L29/78 655A

H01L29/78 655B

H01L29/78 655F

H01L29/78 652P

H01L29/78 652T

H01L23/36 D

H01L23/34 D

H01L29/78 657F

【審査請求】未請求

【請求項の数】16

【出願形態】ＯＬ

(21)【出願番号】P 2022209349

(22)【出願日】2022-12-27

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100105854

【弁理士】

【氏名又は名称】廣瀬 一

(74)【代理人】

【識別番号】100103850

【弁理士】

【氏名又は名称】田中 秀▲てつ▼

(72)【発明者】

【氏名】逸見 徳幸

【テーマコード（参考）】

5F047

5F136

【Ｆターム（参考）】

5F047AA03

5F047AB00

5F047BA01

5F136BB05

5F136DA27

5F136EA13

5F136FA02

5F136FA03

5F136FA82

5F136HA01

5F136HA03

(57)【要約】

【課題】活性部の温度を適切に検出することができる半導体装置を提供する。
【解決手段】基板２と、基板２の上面側に設けられ、活性素子を含む活性部、及び活性部の周辺部に設けられた温度検出部１２を有する半導体チップ１と、基板２と半導体チップ１とを接合する接合層３とを備え、温度検出部１２の少なくとも一部に重なる位置における接合層３の領域の熱伝導率が、温度検出部１２の少なくとも一部に重なる位置の周囲における接合層３の熱伝導率よりも低い。
【選択図】図６

【特許請求の範囲】

【請求項1】

基板と、
前記基板の上面側に設けられ、活性素子を含む活性部、及び前記活性部の周辺部に設けられた温度検出部を有する半導体チップと、
前記基板と前記半導体チップとを接合する接合層と、
を備え、
前記温度検出部の少なくとも一部に重なる位置における前記接合層の領域の熱伝導率が、前記温度検出部の少なくとも一部に重なる位置の周囲における前記接合層の熱伝導率よりも低い
半導体装置。

【請求項2】

前記温度検出部の少なくとも一部に重なる位置において、前記接合層を貫通するボイドが設けられている
請求項１に記載の半導体装置。

【請求項3】

平面視において、前記ボイドが、前記温度検出部の周囲を囲むように設けられている
請求項２に記載の半導体装置。

【請求項4】

前記温度検出部の少なくとも一部に重なる位置における前記接合層の厚さが、前記温度検出部の少なくとも一部に重なる位置の周囲における前記接合層の厚さよりも薄い
請求項１に記載の半導体装置。

【請求項5】

前記温度検出部の少なくとも一部に重なる位置において、前記接合層の上部にボイドが設けられている
請求項１又は４に記載の半導体装置。

【請求項6】

前記温度検出部の少なくとも一部に重なる位置において、前記接合層の下部にボイドが設けられている
請求項１又は４に記載の半導体装置。

【請求項7】

前記温度検出部の少なくとも一部に重なる位置において、前記半導体チップの下面側の主電極に開口部が設けられている
請求項１又は２に記載の半導体装置。

【請求項8】

前記接合層がはんだで構成され、
前記温度検出部の少なくとも一部に重なる位置において、前記基板の上面側に設けられ、前記基板よりも前記はんだに対する濡れ性が低い低濡れ性部材を更に備える
請求項１又は２に記載の半導体装置。

【請求項9】

前記接合層がはんだで構成され、
前記温度検出部の少なくとも一部に重なる位置において、前記半導体チップの下面側に設けられ、前記半導体チップの下面よりも前記はんだに対する濡れ性が低い低濡れ性部材を更に備える
請求項１又は２に記載の半導体装置。

【請求項10】

前記温度検出部の少なくとも一部に重なる位置において、前記基板と前記半導体チップとの間に、前記接合層よりも熱伝導率が低い低熱伝導部材を更に備える
請求項１に記載の半導体装置。

【請求項11】

前記温度検出部がダイオードで構成されている
請求項１又は２に記載の半導体装置。

【請求項12】

前記半導体チップが、前記活性部の上面側に設けられ、ボンディングワイヤを接続可能なパッドを備える
請求項１又は２に記載の半導体装置。

【請求項13】

前記半導体チップが、前記活性素子を制御する回路部を更に有する
請求項１又は２に記載の半導体装置。

【請求項14】

前記温度検出部が、前記活性部の重心から端部までの距離の半分よりも外側に設けられている
請求項１又は２に記載の半導体装置。

【請求項15】

前記温度検出部が、前記活性部の端部に設けられている
請求項１又は２に記載の半導体装置。

【請求項16】

前記接合層の前記半導体チップとの接合面のうち前記ボイドの割合が５％以上、２０％以下である
請求項２に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置に関する。

【背景技術】

【0002】

特許文献１には、半導体装置において、ヒートシンクと半導体素子との間にはんだに対する濡れ性が低いアルミニウム系の材料を用いて形成されたワイヤ片を配置し、ヒートシンクと半導体素子とを接合するはんだとワイヤ片との間に空隙が形成されることが開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２１－０６１３９３号公報（図２２）

【発明の概要】

【発明が解決しようとする課題】

【0004】

活性素子を含む活性部と、活性部の温度を検出する温度検出部（温度センサ）とを同一半導体チップに備える半導体装置において、温度検出部の配置には制約があり、温度検出部の配置位置によっては、活性部の温度を適切に検出することができない場合がある。

【0005】

本開示は、上記課題を鑑み、活性部の温度を適切に検出することができる半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

上記目的を達成するために、本開示の一態様は、基板と、基板の上面側に設けられ、活性素子を含む活性部、及び活性部の周辺部に設けられた温度検出部を有する半導体チップと、基板と半導体チップとを接合する接合層とを備え、温度検出部の少なくとも一部に重なる位置における接合層の領域の熱伝導率が、温度検出部の少なくとも一部に重なる位置の周囲における接合層の熱伝導率よりも低い半導体装置であることを要旨とする。

【発明の効果】

【0007】

本開示によれば、活性部の温度を適切に検出することができる半導体装置を提供できる。

【図面の簡単な説明】

【0008】

【図1】第１実施形態に係る半導体装置の一例を示す概略斜視図である。

【図2】第１実施形態に係る半導体装置の一例を示す概略平面図である。

【図3】図２の一部を拡大した概略平面図である。

【図4】第１実施形態に係る半導体チップの概略平面図である。

【図5】図４のＡ－Ａ´線で切断した概略断面図である。

【図6】第１実施形態に係る半導体装置の一例を示す概略断面図である。

【図7】比較例に係る半導体装置の概略断面図である。

【図8】実施例及び比較例に係る半導体チップに印加する電力変化を示すグラフである。

【図9】比較例に係る半導体チップの発熱状態を示す概略平面図である。

【図10】比較例に係る半導体チップの温度変化を示すグラフである。

【図11】実施例に係る半導体チップの発熱状態を示す概略平面図である。

【図12】実施例に係る半導体チップの温度変化を示すグラフである。

【図13】第２実施形態に係る半導体装置の概略断面図である。

【図14】第３実施形態に係る半導体装置の概略断面図である。

【図15】第４実施形態に係る半導体装置の概略断面図である。

【図16】第５実施形態に係る半導体装置の概略断面図である。

【図17】第６実施形態に係る半導体装置の概略断面図である。

【図18】第７実施形態に係る半導体装置の概略断面図である。

【図19】第８実施形態に係る半導体装置の概略断面図である。

【図20】第９実施形態に係る半導体装置の概略断面図である。

【図21】第１０実施形態に係る半導体装置の概略平面図である。

【発明を実施するための形態】

【0009】

以下、図面を参照して、本開示の第１～第１０実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す第１～第１０実施形態は、本開示の技術的思想を具体化するための装置や方法を例示するものであって、本開示の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。

【0010】

本明細書において、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）のエミッタ領域は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のソース領域として選択可能な「一方の主領域（第１主領域）」である。また、ＭＯＳ制御静電誘導サイリスタ（ＳＩサイリスタ）等のサイリスタ又はダイオードにおいては、「一方の主領域」はカソード領域として選択可能である。ＩＧＢＴのコレクタ領域は、ＭＯＳＦＥＴにおいてはドレイン領域を、サイリスタ又はダイオードにおいてはアノード領域として選択可能な半導体装置の「他方の主領域（第２主領域）」である。本明細書において単に「主領域」と言うときは、当業者の技術常識から妥当な第１主領域又は第２主領域のいずれかを意味する。

【0011】

また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。また、「上面」は「おもて面」と読み替えてもよく、「下面」は「裏面」と読み替えてもよい。

【0012】

また、以下の説明では、第１導電型がｎ型、第２導電型がｐ型の場合について例示的に説明する。しかし、導電型を逆の関係に選択して、第１導電型をｐ型、第２導電型をｎ型としても構わない。またｎやｐに付す＋や－は、＋及び－が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。ただし同じｎとｎとが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。

【0013】

（第１実施形態）
第１実施形態に係る半導体装置として、ワンチップイグナイタを説明する。第１実施形態に係る半導体装置は、図１及び図２に示すように、基板（フレーム）２と、基板２に搭載された半導体チップ１と、半導体チップ１に電気的に接続された第１端子（ゲート端子）２１、第２端子（コレクタ端子）２２及び第３端子（エミッタ端子）２３とを備える。半導体チップ１を含む領域は封止樹脂（不図示）で封止されていてよい。

【0014】

基板２は、例えば銅（Ｃｕ）等の金属材料で構成されている。基板２には、外部に固定するためのネジ穴２ａが設けられている。半導体チップ１は、活性素子としてＩＧＢＴ又はＭＯＳＦＥＴ等のパワー半導体素子を内蔵する。ここでは、半導体チップ１は、活性素子としてＩＧＢＴを内蔵するものとして説明する。半導体チップ１は、例えばシリコン（Ｓｉ）からなる半導体基板で構成されている。半導体チップ１は、Ｓｉ以外にも、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ_２Ｏ_３）等からなる半導体基板で構成されていてもよい。

【0015】

ゲート端子２１、コレクタ端子２２及びエミッタ端子２３は、例えば銅（Ｃｕ）又はアルミニウム（Ａｌ）等の導電材料で構成されている。ゲート端子２１、コレクタ端子２２及びエミッタ端子２３は、互いに平行に延伸するように配置されている。ゲート端子２１は、基板２から離間して、アルミニウム（Ａｌ）等からなるボンディングワイヤ４１を介して半導体チップ１に接続されている。コレクタ端子２２は、基板２と一体的に形成されている。エミッタ端子２３は、基板２から離間して、アルミニウム（Ａｌ）等からなるボンディングワイヤ４２を介して半導体チップ１に接続されている。

【0016】

図３は、図１及び図２に示した半導体チップ１を含む領域を拡大した平面図である。図３に示すように、半導体チップ１の上面側には、ボンディングワイヤ４１，４２をそれぞれ接続可能な第１パッド（ゲートパッド）１ａ及び第２パッド（エミッタパッド）１ｂが設けられている。

【0017】

ゲートパッド１ａは、半導体チップ１により構成されるＩＧＢＴのゲート電極に電気的に接続されている。エミッタパッド１ｂは、半導体チップ１により構成されるＩＧＢＴのエミッタ電極に電気的に接続されている。ゲートパッド１ａには、ボンディングワイヤ４１を介してゲート端子２１が接続されている。エミッタパッド１ｂには、ボンディングワイヤ４２を介してエミッタ端子２３が接続されている。半導体チップ１の下面側には、ＩＧＢＴのコレクタ電極が設けられている。コレクタ電極には、コレクタ端子２２が電気的に接続されている。

【0018】

図４は、半導体チップ１の概略平面図である。半導体チップ１は、活性素子としてのＩＧＢＴを含む活性部１１と、活性部１１の周辺部に設けられた温度検出部（温度センサ）１２とを１チップに内蔵して備える。更に、半導体チップ１は、活性部１１に隣接して、活性部１１に含まれる活性素子の動作を制御する回路部１３を備える。図３に示したゲートパッド１ａ及びエミッタパッド１ｂは、回路部１３及び活性部１１の上面側に設けられているが、図４では図示を省略している。

【0019】

活性部１１は、例えば、略矩形状の平面パターンを有する。図４では、図３に示したエミッタパッド１ｂとボンディングワイヤ４２との接合部（ワイヤ接続部）４２ａを破線で模式的に示している。ワイヤ接続部４２ａは、活性部１１の平面パターンの重心Ｏの近傍であって、活性部１１の中央部付近に位置する。温度検出部１２は、活性部１１の中央部よりも外側の周辺部に設けられている。例えば、活性部１１の中央部は、活性部１１の重心Ｏから活性部１１の端部までの距離ｄ１の半分（ｄ１／２）よりも内側の矩形の領域であり、活性部１１の周辺部は、活性部１１の重心Ｏから活性部１１の端部までの距離ｄ１の半分（ｄ１／２）よりも外側の環状の領域と定義される。図４では、温度検出部１２が、活性部１１の端部よりも内側に設けられた場合を例示する。なお、温度検出部１２は、活性部１１の端部に設けられていてもよい。

【0020】

温度検出部１２及び回路部１３は、活性部１１が過熱されたときに活性部１１に含まれる活性素子を強制的にオフする過熱保護機能を有する。温度検出部１２は、例えばポリシリコンからなるダイオードで構成されている。温度検出部１２を構成するダイオードに微小電流を流し、ダイオードの順方向電圧ＶＦを回路部１３によりモニタする。ダイオードの温度特性により、高温になるほど順方向電圧ＶＦが低くなるため、順方向電圧ＶＦをモニタすることで活性部１１の温度を計算することができる。

【0021】

回路部１３は、設定温度（例えばＴｊ＝１７５℃）に対応する設定電圧と、ダイオードの順方向電圧ＶＦとを比較する。順方向電圧ＶＦが設定電圧に達した場合に、それ以上の温度上昇は活性素子を破壊する可能性があるため、回路部１３が活性部１１に含まれる活性素子のゲート電圧を遮断し、活性素子を強制的にオフする。

【0022】

なお、半導体チップ１は、活性部１１及び温度検出部１２のみを備え、回路部１３を備えない構成であってもよい。その場合、回路部が半導体チップ１とは異なる半導体チップ等に設けられ、半導体チップ１の活性素子にボンディングワイヤ等を介して電気的に接続されていてもよい。また、半導体チップ１の上面側に、温度検出部１２を構成するダイオードのアノード及びカソードにそれぞれ電気的に接続され、ボンディングワイヤをそれぞれ接続可能なアノードパッド及びカソードパッドが設けられていてもよい。

【0023】

図５は、図４の温度検出部１２を含む領域を通過するＡ－Ａ´線で切断した半導体チップ１の断面図である。図５の右側に示すように、半導体チップ１は、活性部１１に含まれる活性素子としてプレーナゲート構造の縦型のＩＧＢＴを含む。なお、活性部１１には、ＩＧＢＴの他に、還流ダイオード（ＦＷＤ）を更に含んでもよい。

【0024】

半導体チップ１は、第１導電型（ｎ^－型）のドリフト層１０３を備える。ドリフト層１０３の上部には、第２導電型（ｐ^＋型）のウェル領域１０４ａ～１０４ｃが設けられている。ドリフト層１０３の上部には、ウェル領域１０４ａ～１０４ｃよりも高不純物濃度の第２導電型（ｐ型）のベース領域１０５ａ～１０５ｄが設けられている。ベース領域１０５ａは、ウェル領域１０４ａに接している。ベース領域１０５ｂ，１０５ｃは、ウェル領域１０４ｂに接している。ベース領域１０５ｄは、ウェル領域１０４ｃに接している。

【0025】

ドリフト層１０３の上部には、ドリフト層１０３よりも高不純物濃度の第１導電型（ｎ^＋型）の第１主領域（エミッタ領域）１０６ａ～１０６ｃが選択的に設けられている。エミッタ領域１０６ａは、ベース領域１０５ｂ及びウェル領域１０４ｂに接している。エミッタ領域１０６ｂは、ベース領域１０５ｃ及びウェル領域１０４ｂに接している。エミッタ領域１０６ｃは、ベース領域１０５ｄ及びウェル領域１０４ｃに接している。

【0026】

ドリフト層１０３の上面側にはゲート絶縁膜１１１ａ，１１１ｂを介してゲート電極１１２ａ，１１２ｂが埋め込まれている。ゲート電極１１２ａは、ウェル領域１０４ａからエミッタ領域１０６ａに亘って設けられている。ゲート電極１１２ｂは、エミッタ領域１０６ｂからエミッタ領域１０６ｃに亘って設けられている。ゲート絶縁膜１１１ａ，１１１ｂ及びゲート電極１１２ａ，１１２ｂにより絶縁ゲート型電極構造（１１１ａ，１１２ａ），（１１１ｂ，１１２ｂ）が構成されている。

【0027】

ゲート絶縁膜１１１ａ，１１１ｂとしては、シリコン酸化膜（ＳｉＯ_２膜）の他、酸窒化珪素（ＳｉＯＮ）膜、ストロンチウム酸化物（ＳｒＯ）膜、窒化珪素（Ｓｉ_３Ｎ_４）膜、アルミニウム酸化物（Ａｌ_２Ｏ_３）膜、マグネシウム酸化物（ＭｇＯ）膜、イットリウム酸化物（Ｙ_２Ｏ_３）膜、ハフニウム酸化物（ＨｆＯ_２）膜、ジルコニウム酸化物（ＺｒＯ_２）膜、タンタル酸化物（Ｔａ_２Ｏ_５）膜、ビスマス酸化物（Ｂｉ_２Ｏ_３）膜のいずれか１つの単層膜或いはこれらの複数を積層した複合膜等が採用可能である。ゲート電極１１２ａ，１１２ｂの材料としては、例えばｐ型不純物又はｎ型不純物を高不純物濃度に添加したポリシリコン層（ドープドポリシリコン層）や、チタン（Ｔｉ）、タングステン（Ｗ）又はニッケル（Ｎｉ）等の高融点金属が使用可能である。

【0028】

ゲート電極１１２ａ，１１２ｂの上面側には層間絶縁膜１１３ａ，１１３ｂが設けられている。層間絶縁膜１１３ａ，１１３ｂは、例えば硼素（Ｂ）及び燐（Ｐ）を添加したシリコン酸化膜（ＢＰＳＧ膜）、燐（Ｐ）を添加したシリコン酸化膜（ＰＳＧ膜）、「ＮＳＧ」と称される燐（Ｐ）や硼素（Ｂ）を含まないノンドープのシリコン酸化膜、硼素（Ｂ）を添加したシリコン酸化膜（ＢＳＧ膜）、シリコン窒化膜（Ｓｉ_３Ｎ_４膜）等の単層膜や、これらの積層膜で構成されている。層間絶縁膜１１３ａ，１１３ｂには、エミッタ領域１０６ａ～１０６ｃ及びウェル領域１０４ａ～１０４ｃの上面を露出するようにコンタクトホールが設けられている。

【0029】

層間絶縁膜１１３ａ，１１３ｂと、層間絶縁膜１１３ａ，１１３ｂのコンタクトホールから露出したエミッタ領域１０６ａ～１０６ｃ及びウェル領域１０４ａ～１０４ｃの上面を覆うように第１主電極（エミッタ電極）１１４が設けられている。エミッタ電極１１４は、例えばアルミニウム（Ａｌ）、アルミニウム－シリコン（Ａｌ－Ｓｉ）、アルミニウム－銅（Ａｌ－Ｃｕ）、銅（Ｃｕ）等の金属で構成されている。エミッタ電極１１４の下面側には、例えば窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、又はＴｉを下層としたＴｉＮ／Ｔｉの積層構造等のバリアメタル層が設けられていてよい。エミッタ電極１１４は、ゲート電極１１２ａ，１１２ｂに電気的に接続されるゲート電極配線（図示省略）と分離して設けられている。

【0030】

ドリフト層１０３の下面側には、ドリフト層１０３よりも高不純物濃度の第１導電型（ｎ^＋型）のバッファ層１０２が設けられている。バッファ層１０２の下面側には、第２導電型（ｐ^＋型）の第２主領域（コレクタ領域）１０１が設けられている。

【0031】

コレクタ領域１０１の下面側には、第２主電極（コレクタ電極）１１５が設けられている。コレクタ電極１１５としては、例えば金（Ａｕ）からなる単層膜や、コレクタ領域１０１側からチタン（Ｔｉ）、ニッケル（Ｎｉ）、Ａｕの順で積層された金属膜が使用可能であり、更にその最下層にモリブデン（Ｍｏ）、タングステン（Ｗ）等の金属膜を積層してもよい。また、コレクタ領域１０１とコレクタ電極１１５との間にオーミック接触のためのニッケルシリサイド（ＮｉＳｉ_ｘ）膜等のドレインコンタクト層が設けられてもよい。コレクタ電極１１５の一部がエッチング等により選択的に除去されて、コレクタ電極１１５には、コレクタ領域１０１の下面を露出する開口部１１５ａが設けられている。

【0032】

半導体チップ１のＩＧＢＴの動作時は、エミッタ電極１１４をアース電位として、コレクタ電極１１５に正電圧を印加し、ゲート電極１１２ａ，１１２ｂに閾値以上の正電圧を印加すると、ベース領域１０５ａ～１０５ｄに反転層（チャネル）が形成されてオン状態となる。オン状態では、コレクタ電極１１５からコレクタ領域１０１、バッファ層１０２、ドリフト層１０３、ベース領域１０５ｂ～１０５ｄの反転層及びエミッタ領域１０６ａ～１０６ｃを経由してエミッタ電極１１４へ電流が流れる。一方、ゲート電極１１２ａ，１１２ｂに印加される電圧が閾値未満の場合、ベース領域１０５ｂ～１０５ｄに反転層が形成されないため、オフ状態となり、コレクタ電極１１５からエミッタ電極１１４へ電流が流れない。

【0033】

図５の左側に示すように、ウェル領域１０４ａの上面側には、フィールド絶縁膜等の絶縁膜１１６を介して温度検出部１２が設けられている。温度検出部１２はダイオードで構成されている。温度検出部１２は、ｐ型のアノード領域１１７と、アノード領域１１７に接して設けられたｎ型のカソード領域１１８を備える。アノード領域１１７及びカソード領域１１８は、例えばｐ型不純物又はｎ型不純物が添加されたポリシリコンで構成されている。アノード領域１１７及びカソード領域１１８を覆うように層間絶縁膜１１９が設けられている。

【0034】

アノード領域１１７には、層間絶縁膜１１９に設けられたコンタクトホールを介してアノード電極１２０が接続されている。カソード領域１１８には、層間絶縁膜１１９に設けられたコンタクトホールを介してカソード電極１２１が接続されている。半導体チップ１の下面側のコレクタ電極１１５に設けられた開口部１１５ａは、温度検出部１２の少なくとも一部と重なる位置に設けられている。

【0035】

図６は、第１実施形態に係る半導体装置の概略断面図であり、図４の温度検出部１２を通過するＢ－Ｂ´線で切断した半導体チップ１の断面の位置に対応する。図６に示す半導体チップ１として、図５に示した半導体チップ１の詳細構造は省略し、図５に示した温度検出部１２の位置を破線で示し、図５に示した半導体チップ１の下面側のコレクタ電極１１５を抜き出して示している。図６に示すように、半導体チップ１と基板２とは接合層３により接合されている。接合層３は、例えばはんだ、又は銀（Ａｇ）ペースト等の焼結材で構成されている。半導体チップ１での発熱は、接合層３を介して基板２へ放熱される。

【0036】

温度検出部１２と重なる位置において、基板２の上面側には、接合層３が形成され難くなるように、接合層３を構成するはんだに対する濡れ性が低下する処理が施されている。濡れ性が低下する処理として、基板２の上面側には、接合層３を構成するはんだに対する濡れ性が基板２よりも低い部材（低濡れ性部材）５１が設けられている。低濡れ性部材５１は、例えば油性材料、アルミニウム等の金属材料、又は酸化膜等の絶縁材料で構成されている。

【0037】

温度検出部１２と重なる位置において、半導体チップ１の下面側には、接合層３が形成され難くなるように、接合層３を構成するはんだに対する濡れ性が低下する処理が施されている。濡れ性が低下する処理として、半導体チップ１の下面側のコレクタ電極１１５には開口部１１５ａが設けられ、コレクタ領域１０１（図５参照）が露出している。コレクタ領域１０１は、コレクタ電極１１５よりも接合層３を構成するはんだに対する濡れ性が低い。

【0038】

温度検出部１２と重なる位置において、半導体チップ１の下面側及び上面側で濡れ性が低下する処理が施されているため、接合層３には開口部３ａが設けられ、開口部３ａの内部には接合層３を貫通する空隙（ボイド）３１が意図的に形成されている。第１実施形態に係る半導体装置においては、温度検出部１２に重なる位置において、接合層３の領域にボイド３１が形成されている。このため、温度検出部１２に重なる位置における接合層３の領域の熱伝導率が、温度検出部１２の重なる位置の周囲であって温度検出部１２に重ならない位置における接合層３の熱伝導率よりも低くなっている。ボイド３１の幅ｗ２は、温度検出部１２の幅ｗ１よりも広い。接合層３のボイド３１は、例えば、基板２の上面側に接合層３を用いて半導体チップ１をはんだ付けする際に形成される。

【0039】

図４では、半導体チップ１の下面側に隠れたボイド３１の位置を破線で模式的に示している。ボイド３１は、温度検出部１２の周囲を囲むように設けられている。図４では、ボイド３１は円形の平面パターンを有するが、ボイド３１の形状は特に限定されない、ボイド３１は、温度検出部１２の少なくとも一部と重なる位置に設けられていればよい。

【0040】

半導体チップ１と接合する接合層３の接合面のうちのボイド３１の割合は、例えば１０％程度であってよい。半導体チップ１と接合する接合層３の接合面のうちのボイド３１の割合は、５％以上、２０％以下程度であることが好ましい。ボイド３１の割合が５％以上である場合、温度検出部１２が配置された領域の温度を有効に上昇させることができる。ボイド３１の割合が２０％以上である場合、温度検出部１２が配置された領域の温度が活性部１１の最高温度よりも上昇することを抑制することができる。ボイド３１の割合、サイズ及び位置を調整することにより、温度検出部１２が配置された領域の温度変化量を調整可能であり、温度検出部１２が配置された領域の温度を活性部１１の最高温度に近づけることができる。

【0041】

ここで、比較例に係る半導体装置を説明する。比較例に係る半導体装置は、図７に示すように、図６に示した第１実施形態に係る半導体装置と基本的には同様の構造であるが、半導体チップ１と基板２とを接合する接合層３にボイドが設けられていない点が異なる。

【0042】

比較例に係る半導体装置において、半導体チップ１の活性素子を動作させた場合に、チップ温度は面内で異なり、活性部１１の中央部付近に位置するワイヤ接続部４２ａの近傍で電流が集中し、最高温度となる。しかし、温度検出部１２が検出する温度は活性部１１の最高温度よりも低い温度となってしまい、過熱保護動作する前に活性素子が破壊に至る可能性がある。この理由は、温度検出部１２は活性部１１内の配置に制約があり、活性部１１の中央部及びワイヤ接続部４２ａから遠ざけて配置されること、及び、温度検出部１２には活性素子の主電流を流す訳ではないことからである。また、そのような過熱保護動作する前の活性素子の破壊を防ぐために、過熱保護動作のトリガとなる設定温度を本来設定したい温度よりも低めに設定する必要があり、本来の活性素子の性能を低下させる可能性もある。

【0043】

比較例に係る半導体装置を作製し、図８に示すように、時刻ｔ１から半導体チップ１に所定の電力を印加して、赤外線カメラを用いて半導体チップ１の面内の温度を測定した。図９に示すように、比較例に係る半導体装置では、半導体チップ１の面内のうち、ワイヤ接続部４２ａを含む領域Ａ１（斜線ハッチング部分）が最高温度となった。

【0044】

図１０は、比較例に係る半導体装置のワイヤ接続部４２ａ及び温度検出部１２のそれぞれの位置の温度の時間変化を示す。図１０に示すように、比較例に係る半導体装置では、ワイヤ接続部４２ａの位置の温度に対して、温度検出部１２の位置の温度が大きく乖離しているのが分かる。

【0045】

これに対して、第１実施形態に係る半導体装置によれば、図６に示すように、温度検出部１２と重なる位置において、接合層３にボイド３１を意図的に形成することにより、温度検出部１２と重なる位置での基板２への放熱効果を意図的に悪化（低下）させる。このため、温度検出部１２が配置された領域の温度が上昇し、活性部１１の最高温度に近づけることができる。よって、温度検出部１２が活性部１１の最高温度又はそれに近い温度を検出することができるため、過熱検出の精度を向上させることができ、適切な過熱保護動作を実現可能となる。

【0046】

第１実施形態に係る半導体装置を作製して実施例とし、図８に示すように、時刻ｔ１から半導体チップ１に所定の電力を印加して、赤外線カメラを用いて半導体チップ１の温度を測定した。図１１に示すように、実施例に係る半導体装置では、半導体チップ１の面内のうち、ワイヤ接続部４２ａを含む領域Ａ１（斜線ハッチング部分）が最高温度となると共に、温度検出部１２を含む領域Ａ２（斜線ハッチング部分）も領域Ａ１の最高温度に近い高温となった。

【0047】

図１２は、実施例に係る半導体装置のワイヤ接続部４２ａ及び温度検出部１２のそれぞれの位置の温度の時間変化を示す。図１２に示すように、実施例に係る半導体装置では、図１０に示した比較例に係る半導体装置の場合と比較して、ワイヤ接続部４２ａの位置の温度に対して、温度検出部１２の位置の温度が近似しているのが分かる。

【0048】

（第２実施形態）
第２実施形態に係る半導体装置は、図１３に示すように、接合層３のボイド３１の位置が、温度検出部１２の直下からずれている点が、図６に示した第１実施形態に係る半導体装置と異なる。接合層３のボイド３１は、温度検出部１２の一部と重なるように設けられている。第２実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と実質的に同様であるので、重複した説明を省略する。

【0049】

第２実施形態に係る半導体装置によれば、接合層３のボイド３１の位置が温度検出部１２の少なくとも一部と重なるように設けられることで、温度検出部１２が配置された領域の温度を上昇させて活性部１１の最高温度に近づけることができるので、活性部１１の温度を適切に検出することができる。

【0050】

（第３実施形態）
第３実施形態に係る半導体装置は、図１４に示すように、接合層３の開口部３ａのサイズが小さくなり、接合層３のボイド３１の幅ｗ２が温度検出部１２の幅ｗ１と略一致する点が、図６に示した第１実施形態に係る半導体装置と異なる。なお、接合層３のボイド３１の幅ｗ２は、温度検出部１２の幅ｗ１よりも狭くてもよい。第３実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と実質的に同様であるので、重複した説明を省略する。

【0051】

第３実施形態に係る半導体装置によれば、接合層３のボイド３１の幅ｗ２が温度検出部１２の幅ｗ１と略一致するか、或いは温度検出部１２の幅ｗ１よりも狭い場合でも、温度検出部１２が配置された領域の温度を上昇させて活性部１１の最高温度に近づけることができるので、活性部１１の温度を適切に検出することができる。

【0052】

（第４実施形態）
第４実施形態に係る半導体装置は、図１５に示すように、温度検出部１２と重なる位置において、基板２の上面側に低濡れ性部材５１が無く、接合層３の下面が基板２の上面に接し、接合層３の上面側に凹部３ｂが設けられている点が、第１実施形態に係る半導体装置と異なる。

【0053】

温度検出部１２に重なる位置における接合層３の厚さは、温度検出部１２に重なる位置の周囲における接合層３の厚さよりも薄い。温度検出部１２と重なる位置において、接合層３を構成するはんだに対する濡れ性を低下させる処理として、半導体チップ１の下面側のコレクタ電極１１５に開口部１１５ａが設けられている。これにより、接合層３の上面側に凹部３ｂが形成され、凹部３ｂにボイド３１が形成されている。第４実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と実質的に同様であるので、重複した説明を省略する。

【0054】

第４実施形態に係る半導体装置によれば、温度検出部１２と重なる位置において、基板２の上面側に低濡れ性部材５１が無く、接合層３の下面は基板２の上面に接し、接合層３の上面側に凹部３ｂが設けられている。このような場合でも、温度検出部１２が配置された領域の温度を上昇させて活性部１１の最高温度に近づけることができるので、活性部１１の温度を適切に検出することができる。

【0055】

（第５実施形態）
第５実施形態に係る半導体装置は、図１６に示すように、温度検出部１２と重なる位置において、半導体チップ１の下面側のコレクタ電極１１５に開口部が無く、接合層３の上面がコレクタ電極１１５に接し、接合層３の下面側に凹部３ｃが設けられている点が、第１実施形態に係る半導体装置と異なる。

【0056】

温度検出部１２に重なる位置における接合層３の厚さは、温度検出部１２に重なる位置の周囲における接合層３の厚さよりも薄い。温度検出部１２と重なる位置において、接合層３を構成するはんだに対する濡れ性を低下させる処理として、基板２の上面側に低濡れ性部材５１が設けられている。これにより接合層３に凹部３ｃが形成され、凹部３ｃにボイド３１が形成されている。第５実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と実質的に同様であるので、重複した説明を省略する。

【0057】

第５実施形態に係る半導体装置によれば、温度検出部１２と重なる位置において、半導体チップ１の下面側のコレクタ電極１１５に開口部が無く、接合層３の上面がコレクタ電極１１５に接し、接合層３の下面側に凹部３ｃが設けられている。このような場合でも、温度検出部１２が配置された領域の温度を上昇させて活性部１１の最高温度に近づけることができるので、活性部１１の温度を適切に検出することができる。

【0058】

（第６実施形態）
第６実施形態に係る半導体装置は、図１７に示すように、温度検出部１２と重なる位置において、半導体チップ１の下面側のコレクタ電極１１５に開口部が無く、コレクタ電極１１５の下面側に低濡れ性部材５２が設けられている点が、第１実施形態に係る半導体装置と異なる。

【0059】

低濡れ性部材５２は、接合層３を構成するはんだに対する濡れ性がコレクタ電極１１５よりも低い材料で構成されている。低濡れ性部材５２は、低濡れ性部材５１と同じ材料で構成されていてもよく、異なる材料で構成されていてもよい。低濡れ性部材５１，５２を配置することにより、接合層３に開口部３ａが形成され、開口部３ａにボイド３１が形成されている。第６実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と実質的に同様であるので、重複した説明を省略する。

【0060】

第６実施形態に係る半導体装置によれば、温度検出部１２と重なる位置において、半導体チップ１の下面側のコレクタ電極１１５に開口部が無く、コレクタ電極１１５の下面側に低濡れ性部材５２が設けられている。このような場合でも、接合層３に開口部３ａが形成され、開口部３ａにボイド３１が形成される。このため、温度検出部１２が配置された領域の温度を上昇させて活性部１１の最高温度に近づけることができるので、活性部１１の温度を適切に検出することができる。

【0061】

（第７実施形態）
第７実施形態に係る半導体装置は、図１８に示すように、温度検出部１２と重なる位置において、半導体チップ１の下面側のコレクタ電極１１５に開口部が無く、接合層３の開口部３ａに接して低熱伝導部材５３が設けられており、開口部３ａにボイドが形成されていない点が、第１実施形態に係る半導体装置と異なる。

【0062】

低熱伝導部材５３は、接合層３よりも熱伝導率が低い材料で構成されている。低熱伝導部材５３の接合層３を構成するはんだに対する濡れ性は、コレクタ電極１１５又は基板２の濡れ性と比較して同等でもよく、高くてもよく、或いは低くてもよい。この場合、接合層３は、はんだで構成されていてもよく、焼結材で構成されていてもよい。低熱伝導部材５３の側面は、接合層３の開口部３ａに接している。低熱伝導部材５３の下面は、基板２の上面に接している。なお、低熱伝導部材５３の下面と基板２の上面との間に接合層３の一部が設けられていてもよい。低熱伝導部材５３の上面は、半導体チップ１の下面側のコレクタ電極１１５に接している。なお、低熱伝導部材５３の上面とコレクタ電極１１５との間に接合層３の一部が設けられていてもよい。第７実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と実質的に同様であるので、重複した説明を省略する。

【0063】

第７実施形態に係る半導体装置によれば、温度検出部１２と重なる位置において、半導体チップ１の下面側のコレクタ電極１１５に開口部が無く、接合層３の開口部３ａに接して低熱伝導部材５３が設けられており、開口部３ａにボイドが形成されていない。このような場合でも、低熱伝導部材５３を設けることで温度検出部１２が配置された領域の温度を上昇させて活性部１１の最高温度に近づけることができるので、活性部１１の温度を適切に検出することができる。

【0064】

（第８実施形態）
第８実施形態に係る半導体装置は、図１９に示すように、温度検出部１２と重なる位置において、半導体チップ１の下面側のコレクタ電極１１５に開口部が無く、接合層３の上面側の凹部３ｂに接して低熱伝導部材５３が設けられており、接合層３にボイドが形成されていない点が、第１実施形態に係る半導体装置と異なる。

【0065】

低熱伝導部材５３の下面及び側面は、基板２の凹部３ｂに接している。低熱伝導部材５３の上面は、半導体チップ１の下面側のコレクタ電極１１５に接している。第８実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と実質的に同様であるので、重複した説明を省略する。

【0066】

第８実施形態に係る半導体装置によれば、温度検出部１２と重なる位置において、半導体チップ１の下面側のコレクタ電極１１５に開口部が無く、接合層３の上面側の凹部３ｂに接して低熱伝導部材５３が設けられており、接合層３にボイドが形成されていない場合でも、低熱伝導部材５３を設けることで温度検出部１２が配置された領域の温度を上昇させて活性部１１の最高温度に近づけることができるので、活性部１１の温度を適切に検出することができる。

【0067】

（第９実施形態）
第９実施形態に係る半導体装置は、図２０に示すように、温度検出部１２と重なる位置において、半導体チップ１の下面側のコレクタ電極１１５に開口部が無く、接合層３の下面側の凹部３ｃに低熱伝導部材５３が設けられており、接合層３にボイドが形成されていない点が、第１実施形態に係る半導体装置と異なる。

【0068】

低熱伝導部材５３の下面は、基板２の上面に接している。低熱伝導部材５３の側面及び上面は、接合層３の凹部３ｃに接している。第９実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と実質的に同様であるので、重複した説明を省略する。

【0069】

第９実施形態に係る半導体装置によれば、温度検出部１２と重なる位置において、半導体チップ１の下面側のコレクタ電極１１５に開口部が無く、接合層３の下面側の凹部３ｃに低熱伝導部材５３が設けられており、接合層３にボイドが形成されていない。このような場合でも、低熱伝導部材５３を設けることで温度検出部１２が配置された領域の温度を上昇させて活性部１１の最高温度に近づけることができるので、活性部１１の温度を適切に検出することができる。

【0070】

（第１０実施形態）
第１０実施形態に係る半導体装置は、図２１に示すように、温度検出部１２が活性部１１の端部に設けられている点が、第１実施形態に係る半導体装置と異なる。第１０実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と実質的に同様であるので、重複した説明を省略する。

【0071】

第１０実施形態に係る半導体装置によれば、温度検出部１２が活性部１１の端部に設けられている場合でも、温度検出部１２が配置された領域の温度を上昇させて活性部１１の最高温度に近づけることができるので、活性部１１の温度を適切に検出することができる。なお、必ずしもワイヤ接続部４２ａが活性部１１の中央部付近にあり、且つ温度検出部１２が活性部１１の周辺部にある必要はない。例えば、温度検出部１２が活性部１１の中央部付近にあってもよい。また、必ずしも活性部１１の中央部付近又はワイヤ接続部４２ａ付近が最高温度になる必要が無い。活性部１１の最高温度となる領域と離れて温度検出部１２が配置されていれば、温度検出部１２が配置された領域の温度を上昇させて活性部１１の最高温度に近づけることができる。

【0072】

（その他の実施形態）
上記のように、本開示の第１～第１０実施形態を記載したが、この開示の一部をなす論述及び図面は本開示を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

【0073】

例えば、第１～第１０実施形態に係る半導体装置において、活性部１１に含まれる活性素子としてＩＧＢＴを例示したが、ｐ^＋型のコレクタ領域１０１の代わりにｎ^＋型のソース領域を設けた構成のＭＯＳＦＥＴにも適用可能である。また、プレーナゲート構造の代わりにトレンチゲート構造のＩＧＢＴ又はＭＯＳＦＥＴにも適用可能である。更に、ＩＧＢＴ単体以外にも、逆導通型ＩＧＢＴ（ＲＣ－ＩＧＢＴ）や、逆阻止絶縁ゲート型バイポーラトランジスタ（ＲＢ－ＩＧＢＴ）にも適用可能である。

【0074】

また、第１～第１０実施形態に係る半導体装置としてイグナイタを例示したが、イグナイタ以外の半導体装置にも適用可能である。また、基板２はイグナイタ用のフレームに限定されず、例えば直接銅接合（ＤＣＢ）基板又は活性金属ろう付け（ＡＭＤ）基板等の絶縁回路基板であってもよい。

【0075】

また、第１～第１０実施形態に係る半導体装置において、半導体チップ１の下面側のはんだの濡れ性を低下させる処理として、半導体チップ１の下面側のコレクタ電極１１５を複数の金属膜の積層構造で構成し、温度検出部１２と重なる位置において、積層構造のうちの接合層３側のはんだの濡れ性が相対的に高い金属膜の一部を選択的に除去して、はんだの濡れ性が相対的に低い金属膜を露出させてもよい。

【0076】

第１～第１０実施形態に係る半導体装置では、１つの半導体チップ１を有する場合を例示したが、複数の半導体チップを有していてもよい。その場合、半導体チップ毎に接合層のボイドを形成してもよい。

【0077】

また、第１～第１０実施形態が開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。このように、本開示はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本開示の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

【符号の説明】

【0078】

１…半導体チップ
２…基板
３…接合層
３ａ…開口部
３ｂ，３ｃ…凹部
１１…活性部
１２…温度検出部（温度センサ）
１３…回路部
３１…空隙（ボイド）
４１，４２…ボンディングワイヤ
５１，５２…低濡れ性部材
５３…低熱伝導部材
１０１…コレクタ領域
１０２…バッファ層
１０３…ドリフト層
１０４ａ～１０４ｃ…ウェル領域
１０５ａ～１０５ｄ…ベース領域
１０６ａ～１０６ｃ…エミッタ領域
１１１ａ，１１１ｂ…ゲート絶縁膜
１１２ａ，１１２ｂ…ゲート電極
１１３ａ，１１３ｂ…層間絶縁膜
１１４…エミッタ電極
１１５…コレクタ電極
１１５ａ…開口部
１１６…絶縁膜
１１７…アノード領域
１１８…カソード領域
１１９…層間絶縁膜
１２０…アノード電極
１２１…カソード電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】