ホーム > 特許ランキング > セイコーエプソン株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024093381
(43)【公開日】2024-07-09
(54)【発明の名称】表示装置および電子機器
(51)【国際特許分類】
G09G 3/3233 20160101AFI20240702BHJP
G09G 3/20 20060101ALI20240702BHJP
【ＦＩ】
G09G3/3233
G09G3/20 611A
G09G3/20 624B
G09G3/20 680A
G09G3/20 623B
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2022209725
(22)【出願日】2022-12-27
(71)【出願人】
【識別番号】000002369
【氏名又は名称】セイコーエプソン株式会社
(74)【代理人】
【識別番号】110003177
【氏名又は名称】弁理士法人旺知国際特許事務所
(72)【発明者】
【氏名】窪田 岳彦
(72)【発明者】
【氏名】太田 人嗣
【テーマコード（参考）】
5C080
5C380
【Ｆターム（参考）】
5C080AA06
5C080BB05
5C080DD05
5C080DD26
5C080FF11
5C080HH09
5C080JJ02
5C080JJ03
5C080JJ04
5C080JJ06
5C080KK07
5C080KK20
5C080KK47
5C380AA01
5C380AB06
5C380AC02
5C380AC11
5C380AC12
5C380AC13
5C380BA01
5C380BA39
5C380BB02
5C380BC18
5C380CA30
5C380CA51
5C380CC03
5C380CC05
5C380CC07
5C380CC26
5C380CC33
5C380CC39
5C380CC64
5C380CD014
5C380CF43
5C380CF52
5C380CF53
5C380CF54
5C380DA44
(57)【要約】
【課題】各種容量の充放電による消費電力の増加を抑制することができる表示装置、およびかかる表示装置を備える電子機器を提供する。
【解決手段】表示装置は、発光素子と、データ線と、配線と、第１定電位が供給される第１定電位線と、前記配線および前記データ線を介して供給される映像信号に応じた駆動電流を前記発光素子に供給する第１トランジスターと、前記データ線と前記第１定電位線とを電気的に接続する第２トランジスターと、前記データ線と前記配線とを電気的に接続するスイッチング素子と、を備える。
【選択図】図３
【解決手段】表示装置は、発光素子と、データ線と、配線と、第１定電位が供給される第１定電位線と、前記配線および前記データ線を介して供給される映像信号に応じた駆動電流を前記発光素子に供給する第１トランジスターと、前記データ線と前記第１定電位線とを電気的に接続する第２トランジスターと、前記データ線と前記配線とを電気的に接続するスイッチング素子と、を備える。
【選択図】図３
【特許請求の範囲】
【請求項1】
発光素子と、
データ線と、
配線と、
第１定電位が供給される第１定電位線と、
前記配線および前記データ線を介して供給される映像信号に応じた電位に基づく駆動電流を前記発光素子に供給する第１トランジスターと、
前記データ線と前記第１定電位線とを電気的に接続する第２トランジスターと、
前記データ線と前記配線とを電気的に接続するスイッチング素子と、
を備えることを特徴とする表示装置。
データ線と、
配線と、
第１定電位が供給される第１定電位線と、
前記配線および前記データ線を介して供給される映像信号に応じた電位に基づく駆動電流を前記発光素子に供給する第１トランジスターと、
前記データ線と前記第１定電位線とを電気的に接続する第２トランジスターと、
前記データ線と前記配線とを電気的に接続するスイッチング素子と、
を備えることを特徴とする表示装置。
【請求項2】
前記配線および前記データ線への前記映像信号の供給を制御する第３トランジスターと、
前記配線と電気的に接続された第１電極と、前記第１電極と対向して配置され、前記第３トランジスターと電気的に接続された第２電極とを有する容量素子と、
をさらに備える請求項１に記載の表示装置。
前記配線と電気的に接続された第１電極と、前記第１電極と対向して配置され、前記第３トランジスターと電気的に接続された第２電極とを有する容量素子と、
をさらに備える請求項１に記載の表示装置。
【請求項3】
第２定電位が供給される第２定電位線と、
前記第１電極と前記第２定電位線とを電気的に接続する第４トランジスターと、
をさらに備える請求項２に記載の表示装置。
前記第１電極と前記第２定電位線とを電気的に接続する第４トランジスターと、
をさらに備える請求項２に記載の表示装置。
【請求項4】
第３定電位が供給される第３定電位線と、
前記第２電極と前記第３定電位線とを電気的に接続する第５トランジスターと、
をさらに備える請求項２に記載の表示装置。
前記第２電極と前記第３定電位線とを電気的に接続する第５トランジスターと、
をさらに備える請求項２に記載の表示装置。
【請求項5】
第２スイッチング素子をさらに備え、
前記データ線は、複数のデータ線に分割されており、
前記複数のデータ線のそれぞれは、前記第２スイッチング素子を介して他のデータ線に接続される、
さらに備える請求項１に記載の表示装置。
前記データ線は、複数のデータ線に分割されており、
前記複数のデータ線のそれぞれは、前記第２スイッチング素子を介して他のデータ線に接続される、
さらに備える請求項１に記載の表示装置。
【請求項6】
前記データ線は、第１データ線と第２データ線とに分割されており、
前記第１データ線と前記第２データ線とを電気的に接続する第３スイッチング素子を、
さらに備える請求項１に記載の表示装置。
前記第１データ線と前記第２データ線とを電気的に接続する第３スイッチング素子を、
さらに備える請求項１に記載の表示装置。
【請求項7】
請求項１に記載の表示装置と、
前記表示装置の動作を制御する制御部と、を有することを特徴とする電子機器。
前記表示装置の動作を制御する制御部と、を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示装置および電子機器に関する。
【背景技術】
【0002】
有機エレクトロルミネッセンス素子等の発光素子を有する表示装置が知られている。かかる表示装置の一例として、特許文献１に記載の電気光学装置が挙げられる。特許文献１に記載の電気光学装置は、画像を表示する表示パネルを有する。表示パネルには、走査線とデータ線との交差に対応して画素回路が設けられる。また、画素回路は、発光素子と、トランジスター回路とを含む。
【0003】
当該トランジスター回路は、駆動トランジスターと、放電トランジスターとを有する。駆動トランジスターは、発光輝度を指示するデータ信号に応じた駆動電流を発光素子に供給する。放電トランジスターは、非発光期間である水平走査期間にオンになって、電位Ｖｏｒｓｔが印加される給電線と発光素子のアノードとを電気的に接続する。放電トランジスターがオンすることで、発光素子のアノードが電位Ｖｏｒｓｔにリセットされる。発光素子が電位Ｖｏｒｓｔにリセットされることで、トランジスター回路と発光素子との接続ノードに残存した電荷が放電される。また、当該表示パネルのデータ線には、容量素子、および寄生容量等の各種容量が存在する。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１８－１５１５０６号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
発光素子のアノードが電位Ｖｏｒｓｔにリセットされる初期化期間を含む水平走査期間において、各種容量の充放電により、消費電力が増加するという問題がある。
【課題を解決するための手段】
【0006】
以上の課題を解決するために、本発明の好適な態様に係る表示装置は、発光素子と、データ線と、配線と、第１定電位が供給される第１定電位線と、前記配線および前記データ線を介して供給される映像信号に応じた駆動電流を前記発光素子に供給する第１トランジスターと、前記データ線と前記第１定電位線とを電気的に接続する第２トランジスターと、前記データ線と前記配線とを電気的に接続するスイッチング素子と、を備える。
【図面の簡単な説明】
【0007】
【図1】第１実施形態の表示装置を模式的に示す平面図である。
【図2】第１実施形態の表示装置の構成を示すブロック図である。
【図4】表示装置の動作を説明するためのタイミングチャートである。
【図11】第１初期化期間における比較例の表示装置の動作を説明するための図である。
【図12】第２初期化期間における比較例の表示装置の動作を説明するための図である。
【図13】第２実施形態の表示装置の構成を示すブロック図である。
【図17】第３実施形態の表示装置の構成を示すブロック図である。
【図24】第３実施形態の表示装置の構成を示すブロック図である。
【図25】変形例の表示装置を示すブロック図である。
【図26】表示装置を備える電子機器としてのヘッドマウントディスプレイの外観を示す斜視図である。
【発明を実施するための形態】
【0008】
以下、添付図面を参照しながら本発明に係る好適な実施形態を説明する。なお、図面において各部の寸法や縮尺は実際のものと適宜異なり、理解を容易にするために模式的に示す部分もある。また、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られない。また、本明細書において、「接続」とは、２以上の要素間の直接的または間接的な接続を意味する。
【0009】
Ａ.第１実施形態
１．表示装置１の基本構成
図１は、第１実施形態の表示装置１を模式的に示す平面図である。図１に示す表示装置１は、例えばヘッドマウントディスプレイにおいて画像を表示するマイクロディスプレイである。また、表示装置１は、例えば、発光素子の一例であるＯＬＥＤを含む有機ＥＬ装置である。ＯＬＥＤは、Organic Light Emitting Diodeの略称である。ＥＬは、Electroluminescenceの略称である。本実施形態では、表示装置１は、フルカラーの画像の表示が可能である。なお、画像には、文字情報のみを表示するものが含まれる。また、表示装置１は単色のみを表示可能な装置であってもよい。
１．表示装置１の基本構成
図１は、第１実施形態の表示装置１を模式的に示す平面図である。図１に示す表示装置１は、例えばヘッドマウントディスプレイにおいて画像を表示するマイクロディスプレイである。また、表示装置１は、例えば、発光素子の一例であるＯＬＥＤを含む有機ＥＬ装置である。ＯＬＥＤは、Organic Light Emitting Diodeの略称である。ＥＬは、Electroluminescenceの略称である。本実施形態では、表示装置１は、フルカラーの画像の表示が可能である。なお、画像には、文字情報のみを表示するものが含まれる。また、表示装置１は単色のみを表示可能な装置であってもよい。
【0010】
表示装置１は、画像を表示する表示部１０を有し、表示部１０で開口する枠状のケース７１に収納される。表示装置１には、ＦＰＣ基板７２の一端が接続されている。ＦＰＣは、Flexible Printed Circuitsの略称である。ＦＰＣ基板７２の他端には、図示省略されたホスト装置を接続するための複数の端子７３が設けられる。複数の端子７３が当該ホスト装置に接続されると、表示装置１には、当該ホスト装置からＦＰＣ基板７２を介して各種信号が供給される。
【0011】
２．表示装置１の回路構成
図２は、実施形態の表示装置１の構成を示すブロック図である。なお、図２では、互いに直交するＸ軸およびＹ軸が図示される。Ｘ軸に沿った方向が「行方向」であり、Ｙ軸に沿った方向が「列方向」である。
図２は、実施形態の表示装置１の構成を示すブロック図である。なお、図２では、互いに直交するＸ軸およびＹ軸が図示される。Ｘ軸に沿った方向が「行方向」であり、Ｙ軸に沿った方向が「列方向」である。
【0012】
図２に示すように、表示装置１は、前述の表示部１０に加え、制御回路３、走査線駆動回路４、およびデータ線駆動回路５を含む。表示部１０、制御回路３、走査線駆動回路４、およびデータ線駆動回路５は、例えばシリコン基板等の半導体基板上に形成される。
【0013】
２－１．表示部１０
図２に示すように、表示部１０には、複数の画素回路１００が行方向および列方向に行列状に配列される。複数の画素回路１００は、複数の画素Ｐに対応して設けられる。
図２に示すように、表示部１０には、複数の画素回路１００が行方向および列方向に行列状に配列される。複数の画素回路１００は、複数の画素Ｐに対応して設けられる。
【0014】
表示部１０には、ｍ行の走査線１２と、３列ごとにグループ化された３ｎ列のデータ線１４とが設けられる。なお、ｍおよびｎのそれぞれは、２以上の整数である。ｎは、グループ数を表す。ｍ行の走査線１２のそれぞれはＸ軸に沿って設けられ、３ｎ列のデータ線１４のそれぞれはＹ軸に沿って設けられる。複数の画素回路１００は、ｍ行の走査線１２と３ｎ列のデータ線１４との交差に対応して設けられる。複数の画素回路１００は、画素Ｐに１対１で設けられており、例えば行方向に並ぶ３個ごとにグループ化される。よって、画素Ｐも同様に、例えば行方向に並ぶ３個ごとにグループ化される。グループ化される３つの画素Ｐは、画像を構成する画素の１ドットを表現する。
【0015】
２－２．制御回路３
図２に示す制御回路３には、図示省略されたホスト装置から出力されるデジタルの映像データＶｉｄｅｏが同期信号Ｓｙｎｃに同期して供給される。制御回路３は、映像データＶｉｄｅｏおよび同期信号Ｓｙｎｃに基づいて表示装置１の各部を制御する。映像データＶｉｄｅｏとは、表示すべき画像における画素Ｐの階調レベルを例えば８ビットで指定する。また、同期信号Ｓｙｎｃとは、映像データＶｉｄｅｏの垂直走査開始を指示する垂直同期信号、水平走査開始を指示する水平同期信号、およびドットクロック信号を含む信号である。
図２に示す制御回路３には、図示省略されたホスト装置から出力されるデジタルの映像データＶｉｄｅｏが同期信号Ｓｙｎｃに同期して供給される。制御回路３は、映像データＶｉｄｅｏおよび同期信号Ｓｙｎｃに基づいて表示装置１の各部を制御する。映像データＶｉｄｅｏとは、表示すべき画像における画素Ｐの階調レベルを例えば８ビットで指定する。また、同期信号Ｓｙｎｃとは、映像データＶｉｄｅｏの垂直走査開始を指示する垂直同期信号、水平走査開始を指示する水平同期信号、およびドットクロック信号を含む信号である。
【0016】
制御回路３は、同期信号Ｓｙｎｃに基づいて制御信号Ｃｔｒ１を生成し、制御信号Ｃｔｒ１を走査線駆動回路４に供給するとともに、同期信号Ｓｙｎｃに基づいて制御信号Ｃｔｒ２を生成し、制御信号Ｃｔｒ２をデータ線駆動回路５に供給する。制御信号Ｃｔｒ１およびＣｔｒ２のそれぞれは、パルス信号や、クロック信号、イネーブル信号などの複数の信号を含む。
【0017】
さらに、制御回路３は、映像データＶｉｄｅｏに基づいて画像データＶｉｄを生成し、画像データＶｉｄをデータ線駆動回路５に供給する。画像データＶｉｄで示される階調レベルと、画素回路１００に含まれる後述の発光素子１５０とでは、輝度の特性が一致しない場合がある。そこで、映像データＶｉｄｅｏで示される階調レベルに対応した輝度で発光素子１５０を発光させるために、制御回路３は、例えば、映像データＶｉｄｅｏの８ビットを１０ビットに変更した画像データＶｉｄを生成する。
【0018】
また、制御回路３は、同期信号Ｓｙｎｃに基づいて各種制御信号を生成し、各種制御信号をデータ線駆動回路５に対して供給する。具体的には、制御回路３は、制御信号／Ｇｒｅｆ、／Ｇｉｎｉ、Ｓｅｌ、／Ｓｅｌをデータ線駆動回路５に供給する。制御信号／Ｇｒｅｆは負論理の制御信号である。制御信号／Ｇｉｎｉは負論理の制御信号である。制御信号／Ｓｅｌは制御信号Ｓｅｌと論理反転の関係にある。
【0019】
また、制御回路３は、図示省略された電源回路からの電力の供給を受け、データ線駆動回路５に対して所定電位を供給する。具体的には、制御回路３は、データ線駆動回路５に対して電位Ｖｏｒｓｔ、電位Ｖｒｅｆおよび電位Ｖｉｎｉ等を供給する。また、当該電源回路から、表示部１０の各画素回路１００、走査線駆動回路４およびデータ線駆動回路５へ電源電位が供給される。
【0020】
２－３．走査線駆動回路４
図２に示すように、走査線駆動回路４は、制御信号Ｃｔｒ１に基づいて走査信号／Ｇｗｒを生成する。走査信号／Ｇｗｒは、垂直同期信号により規定される各フレーム期間Ｖにおいてｍ行の走査線１２を１行ごとに順番に選択して走査するため信号である。図２では、１、２、３、…、ｍ行目の走査線１２に供給される走査信号／Ｇｗｒは、／Ｇｗｒ_１、／Ｇｗｒ_２、／Ｇｗｒ_３、…／Ｇｗｒ_ｍと表記される。なお、フレーム期間Ｖとは、表示装置１が１カット分の画像を表示するのに要する期間をいう。フレーム期間Ｖの長さは、例えば、駆動フレームレートが６０Ｈｚである場合、１／６０秒である。また、本実施形態では、ｍ行の走査線１２が１行ごとに順次選択されるが、複数行ごとに順次選択されてもよい。
図２に示すように、走査線駆動回路４は、制御信号Ｃｔｒ１に基づいて走査信号／Ｇｗｒを生成する。走査信号／Ｇｗｒは、垂直同期信号により規定される各フレーム期間Ｖにおいてｍ行の走査線１２を１行ごとに順番に選択して走査するため信号である。図２では、１、２、３、…、ｍ行目の走査線１２に供給される走査信号／Ｇｗｒは、／Ｇｗｒ_１、／Ｇｗｒ_２、／Ｇｗｒ_３、…／Ｇｗｒ_ｍと表記される。なお、フレーム期間Ｖとは、表示装置１が１カット分の画像を表示するのに要する期間をいう。フレーム期間Ｖの長さは、例えば、駆動フレームレートが６０Ｈｚである場合、１／６０秒である。また、本実施形態では、ｍ行の走査線１２が１行ごとに順次選択されるが、複数行ごとに順次選択されてもよい。
【0021】
また、図２では図示省略するが、走査線駆動回路４は、走査信号／Ｇｗｒの他にも、後述の各種の制御信号／Ｇｃｍｐ、／Ｇｏｒｓｔ、／Ｄｒｓｔ、／Ｇｅｌを生成する。
【0022】
２－４．データ線駆動回路５
図２に示すように、データ線駆動回路５は、データ信号供給回路５０と、ｎ個のデマルチプレクサーＤＭと、３ｎ個の補助回路５１と、３ｎ個の初期化回路５２と、を備える。図２では、ｎ個のデマルチプレクサーＤＭは、ＤＭ_１、ＤＭ_２、…、ＤＭ_ｎと表記される。３ｎ個の補助回路５１と３ｎ個の初期化回路５２とは、３ｎ個の配線１５を介して接続される。
図２に示すように、データ線駆動回路５は、データ信号供給回路５０と、ｎ個のデマルチプレクサーＤＭと、３ｎ個の補助回路５１と、３ｎ個の初期化回路５２と、を備える。図２では、ｎ個のデマルチプレクサーＤＭは、ＤＭ_１、ＤＭ_２、…、ＤＭ_ｎと表記される。３ｎ個の補助回路５１と３ｎ個の初期化回路５２とは、３ｎ個の配線１５を介して接続される。
【0023】
データ信号供給回路５０は、画像データＶｉｄおよび制御信号Ｃｔｒ２に基づいて映像信号Ｖｄを生成する。図２では、３ｎ個の映像信号Ｖｄが、Ｖｄ_１、Ｖｄ_２、Ｖｄ_３、Ｖｄ_４、Ｖｄ_５、Ｖｄ_６、…Ｖｄ_３ｎ－２、Ｖｄ_３ｎ－１およびＶｄ_３ｎと表記される。データ信号供給回路５０は、例えば、シフトレジスター、ラッチ回路、Ｄ／Ａ変換回路およびアンプ群を含む。データ信号供給回路５０は、シリアルで供給される画像データＶｉｄを、３相にパラレル変換し、階調レベルに応じた階調電位に変換して映像信号Ｖｄとして出力する。
【0024】
ｎ個のデマルチプレクサーＤＭは、グループを構成する３列のデータ線１４ごとに設けられる。デマルチプレクサーＤＭ_１には、映像信号Ｖｄ_１、Ｖｄ_２、Ｖｄ_３が供給され、デマルチプレクサーＤＭ_２には、映像信号Ｖｄ_４、Ｖｄ_５、Ｖｄ_６が供給され、デマルチプレクサーＤＭ_ｎには、映像信号Ｖｄ_３ｎ－２、Ｖｄ_３ｎ－１およびＶｄ_３ｎが供給される。また、ｎ個のデマルチプレクサーＤＭは、グループを構成する３列のデータ線１４に映像信号Ｖｄを順番に供給する。
【0025】
３ｎ個の補助回路５１は、３ｎ個の配線１５に対して１対１で設けられる。また、３ｎ個の初期化回路５２は、３ｎ個のデータ線１４に対して１対１で設けられる。
【0026】
３．画素回路１００およびこれに対応する周辺回路の詳細
図３は、図２に示す画素回路１００およびデータ線駆動回路５の構成例を示す図である。複数の画素回路１００は同様の構成である。このため、以下では、複数の画素回路１００のうちの任意の１つ、およびそれに対応するデータ線駆動回路５内の要素について中心に説明する。
図３は、図２に示す画素回路１００およびデータ線駆動回路５の構成例を示す図である。複数の画素回路１００は同様の構成である。このため、以下では、複数の画素回路１００のうちの任意の１つ、およびそれに対応するデータ線駆動回路５内の要素について中心に説明する。
【0027】
３－１．画素回路１００
図３に示すように、画素回路１００は、第１トランジスター５０６、トランジスター５０７、５０８、５０９、保持容量１１０、および発光素子１５０を含む。なお、第１トランジスター５０６、トランジスター５０７、５０８、および５０９のそれぞれは、ＰチャネルＭＯＳ型のトランジスターである。ＭＯＳとは、Metal-Oxide-Semiconductor field-effect transistorの略称である。
図３に示すように、画素回路１００は、第１トランジスター５０６、トランジスター５０７、５０８、５０９、保持容量１１０、および発光素子１５０を含む。なお、第１トランジスター５０６、トランジスター５０７、５０８、および５０９のそれぞれは、ＰチャネルＭＯＳ型のトランジスターである。ＭＯＳとは、Metal-Oxide-Semiconductor field-effect transistorの略称である。
【0028】
第１トランジスター５０６のソースは給電線１１１に電気的に接続される。給電線１１１には、高電位である電位Ｖｅｌが供給される。第１トランジスター５０６は、ゲートおよびソース間の電位Ｖｇｓに応じた駆動電流を発光素子１５０に流す駆動トランジスターである。第１トランジスター５０６は、データ線１４に後述のトランジスター５０７を介して接続されている。第１トランジスター５０６には、配線１５およびデータ線１４を介して供給される映像信号Ｖｄに応じた電位に基づく駆動電流を発光素子１５０に供給する。
【0029】
トランジスター５０７のゲートは走査線１２に電気的に接続される。また、トランジスター５０７のソースまたはドレインの一方はデータ線１４に電気的に接続され、他方は第１トランジスター５０６のゲートと、保持容量１１０の一方の電極とにそれぞれ電気的に接続される。ゆえに、トランジスター５０７は、第１トランジスター５０６のゲートと、データ線１４とを電気的な接続を制御している。トランジスター５０７がオンに設定されると、データ線１４に供給される映像信号Ｖｄに応じた電位が第１トランジスター５０６のゲートに供給される。
【0030】
トランジスター５０８のソースまたはドレインの一方はデータ線１４に電気的に接続され、他方は第１トランジスター５０６のドレインに電気的に接続される。ゆえに、トランジスター５０８は、第１トランジスター５０６が有するドレインとデータ線１４とを電気的に接続する。トランジスター５０８のゲートには制御信号／Ｇｃｍｐが供給される。トランジスター５０８は、第１トランジスター５０６のゲートおよびドレインの間の電位を閾値電位｜Ｖｔｈ｜に収束させる閾値電位補償を行う閾値補償トランジスターとして機能する。なお、第１トランジスター５０６の閾値電位とは、ソースとドレインとの間に電流が流れ始める際のゲートとソースとの電位差をいう。
【0031】
トランジスター５０９のソースは第１トランジスター５０６のドレインに電気的に接続されており、トランジスター５０９のドレインは発光素子１５０のアノードに電気的に接続される。トランジスター５０９は、第１トランジスター５０６のドレインと発光素子１５０のアノードとの間の電気的な接続を制御する制御トランジスターとして機能する。また、トランジスター５０９のゲートには、制御線１１２が接続される。制御線１１２には、制御信号／Ｇｅｌが供給される。
【0032】
発光素子１５０は、アノードとカソードとで有機ＥＬ層を挟持した構成である。発光素子１５０のアノードは、画素回路１００ごとに個別に設けられる画素電極である。これに対して、発光素子１５０のカソードは、画素回路１００のすべてにわたって共通に設けられる共通電極であり、給電線１１８に接続される。給電線１１８には、固定電位である電位Ｖｃｔが供給される。
【0033】
保持容量１１０は、一方の電極が第１トランジスター５０６のゲートに電気的に接続され、他方の電極が給電線１１１に電気的に接続される。このため、保持容量１１０は、第１トランジスター５０６のゲートとソースとの間の電位を保持する。なお、保持容量１１０としては、第１トランジスター５０６のゲートに寄生する寄生容量を用いてもよいし、シリコン基板等の半導体基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量素子を用いてもよい。
【0034】
なお、第１トランジスター５０６、トランジスター５０７、５０８、および５０９のソースおよびドレインは、第１トランジスター５０６、トランジスター５０７、５０８、および５０９の電位の関係に応じて入れ替わってもよい。また、第１トランジスター５０６、トランジスター５０７、５０８、および５０９は薄膜トランジスターであっても電界効果トランジスターであってもよい。
【0035】
３－２．デマルチプレクサーＤＭ
図３に示すように、ｎ個のデマルチプレクサーＤＭのそれぞれは、各グループを構成する３列に対応する３個の第３トランジスター５０１を有し、各グループを構成する３列に映像信号Ｖｄを順番に供給する。第３トランジスター５０１は、例えば、トランスミッションゲートで構成される。なお、図３では、１つの列に対応する１個の第３トランジスター５０１が図示される。また、詳細な図示はしないが、各デマルチプレクサーＤＭが有する３個の第３トランジスター５０１の入力端は互いに共通接続される。また、３個の第３トランジスター５０１の各出力端は、第２配線１６を介して後述の容量素子１２０の第２電極１２２に接続される。各第３トランジスター５０１は、制御信号ＳｅｌがＨレベルであるときにオンし、制御信号ＳｅｌがＬレベルであるときにオフする。すなわち、第３トランジスター５０１は、制御信号／ＳｅｌがＨレベルであるときにオフし、制御信号／ＳｅｌがＬレベルであるときにオンする。なお、制御信号Ｓｅｌは、列ごとに順次排他的に供給される。
図３に示すように、ｎ個のデマルチプレクサーＤＭのそれぞれは、各グループを構成する３列に対応する３個の第３トランジスター５０１を有し、各グループを構成する３列に映像信号Ｖｄを順番に供給する。第３トランジスター５０１は、例えば、トランスミッションゲートで構成される。なお、図３では、１つの列に対応する１個の第３トランジスター５０１が図示される。また、詳細な図示はしないが、各デマルチプレクサーＤＭが有する３個の第３トランジスター５０１の入力端は互いに共通接続される。また、３個の第３トランジスター５０１の各出力端は、第２配線１６を介して後述の容量素子１２０の第２電極１２２に接続される。各第３トランジスター５０１は、制御信号ＳｅｌがＨレベルであるときにオンし、制御信号ＳｅｌがＬレベルであるときにオフする。すなわち、第３トランジスター５０１は、制御信号／ＳｅｌがＨレベルであるときにオフし、制御信号／ＳｅｌがＬレベルであるときにオンする。なお、制御信号Ｓｅｌは、列ごとに順次排他的に供給される。
【0036】
３－３．補助回路５１
図３に示すように、補助回路５１は、映像信号Ｖｄの電圧振幅の圧縮のために用いられる。補助回路５１は、ＰチャネルＭＯＳ型の第５トランジスター５０２および容量素子１２０を含む。第５トランジスター５０２のドレインは第２配線１６に接続され、第５トランジスター５０２のソースは、「第３定電位」としての電位Ｖｒｅｆを供給する第３定電位線１１３に接続される。第５トランジスター５０２のゲートには、制御信号／Ｇｒｅｆが供給される。
図３に示すように、補助回路５１は、映像信号Ｖｄの電圧振幅の圧縮のために用いられる。補助回路５１は、ＰチャネルＭＯＳ型の第５トランジスター５０２および容量素子１２０を含む。第５トランジスター５０２のドレインは第２配線１６に接続され、第５トランジスター５０２のソースは、「第３定電位」としての電位Ｖｒｅｆを供給する第３定電位線１１３に接続される。第５トランジスター５０２のゲートには、制御信号／Ｇｒｅｆが供給される。
【0037】
容量素子１２０は、配線１５と第２配線１６との間に設けられ、これらに電気的に接続される。容量素子１２０は、カップリング容量として機能する。容量素子１２０は、第１電極１２１と第２電極１２２と絶縁層１２３とを有する。第１電極１２１は、配線１５と電気的に接続される。第２電極１２２は、第１電極１２１と対向して配置され、第２配線１６に電気的に接続される。よって、第２電極１２２は、第３トランジスター５０１と電気的に接続される。絶縁層１２３は、第１電極１２１と第２電極１２２との間に配置される。容量素子１２０は、例えば、映像信号Ｖｄの電圧振幅の圧縮のために設けられる。
【0038】
３－４．初期化回路５２
図３に示すように、初期化回路５２は、後述の初期化期間Ａにおいて、画素回路１００に含まれる所定の要素の初期化のために用いられる。初期化回路５２は、ＰチャネルＭＯＳ型の第４トランジスター５０３、トランジスター５０４、トランジスター５０５、およびスイッチング素子５５を含む。
図３に示すように、初期化回路５２は、後述の初期化期間Ａにおいて、画素回路１００に含まれる所定の要素の初期化のために用いられる。初期化回路５２は、ＰチャネルＭＯＳ型の第４トランジスター５０３、トランジスター５０４、トランジスター５０５、およびスイッチング素子５５を含む。
【0039】
スイッチング素子５５は、データ線１４と配線１５との間に配置され、データ線１４と配線１５との電気的な接続を制御する。後で詳述するが、スイッチング素子５５が設けられることで、配線１５の寄生容量、および容量素子１２０の充放電による消費電力の増大を抑制することができる。
【0040】
スイッチング素子５５は、例えば、トランスミッションゲートで構成される。スイッチング素子５５の入力端は、第４トランジスター５０３に接続され、出力端は、トランジスター５０４に接続される。また、スイッチング素子５５は、制御信号ＺｇｏｐｎがＨレベルであるときにオンし、制御信号ＺｇｏｐｎがＬレベルであるときにオフする。すなわち、第３トランジスター５０１は、制御信号／ＺｇｏｐｎがＨレベルであるときにオフし、制御信号／ＺｇｏｐｎがＬレベルであるときにオンする。
【0041】
第４トランジスター５０３のドレインは配線１５に接続され、第４トランジスター５０３のソースは、「第２定電位」としての電位Ｖｉｎｉを供給する第２定電位線１１４に接続される。電位Ｖｉｎｉは、高電位である電位Ｖｅｌと後述の低電位である電位Ｖｏｒｓｔとの間の電位である。第４トランジスター５０３のゲートには、制御信号／Ｇｉｎｉが供給される。
【0042】
トランジスター５０４のドレインはデータ線１４に接続され、トランジスター５０４のソースは低電位である電位Ｖｏｒｓｔを供給する給電線１１５に接続される。トランジスター５０４のゲートには、制御信号／Ｇｏｒｓｔが供給される。
【0043】
トランジスター５０５のドレインはデータ線１４に接続され、トランジスター５０５のソースは高電位である電位Ｖｅｌを供給する給電線１１６に接続される。つまり、トランジスター５０５は、データ線１４と給電線１１６とを電気的に接続する。トランジスター５０５のゲートには、制御信号／Ｄｒｓｔが供給される。
【0044】
本実施形態では、トランジスター５０５は、「第２トランジスター」の例示である。給電線１１６は、「第１定電位線」に相当し、電位Ｖｅｌは、「第１定電位」に相当する。なお、トランジスター５０４を「第２トランジスター」と捉えてもよい。この場合、給電線１１５が「第１定電位線」に相当し、電位Ｖｏｒｓｔは、「第１定電位」に相当する。
【0045】
また、データ線１４には、保持容量１３０を介して給電線１１７が接続される。給電線１１７には、高電位である電位Ｖｅｌが供給される。保持容量１３０は、データ線１４の寄生容量であり、データ線１４と給電線１１７との間の配線間容量としても捉えられる。
【0046】
４．表示装置１の動作
図４は、表示装置１の動作を説明するためのタイミングチャートである。図４に示す１フレーム期間Ｖは、複数の水平走査期間Ｈおよび複数の発光期間Ｄを含む。１フレーム期間Ｖにおいて、１水平走査期間Ｈごとに１～ｍ行の走査線１２が順番に走査される。なお、図４では、１フレーム期間Ｖのうちの１水平走査期間および１発光期間Ｄが示される。また、１水平走査期間Ｈは、１行分の水平走査に要する期間である。１水平走査期間Ｈは、初期化期間Ａ、補償期間Ｂおよび書込期間Ｃを含む。
図４は、表示装置１の動作を説明するためのタイミングチャートである。図４に示す１フレーム期間Ｖは、複数の水平走査期間Ｈおよび複数の発光期間Ｄを含む。１フレーム期間Ｖにおいて、１水平走査期間Ｈごとに１～ｍ行の走査線１２が順番に走査される。なお、図４では、１フレーム期間Ｖのうちの１水平走査期間および１発光期間Ｄが示される。また、１水平走査期間Ｈは、１行分の水平走査に要する期間である。１水平走査期間Ｈは、初期化期間Ａ、補償期間Ｂおよび書込期間Ｃを含む。
【0047】
なお、１水平走査期間Ｈの動作は、各行の画素回路１００で共通である。以下では、複数の画素回路１００のうちの任意の１つの画素回路１００、およびそれに対応する周辺回路について中心に説明する。
【0048】
４－１．フレーム期間Ｖ
４－１Ａ．初期化期間Ａ
図４に示すように、初期化期間Ａは、第１初期化期間Ａ１と、第２初期化期間Ａ２と、第３初期化期間Ａ３とを含む。初期化期間Ａでは、画素回路１００が有する所定の要素の初期化が行われる。
４－１Ａ．初期化期間Ａ
図４に示すように、初期化期間Ａは、第１初期化期間Ａ１と、第２初期化期間Ａ２と、第３初期化期間Ａ３とを含む。初期化期間Ａでは、画素回路１００が有する所定の要素の初期化が行われる。
【0049】
４－１Ａａ．第１初期化期間Ａ１
図５は、図４の第１初期化期間Ａ１における表示装置１の動作を説明するための図である。具体的には、第１初期化期間Ａ１では、第１トランジスター５０６のゲートに高電位である電位Ｖｅｌが供給される。第１初期化期間Ａ１は、第１トランジスター５０６をオフ状態にするための期間である。
図５は、図４の第１初期化期間Ａ１における表示装置１の動作を説明するための図である。具体的には、第１初期化期間Ａ１では、第１トランジスター５０６のゲートに高電位である電位Ｖｅｌが供給される。第１初期化期間Ａ１は、第１トランジスター５０６をオフ状態にするための期間である。
【0050】
図４に示すように、第１初期化期間Ａ１では、走査信号／Ｇｗｒおよび制御信号／ＤｒｓｔがＬレベルに設定される。このため、図５に示すトランジスター５０７およびトランジスター５０５のそれぞれがオンする。この結果、第１トランジスター５０６のゲートには、トランジスター５０５、データ線１４、およびトランジスター５０７を順に介して高電位である電位Ｖｅｌが供給される。第１トランジスター５０６のゲートに高電位である電位Ｖｅｌが供給されると、ゲートおよびソース間の電位がゼロになる。このため、第１トランジスター５０６はオフ状態になる。また、データ線１４の保持容量１３０の一端には、電位Ｖｅｌが供給される。
【0051】
また、図４に示すように、第１初期化期間Ａ１では、制御信号／ＧｃｍｐはＨレベルである。よって、図５に示すトランジスター５０８はオフである。したがって、第１初期化期間Ａ１では、第１トランジスター５０６およびトランジスター５０８がオフである。このため、発光素子１５０に供給される電流の経路が遮断される。
【0052】
また、図４に示すように、第１初期化期間Ａ１では、制御信号ＺｇｏｐｎがＬレベルに設定される。このため、図５に示すスイッチング素子５５は、オフに設定される。よって、データ線１４と配線１５とは非接続な状態である。また、第１初期化期間Ａ１では、制御信号／Ｇｒｅｆおよび制御信号／ＧｉｎｉのそれぞれがＬレベルに設定される。このため、図５に示す第４トランジスター５０３および第５トランジスター５０２のそれぞれがオンする。よって、配線１５および容量素子１２０の第１電極１２１に電位Ｖｉｎｉが供給され、第２配線１６および容量素子１２０の第２電極１２２に電位Ｖｒｅｆが供給される。
【0053】
スイッチング素子５５が設けられていることで、第１初期化期間Ａ１においてデータ線１４と配線１５とを非接続にすることができる。よって、第１初期化期間Ａ１では、配線１５、および第２配線１６には、データ線１４の電位とは異なる電位が供給される。
【0054】
４－１Ａｂ．第２初期化期間Ａ２
図６は、図４の第２初期化期間Ａ２における表示装置１の動作を説明するための図である。第２初期化期間Ａ２では、発光素子１５０の各アノードにリセット電位としての電位Ｖｏｒｓｔが供給される。第２初期化期間Ａ２は、発光素子１５０のアノードを初期化するための期間である。
図６は、図４の第２初期化期間Ａ２における表示装置１の動作を説明するための図である。第２初期化期間Ａ２では、発光素子１５０の各アノードにリセット電位としての電位Ｖｏｒｓｔが供給される。第２初期化期間Ａ２は、発光素子１５０のアノードを初期化するための期間である。
【0055】
図４に示すように、第２初期化期間Ａ２では、制御信号／Ｇｅｌ、制御信号／Ｇｃｍｐおよび制御信号／Ｇｏｒｓｔのそれぞれが、Ｌレベルに設定される。このため、図６に示すトランジスター５０８、５０９および５０４のそれぞれが、オンする。この結果、発光素子１５０のアノードには、トランジスター５０４、データ線１４、トランジスター５０８および５０９を介して低電位である電位Ｖｏｒｓｔが印加される。発光素子１５０のアノードが電位Ｖｏｒｓｔにリセットされることで、発光素子１５０のアノードとトランジスター５０９との接続ノードに残存した電荷が放電される。したがって、第２初期化期間Ａ２では、発光素子１５０のアノードが電位Ｖｏｒｓｔに初期化される。
【0056】
前述のように、発光素子１５０のそれぞれは、アノードとカソードとで有機ＥＬ層を挟持した構成である。このため、発光の際、アノードとカソードとの間には保持容量が寄生する。第２初期化期間Ａ２では、電位Ｖｏｒｓｔがアノードに供給されることで、アノードとカソードとの間の保持容量によって保持される電位がリセットされる。このため、発光素子１５０に再び駆動電流が流れるとき、当該保持容量で保持される電位の影響を受け難い。
【0057】
また、第２初期化期間Ａ２においても、第１初期化期間Ａ１と同様に、制御信号ＺｇｏｐｎがＬレベルのままであるので、図６に示すスイッチング素子５５は、オフのままである。よって、データ線１４と配線１５とは非接続な状態のままである。また、第１初期化期間Ａ１では、制御信号／Ｇｒｅｆおよび制御信号／ＧｉｎｉのそれぞれがＬレベルのままであるので、第４トランジスター５０３および第５トランジスター５０２のそれぞれはオンのままである。よって、第２初期化期間Ａ２においても、第１初期化期間Ａ１と同様に、配線１５、および第２配線１６には、データ線１４の電位とは異なる電位が供給される。
【0058】
４－１Ａｃ．第３初期化期間Ａ３
図７は、図４の第３初期化期間Ａ３における表示装置１の動作を説明するための図である。第３初期化期間Ａ３では、第１トランジスター５０６のゲートに電位Ｖｉｎｉが供給される。第３初期化期間Ａ３は、補償期間Ｂのための前処理期間である。
図７は、図４の第３初期化期間Ａ３における表示装置１の動作を説明するための図である。第３初期化期間Ａ３では、第１トランジスター５０６のゲートに電位Ｖｉｎｉが供給される。第３初期化期間Ａ３は、補償期間Ｂのための前処理期間である。
【0059】
図４に示すように、第３初期化期間Ａ３では、制御信号ＺｇｏｐｎがＨレベルに設定される。このため、図７に示すスイッチング素子５５がオンする。この結果、データ線１４と配線１５とが電気的に接続される。また、第３初期化期間Ａ３では、走査信号／Ｇｗｒおよび制御信号／Ｇｉｎｉのそれぞれが、Ｌレベルに設定される。このため、図７に示すトランジスター５０７および第４トランジスター５０３のそれぞれがオンする。この結果、第１トランジスター５０６のゲート、および保持容量１１０の一端には、第４トランジスター５０３、配線１５、データ線１４およびトランジスター５０７を順に介して電位Ｖｉｎｉが供給される。電位Ｖｉｎｉは、｜Ｖｅｌ－Ｖｉｎｉ｜が第１トランジスター５０６の閾値電位｜Ｖｔｈ｜よりも大きくなるように設定される。このように設定されることで、後述の補償期間Ｂを短くすることができる。
【0060】
また、第３初期化期間Ａ３では、制御信号／ＧｒｅｆがＬレベルのままであるので、第５トランジスター５０２はオンのままである。よって、第３初期化期間Ａ３において、第２配線１６および容量素子１２０の第２電極１２２に電位Ｖｒｅｆが供給される状態が継続される。
【0061】
４－１Ｂ．補償期間Ｂ
図８は、図４の補償期間Ｂにおける表示装置１の動作を説明するための図である。補償期間Ｂでは、第１トランジスター５０６のゲートおよびドレインの間の電位を閾値電位｜Ｖｔｈ｜に収束させる閾値電位補償を行う。
図８は、図４の補償期間Ｂにおける表示装置１の動作を説明するための図である。補償期間Ｂでは、第１トランジスター５０６のゲートおよびドレインの間の電位を閾値電位｜Ｖｔｈ｜に収束させる閾値電位補償を行う。
【0062】
図４に示すように、補償期間Ｂでは、制御信号ＺｇｏｐｎはＨレベルのままであるため、図８に示すデータ線１４および配線１５とは電気的に接続された状態である。また、補償期間Ｂでは、走査信号／Ｇｗｒおよび制御信号／Ｇｃｍｐのそれぞれが、Ｌレベルに設定される。このため、図８に示すトランジスター５０７およびトランジスター５０８のそれぞれがオンする。よって、第１トランジスター５０６のドレインは、トランジスター５０８、データ線１４およびトランジスター５０７を順に介して第１トランジスター５０６のゲートに接続される。よって、第１トランジスター５０６は、ダイオード接続状態になる。それゆえ、データ線１４および第１トランジスター５０６のゲートの各電位は、電位Ｖｉｎｉから上昇し、電位（Ｖｅｌ－｜Ｖｔｈ｜）で飽和する。また、保持容量１１０は第１トランジスター５０６の閾値電位｜Ｖｔｈ｜を保持し、第１トランジスター５０６のゲートおよびドレインの間の電位は閾値電位｜Ｖｔｈ｜に収束する。
【0063】
また、補償期間Ｂでは、制御信号／ＧｒｅｆがＬレベルのままであるので、第５トランジスター５０２はオンのままである。よって、補償期間Ｂにおいて、第２配線１６および容量素子１２０の第２電極１２２に電位Ｖｒｅｆが供給される状態が継続される。
【0064】
４－１Ｃ．書込期間Ｃ
図９は、図４の書込期間Ｃにおける表示装置１の動作を説明するための図である。書込期間Ｃでは、映像信号Ｖｄに応じた電位が第１トランジスター５０６のゲートに供給されるデータ書込み処理が行われる。
図９は、図４の書込期間Ｃにおける表示装置１の動作を説明するための図である。書込期間Ｃでは、映像信号Ｖｄに応じた電位が第１トランジスター５０６のゲートに供給されるデータ書込み処理が行われる。
【0065】
図４に示すように、書込期間Ｃでは、走査信号／ＧｗｒはＬレベルに設定されたままである一方、制御信号／ＧｃｍｐはＨレベルに設定される。このため、図９に示すように、第１トランジスター５０６のダイオード接続状態が解除される。
【0066】
さらに、書込期間Ｃでは、制御信号ＳｅｌがＨレベルに設定され、制御信号／ＧｒｅｆがＨレベルに設定される。このため、第５トランジスター５０２がオフし、第３トランジスター５０１がオンする。よって、容量素子１２０の一端の電位は、電位Ｖｒｅｆから映像信号Ｖｄの電位に変化する。この変化分の電位をΔＶとする。この電位の変化は、第２配線１６、容量素子１２０、配線１５、データ線１４、トランジスター５０７を順に介して第１トランジスター５０６のゲートに伝播する。
【0067】
また、第１トランジスター５０６のゲートは、補償期間Ｂにおける電位（Ｖｅｌ－｜Ｖｔｈ｜）から、前述の電位の変化分ΔＶに容量比ｋ１を乗じた値だけ、上昇方向にシフトした値（Ｖｅｌ－｜Ｖｔｈ｜＋ｋ１・ΔＶ）になる。よって、第１トランジスター５０６のゲートおよびソース間の電位Ｖｇｓは、Ｖｅｌ－（Ｖｅｌ－｜Ｖｔｈ｜＋ｋ１・ΔＶ）＝（｜Ｖｔｈ｜－ｋ１・ΔＶ）になる。
【0068】
なお、容量比ｋ１は、Ｃｒｆ／（Ｃｐａｒａ＋Ｃｒｆ）である。なお、Ｃｒｆは、容量素子１２０の容量である。Ｃｐａｒａは、保持容量１３０の容量である。また、保持容量１１０の容量をＣｐｉｘとする。保持容量１１０の容量Ｃｐｉｘと、保持容量１３０の容量Ｃｐａｒａと、容量素子１２０の容量Ｃｒｆとの関係は、Ｃｐａｒａ＞Ｃｒｆ＞＞Ｃｐｉｘである。容量Ｃｐｉｘは、容量Ｃｒｆ、Ｃｐａｒａに比較して十分に小さい。このため、上記容量比ｋ１において考慮しない。
【0069】
【0070】
図４に示すように、発光期間Ｄでは、走査信号／ＧｗｒがＨレベルに変化し、走査信号／Ｇｃｍｐ、および／ＧｏｒｓｔはＨレベルを維持し、制御信号／ＧｅｌがＬレベルに変化する。このため、図１０に示すトランジスター５０７、およびトランジスター５０８はオフし、トランジスター５０９がオンする。この結果、第１トランジスター５０６の電位Ｖｇｓに応じた駆動電流が発光素子１５０に供給される。発光期間Ｄでの電位Ｖｇｓは、第１トランジスター５０６の閾値電位から、映像信号Ｖｄの電位に応じてレベルシフトした電位である。このため、発光期間Ｄにおいて、発光素子１５０には、階調レベルに応じた電流が第１トランジスター５０６の閾値電位を補償した状態で供給される。
【0071】
以上説明のように、表示装置１は、発光素子１５０と、データ線１４と、配線１５と、「第１定電位線」としての給電線１１６と、駆動トランジスターとしての第１トランジスター５０６と、初期化において用いられるトランジスター５０５と、スイッチング素子５５とを備える。スイッチング素子５５は、データ線１４と配線１５との電気的な接続を制御する。スイッチング素子５５をオンすることで、データ線１４と配線１５とが接続される。スイッチング素子５５をオフすることで、データ線１４と配線１５とが非接続になる。
【0072】
かかるスイッチング素子５５が設けられることで、配線１５に容量素子１２０が設けられている場合、容量素子１２０の充放電による消費電力の増大を抑制することができる。具体的には、水平走査期間Ｈの初期化期間Ａにおいて、容量素子１２０の充放電による消費電力の増大を抑制することができる。
【0073】
前述のように、第１初期化期間Ａ１では、図５に示すように、データ線１４の保持容量１３０、および第１トランジスター５０６のゲートは、発光期間Ｄにおけるデータ線１４の電位から高電位の電位Ｖｅｌに充電される。この第１初期化期間Ａ１では、スイッチング素子５５はオフに設定されるので、データ線１４と配線１５とは非接続である。よって、第１初期化期間Ａ１では、容量素子１２０の第１電極１２１は、高電位の電位Ｖｅｌに充電されない。第１電極１２１には、中間電位である電位Ｖｉｎｉが供給される。また、第２電極１２２には、電位Ｖｒｅｆが供給される。このため、第１電極１２１が高電位の電位Ｖｅｌに充電される場合に比べ、容量素子１２０の低消費電力化を図ることができる。
【0074】
また、第２初期化期間Ａ２において、図６に示すように、データ線１４の保持容量１３０、および発光素子１５０のアノードは、高電位の電位Ｖｅｌから低電位の電位Ｖｏｒｓｔに放電される。この第２初期化期間Ａ２では、スイッチング素子５５はオフに設定されるので、データ線１４と配線１５とは非接続である。よって、第２初期化期間Ａ２では、容量素子１２０の第１電極１２１は、低電位の電位Ｖｏｒｓｔに放電されない。第１電極１２１の電位は、第１初期化期間Ａ１での電位を保ち、電位Ｖｉｎｉのままである。また、第２電極１２２には、電位Ｖｒｅｆのままである。このため、容量素子１２０は充放電されない。よって、低消費電力化を図ることができる。
【0075】
また、第３初期化期間Ａ３において、スイッチング素子５５はオンに設定されるので、データ線１４と配線１５とは電気的に接続される。そして、図７に示すように、データ線１４の保持容量１３０、および第１トランジスター５０６のゲートは、低電位の電位Ｖｏｒｓｔから中間電位の電位Ｖｉｎｉに充電される。第３初期化期間Ａ３での第１電極１２１の電位は、第１初期化期間Ａ１および第２初期化期間Ａ２での電位を保ち、電位Ｖｉｎｉのままである。また、第２電極１２２には、電位Ｖｒｅｆのままである。このため、容量素子１２０は充放電されない。よって、低消費電力化を図ることができる。
【0076】
前述のように、スイッチング素子５５が設けられていることで、初期化期間Ａにおいて、容量素子１２０の第１電極１２１が電位Ｖｉｎｉに一定に保たれる。また、第２電極１２２は電位Ｖｒｅｆに一定に保たれる。このため、初期化期間Ａにおける容量素子１２０の複数回の充放電が回避される。よって、消費電力の増大を抑制することができる。さらに、容量素子１２０が設けられる配線１５の寄生容量の充放電による消費電力の増大を抑制することができる。
【0077】
図１１は、第１初期化期間Ａ１における比較例の表示装置１Ｘの動作を説明するための図である。比較例では、スイッチング素子５５および配線１５が設けられておらず、容量素子１２０がデータ線１４に設けられている。図１１に示すように、比較例では、第１初期化期間Ａ１において、容量素子１２０の第１電極１２１は、発光期間Ｄにおけるデータ線１４の電位から高電位の電位Ｖｅｌに充電される。
【0078】
図１２は、第２初期化期間Ａ２における比較例の表示装置１Ｘの動作を説明するための図である。図１２に示すように、比較例では、第２初期化期間Ａ２において、容量素子１２０の第１電極１２１は、高電位の電位Ｖｅｌから低電位の電位Ｖｏｒｓｔに放電される。また、第３初期化期間Ａ３では、容量素子１２０の第１電極１２１は、低電位の電位Ｖｏｒｓｔから中間電位の電位Ｖｉｎｉに充電される。
【0079】
比較例では、スイッチング素子５５および配線１５が設けられておらず、容量素子１２０がデータ線１４に設けられているため、本実施形態に比べ、初期化期間Ａにおいて容量素子１２０が複数回充放電される。よって、比較例では、本実施形態に比べ、消費電力が増大する。
【0080】
なお、映像信号を圧縮しない場合、容量素子１２０は省略してもよい。この場合であっても、スイッチング素子５５および配線１５を有するため、第１初期化期間Ａ１および第２初期化期間Ａ２でスイッチング素子５５をオフにすることで、配線１５の寄生容量の充放電を抑制することができる。よって、低消費電力化を図ることができる。
【0081】
また、前述のように、表示装置１は、第３トランジスター５０１と容量素子１２０とを有する。第３トランジスターは、第２配線１６、配線１５およびデータ線１４への映像信号Ｖｄに応じた電位の供給を制御する。よって、映像信号Ｖｄに応じた電位は、第２配線１６および配線１５を介してデータ線１４に供給される。前述のように、容量素子１２０がある場合、スイッチング素子５５が設けられていることで、充放電による消費電力の増大を抑制することができる。このため、容量素子１２０がある場合には、配線１５の寄生容量の充放電に加え、容量素子１２０の充放電による消費電力の増大を抑制できる。よって、容量素子１２０がある場合、表示装置１がスイッチング素子５５を備えることは特に有効である。
【0082】
表示装置１は、第４トランジスター５０３を有する。第４トランジスター５０３は、第１電極１２１と第２定電位線１１４とを電気的に接続する。このため、初期化期間Ａにおいて第１電極１２１を電位Ｖｉｎｉで一定に保つことができる。よって、容量素子１２０の充放電による消費電力の増大が抑制される。
【0083】
さらに、表示装置１は、第５トランジスター５０２を有する。第５トランジスター５０２は、第２電極１２２と第３定電位線１１３とを電気的に接続する。このため、初期化期間Ａにおいて第２電極１２２を電位Ｖｒｅｆで一定に保つことができる。よって、容量素子１２０の充放電による消費電力の増大が抑制される。
【0084】
Ｂ．第２実施形態
第２実施形態を説明する。なお、以下の各例示において機能が第１実施形態と同様である要素については、第１実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。
第２実施形態を説明する。なお、以下の各例示において機能が第１実施形態と同様である要素については、第１実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。
【0085】
【0086】
第２実施形態の表示装置１Ａは、複数の第２スイッチング素子５６を有すること、およびデータ線１４が複数のデータ線１４ａに分割されていることが第１実施形態の表示装置１と異なる。
【0087】
図１３に示すように、表示装置１Ａは、複数の第２スイッチング素子５６を有する。各第２スイッチング素子５６は、行ごとに設けられる。別の見方をすれば、各第２スイッチング素子５６は、画素回路１００ごとに設けられる。
【0088】
図１４に示すように、データ線１４は、複数のデータ線１４ａに分割されている。具体的には、データ線１４は、行ごとに分割されている。このため、複数のデータ線１４ａが、画素回路１００ごとに設けられる。別の見方をすれば、列ごとに複数のデータ線１４ａが第２スイッチング素子５６を介して接続されている。よって、１つのデータ線１４ａは、他のデータ線１４ａに第２スイッチング素子５６を介して接続される。なお、保持容量１３０は、１列分の寄生容量である。
【0089】
【0090】
図１５に示すように、まず、全ての第２スイッチング素子５６がオンに設定される。この状態で、表示部１０の上から１行目に対応する画素Ｐにおけるデータ書込み処理が行われる。１行目の画素Ｐにおけるデータ書込み処理が終了したら、１行目の画素Ｐに対応する第２スイッチング素子５６をオフにする。次に、図１６に示すように、２行目の画素Ｐにおけるデータ書込み処理が行われる。この２行目の画素Ｐにおけるデータ書込み処理では、１行目に対応する第２スイッチング素子５６がオフに設定されているため、１行目に対応するデータ線１４ａと２行目に対応するデータ線１４ａとは非接続の状態である。２行目の画素Ｐにおけるデータ書込み処理が終了したら、２行目の画素Ｐに対応する第２スイッチング素子５６をオフにする。このようにして、第２スイッチング素子５６が順次オフに設定される。
【0091】
前述のように、行ごとに複数の第２スイッチング素子５６が設けられていることで、１行ずつ順次第２スイッチング素子５６をオフにすることができる。このため、初期化期間Ａにおける保持容量１３０の充放電量は減少していく。よって、本実施形態では、第１実施形態に比べて保持容量１３０の充放電による消費電力の増大をさらに抑制することができる。よって、第１実施形態に比べて低消費電力化を図ることができる。
【0092】
また、本実施形態においても、第１実施形態と同様に、スイッチング素子５５が設けられているため、配線１５の寄生容量および容量素子１２０の充放電による消費電力の増大を抑制することができる。
【0093】
Ｃ．第３実施形態
第３実施形態を説明する。なお、以下の各例示において機能が第１実施形態と同様である要素については、第１実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。
第３実施形態を説明する。なお、以下の各例示において機能が第１実施形態と同様である要素については、第１実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。
【0094】
図１７は、第３実施形態の表示装置１Ｂの構成を示すブロック図である。図１８は、図１７に示す上部回路１０ａおよびデータ線駆動回路５ａの構成例の図である。図１９は、図１７に示す下部回路１０ｂおよびデータ線駆動回路５ｂの構成例の図である。
【0095】
第３実施形態の表示装置１Ｂの表示部１０Ｂは、上部回路１０ａと下部回路１０ｂとを有すること、およびデータ線駆動回路５ａとデータ線駆動回路５ｂとを有することが第１実施形態の表示装置１と異なる。
【0096】
図１７に示すように各データ線１４は、第１データ線１４１と第２データ線１４２とに分割されている。上部回路１０ａには第１データ線１４１が設けられ、下部回路１０ｂには、第２データ線１４２が設けられる。また、上部回路１０ａの第１データ線１４１には、データ線駆動回路５ａが電気的に接続される。下部回路１０ｂの第２データ線１４２には、データ線駆動回路５ｂが電気的に接続される。なお、データ線駆動回路５ａおよび５ｂは、第１実施形態のデータ線駆動回路５と同様の構成および機能を有する。したがって、詳細な図示はしないが、データ線駆動回路５ａおよび５ｂのそれぞれは、初期化回路５２、補助回路５１、デマルチプレクサーＤＭおよびデータ信号供給回路５０を含む。
【0097】
図１８に示すように、上部回路１０ａには複数の第２スイッチング素子５６ａが設けられる。複数の第２スイッチング素子５６ａのそれぞれは、行ごとに設けられる。別の見方をすれば、複数の第２スイッチング素子５６ａのそれぞれは、画素回路１００ごとに設けられる。図１８に示すように、第１データ線１４１は、複数のデータ線１４ａに分割されている。列ごとに複数のデータ線１４ａが第２スイッチング素子５６ａを介して接続されている。よって、１つのデータ線１４ａは、他のデータ線１４ａに第２スイッチング素子５６ａを介して接続される。なお、保持容量１３０ａは、１列分の寄生容量である。
【0098】
図１９に示すように、下部回路１０ｂには複数の第２スイッチング素子５６ｂが設けられる。複数の第２スイッチング素子５６ｂのそれぞれは、行ごとに設けられる。別の見方をすれば、複数の第２スイッチング素子５６ｂのそれぞれは、画素回路１００ごとに設けられる。また、第２データ線１４２は、複数のデータ線１４ｂに分割されている。列ごとに複数のデータ線１４ｂが第２スイッチング素子５６ｂを介して接続されている。よって、１つのデータ線１４ｂは、他のデータ線１４ｂに第２スイッチング素子５６ｂを介して接続される。なお、保持容量１３０ｂは、１列分の寄生容量である。
【0099】
【0100】
図２０に示すように、まず、１行目に対応する第２スイッチング素子５６ａがオンに設定され、その他のスイッチング素子はオフに設定される。この状態で、１行目の画素Ｐにおけるデータ書込み処理が行われる。この１行目の画素Ｐにおけるデータ書込み処理では、２行目に対応する第２スイッチング素子５６ａがオフに設定されているため、２行目に対応するデータ線１４ａと１行目に対応するデータ線１４ａとは非接続の状態である。図２１に示すように、１行目の画素Ｐにおけるデータ書込み処理が終了したら、２行目の画素Ｐに対応する第２スイッチング素子５６ａをオンにし、２行目の画素Ｐにおけるデータ書込み処理が行われる。２行目の画素Ｐにおけるデータ書込み処理が終了したら、２行目の画素Ｐに対応する第２スイッチング素子５６ａをオンにする。このようにして、複数の第２スイッチング素子５６ａは、１行目から順次オンに設定される。
【0101】
前述のように、上部回路１０ａにおいて、行ごとに複数の第２スイッチング素子５６ａが設けられていることで、上から順に第２スイッチング素子５６ａがオンに設定される。このため、保持容量１３０ａの充放電量が徐々に増加する。しかし、全体として保持容量１３０ａの充放電による消費電力の増大を抑制することができる。
【0102】
図２２および図２３のそれぞれは、図１７に示す下部回路１０ｂにおける動作を説明するための図である。下部回路１０ｂにおいて、データ書込みが終了した行から順次、第２スイッチング素子５６ｂがオフに設定される。下部回路１０ｂでは、全ての第２スイッチング素子５６がオンに設定された状態で、表示部１０の上から１行ずつ順次データ書込み処理が行われる。
【0103】
図２２に示すように、例えば、ｍ－１行目の書込みが行われる場合、ｍ行目およびｍ－１行名に対応する第２スイッチング素子５６ｂがオンに設定され、その他の第２スイッチング素子５６ｂはオフに設定される。この状態で、ｍ－１行目の画素Ｐにおけるデータ書込み処理が行われる。このｍ－１行目の画素Ｐにおけるデータ書込み処理では、ｍ－２行目に対応する第２スイッチング素子５６ｂがオフに設定されているため、ｍ－１行目に対応するデータ線１４ａとｍ－２行目に対応するデータ線１４ａとは非接続の状態である。図２３に示すように、ｍ－１行目の画素Ｐにおけるデータ書込み処理が終了したら、ｍ－１行目の画素Ｐに対応する第２スイッチング素子５６ｂをオフにし、ｍ行目の画素Ｐにおけるデータ書込み処理が行われる。このようにして、複数の第２スイッチング素子５６ｂは、上から順次オンに設定される。
【0104】
前述のように、下部回路１０ｂにおいて、行ごとに複数の第２スイッチング素子５６ｂが設けられていることで、上から順に第２スイッチング素子５６ｂがオフに設定される。このため、初期化期間Ａにおける保持容量１３０ｂの充放電量は減少していく。このため、本実施形態では、第１実施形態に比べて、保持容量１３０ｂの充放電による消費電力の増大を抑制することができる。よって、第１実施形態に比べて低消費電力化を図ることができる。
【0105】
また、本実施形態においても、第１実施形態と同様に、スイッチング素子５５が設けられているため、配線１５の寄生容量および容量素子１２０の充放電による消費電力の増大を抑制することができる。
【0106】
Ｄ．第４実施形態
第４実施形態を説明する。なお、以下の各例示において機能が第１実施形態と同様である要素については、第３実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。
第４実施形態を説明する。なお、以下の各例示において機能が第１実施形態と同様である要素については、第３実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。
【0107】
図２４は、第３実施形態の表示装置１Ｃの構成を示すブロック図である。第３実施形態の表示装置１Ｃの表示部１０Ｃは、上部回路１０ａと下部回路１０ｂとの間に第３スイッチング素子５７を有することが第１実施形態の表示装置１と異なる。また、表示装置１Ｃのデータ線駆動回路５ｃでは、補助回路５１、デマルチプレクサーＤＭおよびデータ信号供給回路５０が省略される。
【0108】
図２４に示すように第１データ線１４１と第２データ線１４２との間には、第３スイッチング素子５７が設けられる。第３スイッチング素子５７は、第１データ線１４１と第２データ線１４２の接続を制御する。また、第２データ線１４２には、データ線駆動回路５ｃが電気的に接続される。詳細な図示はしないが、データ線駆動回路５ｃは、初期化回路５２を有する。ただし、データ線駆動回路５ｃでは、補助回路５１、デマルチプレクサーＤＭおよびデータ信号供給回路５０が省略される。
【0109】
本実施形態では、データ線駆動回路５ｂから、上部回路１０ａおよび下部回路１０ｂに映像信号Ｖｄに応じた電位が供給される。上部回路１０ａにおける初期化の際には第３スイッチング素子５７をオフにし、データ書込みの際には第３スイッチング素子５７をオンにする。このため、初期化期間Ａにおける保持容量１３０の充放電による消費電力の増大を抑制することができるとともに、データ線駆動回路５ｃの配置スペースをデータ線駆動回路５ｂに比べて小さくすることができる。
【0110】
また、図示はしないが、本実施形態においても、第１実施形態と同様に、表示装置１Ｃはスイッチング素子５５を備えている。このため、配線１５の寄生容量および容量素子１２０の充放電による消費電力の増大を抑制することができる。
【0111】
Ｅ．変形例
前述の各実施形態は、例えば、以下に述べる各種の変形が可能である。また、各変形例を適宜組み合わせてもよい。
前述の各実施形態は、例えば、以下に述べる各種の変形が可能である。また、各変形例を適宜組み合わせてもよい。
【0112】
図２５は、変形例の表示装置１Ｄを示すブロック図である。図２５に示す表示装置１Ｄは、データ線１４が第１データ線１４１と第２データ線１４２とに分割されている。また、第１データ線１４１にはデータ線駆動回路５ａが接続され、第２データ線１４２にデータ線駆動回路５ｂが接続される。データ線１４が２つに分割されていることで、第１実施形態に比べ、保持容量１３０の充放電による消費電力の増大を抑制することができる。
【0113】
前述の実施形態では、発光素子１５０のそれぞれは、ＯＬＥＤである。しかし、例えば「発光素子」は、ＬＥＤ、ミニＬＥＤ、マイクロＬＥＤ等であってもよい。ＬＥＤは、light-emitting diodeの略である。
【0114】
Ｆ．電子機器
前述の各実施形態または各変形例の表示装置１、１Ａ、１Ｂ、１Ｃおよび１Ｄは、各種の電子機器に適用することができる。前述の実施形態に係る表示装置１は、特に２Ｋ２Ｋ以上の高精細な画像の表示を要求され、かつ小型であることを要求される電子機器に好適である。
前述の各実施形態または各変形例の表示装置１、１Ａ、１Ｂ、１Ｃおよび１Ｄは、各種の電子機器に適用することができる。前述の実施形態に係る表示装置１は、特に２Ｋ２Ｋ以上の高精細な画像の表示を要求され、かつ小型であることを要求される電子機器に好適である。
【0115】
図２６は、電子機器としてのヘッドマウントディスプレイ３００の外観を示す斜視図である。図２７は、図２６に示すヘッドマウントディスプレイ３００の光学的な構成の図である。図２７では、左眼用の表示装置１を表示装置１Ｌと表記し、右眼用の表示装置１を表示装置１Ｒと表記する。なお、表示装置１の代わりに、表示装置１Ａ、１Ｂ、１Ｃまたは１Ｄを用いてもよい。
【0116】
図２６に示されるように、ヘッドマウントディスプレイ３００は、テンプル３１０、ブリッジ３２０、投射光学系３０１Ｌ、投射光学系３０１Ｒ、および制御部３５０を備える。また、図２７に示すように、ヘッドマウントディスプレイ３００は、２つの表示装置１を備える。制御部３５０は、例えばプロセッサーおよびメモリーを含み、２つの表示装置１の各動作を制御する。
【0117】
表示装置１Ｌによって形成される映像光ＬＬは、投射光学系３０１Ｌに出射される。投射光学系３０１Ｌは、光学レンズ３０２Ｌおよびハーフミラー３０３Ｌを含む。映像光ＬＬは、光学レンズ３０２Ｌを介してハーフミラー３０３Ｌに向けて出射される。映像光ＬＬの一部はハーフミラー３０３Ｌで反射し、ヘッドマウントディスプレイ３００の装着者の瞳ＥＹに投射される。また、映像光ＬＬの一部は、ハーフミラー３０３Ｌを透過する。同様に、表示装置１Ｒによって形成される映像光ＬＲは、投射光学系３０１Ｒに出射される。投射光学系３０１Ｒは、光学レンズ３０２Ｒおよびハーフミラー３０３Ｒを含む。映像光ＬＲは、光学レンズ３０２Ｒを介してハーフミラー３０３Ｌに向けて出射される。映像光ＬＲの一部はハーフミラー３０３Ｒで反射し、ヘッドマウントディスプレイ３００の装着者の瞳ＥＹに投射される。また、映像光ＬＲの一部は、ハーフミラー３０３Ｒを透過する。
【0118】
ヘッドマウントディスプレイ３００の装着者は、外界像を視認しながら、映像光ＬＬおよびＬＲにより形成された画像を視認することができる。
【0119】
ヘッドマウントディスプレイ３００は、前述の表示装置１および制御部３５０を備える。表示装置１によれば、各種容量の充放電による消費電力を抑制することができる。したがって、ヘッドマウントディスプレイ３００が表示装置１を備えることで、ヘッドマウントディスプレイ３００の低消費電力化を図ることができる。
【0120】
なお、前述の表示装置１が適用される電子機器としては、ヘッドマウントディスプレイ３００のほか、デジタルスコープ、デジタル双眼鏡、デジタルスチルカメラ、ビデオカメラなど眼に近接して配置する電子機器が挙げられる。さらに、携帯電話機、スマートフォン、スマートウォッチ、携帯情報端末（ＰＤＡ：Personal Digital Assistants）、カーナビゲーション装置、および車載用のインストルメントパネルなどの表示器等の電子機器に設けられる表示部として適用することができる。また、表示装置１は、投写式プロジェクターのライトバルブに適用可能である。
【0121】
以上、本発明について図示の実施形態および変形例に基づいて説明したが、本発明は、これらに限定されるものではない。また、本発明の各部の構成は、前述した実施形態の同様の機能を発揮する任意の構成のものに置換することができ、また、任意の構成を付加することもできる。
【符号の説明】
【0122】
１…表示装置、３…制御回路、４…走査線駆動回路、５…データ線駆動回路、５ａ…データ線駆動回路、５ｂ…データ線駆動回路、５ｃ…データ線駆動回路、１０…表示部、１０Ｂ…表示部、１０Ｃ…表示部、１０ａ…上部回路、１０ｂ…下部回路、１２…走査線、１４…データ線、１４Ｘ…データ線、１４ａ…データ線、１４ｂ…データ線、１５…配線、１６…第２配線、５０…データ信号供給回路、５１…補助回路、５２…初期化回路、５５…スイッチング素子、５６…第２スイッチング素子、５６ａ…第２スイッチング素子、５６ｂ…第２スイッチング素子、５７…第３スイッチング素子、７１…ケース、７２…ＦＰＣ基板、７３…端子、１００…画素回路、１１０…保持容量、１１１…給電線、１１２…制御線、１１３…第３定電位線、１１４…第２定電位線、１１５…給電線、１１６…給電線、１１７…給電線、１１８…給電線、１２０…容量素子、１２０Ｘ…容量素子、１２１…第１電極、１２１Ｘ…第１電極、１２２…第２電極、１２３…絶縁層、１３０…保持容量、１３０Ｘ…保持容量、１３０ａ…保持容量、１３０ｂ…保持容量、１４１…第１データ線、１４２…第２データ線、１５０…発光素子、３００…ヘッドマウントディスプレイ、３０１Ｌ…投射光学系、３０１Ｒ…投射光学系、３０２Ｌ…光学レンズ、３０２Ｒ…光学レンズ、３０３Ｌ…ハーフミラー、３０３Ｒ…ハーフミラー、３１０…テンプル、３２０…ブリッジ、３５０…制御部、５０１…第３トランジスター、５０２…第５トランジスター、５０３…第４トランジスター、５０４…トランジスター、５０５…トランジスター、５０６…第１トランジスター、５０６Ｘ…第１トランジスター、５０７…トランジスター、５０８…トランジスター、５０９…トランジスター、Ａ…初期化期間、Ａ１…第１初期化期間、Ａ２…第２初期化期間、Ａ３…第３初期化期間、Ｂ…補償期間、Ｃ…書込期間、Ｄ…発光期間、ＤＭ…デマルチプレクサー、ＥＹ…瞳、Ｈ…水平走査期間、Ｖ…フレーム期間、ＬＬ…映像光、ＬＲ…映像光、Ｐ…画素。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
