知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024093543
(43)【公開日】2024-07-09
(54)【発明の名称】プラズマ加工装置用パルス電源装置
(51)【国際特許分類】
H02M 9/06 20060101AFI20240702BHJP
H02M 3/155 20060101ALI20240702BHJP
H02M 7/48 20070101ALI20240702BHJP
【ＦＩ】
H02M9/06 Z
H02M3/155 H
H02M7/48 E
【審査請求】有
【請求項の数】3
【出願形態】ＯＬ
(21)【出願番号】P 2022209998
(22)【出願日】2022-12-27
(11)【特許番号】
(45)【特許公報発行日】2024-06-25
(71)【出願人】
【識別番号】392026888
【氏名又は名称】京都電機器株式会社
(74)【代理人】
【識別番号】110001069
【氏名又は名称】弁理士法人京都国際特許事務所
(72)【発明者】
【氏名】藤吉 敏一
(72)【発明者】
【氏名】小西 庸平
【テーマコード（参考）】
5H730
5H770
【Ｆターム（参考）】
5H730AS05
5H730BB13
5H730BB27
5H730CC02
5H730EE04
5H730EE07
5H730EE13
5H730EE59
5H730FD01
5H730FD31
5H770CA01
5H770CA02
5H770DA01
5H770DA41
(57)【要約】
【課題】パルス電圧の繰り返し周波数を高くする場合でも、急峻な立上り及び立下りとパルス頂部の波形形状の柔軟性とを両立させる。
【解決手段】本発明の一態様であるプラズマ加工装置用パルス電源装置は、交流電力に基いて出力電圧波形の１周期分に対応する電圧パターン情報によるピーク電圧値に応じた直流高電圧を生成する高電圧生成部２と、電圧パターン情報による時間経過に対応するパターン形状の変化に従って、高電圧をスイッチングするPWM方式のコンバータであるパルス頂部波形整形部３と、キャリア信号成分を除去するフィルタ４と、複数の半導体スイッチング素子、共振リアクトル、共振コンデンサ、を有し、ＬＣ共振を利用してパルス電圧の急峻な立上り部及び立下り部をそれぞれ形成するパルス端部波形整形部５と、を備える。パルス頂部とパルス端部をそれぞれに特化した回路で生成することにより、急峻に立上げ及び立下げを行うとともにパルス頂部の波形形状の柔軟性を可能とし得る。
【選択図】図１
【解決手段】本発明の一態様であるプラズマ加工装置用パルス電源装置は、交流電力に基いて出力電圧波形の１周期分に対応する電圧パターン情報によるピーク電圧値に応じた直流高電圧を生成する高電圧生成部２と、電圧パターン情報による時間経過に対応するパターン形状の変化に従って、高電圧をスイッチングするPWM方式のコンバータであるパルス頂部波形整形部３と、キャリア信号成分を除去するフィルタ４と、複数の半導体スイッチング素子、共振リアクトル、共振コンデンサ、を有し、ＬＣ共振を利用してパルス電圧の急峻な立上り部及び立下り部をそれぞれ形成するパルス端部波形整形部５と、を備える。パルス頂部とパルス端部をそれぞれに特化した回路で生成することにより、急峻に立上げ及び立下げを行うとともにパルス頂部の波形形状の柔軟性を可能とし得る。
【選択図】図１
【特許請求の範囲】
【請求項1】
プラズマ加工装置において加工処理を行うためのプラズマ負荷に繰り返しパルス電圧を印加するプラズマ加工装置用パルス電源装置であって、
a)外部から供給される交流電力に基いて、当該パルス電源装置からの出力電圧波形の少なくとも１周期分に対応する電圧パターン情報によるピーク電圧値に応じた、絶対値が該ピーク電圧値以上である高電圧を生成する高電圧生成部、
b)前記電圧パターン情報による時間経過に対応するパターン形状の変化に従って、前記高電圧をスイッチングするコンバータである波形整形部、及び、前記波形整形部から出力される電圧波形に重畳している該波形整形部でのスイッチングに伴う不要な信号成分を除去するフィルタ、を含み、前記繰り返しパルス電圧の頂部の電圧波形を形成するパルス頂部波形形成部と、
c)前記パルス頂部波形形成部からの出力電圧が与えられる一対の電位線間に接続された電源コンデンサ、前記一対の電位線間に配置された複数の半導体スイッチング素子を含むブリッジ回路、該ブリッジ回路の中点と電圧出力端との間に接続された共振リアクトル、及び、前記電圧出力端と前記一対の電位線の一方との間に接続された共振コンデンサ、を有し、前記パルス頂部波形形成部により形成された周期的な電圧の変化に同期した所定のタイミングで前記複数の半導体スイッチング素子をオン・オフ動作させて前記共振リアクトルと前記共振コンデンサとの共振による共振電流を流し、該共振電流による電圧波形を部分的に利用して、前記繰り返しパルス電圧の立上り部及び立下り部をそれぞれ形成するパルス端部波形形成部と、
を備えるプラズマ加工装置用パルス電源装置。
a)外部から供給される交流電力に基いて、当該パルス電源装置からの出力電圧波形の少なくとも１周期分に対応する電圧パターン情報によるピーク電圧値に応じた、絶対値が該ピーク電圧値以上である高電圧を生成する高電圧生成部、
b)前記電圧パターン情報による時間経過に対応するパターン形状の変化に従って、前記高電圧をスイッチングするコンバータである波形整形部、及び、前記波形整形部から出力される電圧波形に重畳している該波形整形部でのスイッチングに伴う不要な信号成分を除去するフィルタ、を含み、前記繰り返しパルス電圧の頂部の電圧波形を形成するパルス頂部波形形成部と、
c)前記パルス頂部波形形成部からの出力電圧が与えられる一対の電位線間に接続された電源コンデンサ、前記一対の電位線間に配置された複数の半導体スイッチング素子を含むブリッジ回路、該ブリッジ回路の中点と電圧出力端との間に接続された共振リアクトル、及び、前記電圧出力端と前記一対の電位線の一方との間に接続された共振コンデンサ、を有し、前記パルス頂部波形形成部により形成された周期的な電圧の変化に同期した所定のタイミングで前記複数の半導体スイッチング素子をオン・オフ動作させて前記共振リアクトルと前記共振コンデンサとの共振による共振電流を流し、該共振電流による電圧波形を部分的に利用して、前記繰り返しパルス電圧の立上り部及び立下り部をそれぞれ形成するパルス端部波形形成部と、
を備えるプラズマ加工装置用パルス電源装置。
【請求項2】
前記高電圧生成部、前記パルス頂部波形形成部、及び前記パルス端部波形形成部の組を複数備え、該複数のパルス端部波形形成部の出力を直列に合成するとともに、該複数の組を同位相で駆動することにより出力を加算する、請求項１に記載のプラズマ加工装置用パルス電源装置。
【請求項3】
前記高電圧生成部、前記パルス頂部波形形成部、及び前記パルス端部波形形成部の組を複数備え、該複数のパルス端部波形形成部の出力を直列に合成するとともに、該複数の組を時分割で駆動する、請求項１に記載のプラズマ加工装置用パルス電源装置。
【請求項4】
互いに異なる組において同極性のパルス電圧を生成する、請求項３に記載のプラズマ加工装置用パルス電源装置。
【請求項5】
前記複数の組の少なくとも一つの組の出力が他の組とは異なる極性のパルス電圧となるように、前記パルス頂部波形形成部の出力配線の接続を入れ替え可能とした、請求項３に記載のプラズマ加工装置用パルス電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、各種のプラズマ加工装置に用いられるパルス電源装置に関する。
【背景技術】
【0002】
現在、半導体プロセスを始めとする様々な分野において、プラズマを利用して対象物に対しエッチング、スパッタリングなどの加工処理を施すプラズマ加工装置が用いられている。こうしたプラズマ加工装置に使用される電源装置では、数百Ｖ～数kV程度の波高値の高電圧パルスを生成する必要がある。
【0003】
こうした電源装置として、特許文献１、２に記載のものが知られている。この電源装置では、リアクトルと容量性負荷回路とを含む共振回路での共振現象を利用して、直流パルス電圧の立上り波形及び立下り波形を形成している。こうした手法によって、直流パルス電圧の損失を抑えながら、高電圧である直流パルス電圧の立上り時間及び立下り時間を短縮することが可能である。
【0004】
一方で、プラズマ加工装置用の電源装置には、その加工の目的や対象物の種類、加工の方式などに応じて、直流パルス電圧の立上りや立下りを緩慢に行いたい、或いは、特定の二つの電圧レベルのパルス電圧だけでなく、多段階の電圧レベルのパルス電圧を使用したい、といった様々な要望がある。こうした要望に対し、特許文献３に記載の電源装置では、ＰＷＭ制御を利用して高電圧パルスの立上り部、立下り部、パルス頂部を含めて様々なパルス波形を低損失で柔軟に形成することが可能である。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特許第６８１０３１６号公報
【特許文献2】特許第６８１０３１７号公報
【特許文献3】特許第７０１１１１８号公報
【非特許文献】
【0006】
【非特許文献1】S.-B.Wang、ほか１名、「Control of ion energy distribution at substrates during plasma processing」、JOURNAL OF APPLIED PHYSICS、Vol. 88、No. 2、15 JULY 2000、pp.643-646
【発明の概要】
【発明が解決しようとする課題】
【0007】
非特許文献１等の記載によれば、基板（ウエハ）に対するプラズマ処理において、電源装置からプラズマ加工装置に供給する高電圧パルスの頂部の電圧変化を鋸波状とし、プラズマ負荷の諸条件に合わせてこの鋸波状の電圧変化を制御することにより、ウエハ上における電位の時間変動を平坦な矩形波状とすることが、該ウエハ上のイオンエネルギーを適切に制御するうえで望ましい場合があるとされている。上述した特許文献３に記載の電源装置では、こうした波形形状の高電圧パルスも生成することが可能である。
【0008】
しかしながら、パルス電圧の繰り返し周波数を例えば数百kHz以上もの高い周波数としたい場合、パルス電圧の立上り及び立下りにそれぞれ要求される時間は50～100nsecとかなり短い。こうした立上り及び立下りの高速化への対応は、特許文献３に記載の方式では困難である。特許文献３に記載の方式においても、技術的には、ＰＷＭキャリア周波数をより高くしたりマルチフェーズ化を拡大したりすることによって、ＰＷＭ制御周波数をさらに高めることは可能であるものの、スイッチング素子での電力損失の増大や回路の複雑化などに伴うコストアップが問題となり、あまり実用的ではない。
【0009】
本発明はこうした課題を解決するためになされたものであり、その主な目的は、パルス電圧の繰り返し周波数を高くする場合であっても、急峻な立上り及び立下りと、パルス頂部の波形設定の柔軟性とを両立させることができるプラズマ加工装置用のパルス電源装置を提供することにある。
【0010】
なお、パルス電圧は、パルスが発生していない状態を０Ｖとした場合にパルスが正電圧側に（つまり一般的な波形図において上側に）現れるもの（正極性パルス）と負電圧側に（つまり一般的な波形図において下側に）現れるもの（負極性パルス）とがあり、目的等に応じて使い分けられる。本開示における電源装置から出力される単極性パルスは正極性パルス、負極性パルスのいずれでもよいため、本明細書では、パルスの電圧値に関して絶対値で考えるものとする。従って、例えば、正極性、負極性パルスともに、パルスの立上りは電圧が増加又は上昇するものとし、パルスの立下りは電圧が減少又は低下するものとする。
【課題を解決するための手段】
【0011】
上記課題を解決するためになされた本発明の一態様は、プラズマ加工装置において加工処理を行うためのプラズマ負荷に繰り返しパルス電圧を印加するプラズマ加工装置用パルス電源装置であって、
a)外部から供給される交流電力に基いて、当該パルス電源装置からの出力電圧波形の少なくとも１周期分に対応する電圧パターン情報によるピーク電圧値に応じた、絶対値が該ピーク電圧値以上である高電圧を生成する高電圧生成部、
b)前記電圧パターン情報による時間経過に対応するパターン形状の変化に従って、前記高電圧をスイッチングするコンバータである波形整形部、及び、前記波形整形部から出力される電圧波形に重畳している該波形整形部でのスイッチングに伴う不要な信号成分を除去するフィルタ、を含み、前記繰り返しパルス電圧の頂部の電圧波形を形成するパルス頂部波形形成部と、
c)前記パルス頂部波形形成部からの出力電圧が与えられる一対の電位線間に接続された電源コンデンサ、前記一対の電位線間に配置された複数の半導体スイッチング素子を含むブリッジ回路、該ブリッジ回路の中点と電圧出力端との間に接続された共振リアクトル、及び、前記電圧出力端と前記一対の電位線の一方との間に接続された共振コンデンサ、を有し、前記パルス頂部波形形成部により形成された周期的な電圧の変化に同期した所定のタイミングで前記複数の半導体スイッチング素子をオン・オフ動作させて前記共振リアクトルと前記共振コンデンサとの共振による共振電流を流し、該共振電流による電圧波形を部分的に利用して、前記繰り返しパルス電圧の立上り部及び立下り部をそれぞれ形成するパルス端部波形形成部と、
を備える。
a)外部から供給される交流電力に基いて、当該パルス電源装置からの出力電圧波形の少なくとも１周期分に対応する電圧パターン情報によるピーク電圧値に応じた、絶対値が該ピーク電圧値以上である高電圧を生成する高電圧生成部、
b)前記電圧パターン情報による時間経過に対応するパターン形状の変化に従って、前記高電圧をスイッチングするコンバータである波形整形部、及び、前記波形整形部から出力される電圧波形に重畳している該波形整形部でのスイッチングに伴う不要な信号成分を除去するフィルタ、を含み、前記繰り返しパルス電圧の頂部の電圧波形を形成するパルス頂部波形形成部と、
c)前記パルス頂部波形形成部からの出力電圧が与えられる一対の電位線間に接続された電源コンデンサ、前記一対の電位線間に配置された複数の半導体スイッチング素子を含むブリッジ回路、該ブリッジ回路の中点と電圧出力端との間に接続された共振リアクトル、及び、前記電圧出力端と前記一対の電位線の一方との間に接続された共振コンデンサ、を有し、前記パルス頂部波形形成部により形成された周期的な電圧の変化に同期した所定のタイミングで前記複数の半導体スイッチング素子をオン・オフ動作させて前記共振リアクトルと前記共振コンデンサとの共振による共振電流を流し、該共振電流による電圧波形を部分的に利用して、前記繰り返しパルス電圧の立上り部及び立下り部をそれぞれ形成するパルス端部波形形成部と、
を備える。
【0012】
上記態様のパルス電源装置において、電圧パターン情報は例えば、繰り返しパルス電圧の１周期内の所定時間間隔を有する各時点における電圧値を示すものである。高電圧生成部は、出力パルス電圧波形のピーク電圧又はそれ以上の電圧値を持つ高電圧を生成する。パルス頂部波形形成部の波形整形部は例えば位相シフトＰＷＭ方式のマルチレベルコンバータであり、電圧パターン情報に基いて、高電圧生成部から与えられた電圧を各段のコンバータでそれぞれＰＷＭ制御することでパルス電圧を生成し、その複数のパルス電圧を合成して出力する。フィルタはこの電圧波形に重畳しているキャリア成分を除去する。
【0013】
次のパルス端部波形形成部では、パルス頂部波形形成部で生成された電圧を受け、ブリッジ回路を構成する複数の半導体スイッチング素子を所定のタイミングでオン・オフ動作させる。一例として、ブリッジ回路が、第１半導体スイッチング素子と第２半導体スイッチング素子とが直列に接続された第１の直列回路と、第３半導体スイッチング素子と第４半導体スイッチング素子とが直列に接続された第２の直列回路と、を有するものとし、共振リアクトルが、第１半導体スイッチング素子と第２半導体スイッチング素子との接続部と、電圧出力端である第３半導体スイッチング素子と第４半導体スイッチング素子との接続部と、の間に接続されているものとする。この場合、第１半導体スイッチング素子と第２半導体スイッチング素子とは所定の時間間隔を空けて交互にオン動作され、第３半導体スイッチング素子は、第１半導体スイッチング素子がオフしてから第２半導体スイッチング素子がオンするまでの間オン動作され、第４半導体スイッチング素子は、第２半導体スイッチング素子がオフしてから第１半導体スイッチング素子がオンするまでの間オン動作される。
【0014】
いま、一対の電位線のうちの一方が接地されているものとする。電源コンデンサはパルス頂部波形形成部の出力電圧値である電位Vsに充電される。例えば、直流パルス電圧を電位０から電位Vsまで立ち上げる際に、第１半導体スイッチング部がオンされると、共振リアクトルと、共振コンデンサとのＬＣ共振による共振電流が流れ、該電流が共振コンデンサを充電する。これにより、電圧出力端の電圧は立ち上がる。共振電流を供給する電源コンデンサの共振初期電圧はVsであるため、電圧出力端の電圧がVsを超えると、第３半導体スイッチング素子の寄生ダイオードがオンし、電圧出力端の電圧上昇は停止する。そのあと、第３半導体スイッチング素子がターンオンされると、電圧出力端は高電位線に短絡され、電圧出力端の電位はVsにクランプされる。
【0015】
一方、パルス電圧を電位Vsから電位０にまで立ち下げる際に、第２半導体スイッチング素子がオンされると、ＬＣ共振による共振電流が共振リアクトルを先とは逆方向に流れ、電圧出力端の電圧は低下する。電圧出力端の電圧が０を下回ると第４半導体スイッチング素子の寄生ダイオードがオンし、電圧出力端の電圧降下は止まる。そのあと、第４半導体スイッチング素子がターンオンされると、電圧出力端は低電位線に短絡され、電圧出力端の電位は０Ｖにクランプされる。
【0016】
このように共振波形の立上り及び立下りのスロープの一部のみを利用した部分共振方式によってパルス電圧の立上り及び立下りが形成される。一方、パルス電圧の頂部の波形は、予め決められた電圧パターン情報に応じたものとなる。これにより、パルス頂部の波形形状はユーザの要望に応じて適宜に決めることができる。
【0017】
なお、パルス頂部波形形成部は、各々が、少なくとも一組の相補スイッチ、又は該相補スイッチの代わりとなる一個のスイッチと一個のダイオードとの組合せ、を含む波形整形ユニットを複数直列に接続した、位相シフトＰＷＭ方式によるマルチレベルカスケードコンバータである構成とすることができる。
【0018】
本発明に係るパルス電源装置では、前記高電圧生成部、前記パルス頂部波形形成部、及び前記パルス端部波形形成部の組を複数備え、該複数のパルス端部波形形成部の出力を直列に合成するとともに、該複数の組を同位相で駆動して出力を加算する構成とすることができる。
【0019】
この構成によれば、例えば高電圧生成部、パルス頂部波形形成部、及びパルス端部波形形成部の組を二つ用いる場合、同じ波高値のパルス電圧を得るために一つの高電圧生成部及びパルス頂部波形形成部において生成する電圧の電圧値を半分に減らすことができる。それによって、電圧定格の低い、廉価でありながらスイッチング特性の良好な素子を使用することが可能となる。一般に電圧定格が高くスイッチング特性も良好である素子は高価であることから、上記構成では、使用する素子数が増えることを差し引いてもコスト削減に有利である。
【0020】
また、本発明に係るパルス電源装置では、高電圧生成部、パルス頂部波形形成部、及びパルス端部波形形成部の組を複数備え、該複数のパルス端部波形形成部の出力を直列に合成するとともに、該複数の組を時分割で駆動する構成とすることができる。
【0021】
この構成では、複数の組のうちの互いに異なる組において同極性のパルス電圧を生成することができる。或いは、複数の組の少なくとも一つの組の出力を他の組とは異なる極性のパルス電圧とするために、その一つの組の出力の極性が反転するようにパルス端部波形形成部の出力配線を入れ替え可能とした構成とすることもできる。即ち、前者の構成は正又は負の単極性のパルス電圧を負荷に印加するものであり、後者の構成は正、負の両極性のパルス電圧、典型的には、正極性と負極性とが交互に現れるパルス電圧を負荷に印加するものである。
【0022】
複数の組のうちの互いに異なる組において同極性のパルス電圧を生成する場合、一つの組における回路の動作に時間的な余裕が生じるので、例えばパルス頂部波形形成部におけるスイッチング制御が容易になる。一方、複数の組の少なくとも一つが他の組とは異なる極性のパルス電圧を生成する場合、正極性パルス電圧と負極性パルス電圧とを負荷に印加することができる。
【発明の効果】
【0023】
本発明によれば、パルス電圧の繰り返し周波数を高くする場合であっても、急峻な立上り及び立下りと、パルス頂部の波形設定の柔軟性とを両立させることができる。
【図面の簡単な説明】
【0024】
【図1】本発明の一実施形態であるパルス電源装置の概略ブロック構成図。
【図2】本実施形態のパルス電源装置による電圧出力波形及び負荷電流波形の一例を示す図。
【図3】高電圧生成部の一例の概略回路図。
【図4】パルス頂部波形整形部及びフィルタの一例の概略回路図。
【図5】パルス頂部波形整形部の動作波形の一例を示す図。
【図6】パルス頂部波形整形部における電流経路の一例を示す図。
【図7】パルス頂部波形整形部における電流経路の一例を示す図。
【図8】パルス頂部波形整形部における電流経路の一例を示す図。
【図9】パルス頂部波形整形部における電流経路の一例を示す図。
【図10】パルス端部波形整形部の一例の概略回路図。
【図11】パルス端部波形整形部の動作時の電流経路を示す図。
【図12】パルス端部波形整形部の動作時の電流経路を示す図。
【図13】パルス端部波形整形部の動作時の電流経路を示す図。
【図14】本実施形態のパルス電源装置における動作波形の一例を示す図。
【図15】一変形例であるパルス電源装置の概略ブロック構成図。
【図16】変形例のパルス電源装置における要部の波形図。
【図17】変形例のパルス電源装置における要部の波形図。
【図18】変形例のパルス電源装置における要部の波形図。
【図19】パルス頂部波形整形部及びフィルタの変形例の概略回路図。
【図20】パルス頂部波形整形部及びフィルタの変形例の概略回路図。
【発明を実施するための形態】
【0025】
以下、本発明に係るプラズマ加工装置用パルス電源装置の実施形態について、添付図面を参照して説明する。
【0026】
【0027】
図１に示すように、本実施形態のパルス電源装置１は、外部の三相交流電源７から三相交流電力を受け、プラズマ加工処理装置におけるプラズマ負荷８にパルス電圧を印加するものである。プラズマ負荷８は、他のプラズマ生成装置により励起されたものであってもよく、簡略的には、負荷抵抗８２とシース容量による負荷容量８１との直列回路で示すことができる。実際には、プラズマ負荷の整流作用とブロッキングコンデンサ（図示しない）によって直流電圧Vdcが発生するが、基本的な動作には影響がないのでここでは無視する。
【0028】
パルス電源装置１は、三相交流電力を受けて単極性の高電圧を生成する高電圧生成部２と、その高電圧を入力とし、スイッチングにより波形整形された周期的に変化する電圧を出力するパルス頂部波形整形部３と、波形整形された電圧に重畳しているキャリア信号成分を除去するフィルタ４と、フィルタ４から出力された電圧をパルス頂部の電圧とするパルス電圧の端部つまりは立上り及び立下りの波形を形成するパルス端部波形整形部５と、予め設定された電圧波形のパターン情報等が記憶された電圧パターン記憶部６１を含み、高電圧生成部２、パルス頂部波形整形部３及びパルス端部波形整形部５の動作をそれぞれ制御する制御部６と、を含む。
【0029】
電圧パターン記憶部６１は、フラッシュメモリなどの不揮発性の半導体メモリと該メモリへのデータの読み書きを制御するリードライト回路などを中心に構成される。その不揮発性半導体メモリには、図２（Ｂ）に示したような出力パルス電圧の少なくとも１周期中のパルス頂部の範囲における、時間経過に対する電圧値データが格納される。この時間経過に対する電圧値データが電圧パターンであり、この電圧パターンを適宜書き換えることで、パルス頂部の波形形状を適宜に変更又は設定することができる。
【0030】
プラズマ負荷８が図１、図２（Ａ）に示すようなＲＣ直列回路である場合、パルスをオンしたときに負荷容量８１（Ｃp）は充電され、パルスをオフすると負荷容量８１（Ｃp）は放電される。従って、負荷抵抗８２（Ｒp）に生じる電圧Rp(v)が、図２（Ｃ）に示すように、そのパルスの頂部の期間において電圧が変動しない矩形波状になるようにするには、負荷容量８１（Ｃp）に流れる電流を一定にする必要がある。そのため、パルス電源装置１の出力電圧Vopにおいてパルス頂部に相当する期間の電圧変化dV/dtは基本的に一定であり、図２（Ｂ）に示すようにランプ形状になる。但し、負荷変動、出力変化等に応じて電圧変化dV/dtを調整する必要がある。
【0031】
ごく簡単に言うと、このパルス電源装置１では、電圧パターン記憶部６１に予め格納された電圧パターンに従って、このパターンに倣った形状で電圧値が変化するパルス頂部を有し、そのパルス端部が急峻に立ち上がる及び立ち下がるようなパルス電圧を生成して、プラズマ負荷８に出力する。各部の動作としては、高電圧生成部２は制御部６による制御の下に、絶対値がVsである直流電圧を生成する。パルス頂部波形整形部３は電圧パターン記憶部６１に格納されている電圧パターンに従って、高電圧生成部２から与えられた電圧をスイッチング制御してパルス頂部に対応する電圧を出力する。フィルタ４はＬＣローパスフィルタであり、パルス頂部波形整形部３でのスイッチング制御により発生するキャリア周波数成分等を除去して出力する。パルス端部波形整形部５は、フィルタ４からの出力電圧をスイッチング制御し、ＬＣ共振を利用してパルス端部に相当する立上り波形及び立下り波形を形成する。
【0032】
次に各部の詳細な構成と動作を順に説明する。
図１４は、パルス電源装置１の要部の波形の一例を示す図である。この例におけるパルス電源装置１からの出力電圧（パルス電圧）Vopは図１４（ｈ）であり、この電圧により負荷抵抗８２には図１４（ｊ）に示すような電圧が発生する。
図１４は、パルス電源装置１の要部の波形の一例を示す図である。この例におけるパルス電源装置１からの出力電圧（パルス電圧）Vopは図１４（ｈ）であり、この電圧により負荷抵抗８２には図１４（ｊ）に示すような電圧が発生する。
【0033】
＜高電圧生成部の構成及び動作＞
図３は、高電圧生成部２の一例の概略回路図である。なお、この高電圧生成部２の回路構成及び動作は、特許文献３に記載のものを利用することができる。この高電圧生成部２、パルス頂部波形整形部３、及びフィルタ４は、図１４（ｇ）において一点鎖線で示す鋸波状の周期的な波形を形成するものである。従って、電圧パターン記憶部６１には、この鋸波状の波形の１周期分（Ｔに相当する期間）の電圧パターンが格納される。
図３は、高電圧生成部２の一例の概略回路図である。なお、この高電圧生成部２の回路構成及び動作は、特許文献３に記載のものを利用することができる。この高電圧生成部２、パルス頂部波形整形部３、及びフィルタ４は、図１４（ｇ）において一点鎖線で示す鋸波状の周期的な波形を形成するものである。従って、電圧パターン記憶部６１には、この鋸波状の波形の１周期分（Ｔに相当する期間）の電圧パターンが格納される。
【0034】
高電圧生成部２は、降圧コンバータ２Ａと高周波インバータ２Ｂを含む。三相交流電源７から供給される三相交流電圧は、ヒューズ回路２０を通して、ブリッジダイオード２１とコンデンサ２２とから成る整流回路に入力される。コンデンサ２２の両端間の電圧は、直列接続された二つのスイッチング素子２３１、２３２から成る相補スイッチ２３、リアクトル２４、及びコンデンサ２６により構成される降圧コンバータ２Ａに入力される。降圧コンバータ２Ａにおける相補スイッチ２３のオン・オフ動作は制御部６により制御され、それによりコンデンサ２６の両端に所定の電圧値のＰ／Ｎバスライン電圧Vpnが得られる。リアクトル２４とコンデンサ２６との間には電流トランス２５が挿入され、電流トランス２５で検出された電流値は制御部６にフィードバックされる。
【0035】
Ｐ／Ｎバスラインの両端は、直列に接続されたスイッチング素子２７１、２７２を含む第１レッグ２７と、同じく直列に接続されたスイッチング素子２８１、２８２を含む第２レッグ２８とで構成されるブリッジ回路の一端と他端にそれぞれ接続される。このブリッジ回路が高周波インバータ２Ｂを構成し、Ｐ／Ｎバスライン電圧Vpnの変化により、第１レッグ２７の中点ｅと第２レッグ２８の中点ｆとの間に、振幅が可変である高周波高電圧が出力される。この高周波高電圧が、後述する高周波スイッチングトランスの１次巻線を励磁し、パルス頂部波形整形部３に電力を供給する。
【0036】
上記の回路方式は、ＰＡＭ（パルス振幅変調）方式として知られている手法である。三相交流電圧に起因する商用リップルの改善は、よく知られているように、上記のＰＷＭ制御にピーク電流モード制御を併用することで行うことができる。
【0037】
なお、降圧コンバータ２Ａ及び高周波インバータ２Ｂに用いられる各スイッチング素子は、例えば100kHz程度以上の高速のスイッチング周波数で動作することが望ましい。そのため、スイッチング素子としてはＳｉＣ－ＭＯＳＦＥＴを用いることができる。また、アーム短絡を防止するために、通常、スイッチング素子の切替え時にはデッドタイムが設けられる。
【0038】
＜パルス頂部波形整形部及びフィルタの構成、並びに動作＞
図４は、パルス頂部波形整形部３及びフィルタ４の一例の概略回路図である。パルス頂部波形整形部３及びフィルタ４の回路構成及び動作は、特許文献３に記載のものを利用することができる。但し、ここでは、パルス頂部波形整形部３から出力する電圧は単極性でよい。
図４は、パルス頂部波形整形部３及びフィルタ４の一例の概略回路図である。パルス頂部波形整形部３及びフィルタ４の回路構成及び動作は、特許文献３に記載のものを利用することができる。但し、ここでは、パルス頂部波形整形部３から出力する電圧は単極性でよい。
【0039】
プラズマ加工装置用のパルス電源装置において、図１４（ｈ）に示した出力電圧Vopのピーク電圧は、通常、1kV～10kVと、かなり高い電圧が必要とされる。そのため、一般に流通しているスイッチング素子等の回路部品の電圧定格の制約から、パルス頂部波形整形部３としては、回路を複数に分割し、分割された各回路の出力を直列に接続する、位相シフトＰＷＭ方式のマルチレベルカスケードコンバータを採用する。こうした回路を採用することで、回路部品の電圧定格の制約を回避し易くなり、また、流通性の高いスイッチング特性の良好な回路部品を使用することが可能となるので、性能、コスト共に有利である。
【0040】
図４に示した例では、パルス電圧のピーク電圧値を2kVと想定し、パルス頂部波形整形部３の回路を符号３０Ａ、３０Ｂ、３０Ｃ、３０Ｄで示す四つの波形整形ユニットに分割している。なお、図４中で符号３０Ａ、３０Ｂ、３０Ｃ、３０Ｄで示した波形整形ユニットに含まれる構成は全く同じであり、符号３１～３４の構成要素には一部しか符号を明示していないものの、それら構成要素には３１Ａ～３１Ｄ、３２Ａ～３２Ｄ、…の符号が付されているものとみなす。これは、後述する変形例の説明においても同様である。
【0041】
上述したようにパルス頂部波形整形部３を四つのユニットに分割したため、前段の高電圧生成部２からの電圧供給も四つの回路に対応して分岐させる必要がある。即ち、図４に示すように、高電圧生成部２の高周波インバータ２Ｂにおける各レッグ２７、２８の中点ｅ、ｆは四つの高周波スイッチングトランス３１Ａ～３１Ｄの１次側巻線にそれぞれ接続され、その四つの２次側巻線において分離され、且つ互いに電気的に絶縁されている。四つの高周波スイッチングトランス３１Ａ～３１Ｄの２次側巻線はそれぞれ、ブリッジダイオード３２Ａ～３２Ｄのそれぞれ交流入力端に接続され、その直流出力端にはコンデンサ３３Ａ～３３Ｄがそれぞれ接続されている。ブリッジダイオード３２Ａ～３２Ｄ及びコンデンサ３３Ａ～３３Ｄは高周波整流回路を形成する。
【0042】
波形整形ユニット３０Ａ～３０Ｄにおけるコンデンサ３３Ａ～３３Ｄの両端はそれぞれ、四つに分岐された独立した高電圧生成部２の出力端であるとみることもできる。即ち、図４において波形整形ユニット３０Ａ～３０Ｄに含まれる符号３Ａで示した範囲（高周波スイッチングトランス３１Ａ～３１Ｄ、ブリッジダイオード３２Ａ～３２Ｄ、コンデンサ３３Ａ～３３Ｄ）は実質的には高電圧生成部２に含まれるとみなすことができ、その場合には、高電圧生成部２から各波形整形ユニット３０Ａ～３０Ｄの符号３Ａ以降の回路に、それぞれ独立に直流電圧が印加されることになる。こうした回路構成を採ることによって、高電圧生成部２からパルス頂部波形整形部３に対して十分に高い直流電圧を印加する一方、パルス頂部波形整形部３では適切に出力電圧を設定するとともにその波形形状を制御することができる。
【0043】
上記高電圧生成部２における高周波インバータ２Ｂ、高周波スイッチングトランス３１Ａ～３１Ｄ、及び高周波整流回路を含むＤＣ－ＤＣコンバータは、ＰＷＭデューティ比Ｄ＝０．５で動作する２相コンバータである。
【0044】
四つの波形整形ユニット３０Ａ～３０Ｄは、４組の直列接続されたスイッチング素子Sa1、Sb1～Sa4、Sb4を含む相補スイッチ３４Ａ～３４Ｄを備える。各波形整形ユニット３０Ａ～３０Ｄにおいて、相補スイッチ３４Ａ～３４Ｄはそれぞれ降圧チョッパ回路を構成するレッグである。
【0045】
波形整形ユニット３０Ａ～３０Ｄはそれぞれ、上述したように四つに分岐独立した高電圧生成部２の出力の一端とみなせるコンデンサ３３Ａ～３３Ｄの正極側の端部と、相補スイッチ３４Ａ～３４Ｄの一端であるスイッチング素子Sb1～Sb4の一端（ドレイン）をそれぞれ共通に接続した第１の出力端ａと、相補スイッチ３４Ａ～３４Ｄ同士を接続するスイッチング素子Sa1～Sa4の一端（ドレイン）とスイッチング素子Sb1～Sb4の他端（ソース）のそれぞれの接続点である第２の出力端ｂと、を含む。相補スイッチ３４Ａ～３４Ｄに含まれる各スイッチング素子のオン・オフ動作は、制御部６により制御される。
【0046】
このパルス頂部波形整形部３は、４段目の波形整形ユニット３０Ｄの第２の出力端ｂが３段目の波形整形ユニット３０Ｃの第１の出力端ａに接続され、同様に３段目の波形整形ユニット３０Ｃの出力端ｂが２段目の波形整形ユニット３０Ｂの出力端ａに接続され、これが順次繰り返されることによって、４段目の波形整形ユニット３０Ｄの出力端ａと１段目の波形整形ユニット３０Ａの出力端ｂとの間に、波形整形ユニット３０Ａ～３０Ｄ毎に１／４に分割された出力電圧が直列に合成されて出力される構成である。
【0047】
フィルタ４は、リアクトル４０とコンデンサ４１とを含むＬＣローパスフィルタである。リアクトル４０の一端と出力端との間には、電流トランス４２が設けられる。また、両出力端の間には、電圧検出用のモニタ抵抗４４、４５が設けられており、電流トランス４２により検出されるモニタ電流とモニタ抵抗４４により検出されるモニタ電圧とが制御部６にフィードバックされる。
【0048】
四つの波形整形ユニット３０Ａ～３０Ｄにおける出力電圧の調整は、制御部６によるＰＷＭ制御によって実施される。相補スイッチ３４Ａ～３４Ｄに含まれる二つのスイッチング素子はそれぞれ、ＰＷＭ制御によるパルス幅で相補動作する。４段の波形整形ユニット３０Ａ～３０Ｄにおいて、ＰＷＭ制御のためのパルス頂部波形整形部３のキャリア周波数の位相は、それぞれ360°/4＝90°づつずれた位相シフト動作がなされている。それ故に、この制御方式は位相シフトＰＷＭ方式である。この場合、リップル周波数ｆrは4×キャリア周波数ｆである。例えばｆ＝400kHzである場合、リップル周波数ｆrは1.6MHzである。
【0049】
図５は、各波形整形ユニット３０Ａ～３０Ｄの出力端ａ、ｂ間の出力電圧をVo1～Vo4とし、４段目の波形整形ユニット３０Ｄの出力端ａと１段目の波形整形ユニット３０Ａの出力端ｂとの間の直列に合成された出力電圧をVo5として、図１４に示した波形図におけるt0～t1期間におけるＰＷＭ動作例を示す概略波形図である。図５は、それぞれ位相が90°異なるキャリア周波数ｆの三角波形Tri1～Tri4と出力Vo設定電圧とをコンパレータComp1～4で比較することでＰＷＭ出力電圧Vo1～Vo4が得られ、そのＰＷＭ出力電圧Vo1～Vo4の合算がVo5となることを示している。なお、ここでは、三角波形Tri1～Tri4とＶo設定電圧とを比較するフィードフォワード制御を用いているが、Vo設定電圧とVo検出電圧との誤差電圧を増幅してそれをゼロにするようなフィードバック制御を用いてもよい。
【0050】
図６～図９は、図５に示した出力電圧Vo5でパルス電圧Va～Vdが出力されるときの、パルス頂部波形整形部３における電流経路を示す概略図である。なお、図６～図９に示す回路では、図４中に示した高周波スイッチングトランス等を含む高周波整流回路を、電源Vs1～Vs4を用いて簡易的に示している。
【0051】
図６は、Vo5＝Vaの場合である。この場合、スイッチング素子Sa3、Sb1、Sb2、Sb4がＰＷＭ制御により一時的にオンする。そのため、図中に太線矢印で示すように、スイッチング素子Sb1→Sb2→Sa3→コンデンサ３３Ｃ→Sb4の経路で循環的に電流が流れ、出力端Vo5に、Vo3＝Vs3、が出力される。
【0052】
図７は、Vo5＝Vbの場合である。この場合、スイッチング素子Sa1、Sa4、Sb2、Sb3がＰＷＭ制御により一時的にオンする。そのため、図中に太線矢印で示すように、スイッチング素子Sa1→コンデンサ３３Ａ→Sb2→Sb3→Sb4→コンデンサ３３Ｄ、の経路で循環的に電流が流れ、出力端Vo5には、Vo1＋Vo4＝Vs1＋Vs4、が出力される。
【0053】
図８は、Vo5＝Vcの場合である。この場合、スイッチング素子Sa2、Sa3、Sa4、Sb1がＰＷＭ制御により一時的にオンする。そのため、図中に太線矢印で示すように、スイッチング素子Sb1→Sa2→コンデンサ３３Ｂ→Sa3→コンデンサ３３Ｃ→Sa4→コンデンサ３３Ｄ、の経路で循環的に電流が流れ、出力端Vo5にはVo2＋Vo3＋Vo4＝Vs2＋Vs3＋Vs4、が出力される。
【0054】
図９は、Vo5＝Vdの場合である。この場合、スイッチング素子Sa1、Sa2、Sa3、Sa4がＰＷＭ制御により一時的にオンする。そのため、スイッチング素子Sa1→コンデンサ３３Ａ→Sa2→コンデンサ３３Ｂ→Sa3→コンデンサ３３Ｃ→Sa4→コンデンサ３３Ｄ、の経路で循環的に電流が流れ、出力端Vo5には、Vo1＋Vo2＋Vo3＋Vo4＝Vs1＋Vs2＋Vs3＋Vs4、が出力される。
こうしてパルス頂部波形整形部３及びフィルタ４では、電圧パターン記憶部６１に格納されている電圧パターンに応じた形状の周期的な電圧波形が生成される。
こうしてパルス頂部波形整形部３及びフィルタ４では、電圧パターン記憶部６１に格納されている電圧パターンに応じた形状の周期的な電圧波形が生成される。
【0055】
＜パルス端部波形整形部の構成及び動作＞
図１０は、パルス端部波形整形部５の一例の構成図である。パルス端部波形整形部５は、電源コンデンサ５１、第１スイッチング素子５２ａ、第１ダイオード５３ａ、第２スイッチング素子５２ｂ、第２ダイオード５３ｂ、共振リアクトル５４、第３スイッチング素子５２ｃ、第３ダイオード５３ｃ、第４スイッチング素子５２ｄ、第４ダイオード５３ｄ、共振コンデンサ５５、ダンピング抵抗５６、を含む。
図１０は、パルス端部波形整形部５の一例の構成図である。パルス端部波形整形部５は、電源コンデンサ５１、第１スイッチング素子５２ａ、第１ダイオード５３ａ、第２スイッチング素子５２ｂ、第２ダイオード５３ｂ、共振リアクトル５４、第３スイッチング素子５２ｃ、第３ダイオード５３ｃ、第４スイッチング素子５２ｄ、第４ダイオード５３ｄ、共振コンデンサ５５、ダンピング抵抗５６、を含む。
【0056】
上述したフィルタ４の出力電圧Voは、電源コンデンサ５１の一端（高電圧側端子）と、第１スイッチング素子５２ａと第２スイッチング素子５２ｂとを含む第１の直列回路の一端、さらには、第３スイッチング素子５２ｃと第４スイッチング素子５２ｄとを含む第２の直列回路の一端に、接続されている。第１の直列回路、第２の直列回路、及び電源コンデンサ５１の他端は互いに接続されている。
【0057】
第１ダイオード５３ａは第１スイッチング素子５２ａに、第２ダイオード５３ｂは第２スイッチング素子５２ｂに、それぞれ逆並列に接続されている。第３ダイオード５３ｃは第３スイッチング素子５２ｃに、第４ダイオード５３ｄは第４スイッチング素子５２ｄに、それぞれ逆並列に接続されている。第１～第４スイッチング素子５２ａ、５２ｂ、５２ｃ、５２ｄは電力用ＭＯＳＦＥＴなどの半導体スイッチング素子から成り、その場合、第１乃至第４ダイオード５３ａ、５３ｂ、５３ｃ、５３ｄはそれら半導体スイッチング素子の寄生ダイオードを利用することができる。
【0058】
共振リアクトル５４は、第１スイッチング素子５２ａと第２スイッチング素子５２ｂとの接続点と、第３スイッチング素子５２ｃと第４スイッチング素子５２ｄとの接続点との間に接続されている。共振コンデンサ５５は第４スイッチング素子５２ｄに並列に接続され、ダンピング抵抗５６は正極側出力端５７と共振コンデンサ５５との間に接続されている。制御部６は、４系統の制御信号G1、G2、G3及びG4により四つのスイッチング素子５２ａ、５２ｂ、５２ｃ、５２ｄのオン・オフ動作を制御する。
【0059】
パルス端部波形整形部５は、特許文献１、２等に記載の装置と同様に、ＬＣ共振による共振波形を部分的に利用し、立上り及び立下りの速い波形を形成する。図１４とともに図１１～図１３を参照して動作を説明する。図１１～図１３において、Ｌr(i)は共振リアクトル５４に流れる共振電流、Ｒp(i)は負荷抵抗８２に流れる負荷電流である。
【0060】
第１スイッチング素子５２ａは、図１４（ａ）に示す制御信号G1がハイレベルであるt0～t1期間だけオンする。第２スイッチング素子５２ｂは、図１４（ｂ）に示す制御信号G2がハイレベルであるt2～t3期間だけオンする。t1～t2期間及びt3～t0期間は制御信号G1、G2が共にローレベルであり、この二つの期間を挟んで二つのスイッチング素子５２ａ、５２ｂは交互にオン動作する。
【0061】
一方、第３スイッチング素子５２ｃは、図１４（ｃ）に示す制御信号G3がハイレベルであるt1～t2期間だけオンする。第４スイッチング素子５２ｄは、図１４（ｄ）に示す制御信号G4がハイレベルであるt3～t4（ｔ0）期間だけオンする。換言すれば、第１スイッチング素子５２ａ、第３スイッチング素子５２ｃ、第２スイッチング素子５２ｂ、及び第４スイッチング素子５２ｄはこの順番に一つづつオン動作し、そのオン動作が一巡する期間が１サイクルであり、このサイクルが繰り返される。
【0062】
１サイクル中の動作は、大略、α（α1、α2）、β（β1、β2）、γ（γ1、γ2）、δ（δ1、δ2）の四つのモードに集約され得る。
簡単に言うと、αは、共振リアクトル５４と共振コンデンサ５５とのＬＣ共振回路において共振が生じる共振モードである。βは、共振リアクトル５４に蓄積されたエネルギが循環する短絡モードである。γは、共振リアクトル５４に蓄積されたエネルギが電源コンデンサ５１に回生される電源回生モードである。δは、第３、第４スイッチング素子５２ｃ、５２ｄを介して、電源コンデンサ５１から負荷抵抗８２に電力を供給する又は該負荷抵抗８２の両端を短絡させる定常モードである。
簡単に言うと、αは、共振リアクトル５４と共振コンデンサ５５とのＬＣ共振回路において共振が生じる共振モードである。βは、共振リアクトル５４に蓄積されたエネルギが循環する短絡モードである。γは、共振リアクトル５４に蓄積されたエネルギが電源コンデンサ５１に回生される電源回生モードである。δは、第３、第４スイッチング素子５２ｃ、５２ｄを介して、電源コンデンサ５１から負荷抵抗８２に電力を供給する又は該負荷抵抗８２の両端を短絡させる定常モードである。
【0063】
各モードの詳細な動作は次の通りである。
［α1モード］（図１１（ａ）参照）
時刻t0において制御信号G4、G1がそれぞれ変化すると、第４スイッチング素子５２ｄがターンオフし、第１スイッチング素子５２ａがターンオンする。すると、共振リアクトル５４及び共振コンデンサ５５のＬＣ共振による共振電流Lr(i)、並びに負荷容量８１による放電電流である負荷電流Rp(i)が共に共振コンデンサ５５に流入し、該コンデンサ５５の電圧は０から上昇し始める。その充電電圧が負荷容量８１の充電電圧を超えると、負荷容量８１の動作は放電から充電に移行し負荷電流Rp(i)の流れの方向が反転する。
［α1モード］（図１１（ａ）参照）
時刻t0において制御信号G4、G1がそれぞれ変化すると、第４スイッチング素子５２ｄがターンオフし、第１スイッチング素子５２ａがターンオンする。すると、共振リアクトル５４及び共振コンデンサ５５のＬＣ共振による共振電流Lr(i)、並びに負荷容量８１による放電電流である負荷電流Rp(i)が共に共振コンデンサ５５に流入し、該コンデンサ５５の電圧は０から上昇し始める。その充電電圧が負荷容量８１の充電電圧を超えると、負荷容量８１の動作は放電から充電に移行し負荷電流Rp(i)の流れの方向が反転する。
【0064】
［β1モード］（図１１（ｂ）参照）
第１スイッチング素子５２ａがオンした状態で共振コンデンサ５５の充電電圧が入力電圧Voに達すると、第３ダイオード５３ｃが導通し、共振コンデンサ５５の充電電圧は入力電圧Voにクランプされる。これと共に共振リアクトル５４は短絡状態となり、電流Lr(i)は還流する。入力電圧Voによって第３ダイオード５３ｃを介して負荷電流Rp(i)が流れ、負荷抵抗８２への電力供給が始まる。
第１スイッチング素子５２ａがオンした状態で共振コンデンサ５５の充電電圧が入力電圧Voに達すると、第３ダイオード５３ｃが導通し、共振コンデンサ５５の充電電圧は入力電圧Voにクランプされる。これと共に共振リアクトル５４は短絡状態となり、電流Lr(i)は還流する。入力電圧Voによって第３ダイオード５３ｃを介して負荷電流Rp(i)が流れ、負荷抵抗８２への電力供給が始まる。
【0065】
［γ1モード］（図１１（ｃ）参照）
時刻t1において第１スイッチング素子５２ａがターンオフし、第３スイッチング素子５２ｃがターンオンすると、共振リアクトル５４の短絡が解放される。共振リアクトル５４のエネルギは、電流Lr(i)によって電源コンデンサ５１に回生される。
時刻t1において第１スイッチング素子５２ａがターンオフし、第３スイッチング素子５２ｃがターンオンすると、共振リアクトル５４の短絡が解放される。共振リアクトル５４のエネルギは、電流Lr(i)によって電源コンデンサ５１に回生される。
【0066】
［δ1モード］（図１２（ａ）参照）
共振リアクトル５４のエネルギが放出され終わると、電流Lr(i)は０となる。第３スイッチング素子５２ｃがオンした状態で、入力電圧VoはV1からV2まで電圧変化率略一定で増加するため、出力端５７、５８間の電圧も同様に変化する。負荷容量８１の充電電流である負荷電流Rp(i)は一定の電流値となるから、負荷抵抗８２に生じる電圧Rp(v)は一定となる。
共振リアクトル５４のエネルギが放出され終わると、電流Lr(i)は０となる。第３スイッチング素子５２ｃがオンした状態で、入力電圧VoはV1からV2まで電圧変化率略一定で増加するため、出力端５７、５８間の電圧も同様に変化する。負荷容量８１の充電電流である負荷電流Rp(i)は一定の電流値となるから、負荷抵抗８２に生じる電圧Rp(v)は一定となる。
【0067】
［α2モード］（図１２（ｂ）参照）
時刻t2において第３スイッチング素子５２ｃがターンオフし、第２スイッチング素子５２ｂがターンオンすると、共振リアクトル５４及び共振コンデンサ５５のＬＣ共振による共振電流Lr(i)で共振コンデンサ５５は放電され、該コンデンサ５５の充電電圧はV2から減少する。その充電電圧の減少に伴って負荷容量８１から共振コンデンサ５５に放電電流として負荷電流Rp(i)が流れ、共振コンデンサ５５の充電電圧の変化に比べれば緩慢であるものの負荷容量８１の充電電圧も減少する。
時刻t2において第３スイッチング素子５２ｃがターンオフし、第２スイッチング素子５２ｂがターンオンすると、共振リアクトル５４及び共振コンデンサ５５のＬＣ共振による共振電流Lr(i)で共振コンデンサ５５は放電され、該コンデンサ５５の充電電圧はV2から減少する。その充電電圧の減少に伴って負荷容量８１から共振コンデンサ５５に放電電流として負荷電流Rp(i)が流れ、共振コンデンサ５５の充電電圧の変化に比べれば緩慢であるものの負荷容量８１の充電電圧も減少する。
【0068】
［β2モード］（図１２（ｃ）参照）
第２スイッチング素子５２ｂがオンした状態で共振コンデンサ５５の充電電圧が０にまで下がると、第４ダイオード５３ｄが導通して共振コンデンサ５５充電電圧は０にクランプされる。これと共に共振リアクトル５４は短絡状態となり、電流Lr(i)は還流する。負荷容量８１の放電電流である負荷電流Rp(i)は、第４ダイオード５３ｄを介し循環的に持続して流れる。
第２スイッチング素子５２ｂがオンした状態で共振コンデンサ５５の充電電圧が０にまで下がると、第４ダイオード５３ｄが導通して共振コンデンサ５５充電電圧は０にクランプされる。これと共に共振リアクトル５４は短絡状態となり、電流Lr(i)は還流する。負荷容量８１の放電電流である負荷電流Rp(i)は、第４ダイオード５３ｄを介し循環的に持続して流れる。
【0069】
［γ2モード］（図１３（ａ）参照）
時刻t3において第２スイッチング素子５２ｂがターンオフし、第４スイッチング素子５２ｄがターンオンすると、共振リアクトル５４の短絡が解放され、共振リアクトル５４のエネルギは電流Lr(i)により電源コンデンサ５１に回生される。負荷容量８１の放電電流である負荷電流Rp(i)は、第４スイッチング素子５２ｄを介し循環的に持続して流れる。
時刻t3において第２スイッチング素子５２ｂがターンオフし、第４スイッチング素子５２ｄがターンオンすると、共振リアクトル５４の短絡が解放され、共振リアクトル５４のエネルギは電流Lr(i)により電源コンデンサ５１に回生される。負荷容量８１の放電電流である負荷電流Rp(i)は、第４スイッチング素子５２ｄを介し循環的に持続して流れる。
【0070】
［δ2モード］（図１３（ｂ）参照）
共振リアクトル５４のエネルギが放出され終わると、電流Lr(i)は０となる。負荷容量８１の放電は緩慢であり、負荷容量８１の放電電流である負荷電流Rp(i)は第４スイッチング素子５２ｄを介し循環的に持続して流れる。
共振リアクトル５４のエネルギが放出され終わると、電流Lr(i)は０となる。負荷容量８１の放電は緩慢であり、負荷容量８１の放電電流である負荷電流Rp(i)は第４スイッチング素子５２ｄを介し循環的に持続して流れる。
【0071】
以上のような動作で１サイクルが終了し、これにより出力端５７、５８からは図１４（ｈ）に示すように変化する出力電圧Vopが出力される。即ち、パルス頂部の電圧波形は前段のパルス頂部波形整形部３を中心に形成された波形（ここではランプ状の波形）となり、パルス端部の電圧波形はＬＣ共振を利用した高速な立上り及び立下り波形となる。パルス頂部の電圧波形の形状は、電圧パターン記憶部６１に予め格納する電圧パターン情報によってユーザが適宜に設定することが可能である。
【0072】
ここで、共振リアクトル５４のインダクタンスをLr、共振コンデンサ５５のキャパシタンスをCrとしたとき、パルス端部の共振周波数Frは、
Fr＝1/[2π√(Lr・Cr)]
となる。パルス端部の立上り時間tα1、立下り時間tα2は、
tα1≒tα2≒0.25/Fr
である。また、出力電圧Vopの立上り時の電圧Vopu及び立下り時の電圧Vopdは次の通りである。
Vopu＝V1×（１－cosθ）
Vopd＝V2×cosθ
ここでθはＬＣ共振のパラメータ等により決まる。但し、Vopuが共振によりV1以上の電圧となる期間では、Vopuはパルス頂部の電圧Vo≒V1にクランプされる。Vopdが共振により０Ｖ以下の電圧となる期間では、Vopuは０Ｖにクランプされる。
Fr＝1/[2π√(Lr・Cr)]
となる。パルス端部の立上り時間tα1、立下り時間tα2は、
tα1≒tα2≒0.25/Fr
である。また、出力電圧Vopの立上り時の電圧Vopu及び立下り時の電圧Vopdは次の通りである。
Vopu＝V1×（１－cosθ）
Vopd＝V2×cosθ
ここでθはＬＣ共振のパラメータ等により決まる。但し、Vopuが共振によりV1以上の電圧となる期間では、Vopuはパルス頂部の電圧Vo≒V1にクランプされる。Vopdが共振により０Ｖ以下の電圧となる期間では、Vopuは０Ｖにクランプされる。
【0073】
＜変形例＞
上記実施形態のパルス電源装置において各部の構成は適宜に変形することができる。その変形例について説明する。
図１９及び図２０は、パルス頂部波形整形部３の一変形例の概略回路図である。上述した図４に示したパルス頂部波形整形部３では、四つの波形整形ユニット３０Ａ～３０Ｄが直列に接続された構成であるが、図１９に示した例は、リアクトル４０Ａ～４０Ｄを介した四つの波形整形ユニット３０Ａ～３０Ｄの90°づつ位相がずれた出力電流を並列に合成した位相シフトＰＷＭ方式によるマルチフェーズコンバータの構成である。
上記実施形態のパルス電源装置において各部の構成は適宜に変形することができる。その変形例について説明する。
図１９及び図２０は、パルス頂部波形整形部３の一変形例の概略回路図である。上述した図４に示したパルス頂部波形整形部３では、四つの波形整形ユニット３０Ａ～３０Ｄが直列に接続された構成であるが、図１９に示した例は、リアクトル４０Ａ～４０Ｄを介した四つの波形整形ユニット３０Ａ～３０Ｄの90°づつ位相がずれた出力電流を並列に合成した位相シフトＰＷＭ方式によるマルチフェーズコンバータの構成である。
【0074】
ここで、リアクトル４０Ａ～４０Ｄの磁気回路は単独であっても又は共通部を有して磁気集積したものでもよく、各リアクトル４０Ａ～４０Ｄが発生した磁束を打ち消すように構成し、合成した漏れインダクタンス成分を出力の等価インダクタンスとする磁気反結合リアクトルとしてもよい。磁気反結合リアクトルとすることで、スイッチング素子の電流波形に関する等価インダクタンスは大きくなり、スイッチング素子の損失を低減させることができる。また、出力に関する等価インダクタンスに流れるリップル電流の周波数はＰＷＭキャリア周波数×位相数（４相）となり、加えて出力等価インダクタンス値は小さくなるので、後段のコンデンサ４１と組み合わせたローパスフィルタのカットオフ周波数が上昇し、制御応答性が向上する。
【0075】
一方、図２０に示した例では、リアクトル４０Ａ、４０Ｃを介した二つの波形整形ユニット３０Ａ、３０Ｃの180°づつ位相がずれた出力電流を並列に合成した出力端ａ、ｂ１間に、電圧源となるコンデンサ４１Ａを設けている。同様に、別のリアクトル４０Ｂ、４０Ｄを介した二つの波形整形ユニット３０Ｂ、３０Ｄの180°づつ位相がずれた出力電流を並列に合成した他の出力端ａ、ｂ２間に、同じく電圧源となるコンデンサ４１Ｂを設けている。この二つのコンデンサ４１Ａ、４１Ｂを直列に接続することで、四つの波形整形ユニット３０Ａ～３０Ｄを並列及び直列に接続したことと同じとなり、４相２段の位相シフトＰＷＭ方式によるマルチレベルカスケードコンバータが実現される。なお、このリアクトル４０Ａ、４０Ｃ、及びリアクトル４０Ｂ、４０Ｄの組合せも、それぞれ磁気反結合リアクトルとすることが望ましい。
【0076】
図４に示したように、複数の波形整形ユニットを直列に接続する構成では、必要な位相数を得ようとすると直列段数が多くなり、その直列の段毎に、高周波スイッチングトランス、高周波整流回路のブリッジダイオード、コンデンサ等の回路部品の必要数が増加する。特に、パルス頂部波形の電圧値が低い場合には１段当たりの回路電圧が低すぎるため、入手が容易である、つまりは廉価である電圧定格（例えば電圧定格650V、1200V等）のスイッチング素子が適合しにくくなる。これに対し、図１９、図２０に示したような方法で波形整形ユニットを適宜に並列及び直列に接続することによって、ＰＷＭ方式によるマルチレベルカスケードコンバータ構成を最適化することができる。
【0077】
パルス電圧の端部波形を形成するパルス端部波形整形部５は、図１０に示した構成を基本としつつ特許文献１、２に記載の構成を採用して変形することができる。
例えば、図１０においてフルブリッジ回路を構成する２個のスイッチング素子５２ｃ、５２ｄを単なるダイオードに置き換えることができる。このダイオードは実質的にクランプダイオードである。その際には、２個のスイッチング素子５２ａ、５２ｂをオン・オフさせるタイミングを適宜変更すればよい。
例えば、図１０においてフルブリッジ回路を構成する２個のスイッチング素子５２ｃ、５２ｄを単なるダイオードに置き換えることができる。このダイオードは実質的にクランプダイオードである。その際には、２個のスイッチング素子５２ａ、５２ｂをオン・オフさせるタイミングを適宜変更すればよい。
【0078】
また、図１０においてスイッチング素子５２ｄに並列に接続されている共振コンデンサ５５を、スイッチング素子５２ｃに並列に接続する構成とすることもできる。この場合の各スイッチング素子５２ａ、５２ｂ、５２ｃ、５２ｄのオン・オフ動作は上記実施形態の場合と同じである。
また、図１０において４個のスイッチング素子５２ａ、５２ｂ、５２ｃ、５２ｄを含むブリッジ回路の低電位側又は高電位側の端部とｇ又はｈの電位線との間に直流電圧源を挿入する構成とすることもできる。これにより、例えば０VとVoとの間のパルス電圧ではなく、０V以外のVbiasとVoとの間のパルス電圧を生成することができる。
また、図１０において４個のスイッチング素子５２ａ、５２ｂ、５２ｃ、５２ｄを含むブリッジ回路の低電位側又は高電位側の端部とｇ又はｈの電位線との間に直流電圧源を挿入する構成とすることもできる。これにより、例えば０VとVoとの間のパルス電圧ではなく、０V以外のVbiasとVoとの間のパルス電圧を生成することができる。
【0079】
＜他の実施形態によるパルス電源装置＞
図１５は、本発明の他の実施形態によるパルス電源装置のブロック構成図である。この実施形態のパルス電源装置１Ａは、上述した、高電圧生成部２、パルス頂部波形整形部３、フィルタ４、及びパルス端部波形整形部５の組を複数（ここでは２組）備える。図１５では、各組の構成要素の符号をＸ、Ｙで区別している。各組の回路ではそれぞれ上述したように単極性のパルス電圧を生成することが可能であるが、出力の接続及び制御の仕方によって、各組の回路を同じタイミングで動作させ生成したパルス電圧を同位相で直列に重畳して出力する方法と、各組の回路を時分割で動作させて生成したパルス電圧を交互に出力し合成する方法とのいずれかを採用することができる。
図１５は、本発明の他の実施形態によるパルス電源装置のブロック構成図である。この実施形態のパルス電源装置１Ａは、上述した、高電圧生成部２、パルス頂部波形整形部３、フィルタ４、及びパルス端部波形整形部５の組を複数（ここでは２組）備える。図１５では、各組の構成要素の符号をＸ、Ｙで区別している。各組の回路ではそれぞれ上述したように単極性のパルス電圧を生成することが可能であるが、出力の接続及び制御の仕方によって、各組の回路を同じタイミングで動作させ生成したパルス電圧を同位相で直列に重畳して出力する方法と、各組の回路を時分割で動作させて生成したパルス電圧を交互に出力し合成する方法とのいずれかを採用することができる。
【0080】
図１６は、２組の回路を同相で動作させて生成した電圧パルスを加算して出力する場合の要部の波形の一例を示す図である。基本的な動作は上記実施形態と同様であるので、詳しい動作説明は省略するが、この場合には、パルス電源装置１Ａの出力電圧Vopは、２つのパルス端部波形整形部５Ｘ、５Ｙの出力であるパルス電圧（図１６（ｆ）、（ｇ））を単純に加算したものとなるから、図１６（ｈ）に示すように、出力電圧Vopの電圧値は各組のパルス電圧の２倍となる。従って、同じ電圧値のパルス電圧を得るために、各組の回路で生成するパルス電圧の電圧値を1/2にすることができ、例えばスイッチング素子等として、電圧定格が低く廉価でありながらスイッチング特性が良好な素子を使用することが可能となる。
【0081】
図１７は、２組の回路を180°位相をずらして時分割で動作させて生成した電圧パルスを合成して出力する場合の要部の波形の一例を示す図である。基本的な動作は上記実施形態と同様であるので、詳しい動作説明は省略するが、この場合には、パルス電源装置１Ａの出力電圧Vopは、一方のパルス端部波形整形部５Ｘの出力である一つのパルス電圧と次のパルス電圧との間に、他方のパルス端部波形整形部５Ｙの出力であるパルス電圧が差し込まれたものとなる。従って、図１７（ｏ）に示すように、出力電圧Vopは図１４（ｈ）と同じであるが、各組における鋸波状波形の周波数は出力電圧Vopの周波数の1/2で済む。例えば出力電圧Vopのパルス周波数が400kHzである場合、各組における鋸波状波形の周波数は200kHzである。これにより、特にパルス頂部波形整形部３Ｘ、３Ｙにおけるスイッチング制御が容易になる。
【0082】
図１８は、２組の回路を180°位相をずらして時分割で動作させて生成した電圧パルスを合成して出力する場合であって、２組の回路のうちの一方の組の回路の出力の極性を反転した場合の要部の波形の一例を示す図である。図１７の例と同様に、パルス電源装置１Ａの出力電圧Vopは、一方のパルス端部波形整形部５Ｘの出力である一つのパルス電圧と次のパルス電圧との間に、他方のパルス端部波形整形部５Ｙの出力であるパルス電圧が差し込まれたものとなるが、そのパルス端部波形整形部５Ｙの出力であるパルス電圧の極性は反転している。このようにして、交互に極性が反転するパルス電圧をプラズマ負荷に供給することも可能である。なお、このように正負両極性のパルス電圧を生成する場合、パルス電源装置１Ｂの出力の極性がパルス電源装置１Ａの出力の極性とは反転するように、図１５中に破線Ａで示すようにパルス電源装置１Ｂの出力配線の接続を入れ替えればよい。
【0083】
また、図１８に示す構成において、高電圧生成部２Ｘ、２Ｙから出力される直流電圧Vs1、Vs2が同じである場合、これら高電圧生成部２Ｘ、２Ｙは共用することが可能である。また、高電圧生成部、パルス頂部波形整形部、フィルタ、及びパルス端部波形整形部の組を３組以上にすることが可能であることは当然である。
【0084】
なお、上記実施形態や変形例はあくまでも本発明の一例であり、本発明の趣旨の範囲で適宜修正、変更、追加を行っても本願特許請求の範囲に包含されることは明らかである。
【符号の説明】
【0085】
１、１Ａ…パルス電源装置
１９…第３スイッチング素子
２、２Ｘ、２Ｙ…高電圧生成部
２０…ヒューズ回路
２１…ブリッジダイオード
２２、２６…コンデンサ
２３…相補スイッチ
２３１、２３２…スイッチング素子
２４…リアクトル
２５…電流トランス
２７…第１レッグ
２７１…スイッチング素子
２８…第２レッグ
２８１…スイッチング素子
２Ａ…降圧コンバータ
２Ｂ…高周波インバータ
３、３Ｘ、３Ｙ…パルス頂部波形整形部
３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ…波形整形ユニット
３１Ａ…高周波スイッチングトランス
３２Ａ…ブリッジダイオード
３３Ａ、３３Ｂ、３３Ｃ、３３Ｄ…コンデンサ
３４Ａ…相補スイッチ
４…フィルタ
４０、４０Ａ、４０Ｂ…リアクトル
４１、４１Ａ、４１Ｂ…コンデンサ
４２…電流トランス
４４…モニタ抵抗
５…パルス端部波形整形部
５１…電源コンデンサ
５２ａ、５２ｂ、５２ｃ、５２ｄ…スイッチング素子
５３ａ、５３ｂ、５３ｃ、５３ｄ…ダイオード
５４…共振リアクトル
５５…共振コンデンサ
５６…ダンピング抵抗
５７、５８…出力端
６…制御部
６１…電圧パターン記憶部
７…三相交流電源
８…プラズマ負荷
８１…負荷容量
８２…負荷抵抗
１９…第３スイッチング素子
２、２Ｘ、２Ｙ…高電圧生成部
２０…ヒューズ回路
２１…ブリッジダイオード
２２、２６…コンデンサ
２３…相補スイッチ
２３１、２３２…スイッチング素子
２４…リアクトル
２５…電流トランス
２７…第１レッグ
２７１…スイッチング素子
２８…第２レッグ
２８１…スイッチング素子
２Ａ…降圧コンバータ
２Ｂ…高周波インバータ
３、３Ｘ、３Ｙ…パルス頂部波形整形部
３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ…波形整形ユニット
３１Ａ…高周波スイッチングトランス
３２Ａ…ブリッジダイオード
３３Ａ、３３Ｂ、３３Ｃ、３３Ｄ…コンデンサ
３４Ａ…相補スイッチ
４…フィルタ
４０、４０Ａ、４０Ｂ…リアクトル
４１、４１Ａ、４１Ｂ…コンデンサ
４２…電流トランス
４４…モニタ抵抗
５…パルス端部波形整形部
５１…電源コンデンサ
５２ａ、５２ｂ、５２ｃ、５２ｄ…スイッチング素子
５３ａ、５３ｂ、５３ｃ、５３ｄ…ダイオード
５４…共振リアクトル
５５…共振コンデンサ
５６…ダンピング抵抗
５７、５８…出力端
６…制御部
６１…電圧パターン記憶部
７…三相交流電源
８…プラズマ負荷
８１…負荷容量
８２…負荷抵抗
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【手続補正書】
【提出日】2023-08-08
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
プラズマ加工装置において加工処理を行うためのプラズマ負荷に繰り返しパルス電圧を印加するプラズマ加工装置用パルス電源装置であって、
a)外部から供給される交流電力に基いて、後記パルス端部波形形成部から出力される合成前パルス電圧の立上り部から次の立上り部までの１周期分に対応する電圧パターン情報によるピーク電圧値に応じた、絶対値が該ピーク電圧値以上である高電圧を生成する高電圧生成部と、
b)前記電圧パターン情報による時間経過に対応するパターン形状の変化に従って、前記高電圧をスイッチングするコンバータである波形整形部、及び、前記波形整形部から出力される電圧波形に重畳している該波形整形部でのスイッチングに伴う不要な信号成分を除去するフィルタ、を含み、前記合成前パルス電圧の１周期中の立上り部と立下り部とで挟まれる頂部に対応する電圧波形を含む、前記電圧パターン情報に応じた形状の周期的な電圧波形を有する電圧を出力するパルス頂部波形形成部と、
c)前記パルス頂部波形形成部から出力される電圧が与えられる一対の電位線間に接続された電源コンデンサ、前記一対の電位線間に配置された、二つの半導体スイッチング素子が直列に接続された直列回路を二つ含むブリッジ回路、その二つの直列回路の各々における二つの半導体スイッチング素子の接続点の間に接続された共振リアクトル、及び、その二つの接続点の一方である電圧出力端と前記一対の電位線の一方との間に接続された共振コンデンサ、を有し、前記パルス頂部波形形成部により形成された周期的な電圧の変化に同期した所定のタイミングで前記ブリッジ回路に含まれる半導体スイッチング素子をそれぞれオン・オフ動作させて前記共振リアクトルと前記共振コンデンサとの共振による共振電流を流し、該共振電流による電圧波形を部分的に利用して、前記一対の電位線において低電位側の電位線に印加されている所定の低電圧から前記周期的な電圧波形上の所定電圧まで変化する前記立上り部、及び、該周期的な電圧波形上の所定の電圧から前記所定の低電圧まで変化する前記立下り部を形成し、該立上り部及び該立下り部を端部とし前記周期的な電圧波形の一部を頂部とする合成前パルス電圧を出力するパルス端部波形形成部と、
を一組として、複数の組を備え、該複数の組に含まれる複数の前記パルス端部波形形成部の出力を直列に合成するとともに、該複数の組を時分割で駆動することにより、各パルス端部波形形成部からの出力電圧が順に現れる電圧を前記繰り返しパルス電圧として外部へ出力する、プラズマ加工装置用パルス電源装置。
a)外部から供給される交流電力に基いて、後記パルス端部波形形成部から出力される合成前パルス電圧の立上り部から次の立上り部までの１周期分に対応する電圧パターン情報によるピーク電圧値に応じた、絶対値が該ピーク電圧値以上である高電圧を生成する高電圧生成部と、
b)前記電圧パターン情報による時間経過に対応するパターン形状の変化に従って、前記高電圧をスイッチングするコンバータである波形整形部、及び、前記波形整形部から出力される電圧波形に重畳している該波形整形部でのスイッチングに伴う不要な信号成分を除去するフィルタ、を含み、前記合成前パルス電圧の１周期中の立上り部と立下り部とで挟まれる頂部に対応する電圧波形を含む、前記電圧パターン情報に応じた形状の周期的な電圧波形を有する電圧を出力するパルス頂部波形形成部と、
c)前記パルス頂部波形形成部から出力される電圧が与えられる一対の電位線間に接続された電源コンデンサ、前記一対の電位線間に配置された、二つの半導体スイッチング素子が直列に接続された直列回路を二つ含むブリッジ回路、その二つの直列回路の各々における二つの半導体スイッチング素子の接続点の間に接続された共振リアクトル、及び、その二つの接続点の一方である電圧出力端と前記一対の電位線の一方との間に接続された共振コンデンサ、を有し、前記パルス頂部波形形成部により形成された周期的な電圧の変化に同期した所定のタイミングで前記ブリッジ回路に含まれる半導体スイッチング素子をそれぞれオン・オフ動作させて前記共振リアクトルと前記共振コンデンサとの共振による共振電流を流し、該共振電流による電圧波形を部分的に利用して、前記一対の電位線において低電位側の電位線に印加されている所定の低電圧から前記周期的な電圧波形上の所定電圧まで変化する前記立上り部、及び、該周期的な電圧波形上の所定の電圧から前記所定の低電圧まで変化する前記立下り部を形成し、該立上り部及び該立下り部を端部とし前記周期的な電圧波形の一部を頂部とする合成前パルス電圧を出力するパルス端部波形形成部と、
を一組として、複数の組を備え、該複数の組に含まれる複数の前記パルス端部波形形成部の出力を直列に合成するとともに、該複数の組を時分割で駆動することにより、各パルス端部波形形成部からの出力電圧が順に現れる電圧を前記繰り返しパルス電圧として外部へ出力する、プラズマ加工装置用パルス電源装置。
【請求項2】
前記複数の組において同極性の合成前パルス電圧を生成する、請求項１に記載のプラズマ加工装置用パルス電源装置。
【請求項3】
前記複数の組の少なくとも一つの組の出力が他の組とは異なる極性の合成前パルス電圧となるように、前記パルス頂部波形形成部の出力配線の接続を入れ替え可能とした、請求項１に記載のプラズマ加工装置用パルス電源装置。
【手続補正書】
【提出日】2024-02-09
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
プラズマ加工装置において加工処理を行うためのプラズマ負荷に繰り返しパルス電圧を印加するプラズマ加工装置用パルス電源装置であって、
a)外部から供給される交流電力に基いて、後記パルス端部波形形成部から出力される合成前パルス電圧の立上り部から次の立上り部までの１周期分に対応する電圧パターン情報によるピーク電圧値に応じた、絶対値が該ピーク電圧値以上である高電圧を生成する高電圧生成部と、
b)前記電圧パターン情報による時間経過に対応するパターン形状の変化に従って、前記高電圧をスイッチングするコンバータである波形整形部、及び、前記波形整形部から出力される電圧波形に重畳している該波形整形部でのスイッチングに伴う不要な信号成分を除去するフィルタ、を含み、前記合成前パルス電圧の１周期中の立上り部と立下り部とで挟まれる頂部に対応する電圧波形を含む、前記電圧パターン情報に応じた形状の周期的な電圧波形を有する電圧を出力するパルス頂部波形形成部と、
c)前記パルス頂部波形形成部から出力される前記周期的な電圧波形を有する電圧が与えられる一対の電位線間に接続された電源コンデンサ、前記一対の電位線間に配置された、二つの半導体スイッチング素子が直列に接続された直列回路を二つ含むブリッジ回路、その二つの直列回路の各々における二つの半導体スイッチング素子の接続点の間に接続された共振リアクトル、及び、その二つの接続点の一方である電圧出力端と前記一対の電位線の一方との間に接続された共振コンデンサ、を有し、前記周期的な電圧波形を有する電圧の変化に同期した所定のタイミングで前記ブリッジ回路に含まれる半導体スイッチング素子をそれぞれオン・オフ動作させて前記共振リアクトルと前記共振コンデンサとの共振による共振電流を流し、該共振電流による電圧波形を部分的に利用して、前記一対の電位線において低電位側の電位線に印加されている所定の低電圧から前記周期的な電圧波形上の所定電圧まで変化する前記立上り部、及び、該周期的な電圧波形上の所定の電圧から前記所定の低電圧まで変化する前記立下り部を形成し、該立上り部及び該立下り部を端部とし前記周期的な電圧波形の一部を頂部とする合成前パルス電圧を出力するパルス端部波形形成部と、
を一組として、複数の組を備え、該複数の組に含まれる複数の前記パルス端部波形形成部の出力である合成前パルス電圧を直列に合成するとともに、該複数の組を時分割で駆動することにより、各パルス端部波形形成部から出力される合成前パルス電圧が順に現れる電圧を前記繰り返しパルス電圧として外部へ出力する、プラズマ加工装置用パルス電源装置。
a)外部から供給される交流電力に基いて、後記パルス端部波形形成部から出力される合成前パルス電圧の立上り部から次の立上り部までの１周期分に対応する電圧パターン情報によるピーク電圧値に応じた、絶対値が該ピーク電圧値以上である高電圧を生成する高電圧生成部と、
b)前記電圧パターン情報による時間経過に対応するパターン形状の変化に従って、前記高電圧をスイッチングするコンバータである波形整形部、及び、前記波形整形部から出力される電圧波形に重畳している該波形整形部でのスイッチングに伴う不要な信号成分を除去するフィルタ、を含み、前記合成前パルス電圧の１周期中の立上り部と立下り部とで挟まれる頂部に対応する電圧波形を含む、前記電圧パターン情報に応じた形状の周期的な電圧波形を有する電圧を出力するパルス頂部波形形成部と、
c)前記パルス頂部波形形成部から出力される前記周期的な電圧波形を有する電圧が与えられる一対の電位線間に接続された電源コンデンサ、前記一対の電位線間に配置された、二つの半導体スイッチング素子が直列に接続された直列回路を二つ含むブリッジ回路、その二つの直列回路の各々における二つの半導体スイッチング素子の接続点の間に接続された共振リアクトル、及び、その二つの接続点の一方である電圧出力端と前記一対の電位線の一方との間に接続された共振コンデンサ、を有し、前記周期的な電圧波形を有する電圧の変化に同期した所定のタイミングで前記ブリッジ回路に含まれる半導体スイッチング素子をそれぞれオン・オフ動作させて前記共振リアクトルと前記共振コンデンサとの共振による共振電流を流し、該共振電流による電圧波形を部分的に利用して、前記一対の電位線において低電位側の電位線に印加されている所定の低電圧から前記周期的な電圧波形上の所定電圧まで変化する前記立上り部、及び、該周期的な電圧波形上の所定の電圧から前記所定の低電圧まで変化する前記立下り部を形成し、該立上り部及び該立下り部を端部とし前記周期的な電圧波形の一部を頂部とする合成前パルス電圧を出力するパルス端部波形形成部と、
を一組として、複数の組を備え、該複数の組に含まれる複数の前記パルス端部波形形成部の出力である合成前パルス電圧を直列に合成するとともに、該複数の組を時分割で駆動することにより、各パルス端部波形形成部から出力される合成前パルス電圧が順に現れる電圧を前記繰り返しパルス電圧として外部へ出力する、プラズマ加工装置用パルス電源装置。
【請求項2】
前記複数の組に含まれる複数の前記パルス端部波形形成部において同極性の合成前パルス電圧を生成する、請求項１に記載のプラズマ加工装置用パルス電源装置。
【請求項3】
前記合成前パルス電圧が直列に合成された後の電圧において前記複数の組の少なくとも一つの組の出力である合成前パルス電圧が他の組とは異なる極性の合成前パルス電圧となるように、前記複数の前記パルス端部波形形成部の出力である合成前パルス電圧を直列に合成するための該パルス端部波形形成部の出力配線の接続を入れ替え可能とした、請求項１に記載のプラズマ加工装置用パルス電源装置。